CN103681786A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103681786A
CN103681786A CN201310386727.3A CN201310386727A CN103681786A CN 103681786 A CN103681786 A CN 103681786A CN 201310386727 A CN201310386727 A CN 201310386727A CN 103681786 A CN103681786 A CN 103681786A
Authority
CN
China
Prior art keywords
electrode
layer
semiconductor layer
cathode
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310386727.3A
Other languages
English (en)
Inventor
小仓常雄
末代知子
押野雄一
池田佳子
中村和敏
下条亮平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103681786A publication Critical patent/CN103681786A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

实施方式的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体层，设置于所述第1电极与所述第2电极之间，与所述第1电极进行欧姆接触；第1导电型的第2半导体层，包括设置于所述第1半导体层与所述第2电极之间的部分和设置于所述第1电极与所述第2电极之间并与所述第1电极进行肖特基接触的部分，所述第2半导体层的有效杂质浓度比所述第1半导体层的有效杂质浓度低；第1导电型的第3半导体层，设置于所述第2半导体层与所述第2电极之间，所述第3半导体层的有效杂质浓度比所述第2半导体层的有效杂质浓度低；以及第2导电型的第4半导体层，设置于所述第3半导体层与所述第2电极之间，与所述第2电极接触。

Description

半导体装置
相关申请
本申请享受以日本专利申请2012-190638号（申请日：2012年8月30日）及日本专利申请2013-110389号（申请日：2013年5月24日）为基础申请的优先权。本申请通过参照这些基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式一般涉及半导体装置。
背景技术
作为在逆变器等电力转换装置中使用的半导体装置，有MOS（Metal-Oxide-Semiconductor）晶体管、IGBT（Insulated Gate BipolarTransistor）、二极管等。二极管作为回流用途与IGBT逆并联连接而使用。因此，将该情况下的二极管称为FWD（Free Wheeling Diode）。
在电力转换装置的特性改善方面重要的是，在改善MOS晶体管及IGBT的特性的同时改善FWD的特性，例如改善开关时间、接通电压以及漏电流等电特性。
发明内容
本发明的实施方式提高半导体装置的电特性。
实施方式的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体层，设置于所述第1电极与所述第2电极之间，与所述第1电极进行欧姆接触；第1导电型的第2半导体层，包括设置于所述第1半导体层与所述第2电极之间的部分和设置于所述第1电极与所述第2电极之间并与所述第1电极进行肖特基接触的部分，所述第2半导体层的有效杂质浓度比所述第1半导体层的有效杂质浓度低；第1导电型的第3半导体层，设置于所述第2半导体层与所述第2电极之间，所述第3半导体层的有效杂质浓度比所述第2半导体层的有效杂质浓度低；以及第2导电型的第4半导体层，设置于所述第3半导体层与所述第2电极之间，与所述第2电极接触。
附图说明
图1A是例示第1实施方式的半导体装置的截面示意图，图1B是图1A所示的AA’线的、将阴极电极除去的平面示意图。
图2是例示金属与半导体的欧姆接触及肖特基接触的曲线图。
图3是在第1实施方式的半导体装置中例示图1A所示的区域B的动作的放大图。
图4A及图4B是在第1实施方式的半导体装置中例示能带的图。
图5是例示第1实施方式的半导体装置的杂质浓度分布和施加了顺向的偏压时的载流子分布的示意图。
图6是例示第1实施方式的半导体装置的杂质浓度分布和施加了逆向的偏压时的过渡状态的载流子分布的曲线图。
图7是例示第1实施方式及后述的比较例的半导体装置的从200安培（A）的稳定导通电流起的开关电流、开关电压及开关特性的计算结果的曲线图。
图8A是例示第1实施方式的半导体装置的开关损耗与顺向电压的关系的曲线图，图8B是例示漏电流的温度特性的曲线图。
图9A是例示第1实施方式的变形例的半导体装置的截面示意图，图9B是例示图9A所示的AA’线的、将阴极电极除去的平面示意图。
图10是例示第1实施方式的比较例的半导体装置的截面图。
图11A是例示第1实施方式的比较例的半导体装置的杂质浓度分布和施加了顺向的偏压时的载流子分布的曲线图，图11B是例示施加了逆向的偏压时的过渡状态的载流子分布的曲线图。
图12是例示第2实施方式的半导体装置的截面示意图。
图13A是在第2实施方式的半导体装置中，将图12所示的AA’线的阳极电极除去的平面示意图，图13B是将图12所示的BB’线的阴极电极除去的平面示意图。
图14是例示第2实施方式的半导体装置的杂质浓度分布和施加了顺向的偏压时的载流子分布的曲线图。
图15是在第2实施方式及比较例的半导体装置中，例示施加了顺向的偏压时的100A/cm2左右的稳定导通状态下的载流子分布的计算结果的曲线图，横轴表示半导体层的厚度方向的位置，纵轴表示载流子浓度（cm-3）。
图16A是例示第2实施方式的半导体装置的开关电流的曲线图，图16B是例示第1实施方式的比较例的半导体装置的开关电流的曲线图。
图17是例示第2实施方式的第1变形例的半导体装置的截面示意图。
图18A是表示在第2实施方式的第1变形例的半导体装置中，将图17所示的AA’线的阳极电极除去的平面示意图，图18B是表示将图17所示的BB’线的阴极电极除去的平面示意图。
图19是例示第2实施方式的第2变形例的半导体装置的截面示意图。
图20A是在第2实施方式的第2变形例的半导体装置中，将图19所示的AA’线的阳极电极除去的平面示意图，图20B是将图19所示的BB’线的阴极电极除去的平面示意图。
图21是例示第2实施方式的第3变形例的半导体装置的截面示意图。
图22是例示第3实施方式的半导体装置的示意图，图22A是截面示意图，图22B是图22A的BB’线的位置处的平面示意图。
图23是例示第3实施方式的半导体装置的动作的截面示意图。
图24是例示第3实施方式的第1变形例的半导体装置的示意图，图24A是截面示意图，图24B是图24A的BB’线的位置处的平面示意图。
图25是例示第3实施方式的第1变形例的半导体装置的动作的截面示意图。
图26是例示第3实施方式的第2变形例及第3变形例的半导体装置的示意图，图26A是第2变形例的截面示意图，图26B是第3变形例的截面示意图。
图27是例示第3实施方式的半导体装置的开关电流以及电压的曲线图。
图28A是例示第4实施方式的第1例的半导体装置的截面示意图，图28B是例示第4实施方式的第2例的半导体装置的截面示意图。
图29是例示第5实施方式的第1例的半导体装置的面示意图。
图30A是例示第5实施方式的第2例的半导体装置的截面示意图，图30B是例示第5实施方式的第3例的半导体装置的截面示意图。
图31是例示第5实施方式的第4例的半导体装置的立体示意图。
图32A是例示第6实施方式的半导体装置的截面示意图，图32B是例示第6实施方式的半导体装置的杂质浓度分布的曲线图。
图33A是例示第7实施方式的第1例的半导体装置的立体示意图，图33B是例示第7实施方式的第2例的半导体装置的立体示意图。
图34是例示第8实施方式的半导体装置的截面示意图。
图35是第9实施方式的半导体装置的示意性俯视图。
图36是例示第10实施方式的半导体装置的截面示意图。
图37A是在第10实施方式的半导体装置中，将图36所示的AA’线的栅电极、源电极及绝缘膜除去的平面示意图，图37B是将图36所示的BB’线的漏电极除去的平面示意图。
图38是例示第10实施方式的第1变形例及第2变形例的半导体装置的截面示意图。
图39A是在第10实施方式的第1变形例的半导体装置中，将图38所示的AA’线的栅电极、源电极及绝缘膜除去的平面示意图，图39B将图38所示的BB’线的漏电极除去的平面示意图。
图40A是在第10实施方式的第2变形例的半导体装置中，将图38所示的AA’线的栅电极、源电极及绝缘膜除去的平面示意图，图40B是将图38所示的BB’线的漏电极除去的平面示意图。
具体实施方式
下面，参照附图，说明本发明的实施方式。在以下的说明中，对同一部件赋予同一符号，对于已经说明过的部件适当省略其说明。各图的实施例只是一个例子，只要技术上可以实现，将各图组合的实施例也包含在本实施方式中。另外，在各图中，为了便于说明，有时不示出阳极电极和阴极电极。
（第1实施方式）
首先，对第1实施方式进行说明。
图1A是例示第1实施方式的半导体装置的截面示意图，图1B是例示图1A所示的AA’线的、将阴极电极除去的平面示意图。
如图1A所示，在本实施方式的半导体装置1中设置有阴极电极11（第1电极）、n+阴极层12（第1半导体层）、n阴极层13（第2半导体层）、n基极层14（第3半导体层）、p+阳极层15（第4半导体层）、以及阳极电极16（第2电极）。n+阴极层12、n阴极层13、n基极层14、以及p+阳极层15被设置于阴极电极11与阳极电极16之间。半导体装置1例如是二极管。将n+阴极层12、n阴极层13、n基极层14、以及p+阳极层15统称为半导体层10。
阴极电极11含有金属、例如铝。阴极电极11的形状例如为板状。在阴极电极11上，例如在阴极电极11的板面上，彼此隔离地配置有多个n+阴极层12。
如图1B所示，各n+阴极层12例如形成为在阴极电极11上沿着一方向延伸的长方体的形状。阴极电极11中的与各n+阴极层12接触的区域11a（第1区域）也沿着一方向延伸。例如，n+阴极层12位于区域11a的正上区域内、即区域11a的正上方的区域内。在这种情况下，各n+阴极层12的宽度Wn、即与各n+阴极层12延伸的方向正交的方向的长度和区域11a的宽度Wn相等。宽度Wn例如为100微米（μm）以下。各n+阴极层12的厚度、即各n+阴极层12的上端与下端之间的长度例如为5微米（μm）以下。
各n+阴极层12及各区域11a的间隔例如为50微米（μm）以下。n+阴极层12含有半导体、例如硅。n+阴极层12含有成为施主的杂质、例如磷。n+阴极层12的导电型是n型（第1导电型）。n+阴极层12中的有效杂质在表面的浓度、即表面杂质浓度高于3×1017cm-3，例如为1×1019cm-3以上。
另外，在本说明书中，“有效杂质浓度”是指有助于半导体材料的导电的杂质浓度，例如在半导体材料中含有成为施主的杂质和成为受主的杂质的双方的情况下，是已活化的杂质中的、将施主和受主的抵消部分除去之后的浓度。以下将有效杂质浓度简称为杂质浓度。
阴极电极11和n+阴极层12形成欧姆接触。欧姆接触是指金属与半导体的接触，具有与基于半导体块体的电阻的串联电阻相比几乎能够忽略的小接触电阻。欧姆接触是非整流性的接触。
图2是例示金属与半导体的欧姆接触及肖特基接触的曲线图。纵轴表示相对接触电阻（Ω·cm2），横轴表示杂质浓度（10-10cm3/2以及cm-3）。实线L1、L2、L3及L4表示理论值，圆圈符号和四方符号表示实验值。
如图2所示，在半导体中的杂质浓度高于3×1017cm-3的情况下，金属与半导体成为欧姆接触。在半导体装置1中，n+阴极层12中的有效表面杂质浓度高于3×1017cm-3，所以阴极电极11与n+阴极层12成为欧姆接触。
n阴极层13被配置在n+阴极层12及阴极电极11上。因此，n阴极层13包括配置于n+阴极层12上的部分13a和与阴极电极11接触的部分13b。部分13a设置于n+阴极层12与阳极电极16之间。部分13b设置于阴极电极11与阳极电极16之间。n阴极层13中的与阴极电极11相接的部分的厚度为几微米～几十微米（μm）、例如1～20微米（μm）或0.5～20μm。
n阴极层13含有半导体、例如硅。n阴极层13中含有成为施主的杂质、例如磷。n阴极层13的导电型是n型。n阴极层13中的有效表面的杂质浓度低于n+阴极层12中的有效表面的杂质浓度。n阴极层13的与阴极电极11相接的部分中的磷的表面浓度例如为3×1017cm-3以下。阴极电极11与n阴极层13成为肖特基接触。肖特基接触是指金属与半导体的接触，在金属与半导体之间具有肖特基势垒。肖特基接触成为整流性的接触。
如图2所示，在半导体中的有效表面的杂质浓度为3×1017cm-3以下的情况下，金属与半导体成为肖特基接触。在本实施方式中，n阴极层13中的有效表面杂质浓度为3×1017cm-3以下，所以阴极电极11与n阴极层13成为肖特基接触。
n基极层14配置于n阴极层13上。n基极层14设置于n阴极层13与阳极电极16之间。n基极层14的厚度例如是10～500微米（μm），根据元件的耐压而设计。n基极层14含有半导体、例如硅。n基极层14含有成为施主的杂质、例如磷。n基极层14的导电型是n型。n基极层14中的有效杂质浓度低于n阴极层13中的有效杂质浓度。
p+阳极层15配置于n基极层14上。p+阳极层15设置于n基极层14与阳极电极16之间。p+阳极层15的厚度为几微米～几十微米（μm）、例如1～20微米（μm）。p+阳极层15含有半导体、例如硅。p+阳极层15中含有成为受主的杂质、例如硼。p+阳极层15的导电型是p型（第2导电型）。p+阳极层15中的有效杂质的表面浓度高于3×1017cm-3，例如为1×1019cm-3以上。
阳极电极16配置于p+阳极层15上。阳极电极16含有金属、例如铝。阳极电极16的形状例如为板状。阳极电极16含有铝，p+阳极层15中的有效杂质浓度高于3×1017cm-3，所以阳极电极16与p+阳极层15成为欧姆接触。
在半导体装置1中，反复配置图1A及图1B所示的构成。
接着，对本实施方式的半导体装置1的动作进行说明。
在阳极电极16及阴极电极11之间施加顺向的偏压，即相对于阴极电极11使阳极电极16侧成为正极的电压。从n阴极层13侧向n基极层14注入电子。从p阳极层15侧向n基极层14注入空穴。由此，阳极电极16及阴极电极11之间处于导通状态。
图3是在第1实施方式的半导体装置中，例示图1A所示的区域B的动作的放大图。
图4A是在第1实施方式的半导体装置中，例示阴极电极11及n阴极层13的能带的图，图4B是例示n+阴极层12及n阴极层13的能带的图。
如图3所示，空穴从p+阳极层15注入到n基极层14。由此，形成空穴电流19。
如图4A所示，n阴极层13上的费米能级42在价电子带VB与传导带CB之间位于传导带CB侧。在阴极电极11和n阴极层13之间形成肖特基势垒。但是，相对于空穴不成为能量垒。因此，空穴经由n基极层14及n阴极层13流入到阴极电极11，形成空穴电流19。
如图4B所示，相对于n阴极层13的空穴13h，n阴极层13与n+阴极层12之间成为能量垒。因此，空穴13h难以流入到n+阴极层12。因此，n阴极层13中的空穴在n+阴极层12上，在横向、即平行于阴极电极11的板面的面内，向与一方向正交的另一方向移动。
通过n阴极层13中的空穴向另一方向的移动，以配置于n+阴极层12上的部分13a相对于与阴极电极11接触的部分13b、即阴极电极11成为正极的方式施加偏压。
通过形成于部分13a与阴极电极11之间的偏压，n+阴极层12上的n阴极层13与n+阴极层12之间的能量垒降低。由此，从n+阴极层12向n阴极层13注入电子。注入到n阴极层13的电子形成电子电流18。
图5是例示第1实施方式的半导体装置的杂质浓度分布和施加了顺向的偏压时的载流子分布的示意图，纵轴表示半导体层的厚度方向的位置，横轴表示杂质浓度及载流子浓度。
如图5所示，n+阴极层12及p+阳极层15中的杂质浓度高于n阴极层13及n基极层14中的杂质浓度。杂质浓度在n+阴极层12、n阴极层13及n基极层14中为例如磷的浓度，在p+阳极层15中为例如硼的浓度。n+阴极层12中的杂质浓度在n+阴极层12的下端最高。p+阳极层15中的杂质浓度在p+阳极层15的上端最高。
n阴极层13的杂质浓度成为n+阴极层12及n基极层14中的杂质浓度的中间值。配置于n+阴极层12上的部分13a中的杂质浓度在与n+阴极层12接触的部分最高。与阴极电极11接触的部分13b中的杂质浓度在下端最高。
n基极层14的杂质浓度除了在上端急剧减少之外，为大致恒定的值。
如图5所示，施加了顺偏压时的载流子分布20表现出在n基极层14中比n基极层14的杂质浓度高而比n+阴极层12的下端及p+阳极层15的上端低的浓度分布。
通过设置n阴极层13，来自n+阴极层12的电子的注入量降低。由此，施加了顺偏压时的载流子分布20比后述的比较例的半导体装置的载流子分布120更靠近低浓度侧。尤其是，阴极电极11侧的值显著降低。由此，载流子分布20比后述的比较例的载流子分布120平坦。
图6是例示第1实施方式的半导体装置的杂质浓度分布和施加了逆向的偏压时的过渡状态的载流子分布的曲线图，纵轴表示半导体层的厚度方向的位置，横轴表示杂质浓度及载流子浓度。
如图6所示，从在阳极电极16及阴极电极11之间施加顺向的偏压的状态变为施加了逆向的偏压的情况下，即相对于阳极电极16使阴极电极11为正的情况下，存在于n基极层14的空穴向阳极电极16侧移动。存在于n基极层14的电子向阴极电极11侧移动。
由此，n基极层14中的载流子分布20向阴极电极11侧后退。此外，以p+阳极层15与n基极层14的界面为起点，耗尽层扩展到n基极层14。由此，半导体装置1中的阳极电极16及阴极电极11之间的导通被遮断。
接着，对本实施方式的效果进行说明。
在本实施方式中，由于使n阴极层13包括配置于n+阴极层12上的部分13a和与阴极电极11接触的部分13b，所以电子的注入量被抑制。由此，导通状态下的阴极电极11侧的载流子浓度降低。
另外，在本实施方式的半导体装置1中，即使不导入寿命控制因数，载流子分布20也降低。
图7是例示第1实施方式及后述的比较例的半导体装置的、从200安培（A）的稳定导通电流起的开关电流、开关电压及开关特性的计算结果的曲线图，纵轴表示电流（A）、电压（V）及损耗（J），横轴表示时间（sec）。
如图7所示，在第1实施方式中，半导体装置1中的开关电流A1的恢复期间以及拖尾（tail）期间比后述的比较例的半导体装置101的情况下的开关电流A101的恢复期间及拖尾期间短。另外，与后述的比较例的半导体装置的情况下的开关电压V101相比，半导体装置1中的开关电压V1减少较快，到达恒定值也较快。与后述的比较例的半导体装置的情况下的开关损耗J101相比，半导体装置1中的开关损耗J1在60%以下。
图8A是例示第1实施方式的半导体装置的开关损耗和顺向电压的关系的曲线图，纵轴表示开关损耗Err，横轴表示顺向电压VF。
如图8A所示，相比于后述的比较例的半导体装置101，半导体装置1的开关变得更高速。
图8B是例示第1实施方式的半导体装置的漏电流的温度特性的曲线图，纵轴表示漏电流的大小（logμA/cm2），横轴表示温度（K）。
如图8B所示，由于没有向本实施方式的半导体装置1导入寿命控制因数，与后述的比较例的半导体装置101相比，能够减小漏电流。由此，尤其是能够在高温下安全地动作。
另外，在图1A及图1B中，使n+阴极层12的宽度大于n阴极层13的与阴极电极11相接的部分13b的宽度，但不限于此。例如，也可以使n+阴极层12的宽度小于部分13b的宽度。
（第1实施方式的变形例）
接着，对第1实施方式的变形例进行说明。
图9A是例示第1实施方式的变形例的半导体装置的截面示意图，图9B是将图9A所示的、AA’线的阴极电极除去的平面示意图。
本变形例是n+阴极层12及n阴极层13的形状及配置不同的例子。
如图9A及图9B所示，在本变形例的半导体装置1a中，多个n+阴极层12从下方观察时成为圆形状。阴极电极11的与n+阴极层12接触的区域11a也设为圆形状。各阴极电极11及各区域11a的外径设为例如100微米（μm）以下。多个n+阴极层12及多个区域11a在阴极电极11上沿着一方向及另一方向排列成矩阵状。
n+阴极层12的厚度为例如5微米（μm）以下。各n+阴极层12及各区域11a的间隔为例如50微米（μm）以下。本变形例的上述以外的构成与上述的第1实施方式相同。
接着，对本变形例的动作进行说明。
在本变形例中，到达n阴极层13中的配置于n+阴极层12上的部分13a的空穴在水平方向、即平行于阴极电极11的板面的方向上，以呈放射状而具有任何方向的成分的方式移动。而且，到达n阴极层13中的与阴极电极11相接的部分13b的空穴流入到阴极电极11。本变形例的上述以外的动作与上述的第1实施方式相同。
接着，对本变形例的效果进行说明。
在本变形例中，能够减少n+阴极层12的区域，所以能够进一步抑制电子注入量，能够进一步实现高速化。此外，空穴电流在水平方向的成分不只是另一方向，所以能够使空穴电流均匀化。本变形例的上述以外的效果与上述的第1实施方式相同。
另外，在图9B中，将阴极电极11中的与n+阴极层12接触的区域11a设为圆形状，但不限于此。也可以将阴极电极11中的与n阴极层13接触的区域11b设为圆形状。即，在n+阴极层12上形成多个贯通孔，该多个贯通孔的平行于阴极电极11的板面的面的截面形状为圆形状，且该多个贯通孔将n+阴极层12上下贯通。也可以使n阴极层13的下端经由该贯通孔与阴极电极11接触。
（比较例）
接着，对第1实施方式的比较例进行说明。
图10是例示第1实施方式的比较例的半导体装置的截面图。
如图10所示，在本比较例的半导体装置101中设置有阴极电极11、n+阴极层92、n基极层14、p+阳极层15及阳极电极16。在本比较例中，半导体层10包括n+阴极层92、n基极层14及p+阳极层15。
n+阴极层92配置于阴极电极11上。n基极层14配置于n+阴极层92上。因此，在本比较例中，在阴极电极11上，并没有相互隔离地形成多个n+阴极层12。n+阴极层92以层状形成于阴极电极11的上表面。
n基极层14设置于n+阴极层92上。在n基极层14与n+阴极层92之间没有设置n阴极层13。在n基极层14中导入寿命控制因数、例如重金属元素。本比较例的上述以外的构成与上述的第1实施方式相同。
接着，对比较例的半导体装置101的动作进行说明。
在阳极电极16及阴极电极11之间，施加相对于阴极电极11侧使阳极电极16侧成为正极的电压。从n+阴极层92侧向n基极层14注入电子。从p+阳极层15侧向n基极层14注入空穴。由此，阴极电极11及阳极电极16之间成为导通状态。
图11A是例示第1实施方式的比较例的半导体装置的杂质浓度分布和施加了顺向的偏压时的载流子分布的曲线图，纵轴表示半导体层的厚度方向的位置，横轴表示浓度。
如图11A所示，在本比较例中，没有设置n阴极层13，不能降低阴极电极11侧的载流子浓度。
另外，在导入寿命控制因数的情况下，载流子分布120中的n基极层14的中央部的值变低。
图11B是例示第1实施方式的比较例的半导体装置的杂质浓度分布和施加了逆向的偏压时的过渡状态的载流子分布的曲线图，纵轴表示半导体层的厚度方向的位置，横轴表示浓度。
如图11B所示，从施加顺向的偏压的状态变化为施加逆向的偏压、即相对于阳极电极16使阴极电极11为正的情况下，注入到n基极层14的空穴向阳极电极16侧移动。由此，n基极层14上的载流子分布120向阴极电极11侧后退。此外，以p+阳极层15与n基极层14的界面为起点，耗尽层扩散到n基极层14。
由此，半导体装置101中的阳极电极16及阴极电极11之间的导通被遮断。在此，与在图5及图6中说明的本实施方式的半导体装置1中的导通状态的阴极电极11侧的载流子浓度的降低相比，在图11中，在导通状态下的阴极电极11侧的载流子浓度高而耗尽层扩散到阴极电极11侧的时刻，阴极电极11侧的载流子浓度高，所以不能高速化。
在本比较例中，为了减少寿命，需要导入寿命控制因数。由此，如图8B所示，断开时的漏电流增大。由此，半导体装置101的适用温度范围窄。
（第2实施方式）
接着，对第2实施方式进行说明。
图12是例示第2实施方式的半导体装置的截面示意图。
图13A是在第2实施方式的半导体装置中，将图12所示的AA’线的、阳极电极除去的平面示意图，图13B是将图12所示的BB’线的、阴极电极除去的平面示意图。
如图12、图13A及图13B所示，在本实施方式的半导体装置2中，在n基极层14上设置有p阳极层17（第5半导体层）。p阳极层17的厚度为几微米～几十微米（μm）、例如1～20微米（μm）。p阳极层17含有半导体、例如硅。p阳极层17含有成为受主的杂质、例如硼。p阳极层17的导电型是p型。p阳极层17中的有效杂质浓度低于p+阳极层95（第4半导体层）中的有效杂质浓度。p阳极层17中的硼的表面浓度为例如3×1017cm-3以下。
p+阳极层95在p阳极层17上相互分离地配置有多个。各p+阳极层95例如形成为沿着一方向的多个长方体的形状。在各p+阳极层95之间夹着p阳极层17的上部。各p+阳极层95的宽度Wp为例如10微米（μm）以下。各p+阳极层95的厚度为例如5微米（μm）以下。使宽度Wn比宽度Wp大。各p+阳极层95的间隔为例如100微米（μm）以下。半导体层10包括n+阴极层12、n阴极层13、n基极层14、p阳极层17及p+阳极层95。
阳极电极16配置于p+阳极层95及p阳极层17上。因此，p阳极层17配置于n基极层14与阳极电极16之间及n基极层14与p+阳极层95之间。另外，p阳极层17包括配置于p+阳极层95的下方的部分17a和与阳极电极16接触的部分17b。部分17a设置于p+阳极层95与n基极层14之间。部分17b设置于n基极层14与阳极电极16之间。阳极电极16与p+阳极层95之间成为欧姆接触。
阳极电极16中的与p+阳极层95接触的区域16a（第2区域）也沿着一方向延伸。例如，p+阳极层95位于区域16a的正下区域内、即区域16a的正下方的区域内。由此，区域16a的宽度也是宽度Wp。宽度Wn比宽度Wp大。由此，各区域11a的面积比各区域16a的面积大。例如，使作为各区域11a的面积总和的面积Sn大于作为各区域16a的面积总和的面积Sp。各区域16a的间隔与各p+阳极层95的间隔相等，为例如100微米（μm）以下。
阳极电极16含有铝，p阳极层17中的有效表面杂质浓度为3×1017cm-3以下，所以阳极电极16与p阳极层17成为肖特基接触。本实施方式的上述以外的构成与上述的第1实施方式相同。
接着，对第2实施方式的半导体装置的动作进行说明。
在阳极电极16及阴极电极11之间施加顺向的偏压，即相对于阴极电极11侧使阳极电极16侧成为正极的电压。从n阴极层13侧向n基极层14注入电子。从p阳极层17侧向n基极层14注入空穴。由此，阳极电极16及阴极电极11之间成为导通状态。
如上所述，电子从n+阴极层12经由n阴极层13注入到n基极层14。
p阳极层17与阳极电极16之间，相对于电子不成为能量垒。由此，注入到n基极层14的电子经由p阳极层17流入到阳极电极16，形成电子电流。
p阳极层17与p+阳极层95之间，相对于电子成为能量垒。因此，p阳极层17中的电子难以流入到p+阳极层95。由此，p阳极层17中的电子在p+阳极层95的下方沿着横向、即平行于阳极电极16的板面的面内沿着另一方向移动。
通过p阳极层17中的电子向另一方向的移动，以配置于p+阳极层95的下方的部分17a相对于与阳极电极16接触的部分17b、即阳极电极16成为负极的方式施加顺偏压。
通过形成于部分17a与阳极电极16之间的偏压，p+阳极层95的下方的p阳极层17与p+阳极层95之间的相对于空穴的能量垒降低。由此，从p+阳极层95向p阳极层17注入空穴。注入到p阳极层17的空穴形成空穴电流。
图14是例示第2实施方式的半导体装置的杂质浓度分布和施加了顺向的偏压时的载流子分布的曲线图，纵轴表示半导体层的厚度方向的位置，横轴表示浓度。
图15是例示在第2实施方式及比较例的半导体装置中，施加了顺向的偏压时的100A/cm2左右的稳定导通状态下的载流子分布的计算结果的曲线图，横轴表示半导体层的厚度方向的位置，纵轴表示载流子浓度（cm-3）。
如图14所示，n+阴极层12及p+阳极层95中的杂质浓度比n阴极层13、n基极层14及p阳极层17中的杂质浓度高。
p阳极层17的杂质浓度是p+阳极层95及n基极层14的中间的浓度。配置于p+阳极层95的下方的部分17a中的杂质浓度在与p+阳极层95接触的部分最高。与阳极电极16接触的部分17b中的杂质浓度在上端最高。
除了通过设置n阴极层13而使电子的注入量降低之外，通过设置p阳极层17，来自p+阳极层95的空穴的注入量也降低。由此，如图15所示，载流子分布20比上述的比较例的半导体装置的载流子分布120平坦。
从在阳极电极16及阴极电极11之间施加顺向的偏压的状态变化为施加逆向的偏压、即相对于阳极电极16使阴极电极11成为正的电压的情况下，存在于n基极层14的空穴向阳极电极16侧移动。存在于n基极层14的电子向阴极电极11侧移动。
由此，n基极层14上的载流子分布20向阴极电极11侧后退。此外，以p阳极层17与n基极层14之间的界面为起点，耗尽层扩散到n基极层14。由此，半导体装置1中的阳极电极16及阴极电极11之间的导通被遮断。
图16A是例示第2实施方式的半导体装置的、从几安培（A）左右的小导通电流起的开关电流的曲线图，纵轴表示电流，横轴表示时间，图16B是例示第1实施方式的比较例的半导体装置的、从几安培（A）左右的小导通电流起的开关电流的曲线图，纵轴表示电流，横轴表示时间。
在图16A所示的本实施方式的宽度Wn＞宽度Wp的情况下，对半导体装置2中的阳极电极16及阴极电极11之间施加了逆偏压紧之后，通过存在于n基极层14的空穴及电子，电流沿逆向流动。而且，逆向的电流量成为最大值。然后，逆电流减少。逆电流减少到规定的值之后，缓慢地减少。而且，电流值变为0。
在施加了逆偏压紧之后，将从电流变为0起到逆向的电流量经过最大值而斜率变缓慢的期间称为恢复期间43。将从以规定的斜率缓慢减少时起到电流值成为0的期间称为拖尾期间44。
通过减少阳极电极16侧的空穴的注入量，恢复期间43缩短。通过减少阴极电极11侧的电子的注入量，拖尾期间44缩短。
在宽度Wn＞宽度Wp的情况下，能够使阴极电极11侧的电子的注入量大于阳极电极16侧的空穴的注入量。即，能够使阴极电极11侧的稳定状态下的载流子的蓄积量大于阳极电极16侧的稳定状态下的载流子的蓄积量。由此，能够在过渡期的n基极层14的阴极电极11侧残留载流子。由此，能够抑制电流波形上的电流振动。
为了使阴极电极11侧的电子的注入量大于阳极电极16侧的空穴的注入量，使区域11a的宽度Wn大于区域16a的宽度Wp。即，满足宽度Wn＞宽度Wp的关系。另外，使面积Sn大于面积Sp。
图16B表示宽度Wn为宽度Wp以下的情况，即宽度Wn≤宽度Wp的情况。在这种情况下，无法在过渡期的n基极层14的阴极电极11侧残留载流子。这是因为，在稳定导通状态下，阴极电极11侧的电子的注入量小于阳极电极16侧的空穴的注入量，所以在恢复的初期，在阳极电极16侧的蓄积载流子减少的时刻，阴极电极11侧的蓄积载流子也消失。
由此，例如在恢复期间43的结束期，产生电流的流向不断改变的电流振动。在这种情况下，噪声变大。像这样，在从几安培（A）左右的小导通电流起的开关电流中，与稳定导通电流不同，载流子密度低，所以容易出现振动，然而在本发明的二极管中，不会振动。
接着，对本实施方式的效果进行说明。
在本实施方式的半导体装置2中，设置有n阴极层13及p阳极层17，所以能够抑制电子注入量及空穴注入量。由此，阴极电极11侧及阳极电极16侧的载流子分布降低。由此，开关动作变得更高速。
在本实施方式中，使半导体装置2中的宽度Wn大于宽度Wp。另外，使面积Sn大于面积Sp。此外，使部分13a上的横向的电流路径比部分17a上的横向的电流路径长，增大部分13a及部分13b之间的偏压。
采用这种方式，使注入到n阴极层13的电子的量大于注入到p阳极层17的空穴的量。由此，能够使p阳极层17侧上的载流子浓度低于n阴极层13侧。因此，在断开开关时，拖尾电流大幅度降低。另外，开关损耗降低到60%以下。
另外，能够抑制从顺偏压向逆偏压开关变化时的电流振动的产生。由此，能够抑制噪声的产生。本实施方式的上述以外的动作及效果与上述的第1实施方式相同。
另外，p+阳极层95及区域16a以沿着一方向延伸的方式配置，但不限于此。p+阳极层95及区域16a也可以沿着一方向或者与一方向交叉的另一方向的任意一方延伸。对于交叉时的结构，将在后面叙述。
（第2实施方式的第1变形例）
接着，对第2实施方式的第1变形例进行说明。
图17是例示第2实施方式的第1变形例的半导体装置的截面示意图。
图18A是在第2实施方式的第1变形例的半导体装置中，图17所示的AA’线的、将阳极电极10除去的平面示意图，图18B是图17所示的BB’线的、将阴极电极除去的平面示意图。
本变形例是n+阴极层12及n阴极层13、p+阳极层95及p阳极层17的形状及配置不同的例子。
如图17及18A所示，在本变形例的半导体装置2a中，在p阳极层17上相互分离地设置有多个p+阳极层95。各p+阳极层95从上方观察时呈圆形状。阳极电极16的与p+阳极层95接触的各区域16a也呈圆形状。
各p+阳极层95及各区域16a的半径R16为例如10微米（μm）以下。多个p+阳极层95及多个区域16a在阳极电极16的下方沿着一方向及另一方向排列成矩阵状。p+阳极层95的厚度为例如5微米（μm）以下。各p+阳极层95及各区域16a的间隔为例如50微米（μm）以下。
如图18B所示，在阴极电极11上设置有多个n+阴极层12。各n+阴极层12从上方观察时呈圆形状。阴极电极11的与n+阴极层12接触的各区域11a也形成为圆形状。各n+阴极层12及各区域11a的半径R11设为例如100微米（μm）以下。多个n+阴极层12及多个区域11a在阴极电极11上沿着一方向及另一方向排列成矩阵状。
n+阴极层12的厚度为例如5微米（μm）以下。各n+阴极层12及各区域11a的间隔为例如50微米（μm）以下。
使半径R11大于半径R16。另外，使面积Sn大于面积Sp。此外，使从各区域11a的重心到各区域11a的端缘的距离大于从各区域16a的重心到各区域16a的端缘的距离。
本变形例的上述以外的构成与上述的第2实施方式相同。
接着，对本变形例的半导体装置2a的动作进行说明。
在本变形例中，到达p阳极层17上的p+阳极层95的正下方区域的电子在水平方向、即平行于阳极电极16的板面的方向上，以呈放射状而具有任何方向的成分的方式移动。而且，到达p+阳极层95的正下方区域以外的部分的电子流入到阳极电极16。
另外，到达n阴极层13上的n+阴极层12的正上方区域的空穴在水平方向、即平行于阴极电极11的板面的方向上，以呈放射状而具有任何方向的成分的方式地移动。而且，到达n+阴极层12的正上方区域以外的部分的空穴流入到阴极电极11。
由于使n+阴极层12及区域11a的半径R11大于p+阳极层95及区域16a的半径R16，所以阴极电极11侧的电子的注入量大于阳极电极16侧的空穴的注入量。另外，由于使从各区域11a的重心到各区域11a的端缘的距离大于从各区域16a的重心到各区域16a的端缘的距离，所以部分13a中的电流路径大于部分17a中的电流路径。
本变形例的上述以外的动作与上述的第1实施方式相同。
接着，对本变形例的效果进行说明。
在本变形例中，空穴电流及电子电流上的水平方向的成分不只是在另一方向上，所以能够将空穴电流以及电子电流均匀化。另外，部分13a中的电流路径大于部分17a中的电流路径。由此，部分13a与部分13b之间的偏压大于部分17a与部分17b之间的偏压。由此，空穴注入量相比于电子注入量降低，开关损耗降低。本变形例的上述以外的效果与上述的第1实施方式相同。
（第2实施方式的第2变形例）
接着，对第2实施方式的第2变形例进行说明。
图19是例示第2实施方式的第2变形例的半导体装置的截面示意图。
图20A是在第2实施方式的第2变形例的半导体装置中，图19所示的AA’线的、将阳极电极除去的平面示意图，图20B是图19所示的BB’线的、将阴极电极除去的平面示意图。
本变形例是n+阴极层12及n阴极层13、以及p+阳极层95及p阳极层17的形状及配置不同的其他例子。
如图19及图20A所示，在本变形例的半导体装置2b中，将阳极电极16的与p阳极层17接触的区域16b设为圆形状。即，p阳极层17包括与阳极电极16接触的多个部分17b。部分17b从上方观察为圆形状。多个部分17b与p阳极层17的配置于p+阳极层95的下方的部分17a连接。
另外，如图20B所示，将阴极电极11的与n阴极层13接触的区域11b设为圆形状。即，n阴极层13包括与阴极电极11接触的多个部分13b。部分13b从上方观察时为圆形状。多个部分13b与n阴极层13的配置于n+阴极层12上的部分13a连接。
而且，使相邻的部分13b之间的间隔D11及相邻的区域11b之间的间隔D11大于相邻的部分17b之间的间隔D16及相邻的区域17b之间的间隔D16。本变形例的上述以外的构成与上述的第2实施方式相同。
接着，对本变形例的半导体装置的动作进行说明。
在本变形例中，p阳极层17上的部分17a的空穴在水平方向、即平行于阳极电极16的板面的方向上，以呈放射状而具有任何方向的成分的方式移动。而且，到达部分17b的空穴通过部分17b流入到阳极电极16。
另外，n阴极层13上的部分13a的空穴在水平方向、即平行于阴极电极11的板面的方向上，以呈放射状而具有任何方向的成分的方式移动。而且，到达接触部分13b的空穴通过部分13b流入到阴极电极11。
使间隔D11大于间隔D16。由此，使部分13a中的电流路径大于部分17a中的电流路径。另外，使面积Sn大于面积Sp。由此，使阴极电极11侧的电子的注入量大于阳极电极16侧的空穴的注入量。本变形例的上述以外的动作及效果与上述的第2实施方式相同。
另外，也可以将上述第1变形例和第2变形例组合。即，例如，p+阳极层95从上方观察为圆形状，阴极电极11的与n阴极层13接触的区域11b设为圆形状等。在该情况下，只要将间隔D11设为比直径2×R11大即可。并且，只要使面积Sn大于面积Sp即可。
（第2实施方式的第3变形例）
接着，对第2实施方式的第3变形例进行说明。
图21是例示第2实施方式的第3变形例的半导体装置的截面示意图。
如图21所示，在本变形例中，在阴极电极11上的各n+阴极层12之间形成有p+吸出层96（第6半导体层：又表述为p+阴极层96。）。AA’线的、将阴极电极11除去的从下方观察的平面形状与第2实施方式、第2实施方式的第1变形例、第2实施方式的第2变形例相同，可以是条纹形状、圆点形状的任何一种。条纹形状及圆点形状包含p+吸出层96的下表面。条纹形状及圆点形状除了p+吸出层96的下表面之外，还可以包含n阴极层13的与阴极电极11接触的部分的下表面。
p+吸出层96的厚度为例如5微米（μm）以下。p+吸出层96含有半导体、例如硅。p+吸出层96含有成为受主的杂质、例如硼。p+吸出层96的导电型是p型。p+吸出层96的与阴极电极11接触的部分上的硼的表面浓度为例如、3×1017cm-3以上。阴极电极11与p+吸出层96成为欧姆接触。
在n+阴极层12以及p+吸出层96上设置有n阴极层98。n阴极层98含有半导体、例如硅。n阴极层98含有成为施主的杂质、例如磷。n阴极层13的导电型是n型。n阴极层13中的有效杂质浓度低于n+阴极层12中的有效杂质浓度。n阴极层98的与阴极电极11接触的部分上的磷的表面浓度为例如3×1017cm-3以下。
接着，对本变形例的半导体装置的动作及效果进行说明。
本变形例的p+吸出层96相对于从p+阳极层15注入的空穴不成为势垒，具有将空穴排出的作用。由此，如第1实施方式中的说明，空穴经由n基极层14、n阴极层13及p+吸出层96流入到阴极电极11，能够抑制电子的注入量。由此，与第2实施方式组合并采用同样的尺寸，从而能够得到同样的效果。
（第3实施方式）
对于调整阴极侧的载流子注入的结构，不限于上述的结构。
图22是例示第3实施方式的半导体装置的示意图，图22是截面示意图，图22B是图22A的BB’线的位置处的平面示意图。
第3实施方式的半导体装置3a除了上述的半导体装置1（图1）的构成之外，还具备p+阴极层25（第7半导体层）。p+阴极层25设置于阴极电极11之上。p+阴极层25与阴极电极11欧姆接触。p+阴极层25与n+阴极层12接触。
n阴极层13设置于阴极电极11之上、p+阴极层25之上、以及n+阴极层12之上。n阴极层13与阴极电极11、p+阴极层25、以及n+阴极层12接触。p+阴极层25的有效杂质浓度高于p+阳极层15的有效杂质浓度。
p+阴极层25的厚度为例如5微米（μm）以下。p+阴极层25含有半导体、例如硅。p+阴极层25含有成为受主的杂质、例如硼。p+阴极层25的导电型是p型。p+阴极层25的与阴极电极11接触的部分上的硼的表面浓度为例如3×1017cm-3以上。在半导体装置3a中，n+阴极层12的宽度用Wn定义，p+阴极层25的宽度用Wp+定义。
接着，对第3实施方式的半导体装置3a的动作进行说明。
图23是例示第3实施方式的半导体装置的动作的截面示意图。
在图23A中例示出在阳极电极与阴极电极之间施加了顺偏压时的动作，在图23B中例示在阳极电极与阴极电极之间施加了顺偏压紧之后（恢复时）的动作。
如图23A所示，在顺偏压时，空穴从p+阳极层15注入到n基极层14。之后，空穴经由n基极层14及n阴极层13流入到阴极电极11，形成空穴电流19。即，对于空穴来说，阴极电极11与n阴极层13的肖特基接触不成为能量垒（参见图4A）。
另外，在半导体装置3a中设置有p+阴极层25。p+阴极层25相对于从p+阳极层15注入的空穴不成为势垒。即，空穴经由n基极层14、n阴极层13及p+阴极层25流入到阴极电极11。
但是，对于空穴13h来说，n阴极层13与n+阴极层12的接合部分成为能量垒（参见图4B）。因此，空穴13h难以流入到n+阴极层12。由此，流入到n阴极层13的空穴在n+阴极层12的上面沿着横向、即平行于阴极电极11的板面的面内，沿着与一方向正交的另一方向移动。
通过n阴极层13上的空穴向另一方向的移动，以配置于n+阴极层12之上的部分13a相对于与阴极电极11接触的部分13b、即阴极电极11成为正极的方式进行偏压。
通过形成于部分13a与阴极电极11之间的偏压，n+阴极层12上的n阴极层13与n+阴极层12之间的能量垒降低。由此，从n+阴极层12向n阴极层13注入电子。注入到n阴极层13的电子形成电子电流18。
在半导体装置3a中，设置有n阴极层13，所以在施加顺偏压时，来自n+阴极层12的电子的注入量降低。由此，在施加了顺偏压时的载流子分布20相比于上述的比较例的半导体装置的载流子分布120更靠低浓度侧。采用这种方式，在接通时，载流子的注入量得到抑制。
另一方面，在施加逆偏压时（恢复时），如图23B所示，存在于n基极层14的空穴向阳极电极16的侧移动，存在于n基极层14的电子向阴极电极11的侧移动。
在恢复紧之后，对于电子来说，n阴极层13与p+阴极层25的pn接合成为能量垒。因此，电子13e难以流入到p+阴极层25。
但是，对于电子来说，n阴极层13与n+阴极层12的接合部分不成为能量垒。因此，流入到n阴极层13的电子13e在p+阴极层25之上沿着横向、即平行于阴极电极11的板面的面内沿着与一方向正交的另一方向移动。
然后，电子13e经由n+阴极层12流入到阴极电极11。而且，通过n阴极层13上的电子向另一方向的移动，从而以配置于p+阴极层25之上的部分13c相对于与n+阴极层12接触的部分13a成为负极的方式进行偏压。n+阴极层12与阴极电极11欧姆接触，所以最终以部分13c相对于阴极电极11成为负极的方式进行偏压。
由此，通过形成于部分13c与阴极电极11之间的偏压，p+阴极层25之上的部分13c与p+阴极层25之间的能量垒降低。其结果，从p+阴极层25向n阴极层13再注入空穴、即载流子。采用这种方式，在半导体装置3a中，在断开时，也能调整载流子的注入量。
通过降低部分13c与p+阴极层25之间的能量垒，从p+阴极层25向n阴极层13再注入载流子时，Wp+需为规定的长度以上。例如，作为Wp+，优选为10μm以上，更优选为30μm以上。
之后，n基极层14上的载流子分布20（参见图6）向阴极电极11侧后退。此外，将p+阳极层15与n基极层14的界面设为起点，耗尽层扩散到n基极层14。其结果，半导体装置3a上的阳极电极16及阴极电极11之间的导通被遮断。
根据这种结构，通过恢复时的载流子的再注入，能够在过渡期的n基极层14的阴极电极11侧更加可靠地残留载流子。由此，例如在恢复期间43的结束期，难以产生电流的朝向不断变化的电流振动。其结果，能够进一步抑制噪声的产生。
另外，上述的第3实施方式与上述的第2实施方式的第3变形例的不同点在于，在第3实施方式的阴极侧的结构中，n阴极层13、n+阴极层12、p+阴极层25与阴极电极11接触，然而在第2实施方式的第3变形例的结构中，只有n+阴极层12、p+吸出层96与阴极电极11接触。像这样，通过具备n阴极层13，能够与元件间距无关地独立设计n+阴极层12的宽度和p+阴极层25的宽度，在更高速化和低电流上的噪声产生抑制方面是有效的。
（第3实施方式的第1变形例）
图24是例示第3实施方式的第1变形例的半导体装置的示意图，图24A是截面示意图，图24B是图24A的BB’线的位置处的平面示意图。
第3实施方式的第1变形例的半导体装置3b，除了上述的半导体装置1（图1）的构成之外，还具备p+阴极层25。p+阴极层25设置于阴极电极11之上。p+阴极层25与阴极电极11欧姆接触。在第1变形例中，n+阴极层12与p+阴极层25不接触。即，n+阴极层12和p+阴极层25分别分离地设置。换言之，n阴极层13的部分13b被n+阴极层12和p+阴极层25夹持。
n阴极层13设置于阴极电极11之上、p+阴极层25之上、以及n+阴极层12之上。p+阴极层25的有效杂质浓度高于p+阳极层15的有效杂质浓度。
对半导体装置3b的恢复时的动作进行说明。
图25是例示第3实施方式的第1变形例的半导体装置上的动作的截面示意图。
如图25A所示，在施加逆偏压时（恢复时），存在于n基极层14的空穴向阳极电极16的侧移动，存在于n基极层14的电子向阴极电极11的侧移动。
在刚刚恢复之后，对于电子来说，n阴极层13与p+阴极层25的pn接合成为能量垒。因此，电子13e难以流入到p+阴极层25。此外，对于从n阴极层13朝向阴极电极11的电子来说，阴极电极11与n阴极层13的肖特基接触成为能量垒（参见图4A）。
但是，对于电子来说，n阴极层13与n+阴极层12的接合部分不成为能量垒。因此，流入到n阴极层13的电子13e在p+阴极层25之上沿着横向、即平行于阴极电极11的板面的面内沿着与一方向正交的另一方向移动。
然后，电子13e经由n+阴极层12流入到阴极电极11。而且，通过n阴极层13上的电子向另一方向的移动，以配置于p+阴极层25之上的部分13c相对于与n+阴极层12接触的部分13a成为负极的方式进行偏压。n+阴极层12与阴极电极11欧姆接触，其结果，以部分13c相对于阴极电极11成为负极的方式进行偏压。
由此，通过形成于部分13c与阴极电极11之间的偏压，p+阴极层25之上的部分13c与p+阴极层25之间的能量垒降低。其结果，从p+阴极层25向n阴极层13再注入空穴、即载流子。采用这种方式，在第1变形例中，能够在断开时调整载流子的注入量。
然而，在阴极电极11与n阴极层13进行肖特基接触的情况下，电子13e难以经由部分13b流入到阴极电极11。因此，p+阴极层25的有效的宽度有可能变为将p+阴极层25的宽度Wp+和部分13b的宽度加起来的长度。在这种情况下，有可能从阴极侧再注入过剩量的空穴、即载流子。
图25B中例示阴极电极11与n阴极层13不进行肖特基接触而进行欧姆接触时的动作。
在这种情况下，在刚刚恢复之后，对于电子来说，n阴极层13与p+阴极层25的pn接合成为能量垒。因此，电子13e难以流入到p+阴极层25。
但是，对于电子来说，阴极电极11与n阴极层13的接合部分通过欧姆接触而不成为能量垒。因此，从n阴极层13朝向阴极电极11的电子13e能够经由部分13b流入到阴极电极11。
因此，流入到n阴极层13的电子13e在p+阴极层25之上沿着横向、即平行于阴极电极11的板面的面内沿着与一方向正交的另一方向移动。然后，电子13e经由部分13b流入到阴极电极11。而且，通过n阴极层13上的电子向另一方向的移动，以配置于p+阴极层25之上的部分13c相对于与n+阴极层12接触的部分13a成为负极的方式进行偏压。由于n+阴极层12与阴极电极11进行欧姆接触，所以最终结果，以部分13c相对于阴极电极11成为负极的方式进行偏压。
由此，通过形成于部分13c与阴极电极11之间的偏压，p+阴极层25之上的部分13c与p+阴极层25之间的能量垒降低。由此，从p+阴极层25向n阴极层13再注入空穴、即载流子。采用这种方式，在第1变形例中，在断开时，载流子的注入量得到调整。
在图25B的例子中，通过使阴极电极11与n阴极层13进行欧姆接触，从而能够抑制来自阴极侧的过剩量的空穴、即过剩的载流子的再注入。
像这样，根据第3实施方式的第1变形例，通过载流子的再注入，能够更加可靠地在过渡期的n基极层14的阴极电极11侧残留载流子。由此，例如，在恢复期间43的结束期，难以产生电流的流向不断变化的电流振动。其结果，能够进一步抑制噪声的产生。
（第3实施方式的第2以及第3变形例）
图26是例示第3实施方式的第2变形例及第3变形例的半导体装置的示意图，图26A是第2变形例的截面示意图，图26B是第3变形例的截面示意图。
图26A中例示的第3实施方式的第2变形例的半导体装置3c是将第2实施方式的半导体装置2和第3实施方式的半导体装置3a组合的半导体装置。
根据这种结构，除了在半导体装置2中得到的作用效果之外，还能够进一步发挥在半导体装置3a中得到的作用效果。即，通过使宽度Wn＞宽度Wp，能够使阴极电极11侧的电子的注入量大于阳极电极16侧的空穴的注入量。由此，能够使阴极电极11侧的稳定状态下的载流子的蓄积量大于阳极电极16侧的稳定状态下的载流子的蓄积量。其结果，能够在过渡期的n基极层14的阴极电极11侧残留载流子。
此外，在恢复时，通过载流子的再注入，能够可靠地在过渡期的n基极层14的阴极电极11侧残留载流子。由此，在恢复期间43的结束期，难以产生电流振动。其结果，能够进一步抑制噪声的产生。
图26B中例示的第3实施方式的第3变形例的半导体装置3d是将第2实施方式的半导体装置2和第3实施方式的第1变形例的半导体装置3b组合的半导体装置。
根据这种结构，除了在半导体装置2中得到的作用效果之外，进一步能够发挥在半导体装置3b中得到的作用效果。即，通过设为宽度Wn＞宽度Wp，能够使阴极电极11侧的电子的注入量大于阳极电极16侧的空穴的注入量。由此，能够使阴极电极11侧的稳定状态下的载流子的蓄积量大于阳极电极16侧的稳定状态下的载流子的蓄积量。其结果，能够在过渡期的n基极层14的阴极电极11侧残留载流子。
此外，在恢复时，通过载流子的再注入，能够可靠地在过渡期的n基极层14的阴极电极11侧残留载流子。由此，在恢复期间43的结束期，难以产生电流振动。其结果，能够进一步抑制噪声的产生。
图27是例示第3实施方式的半导体装置的开关电流及电压的曲线图。
在图27中，作为一个例子，例示半导体装置3c的开关电流及电压。
另外，在图27A中例示出Wn为30μm、Wp+为20μm时的开关电流及电压。在图27B中例示出Wn为45μm、Wp+为30μm时的开关电流及电压的特性。Wn＞Wp。
像图27所示那样，在恢复期间43及拖尾时间44中，不会产生电流振动或电压振动。另外，对于其他半导体装置3a、3b、3d，也显示出同样的倾向。
（第4实施方式）
另外，对于在恢复时从阴极侧再注入载流子来降低噪声的结构，不限于图22、图24、以及图26A、B的结构。
图28A是例示第4实施方式的第1例的半导体装置的截面示意图，图28B是例示第4实施方式的第2例的半导体装置的截面示意图。
例如，在图28A中示出的半导体装置4a中，在阴极电极11与n阴极层98之间设置有多个p+阴极层96（p+阴极层96a、96b）。p+阴极层96含有例如硅等半导体。在p+阴极层96中含有成为受主的杂质（例如硼）。p+阴极层96的与阴极电极11接触的部分上的硼的表面浓度为例如3×1017cm-3以上。p+阴极层96与阴极电极11进行欧姆接触。
p+阴极层96包括例如宽度不同的2种p+阴极层。例如，p+阴极层96在与p+阴极层96延伸的方向（图的X方向）交叉的方向（图的Y方向）上具有一组p+阴极层96a和另一组p+阴极层96b，一组p+阴极层96a具有宽度Wpa（第1宽度），另一组p+阴极层96b在Y方向上具有宽度Wpb（第2宽度）。宽度Wpa比宽度Wpb大。
在此，宽度Wpa被调整为在恢复时从阴极侧再注入载流子（空穴）的程度，宽度Wpb被调整为在恢复时从阴极侧再注入载流子（空穴）的程度。宽度Wpa为例如10μm以上，更优选为30μm以上。另外，宽度Wpb为例如小于10μm。
根据这种结构，在恢复时，通过p+阴极层96a而再注入载流子，能够可靠地在过渡期的n基极层14的阴极电极11侧残留载流子。由此，例如，在恢复期间43的结束期，难以产生电流的流向不断变化的电流振动。其结果，能够进一步抑制噪声的产生。
另一方面，恢复时的载流子再注入变得过剩时，有时恢复损耗增加，二极管特性变差。在第4实施方式中，通过设置在恢复时不再注入载流子的p+阴极层96b，从而能够将恢复时的载流子再注入量设为最佳。
另外，p+阴极层96a和p+阴极层96b分别具有相同的杂质浓度。p+阴极层96a及p+阴极层96b分别通过离子注入而同时形成。因此，制造工序数与像图21的半导体装置2c那样单独形成p+阴极层96的情况相同。也就是说，即使除了p+阴极层96a之外还形成p+阴极层96b，制造成本也不会上升。
另外，如图28B中示出的半导体装置4b所示，通过将阳极侧设为与半导体装置2（图12）相同的结构，导通时的载流子注入得到抑制，能够实现更高速的动作。
（第5实施方式）
另外，对于在恢复时从阴极侧再注入载流子来降低噪声的结构，不限于图28A、B的结构。
图29是例示第5实施方式的第1例的半导体装置的截面示意图。
图29中示出的半导体装置5a，除了p+阴极层96之外，还具备p-阴极层97（第7半导体层），p-阴极层97与n+阴极层12接触，还与阴极电极11进行肖特基接触。
p-阴极层97含有例如硅等半导体。p-阴极层97中含有成为受主的杂质（例如硼）。p-阴极层97中的有效杂质浓度低于p+阴极层96中的有效杂质浓度。p-阴极层97上的硼的表面浓度为例如3×1017cm-3以下。
在此，p+阴极层96的杂质浓度被调整为在恢复时从阴极侧再注入载流子（空穴）的程度，p-阴极层97的杂质浓度被调整为在恢复时从阴极侧不再注入载流子（空穴）的程度。
根据这种结构，在恢复时，通过p+阴极层96而再注入载流子，从而能够可靠地在过渡期的n基极层14的阴极电极11侧残留载流子。由此，例如，在恢复期间43的结束期，难以产生电流振动或者电压振动。其结果，能够进一步抑制噪声的产生。
另一方面，当恢复时的载流子再注入过剩时，有时恢复损耗增加，二极管特性变差。在第5实施方式中，通过设置在恢复时不再注入载流子（空穴）的p-阴极层9，从而将恢复时的载流子再注入量最佳化。
图30A是例示第5实施方式的第2例的半导体装置的截面示意图，图30B是例示第5实施方式的第3例的半导体装置的截面示意图。
图30A所示的半导体装置5b具备配置有p+阴极层96的第1配置区域501和配置有p+阴极层97的第2配置区域502。在半导体装置5b中，第1配置区域501上的相邻的p+阳极层95之间的距离d1比第2配置区域502上的相邻的p+阳极层95之间的距离d2短。
根据这种结构，在恢复时，从p+阴极层96注入的空穴以更好的效率通过p+阳极层95放出到阳极电极16。这是因为，由于距离d1＜距离d2，所以p+阴极层96的上方的p+阳极层95的占有率高于p-阴极层97的上方的p+阳极层95的占有率。由此，半导体装置5b的恢复耐量进一步提高。
此外，在图30B所示的半导体装置5c中，第1配置区域501上的p+阳极层95h的有效杂质浓度高于第2配置区域502上的p+阳极层95的有效杂质浓度。也就是说，在半导体装置5c中，将第1配置区域501上的p+阳极层95h的有效杂质浓度设定为比半导体装置5b更高，降低p+阳极层95h的空穴电阻。
由此，从p+阴极层96注入的空穴更加效率良好地通过p+阳极层95h放出到阳极电极16。其结果，半导体装置5c的恢复耐量进一步提高。
图31是例示第5实施方式的第4例的半导体装置的立体示意图。
图31所示的半导体装置5d在第1配置区域501中还具备p+阳极层95a（第8半导体层）。p+阳极层95a与阳极电极16接触，与阳极电极16相邻的部分以外的至少一部分被p+阳极层95包围。例如，p+阳极层95a的侧部被p+阳极层95包围。p+阳极层95a的有效杂质浓度高于p+阳极层95的有效杂质浓度。
另外，半导体装置5d在第1配置区域502中还具备p+阳极层95b。p+阳极层95b与阳极电极16接触，与阳极电极16接触的部分以外的至少一部分被p+阳极层95包围。p+阳极层95b的有效杂质浓度高于p+阳极层95的有效杂质浓度。
根据这种结构，p+阳极层95a、95b的Y方向上的宽度变窄，接通时的空穴注入被抑制。由此，半导体装置的开关动作变得更高速。另外，在恢复时，从p+阴极层96注入的空穴以良好的效率通过p+阳极层95a、95b放出到阳极电极16。由此，半导体装置5d的恢复耐量进一步提高。
此外，在第1配置区域501，p+阳极层95a成为多个p+层，在X方向上分散。由此，第1配置区域501上的p+阳极层95的下侧的平衡电阻变高，恢复时的空穴电流的局部集中得到抑制。其结果，半导体装置5d的恢复耐量进一步提高。
（第6实施方式）
图32A是例示第6实施方式的半导体装置的截面示意图，图32B是表示第6实施方式的半导体装置的杂质浓度分布的曲线图。
图32B中示出图32A的X-X’截面及Y-Y’截面的位置上的杂质浓度分布。
在实施方式中，在接通时，为了抑制来自阴极侧的电子注入，在阴极侧，除了n+阴极层12之外，还设置n阴极层13。
然而，像参考例的杂质浓度分布600那样，n阴极层13中的杂质浓度从阴极侧朝向阳极侧慢慢变低时，在断开时产生的耗尽层延伸过度，耗尽层到达阴极电极11。在这种情况下，引起所谓的穿通，半导体装置的耐压劣化。
相对于此，在半导体装置6中，n阴极层13中的杂质浓度从阴极侧朝向阳极侧先变高，然后慢慢下降。例如，从阴极电极11朝向阳极电极16的方向（Z方向）上的n阴极层13的杂质浓度分布的峰值位于n+阴极层12与n基极层14之间。
只要是这种结构，在维持了表面的肖特基接触的状态下，在断开时生成的耗尽层的延伸被抑制，耗尽层未到达阴极电极11。其结果，能够防止半导体装置的耐压劣化。
（第7实施方式）
另外，n+阴极层12以及p+阳极层95各自所延伸的方形也可以交叉。
图33A是例示第7实施方式的第1例的半导体装置的立体示意图，图33B是例示第7实施方式的第2例的半导体装置的立体示意图。
例如，在图33A所示的半导体装置7a中，n+阴极层12延伸的方向与p+阳极层95延伸的方向交叉。例如，n+阴极层12在Y方向上延伸，p+阳极层95在与Y方向正交的X方向上延伸。宽度Wn大于宽度Wp。
此外，n+阴极层12及p+阳极层95也可以在各自延伸的方向上分割。
例如，在图33B所示的半导体装置7b上，沿Y方向延伸的n+阴极层12的一些部位中断。另外，沿X方向延伸的p+阳极层95的一些部位中断。
即使是这种结构，通过阴极侧的n阴极层13的存在、阳极侧的p阳极层17的存在，能够抑制接通时的电子注入量以及空穴注入量。其结果，开关动作变得更高速。
（第8实施方式）
另外，p阳极层17与n基极层14的接合部无需平坦，该接合部的一部分也可以向阴极侧突出。在此，p阳极层17与n基极层14的接合部是指，沿着从p阳极层17朝向n基极层14的方向将p阳极层17和n基极层14切断时，半导体的导电性从p型转变为n型的位置。
图34是例示第8实施方式的半导体装置的截面示意图。
例如，在图34所示的半导体装置8中，p阳极层17具有p阳极层17c和p阳极层17d。p+阳极层95与n+阴极层12的位置关系、宽度Wn、以及宽度Wp例如与半导体装置2相同。
在半导体装置8中，虽然p阳极层17c与n基极层14的接合部A平坦，然而接合部B向阴极侧突出。即、接合部B的至少一部分折弯。
只要是这种结构，假设在恢复时产生了雪崩电流时，该雪崩电流容易在p阳极层17d集中。这是因为，接合部B的至少一部分折弯。而且，雪崩电流经由设置于p阳极层17d内的p+阳极层95以良好的效率放出到阳极电极16。其结果，半导体装置8的恢复耐量进一步提高。
（第9实施方式）
图35是第9实施方式的半导体装置的示意性俯视图。
图35中示出包括半导体装置2、2a、2b、2c、3c、3d、4b、5a、5b、5c、5d、7a、7b、8的任意一个的半导体芯片900的示意性平面。
半导体芯片900具备活性区域901和将活性区域901包围的周边区域902。在此，活性区域901是半导体装置能够作为元件（二极管）发挥作用的区域。
活性区域901上的全部的n+阴极层12与阴极电极11接触的全接触面积Sn1（cm2）大于活性区域901上的全部的p+阳极层95与阳极电极16接触的全接触面积Sp1（cm2）（Sn1＞Sp1）。
另外，活性区域901的单位面积上的n+阴极层12与阴极电极11接触的全接触面积Sn2（cm2）大于该单位面积上的p+阳极层95与阳极电极16接触的全接触面积Sp2（cm2）（Sn2＞Sp2）。
另外，活性区域901上的全部的n+阴极层12的占有率Pn1（%）大于活性区域901上的全部的p+阳极层95的占有率Pp1（%）（Pn1＞Pp1）。在此，某个区域A上的部位B的占有率是用百分率来表示区域A上的全部的部位B在区域A上所占的面积除以区域A的面积的值。
另外，活性区域901的单位面积上的n+阴极层12的占有率Pn2（%）大于该单位面积上的p+阳极层95的占有率Pp2（%）（Pn2＞Pp2）。
另外，从活性区域901内选择任意的区域903。任意的区域903是从活性区域901内随机选择的、例如100μm方的区域。在区域903配置有本实施方式的半导体装置。
区域903上的全部的n+阴极层12与阴极电极11接触的全接触面积Sn’1（cm2）大于区域903上的全部的p+阳极层95与阳极电极16接触的全接触面积Sp’1（cm2）（Sn’1＞Sp’1）。
另外，区域903上的全部的n+阴极层12的占有率Pn’1（%）大于区域903上的全部的p+阳极层95的占有率Pp’1（%）（Pn’1＞Pp’1）。
另外，Pp1、Pp2、以及Pp’1分别为20%以下，优选为10%以下。另外，Pn1、Pn2、以及Pn’1分别大于20%。
（第10实施方式）
接着，对第10实施方式的半导体装置进行说明。本实施方式涉及内部包括pin二极管结构的MOSFET（Metal-Oxide-Semiconductor Field-EffectTransistor：金属氧化物半导体场效应晶体管）。在MOSFET中，也能够适用上述的二极管的结构、各部位的尺寸。
图36是例示第10实施方式的半导体装置的截面示意图。
图37A是在第10实施方式的半导体装置中，图36所示的AA’线的、将栅电极、源电极以及绝缘膜除去的平面示意图，图37B是图36所示的、将BB’线的漏电极31除去的平面示意图。
如图36、图37A及图37B所示，在半导体装置9上设置有漏电极31、n+漏极层32（第1漏极层）、n漏极层33（第2漏极层）、n基极层34（第1基极层）、p基极层35（第2基极层）、n源极层37、源电极36、栅电极38以及绝缘膜39。半导体装置9为例如上下电极结构的MOSFET。也就是说，n+漏极层32（第1漏极层）、n漏极层33（第2漏极层）、n基极层34（第1基极层）、p基极层35（第2基极层）、n源极层37、源电极36、栅电极38及绝缘膜39设置于漏电极31与源电极36之间。
漏电极31包括金属、例如铝。漏电极31的形状为例如板状。在漏电极31上，例如在漏电极31的板面上，相互隔离地配置有多个n+漏极层32。
n+漏极层32形成为例如在漏电极31上沿着一方向延伸的长方体的形状。漏电极31上的与各n+漏极层32接触的区域31a也在一方向上延伸。各n+漏极层32的宽度Wn以及各区域31a的宽度Wn为例如100微米（μm）以下。各n+漏极层32的厚度为例如5微米（μm）以下。
各n+漏极层32及各区域31a的间隔为例如50微米（μm）以下。n+漏极层32含有半导体、例如硅。n+漏极层32含有成为施主的杂质、例如磷。n+漏极层32的导电型是n型（第1导电型）。n+漏极层32中的有效杂质的浓度高于3×1017cm-3，例如1×1019cm-3以上。漏电极31含有铝，n+漏极层32中的有效杂质浓度高于3×1017cm-3，所以漏电极31与n+漏极层32成为欧姆接触。
n漏极层33配置于n+漏极层32及漏电极31上。因此，n漏极层33包括配置在n+漏极层32上的部分33a和与漏电极31接触的部分33b。n漏极层33上的与漏电极31接触的部分33b的厚度为几微米～几十微米（μm）、例如1～20微米（μm）、或者0.5～20μm。
n漏极层33含有半导体、例如硅。n漏极层33含有成为施主的杂质、例如磷。n漏极层33的导电型是n型。n漏极层33中的有效表面的杂质浓度低于n+漏极层32中的有效表面的杂质浓度。n漏极层33上的磷的表面浓度为例如3×1017cm-3以下。漏电极31含有铝，n漏极层33中的有效表面的杂质浓度在3×1017cm-3以下，所以漏电极31与n漏极层33成为肖特基接触。
n基极层34配置于n漏极层33上。n基极层34的厚度为例如10～500微米（μm），根据元件的耐压来设计。n基极层34含有半导体、例如硅。n基极层34含有成为施主的杂质、例如磷。n基极层34的导电型是n型。n基极层34中的有效杂质浓度低于n漏极层33中的有效杂质浓度。
在n基极层34上，相互分离地配置有多个p基极层35。各p基极层35形成为在n基极层34上沿着一方向延伸的形状。在各p基极层35之间夹持有n基极层34的上部。p基极层35的下方以及侧方与n基极层34接触。
p基极层35的厚度为几微米（μm）、例如1～5微米（μm）。p基极层35含有半导体、例如硅。p基极层35中含有成为受主的杂质、例如硼。p基极层35的导电型是p型。p基极层35中的有效杂质的表面浓度大于3×1017cm-3，例如为5×1017cm-3以上。
n源极层37配置于p基极层35上。n源极层37在p基极层35上呈沿着一方向延伸的形状。n源极层37的下方及侧方与p基极层35接触。n源极层37的厚度为0.1～几微米（μm）、例如0.5微米（μm）。n源极层37含有半导体、例如硅。n源极层37中含有成为施主的杂质、例如磷或砷。n源极层37的导电型是n型。n源极层37中的有效杂质的表面浓度高于3×1017cm-3，例如为1×1019cm-3以上。
由n+漏极层32、n漏极层33、n基极层34、p基极层35及n源极层37构成半导体层30。例如，由n源极层37的上表面、p基极层35的上表面以及n基极层34的上表面构成半导体层30的上表面。在半导体层30的上表面，n基极层34的上表面在一方向上延伸。p基极层35在半导体层30的上表面的n基极层34的两侧露出。在半导体层30的上表面，n源极层37在p基极层35的与n基极层34相反侧露出。在半导体层30的上表面，p基极层35在n源极层37的两侧露出。
栅电极38配置于半导体层30上。栅电极38为例如在半导体层30上沿着一方向延伸的板状的形状。栅电极38配置于半导体层30的上表面的n基极层34露出的部分上。栅电极38的与一方向正交的方向的两端部到达n源极层37上。由此，在栅电极38的正下方区域的半导体层30，n基极层34、p基极层35以及n源极层37露出。
源电极36配置于半导体层30上及栅电极38上。源电极36含有金属、例如铝。源电极36与n源极层37及p基极层35成为欧姆接触。
在栅电极38与源电极36之间及栅电极38与半导体基板30之间配置有绝缘膜39。即，绝缘膜39配置于栅电极38与n基极层34之间、栅电极38与p基极层35之间、以及栅电极38与n源极层37之间。将绝缘膜39上的栅电极38与半导体基板30之间的部分称为栅极绝缘膜。绝缘膜39含有例如二氧化硅。
在半导体装置9中，反复配置图36、图37A以及图37B所示的构成。
接着，对本实施方式的半导体装置9的动作进行说明。
在源电极36及漏电极31之间施加使源电极36侧成为正极的电压。半导体装置9的内部包括以n+漏极层32、n漏极层33、n基极层34及p基极层35作为构成要素的二极管。由此，对该二极管施加顺向的偏压，所以例如在环流时，能够从源电极36朝向漏电极31流过电流。
另外，通过对半导体装置9的栅电极38施加阈值以上的电压，在p基极层35形成反转层。然后，在源电极36以及漏电极31之间施加使漏电极31侧成为为正极的电压。由此，能够从漏电极31朝向源电极36流过电流。
接着，对本实施方式的效果进行说明。
在本实施方式中，通过形成n漏极层33及n+漏极层32，成为漏电极31侧的载流子浓度降低。由此，内设于MOSFET的pin二极管更高速地驱动。另外，能够在不导入寿命控制因数的情况下实现高速化，所以能够提高高温动作。本实施方式的上述以外的效果与上述的第1实施方式相同。
（第10实施方式的第1变形例）
接着，对第10实施方式的第1变形例的半导体装置进行说明。本实施方式涉及内部包括pin二极管结构的MOSFET（Metal-Oxide-SemiconductorField-Effect Transistor：金属氧化物半导体场效应晶体管）。
图38是例示第10实施方式的第1变形例的半导体装置的截面示意图。
图39A是在第10实施方式的第1变形例的半导体装置中，图38所示的AA’线的、将栅电极、源电极以及绝缘膜除去的平面示意图，图39B是图38所示的BB’线的、将漏电极除去的平面示意图。
如图38、图39A及图39B所示，在半导体装置9中，除了漏电极31、n+漏极层32、n漏极层33、n基极层34、p基极层35、n+源极层37、栅电极38、绝缘膜39以及源电极36之外，设置有p+接触层99。半导体装置9a为例如MOSFET。
p+接触层99配置于各p基极层35上。另外，p+接触层99在n+源极层37的与被栅电极38覆盖的端部相反的一侧的端部侧、例如邻接配置。p+接触层99形成为例如在一方向延伸的长方体的形状。p+接触层99的厚度为0.1～几微米（μm）、例如0.5微米（μm）。
p+接触层99含有半导体、例如硅。p+接触层99中含有成为受主的杂质、例如硼。p+接触层99的导电型是p型（第2导电型）。p+接触层99中的有效杂质的表面浓度高于3×1017cm-3，例如为1×1019cm-3以上。另外，p基极层35中的有效杂质的表面浓度在3×1017cm-3以下。
由n+漏极层32、n漏极层33、n基极层34、p基极层35、n源极层37以及p+接触层99构成半导体层30。例如，由n源极层37的上表面、p基极层35的上表面、n基极层34的上表面以及p+接触层99的上表面构成半导体层30的上表面。在半导体层30的上表面，n基极层34的上表面在一方向延伸。在半导体层30的上表面的n基极层34的两侧，p基极层35露出。在半导体层30的上表面，在p基极层35的与n基极层34相反侧，n源极层37露出。在半导体层30的上表面，在n源极层37的与p基极层35相反侧，p+接触层99露出。
在半导体装置9a上，反复配置图38、图39A以及图39B所示的构成。p+接触层99的上表面在相邻的栅电极38之间与源电极36接触。另外，p基极层35具有与源电极36接触的部分（未图示）。p+接触层99中的有效表面杂质浓度高于3×1017cm-3，所以源电极36与p+接触层99成为欧姆接触。p基极层35中的有效表面杂质浓度在3×1017cm-3以下，所以源电极36与p基极层35成为肖特基接触。
对于p+接触层99，也可以作为上述的第2基极层的一部分。即，第2基极层包括低杂质浓度的p基极层35（第2基极层的第1部分）和高杂质浓度的p+接触层99（第2基极层的第2部分）。
接着，对本变形例的动作及效果进行说明。
在本变形例中，阳极结构与第2实施方式的半导体装置2相同，所以能够控制来自阳极侧的空穴注入量，所以能够实现高速化。除此之外，p+接触层99起到排出空穴的作用。由此，例如在使偏压从顺向改变为逆向的情况下，能够使空穴经由n基极层34、p基极层35及p+接触层99快速地流入到源电极36。本变形例的上述以外的动作以及效果与上述的第10实施方式相同。
（第10实施方式的第2变形例）
接着，对第10实施方式的第2变形例进行说明。
例示本变形例的半导体装置的截面示意图与上述的第10实施方式的第1变形例的图38相同。
图40A是在第10实施方式的第2变形例的半导体装置中，图38所示的AA’线的、将栅电极、源电极及绝缘膜除去的平面示意图，图40B是图38所示的BB’的、将漏电极31除去的平面示意图。
如图40A及图40B所示，在本变形例中，p+接触层99在半导体层30的上表面配置于n源极层37的与p基极层35相反侧。而且，在p+接触层99的一方向上的两侧配置有p基极层35。在本变形例中，能够进一步抑制内设于MOSFET的二极管的空穴注入，所以与第10实施方式及第10实施方式的第2变形例相比，能够实现二极管的开关特性的提高。上述以外的构成、动作以及效果与上述的第10实施方式相同。
另外，对于MOSFET的结构，不限于上述的结构。
例如，在图36以及图38中，也可以在漏电极31之上设置图22所例示的p+阴极层25。但是，在MOSFET中，p+阴极层25替换为被称为“p+漏极层25（第3漏极层）”。p+漏极层25与漏电极31欧姆接触。n漏极层33设置于漏电极31上、n+漏极层32、以及p+漏极层25上。另外，n漏极层33具有与漏电极31接触的部分和与p+漏极层25上以及n+漏极层32上接触的部分。
该p+漏极层25中含有的有效杂质浓度与p+阴极层25的杂质浓度相同。该p+漏极层25和n+漏极层32也可以像p+阴极层25和n+阴极层12那样相互接触配置，也可以相互分离配置。
根据以上说明的实施方式，能够提供能够实现电特性提高的半导体装置。另外，上述的数值例将硅材料设为前提，通过将涉及本发明的结构适当地变更数值而适用于使用了SiC、GaN材料等硅以外的材料的二极管中，从而能够改善特性。
以上说明了本发明的几个实施方式，这些实施方式是作为例子提示的，并不是要限定发明的范围。这些新颖的实施方式能够以其他的各种方式实施，在不脱离发明宗旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形也包含在发明的范围或要旨，也包含在权利要求书中记载的发明及其等效物的范围。另外，上述的各实施方式能够相互组合实施。

Claims (19)

1.一种半导体装置，具备：
第1电极；
第2电极；
第1导电型的第1半导体层，设置于所述第1电极与所述第2电极之间，与所述第1电极接触；
第1导电型的第2半导体层，包括设置于所述第1半导体层与所述第2电极之间的第1部分和设置于所述第1电极与所述第2电极之间并与所述第1电极进行肖特基接触的第2部分，所述第2半导体层的有效杂质浓度比所述第1半导体层的有效杂质浓度低；
第1导电型的第3半导体层，设置于所述第2半导体层与所述第2电极之间，所述第3半导体层的有效杂质浓度比所述第2半导体层的有效杂质浓度低；以及
第2导电型的第4半导体层，设置于所述第3半导体层与所述第2电极之间，与所述第2电极接触。
2.一种半导体装置，具备：
第1电极；
第2电极；
第1导电型的第1半导体层，设置于所述第1电极与所述第2电极之间，与所述第1电极接触；
第1导电型的第2半导体层，包括设置于所述第1半导体层与所述第2电极之间的第1部分和设置于所述第1电极与所述第2电极之间并与所述第1电极接触的第2部分，所述第2半导体层的有效杂质浓度比所述第1半导体层的有效杂质浓度低；
第1导电型的第3半导体层，设置于所述第2半导体层与所述第2电极之间，所述第3半导体层的有效杂质浓度比所述第2半导体层的有效杂质浓度低；以及
第2导电型的第4半导体层，设置于所述第3半导体层与所述第2电极之间，与所述第2电极接触，
从所述第1电极朝向所述第2电极的方向上的、所述第2半导体层的杂质浓度分布的峰值位于所述第1半导体层与所述第3半导体层之间。
3.根据权利要求2所述的半导体装置，
还具备第2导电型的第5半导体层，所述第5半导体层包括与所述第4半导体层接触的第3部分和设置于所述第3半导体层与所述第2电极之间并与所述第2电极接触的第4部分，所述第5半导体层的有效表面的杂质浓度比所述第4半导体层的有效表面的杂质浓度低。
4.根据权利要求2所述的半导体装置，
还具备与所述第1电极接触的第2导电型的第6半导体层，
所述第2半导体层与所述第1电极、所述第6半导体层、以及所述第1半导体层相接。
5.根据权利要求2所述的半导体装置，
从所述第1电极上的与所述第1半导体层接触的第1区域的重心到所述第1区域的端缘的距离，比从所述第2电极上的与所述第4半导体层接触的第2区域的重心到所述第2区域的端缘的距离长。
6.根据权利要求3所述的半导体装置，
多个所述第1半导体层和多个所述第4半导体层设置于所述第1电极与所述第2电极之间。
7.一种半导体装置，具备：
第1电极；
第2电极；
第1导电型的第1半导体层，设置于所述第1电极与所述第2电极之间，与所述第1电极接触；
第1导电型的第2半导体层，包括设置于所述第1半导体层与所述第2电极之间的第1部分和设置于所述第1电极与所述第2电极之间并与所述第1电极接触的第2部分，所述第2半导体层的有效杂质浓度比所述第1半导体层的有效杂质浓度低；
第1导电型的第3半导体层，设置于所述第2半导体层与所述第2电极之间，所述第3半导体层的有效杂质浓度比所述第2半导体层的有效杂质浓度低；
第2导电型的第4半导体层，设置于所述第3半导体层与所述第2电极之间，与所述第2电极接触；以及
第2导电型的第5半导体层，包括设置于所述第4半导体层与所述第3半导体层之间的第3部分和设置于所述第3半导体层与所述第2电极之间并与所述第2电极接触的第4部分，所述第5半导体层的有效杂质浓度比所述第4半导体层的有效杂质浓度低，
从所述第1电极上的与所述第1半导体层接触的第1区域的重心到所述第1区域的端缘的距离，比从所述第2电极上的与所述第4半导体层接触的第2区域的重心到所述第2区域的端缘的距离长。
8.根据权利要求7所述的半导体装置，
所述第1电极上的与所述第1半导体层接触的第1区域沿着一方向延伸，
所述第2电极上的与所述第4半导体层接触的第2区域沿着所述一方向或与所述一方向交叉的另一方向的任意一方延伸，
所述第1区域的宽度比所述第2区域的宽度大。
9.根据权利要求7所述的半导体装置，
还具备与所述第1电极接触的第2导电型的第6半导体层，
所述第2半导体层与所述第1电极、所述第6半导体层、以及所述第1半导体层相接。
10.根据权利要求8所述的半导体装置，
所述第1区域的面积比所述第2区域的面积大。
11.一种半导体装置，具备：
第1电极；
第2电极；
第1导电型的第1半导体层，设置于所述第1电极与所述第2电极之间，与所述第1电极接触；
第2导电型的第6半导体层，设置于所述第1电极与所述第2电极之间，与所述第1电极接触；
第1导电型的第2半导体层，设置于所述第1半导体层及第6半导体层与所述第2电极之间，所述第2半导体层的有效杂质浓度比所述第1半导体层的有效杂质浓度低；
第1导电型的第3半导体层，设置于所述第2半导体层与所述第2电极之间，所述第3半导体层的有效杂质浓度比所述第2半导体层的有效杂质浓度低；以及
第2导电型的第4半导体层，设置于所述第3半导体层与所述第2电极之间，与所述第2电极接触，
所述第2半导体层与所述第1电极、所述第6半导体层、以及所述第1半导体层接触。
12.根据权利要求11所述的半导体装置，
还具备第2导电型的第5半导体层，所述第5半导体层包括设置于所述第4半导体层与所述第3半导体层之间的第3部分和设置于所述第3半导体层与所述第2电极之间并与所述第2电极接触的第4部分，所述第5半导体层的有效杂质浓度比所述第4半导体层的有效杂质浓度低。
13.根据权利要求11所述的半导体装置，
所述第1电极上的与所述第1半导体层接触的第1区域在一方向上延伸，
所述第2电极上的与所述第4半导体层接触的第2区域在所述一方向或与所述一方向交叉的另一方向的任意一方延伸，
所述第1区域的宽度比所述第2区域的宽度大。
14.根据权利要求11所述的半导体装置，
在所述第1电极与所述第2半导体层之间设置有多个所述第6半导体层，
所述多个所述第6半导体层具有第1组的所述第6半导体层和第2组的所述第6半导体层，该第1组的所述第6半导体层在与所述多个所述第6半导体层延伸的方向交叉的方向上具有第1宽度，该
第2组的所述第6半导体层在所述交叉的方向上具有第2宽度，
所述第1宽度比所述第2宽度大。
15.根据权利要求11所述的半导体装置，
所述第4半导体层配置于第1配置区域和第2配置区域，所述第1配置区域上的所述第4半导体层的有效杂质浓度比所述第2配置区域上的所述第4半导体层的有效杂质浓度高。
16.一种半导体装置，具备：
漏电极；
源电极；
第1导电型的第1漏极层，设置于所述漏电极与所述源电极之间，与所述漏电极接触；
第1导电型的第2漏极层，包括设置于所述第1漏极层与所述源电极之间的第1部分和设置于所述漏电极与所述源电极之间并与所述漏电极接触的第2部分，所述第2漏极层的有效杂质浓度比所述第1漏极层的有效杂质浓度低；
第1导电型的第1基极层，设置于所述第2漏极层与所述源电极之间，所述第1基极层的有效杂质浓度比所述第2漏极层的有效杂质浓度低；
多个第2导电型的第2基极层，设置于所述第1基极层与所述源电极之间；
第1导电型的源极层，设置于所述多个第2基极层的每一个与所述源电极之间，与所述源电极接触；
栅电极，设置于所述源电极与所述第1基极层之间、所述源电极与所述第2基极层之间、以及所述源电极与所述源极层之间；以及
绝缘膜，设置于所述栅电极与所述源电极之间、所述栅电极与所述第1基极层之间、所述栅电极与所述第2基极层之间、以及所述栅电极与所述源极层之间。
17.根据权利要求16记载的半导体装置，
还具备与所述漏电极进行欧姆接触的第2导电型的第3漏极层，
所述第2漏极层与所述漏电极、所述第1漏极层、以及所述第3漏极层接触。
18.根据权利要求16所述的半导体装置，
所述第2基极层具有第1部分和有效杂质浓度比所述第1部分高的第2部分。
19.根据权利要求16所述的半导体装置，
所述第1部分与所述源电极进行肖特基接触，所述第2部分与所述源电极进行欧姆接触。
CN201310386727.3A 2012-08-30 2013-08-30 半导体装置 Pending CN103681786A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-190638 2012-08-30
JP2012190638 2012-08-30
JP2013110389A JP2014063980A (ja) 2012-08-30 2013-05-24 半導体装置
JP2013-110389 2013-05-24

Publications (1)

Publication Number Publication Date
CN103681786A true CN103681786A (zh) 2014-03-26

Family

ID=50186327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310386727.3A Pending CN103681786A (zh) 2012-08-30 2013-08-30 半导体装置

Country Status (3)

Country Link
US (2) US9054066B2 (zh)
JP (1) JP2014063980A (zh)
CN (1) CN103681786A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679835A (zh) * 2014-12-03 2016-06-15 瑞萨电子株式会社 半导体器件
CN108074987A (zh) * 2016-11-14 2018-05-25 3-5电力电子有限责任公司 堆叠状的肖特基二极管
CN109148605A (zh) * 2017-06-19 2019-01-04 宁波比亚迪半导体有限公司 快恢复二极管及制备方法、电子设备
CN109192787A (zh) * 2018-07-19 2019-01-11 东南大学 一种具有两极肖特基控制的凹槽型阳极快恢复二极管及制造方法
CN110854207A (zh) * 2018-08-21 2020-02-28 株式会社东芝 半导体装置
CN113728443A (zh) * 2019-04-02 2021-11-30 Abb电网瑞士股份公司 改进反向恢复的分段功率二极管结构
JP2022048882A (ja) * 2020-09-15 2022-03-28 株式会社東芝 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6184352B2 (ja) 2014-03-14 2017-08-23 株式会社東芝 半導体装置
US9634128B2 (en) 2014-03-17 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor device
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP2016174041A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP6416062B2 (ja) * 2015-09-10 2018-10-31 株式会社東芝 半導体装置
CN108028284B (zh) * 2015-09-25 2021-06-22 三菱电机株式会社 半导体装置
JP6445952B2 (ja) 2015-10-19 2018-12-26 株式会社東芝 半導体装置
JP6632392B2 (ja) * 2016-01-22 2020-01-22 三菱電機株式会社 炭化珪素半導体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
JP7296907B2 (ja) * 2020-03-10 2023-06-23 株式会社東芝 半導体装置
CN113659014B (zh) * 2021-10-20 2022-01-18 四川洪芯微科技有限公司 一种含有阴极短接槽栅结构的功率二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223442A (en) * 1988-04-08 1993-06-29 Kabushiki Kaisha Toshiba Method of making a semiconductor device of a high withstand voltage
CN1691349A (zh) * 2004-04-28 2005-11-02 三菱电机株式会社 反向导通型半导体元件及其制造方法
US20060267129A1 (en) * 2002-12-03 2006-11-30 Kabushiki Kaisha Toshiba Semiconductor device having rectifying action
US20100096664A1 (en) * 2008-10-17 2010-04-22 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637683A (en) 1979-09-04 1981-04-11 Nippon Telegr & Teleph Corp <Ntt> Semiconductor rectifying device
JPH0234190B2 (ja) 1981-12-28 1990-08-01 Toyo Electric Mfg Co Ltd Kosokudaioodo
JP2706072B2 (ja) * 1987-10-02 1998-01-28 株式会社豊田自動織機製作所 ｐｎ接合ダイオード
JPH0617757B2 (ja) 1989-09-14 1994-03-09 清水建設株式会社 低温度冷水製造装置の凍結検出方法
EP0556739B1 (en) * 1992-02-20 1998-07-08 Hitachi, Ltd. Gate turn-off thyristor and power convertor using the same
JP4267083B2 (ja) 1998-06-01 2009-05-27 三菱電機株式会社 ダイオード
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP5103051B2 (ja) 2007-04-17 2012-12-19 株式会社日立製作所 情報処理システム及び情報処理方法
JP5194273B2 (ja) 2007-09-20 2013-05-08 三菱電機株式会社 半導体装置
JP5186868B2 (ja) 2007-10-03 2013-04-24 株式会社デンソー 半導体装置及びその製造方法
EP2086012A1 (en) * 2007-12-19 2009-08-05 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
JP5309360B2 (ja) * 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
JP2010283132A (ja) 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置
JP5310291B2 (ja) * 2009-06-18 2013-10-09 富士電機株式会社 半導体装置およびその製造方法
JP5678469B2 (ja) 2010-05-07 2015-03-04 株式会社デンソー 半導体装置
JP5256357B2 (ja) 2012-02-06 2013-08-07 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223442A (en) * 1988-04-08 1993-06-29 Kabushiki Kaisha Toshiba Method of making a semiconductor device of a high withstand voltage
US20060267129A1 (en) * 2002-12-03 2006-11-30 Kabushiki Kaisha Toshiba Semiconductor device having rectifying action
CN1691349A (zh) * 2004-04-28 2005-11-02 三菱电机株式会社 反向导通型半导体元件及其制造方法
US20100096664A1 (en) * 2008-10-17 2010-04-22 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679835A (zh) * 2014-12-03 2016-06-15 瑞萨电子株式会社 半导体器件
CN108074987B (zh) * 2016-11-14 2021-01-12 3-5电力电子有限责任公司 堆叠状的肖特基二极管
CN108074987A (zh) * 2016-11-14 2018-05-25 3-5电力电子有限责任公司 堆叠状的肖特基二极管
CN109148605A (zh) * 2017-06-19 2019-01-04 宁波比亚迪半导体有限公司 快恢复二极管及制备方法、电子设备
CN109148605B (zh) * 2017-06-19 2022-02-18 比亚迪半导体股份有限公司 快恢复二极管及制备方法、电子设备
CN109192787B (zh) * 2018-07-19 2021-07-13 东南大学 一种具有两极肖特基控制的凹槽型阳极frd及制造方法
CN109192787A (zh) * 2018-07-19 2019-01-11 东南大学 一种具有两极肖特基控制的凹槽型阳极快恢复二极管及制造方法
CN110854207A (zh) * 2018-08-21 2020-02-28 株式会社东芝 半导体装置
CN113728443A (zh) * 2019-04-02 2021-11-30 Abb电网瑞士股份公司 改进反向恢复的分段功率二极管结构
CN113728443B (zh) * 2019-04-02 2024-04-05 日立能源有限公司 改进反向恢复的分段功率二极管结构
US11967638B2 (en) 2019-04-02 2024-04-23 Hitachi Energy Ltd Segmented power diode structure with improved reverse recovery
JP2022048882A (ja) * 2020-09-15 2022-03-28 株式会社東芝 半導体装置
JP7410829B2 (ja) 2020-09-15 2024-01-10 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20150236104A1 (en) 2015-08-20
JP2014063980A (ja) 2014-04-10
US9054066B2 (en) 2015-06-09
US9324815B2 (en) 2016-04-26
US20140061875A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
CN103681786A (zh) 半导体装置
US9620631B2 (en) Power semiconductor device
JP6678810B2 (ja) 炭化珪素半導体装置および電力変換装置
US6998678B2 (en) Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
CN104752511B (zh) 场效应半导体器件及其制造
US10134845B2 (en) Method and power semiconductor device having an insulating region arranged in an edge termination region
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN103986447A (zh) 双极半导体开关及其制造方法
CN104854701B (zh) 半导体装置
US8664692B2 (en) Semiconductor device
CN108074924A (zh) 半导体装置
JP7170781B2 (ja) 炭化珪素半導体装置および電力変換装置
CN102544114A (zh) 一种积累型槽栅二极管
CN112201688B (zh) 逆导型igbt芯片
JP2019016804A (ja) 半導体装置
CN103000667A (zh) 半导体器件和制造该半导体器件的方法
US7091557B2 (en) Semiconductor component with increased dielectric strength and/or reduced on resistance
CN106531786A (zh) 半导体装置
CN104916663A (zh) 半导体装置
US8076722B2 (en) PN junction and MOS capacitor hybrid resurf transistor
CN113054015A (zh) 碳化硅mosfet芯片
US9209248B2 (en) Power transistor
US20160189887A1 (en) Bidirectionally blocking electronic switch arrangement
CN109346508B (zh) 具有电流路径方向控制功能的半导体结构
JP6313500B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326