CN106252414B - 具有场电极和改进的雪崩击穿行为的晶体管 - Google Patents

具有场电极和改进的雪崩击穿行为的晶体管 Download PDF

Info

Publication number
CN106252414B
CN106252414B CN201610422875.XA CN201610422875A CN106252414B CN 106252414 B CN106252414 B CN 106252414B CN 201610422875 A CN201610422875 A CN 201610422875A CN 106252414 B CN106252414 B CN 106252414B
Authority
CN
China
Prior art keywords
region
avalanche
trench
transistor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610422875.XA
Other languages
English (en)
Other versions
CN106252414A (zh
Inventor
R·西明耶科
M·聪德尔
K-H·巴赫
F·希尔勒
C·坎彭
W·舒斯特德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN202010442594.7A priority Critical patent/CN111599863A/zh
Publication of CN106252414A publication Critical patent/CN106252414A/zh
Application granted granted Critical
Publication of CN106252414B publication Critical patent/CN106252414B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本发明的各个实施例涉及具有场电极和改进的雪崩击穿行为的晶体管。公开了一种半导体器件和用于形成该半导体器件的方法。该半导体器件的一个实施例包括至少一个晶体管单元，其中该至少一个晶体管单元包括：在半导体本体中的，第一掺杂类型的漂移区域、第一掺杂类型的源极区域、第二掺杂类型的本体区域以及第一掺杂类型的漏极区域；栅极电极；场电极；其中漂移区域雪崩区域，其中场电极布置在沟槽中，以及其中雪崩区域包括比起接近半导体本体的由源极区域限定出来的表面更接近底部平面的至少一个部分。

Description

具有场电极和改进的雪崩击穿行为的晶体管
技术领域
本公开总体上涉及晶体管器件，具体地涉及MOSFET(金属氧化物半导体场效应晶体管)。
背景技术
晶体管，诸如MOSFET，在汽车、工业或消费电子应用中广泛用于驱动负载、转换功率等。这些晶体管，其常常指功率晶体管，具有不同的电压阻断能力。“电压阻断能力”限定了晶体管在断开状态下(当断开时)可以承受的最大电压电平。当在断开状态下、向晶体管施加具有比该最大电压电平更高的电平的电压时，在晶体管的内部pn结处可能发生雪崩击穿。
期望设计一种晶体管，尤其是MOSFET，从而使得其可以反复承受雪崩击穿而不被破坏或者不发生退化效应，诸如例如，电荷阻断能力的减小。
发明内容
一个实施例涉及一种晶体管器件。该晶体管器件包括至少一个晶体管单元，该至少一个晶体管单元包括：在半导体本体中的，第一掺杂类型的漂移区域、第一掺杂类型的源极区域、第二掺杂类型的本体区域以及第一掺杂类型的漏极区域，其中本体区域布置在源极区域与漂移区域之间，以及其中漂移区域布置在本体区域与漏极区域之间；栅极电极，该栅极电极与本体区域相邻，并且通过栅极电介质与本体区域介电绝缘；以及场电极，该场电极通过场电极电介质与漂移区域介电绝缘。漂移区域包括雪崩区域，其中该雪崩区域的掺杂浓度比与雪崩区域相邻的这部分漂移区域更高，并且在与晶体管器件的电流流动方向垂直的方向上与场电极电介质间隔开。场电极布置在沟槽中，该沟槽具有在半导体本体的底部平面中的底部，以及雪崩区域的至少一个部分比起接近半导体本体的由源极区域限定出来的表面更接近底部平面。
一个实施例涉及一种用于形成具有至少一个晶体管单元的晶体管器件的方法。该方法包括：在晶体管单元的漂移区域中的半导体本体中，形成雪崩区域，该雪崩区域的掺杂浓度比漂移区域的与雪崩区域相邻的部分更高。形成雪崩区域包括：形成雪崩区域，从而使该雪崩区域在与电流流动方向垂直的方向上与使场电极与漂移区域介电绝缘的场电极电介质间隔开，并且在电流流动方向上与在本体区域与漂移区域之间的pn结间隔开，并且使得该雪崩区域的至少一个部分比起接近半导体本体的表面更接近底部平面，而场电极布置在沟槽中，该沟槽具有在底部平面中的底部。
另一个实施例涉及一种晶体管器件。该晶体管器件包括至少一个晶体管单元，该至少一个晶体管单元包括：在半导体本体中的，第一掺杂类型的漂移区域、第一掺杂类型的源极区域、第二掺杂类型的本体区域以及第一掺杂类型的漏极区域，其中本体区域布置在源极区域与漂移区域之间，以及其中漂移区域布置在本体区域与漏极区域之间；栅极电极，该栅极电极与本体区域相邻，并且通过栅极电介质与本体区域介电绝缘；以及场电极，该场电极通过场电极电介质与漂移区域介电绝缘。漂移区域包括雪崩区域，其中该雪崩区域的掺杂浓度比与雪崩区域相邻的这部分漂移区域更高，并且在与晶体管器件的电流流动方向垂直的方向上与场电极电介质间隔开。场电极布置在针形沟槽中。
附图说明
下面参照附图对示例进行说明。附图用于图示特定原理，从而使得仅仅对理解这些原理所需的各个方面进行了图示。附图未按比例绘制。在附图中，相同的附图标记表示类似的特征。
图1示出了根据一个实施例的晶体管器件的竖直截面图；
图2A和图2B示出了曲线图，该曲线图图示了在图1中示出的晶体管器件中的雪崩区域和周围区域中的掺杂浓度；
图3示出了在图1中示出的晶体管器件的修改例；
图4示出了在图1中示出的晶体管器件的另一修改例；
图5示出了在图4中示出的晶体管器件的细节；
图6示出了根据一个实施例的在图1、图3和图4中示出的多种类型中的一种类型的晶体管器件的第一截面中的水平截面图；
图7示出了根据一个实施例的在图1、图3和图4中示出的多种类型中的一种类型的晶体管器件的第二截面中的水平截面图；
图8示出了在图7中示出的晶体管器件的修改例；
图9示出了根据另一个实施例的在图1、图3和图4中示出的多种类型中的一种类型的晶体管器件的第一截面中的水平截面图；
图10示出了根据另一个实施例的在图1、图3和图4中示出的多种类型中的一种类型的晶体管器件的第二截面中的水平截面图；
图11至图13示出了根据另外的实施例的在图1、图3和图4中示出的多种类型中的一种类型的晶体管器件的第二截面中的水平截面图；
图14示出了根据另一个实施例的晶体管器件的竖直截面图；
图15示出了根据一个实施例的在图14中示出的类型的晶体管器件的第一截面中的水平截面图；
图16示出了根据一个实施例的在图14中示出的类型的晶体管器件的第二截面中的水平截面图；
图17示出了在图16中示出的晶体管器件的修改例；
图18示出了根据另一个实施例的在图14中示出的类型的晶体管器件的第二截面中的水平截面图；
图19示出了在图18中示出的晶体管器件的第一截面中的水平截面图；
图20示出了根据一个实施例的在图14中示出的类型的晶体管器件的第一截面中的水平截面图；
图21示出了在图20中示出的类型的晶体管器件的透视图；
图22至图24示出了根据另外的实施例的在图14中示出的类型的晶体管器件的第二截面中的水平截面图；
图25A和图25B图示了用于在晶体管器件的漂移区域中生产雪崩区域的方法的一个实施例；
图26A和图26B图示了用于在晶体管器件的漂移区域中生产雪崩区域的方法的另一个实施例；以及
图27A和图27B图示了用于在晶体管器件的漂移区域中生产雪崩区域的方法的另一个实施例。
具体实施方式
在以下详细说明中，参照对应附图。附图构成本说明书的一部分，并且以图示的方式示出了可以实践本发明的具体实施例。要理解，在本文中描述的各种实施例的特征可以彼此组合，除非具体地注明不可以组合。
图1示出了根据一个实施例的晶体管器件的竖直截面图。该晶体管器件包括至少一个晶体管单元10，而在图1中，示出了两个晶体管单元。然而，如由虚线图示的，晶体管器件可以包括多个晶体管单元，诸如高达数千甚至数百万个晶体管单元。
参照图1，该至少一个晶体管单元10在半导体本体100中包括：第一掺杂类型的漂移区域11、第一掺杂类型的源极区域14、第二掺杂类型的本体区域15以及第一掺杂类型的漏极区域17。本体区域15布置在源极区域14和漂移区域11之间，并且漂移区域11布置在本体区域15与漏极区域17之间。
源极区域14和漏极区域17在晶体管器件的电流流动方向上间隔开。在图1中示出的实施例中，电流流动方向是半导体本体100的竖直方向x。“竖直方向”x是与半导体本体100的第一表面101垂直的方向。然而，下文说明的原理不限于用于其中电流流动方向是半导体本体的竖直方向的晶体管器件中，这种晶体管器件通常称为竖直晶体管器件。而且，下文说明的原理也可适用于其中源极区域和漏极区域在横向方向上间隔开的横向晶体管器件，该横向方向是与半导体本体的表面平行的方向。
根据一个实施例，源极区域14邻接本体区域15，并且本体区域15邻接漂移区域11。由于本体区域15和漂移区域11具有互补的掺杂类型，在本体区域15与漂移区域11之间存在pn结。在图1中示出的实施例中，漏极区域17邻接漂移区域11。然而，这仅仅是一个示例。根据另一个实施例，与漏极区域17和漂移区域11相同的掺杂类型的但是比漂移区域11更高地掺杂的场停止区域(在图1中由虚线示出的)布置在漂移区域11与漏极区域17之间。
半导体本体100可以包括常规半导体材料，诸如例如，硅(Si)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)等。如果半导体本体100由硅组成，那么单独的器件区域的掺杂浓度可以如下所述。例如，在具有由Si制成的半导体本体100的晶体管器件中，漂移区域11的掺杂浓度选自在1E14cm-3与1E17cm-3之间的范围，源极区域14的掺杂浓度选自在1E19cm-3与1E21cm-3之间的范围，漏极区域17的掺杂浓度选自在1E19cm-3与1E21cm-3之间的范围，以及本体区域15的掺杂浓度选自在1E15cm-3与1E18cm-3之间的范围
参照图1，该至少一个晶体管单元10进一步包括至少一个栅极电极21。栅极电极21与本体区域15相邻，并且通过栅极电介质22与本体区域15介电绝缘。在晶体管器件的电流流动方向上(其是在图1中示出的实施例中的竖直方向x)，栅极电极21从源极区域14通过本体区域15延伸至漂移区域11，从而使得其可以控制本体区域15中的沿着在源极区域14与漂移区域11之间的栅极电介质22的导电沟道。在图1中示出的实施例中，栅极电极21是沟槽电极。即，栅极电极21布置在沟槽中，该沟槽在半导体本体100的竖直方向x上从第一表面101开始延伸。栅极电极21可以包括常规栅极电极材料。该栅极电极材料的示例包括但不限于，金属、硅化物和高掺杂多晶半导体材料(诸如，多晶硅)。栅极电极22可以包括常规栅极电介质材料。该栅极电介质材料的示例包括但不限于，氧化物、氮化物、以及氧化物和氮化物的组合。
参照图1，该至少一个晶体管单元10进一步包括场电极31，该场电极31与漂移区域11相邻，并且通过场电极电介质32与漂移区域11介电绝缘。参照图1，场电极31可以被实施为沟槽电极，该沟槽电极在电流流动方向上(在图1中示出的实施例中的竖直方向x)的长度，可以是漂移区域11的在电流流动方向上的长度的至少50％、至少70％或者至少90％。漂移区域11的长度是在电流流动方向上在本体区域15与漏极区域17(或者可选的场停止区域)之间的距离，(其是在图1中示出的实施例中的竖直方向x)。漂移区域11的长度尤其取决于晶体管器件的期望的电压阻断能力。取决于期望的应用，可以将晶体管器件设计为具有选自在12V与400V之间的范围的电压阻断能力。场电极31可以包括常规场电极材料。该场电极材料的示例包括但不限于，金属、硅化物和高掺杂多晶半导体材料(诸如，多晶硅)。场电极电介质可以包括常规场电极电介质材料。该场电极电介质材料的示例包括但不限于，氧化物、氮化物、以及氧化物和氮化物的组合。
在图1中示出的实施例中，栅极电极21和场电极31位于在共同的沟槽中，该共同沟槽从第一表面101延伸到半导体本体101中。然而，这仅仅是一个示例。还能够在单独的沟槽中实施栅极电极21和场电极31。下文将参照图14至图24对该示例进行说明。
晶体管器件进一步包括源极电极41，该源极电极41电连接至源极区域14。源极电极41电耦合至晶体管器件的源极结点S，漏极区域17电耦合至漏极结点D，并且栅极电极21电耦合至栅极结点G。这些源极结点、漏极结点和栅极结点S、D、G在图1中仅仅是示意性地进行了图示。场电极31电连接至源极结点S或者栅极结点G中的任一。然而，在场电极32与源极结点和栅极结点S、G中的一个结点之间的连接在图1中未示出。
在包括多个晶体管单元10的晶体管器件中，通过使栅极电极21电连接至栅极结点，并且通过使源极区域14连接至源极结点S，来将单独的晶体管单元10并联连接。该多个晶体管单元可以具有共同的漂移区域11和漏极区域17。而且，两个或更多个晶体管单元可以共用一个场电极31和一个栅极电极21，并且/或者两个或者更多个晶体管单元可以共用一个源极电极41和一个本体区域15。
根据一个实施例，在该至少一个晶体管单元10中的源极电极41进一步连接至本体区域15。在图1中示出的实施例中，这通过源极电极41来实现，该源极电极41从半导体本体100的第一表面101通过源极区域14延伸到本体区域15中。在这种情况下，源极电极41沿着其所布置的沟槽的侧壁连接至源极区域14，并且至少沿着沟槽的底部连接至本体区域15。可选地，存在第二掺杂类型的连接区域16，该连接区域16将本体区域15电连接至源极电极41。该连接区域16具有比本体区域15更高的掺杂浓度，并且在源极电极41与本体区域15之间提供欧姆接触。
晶体管器件可以被实施为n型晶体管器件或者p型晶体管器件。在第一种情况下，第一掺杂类型(漂移区域11、源极区域14和漏极区域17的掺杂类型)为n型，并且第二掺杂类型(本体区域15和连接区域16的掺杂类型)为p型。在第二种情况下，第一掺杂类型为p型，并且第二掺杂类型为n型。而且，晶体管器件可以被实施为增强型器件或者耗尽型器件。在增强型器件中，第二掺杂类型的本体区域15邻接栅极电介质22。在耗尽型器件中，在栅极电介质22与本体区域15之间存在第一掺杂类型的沟道区域(在图1中由虚线示出)。
晶体管器件可以像常规晶体管器件一样操作。即，可以通过向栅极电极G施加适当的驱动电位来导通和断开晶体管器件。当施加至栅极电极G的驱动电位使得在本体区域15中沿着在源极区域14与漂移区域11之间的栅极电介质存在导电沟道时，晶体管器件处于导通状态下，并且当施加至栅极结点G的驱动电位使得在本体区域15中的在源极区域14与漂移区域11之间的导电沟道被中断时，晶体管器件处于断开状态下。在断开状态下，空间电荷区域(耗尽区域)可以在漂移区域11中扩展，开始于在本体区域15与漂移区域11之间的pn结处。例如，在n型晶体管器件中，当在漏极结点D与源极结点S之间施加正电压时，并且当晶体管器件处于断开状态下时，空间电荷区域在漂移区域11中扩展。该空间电荷区域与在漂移区域11中的离子化的掺杂剂原子(在n型漂移区域11中，这些离子化的掺杂剂原子带正电荷)相关联。与在漂移区域11中的这些离子化的掺杂剂原子相反的电荷，由本体区域15以及由场电极31提供。当在漏极结点D与源极结点S之间施加的电压使得在pn结处的电场的幅度达到临界水平(常常称为临界电场Ecrit)时，可能在本体区域15与漂移区域11之间的pn结处发生雪崩击穿。在漏极结点D与源极结点S之间可能发生这种雪崩击穿的电压的电压电平，尤其取决于漂移区域11的掺杂浓度、漂移区域11在电流流动方向上(竖直方向x)上的长度、场电极31的具体实施方式等。
非常不期望在场电极电介质32处发生雪崩击穿。雪崩击穿与流经漂移区域11的电荷载流子相关联。这些电荷载流子(其也称为热电荷载流子)，可以终于场电极电介质32中，在场电极电介质32中该它们可以累积并且永久保持。保持在场电极电介质32中的这些电荷载流子，可以不利地影响晶体管器件的开关行为。具体而言，这些电荷载流子可以增加在导通状态下的晶体管器件的导通电阻。导通电阻是当晶体管器件处于导通状态下时晶体管器件的在源极结点S与漏极结点D之间的电阻。
为了防止在栅极电介质32处发生雪崩击穿，该至少一个晶体管单元10在漂移区域11中包括雪崩区域13。雪崩区域13具有比与雪崩区域13相邻的这部分漂移区域11更高的掺杂浓度，并且在与晶体管器件的电流流动方向垂直的方向上与场电极电介质间隔开。而且，雪崩区域13在晶体管器件的电流流动方向上与在本体区域与漂移区域之间的pn结间隔开。参照图1，一个雪崩区域13可以位于在两个相邻的晶体管单元的场电极电介质32之间的半导体台式区域中，从而使得一个雪崩区域可以由两个晶体管单元共用。
雪崩区域13限定了在漂移区域13中的掺杂浓度的局部最大值，并且因此，限定了其中晶体管器件的电压阻断能力被局部减小的区域。当晶体管器件处于断开状态下、并且在漏极结点D与源极结点S之间施加使在本体区域15与漂移区域11之间的pn结反向偏置的电压时，以及当该电压的电压电平增加时，在漂移区域11中的任何其它位置处可能发生雪崩击穿之前，在雪崩区域13处发生雪崩击穿。由于雪崩区域13与场电极电介质32间隔开，所以雪崩击穿发生在远离场电极电介质31处，从而不存在使与雪崩击穿相关联的热电荷载流子注入到场电极电介质32中的风险。
在常规晶体管器件中，即，在图1中示出的类型的其中省略了雪崩区域的晶体管器件中，雪崩击穿通常发生在接近沟槽的布置有场电极31的底部的区域中。在图1中，虚线B表示漂移区域11的其中定位有这些沟槽的底部的平面(水平面)。该平面在下面称为底部平面。根据一个实施例，在图1中示出的晶体管器件中，雪崩区域13的至少一个部分布置为比起接近第一表面101更接近底部平面B，以确保防止在沟槽底部的区域中发生雪崩击穿。根据另一个实施例，在图1中示出的晶体管器件中，雪崩区域13的至少一个部分布置为比起接近pn结(在漂移区域11与本体区域15之间的)更接近底部平面B，以确保防止在沟槽底部的区域中发生雪崩击穿。即，面朝漏极区域17的这部分雪崩区域13比起接近第一表面101或者pn结更接近底部平面B。假设d1为在底部平面B与第一表面101之间的(最短)第一距离，并且假设d2为在底部平面B与pn结之间的(最短)第二距离。使面朝漏极区域17的这部分雪崩区域13比起接近第一表面101更接近底部平面B，相当于在该部分与底部平面B之间的距离小于第一距离d1的50％，并且，使雪崩区域13的面朝漏极区域17的这部分比起接近pn结更接近底部平面B，相当于在该部分与底部平面B的距离小于第二距离d2的50％。
根据一个实施例，雪崩区域13包括至少一个如下这样的部分，该部分与底部平面间隔开了小于第一距离d1的30％、小于20％、或者甚至小于第一距离d1的10％。根据一个实施例，雪崩区域13包括至少一个如下这样的部分，该部分与底部平面间隔开了小于第二距离d2的30％、小于20％、或者甚至小于第二距离d2的10％。
根据一个实施例，完整的雪崩区域13分别地比起接近第一表面101或者pn结更接近底部平面B。即，雪崩区域13的每个部分分别地比起接近第一表面101或者pn结更接近底部平面B。即，在雪崩区域13的每个部分与底部平面B之间的最短距离分别小于在底部平面B与第一表面之间的距离d1或者在底部平面B与pn结之间的距离d2的50％。根据一个实施例，在雪崩区域13的每个部分与底部平面B之间的最短距离小于d1(或者d2)的30％、小于d1(或者d2)的20％、或者甚至小于d1(或者d2)的10％。根据另一个实施例，在雪崩区域13的至少一个部分与底部区域B之间的(最短)距离小于(最短)第三距离d3的50％、小于30％、小于20％、或者甚至小于10％，该(最短)第三距离d3是在底部平面B与栅极电极21之间的距离。根据另一个实施例，在雪崩区域13的每个部分与底部区域B之间的(最短)距离小于d3的50％、小于30％、小于20％、或者甚至小于10％。
根据另一个实施例，雪崩区域13在电流流动方向上延伸到底部平面B中。即，在图1中示出的类型的器件中，雪崩区域13包括在底部平面下方的部分。
在图1中示出的实施例中，半导体本体100的表面101被绘制为半导体本体100的在源极电极41与栅极电介质22之间的水平区域。然而，这仅仅是一个示例。源极区域14可以朝着第一表面101变窄，从而使得在极端情况下，表面101可以具有非常小的尺寸。
图2A示出了沿着在电流流动方向(竖直方向)x)上延伸并且贯穿连接区域16、本体区域15和雪崩区域13的线I-I的掺杂浓度。图2B示出了沿着在与电流流动方向垂直的方向y延伸的线II-II的掺杂浓度，该方向y是在本实施例中的半导体本体100的横向方向。可以从图2A和图2B看出，雪崩区域13在电流流动方向上以及垂直于电流流动方向的方向上限定了在漂移区域11中的掺杂浓度的局部最大值。具体而言，雪崩区域13限定了在漂移区域11的台式区域12中的掺杂浓度的局部最大值。台式区域12是在pn结与相邻场电极31的场电极电介质32之间的区域，并且在电流流动方向上，不延伸超过容纳场电极的沟槽的底部。
在图2A和图2B中，N13MAX表示在漂移区域11的在雪崩区域13中的掺杂浓度最大值，并且N13MIN表示漂移区域11的与雪崩区域13相邻的那些部分的掺杂浓度。根据一个实施例，掺杂浓度从在与雪崩区域13相邻的区域中的浓度N13MIN单调地增加到在雪崩区域13中的最大浓度N13MAX。根据一个实施例，最大掺杂浓度N13MAX与在与雪崩区域13相邻的漂移区域11中的掺杂浓度N13MIN之比，在2与10之间，尤其在3与7之间。
如上面所说明的，雪崩区域13限定了在漂移区域中的掺杂浓度的局部最大值。出于物理原因并且可以从图2A和图2B看出，在这种最大值N13MAX与围绕雪崩区域13的区域的掺杂浓度N13MIN之间的掺杂浓度不可能突然改变。出于说明的目的，并且尤其当涉及在雪崩区域13与在器件中的其它结构(诸如，第一表面101、pn结或者场电极电介质，仅举几例)之间的距离时，假设包括在雪崩区域13中的掺杂区域是具有最大浓度N13MAX的至少50％的掺杂浓度的那些区域。
参照上文，雪崩区域13与场电极电介质32间隔开。场电极电介质32具有作为在场电极31与漂移区域32之间的(最短)距离的厚度。根据一个实施例，在雪崩区域13与场电极电介质之间的距离是场电极电介质的厚度的至少50％。根据另一个实施例，该距离是至少50纳米(nm)、至少100nm或者甚至至少200nm。根据一个实施例，并且如上面所说明的，该距离是在场电极电介质32与雪崩区域13的掺杂浓度为最大掺杂浓度N13MAX的至少50％的这部分雪崩区域的之间测得的。
图3示出了在图1中示出的晶体管器件的修改例。在图3中示出的晶体管器件中，将本体区域15电连接至源极电极41的连接区域16，从源极电极41通过本体区域15延伸到漂移区域11中。在该实施例中，电场的通量线集中在台式区域12的中间。
参照上文，场电极31可以连接至栅极结点G。这可以通过在图1和图3中未示出的晶体管器件的区域中将场电极31分别电连接至栅极结点G或者栅极电极21来实现。根据在图4中示出的另一个实施例，栅极电极21和场电极31通过一个沟槽电极形成。与本体区域15相邻的并且通过栅极电介质22与本体区域15介电绝缘的这部分沟槽电极，形成栅极电极21；而与漂移区域11相邻并且通过场电极电介质32与漂移区域11介电绝缘的这部分沟槽电极，形成场电极31。
图5示出了在图4中示出的晶体管器件的、在栅极电介质22与场电极电介质32之间的过渡区域中的细节A。参照上文，场电极电介质32比栅极电介质22更厚，从而使得，从栅极电介质22处开始，形成栅极电介质21和场电极电介质32的介电层的厚度增加。在图4和图5中，d4表示在其中介电层的厚度与栅极电介质22的厚度d22的1.5倍相对应的厚度的位置之间的距离。该厚度d22可以是栅极电介质22的沿着本体区域15的平均厚度、栅极电介质22的沿着本体区域15的最大厚度、或者栅极电极22的在本体区域15的在源极区域14和漂移区域11之间的中部处的厚度。根据一个实施例，在雪崩区域13的至少一个部分与底部平面B之间的距离小于d4的50％、小于d4的30％、小于d4的20％、或者甚至小于d4的10％。根据一个实施例，在雪崩区域13的每个部分与底部区域B之间的距离小于d4的50％、小于d4的30％、小于d4的20％、或者甚至小于d4的10％。
图6示出了根据一个实施例的在图1中示出的类型的晶体管器件的水平截面图。图6示出了在贯穿源极区域14的截面A-A中的截面图。在该实施例中，多个晶体管单元的栅极电极是彼此基本上平行的细长电极。在图6中，附图标记20表示包括栅极电极(在图1、图3、图4中的21)和栅极电介质(在图1、图3、图4中的22)的栅极结构。源极电极41可以被实施为在水平面中的细长电极，如在图6中的左侧所示。可替代地，在两个栅极结构20之间，存在多个间隔开的源极电极41，如在图6中的右侧所示。
图7示出了根据一个实施例的在图1中示出的类型的晶体管器件的水平截面图。图7示出了在贯穿多个晶体管单元的场电极和雪崩区域13的截面B-B中的水平截面图。在图7中，附图标记30表示场电极结构，其中这些场电极结构中的每一个包括场电极(在图1、图3和图4中的31)和场电极电介质(在图1、图3和图4中的32)。参照图7，场电极结构30在水平面中可以是细长结构，然而两个相邻的场电极结构30限定了其中布置有雪崩区域13的半导体台式区域12。在图7中示出的实施例中，雪崩区域13是具有基本上与场电极结构30平行地延伸的区域的细长区域。
根据在图8中示出的另一个实施例，在两个细长场电极结构30之间的台式区域包括多个雪崩区域13。这些雪崩区域13在与细长场电极结构30的纵向方向相对应的方向上间隔开。在水平面中，雪崩区域13可以具有基本上圆形形状(如图8中的左侧所示)、椭圆形形状(如在图8中的右侧所示)等。
图9示出了根据另一个实施例的在图1中示出的类型的晶体管器件的水平截面图。在该实施例中，栅极结构20是桩(pile)形(针形)的。源极电极41限定了网格，而源极区域14和本体区域15(在图9中未示出)和栅极结构20布置在由源极电极41限定的该网格的开口中。
图10示出了在图9中示出的晶体管器件的在图1中示出的截面B-B中的水平截面图。在该实施例中，场电极结构30，比如在图9中示出的栅极电极结构，是桩形(针形)的。而且，雪崩区域13具有网格的形式。在场电极结构30的形状(形式)的上下文中，“针形”指场电极结构30的在半导体本体100的竖直方向上的尺寸大于场电极结构30的在水平(横向)方向中的每一个上的尺寸。根据一个实施例，竖直尺寸为针形场电极结构30的最大横向尺寸的至少2倍、5倍或者甚至10倍。
图11示出了在图10中示出的晶体管器件的修改例。在该实施例中，存在多个雪崩区域13。这些雪崩区域13彼此间隔开，并且与针形场电极结构30间隔开。在图11中示出的实施例中，一个雪崩区域13基本上在两个相邻的场电极结构30之间的中部处。栅极结构20和源极电极41(在图11中未示出)可以如参照图9所说明的一样实施。可替代地，源极电极41包括在雪崩区域13上方的多个针形形状的电极，而非具有如图9所示的网格形状。
图12示出了在图11中示出的实施例的修改例。在图12中示出的实施例中，一个雪崩区域13基本上布置在四个相邻的场电极结构30之间的中部处。栅极结构20和源极电极41(在图12中未示出)可以如参照图11所说明的一样实施。
图13示出了具有桩形场电极结构30的晶体管器件的另一个实施例。在本实施例中，场电极结构30布置为使得一个场电极结构30基本上在四个相邻的场电极结构之间的中部处，并且被环形形状的雪崩区域13围绕。栅极结构20(在图13中未示出)可以被实施为具有针形，如图9所示。源极电极41(在图13中未示出)可以具有雪崩区域的形式，并且可以布置在雪崩区域13上方，如图1、图3和图4所示。
图14示出了根据另一个实施例的晶体管器件的竖直截面图。该晶体管器件与在图1、图3和图4中示出的晶体管器件的不同之处在于，一个晶体管单元10的栅极电极21和场电极31不布置在相同的沟槽中，而是布置在不同的沟槽中。在该实施例中，两个或者更多个晶体管单元可以共用一个栅极电极21。在该实施例中，具有栅极电极21的沟槽布置在具有两个相邻晶体管单元场电极31的沟槽之间。每个晶体管单元10可以包括一个源极电极41，该源极电极41电连接至源极区域14和本体区域15。一个晶体管单元10的该源极电极41可以位于沟槽中，该沟槽从半导体本体的第一表面101通过源极区域14延伸到本体区域15中，并且布置在具有场电极结构31、32的沟槽与具有栅极结构21、22的沟槽之间。
参照图14，雪崩区域13布置在漂移区域11中，从而使得漂移区域11在电流流动方向(其是在图14中示出的实施例中的半导体本体100的竖直方向)上，与在本体区域15与漂移区域11之间的pn结间隔开，并且，在与电流流动方向垂直的方向(其是在图14中示出的实施例中的半导体本体100的水平方向)上，与场电极电介质32间隔开。在电流流动方向中，与在图1、图3和图4中示出的实施例中一样，雪崩区域13基本上在沟槽的包括场电极31和场电极电介质32的底部区域上方。即，在电流流动方向上，雪崩区域13是台式区域12，并且在漏极区域17的方向上不延伸超过该沟槽的底部。
参照图14，雪崩区域13可以位于具有栅极电极21的沟槽下方。在该实施例中，两个相邻的晶体管单元10共用一个雪崩区域13。附加地或者可替代地，一个晶体管单元10中的雪崩区域13位于包括源极电极41的沟槽下方。
雪崩区域13可以按照上面概述的方式定位在具有场电极31的沟槽之间的台式区域12中。即，至少一个部分的或者整体的雪崩区域13可以定位为分别比起接近第一表面101、pn结或者栅极电极21，更接近底部平面B。
图15示出了根据一个实施例的在图14中示出的类型的晶体管器件的水平截面图。图15示出了在图14中示出的截面D-D中的水平截面图，其中该截面D-D贯穿晶体管单元10的源极区域14。在图15中示出的实施例中，单独的晶体管单元的场电极结构30和栅极结构20是基本上平行的细长结构。源极电极41可以是基本上与场电极结构30和栅极电极结构20平行地延伸的细长电极，如在图14中的左侧所示。可替代地，在一个栅极结构20与一个场电极结构30之间存在多个间隔开的源极电极41，如在图14中的右侧所示。
图16示出了根据一个实施例的在图14中示出的类型的晶体管器件的水平截面图。图16示出了在图14中示出的截面E-E中的水平截面图。该截面E-E贯穿场电极结构30和雪崩区域13。在图16中示出的实施例中，场电极结构30是细长结构，并且雪崩区域13是基本上与场电极结构30平行地延伸的细长结构。可替代地，如图17所示，晶体管器件可以包括在两个相邻的细长场电极结构30之间的多个间隔开的雪崩区域13。
图18示出了根据另一个实施例的在图14中示出的类型的晶体管器件的水平截面图。图18示出了在图14中示出的截面E-E中的水平截面图。在该实施例中，场电极结构30是针形的，并且雪崩区域13具有网格的形状。该结构与参照图10所说明的结构相对应。在图18中示出的晶体管器件中，栅极结构(在图18中未示出)可以位于雪崩区域13上方，如图14所示。栅极结构可以具有网格形状。在图19中示出了晶体管器件的在具有网格形状栅极结构20的截面D-D中的水平截面图。源极电极41可以围绕场电极结构30，如图19所示。根据另一个实施例，每个晶体管单元包括一个或者多个针形源极电极41。
图20示出了根据另一个实施例的在具有针形场电极结构30的晶体管器件的第一截面D-D中的水平截面图。在该实施例中，栅极结构20是细长结构。即，栅极结构20的在半导体本体100的第一横向方向上的尺寸远大于在第二横向方向(其可以垂直于第一方向)上的尺寸。与栅极结构20一样，在图20中示出的实施例中，源极电极41是细长结构。然而，这仅仅是一个示例；根据另一个实施例(未示出)，源极电极41包括多个针形电极部分。
图21示出了在图20中示出的晶体管器件的透视图。在图21中，半导体本体100被绘制为是透明的，以便图示针形场电极结构30(仅仅示出了其中四个)、细长栅极结构20(仅仅示出了其中一个)、以及细长源极电极41(仅仅示出了其中两个)的形状和位置。在图21中示出的实施例中，示出了与四个场电极结构间隔开的一个雪崩区域13。然而，这仅仅是一个示例，根据另一个实施例，存在网格形状的雪崩区域13，如图18所示。在图22至图24中示出了如何可以在具有针形场电极结构30的晶体管器件中实施雪崩区域13的另外的实施例，并且下面对这些实施例进行了说明。
图22至图24示出了在图14中示出的类型或者在图21中示出的类型的晶体管器件的在第二截面E-E中的竖直截面图。根据这些实施例，场电极结构30被实施为具有针形形状，然而多个间隔开的雪崩区域13布置在漂移区域11中的这些针形场电极结构30之间。在图22和图23中示出的实施例对应于在图11和图12中示出的实施例。在图22和图23中示出的晶体管器件中，栅极结构(在图22和图23中未示出)可以被实施为具有如图19所示的网格形状。可替代地，晶体管器件可以包括多个针形栅极结构，其中这些栅极结构可以位于单独的雪崩区域13上方，如图14所示。
根据在图24中示出的另一实施例，场电极结构30可以是针形的，其中这些场电极结构中的多个被雪崩区域13围绕。这与在所参照的图13中示出的实施例相对应。在图24中示出的晶体管器件中，栅极结构(在图24中未示出)可以如图19所示一样实施。根据另一个实施例，晶体管器件包括多个栅极电极，该栅极电极在水平面上具有与雪崩区域13的形状相对应的形状并且位于雪崩区域13上方，如图14所示。
图25A和图25B示出了用于生产该至少一个雪崩区域13的方法的一个实施例。参照图25A，该方法包括在半导体本体100的第一表面101中形成沟槽110。对沟槽110进行蚀刻可以包括常规蚀刻过程诸如例如，使用蚀刻掩膜200的各向异性蚀刻过程。该方法进一步包括经由沟槽110的底部将粒子注入到漂移区域11中，以便形成注入区域13'。注入区域13'包括在注入过程中被注入的粒子。注入过程可以包括在不同的注入能量下的多个注入步骤，以便将粒子注入到半导体本体100的不同的竖直位置中。为了防止粒子被注入到第一表面101中，注入过程包括：使用覆盖第一表面101而不覆盖沟槽110的注入掩膜。根据一个实施例，用于对沟槽110进行蚀刻的蚀刻掩膜200也用作在注入过程中的注入掩膜。
根据一个实施例，注入的粒子是第一类型的掺杂剂原子。如果第一类型是n型，那么这些粒子是例如硼(B)离子或者铝(Al)离子。
形成雪崩区域13进一步包括退火过程，在该退火过程中，使注入的掺杂剂原子电活化。这种退火过程可以在注入了粒子之后立即执行，或者在半导体器件的制造过程中的更后面的阶段时执行。例如，在该退火过程中的温度在900℃至1100℃之间。退火过程可以是持续在数秒与数分钟之间的RTA(快速热退火)过程、或者持续更长时间的常规退火(回火)过程。
在图25A中示出的实施例中，在注入粒子之前，已经形成了本体区域15和源极区域14。然而，这仅仅是一个示例。根据另一个实施例，在已经注入了粒子之后，才形成本体区域15和源极区域14。形成源极区域和本体区域14、15可以包括注入过程。根据另一个实施例，在注入形成注入区域13'的粒子之前，已经注入了用于形成本体区域15和源极区域14的掺杂剂原子，并且在共同的退火过程中，使用于形成源极区域14、本体区域15和雪崩区域13的掺杂剂原子活化。
参照图25B，该方法进一步包括在沟槽110中形成源极电极41。形成源极电极41可以包括，使用上述的电极材料中的一种来填充沟槽。
图26A和图26B示出了用于生产雪崩区域13的方法的另一个实施例。在图26A和图26B中示出的方法与在图25A和图25B中示出的方法的不同之处在于，在注入了粒子之后，在沟槽110中形成栅极电介质22和栅极电极21。形成栅极电介质可以包括氧化过程和沉积过程中的一种。形成栅极电极21可以包括，使用上述的电极材料中的一种来填充剩余的沟槽。
图27A和图27B示出了用于生产雪崩区域13的方法的另一个实施例。在该实施例中，在形成漂移区域11之后，形成雪崩区域13、或者至少引入在完成的器件中形成雪崩区域13的掺杂剂原子。形成漂移区域11可以包括外延过程，在外延过程中，在衬底上生长外延层(未示出)。参照图27A，该方法包括，通过使用注入掩膜201将掺杂剂原子注入到漂移区域11中，以形成注入区域13'。在下一个过程步骤中，其结果在图27B中示出，使至少注入区域13'退火，以便形成雪崩区域13。
在接下来的过程步骤中，可以形成本体区域15和源极区域14，以便获得如上文所说明的具有漂移区域11、本体区域15和源极区域14的器件结构。形成本体区域15和源极区域可以包括至少一个外延过程，在外延过程中，在漂移区域上生长在完成的器件中形成本体区域15和源极区域14的外延层。根据另一个实施例，通过注入掺杂剂原子并且使注入的掺杂剂原子活化，来在漂移区域11中形成本体区域15和源极区域14。根据又一实施例，在漂移区域11上生长具有本体区域15的掺杂类型和掺杂浓度的外延层，并且通过注入掺杂剂原子并且使注入的掺杂剂原子活化，来在该外延层中形成源极区域14。
如果，在图27A和图27B中图示的方法中，形成本体区域15和源极区域14包括注入和退火(活化)过程。可以使用一种共同的退火过程，以使在雪崩区域13中的掺杂剂原子以及在本体区域15和源极区域14中的掺杂剂原子活化。
根据用于形成雪崩区域13的方法的又一实施例，在已经形成了本体区域15和雪崩区域14之后、但是在已经形成容纳栅极电极21和/或源极电极41的沟槽之前，形成注入区域13'。该方法是在图27A和图27B中示出的方法的修改例，其中源极区域14和本体区域15由虚线图示。
晶体管器件的其它结构，诸如，场电极结构30，在图25A和图25B和图26A和图26B中未示出。可以按照常规的已知方式来生产这些场电极结构30。
当半导体本体100由硅制成时，可替代注入掺杂剂原子(掺杂剂离子)以形成在图25A和图26A中示出的注入区域13'地，该方法可以包括注入非掺杂粒子，诸如，质子或者氦离子。这些注入的非掺杂粒子在注入区域13'中产生缺陷，然而在随后的退火过程中，形成表现得像施主的辐照感应缺陷。在用质子辐照的情况下，这些施主可以称为质子感应施主、或者质子相关浅热施主。在用氦离子辐照的情况下，这些施主可以称为双热施主。退火过程包括在380℃与500℃之间的温度，尤其在380℃与450℃之间的温度。退火过程的持续时间是在例如30分钟与2个小时之间。
双热施主的形成，除了用氦离子辐照之外，还需要氧气。这种氧气可以通过制造过程，当半导体本体100是由Czochralski(CZ)晶片获得的硅片时，保留在半导体本体100中。然而，在氧化过程中，诸如用于形成栅极电介质22和场电极电介质32中的一个的氧化过程，还可以将氧气引入到半导体本体100中。
在漂移区域11为n型漂移区域的那些实施例中，雪崩区域13可以包括辐照感应施主。在更高的温度下，这些施主类缺陷耗散。由此，根据一个实施例，在制造过程中，在没有发生涉及高于500℃或者高于550℃的温度过程的情况下，生产雪崩区域13。
与注入掺杂剂原子的掺杂过程不同，在辐照感应掺杂过程中，施主(即，表现得像施主的复合物)仅仅生成在对其注入了非掺杂粒子的那些区域中。由此，这些施主不扩散到未注入的区域中。由此，可以通过注入掩膜来精确限定，在与注入了质子的方向垂直的方向上的、雪崩区域13的尺寸。具体而言，可以精确限定在雪崩区域13与场电极电介质之间的距离。
形成雪崩区域13可以包括在不同的注入能量下的多个注入过程，以便将掺杂剂原子或者非掺杂粒子注入到半导体本体的不同的竖直位置中。结果，可以限定出雪崩区域13的在电流流动方向(竖直方向)上的形状。
氦离子比质子更重，从而将氦离子注入到半导体本体的特定竖直位置中需要比将质子注入到相同位置中更高的注入能量。由于质子在给定注入能量下比氦离子或者常规掺杂原子注入得更深，所以质子适用于生产深入半导体本体中的雪崩区域13。
根据另一个实施例，在注入掺杂剂原子以形成雪崩区域13的方法中，存在至少两个注入过程和至少两个退火过程。在退火过程中，注入的掺杂剂原子在半导体本体中扩散，然而这种扩散的程度随着退火过程的持续时间和/或温度的增加而增加。由此，通过适当地选择退火过程的参数，可以调节雪崩区域13的在水平方向(即，与电流流动方向垂直的方向)上的尺寸。根据一个实施例，形成雪崩区域13包括：第一注入过程，之后是第一退火过程；以及，至少一个第二注入过程，之后是第二退火过程。
根据又一实施例，使用多个注入掩膜，以将掺杂剂原子或者非掺杂粒子在不同的水平位置处注入到台式区域12中。这有助于进一步限定出雪崩区域的形状。
在使用多个注入过程的过程中，可以在单个注入过程中使用相同类型的掺杂剂。根据另一个实施例，使用至少两种不同类型的掺杂剂。根据又一实施例，形成雪崩区域13包括：至少第一注入过程，该第一注入过程注入掺杂剂，之后是使掺杂剂活化的至少一个退火过程；以及，至少一个第二注入过程，该第二注入过程注入非掺杂粒子(诸如，质子)，之后是导致形成施主类复合物的第二退火过程。
通过上述的方法，可以形成具有选自各种不同形状的形状的雪崩区域13。在电流流动方向上延伸的平面(在图1、图3、图4和图14中示出的实施例中的竖直平面)中，那些形状的示例包括椭圆形形状(如图所示)、具有圆化角部的三角形形状等等。

Claims (19)

1.一种包括多个晶体管单元的晶体管器件，其中所述多个晶体管单元中的每个晶体管包括：
在半导体本体中的，第一掺杂类型的漂移区域、所述第一掺杂类型的源极区域、第二掺杂类型的本体区域以及所述第一掺杂类型的漏极区域，其中所述本体区域布置在所述源极区域与所述漂移区域之间，以及其中所述漂移区域布置在所述本体区域与所述漏极区域之间；
栅极电极，所述栅极电极与所述本体区域相邻，并且通过栅极电介质与所述本体区域介电绝缘；
场电极，所述场电极通过场电极电介质与所述漂移区域介电绝缘；
其中所述漂移区域包括雪崩区域，其中所述雪崩区域的掺杂浓度比与所述雪崩区域相邻的这部分所述漂移区域更高，并且在与所述晶体管器件的电流流动方向垂直的方向上与所述场电极电介质间隔开，
其中所述栅极电极和所述场电极布置在所述半导体本体的第一沟槽中，所述第一沟槽是针形沟槽并且所述栅极电极布置在所述场电极上方，
其中所述晶体管器件进一步包括源极电极，所述源极电极布置在第二沟槽中并且电连接至所述源极区域和所述本体区域，所述第二沟槽与所述第一沟槽间隔开，所述源极电极限定第一网格，
其中所述雪崩区域在所述电流流动方向上布置在所述第二沟槽下方并且限定与所述第一网格对应的第二网格，
其中所述第一沟槽设置在所述第一网格和所述第二网格的开口中。
2.根据权利要求1所述的晶体管器件，其中所述针形沟槽的竖直尺寸是所述针形沟槽的最大横向尺寸的至少2倍。
3.根据权利要求1所述的晶体管器件
其中所述场电极布置在沟槽中，所述沟槽具有在所述半导体本体的平面中的底部，以及
其中所述雪崩区域的至少一个部分比起接近所述半导体本体的由所述源极区域限定出来的表面更接近所述平面。
4.根据权利要求3所述的晶体管器件，其中所述雪崩区域中的每个部分比起接近所述表面更接近所述平面。
5.根据权利要求3所述的晶体管器件，其中在所述雪崩区域的所述至少一个部分与所述平面之间的距离小于所述平面与所述表面之间的距离的30％、20％或者10％。
6.根据权利要求3所述的晶体管器件，其中在所述雪崩区域的所述至少一个部分与所述底部之间的距离小于所述平面与所述栅极电极之间的距离的50％、30％、20％或者10％。
7.根据权利要求3所述的晶体管器件，其中所述雪崩区域在所述晶体管器件的所述电流流动方向上，与在所述本体区域与所述漂移区域之间的pn结间隔开。
8.根据权利要求7所述的晶体管器件，其中所述平面与所述pn结间隔开。
9.根据权利要求1所述的晶体管器件，其中在所述雪崩区域的最大掺杂浓度与与所述雪崩区域相邻的那部分所述漂移区域的掺杂浓度之比在2与10之间。
10.根据权利要求8所述的晶体管器件，其中在所述雪崩区域的最大掺杂浓度与与所述雪崩区域相邻的那部分所述漂移区域的掺杂浓度之比在4与7之间。
11.根据权利要求1所述的晶体管器件，其中所述电流流动方向是所述半导体本体的竖直方向。
12.根据权利要求1所述的晶体管器件，其中所述栅极电极与所述场电极彼此介电绝缘。
13.根据权利要求1所述的晶体管器件，其中所述栅极电极与所述场电极电连接。
14.一种用于形成包括多个晶体管单元的晶体管器件的方法，所述方法包括：
在每个晶体管单元的漂移区域中的半导体本体中，形成雪崩区域，所述雪崩区域的掺杂浓度比与所述雪崩区域相邻的这部分所述漂移区域更高，
其中形成所述雪崩区域包括：形成所述雪崩区域，从而使得所述雪崩区域在与电流流动方向垂直的方向上与使场电极与所述漂移区域介电绝缘的场电极电介质间隔开、并且在所述电流流动方向上与在本体区域与所述漂移区域之间的pn结间隔开，并且使得所述雪崩区域的至少一个部分比起接近所述半导体本体的表面更接近平面，
其中所述场电极布置在第一沟槽中，所述第一沟槽具有在所述平面中的底部，并且栅极电极在所述第一沟槽中布置在所述场电极上方并且与所述本体区域电绝缘，其中所述第一沟槽是针形沟槽，以及
其中形成所述雪崩区域包括：在半导体主体中形成第二沟槽，经由所述第二沟槽的底部将掺杂剂原子注入到所述漂移区域中；以及
至少对所述漂移区域的已经注入有所述掺杂剂原子的那些区域进行退火，
所述方法进一步包括：
形成邻接所述本体区域的源极区域；以及
在所述第二沟槽中形成源极电极，从而使得所述源极电极电连接至所述源极区域和所述本体区域，
其中所述源极电极限定第一网格，所述雪崩区域在所述电流流动方向上布置在所述第二沟槽下方并且限定与所述第一网格对应的第二网格，并且所述第一沟槽设置在所述第一网格和所述第二网格的开口中。
15.一种用于形成包括多个晶体管单元的晶体管器件的方法，所述方法包括：
在每个晶体管单元的漂移区域中的半导体本体中，形成雪崩区域，所述雪崩区域的掺杂浓度比与所述雪崩区域相邻的这部分所述漂移区域更高，
其中形成所述雪崩区域包括：形成所述雪崩区域，从而使得所述雪崩区域在与电流流动方向垂直的方向上与使场电极与所述漂移区域介电绝缘的场电极电介质间隔开、并且在所述电流流动方向上与在本体区域与所述漂移区域之间的pn结间隔开，并且使得所述雪崩区域的至少一个部分比起接近所述半导体本体的表面更接近平面，
其中所述场电极布置在第一沟槽中，所述第一沟槽具有在所述平面中的底部，并且栅极电极在所述第一沟槽中布置在所述场电极上方并且与所述本体区域电绝缘，其中所述第一沟槽是针形沟槽，以及
其中形成所述雪崩区域包括：
将非掺杂粒子注入到所述漂移区域中；以及
至少对所述漂移区域的已经注入有所述非掺杂粒子的那些区域进行退火，
所述方法进一步包括：
形成邻接所述本体区域的源极区域；以及
在第二沟槽中形成源极电极，从而使得所述源极电极电连接至所述源极区域和所述本体区域，
其中所述源极电极限定第一网格，所述雪崩区域在所述电流流动方向上布置在所述第二沟槽下方并且限定与所述第一网格对应的第二网格，并且所述第一沟槽设置在所述第一网格和所述第二网格的开口中。
16.根据权利要求15所述的方法，其中注入所述掺杂剂原子包括：
在所述半导体本体中形成第二沟槽；以及
经由所述第二沟槽的底部将所述掺杂剂原子注入到所述漂移区域中。
17.根据权利要求15所述的方法，其中所述非掺杂粒子包括质子和氦离子中的至少一种。
18.根据权利要求15所述的方法，其中所述退火包括在选自在380℃与500℃之间的范围的温度下进行退火。
19.根据权利要求15所述的方法，其中在其中布置有所述场电极的沟槽是针形沟槽。
CN201610422875.XA 2015-06-15 2016-06-14 具有场电极和改进的雪崩击穿行为的晶体管 Expired - Fee Related CN106252414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010442594.7A CN111599863A (zh) 2015-06-15 2016-06-14 具有场电极和改进的雪崩击穿行为的晶体管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015109545.9A DE102015109545B4 (de) 2015-06-15 2015-06-15 Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102015109545.9 2015-06-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010442594.7A Division CN111599863A (zh) 2015-06-15 2016-06-14 具有场电极和改进的雪崩击穿行为的晶体管

Publications (2)

Publication Number Publication Date
CN106252414A CN106252414A (zh) 2016-12-21
CN106252414B true CN106252414B (zh) 2020-06-19

Family

ID=57394841

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010442594.7A Pending CN111599863A (zh) 2015-06-15 2016-06-14 具有场电极和改进的雪崩击穿行为的晶体管
CN201610422875.XA Expired - Fee Related CN106252414B (zh) 2015-06-15 2016-06-14 具有场电极和改进的雪崩击穿行为的晶体管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010442594.7A Pending CN111599863A (zh) 2015-06-15 2016-06-14 具有场电极和改进的雪崩击穿行为的晶体管

Country Status (3)

Country Link
US (1) US9812563B2 (zh)
CN (2) CN111599863A (zh)
DE (1) DE102015109545B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114230B4 (de) * 2014-09-30 2021-10-07 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102017118352A1 (de) * 2017-08-11 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür
EP3531457B1 (en) 2018-02-26 2022-07-20 Infineon Technologies Austria AG Transistor device with gate resistor
EP3671860A1 (en) * 2018-12-20 2020-06-24 Infineon Technologies Austria AG Semiconductor transistor device and method of manufacturing the same
DE102019207763A1 (de) * 2019-05-27 2020-12-03 Robert Bosch Gmbh Transistorzelle mit einem implantierten, stromtragenden Gebiet
CN111129152B (zh) * 2019-12-17 2023-09-26 杭州芯迈半导体技术有限公司 沟槽mosfet结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726596A (zh) * 2002-12-12 2006-01-25 西利康尼克斯股份有限公司 具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法
CN1992181A (zh) * 2005-12-29 2007-07-04 海力士半导体有限公司 具有凹形沟道的半导体器件的形成方法
CN102299072A (zh) * 2010-06-24 2011-12-28 上海华虹Nec电子有限公司 沟槽型超级结器件的制作方法及得到的器件
CN103390545A (zh) * 2012-05-08 2013-11-13 上海华虹Nec电子有限公司 改善沟槽型nmos漏源击穿电压的方法及其结构
CN103715074A (zh) * 2012-09-28 2014-04-09 中国科学院微电子研究所 采用质子辐照制备终端结构的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10207309B4 (de) * 2002-02-21 2015-07-23 Infineon Technologies Ag MOS-Transistoreinrichtung
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005041257B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US8058682B2 (en) * 2007-01-09 2011-11-15 Maxpower Semiconductor Inc. Semiconductor device
DE102007020657B4 (de) * 2007-04-30 2012-10-04 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US7923330B2 (en) * 2007-10-02 2011-04-12 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US8274109B2 (en) * 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
EP2248159A4 (en) * 2008-02-14 2011-07-13 Maxpower Semiconductor Inc SEMICONDUCTOR COMPONENT STRUCTURES AND SAME PROCESSES
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US8058670B2 (en) * 2009-06-04 2011-11-15 Force—MOS Technology Corporation Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up
US8354711B2 (en) * 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
US8546893B2 (en) * 2010-01-12 2013-10-01 Mohamed N. Darwish Devices, components and methods combining trench field plates with immobile electrostatic charge
US8390060B2 (en) * 2010-07-06 2013-03-05 Maxpower Semiconductor, Inc. Power semiconductor devices, structures, and related methods
US20140159149A1 (en) * 2012-12-12 2014-06-12 Force Mos Technology Co., Ltd. Short channel trench mosfets
US9324838B2 (en) * 2013-01-11 2016-04-26 Stmicroelectronics S.R.L. LDMOS power semiconductor device and manufacturing method of the same
US9391149B2 (en) * 2013-06-19 2016-07-12 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
US9219149B2 (en) * 2013-07-05 2015-12-22 Infineon Technologies Dresden Gmbh Semiconductor device with vertical transistor channels and a compensation structure
WO2015028838A1 (en) * 2013-08-27 2015-03-05 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture therefor
US9105717B2 (en) * 2013-12-04 2015-08-11 Infineon Technologies Austria Ag Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device
US9356134B2 (en) * 2014-06-24 2016-05-31 Alpha And Omega Semiconductor Incorporated Charged balanced devices with shielded gate trench
US9269779B2 (en) * 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure
US9443973B2 (en) * 2014-11-26 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with charge compensation region underneath gate trench

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726596A (zh) * 2002-12-12 2006-01-25 西利康尼克斯股份有限公司 具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法
CN1992181A (zh) * 2005-12-29 2007-07-04 海力士半导体有限公司 具有凹形沟道的半导体器件的形成方法
CN102299072A (zh) * 2010-06-24 2011-12-28 上海华虹Nec电子有限公司 沟槽型超级结器件的制作方法及得到的器件
CN103390545A (zh) * 2012-05-08 2013-11-13 上海华虹Nec电子有限公司 改善沟槽型nmos漏源击穿电压的方法及其结构
CN103715074A (zh) * 2012-09-28 2014-04-09 中国科学院微电子研究所 采用质子辐照制备终端结构的方法

Also Published As

Publication number Publication date
US9812563B2 (en) 2017-11-07
DE102015109545B4 (de) 2021-10-21
CN106252414A (zh) 2016-12-21
CN111599863A (zh) 2020-08-28
US20160365441A1 (en) 2016-12-15
DE102015109545A1 (de) 2016-12-15

Similar Documents

Publication Publication Date Title
CN106252414B (zh) 具有场电极和改进的雪崩击穿行为的晶体管
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
US9673288B2 (en) Silicon carbide semiconductor device including conductivity layer in trench
US9443972B2 (en) Semiconductor device with field electrode
KR101620717B1 (ko) 메사 섹션이 셀 트렌치 구조체들 사이에 형성된 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법
TWI534902B (zh) 功率半導體裝置及形成功率半導體裝置之方法
JP6032337B1 (ja) 半導体装置および半導体装置の製造方法
CN111149213B (zh) 碳化硅半导体装置及其制造方法
US20160155821A1 (en) Methods for Producing a Vertical Semiconductor and a Trench Gate Field Effect Semiconductor Device
US20100258867A1 (en) Semiconductor device
CN113498544A (zh) 碳化硅半导体装置及其制造方法
CN114744049B (zh) 碳化硅mosfet半导体器件及制作方法
CN116547789A (zh) 具有沟槽底部屏蔽结构的沟槽半导体装置
US20140103439A1 (en) Transistor Device and Method for Producing a Transistor Device
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
US20130240981A1 (en) Transistor array with a mosfet and manufacturing method
US11227945B2 (en) Transistor having at least one transistor cell with a field electrode
JP2023154314A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9899470B2 (en) Method for forming a power semiconductor device and a power semiconductor device
JP3541832B2 (ja) 電界効果トランジスタ及びその製造方法
JP7405230B2 (ja) スイッチング素子
JP2019125625A (ja) 半導体装置及び半導体装置の製造方法
CN116457945A (zh) 垂直半导体结构元件以及用于制造其的方法
CN115084254A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200619

Termination date: 20210614

CF01 Termination of patent right due to non-payment of annual fee