DE102012111830B4 - III-V Halbleiterbauelement mit vergrabenen Kontakten und Herstellungsverfahren dafür - Google Patents

III-V Halbleiterbauelement mit vergrabenen Kontakten und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102012111830B4
DE102012111830B4 DE102012111830.2A DE102012111830A DE102012111830B4 DE 102012111830 B4 DE102012111830 B4 DE 102012111830B4 DE 102012111830 A DE102012111830 A DE 102012111830A DE 102012111830 B4 DE102012111830 B4 DE 102012111830B4
Authority
DE
Germany
Prior art keywords
region
semiconductor
semiconductor substrate
heavily doped
buried contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012111830.2A
Other languages
English (en)
Other versions
DE102012111830A1 (de
Inventor
Gilberto Curatola
Oliver Haeberlen
Gianmauro Pozzovivo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102012111830A1 publication Critical patent/DE102012111830A1/de
Application granted granted Critical
Publication of DE102012111830B4 publication Critical patent/DE102012111830B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

Halbleiterbauelement, das Folgendes umfasst: ein Halbleitersubstrat (100); eine erste Region (110) aus III-V-Halbleitermaterial auf dem Halbleitersubstrat (100); eine zweite Region (120) aus III-V-Halbleitermaterial auf der ersten Region (110), wobei die zweite Region (120) durch die erste Region (110) von dem Halbleitersubstrat (100) beabstandet ist, wobei die zweite Region (120) eine andere Zusammensetzung hat als die erste Region (110); und einen vergrabenen Kontakt (150), der sich von dem Halbleitersubstrat (100) durch die erste Region (110) zu der zweiten Region (120) erstreckt, wobei der vergrabene Kontakt (150) die zweite Region (120) elektrisch mit dem Halbleitersubstrat (100) verbindet und eine erste Seite (152) aufweist, die das Halbleitersubstrat (100) berührt, und eine zweite, gegenüberliegende Seite (154) aufweist, die die zweite Region (120) berührt, wobei das Halbleiterbauelement des Weiteren ein dielektrisches Material (180) umfasst, das sich von der zweiten Seite (154) des vergrabenen Kontakts (150) in Richtung einer Seite der zweiten Region (120) erstreckt, die von der ersten Region (110) fort weist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung betrifft III-V-Halbleiterbauelemente und insbesondere vergrabene Kontakte für III-V-Halbleiterbauelemente.
  • ALLGEMEINER STAND DER TECHNIK
  • Herkömmliche GaN-Hochspannungs-Schottky-Dioden können in zwei Hauptkategorien klassifiziert werden: laterale Bauelemente und vertikale Bauelemente. Laterale GaN-Schottky-Dioden arbeiten mit einem 2DEG (zweidimensionalen Elektronengas), das durch ein herkömmliches AlGaN/GaN-System inhärent bereitgestellt wird, und erfordern eine laterale Mindestentfernung zwischen dem Anoden- und dem Katodenkontakt, um eine Hochspannung aufrechtzuerhalten. Vertikale GaN-Schottky-Dioden arbeiten in der Regel mit einem GaN-Puffer und erfordern nicht das Vorhandensein eines lateralen 2DEG-Kanals. Statt dessen ist die Anode auf einem schwach dotierten GaN-Puffer ausgebildet, und die Katode wird durch einen unteren Kontakt gebildet, der an der Unterseite des GaN-Puffers angeordnet ist. Um einen guten unterseitigen Kontakt zu erhalten, wird eine stark dotierte Schicht zwischen dem unteren Kontakt und dem GaN-Puffer benötigt.
  • Durch das Vorhandensein eines hoch-mobilen 2DEG in lateralen Diodenbauelementen wird im Vergleich zu ihren vertikalen Gegenstücken ein hoher Strom erreicht. Jedoch besitzen vertikale Diodenbauelemente aufgrund der Stromfließrichtung eine bessere Flächeneffizienz und haben darum deutlich verringerte Bauelement-Abmessungen als laterale Bauelemente. Darüber hinaus führt ein Schottky-Kontakt, der direkt auf einem GaN-Puffer angeordnet ist, im Vergleich zu einem AlGaN/GaN-System zu einer niedrigeren Vorwärtsvorspannung.
  • Aus den Druckschriften US 2009/0085166 A1 , JP 2009-099601 A und US 2010/0207166 A1 sind GaN Halbleiterbauelemente bekannt.
  • Eine Aufgabe der Erfindung ist die Bereitstellung eines GaN-Bauelements mit dem Vorteil des hohen Stromes herkömmlicher lateraler GaN-Bauelemente und der Flächeneffizienz und geringen Vorwärtsvorspannung herkömmlicher vertikaler GaN-Bauelemente.
  • Die Erfindung ist in den unabhängigen Ansprüchen definiert. Weitere Ausführungsformen sind in den abhängigen Ansprüchen beschrieben.
  • KURZDARSTELLUNG DER ERFINDUNG
  • In der vorliegenden Anmeldung werden III-V-Halbleiterbauelemente, wie zum Beispiel Dioden und Transistoren, die einen hohen Strom, Flächeneffizienz und eine niedrige Vorwärtsvorspannung aufweisen, und Verfahren zum Herstellen solcher Bauelemente offenbart. Die Bauelemente können in vorhandene GaN-auf-Silizium-Plattformen integriert werden. Die Bauelemente sind „quasi”-vertikal, so dass ihre Abmessungen mit Bezug auf herkömmliche laterale III-V-Halbleiterbauelemente beträchtlich skaliert werden können. Die Bauelemente können ein intrinsisches zweidimensionales Elektronengas (2DEG) haben, das die Fähigkeit eines hohen Stroms verleiht. Die Hochstromfähigkeit kann weiter verstärkt werden, indem man zwei parallele Strompfade anstelle nur eines einzigen vorsieht. Für eine Diode kann die Vorwärtsvorspannung mit geringfügigen Prozessmodifizierungen spezifisch angepasst werden.
  • Gemäß einer Ausführungsform eines Halbleiterbauelements, wie zum Beispiel einer Diode oder eines Transistors, enthält das Bauelement ein Halbleitersubstrat, eine erste Region aus III-V-Halbleitermaterial auf dem Halbleitersubstrat und eine zweite Region aus III-V-Halbleitermaterial auf der ersten Region. Die zweite Region ist von dem Halbleitersubstrat durch die erste Region beabstandet. Die zweite Region hat eine andere Zusammensetzung als die erste Region. Das Halbleiterbauelement enthält des Weiteren einen vergrabenen Kontakt, der sich von dem Halbleitersubstrat durch die erste Region zu der zweiten Region erstreckt. Wobei der vergrabene Kontakt die zweite Region elektrisch mit dem Halbleitersubstrat verbindet.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen eines Halbleiterbauelements, wie zum Beispiel einer Diode oder eines Transistors, enthält das Verfahren Folgendes: Ausbilden einer ersten Region aus III-V-Halbleitermaterial auf einem Halbleitersubstrat; Ausbilden einer zweiten Region aus III-V-Halbleitermaterial auf der ersten Region dergestalt, dass die zweite Region durch die erste Region von dem Halbleitersubstrat beabstandet ist, wobei die zweite Region eine andere Zusammensetzung hat als die erste Region; und Ausbilden eines vergrabenen Kontakts, der sich von dem Halbleitersubstrat durch die erste Region zu der zweiten Region erstreckt, wobei der vergrabene Kontakt die zweite Region elektrisch mit dem Halbleitersubstrat verbindet.
  • Der Fachmann erkennt beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beiliegenden Zeichnungen weitere Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die Elemente der Zeichnungen sind relativ zueinander nicht unbedingt maßstabsgerecht. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen gezeigt und werden in der folgenden Beschreibung genau erklärt.
  • 1 veranschaulicht eine Querschnittsansicht einer Ausführungsform einer III-V-Halbleiterdiode mit einem vergrabenen Kontakt.
  • 2A bis 2D veranschaulichen Querschnittsansichten einer Ausführungsform eines Verfahrens zum Herstellen der in 1 gezeigten Diode.
  • 3 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform einer III-V-Halbleiterdiode mit einem vergrabenen Kontakt.
  • 4 veranschaulicht eine Querschnittsansicht noch einer weiteren Ausführungsform einer III-V-Halbleiterdiode mit einem vergrabenen Kontakt.
  • 5 veranschaulicht eine Querschnittsansicht noch einer weiteren Ausführungsform einer III-V-Halbleiterdiode mit einem vergrabenen Kontakt.
  • 6A bis 6E veranschaulichen Querschnittsansichten einer Ausführungsform eines Verfahrens zum Herstellen der in 5 gezeigten Diode.
  • 7 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform einer III-V-Halbleiterdiode mit einem vergrabenen Kontakt.
  • 8A bis 8D veranschaulichen Querschnittsansichten einer Ausführungsform eines Verfahrens zum Herstellen der in 7 gezeigten Diode.
  • 9 veranschaulicht eine Querschnittsansicht einer Ausführungsform eines III-V-Halbleitertransistors mit einem vergrabenen Kontakt.
  • 10 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform eines III-V-Halbleitertransistors mit einem vergrabenen Kontakt.
  • DETAILLIERTE BESCHREIBUNG
  • Im vorliegenden Text beschriebene Ausführungsformen betreffen ein „quasi”-vertikales Halbleiterbauelement und Verfahren zum Herstellen eines solchen Bauelements. Das Bauelement ist insofern „quasi”-vertikal, als der Strompfad des Bauelements eine laterale Komponente und eine vertikale Komponente hat. Die laterale Komponente des Strompfads kann durch ein 2DEG gebildet werden, das in einem oberen Abschnitt einer III-V-Halbleiter-Pufferregion gebildet wird, wie zum Beispiel einer GaN-Pufferregion, wenn eine III-V-Halbleiter-Sperrregion zum Beispiel aus AlGaN auf der Pufferregion ausgebildet ist. Die laterale Komponente des Strompfads kann statt dessen durch starkes Dotieren des unteren Abschnitts der Pufferregion oder eine Kombination beider Verfahren gebildet werden. Die vertikale Komponente des Strompfads wird durch die Pufferregion gebildet. In jedem Fall enthält das Halbleiterbauelement einen oder mehrere vergrabene Kontakte, die sich von der Pufferregion durch ein weiteres III-V-Halbleitermaterial, das die Pufferregion von dem Substrat trennt, zu einem darunterliegenden Halbleitersubstrat erstrecken. Jeder vorhandene vergrabene Kontakt verbindet die Pufferregion elektrisch mit dem Substrat, um den Stromkreis durch den Stapel aus III-V-Halbleitermaterialien hindurch zu schließen. Das Halbleiterbauelement kann eine Diode, ein Transistor usw. sein. Als Nächstes werden Ausführungsformen einer „quasi”-vertikalen Diode beschrieben, gefolgt von einer Beschreibung der Ausführungsformen eines „quasi”-vertikalen Transistors.
  • 1 veranschaulicht eine Ausführungsform einer Diode. Die Diode enthält ein Halbleitersubstrat 100, eine erste Region aus III-V-Halbleitermaterial 110 auf dem Substrat 100 und eine zweite Region aus III-V-Halbleitermaterial 120 auf der ersten Region 110. Die zweite Region 120 ist von dem Substrat 100 durch die erste Region 110 beabstandet, und die zweite Region 120 hat eine andere Zusammensetzung als die erste Region 110. In einer Ausführungsform ist die erste Region 110 eine Keimbildungsschicht, wie zum Beispiel eine AlN-Schicht, für eine Wärme- und Gitteranpassung an das Substrat 100. Die zweite Region 120 ist eine Pufferregion, wie zum Beispiel eine GaN-Pufferregion. In einer Ausführungsform umfasst die Pufferregion 120 AlxGa1-xN, wobei 0 ≤ x < 1, und wobei der Al-Gehalt in dem GaN als eine Rücksperre fungiert, um die Elektronen in dem Kanal zu halten. Zum Beispiel kann die AlxGa1-xN-Pufferregion 120 eine Abfolge verschiedener AlGaN-Schichten aufweisen (graduelle Zusammensetzung). Die Pufferregion 120 kann so dick sein, dass die Diode Spannungen im Bereich von 300 V bis 1200 V widersteht.
  • Die Diode enthält des Weiteren eine dritte Region aus III-V-Halbleitermaterial 130 auf der zweiten Region 120. Die dritte Region 130 hat einen größeren Bandabstand als die zweite Region 120 und bewirkt ein 2D-Elektronengas (2DEG) in der zweiten Region 120. Das 2DEG bildet einen leitfähigen lateralen Kanal für den Stromfluss. Das 2DEG ist in 1 mit einer horizontalen Strich-Punkt-Strichlinie veranschaulicht. Die dritte Region 130 ist eine Sperrregion, wie zum Beispiel eine AlGaN-Sperrregion. Eine vierte Region aus III-V-Halbleitermaterial 140, wie zum Beispiel eine GaN-Kappenregion, ist so auf der Sperrregion 130 ausgebildet, dass die Sperrregion 130 zwischen der Pufferregion 120 und der Kappenregion 140 liegt. Der Stromflusspfad der Diode hat auch einen vertikalen Pfad durch die Kappe, die Sperre und die Pufferregionen 140, 130, 120 zu einem oder mehreren vergrabenen Kontakten 150, wie durch die Strichlinien in 1 angedeutet.
  • Jeder vergrabene Kontakt 150 erstreckt sich von dem Substrat 100 durch die Keimbildungsregion 110 zu der Pufferregion 120. Der oder die vergrabenen Kontakte 150 verbinden die Pufferregion 120 elektrisch mit dem Substrat 100. In einer Ausführungsform ist das Substrat 100 ein Siliziumsubstrat. In einer weiteren Ausführungsform ist das Substrat 100 ein SiC-Substrat. Es können noch weitere Arten von Halbleitersubstraten verwendet werden.
  • Die Diode hat auch eine Metallisierungsschicht 160 auf dem Stapel aus Halbleitermaterialien 110, 120, 130, 140 und eine zweite Metallisierungsschicht 170 an der Unterseite des Substrats 100. Die obere Metallisierungsschicht 160 bildet den Anodenanschluss der Diode, und die untere Metallisierungsschicht 170 bildet den Katodenanschluss. Wenn sie in Durchlassrichtung vorgespannt ist, leitet die Diode Strom entlang eines ersten vertikalen Pfades, der sich durch die Kappen- und die Sperrregion 140, 130 erstreckt, eines lateralen Pfades entlang des 2DEG und eines zweiten vertikalen Pfades von dem 2DEG, durch die Pufferregion 120 und zu dem einen oder den mehreren vergrabenen Kontakten 150. Gemäß der in 1 gezeigten Ausführungsform hat jeder vergrabene Kontakt 150 eine erste Seite 152, die das Halbleitersubstrat 100 berührt, und eine zweite, gegenüberliegende Seite 154, die die Pufferregion 120 berührt. Ein dielektrisches Material 180, wie zum Beispiel SiO2, erstreckt sich von der zweiten Seite 154 des vergrabenen Kontakts 150 in Richtung einer Seite 122 der Pufferregion 120, die von der ersten Region fort weist. In 1 erstreckt sich das dielektrische Material 180 bis hin zu der Kappenregion 140.
  • Die Diode ist, wie oben erklärt, eine Hochspannungsdiode und kann zum Beispiel Spannungen im Bereich von 300 V bis 1200 V widerstehen. Die Spannungsbemessung der Diode ist mindestens zum Teil eine Funktion der Dicke der Pufferregion 120. Die Pufferregion 120 kann so dick ausgelegt werden, dass die Diode Hochspannungen widerstehen kann.
  • Die 2A bis 2D veranschaulichen eine Ausführungsform eines Verfahrens zum Herstellen der in 1 gezeigten Diode. 2A zeigt die Struktur, nachdem die Keimbildungsregion 110 auf dem Substrat 100 ausgebildet wurde, die Pufferregion 120 auf der Keimbildungsregion 110 ausgebildet wurde, die Sperrregion 130 auf der Pufferregion 120 ausgebildet wurde und die Kappenregion 140 auf der Sperrregion 130 ausgebildet wurde. Diese III-V-Halbleiterregionen 110, 120, 130, 140 können mittels jeder geeigneten herkömmlichen Verarbeitung, wie zum Beispiel Epitaxie, ausgebildet werden.
  • 2B zeigt die Struktur, nachdem eine oder mehrere Öffnungen 200 durch die Regionen 110, 120, 130, 140 aus III-V-Halbleitermaterial zu dem Substrat 100 ausgebildet wurden. Es kann jeder herkömmliche Ätzprozess zum Ausbilden der einen oder mehreren Öffnungen 200 verwendet werden. An diesem Punkt des Verfahrens liegt ein Abschnitt des Substrats 100 durch jede Öffnung 200 hindurch frei. 2C zeigt die Struktur, nachdem jede Öffnung 200 mit einem leitfähigen Material 210 ausgefüllt wurde. In einer Ausführungsform ist das leitfähige Material 210 Wolfram. Im Fall von Wolfram und eines Siliziumsubstrats wird eine zusätzliche Sperrschicht, wie zum Beispiel Ti/TiN, zwischen dem Wolfram und dem Si angeordnet. In einer weiteren Ausführungsform ist das leitfähige Material 210 dotiertes Polysilizium. Es können auch andere leitfähige Materialien anstelle von, oder zusätzlich zu, Wolfram und/oder dotiertem Polysilizium verwendet werden.
  • Das leitfähige Material 210 wird dann ausgespart, um den entsprechenden vergrabenen Kontakt 150 zu bilden, wie in 2D gezeigt. Es kann jeder geeignete herkömmliche Prozess zum Entfernen des überschüssigen leitfähigen Materials 210 verwendet werden. Eine Restöffnung 220 bleibt nach dem Prozess zum Entfernen des leitfähigen Materials in den Puffer-, Sperr- und Kappenregionen 120, 130, 140 über dem vergrabenen Kontakt 150 zurück, wie in 2D gezeigt. Die eine oder die mehreren Restöffnungen 220 können gewünschtenfalls mit einem dielektrischen Material 180, wie zum Beispiel SiO2, ausgefüllt werden, und der Anoden- und der Katodenanschluss 160, 170 der Diode werden ausgebildet, wodurch die in 1 gezeigte Diode entsteht.
  • Während des Betriebes der Diode fließt Strom vertikal von der Kappenregion 140 durch die Sperrregion 130 horizontal entlang des 2DEG und dann vertikal durch die gesamte Pufferregion 120, falls eine Spannung an den Anodenanschluss 160 angelegt wird. Da der Strom gezwungen wird, in die Pufferregion 120 zu fließen, bevor er den unteren Katodenanschluss 170 erreicht, ist die Diode intrinsisch ein „quasi”-vertikales Bauelement und hat reduzierte laterale Abmessungen im Vergleich zu herkömmlichen lateralen Dioden. Durch Bereitstellen von mehr als einem vergrabenen Kontakt 150 zum elektrischen Verbinden der Pufferregion 120 mit dem Substrat 100 entstehen parallele Pfade für den Stromfluss, wie durch die zwei in 1 gezeigten Strichlinien angedeutet, wodurch die Stromansteuerungsfähigkeit der Diode deutlich erhöht wird.
  • 3 veranschaulicht eine weitere Ausführungsform der Diode. Die Diode von 3 ähnelt der von 1, außer dass die obere Kappenregion 140 fehlt. Der Stromflusspfad ist in 3 mit Strichlinien gezeigt.
  • 4 veranschaulicht eine weitere Ausführungsform der Diode. Die Diode von 4 ähnelt der von 1, außer dass eine Aussparung 230 durch die Kappen- und die Sperrregion 140, 130 hindurch ausgebildet sind. Der Anodenanschluss 160 ist in der Aussparung 230 angeordnet und steht in Kontakt mit der Pufferregion 120. Das 2DEG endet gemäß dieser Ausführungsform unter dem Anodenanschluss 160, weil die Sperrregion 130 in diesem Bereich keinen Polarisationseffekt auf die Pufferregion 120 hat. Das 2DEG ist in zwei Abschnitte unterteilt – einer auf jeder Seite des Anodenanschlusses 160 unter der Sperrregion 130. Der Stromflusspfad ist in 4 mit Strichlinien gezeigt.
  • 5 veranschaulicht eine weitere Ausführungsform der Diode. Gemäß dieser Ausführungsform sind die Kappen- und die Sperrregion 140, 130 weggelassen, wodurch die Vorwärtsspannung der Diode weiter optimiert wird. Die Vorwärtsspannung der Diode kann auch durch Metal-Gate-Work-Function-Engineering optimiert werden.
  • Die Pufferregion 120 der in 5 gezeigten Diode hat auch einen stärker dotierten Abschnitt 124, der näher bei dem Substrat 100 liegt, und einen weniger stark dotierten Abschnitt 126, der weiter von dem Substrat 100 beabstandet ist. Eine Abfolge 240 von GaN und AlGaN kann gemäß dieser Ausführungsform zwischen dem stärker dotierten Abschnitt 124 der Pufferregion 120 und der darunterliegenden Keimbildungsschicht 110 angeordnet werden. In einer weiteren Ausführungsform ist diese untere Abfolge 240 aus GaN und AlGaN weggelassen. In jedem Fall verbinden der eine oder die mehreren vergrabenen Kontakte 150 den stärker dotierten Abschnitt 124 der Pufferregion 120 elektrisch mit dem Halbleitersubstrat 100. Die vergrabenen Kontakte 150 sind in diesem Fall seitlich voneinander durch den stärker dotierten Abschnitt 124 der Pufferregion 120 und die untere Abfolge 240 aus GaN und AlGaN – sofern vorhanden – beabstandet. Der stärker dotierte Abschnitt 124 der Pufferregion 120 bildet einen horizontalen Pfad für einen Stromfluss von dem weniger stark dotierten Abschnitt 126 der Pufferregion 120 zu dem Substrat 110. In 5 sind Leitungen von gleichem Potenzial als horizontale Strichlinien gezeigt, und der Strompfad ist durch durchgezogene Linien dargestellt, die sich von dem Anodenanschluss 160 durch die Pufferregion 120, die vergrabenen Kontakte 150 und das Substrat 100 zu dem Katodenanschluss 170 erstrecken.
  • Die 6A bis 6E veranschaulichen eine Ausführungsform eines Verfahrens zum Herstellen der in 5 gezeigten Diode. 6A zeigt die Struktur, nachdem die Keimbildungsregion 110 (zum Beispiel AlN) auf dem Substrat 100 ausgebildet wurde, die Abfolge 240 aus GaN und AlGaN auf der Keimbildungsregion 110 ausgebildet wurde und der stärker dotierte Abschnitt 124 (zum Beispiel n+ GaN) der Pufferregion 120 auf der Abfolge 240 aus GaN und AlGaN ausgebildet wurde. Diese Regionen können mittels jeder geeigneten herkömmlichen Verarbeitung, wie zum Beispiel Epitaxie, ausgebildet werden.
  • 6B zeigt die Struktur, nachdem eine oder mehrere Öffnungen 250 durch die Keimbildungsregion 110, die Abfolge 240 aus GaN und AlGaN und den stärker dotierten Abschnitt 124 der Pufferregion 120 geätzt wurden. Es kann jeder herkömmliche Ätzprozess zum Ausbilden der Öffnungen 250 verwendet werden. An diesem Punkt des Verfahrens liegt ein Abschnitt des Substrats 100 durch jede Öffnung 250 hindurch frei. 6C zeigt die Struktur, nachdem die Öffnungen 250 mit einem leitfähigen Material 260 ausgefüllt wurden. In einer Ausführungsform ist das leitfähige Material 260 Wolfram. In einer weiteren Ausführungsform ist das leitfähige Material 260 dotiertes Polysilizium. Es können auch andere leitfähige Materialien anstelle von, oder zusätzlich zu, Wolfram und/oder dotiertem Polysilizium verwendet werden.
  • Das leitfähige Material 260 wird dann ausgespart, um den entsprechenden vergrabenen Kontakt 150 zu bilden, wie in 6D gezeigt. Das leitfähige Material 250 wird geringfügig ausgespart, um das laterale Überwachsen der Pufferregion 120 über den oder die vergrabenen Kontakte 150 zu erleichtern, wie in 6E gezeigt. Jeder vergrabene Kontakt 150 erstreckt sich von dem Substrat 100 durch die Keimbildungsregion 110 und die Abfolge 240 aus GaN und AlGaN zu dem stärker dotierten Abschnitt 124 der Pufferregion 120. Der übrige Teil der Pufferregion 120, d. h. der weniger stark dotierte Abschnitt 126 (zum Beispiel n– GaN), kann durch epitaxiales Aufwachsen des weniger stark dotierten Abschnitts 126 auf den stärker dotierten Abschnitt 124 ausgebildet werden, nachdem der oder die vergrabenen Kontakte 150 nach dem Aussparungsprozess ausgebildet wurden. Dadurch wird ein laterales Überwachsen des weniger stark dotierten Abschnitts 126 der Pufferregion 120 über den oder die vergrabenen Kontakte 150 ermöglicht, wie in 6D gezeigt.
  • 7 veranschaulicht eine weitere Ausführungsform der Diode ohne die Kappen- und die Sperrregion 140, 130. In 7 sind Leitungen von gleichem Potenzial als horizontale Strichlinien gezeigt, und der Strompfad ist durch durchgezogene Linien dargestellt, die sich von dem Anodenanschluss 160 durch die Pufferregion 120, den oder die vergrabenen Kontakte 150 und das Substrat 100 zu dem Katodenanschluss 170 erstrecken. Strom fließt allgemein vertikal durch den weniger stark dotierten Abschnitt 126 der Pufferregion 120 und allgemein horizontal durch den stärker dotierten Abschnitt 124 der Pufferregion 120. Die Struktur der in 7 gezeigten Diode ähnelt der in 5; allerdings erstreckt sich ein dielektrisches Material 180 von der Seite 154 des einen oder der mehreren vergrabenen Kontakte 150, die von dem Substrat 100 fort weist, in Richtung des oberen (Anoden-)Anschlusses 160. Das dielektrische Material 180 bildet eine Isolierung.
  • Die 8A bis 8D veranschaulichen eine Ausführungsform eines Verfahrens zum Herstellen der in 7 gezeigten Diode. 8A zeigt die Struktur, nachdem eine Keimbildungsregion 110 auf einem Halbleitersubstrat 100 ausgebildet wurde, eine Abfolge 240 aus GaN und AlGaN auf der Keimbildungsregion 110 ausgebildet wurde und eine Pufferregion 120 auf der Abfolge 240 aus GaN und AlGaN ausgebildet wurde. Die Pufferregion 120 hat einen stärker dotierten Abschnitt 124 neben der Abfolge 240 aus GaN und AlGaN und einen weniger stark dotierten Abschnitt 126, der von der Abfolge 240 aus GaN und AlGaN durch den stärker dotierten Abschnitt 124 beabstandet ist, wie zuvor im vorliegenden Text angesprochen wurde. Die III-V-Halbleiterregionen 110, 240, 120 der Diode können mittels jeder geeigneten herkömmlichen Verarbeitung, wie zum Beispiel Epitaxie, ausgebildet werden.
  • 8B zeigt die Struktur, nachdem Öffnungen 270 durch die III-V-Halbleiterregionen 110, 240, 120 zu dem Substrat 100 geätzt wurden. Jeder herkömmliche Ätzprozess kann zum Ausbilden der Öffnungen 270 verwendet werden. An diesem Punkt des Verfahrens liegt ein Abschnitt des Substrats 100 durch jede Öffnung 270 hindurch frei. Die Öffnungen 270 werden dann mit einem leitfähigen Material 280, wie zum Beispiel Wolfram oder dotiertem Polysilizium, ausgefüllt, wie in 8C gezeigt. Es können auch andere leitfähige Materialien anstelle von, oder zusätzlich zu, Wolfram und/oder dotiertem Polysilizium verwendet werden.
  • Das leitfähige Material 280 ist ausgespart, um den entsprechenden vergrabenen Kontakt 150 auszubilden, wie in 8D gezeigt. Es kann jeder geeignete herkömmliche Prozess zum Entfernen des überschüssigen leitfähigen Materials 280 verwendet werden. Das leitfähige Material 280 wird bis unter die Grenzfläche ausgespart, die zwischen dem stärker dotierten Abschnitt 124 der Pufferregion 120 und dem weniger stark dotierten Abschnitt 126 der Pufferregion 120 gebildet ist, wodurch Restöffnungen 290 in dem oberen Abschnitt der Pufferregion 120 zurückbleiben, wie in 8D gezeigt. Die Restöffnungen 290 werden mit einem dielektrischen Material 180, wie zum Beispiel SiO2, ausgefüllt, und der Anoden- und der Katodenanschluss 160, 170 der Diode werden ausgebildet, so dass die in 7 gezeigte Diode entsteht. Wie oben bereits kurz angesprochen wurde, kann auch ein Transistor hergestellt werden, der vergrabene Kontakte hat.
  • 9 veranschaulicht eine Ausführungsform eines Transistor-Bauelements mit vergrabenen Kontakten 150. Das Transistor-Bauelement enthält ein Substrat 100, eine Keimbildungsregion 110 auf dem Substrat 100, eine Abfolge 240 aus GaN und AlGaN auf der Keimbildungsregion 110 und eine Pufferregion 120 auf der Abfolge 240 aus GaN und AlGaN. Die Pufferregion 120 hat einen stärker dotierten Abschnitt 124 neben der Abfolge 240 aus GaN und AlGaN und einen weniger stark dotierten Abschnitt 126, der von der Abfolge 240 aus GaN und AlGaN durch den stärker dotierten Abschnitt 124 beabstandet ist. Die III-V-Halbleiterregionen 110, 240, 120 des Transistor-Bauelements ähneln denen der in den 5 und 7 gezeigten Diode. Ebenfalls ähnlich den Dioden-Ausführungsformen enthält der Transistor einen oder mehrere vergrabene Kontakte 150, die den stärker dotierten Abschnitt 124 der Pufferregion 120 elektrisch mit dem Substrat 100 verbinden. Jeder vergrabene Kontakt 150 erstreckt sich von dem Substrat 100 durch die Keimbildungsregion 110 und die Abfolge 240 aus GaN und AlGaN zu der Pufferregion 120. Benachbarte der vergrabenen Kontakte 150 sind durch den stärker dotierten Abschnitt 124 der Pufferregion 120 und die Abfolge 240 aus GaN und AlGaN seitlich voneinander beabstandet. Der stärker dotierte Abschnitt 124 der Pufferregion 120 bildet einen horizontalen Pfad für einen Stromfluss von dem weniger stark dotierten Abschnitt 124 der Pufferregion 120 zu dem Substrat 100 über die vergrabenen Kontakte 150.
  • Der Transistor enthält des Weiteren eine III-V-Halbleiterkorpusregion 300 des entgegengesetzten Dotierungstyps der Pufferregion 120, die auf dem weniger stark dotierten Abschnitt 126 der Pufferregion 120 angeordnet ist. Zum Beispiel kann der weniger stark dotierte Abschnitt 126 der Pufferregion 120 n– GaN sein, und die Korpusregion 300 kann p GaN sein. Eine III-V-Halbleiter-Sourceregion 310 des gleichen Dotierungstyps wie die Pufferregion 120 ist auf der Korpusregion 300 angeordnet. In Fortsetzung des obigen Beispiels könnte die Sourceregion 310 n+ GaN sein. Jede herkömmliche Verarbeitung, wie zum Beispiel Epitaxie, kann zum Ausbilden der Korpus- und der Sourceregion 300, 310 verwendet werden. Gate-Elektroden 320 zum Beispiel aus dotiertem Polysilizium oder Wolfram erstrecken sich durch die Source- und die Korpusregion 310, 300 und sind von dem umgebenden III-V-Halbleitermaterial durch ein Gate-Dielektrikum 330, wie zum Beispiel SiO2, isoliert. Eine metallisierte Oberseite 340 des Transistor-Bauelements bildet einen Sourceanschluss für das Bauelement und erstreckt sich in die, und in Kontakt mit der, Source- und Korpusregion 310, 300, die gemäß dieser Ausführungsform von gleichem Potenzial sind. Die Rückseite des Transistor-Bauelements hat ebenfalls eine metallisierte Fläche 350, die den Drain-Anschluss des Bauelements bildet. Der Gate-Anschluss ist in 9 nicht zu erkennen. Die in dem Transistor-Bauelement enthaltenen vergrabenen Kontakte 150 können gemäß einer Ausführungsform mittels der Verfahren ausgebildet werden, die in den 6A bis 6E veranschaulicht sind.
  • 10 veranschaulicht eine weitere Ausführungsform eines Transistor-Bauelements, das vergrabene Kontakte 150 aufweist.
  • Das in 10 gezeigte Transistor-Bauelement ähnelt dem aus 9, jedoch sind die vergrabenen Kontakte 150 gemäß dieser Ausführungsform mittels des Verfahrens ausgebildet, das in den 8A bis 8D veranschaulicht ist. Insofern erstreckt sich ein dielektrisches Material 360 von der Seite 154 der vergrabenen Kontakte 150, die von dem Substrat 100 fort weist, in Richtung der oberen (Source-)Metallisierung 340. Das dielektrische Material 360 bildet eine Isolierung, wie oben im vorliegenden Text beschrieben wurde.
  • Die im vorliegenden Text beschriebenen Transistor-Bauelemente können auf die Abfolge 240 aus GaN und AlGaN verzichten, wie oben mit Bezug auf die Dioden-Ausführungsformen erläutert wurde. Ebenso können die in den obigen Beispielen genannten Dotierungstypen umgekehrt werden. Die Source-, Gate- und Drain-Kontakte des Transistors können auf einer Seite des Bauelements anstatt auf zwei Seiten ausgebildet werden. Das gilt ebenso für die Dioden-Ausführungsformen. Der Begriff „horizontal” im Sinne des vorliegenden Textes meint eine Ebene, die sich allgemein senkrecht zu den lateralen Seiten des Halbleiterbauelements erstreckt, und der Begriff „vertikal” meint eine Ebene, die sich allgemein senkrecht zur Ober- und Unterseite des Halbleiterbauelements erstreckt, wobei sich die lateralen Seiten zwischen der Ober- und der Unterseite erstrecken.
  • Räumlich relative Begriffe, wie zum Beispiel „unterhalb”, „unten”, „unter”, „über”, „oberhalb” und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erklären. Diese Begriffe sollen verschiedene Ausrichtungen des Bauelements und auch andere Ausrichtungen als jene, die in den Figuren gezeigt sind, einschließen. Des Weiteren werden Begriffe wie zum Beispiel „erster, e, es”, „zweiter, e, es” und dergleichen auch verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und dürfen ebenfalls nicht in einem einschränkenden Sinn verstanden werden. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Im Sinne des vorliegenden Textes sind die Begriffe „aufweisen”, „enthalten”, „einschließlich”, „umfassen” und dergleichen offene Begriffe, die das Vorhandensein der angegebenen Elemente oder Merkmale bezeichnen, aber nicht weitere Elemente oder Merkmale ausschließen. Die Artikel „ein/eine” und „der/die/das” meinen immer Einzahl und Mehrzahl, sofern der Kontext nicht ausdrücklich etwas anderes anzeigt.
  • Es versteht sich, dass die Merkmale der verschiedenen im vorliegenden Text beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anderes angemerkt ist.

Claims (24)

  1. Halbleiterbauelement, das Folgendes umfasst: ein Halbleitersubstrat (100); eine erste Region (110) aus III-V-Halbleitermaterial auf dem Halbleitersubstrat (100); eine zweite Region (120) aus III-V-Halbleitermaterial auf der ersten Region (110), wobei die zweite Region (120) durch die erste Region (110) von dem Halbleitersubstrat (100) beabstandet ist, wobei die zweite Region (120) eine andere Zusammensetzung hat als die erste Region (110); und einen vergrabenen Kontakt (150), der sich von dem Halbleitersubstrat (100) durch die erste Region (110) zu der zweiten Region (120) erstreckt, wobei der vergrabene Kontakt (150) die zweite Region (120) elektrisch mit dem Halbleitersubstrat (100) verbindet und eine erste Seite (152) aufweist, die das Halbleitersubstrat (100) berührt, und eine zweite, gegenüberliegende Seite (154) aufweist, die die zweite Region (120) berührt, wobei das Halbleiterbauelement des Weiteren ein dielektrisches Material (180) umfasst, das sich von der zweiten Seite (154) des vergrabenen Kontakts (150) in Richtung einer Seite der zweiten Region (120) erstreckt, die von der ersten Region (110) fort weist.
  2. Halbleiterbauelement nach Anspruch 1, wobei die erste Region (110) eine Keimbildungsschicht ist und die zweite Region (120) GaN umfasst.
  3. Halbleiterbauelement nach Anspruch 1, wobei die erste Region (110) AlN umfasst und die zweite Region (120) AlxGa1-xN umfasst, und wobei 0 ≤ x < 1.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei das Halbleiterbauelement eine Diode ist, die des Weiteren Folgendes umfasst: eine erste leitfähige Schicht (160) auf einer Seite der zweiten Region (120), die von der ersten Region (110) fort weist; und eine zweite leitfähige Schicht (170) auf einer Seite des Halbleitersubstrats (100), die von der ersten Region (110) fort weist.
  5. Halbleiterbauelement nach Anspruch 4, wobei die Diode dafür ausgelegt ist, Spannungen im Bereich von 300 V bis 1200 V zu widerstehen.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei das Halbleiterbauelement ein Transistor ist, der des Weiteren Folgendes umfasst: Source- und Gate-Verbindungen auf einer Seite der zweiten Region (120), die von der ersten Region (110) fort weist; und eine Drain-Verbindung auf einer Seite des Halbleitersubstrats (100), die von der ersten Region (110) fort weist.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei die zweite Region (120) einen stärker dotierten Abschnitt (124) neben der ersten Region (110) und einen weniger stark dotierten Abschnitt (126) umfasst, der von der ersten Region (110) durch den stärker dotierten Abschnitt (124) beabstandet ist, und wobei der vergrabene Kontakt (150) den stärker dotierten Abschnitt (124) elektrisch mit dem Halbleitersubstrat (100) verbindet.
  8. Halbleiterbauelement nach Anspruch 7, wobei sich der stärker dotierte Abschnitt (124) entlang der ersten Region (110) von dem vergrabenen Kontakt (150) zu einem weiteren vergrabenen Kontakt (150) erstreckt, der sich von dem Halbleitersubstrat (100) durch die erste Region (110) zu der zweiten Region (120) erstreckt, wobei die vergrabenen Kontakte (150) durch den stärker dotierten Abschnitt (124) seitlich voneinander beabstandet sind.
  9. Halbleiterbauelement nach einem der vorangehenden Ansprüche, wobei der vergrabene Kontakt (150) Wolfram und/oder dotiertes Polysilizium umfasst.
  10. Halbleiterbauelement nach einem der vorangehenden Ansprüche, das des Weiteren eine dritte Region (130) aus III-V-Halbleitermaterial auf der zweiten Region (120) umfasst, wobei die dritte Region (130) einen Bandabstand aufweist, der größer ist als ein Bandabstand der zweiten Region (120), und ein 2D-Elektronengas (2DEG) in der zweiten Region (120) erzeugt.
  11. Halbleiterbauelement nach Anspruch 10, das des Weiteren eine vierte Region (140) aus III-V-Halbleitermaterial auf der dritten Region (130) umfasst, dergestalt, dass die dritte Region (130) zwischen der zweiten Region (120) und der vierten Region (140) angeordnet ist.
  12. Halbleiterbauelement nach Anspruch 11, das des Weiteren Folgendes umfasst: eine Aussparung (230), die durch die dritte (130) und die vierte Region (140) hindurch ausgebildet ist; und eine Elektrode (160), die in der Aussparung (230) angeordnet ist und in Kontakt mit der zweiten Region (120) steht, und wobei das 2DEG unter der Elektrode (160) endet.
  13. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, das des Weiteren eine dritte Region (130) aus III-V-Halbleitermaterial umfasst, die zwischen der ersten (110) und der zweiten Region (120) angeordnet ist, und wobei sich der vergrabene Kontakt (150) von dem Halbleitersubstrat (100) durch die erste (110) und die dritte Region (130) hindurch zu der zweiten Region (120) erstreckt, wobei die dritte Region (130) eine Abfolge von AlxGa1-xN-Schichten mit unterschiedlichem Al-Gehalt umfasst, und wobei 0 ≤ x < 1.
  14. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst: Ausbilden einer ersten Region (110) aus III-V-Halbleitermaterial auf einem Halbleitersubstrat (100); Ausbilden einer zweiten Region (120) aus III-V-Halbleitermaterial auf der ersten Region (110) dergestalt, dass die zweite Region (120) durch die erste Region (110) von dem Halbleitersubstrat (100) beabstandet ist, wobei die zweite Region (120) eine andere Zusammensetzung hat als die erste Region (110); und Ausbilden eines vergrabenen Kontakts (150), der sich von dem Halbleitersubstrat (100) durch die erste Region (110) zu der zweiten Region (120) erstreckt, wobei der vergrabene Kontakt (150) die zweite Region (120) elektrisch mit dem Halbleitersubstrat (100) verbindet und eine erste Seite (152) aufweist, die das Halbleitersubstrat (100) berührt, und eine zweite, gegenüberliegende Seite (154) aufweist, die die zweite Region (120) berührt, wobei das Halbleiterbauelement des Weiteren ein dielektrisches Material (180) umfasst, das sich von der zweiten Seite (154) des vergrabenen Kontakts (150) in Richtung einer Seite der zweiten Region (120) erstreckt, die von der ersten Region (110) fort weist.
  15. Verfahren nach Anspruch 14, wobei das Halbleiterbauelement eine Diode ist und das Verfahren des Weiteren Folgendes umfasst: Ausbilden einer ersten leitfähigen Schicht (160) auf einer Seite der zweiten Region (120), die von der ersten Region (110) fort weist; und Ausbilden einer zweiten leitfähigen Schicht (170) auf einer Seite des Halbleitersubstrats (100), die von der ersten Region (110) fort weist.
  16. Verfahren nach Anspruch 14, wobei das Halbleiterbauelement ein Transistor ist und das Verfahren des Weiteren Folgendes umfasst: Ausbilden von Source- und Gate-Verbindungen auf einer Seite der zweiten Region (120), die von der ersten Region (110) fort weist; und Ausbilden einer Drain-Verbindung auf einer Seite des Halbleitersubstrats (100), die von der ersten Region (110) fort weist.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei das Ausbilden der ersten und der zweiten Region (120) und des vergrabenen Kontakts (150) Folgendes umfasst: epitaxiales Aufwachsen der ersten Region (110) auf dem Halbleitersubstrat (100); epitaxiales Aufwachsen eines stärker dotierten Abschnitts (124) der zweiten Region (120) auf der ersten Region (110); Ätzen einer Öffnung durch den stärker dotierten Abschnitt (124) der zweiten Region (120) und durch die erste Region (110) zu dem Substrat; Ausfüllen der Öffnung mit einem leitfähigen Material zum Ausbilden des vergrabenen Kontakts (150); und epitaxiales Aufwachsen eines weniger stark dotierten Abschnitts (126) der zweiten Region (120) auf dem stärker dotierten Abschnitt (124), nachdem der vergrabene Kontakt (150) ausgebildet wurde, einschließlich eines lateralen Überwachsens des weniger stark dotierten Abschnitts (126) über den vergrabenen Kontakt (150).
  18. Verfahren nach einem der Ansprüche 14 bis 16, wobei das Ausbilden der ersten und der zweiten Region (120) und des vergrabenen Kontakts (150) Folgendes umfasst: epitaxiales Aufwachsen der ersten Region (110) auf dem Halbleitersubstrat (100); epitaxiales Aufwachsen der zweiten Region (120) auf der ersten Region (110), wobei die zweite Region (120) einen stärker dotierten Abschnitt (124) in Richtung der ersten Region (110) und einen weniger stark dotierten Abschnitt (126) auf dem stärker dotierten Abschnitt (124) enthält; Ätzen einer Öffnung durch die erste (110) und die zweite Region (120) zu dem Substrat; Ausfüllen der Öffnung mit einem leitfähigen Material; Aussparen des leitfähigen Materials unter einer Grenzfläche zwischen dem weniger stark dotierten Abschnitt (126) der zweiten Region (120) und dem stärker dotierten Abschnitt (124) zum Ausbilden des vergrabenen Kontakts (150) und einer Restöffnung in der zweiten Region (120) oberhalb des vergrabenen Kontakts (150); und Ausfüllen der Restöffnung mit einem dielektrischen Material (180).
  19. Verfahren nach Anspruch 14, wobei das Ausbilden der zweiten Region (120) das Ausbilden eines stärker dotierten Abschnitts (124), der die erste Region (110) berührt, und eines weniger stark dotierten Abschnitts (126) oberhalb des stärker dotierten Abschnitts (124) umfasst, und wobei der vergrabene Kontakt (150) den stärker dotierten Abschnitt (124) elektrisch mit dem Halbleitersubstrat (100) verbindet.
  20. Verfahren nach Anspruch 19, das des Weiteren das Ausbilden eines weiteren vergrabenen Kontakts (150) umfasst, der sich von dem Halbleitersubstrat (100) durch die erste Region (110) zu der zweiten Region (120) erstreckt, wobei sich der stärker dotierte Abschnitt (124) der zweiten Region (120) entlang der ersten Region (110) von dem vergrabenen Kontakt (150) zu dem weiteren vergrabenen Kontakt (150) erstreckt, dergestalt, dass die vergrabenen Kontakte (150) durch den stärker dotierten Abschnitt (124) seitlich voneinander beabstandet sind.
  21. Verfahren nach Anspruch 14, das des Weiteren das Ausbilden einer dritten Region (130) aus III-V-Halbleitermaterial auf der zweiten Region (120) umfasst, wobei die dritte Region (130) einen größeren Bandabstand als die zweite Region (120) hat und ein 2D-Elektronengas (2DEG) in der zweiten Region (120) erzeugt.
  22. Verfahren nach Anspruch 21, das des Weiteren das Ausbilden einer vierten Region (140) aus III-V-Halbleitermaterial auf der dritten Region (130) umfasst, dergestalt, dass die dritte Region (130) zwischen der zweiten Region (120) und der vierten Region (140) angeordnet ist.
  23. Verfahren nach Anspruch 22, das des Weiteren Folgendes umfasst: Ausbilden einer Aussparung (230) durch die dritte (130) und die vierte Region (140) hindurch; und Ausbilden einer Elektrode (160) in der Aussparung (230) und in Kontakt mit der zweiten Region (120), und wobei das 2DEG unter der Elektrode (160) endet.
  24. Verfahren nach Anspruch 14, das des Weiteren das Ausbilden einer dritten Region (130) aus III-V-Halbleitermaterial umfasst, die zwischen der ersten (110) und der zweiten Region (120) angeordnet ist, und wobei sich der vergrabene Kontakt (150) von dem Halbleitersubstrat (100) durch die erste (110) und die dritte Region (130) zu der zweiten Region (120) erstreckt, wobei die dritte Region (130) eine Abfolge von AlxGa1-xN-Schichten mit unterschiedlichem Al-Gehalt umfasst, und wobei 0 ≤ x < 1.
DE102012111830.2A 2011-12-20 2012-12-05 III-V Halbleiterbauelement mit vergrabenen Kontakten und Herstellungsverfahren dafür Active DE102012111830B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/331,899 US8569799B2 (en) 2011-12-20 2011-12-20 III-V semiconductor devices with buried contacts
US13/331,899 2011-12-20

Publications (2)

Publication Number Publication Date
DE102012111830A1 DE102012111830A1 (de) 2013-06-20
DE102012111830B4 true DE102012111830B4 (de) 2017-02-23

Family

ID=48522212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012111830.2A Active DE102012111830B4 (de) 2011-12-20 2012-12-05 III-V Halbleiterbauelement mit vergrabenen Kontakten und Herstellungsverfahren dafür

Country Status (3)

Country Link
US (1) US8569799B2 (de)
CN (1) CN103178122A (de)
DE (1) DE102012111830B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368584B2 (en) * 2013-07-09 2016-06-14 Vishay General Semiconductor Llc Gallium nitride power semiconductor device having a vertical structure
US10381473B2 (en) 2016-12-02 2019-08-13 Vishay-Siliconix High-electron-mobility transistor with buried interconnect
US10224426B2 (en) 2016-12-02 2019-03-05 Vishay-Siliconix High-electron-mobility transistor devices
US10256149B2 (en) 2017-02-28 2019-04-09 Infineon Technologies Austria Ag Semiconductor wafer dicing crack prevention using chip peripheral trenches
US10103247B1 (en) 2017-10-17 2018-10-16 Globalfoundries Inc. Vertical transistor having buried contact, and contacts using work function metals and silicides
US10693288B2 (en) 2018-06-26 2020-06-23 Vishay SIliconix, LLC Protection circuits with negative gate swing capability
US10833063B2 (en) 2018-07-25 2020-11-10 Vishay SIliconix, LLC High electron mobility transistor ESD protection structures
IT201800010396A1 (it) * 2018-11-16 2020-05-16 St Microelectronics Srl Sistema e metodo per la rilevazione della concentrazione di particelle metalliche
CN112563317B (zh) * 2019-09-26 2022-03-08 东南大学 氮化镓功率器件及其制造方法
CN116913977A (zh) * 2023-09-14 2023-10-20 广东致能科技有限公司 一种垂直型半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085166A1 (en) * 2007-10-01 2009-04-02 Fuji Electric Device Technology Co., Ltd. Gallium nitride semiconductor device and manufacturing method thereof
JP2009099601A (ja) * 2007-10-12 2009-05-07 Rohm Co Ltd 窒化物半導体素子
US20100207166A1 (en) * 2009-02-18 2010-08-19 Alpha & Omega Semiconductor, Inc. Gallium Nitride Heterojunction Schottky Diode

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10203801A1 (de) * 2002-01-31 2003-08-21 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zu dessen Herstellung
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP2007027417A (ja) * 2005-07-15 2007-02-01 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
FR2914500B1 (fr) * 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
JP2011171640A (ja) * 2010-02-22 2011-09-01 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085166A1 (en) * 2007-10-01 2009-04-02 Fuji Electric Device Technology Co., Ltd. Gallium nitride semiconductor device and manufacturing method thereof
JP2009099601A (ja) * 2007-10-12 2009-05-07 Rohm Co Ltd 窒化物半導体素子
US20100207166A1 (en) * 2009-02-18 2010-08-19 Alpha & Omega Semiconductor, Inc. Gallium Nitride Heterojunction Schottky Diode

Also Published As

Publication number Publication date
CN103178122A (zh) 2013-06-26
US8569799B2 (en) 2013-10-29
DE102012111830A1 (de) 2013-06-20
US20130153919A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
DE102012111830B4 (de) III-V Halbleiterbauelement mit vergrabenen Kontakten und Herstellungsverfahren dafür
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102014108628B4 (de) Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
DE102015103017B4 (de) Gruppe III-Nitrid-basierter Transistor vom Anreichungstyp
DE102009028555B4 (de) Transistor
DE102005045542B4 (de) Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102014116091B4 (de) Halbleiterbauelement
DE102009018054A1 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE102012103388B4 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE102009042711A1 (de) Halbleiterbauelement mit Kanalstoppgraben und verfahren
DE102016101909A1 (de) Schaltkreis und Halbleiterbauelement
DE102015121359A1 (de) Halbleiterbauelement und verfahren
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102016102425A1 (de) Halbleiterbauelement
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102015115734A1 (de) Nicht-planares selbstsperrendes Halbleiterbauelement
DE102019120731A1 (de) Elektronische Vorrichtung, einschliesslich eines Transistors und eines variablen Kondensators
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE102014118834A1 (de) Halbleiterbauelement und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final