DE102005045542B4 - Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad - Google Patents

Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad Download PDF

Info

Publication number
DE102005045542B4
DE102005045542B4 DE102005045542A DE102005045542A DE102005045542B4 DE 102005045542 B4 DE102005045542 B4 DE 102005045542B4 DE 102005045542 A DE102005045542 A DE 102005045542A DE 102005045542 A DE102005045542 A DE 102005045542A DE 102005045542 B4 DE102005045542 B4 DE 102005045542B4
Authority
DE
Germany
Prior art keywords
iii
section
semiconductor body
semiconductor device
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005045542A
Other languages
English (en)
Other versions
DE102005045542A1 (de
Inventor
Robert Altadena Beach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE102005045542A1 publication Critical patent/DE102005045542A1/de
Application granted granted Critical
Publication of DE102005045542B4 publication Critical patent/DE102005045542B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

Eine Leistungshalbleitervorrichtung, aufweisend:
einen ersten III-Nitrid-Halbleiterkörper (10);
einen zweiten III-Nitrid-Halbleiterkörper (12) über dem ersten III-Nitrid-Halbleiterkörper (10), bildend einen Heteroübergangskörper, wobei der Heteroübergangskörper einen ersten Abschnitt (24), einen zweiten Abschnitt (26) und einen dritten Abschnitt (28) aufweist, der mit einem Winkel zwischen dem ersten Abschnitt (24) und dem zweiten Abschnitt (26) abfällt;
einen ersten Leistungskontakt (16), der elektrisch mit dem ersten Abschnitt (24) des Heteroübergangskörpers gekoppelt ist;
einen zweiten Leistungskontakt (18), der mit dem zweiten Abschnitt (26) des Heteroübergangskörpers gekoppelt ist; und
eine Gate-Struktur (20), die mit dem dritten Abschnitt (28) des Heteroübergangskörpers gekoppelt ist,
wobei, wenn keine elektrische Spannung an die Gate-Struktur (20) angelegt ist, der erste Abschnitt (24) einen zweidimensionalen Elektronengas-Bereich (14) aufweist,
wobei der zweite Abschnitt (26) einen zweidimensionalen Elektronengas-Bereich (14) aufweist, und
wobei der Winkel, mit dem der dritte Abschnitt (28) zwischen dem ersten Abschnitt (24) und dem zweiten...

Description

  • Die vorliegende Anmeldung betrifft eine Leistungshalbleitervorrichtung („power semiconductor device") und betrifft insbesondere eine III-Nitrid-Leistungshalbleitervorrichtung.
  • III-Nitrid-Leistungshalbleitervorrichtungen sind aufgrund ihrer hohen Bandlücke und Hochstromträgerfähigkeiten kommerziell wünschenswert.
  • 1 illustriert ein Beispiel eines typischen High Electron Mobility Transistors (HEMT), der unter Verwendung eines Heteroübergang III-Nitrid-basierten Halbleiter-Chips gebildet ist. Insbesondere weist ein HEMT gemäß dem Stand der Technik einen ersten III-Nitrid-Halbleiterkörper 10 auf, der zum Beispiel aus undotiertem GaN gebildet sein kann, und weist einen zweiten III-Nitrid-Halbleiterkörper 12 auf, der zum Beispiel aus N-Typ AlGaN gebildet sein kann, angeordnet über dem ersten Halbleiterkörper 10. Als erstes kann der Halbleiterkörper 10 über einem Übergangskörper 8 gebildet werden, der zum Beispiel aus AlN gebildet ist, welcher wiederum über einem Substrat 6 gebildet ist. Das Substrat 6 ist vorzugsweise aus Silizium gebildet, aber kann aus SiC, Saphir oder ähnlichem gebildet sein. Alternativ kann das Substrat 6 aus einem Bulk III-Nitrid-Halbleiter (zum Beispiel Bulk GaN) gebildet sein, was kompatibel mit dem ersten Halbleiterkörper 10 ist, wobei in diesem Fall der Übergangskörper 8 weggelassen werden kann.
  • Wie wohlbekannt ist, resultiert der Heteroübergang des ersten Halbleiterkörpers 10 und des zweiten Halbleiterkörpers 12 im Bilden eines leitfähigen Bereichs, der üblicherweise als ein zweidimensionales Elektronengas oder 2DEG 14 bezeichnet wird. Strom kann zwischen einem ersten ohmschen Kontakt 16 (welcher mit dem zweiten Halbleiterkörper 12 ohmsch gekoppelt ist) und einem zweiten ohmschen Kontakt 18 (welcher auch mit dem zweiten Halbleiterkörper 12 ohmsch gekoppelt ist) durch das 2DEG 14 geleitet werden.
  • Ein herkömmlicher HEMT, wie der in 1 gezeigte, ist eine Normally-ON Vorrichtung. In vielen Anwendungen ist es wünschenswert, die Vorrichtung auszuschalten oder eine Normally-OFF Vorrichtung zu haben. Daher kann eine Gate-Elektrode 20 zwischen dem ersten ohmschen Kontakt 16 und dem zweiten ohmschen Kontakt 18 angeordnet sein. Die Gate-Struktur 20 weist mindestens eine Gate-Elektrode auf, die mittels einer Gate-Isolierung 21 elektrisch isoliert sein kann und daher mit dem zweiten Halbleiterkörper 12 kapazitiv gekoppelt sein kann. Das Anlegen einer geeigneten Spannung an die Gate-Elektrode 20 bewirkt die Unterbrechung des 2DEG 14, dadurch wird die Vorrichtung AUS geschaltet. Daher ist zum Betreiben eines herkömmlichen HEMT als eine Normally-OFF Vorrichtung das kontinuierliche Anlegen einer Spannung an die Gate-Elektrode 20 erforderlich, was nicht wünschenswert ist, da dies mehr Energie konsumiert, und es kann auch eine kompliziertere Treiberschaltung erforderlich sein, verglichen mit einer Normally-OFF Vorrichtung.
  • Die Druckschrift US 2004-0157355 A1 betrifft eine Halbleitervorrichtung mit einer ersten Schicht aus einem Gruppe III-Nitrid-Halbleiter und einer zweiten Schicht aus einem Gruppe III-Nitrid-Halbleiter und einer Gate-Elektrode, wobei die erste Schicht eine Region aufweist, welche zwischen der Gate-Elektrode und der zweiten Schicht geformt wird, wobei ein Kanal in zumindest einer von der ersten Schicht, der zweiten Schicht, der Region zwischen der ersten Schicht und der zweiten Schicht geformt wird und wobei der Leitungstyp der zweiten Schicht umgekehrt im Bezug zum Leitungstyp von Trägern ist, welche in dem Kanal fließen.
  • Es kann als eine Aufgabe der Erfindung angesehen werden eine Leistungshalbleitervorrichtung bereitzustellen.
  • Die Aufgabe der Erfindung wird gelöst durch den Gegenstand des unabhängigen Anspruchs 1, während vorteilhafte Weiterentwicklungen der Erfindung in den abhängigen Ansprüchen verkörpert werden.
  • Eine III-Nitrid-Leistungshalbleitervorrichtung oder ein III-Nitrid-Leistungshalbleitergerät („power semiconductor device") gemäß der vorliegenden Erfindung weist einen ersten III-Nitrid-Halbleiterkörper auf, weist einen zweiten III-Nitrid-Halbleiterkörper über dem ersten III-Nitrid-Halbleiterkörper auf, womit ein Heteroübergangskörper gebildet ist, wobei der Heteroübergangskörper einen ersten Abschnitt, einen zweiten Abschnitt und einen dritten Abschnitt aufweist, der mit einem Winkel zwischen dem ersten Abschnitt und dem zweiten Abschnitt abfällt, wodurch das 2DEG (zweidimensionales Elektronengas), das aus dem Heteroübergang der zwei III-Nitrid-Halbleiterkörper resultiert, mittels des dritten abfallenden Abschnitts unterbrochen ist. Eine Vorrichtung gemäß der vorliegenden Erfindung weist ferner einen ersten Leistungskontakt („power contact") auf, der mit dem ersten Abschnitt des Heteroübergangskörpers elektrisch gekoppelt ist, weist einen zweiten Leistungskontakt auf, der mit dem zweiten Abschnitt des Heteroübergangskörpers elektrisch gekoppelt ist, und weist eine Gate-Struktur auf, die mit dem dritten Abschnitt des Heteroübergangskörpers gekoppelt ist.
  • Der Heteroübergangskörper kann auf einem Substrat angeordnet sein. Alternativ kann der Heteroübergang über einer Pufferschicht angeordnet sein, welche wiederum über einem Substrat angeordnet ist.
  • Eine Vorrichtung gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung enthält einen Mehrfachschicht-Stack von III-Nitrid-Materialien, gewachsen auf einem geeigneten Substrat. Der Stack wird vorzugsweise durch zwei separate Aufwachsstufen hergestellt.
  • Der erste Schritt in der Herstellung einer Vorrichtung gemäß dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist das Aufwachsen einer GaN-Schicht auf einem geeigneten Substrat. Die GaN-Schicht wird dann geätzt, um ein gestuftes Profil zu erhalten. Das heißt, dass die GaN-Schicht geätzt wird, so dass sie zwei beabstandete Ebenen hat, die mittels einer Abschrägung oder einer vertikalen Wand miteinander verbunden sind. Danach wird oder werden eine oder mehrere Schichten von III-N-Material über der GaN-Schicht aufgewachsen. Diese Schichten können aus verschiedenen Kombinationen von AlGaInN-Material bestehen, die als Stack gebildet sind, um mindestens einen leitfähigen Bereich und eine Beschränkungsschicht („confinement layer") zu erzeugen. Ein Beispiel wäre: GaN-Pufferbereich zum Reduzieren von mittels des Ätzens erzeugten Defekten; ein Material mit einer kleineren Bandlücke, wie zum Beispiel InGaN, für den leitfähigen Bereich; eine Barrierenschicht, wie zum Beispiel AlGaN für die Beschränkungsschicht und zum Erzeugen des 2DEG; eine ohmsche Kontaktschicht, wie zum Beispiel N + GaN, InGaN oder ein Übergitter („supper-lattice") von III-N-Material zum Verbessern des Kontaktwiderstands mit ohmschen Kontakten der Vorrichtung.
  • Alternativ könnte anstelle einer oben beschrieben Vierschichtstruktur eine vereinfachte Struktur bloß aus dem Wachsen einer AlGaN-Schicht direkt auf dem geätzten GaN bestehen.
  • Danach können bekannte Schritte zum Bilden von ohmschen Kontakten Gates, Isolation, Gate-Elektrode in einer beliebigen gewünschten Reihenfolge durchgeführt werden.
  • Es sollte angemerkt werden, dass der Winkel des abfallenden Abschnitts wichtig ist, da er zum Steuern der Schwellenspannung („threshold voltage") verwendet werden kann. Insbesondere wird die Schwellenspannung erhöht, wenn sich der abfallende Abschnitt einer vertikalen Orientierung annähert. Daher kann mittels Auswählens des passenden Winkels eine Vorrichtung Normally-OFF werden (Anreicherungsmodus, „enhancement mode") oder sie kann Normally-ON werden (Verarmungsmodus, „depletion mode"), mit einer sehr geringen Schwellenspannung.
  • Eine Vorrichtung gemäß der vorliegenden Erfindung kann verschiedene Gestalten aufweisen, zum Beispiel kreisförmig, oval, quadratisch oder kann eine andere Geometrie aufweisen.
  • Gemäß einem exemplarischen Ausführungsbeispiel ist eine III-Nitrid-Leistungshalbleitervorrichtung geschaffen, die einen Heteroübergangskörper mit einem gestuften Profil aufweist.
  • 1 illustriert schematisch eine Querschnittsansicht eines Abschnitts eines Heteroübergang-Transistors gemäß dem Stand der Technik.
  • 2 illustriert schematisch eine Querschnittsansicht eines Abschnitts einer Vorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung.
  • 3 illustriert schematisch eine Querschnittsansicht eines Abschnitts einer Vorrichtung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • 4 illustriert schematisch eine Querschnittsansicht eines Abschnitts einer Vorrichtung gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung.
  • 5A-5F illustrieren schematisch die Schritte beim Herstellen einer Vorrichtung gemäß der vorliegenden Erfindung.
  • 6 zeigt eine Draufsicht eines Abschnitts einer aktiven Zelle einer Vorrichtung gemäß der vorliegenden Erfindung.
  • 7 zeigt eine Draufsicht einer quadratischen aktiven Zelle (ohne das Gate) in einer Vorrichtung gemäß der vorliegenden Erfindung.
  • 8 zeigt eine Draufsicht einer kreisförmigen aktiven Zelle (ohne das Gate) in einer Vorrichtung gemäß der vorliegenden Erfindung.
  • 9 zeigt eine Draufsicht einer ovalen aktiven Zelle (ohne das Gate) in einer Vorrichtung gemäß der vorliegenden Erfindung.
  • 10 zeigt eine Querschnittsansicht einer aktiven Zelle entlang der Linie 10-10 in 7 bis 9, wie zu sehen in der Richtung der Pfeile.
  • Zunächst bezugnehmend auf 2 weist eine III-Nitrid-Leistungsvorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung einen ersten III-Nitrid-Halbleiterkörper (erster Halbleiterkörper) 10, und einen zweiten III-Nitrid-Halbleiterkörper (zweiter Halbleiterkörper) 12 auf, gebildet über dem ersten Halbleiterkörper 10. Gemäß der vorliegenden Erfindung fällt ein abfallender Abschnitt 22 des ersten Halbleiterkörpers 10 von einer ersten Ebene zu einer zweiten Ebene ab, wodurch der Heteroübergang des ersten Halbleiterkörpers 10 und des zweiten Halbleiterkörpers 12 einen ersten Abschnitt 24, einen zweiten Abschnitt 26 und eine dritten Abschnitt 28 aufweist, der mit einen Winkel zwischen dem ersten Abschnitt 24 und dem zweiten Abschnitt 26 des Heteroübergangs des ersten Halbleiterkörpers 10 und des zweiten Halbleiterkörpers 12 nach unten hin abfällt. Aufgrund des abfallenden dritten Abschnitts 28 ist das 2DEG 14 unterbrochen, wie schematisch mittels der Abwesenheit einer gebrochenen Linie, die ein 2DEG darstellt, illustriert,. Das heißt, dass das 2DEG zwischen dem ersten Abschnitt 24 und dem zweiten Abschnitt 26 unterbrochen ist. Daher ist eine Vorrichtung gemäß der vorliegenden Erfindung Normally-OFF.
  • Eine Vorrichtung gemäß der vorliegenden Erfindung weist einen ersten ohmschen Kontakt 16 auf, der mit dem zweiten Halbleiterkörper 12 an dem ersten Abschnitt 24 des Heteroübergangs des ersten Halbleiterkörpers 10 und des zweiten Halbleiterkörpers 12 ohmsch gekoppelt ist; weist einen zweiten ohmscher Kontakt 18 auf, der mit dem zweiten Halbleiterkörper 12 an dem zweiten Abschnitt 26 des Heteroübergangs des ersten Halbleiterkörpers 10 und des zweiten Halbleiterkörpers 12 ohmsch gekoppelt ist; und weist eine Gate-Elektrode 20 auf, die zumindest mit dem dritten Abschnitt 28 des Heteroübergangs des ersten Halbleiterkörpers 10 und des zweiten Halbleiterkörpers 12 mittels der Gate-Isolierung 21 kapazitiv gekoppelt ist, gebildet zum Beispiel aus Si3N4, SiO2, Al2O3 oder einer anderen geeigneten Gate-Isolierung. Es sollte angemerkt werden, dass alternativ die Gate-Isolierung 21 weggelassen werden kann und statt dessen eine Gate-Elektrode bereitgestellt werden kann, die mit dem zweiten Halbleiterkörper 12 einen Schottky-Kontakt macht. Daher kann durch das Anlegen einer geeigneten Schwellenspannung an die Gate-Elektrode der Vorrichtung ein 2DEG unterhalb des dritten Abschnitts 28 wiederhergestellt werden, womit das 2DEG in dem ersten Abschnitt 24 und dem zweiten Abschnitt 26 verbunden wird, so dass die Vorrichtung EIN-geschaltet wird. Die Schwellenspannung in einer Vorrichtung gemäß der vorliegenden Erfindung kann mittels Auswählens eines geeigneten Winkels für die Steigung des dritten Abschnitts 28 ausgewählt werden.
  • Der erste Halbleiterkörper 10 kann aus undotiertem GaN gebildet sein, wohingegen der zweite Halbleiterkörper 12 aus AlGaN gebildet sein kann. Alternativ kann der erste Halbleiterkörper 10 mit AlGaN gebildet sein, und der zweite Halbleiterkörper 12 kann mit GaN gebildet sein. Falls GaN zum Bilden des ersten Halbleiterkörpers 10 verwendet wird, kann eine Pufferschicht 8 aus AlGaN oder einem anderen geeigneten Material gebildet werden. Das Substrat 6 ist aus ökonomischen Gründen vorzugsweise aus Si hergestellt. Allerdings sind andere Substratmaterialien verwendbar, wie zum Beispiel SiC oder Saphir. Es sollte angemerkt werden, dass die Pufferschicht 8 weggelassen werden kann, falls das Substrat 6 aus einem Material gebildet ist, das kompatibel mit GaN ist, wie zum Beispiel ein Substrat, das aus Bulk GaN oder Bulk-ähnlichem GaN gebildet ist.
  • Eine Leistungsvorrichtung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung enthält weitere Merkmale zum Verbessern der Leistungsfähigkeit der Vorrichtung. Bezugnehmend auf 3 weist eine Leistungsvorrichtung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung ein Substrat 6, eine Pufferschicht 8, eine auf der Pufferschicht 8 angeordnete Basisschicht 30, eine über der Basisschicht 30 angeordnete andere Pufferschicht 32, einen über der anderen Pufferschicht 32 angeordneten ersten III-Nitrid-Halbleiterkörper 10, einen über dem ersten III-Nitrid-Halbleiterkörper 10 angeordneten zweiten III-Nitrid-Halbleiterkörper 12, eine über dem zweiten Halbleiterkörper 12 angeordnete ohmsche Kontaktschicht 34, einen ersten ohmschen Kontakt 16 und einen zweiten ohmschen Kontakt 18, ohmsch gekoppelt mit der ohmschen Kontaktschicht 34, und eine Gate-Elektrode 20 auf, die mit einem dritten Abschnitt des Heteroübergangs des ersten Halbleiterkörpers 10 und des zweiten Halbleiterkörpers 12 durch eine Gate-Isolationsschicht 21 kapazitiv gekoppelt ist. Eine Vorrichtung gemäß dem zweiten Ausführungsbeispiel enthält ferner einen Passivierungskörper 36 und eine Feldplatte („field plate") 38.
  • Als nächstes bezugnehmend auf 4 erstreckt sich der zweite ohmsche Kontakt 18 zu dem Substrat 6 und ist elektrisch mit dem Substrat 6 verbunden. Ansonsten weist eine Leistungsvorrichtung gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung alle Merkmale einer Vorrichtung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung auf.
  • Als nächstes bezugnehmend auf 5A wird zum Herstellen einer Vorrichtung gemäß der vorliegenden Erfindung ein Stack bereitgestellt, der ein Substrat 6, eine Pufferschicht 8 und eine Basisschicht 30 aufweist, und die Basisschicht 30 wird zum Erhalten eines abfallenden Abschnitts 22 geätzt, der sich zwischen einer ersten Ebene und einer zweiten Ebene erstreckt, wie in 5B gezeigt.
  • Als nächstes werden eine andere Pufferschicht 32, ein erster Halbleiterkörper 10, ein zweiter Halbleiterkörper 12 und eine ohmsche Kontaktschicht 34 sequenziell gebildet, was in einer Struktur resultiert, wie die in 5C illustriert ist. Es wird angemerkt, dass die Struktur, die in 5C gezeigt ist, die Merkmale der vorliegenden Erfindung enthält, nämlich einen Heteroübergang eines ersten III-Nitrid-Halbleiterkörpers 10 und eines zweiten III-Nitrid- Halbleiterkörpers 12, mit einem ersten Abschnitt 24, einem zweiten Abschnitt 26, einem dritten Abschnitt 28, der mit einem Winkel zwischen dem ersten Abschnitt 24 und dem zweiten Abschnitt 26 nach unten hin abfällt. Der Winkel des Abfallens des dritten Abschnitts 28 ist zum Reduzieren oder Unterbrechen der Dichte von Elektronen in dem 2DEG 14 zwischen dem ersten Abschnitt 24 und dem zweiten Abschnitt 26 des Heteroübergangs ausgewählt, um die Schwellenspannung einer Verarmungsmodus-Vorrichtung zu reduzieren oder um die Vorrichtung Normally-OFF zu machen.
  • Nun bezugnehmend auf 5D wird die Gate-isolierende Schicht 21 über der ohmschen Kontaktschicht 34 gebildet und dann zum Bereitstellen von Öffnungen geätzt, die zu der ohmschen Kontaktschicht 34 darunter reichen. Danach werden der erste ohmsche Kontakt 16 und der zweite ohmsche Kontakt 18 in den Öffnungen in der Gate-isolierenden Schicht 21 gebildet, um einen ohmschen Kontakt mit der ohmschen Kontaktschicht herzustellen, wie in 5E illustriert. Zum Herstellen einer Vorrichtung gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung kann ein Graben, der das Substrat 6 erreicht, an der Unterseite einer Öffnung in der Gate-Isolation 21 gebildet werden, und einer der ohmschen Kontakte (zum Beispiel der zweite ohmsche Kontakt 18) kann in dem Graben gebildet werden und das Substrat 6 zumindest erreichen.
  • Als nächstes wird eine Gate-Elektrode 20 auf der Gate-Isolation 21 über dem abfallenden Abschnitt des Heteroübergangs (das heißt dritter Abschnitt 28) gebildet, wie in 5F illustriert.
  • Als nächstes kann ein Passivierungskörper 26 und eine Feldplatte 38 gebildet werden, um eine Vorrichtung gemäß, zum Beispiel, dem zweiten Ausführungsbeispiel oder dem dritten Ausführungsbeispiel (falls ein ohmscher Kontakt sich bis zum Substrat 6 erstreckt) zu erhalten.
  • Für die zweiten und dritten Ausführungsbeispiele ist es aus ökonomischen Gründen auch bevorzugt, Si als ein Substrat zu verwenden, obwohl andere Materialien wie zum Beispiel SiC, GaAs oder Saphir verwendet werden können. Auch ist es möglich, ein kompatibles Bulk III-Nitrid-Material zu verwenden, wie zum Beispiel Bulk GaN als ein Material für das Substrat 6, wodurch das Erfordernis einer Pufferschicht eliminiert wird.
  • Ferner ist vorzugsweise die Pufferschicht 8 aus AlN gebildet, die Basisschicht 30 ist aus intrinsischem oder kompensiertem GaN gebildet, die andere Pufferschicht 32 ist zum Reduzieren von Defekten vorzugsweise aus GaN gebildet, die mittels Ätzens generiert werden können, der erste III-Nitrid-Halbleiterkörper 10 kann aus undotiertem InGaN gebildet sein, der zweite III-Nitrid-Halbleiterkörper 12 kann aus AlGaN gebildet sein, die ohmsche Kontaktschicht 34 kann aus einem N+III-Nitrid-Material wie zum Beispiel N+GaN oder AlGaN gebildet sein, die Gate-Isolationsschicht 21 kann aus SiO2, Si3N4, Diamant oder einer anderen geeigneten Gate-Isolation gebildet sein, der Passivierungskörper 36 kann aus SiO2, Si3N4, Polyamid oder einem anderen geeigneten Isolationsmaterial gebildet sein, und die Feldplatte 38 kann aus einem geeigneten elektrisch leitfähigen Material gebildet sein, zum Beispiel Al, Cu, Au oder andere hochleitfähige Materialien oder Legierungen. Die ersten und zweiten ohmschen Kontakte 16, 18 und die Gate-Elektrode 20 können aus einem beliebigen Material gebildet sein, wie zum Beispiel aus Ti/Al, Ni/Au, Hf, Si oder anderen Silizium enthaltenden Legierungen.
  • 6 zeigt eine Draufsicht eines Abschnitts einer aktiven Zelle einer Vorrichtung gemäß der vorliegenden Erfindung. Wie in 6 gezeigt, sind Abschnitte der Gate-Elektrode 20 und der Gate-Isolation 21 entfernt, um schematisch den abfallenden dritten Abschnitt 28 zu illustrieren.
  • Die aktive Zelle einer Vorrichtung gemäß der vorliegenden Erfindung kann quadratisch sein, wie in 7 zu sehen, kreisförmig, wie in 8 zu sehen, oval, wie in 9 zu sehen, oder kann eine andere Gestalt haben. Bezugnehmend auf 7, 8 oder 9 (in welchen die Gate-Elektrode 20 und die Gate-Isolation 21 für eine bessere Darstellbarkeit aus der Sicht entfernt sind) umgibt der dritte Abschnitt 28 den zweiten Abschnitt 26, auf dem die zweite ohmsche Elektrode 18 angeordnet ist. Daher kann, wie in 10 zu sehen, der dritte Abschnitt 28 die Seitenwände einer Vertiefung bilden, wohingegen der zweite Abschnitt 26 die Unterseite der Vertiefung sein kann.
  • Es sollte angemerkt werden, dass eine Vorrichtung gemäß der vorliegenden Erfindung konfiguriert sein kann, einen doppelten Heteroübergang zu haben. Daher kann gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung die Basisschicht 30 aus AlGaN gebildet sein, die Pufferschicht 32 kann aus AlGaN gebildet sein, der erste Halbleiterkörper 10 kann aus GaN oder InGaN gebildet sein, der zweite Halbleiterkörper 12 kann aus AlGaN (vorzugsweise 20% bis 30% Al) gebildet sein, die Kontaktschicht 34 kann ein N+III-Nitrid-Halbleitermaterial sein, und die Gate-Isolationsschicht kann eine geeignete Gate-Isolation sein.
  • Die hier spezifizierten Materialen sind bevorzugt, aber es sollte selbstverständlich sein, dass eine Vorrichtung gemäß der vorliegenden Erfindung nicht auf die hier aufgelisteten Materialien beschränkt ist.

Claims (16)

  1. Eine Leistungshalbleitervorrichtung, aufweisend: einen ersten III-Nitrid-Halbleiterkörper (10); einen zweiten III-Nitrid-Halbleiterkörper (12) über dem ersten III-Nitrid-Halbleiterkörper (10), bildend einen Heteroübergangskörper, wobei der Heteroübergangskörper einen ersten Abschnitt (24), einen zweiten Abschnitt (26) und einen dritten Abschnitt (28) aufweist, der mit einem Winkel zwischen dem ersten Abschnitt (24) und dem zweiten Abschnitt (26) abfällt; einen ersten Leistungskontakt (16), der elektrisch mit dem ersten Abschnitt (24) des Heteroübergangskörpers gekoppelt ist; einen zweiten Leistungskontakt (18), der mit dem zweiten Abschnitt (26) des Heteroübergangskörpers gekoppelt ist; und eine Gate-Struktur (20), die mit dem dritten Abschnitt (28) des Heteroübergangskörpers gekoppelt ist, wobei, wenn keine elektrische Spannung an die Gate-Struktur (20) angelegt ist, der erste Abschnitt (24) einen zweidimensionalen Elektronengas-Bereich (14) aufweist, wobei der zweite Abschnitt (26) einen zweidimensionalen Elektronengas-Bereich (14) aufweist, und wobei der Winkel, mit dem der dritte Abschnitt (28) zwischen dem ersten Abschnitt (24) und dem zweiten Abschnitt (26) abfällt so abfällt, dass dadurch der dritte Abschnitt (28) von einem zweidimensionalen Elektronengas-Bereich (14) frei ist.
  2. Leistungshalbleitervorrichtung nach Anspruch 1, wobei der erste III-Nitrid-Halbleiterkörper (10) GaN aufweist, und wobei der zweite III-Nitrid-Halbleiterkörper (12) AlGaN aufweist.
  3. Leistungshalbleitervorrichtung nach Anspruch 1, wobei der erste III-Nitrid-Halbleiterkörper (10) InGaN aufweist, und wobei der zweite III-Nitrid-Halbleiterkörper (12) AlGaN aufweist.
  4. Leistungshalbleitervorrichtung nach Anspruch 1, wobei der erste III-Nitrid-Halbleiterkörper (10) AlGaN aufweist, und wobei der zweite III-Nitrid-Halbleiterkörper (12) GaN aufweist.
  5. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 4, ferner aufweisend eine III-Nitrid ohmsche Kontaktschicht (34), die über dem zweiten III-Nitrid-Halbleiterkörper (12) gebildet ist, wobei die ersten und zweiten Leistungskontakte (16, 18) ohmsch mit der III-Nitrid ohmschen Kontaktschicht (34) verbunden sind.
  6. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 5, ferner aufweisend eine Isolationsschicht (21), wobei die Gate-Struktur (20) auf der Isolationsschicht (21) angeordnet ist und mit dem dritten Abschnitt (28) kapazitiv gekoppelt ist, und wobei die ersten und zweiten Leistungskontakte (16, 18) sich durch die Isolationsschicht (21) erstrecken.
  7. Leistungshalbleitervorrichtung nach Anspruch 5, ferner aufweisend eine Isolationsschicht (21) über der III-Nitrid ohmschen Kontaktschicht (34), wobei die Gate-Struktur (20) auf der Isolationsschicht (21) angeordnet ist und mit dem dritten Abschnitt (28) kapazitiv gekoppelt ist, und wobei die ersten und zweiten Leistungskontakte (16, 18) sich durch die Isolationsschicht (21) erstrecken.
  8. Leistungshalbleitervorrichtung gemäß einem der Ansprüche 1 bis 7, wobei der Heteroübergangskörper über einem Stütz-Stack angeordnet ist, wobei der Stütz-Stack ein Substrat (6), eine erste Pufferschicht (8) über dem Substrat (6), einen intrinsischen oder kompensierten III-Nitrid-Halbleiterkörper (30) über der ersten Pufferschicht (6) und eine zweite Pufferschicht (32) aufweist, angeordnet zwischen dem intrinsischen oder kompensierten III-Nitrid-Halbleiterkörper (30) und dem Heteroübergangskörper.
  9. Leistungshalbleitervorrichtung nach Anspruch 8, wobei zumindest einer der Leistungskontakte (16, 18) sich zumindest bis zu dem Substrat (6) erstreckt.
  10. Leistungshalbleitervorrichtung nach Anspruch 8 oder 9, wobei das Substrat (6) aus Silizium oder SiC oder Saphir oder einem Bulk III-Nitrid-Halbleiter oder GaAs gebildet ist.
  11. Leistungshalbleitervorrichtung nach einem der Ansprüche 8 bis 10, wobei die erste Pufferschicht (8) AlN aufweist.
  12. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei der erste III-Nitrid-Halbleiterkörper (10) eine Legierung aus AlGaInN ist und wobei der zweite III-Nitrid-Halbleiterkörper (12) eine Legierung aus AlGaInN ist, wobei die Legierungen zum Erzeugen eines zweidimensionalen Elektronengases (14) ausgewählt sind.
  13. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei einer der Abschnitte (24, 26, 28) oval, kreisförmig oder quadratisch ist.
  14. Leistungshalbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei die Vorrichtung einen doppelten Heteroübergang aufweist.
  15. Leistungshalbleitervorrichtung nach Anspruch 14, wobei der doppelte Heteroübergang einen dritten Halbleiterkörper (32) aufweist, wobei der erste Halbleiterkörper (10) über dem dritten Halbleiterkörper (32) angeordnet ist, und wobei der zweite Halbleiterkörper (12) über dem ersten Halbleiterkörper (10) angeordnet ist.
  16. Leistungshalbleitervorrichtung nach Anspruch 15, wobei der erste Halbleiterkörper (10) GaN aufweist oder InGaN aufweist, und wobei der zweite und der dritte Halbleiterkörper (12) AlGaN aufweisen.
DE102005045542A 2004-09-24 2005-09-23 Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad Expired - Fee Related DE102005045542B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US61275604P 2004-09-24 2004-09-24
US60/612,756 2004-09-24
US11/232,646 US7417267B2 (en) 2004-09-24 2005-09-22 Non-planar III-nitride power device having a lateral conduction path
US11/232,646 2005-09-22

Publications (2)

Publication Number Publication Date
DE102005045542A1 DE102005045542A1 (de) 2006-05-11
DE102005045542B4 true DE102005045542B4 (de) 2008-04-30

Family

ID=36098030

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005045542A Expired - Fee Related DE102005045542B4 (de) 2004-09-24 2005-09-23 Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad

Country Status (3)

Country Link
US (1) US7417267B2 (de)
JP (1) JP4579116B2 (de)
DE (1) DE102005045542B4 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566913B2 (en) * 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
JP5036225B2 (ja) * 2006-06-13 2012-09-26 シャープ株式会社 ヘテロ接合電界効果型トランジスタ
JP2008004720A (ja) * 2006-06-22 2008-01-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP5260550B2 (ja) * 2007-01-10 2013-08-14 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法
US7821032B2 (en) * 2007-01-26 2010-10-26 International Rectifier Corporation III-nitride power semiconductor device
JP4938531B2 (ja) * 2007-04-09 2012-05-23 株式会社豊田中央研究所 半導体装置
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
JP5233174B2 (ja) * 2007-06-08 2013-07-10 サンケン電気株式会社 半導体装置
JP5245305B2 (ja) 2007-07-06 2013-07-24 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2009032796A (ja) * 2007-07-25 2009-02-12 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009099774A (ja) * 2007-10-17 2009-05-07 Sharp Corp ヘテロ接合電界効果型トランジスタ
JP2009111217A (ja) 2007-10-31 2009-05-21 Toshiba Corp 半導体装置
EP2096675B1 (de) * 2008-02-28 2013-08-21 Universität Ulm III-V Nitrid Halbleiterbauelement mit einer Diamantschicht.
DE102009018054B4 (de) 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US7999287B2 (en) 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
JP5569450B2 (ja) * 2011-03-29 2014-08-13 住友電気工業株式会社 半導体装置およびその製造方法
US20140203329A1 (en) * 2011-06-03 2014-07-24 Summitomo Electric Industries, Ltd. Nitride electronic device and method for fabricating nitride electronic device
JP5653326B2 (ja) * 2011-09-12 2015-01-14 株式会社東芝 窒化物半導体装置
US9024356B2 (en) 2011-12-20 2015-05-05 Infineon Technologies Austria Ag Compound semiconductor device with buried field plate
US9525054B2 (en) * 2013-01-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
CN104051514B (zh) 2013-03-13 2017-01-11 中央大学 半导体装置与其制造方法
US9728630B2 (en) * 2014-09-05 2017-08-08 Infineon Technologies Austria Ag High-electron-mobility transistor having a buried field plate
US10090406B2 (en) 2014-09-18 2018-10-02 Infineon Technologies Austria Ag Non-planar normally off compound semiconductor device
TWI662700B (zh) * 2015-08-28 2019-06-11 晶元光電股份有限公司 半導體單元
US9941384B2 (en) 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
JP6734241B2 (ja) * 2017-09-19 2020-08-05 株式会社東芝 半導体装置及びその製造方法
JP2019169572A (ja) * 2018-03-22 2019-10-03 株式会社東芝 半導体装置及びその製造方法
US10756207B2 (en) * 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157355A1 (en) * 2003-02-06 2004-08-12 Kabushiki Kaisha Toyota Chuo Kenyusho Group III nitride semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189674A (ja) * 1984-10-09 1986-05-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US4704622A (en) * 1985-11-27 1987-11-03 American Telephone And Telegraph Company, At&T Bell Laboratories Negative transconductance device
EP0386388A1 (de) * 1989-03-10 1990-09-12 International Business Machines Corporation Methode zum epitaktischen Aufwachsen einer halbleitenden Struktur
US5266506A (en) * 1990-07-31 1993-11-30 At&T Bell Laboratories Method of making substantially linear field-effect transistor
JPH04333242A (ja) * 1991-05-08 1992-11-20 Hitachi Ltd 電界効果トランジスタ
US5436474A (en) * 1993-05-07 1995-07-25 Board Of Regents Of The University Of Texas System Modulation doped field effect transistor having built-in drift field
JP3360105B2 (ja) * 1994-03-04 2002-12-24 富士通株式会社 半導体装置の製造方法
US5892247A (en) * 1994-10-24 1999-04-06 Kabushiki Kaisha Toshiba Semiconductor device and a manufacturing method thereof
DE19522351A1 (de) * 1995-06-20 1997-01-09 Max Planck Gesellschaft Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen
US6072197A (en) * 1996-02-23 2000-06-06 Fujitsu Limited Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy
JP2000021897A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 電界効果トランジスタおよびその製造方法
KR100359739B1 (ko) * 2000-12-28 2002-11-09 한국과학기술연구원 이종 단결정박막의 접합 및 덧성장방법
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6674101B2 (en) * 2001-06-01 2004-01-06 Furukawa Electric Co Ltd GaN-based semiconductor device
US7439555B2 (en) * 2003-12-05 2008-10-21 International Rectifier Corporation III-nitride semiconductor device with trench structure
US7364988B2 (en) * 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157355A1 (en) * 2003-02-06 2004-08-12 Kabushiki Kaisha Toyota Chuo Kenyusho Group III nitride semiconductor device
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子

Also Published As

Publication number Publication date
DE102005045542A1 (de) 2006-05-11
US7417267B2 (en) 2008-08-26
JP4579116B2 (ja) 2010-11-10
US20060065912A1 (en) 2006-03-30
JP2006100820A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
DE102005045542B4 (de) Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad
DE112006001751B4 (de) Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102004058431B4 (de) III-Nitrid Halbleitervorrichtung mit Grabenstruktur
DE112006001893B4 (de) Normalerweise abgeschaltetes Gruppe-III-Nitrid-Halbleiter-Bauteil und Verfahren zur Herstellung desselben
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
DE112008001039B4 (de) III-Nitrid-Halbleitervorrichtung mit reduziertem elektrischen Feld zwischen Gate und Drain
EP2465142B1 (de) Halbleiterstruktur
DE102005048102B4 (de) Interdigitaler Gleichrichter mit mehrkanaliger Gruppe-III-Nitrit-Heterostruktur
DE112010001556B4 (de) Rückdiffusionsunterdrückende Strukturen
DE102009028555B4 (de) Transistor
DE112005000223T5 (de) Verbesserte Betriebsweise mit III-nitrierten Feldeffekttransistoren
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE102016125865B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE112020005904T5 (de) Ill-NITRID-TRANSISTOR MIT MODIFIZIERTER DRAIN-ZUGRIFFSREGION
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102013103966B4 (de) Kontaktstrukturen für Verbindungshalbleitervorrichtungen und Herstellungsverfahren hierfür
DE102010054722A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102012111830B4 (de) III-V Halbleiterbauelement mit vergrabenen Kontakten und Herstellungsverfahren dafür
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: DR. WEITZEL & PARTNER, 89522 HEIDENHEIM

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee