JP3360105B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3360105B2 JP3360105B2 JP03488394A JP3488394A JP3360105B2 JP 3360105 B2 JP3360105 B2 JP 3360105B2 JP 03488394 A JP03488394 A JP 03488394A JP 3488394 A JP3488394 A JP 3488394A JP 3360105 B2 JP3360105 B2 JP 3360105B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- plane
- region along
- substrate
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 102
- 229910052799 carbon Inorganic materials 0.000 claims description 80
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 58
- 239000012535 impurity Substances 0.000 claims description 51
- 238000005253 cladding Methods 0.000 claims description 34
- 150000001875 compounds Chemical class 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910052711 selenium Inorganic materials 0.000 claims description 7
- 229910021476 group 6 element Inorganic materials 0.000 claims description 3
- 150000002902 organometallic compounds Chemical class 0.000 claims description 2
- 229910052717 sulfur Inorganic materials 0.000 claims description 2
- 150000002736 metal compounds Chemical class 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 91
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 28
- 239000010408 film Substances 0.000 description 14
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 14
- 230000007423 decrease Effects 0.000 description 10
- 239000002994 raw material Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 240000002329 Inga feuillei Species 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004871 chemical beam epitaxy Methods 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
- H01S5/18352—Mesa with inclined sidewall
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2238—Buried stripe structure with a terraced structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
- H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
- H01S5/2235—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface with a protrusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
- H01S5/3077—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
- H01S5/3077—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping
- H01S5/3081—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping using amphoteric doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34326—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on InGa(Al)P, e.g. red laser
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Nanotechnology (AREA)
- Geometry (AREA)
- Materials Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
- Bipolar Transistors (AREA)
Description
し、特に、III−V族化合物半導体を使用してpn接
合を形成する半導体装置の製造技術に関する。
基板上、特に平坦な(100)面のGaAs、InP等
の基板上に作製されていた。これは、(100)面基板
上に優れた品質の半導体結晶をエピタキシャル成長する
ことが比較的容易であるためである。また、自然劈開に
より、ウエハから容易に微小な半導体装置を分離するこ
とができるためである。
なく、他の面方位を持つ基板上、さらには表面に段差、
溝またはリッジ等を形成した基板上に半導体結晶をエピ
タキシャル成長し、新しい構造の半導体装置を作製する
ことが研究されている。(100)面以外の面方位基板
や段差、溝またはリッジ等を形成した基板上に半導体装
置を形成することにより、(100)面基板では実現が
困難であった優れた特性を有する半導体装置を作製でき
る可能性がある。
加により半導体結晶の導電型とキャリア濃度を制御する
ことが重要な技術である。従って、半導体基板上へのエ
ピタキシャル成長におけるp型またはn型不純物のドー
ピング特性の面方位依存性を知ることが重要になる。
PE)を使用して、III−V族化合物半導体へのII
族アクセプタ(Zn及びMg)、VI族ドナー(Se)
及びIV族ドナー(Si)等のドーピング特性の面方位
依存性について調査した(近藤、他、"Crystal orienta
tion dependence of impurity dopant incorporationin
MOVPE-grown III-V materials",J. Crystal Growth,vo
l.124,p.449,1992 )。
位が(100)以外の、または表面に段差、溝またはリ
ッジ等が形成され、V族元素にAsを含むIII−V族
化合物半導体基板を使用した、新たな半導体装置の製造
技術を提供することである。
0)面から(111)A面方向に0°よりも大きく25
°未満の範囲で傾斜した面方位を有するIII−V族化
合物半導体の基板を準備する工程と、前記基板上に、少
なくともIII族原料またはV族原料のいずれか一方に
炭素を含む有機金属化合物を使用して、少なくとも積極
的には不純物を添加しないで電子走行層をエピタキシャ
ルに結晶成長する工程と、該電子走行層よりも禁制帯幅
の大きい材料からなる電子供給層をエピタキシャルに結
晶成長する工程とを含む。
(100)面が表出した平坦面と、(n11)B面(n
は、1<または≒n、の実数)あるいは(m11)A面
(mは、4<または≒m、の実数)が表出した斜面とを
含む表面を有するIII−V族化合物半導体の段差基板
を準備する工程と、前記段差基板の上に、少なくとも不
純物として炭素を添加して、前記斜面に沿う領域でn
型、前記平坦面に沿う領域でp型になるようにIII−
V族化合物半導体をエピタキシャルに成長するエピタキ
シャル成長工程とを含む。
(100)面が表出した平坦面と、(n11)B面(n
は、1<または≒n、の実数)が表出した斜面とを含む
表面を有するIII−V族化合物半導体の段差基板を準
備する工程と、前記段差基板の上に、p型不純物として
の炭素とn型不純物を同時にまたは交互にドーピングし
つつ、前記斜面に沿う領域でn型、前記平坦面に沿う領
域でp型になるようにIII−V族化合物半導体をエピ
タキシャルに成長するエピタキシャル成長工程とを含
む。
i<jまたはi≒jを表し、面方位を記号「≒」を用い
て表した場合は、当該面方位から±5℃程度傾いている
面方位まで含むものとする。
は≒3、の実数)等のp型不純物としての炭素の取り込
み量が多い面が表出した基板を使用して半導体装置を作
製することにより、正孔濃度の高いエピタキシャル層を
容易に形成することができる。例えば、正孔濃度の高い
HBTのベース層を形成することが容易になり、HBT
の特性を向上することができる。
面方向に0°よりも大きく35°以下の範囲で傾斜した
面等の炭素を取り込みにくい面が表出した基板を使用す
ることにより、炭素による汚染を抑制し、高純度のエピ
タキシャル層を成長することができる。例えば、高純度
のHEMTの電子走行層を形成することが容易になり、
HEMTの特性を向上することができる。
キシャル層を形成す場合に、V/III比を適当に選択
することにより、成長面の面方位によってp型またはn
型のエピタキシャル層を形成することができる。エピタ
キシャル層がp型となる面方位が表出した領域と、n型
となる面方位が表出した領域を有する基板上にエピタキ
シャル成長することにより、選択的にn型領域とp型領
域を形成することができる。
つエピタキシャル成長しても、成長面の面方位によって
p型またはn型のエピタキシャル層を形成することがで
きる。
純物のドーピング特性の面方位依存性について説明す
る。
GaAsにおける正孔濃度及び炭素濃度の面方位依存性
を示す。横軸は、GaAs基板の面方位を(100)面
からのオフセット角で表す。横軸の中央は(100)面
を表し、中央から右側は基板面を〔011〕方向に変化
させた場合のオフセット角を表し、中央から左側は基板
面を〔01−1〕方向に変化させた場合のオフセット角
を表す。すなわち、図の右半分はA面を、左半分はB面
を表す。なお、図中にオフセット角に対応する代表的な
面指数を示している。縦軸は、正孔または炭素濃度を単
位cm-3で表す。
(TMGa)、V族原料としてアルシン(AsH3 )を
用い、圧力6.6×103 Pa、AsH3 分圧5.5P
aで成長を行った。図中○及び●は、それぞれ基板温度
720℃で成長した場合の炭素濃度及び正孔濃度を示
し、△は基板温度690℃で成長した場合の正孔濃度を
示す。炭素濃度は二次イオン質量分析(SIMS)によ
り、正孔濃度はC−V特性を測定することにより求め
た。両測定値がほぼ一致していることから、結晶中に取
り込まれた炭素はほぼ完全にイオン化している(活性化
している)ことが判る。
向に変化させた場合には、オフセット角が約20°ま
で、すなわち(100)面から(411)A面の間は、
オフセット角が大きくなると正孔濃度はしだいに減少す
る。さらにオフセット角を約25°まで大きくし(31
1)A面とすると正孔濃度が急激に増加し、(100)
面のときの正孔濃度の約10倍になる。(311)A面
よりもさらにオフセット角を大きくしても、正孔濃度は
ほとんど変化しない。
合には、オフセット角が約25°まで、すなわち(10
0)面から(311)B面の間は、オフセット角が大き
くなるとA面同様に正孔濃度は次第に減少する。(31
1)B面と(211)B面との間で正孔濃度は極小値を
とり、さらにオフセット角を大きくすると正孔濃度は増
加に転じる。
きで、正孔濃度の面方位依存性は同様の傾向を示す。ま
た、正孔濃度と炭素濃度とはほぼ一致しており、正孔濃
度の面方位依存性は炭素濃度の面方位依存性をそのまま
反映していると考えられる。このように、取り込まれる
炭素濃度は面方位に大きく依存する。このような複雑な
依存性を有することは上記実験により初めて明らかにな
った。
AlGaAsにおける正孔濃度及び炭素濃度の面方位依
存性を示す。横軸及び縦軸は、図1と同様にそれぞれ
(100)面からのオフセット角、及び正孔または炭素
濃度を表す。
ム(TMAl)とTMGaもしくはトリエチルガリウム
(TEGa)、V族原料としてAsH3 を用い、圧力
6.6×103 Pa、基板温度720℃で成長を行っ
た。図中○は炭素濃度、●、□及び△は正孔濃度を示
す。○、●及び□はGa原料としてTEGaを使用した
場合、△はTMGaを使用した場合を示し、○及び●は
AsH3 分圧が5.5Pa、□及び△は43Paの場合
を示す。
(411)A面の間は、オフセット角が大きくなると正
孔濃度はしだいに減少する。さらにオフセット角を約2
5°まで大きくし(311)A面とすると正孔濃度が急
激に増加する。
合には、(100)面から(311)B面の間は、オフ
セット角が大きくなると正孔濃度は次第に減少する。ほ
ぼ(311)B面で極小値をとり、さらにオフセット角
を大きくすると正孔濃度は増加に転じる。
TMGaを使用した場合では、基板面の(100)面か
らのオフセット角に対する正孔濃度の変化は同様の傾向
を示す。また、AsH3 分圧が5.5Paのときは、4
3Paのときに比べて正孔濃度が高いが、オフセット角
に対する正孔濃度の変化は同様の傾向を示す。
各種半導体装置の製造に適用することができる。例え
ば、高濃度のp型ドーピングを行いたい場合は、(10
0)面よりも(311)Aから(111)A面を使用す
ることが好ましいことがわかる。逆に、炭素不純物によ
る汚染をできるだけ抑制したい場合には、(100)面
よりも(411)A面、(511)A面近傍、あるいは
(311)B面、(211)B面近傍を用いるほうが好
ましいことがわかる。
バイポーラトランジスタ(HBT)の断面図を示す。
(311)A面のSiドープn+ 型GaAs基板1上に
Siドープn+ 型GaAsバッファ層2、Siドープn
型GaAsコレクタ層3、Cドープp+ 型GaAsベー
ス層4、Siドープn型AlGaAsエミッタ層5及び
Siドープn+ 型GaAsキャップ層6がエピタキシャ
ルに成長されている。
度670〜730℃、成長圧力6.6×103 〜1.0
×104 Paで行った。Alの原料としてTMAl、G
aの原料としてTMGaまたはTEGa、Asの原料と
してAsH3 、キャリアガスとして水素を使用し、全ガ
ス流量を8l/minの条件で行った。
018cm-3、n+ 型GaAsバッファ層2の電子濃度は
4×1018cm-3、膜厚は1.0μm、n型GaAsコ
レクタ層3の電子濃度は4×1018cm-3、膜厚は0.
5μm、p+ 型GaAsベース層4の正孔濃度は1019
〜1020cm-3、膜厚は0.01〜0.1μm、n型A
lGaAsエミッタ層5の電子濃度は1×1018c
m-3、膜厚は0.5μm、n+ 型GaAsキャップ層6
の電子濃度は4×1018cm-3、膜厚は0.1μmであ
る。
GaAsエミッタ層5が、所定のエミッタ領域を残して
選択的にエッチングされ、p+ 型GaAsベース層4の
一部を露出している。露出した表面には、ベース電極8
が設けられている。残されたn+ 型GaAsキャップ層
6の上面にはエミッタ電極9が設けられている。
8の外側部分が途中までエッチングされ、2段のメサ状
構造とされている。n+ 型GaAs基板1の下面には、
コレクタ電極7が設けられている。
濃度のドーピングが要求される。従って、急峻にドーピ
ング量を変化させることが必要となる。(311)A面
基板を使用することにより、(100)基板を使用した
場合に比べて約10倍の炭素をドーピングできる。この
ため、非常に薄い高濃度のベース領域を容易に形成する
ことができる。なお、(311)A面の代わりに(21
1)A面や(111)A面を用いてもほぼ同様の高い炭
素濃度を実現できる。
移動度トランジスタ(HEMT)の断面図を示す。(3
11)B面のアンドープまたはCrドープの半絶縁性G
aAs基板10上に酸素ドープ半絶縁性AlGaAsま
たはGaAsバッファ層11、アンドープGaAs電子
走行層12、アンドープAlGaAsまたはInGaP
スペーサ層13、SiまたはSeドープAlGaAsま
たはInGaP電子供給層14及びSiドープn+ 型G
aAsコンタクト層15がエピタキシャルに成長されて
いる。各層の成長は、図3(A)と同様の条件である。
にエッチングされ、底面に電子供給層14の表面が露出
した開口が設けられている。露出した電子供給層14の
表面にショットキ接触するゲート電極18が形成されて
いる。また、開口の両側に残されたコンタクト層15の
表面には、それぞれオーム接触のソース電極16及びド
レイン電極17が形成されている。
くするため、及び集積化した場合のサイドゲート効果を
抑制するために、残留不純物の少ない高純度の電子走行
層が要求される。なお、MOVPEによるGaAsの主
な残留不純物はCまたはSi等である。(311)B面
の基板を用いることにより、GaAs層へのCのドーピ
ングを抑制することができ、(100)面を使用した場
合に比べてより高純度の電子走行層を形成することが可
能になる。
面から(111)B面方向に傾斜した面方位を有する基
板を使用することにより、(100)面を使用した場合
よりもCのドープ量を抑制することができる。なお、
(100)面からのオフセット角が35°以上になると
基板の表面状態が悪くなるため、オフセット角は35°
以下が好ましい。また、(411)A面等の(100)
面から(111)A面方向に0°よりも大きく25°未
満の範囲で傾斜した面方位を有する炭素取り込み量が少
ない面を使用してもよい。また、電子走行層として、V
族元素にAsを含むInGaAs等を使用しても同様の
効果が期待できる。
4〜図10を参照して説明する。図4は、MOVPEに
よる成膜時のV/III比、またはAsH3 分圧を変化
させたときのCドープGaAs層のキャリア濃度の変化
を示す。横軸はV/III比またはAsH3 分圧を任意
目盛りで表し、縦軸はキャリア濃度を任意目盛りで表
す。
1)B面もしくは(411)A面、(100)面、及び
(311)A面基板上に形成したCドープGaAs層の
正孔濃度を示し、曲線a2、b2、c2は、それぞれ電
子濃度を表す。
/III比が増加すると、炭素の取り込みが抑制され、
正孔濃度が減少する。あるV/III比のところでp型
からn型へ反転し、その後電子濃度が増加する。p型か
らn型へ反転するV/III比は基板面方位によって異
なる。
(311)B面もしくは(411)A面、(100)
面、(311)A面の順に大きくなる。p型からn型へ
反転するV/III比が異なる特性を利用して、表面に
複数の面方位を持つ基板上に同一成膜工程でp型とn型
の領域をパターニングして形成することができる。以下
に、この特性を利用して基板上にp型及びn型領域をパ
ターニングする例について説明する。
aAs基板20に、上面が(100)面、斜面が(31
1)Bもしくは(411)A面等の(100)面よりも
炭素取り込み量が少ない面からなるリッジ24が設けら
れている。
ェットエッチング等で形成することができる。なお、ウ
ェットエッチングで形成されたリッジ24の斜面は、単
一の面方位を有する面ではなく、(311)Bもしくは
(411)A面の近傍の面も含まれるが、これら近傍の
面は機能上同等の面と考えることができる。以下、平坦
面及び斜面を単一の面方位で表すが、機能上同等と考え
ることができる近傍の面方位を有する面を含むものとす
る。
る条件でエピタキシャル成長すると、全面がp型のエピ
タキシャル層21が形成される。次に、V/III比を
増加してK2の条件で成長を行うと、(100)面の平
坦面に沿う領域はp型、(311)Bもしくは(41
1)A面の斜面部分はn型であるエピタキシャル層22
が形成される。従って、1回の成膜工程でp型領域中2
2aにストライプ状のn型領域22bを形成することが
できる。
件で成膜を行うと全面がn型のエピタキシャル層23が
形成される。なお、この方法で形成した全面がp型のエ
ピタキシャル層21は、平坦面に沿う領域と斜面に沿う
領域で正孔濃度が異なり、平坦面に沿う領域で正孔濃度
が高く、斜面に沿う領域で正孔濃度が低い。
るいは(411)A面を斜面とする場合について示した
が、(n11)B面(nは、1<または≒n、の実
数)、または(m11)A面(mは、4<または≒m、
の実数)を使用してもよい。
aAs基板30の表面に、上面が(100)面、斜面が
(311)A面等の(100)面よりも炭素取り込み量
が多い面からなるリッジ34が設けられている。
はK2となる条件で成長すると、全面がp型のエピタキ
シャル層31が形成される。次に、V/III比を増加
してK3の条件で成長を行うと、(100)面の平坦面
に沿う領域はn型、(311)A面の斜面に沿う領域が
p型であるエピタキシャル層32が形成される。従っ
て、1回の成膜工程でn型領域32a中にストライプ状
のp型領域32bを形成することができる。さらに、V
/III比を増加してK4の条件で成膜を行うと全面が
n型のエピタキシャル層33が形成される。
A面が表出した平坦面と(311)A〜(211)A面
の斜面44とを有する基板40上に炭素ドープ層を成膜
した場合を示す。
る条件で成長すると、全面がp型のエピタキシャル層4
1が形成される。次に、V/III比を増加してK2ま
たはK3の条件で成長を行うと、平坦面に沿う領域はn
型、斜面に沿う領域がp型であるエピタキシャル層42
が形成される。従って、1回の成膜工程でn型領域中に
ストライプ状のp型領域を形成することができる。さら
に、V/III比を増加してK4の条件で成膜を行うと
全面がn型のエピタキシャル層43が形成される。
成長する場合について説明したが、V族元素としてAs
を含むものであれば、AlGaAs等の他のIII−V
族化合物半導体を成長する場合でも同様に面方位に従っ
てパターニングされたn型及びp型領域を形成すること
ができる。
同程度である(111)A〜(311)A面を用いても
よい。また、斜面には、(111)A〜(311)A面
よりも炭素の取り込み量が少ない(n11)A面(n
は、4<または≒n、の実数)を用いてもよい。
有機金属を使用して炭素をドーピングする場合について
説明したが、単独の炭素ドーピング源を用いてその供給
量を変化させても同様の効果を得ることができる。ま
た、上記例では、単純なリッジが形成されている場合に
ついて説明したが、所望の形状にリッジ、溝、段差等を
パターニングすることにより、所望の形状のp型及びn
型のパターンを形成することができる。
く、炭素と他の不純物との同時ドーピングを行って、p
型及びn型領域をパターニングして形成するための原理
について説明する。
Eにより形成する場合のSi濃度の面方位依存性を示
す。GaAs層の成長温度は670℃、使用したドーピ
ングガスはジシラン(Si2 H6 )である。横軸は図1
と同様に(100)面からのオフセット角を表し、図の
右半分がA面、左半分がB面を表す。縦軸は、キャリア
濃度またはSi濃度を任意目盛りで表す。図中○はSi
濃度、●はキャリア濃度を示す。
度はほぼ等しく、また、基板の面方位にほとんど依存し
ない。なお、ドーピングガスとしてモノシラン(SiH
4 )を用いても、ジシランと比較すれば幾分面方位依存
性が生じるが炭素と比べれば著しく面方位依存性の少な
いSiドーピングが行える。
ものであり、曲線bはC濃度、点線a、a1はSi濃度
を表す。点線aは、Siのドーピング量が(100)面
におけるCのドーピング量よりも少なく、(411)A
面におけるドーピング量よりも多くなる条件でエピタキ
シャル成長した場合を示し、点線a1は、Siのドーピ
ング量が(100)面におけるCのドーピング量よりも
多く、(311)A面におけるドーピング量よりも少な
くなる条件でエピタキシャル成長した場合を示す。
線aの条件とし、CとSiを同時にドーピングした場合
のキャリア濃度の面方位依存性を示す。SiはIII族
元素と置き代わってn型不純物となり、CはV族元素と
置き代わってp型不純物となる。従って、(100)面
近傍の基板表面上に成長すると、Siのドープ量よりも
Cのドープ量の方が多いためp型となる。
ト角が増大すると、Cのドープ量が減少しSiのドープ
量に近づく。このため、正孔濃度は減少する。さらに、
オフセット角が増大するとCのドープ量がSiのドープ
量よりも少なくなる。このため、電子が多数キャリアと
なり、導電型はn型となる。
までオフセット角を大きくすると、C濃度はますます減
少し、電子濃度が増加する。(311)A面までオフセ
ット角を増大すると、C濃度が急激に増加しSi濃度以
上になる。このため、導電型は再びp型となり、正孔濃
度は(100)面上に成長した場合よりも高くなる。
するとC濃度は次第に減少し、(311)B〜(21
1)B面近傍でC濃度が極少となる。このため、オフセ
ット角を大きくするにつれて電子濃度は徐々に増加し、
(311)B〜(211)B面近傍で極大となる。
条件で同時にドープすると、基板の面方位によってエピ
タキシャル層の導電型及びキャリア濃度を制御すること
ができる。従って、表面に部分的に異なる面方位を持つ
基板上にC及びSiを同時にドーピングしながらエピタ
キシャル成長することにより、p型及びn型の領域を同
時に形成することができる。
基板表面上にp型及びn型の領域を選択的に形成する例
を示す。図8(A)は、(100)面近傍でp型、(n
11)B面(nは、1<または≒n、の実数)でn型と
なる特性を利用した例を示す。(100)面基板50の
表面に(n11)B面(nは、1<または≒n、の実
数)を斜面に持つリッジ53が〔0−1−1〕方向に延
在して形成されている。まず、Cのみをドーピングして
全面がp型のエピタキシャル層51を形成する。エピタ
キシャル層51の斜面に沿う領域では平坦面に沿う領域
よりもCの取り込みが少ないため、正孔濃度が低い。次
に、図7の上図の点線aで示す条件でCとSiを同時に
ドーピングする。図7の下図に表すように、斜面に沿う
領域で導電型がn型になる。従って、平坦面に沿う領域
でp型、斜面に沿う領域でn型のエピタキシャル層52
が形成される。
(n11)A面(nは、4<または≒n、の実数)でn
型となる特性を利用した例を示す。(100)面基板6
0の表面に(n11)A面(nは、4<または≒n、の
実数)を斜面に持つリッジ63が〔01−1〕方向に延
在して形成されている。まず、Cのみをドーピングして
全面がp型のエピタキシャル層61を形成する。次に、
CとSiを同時にドーピングしてエピタキシャル成長す
ることにより、平坦面に沿う領域でp型、斜面に沿う領
域でn型のエピタキシャル層62が形成される。
<または≒n、の実数)でn型、(m11)A面(m
は、1<または≒m<または≒3、の実数)でp型とな
る特性を利用した例を示す。(n11)A面(nは、4
<または≒n、の実数)を主面に持つ基板70の表面に
(m11)A面(mは、1<または≒m<または≒3、
の実数)の斜面を有する段差73が〔01−1〕方向に
延在して形成されている。まず、Cのみをドーピングし
て全面がp型のエピタキシャル層71を形成する。次
に、CとSiを同時にドーピングしてエピタキシャル成
長することにより、平坦面に沿う領域でn型、斜面に沿
う領域でp型のエピタキシャル層72が形成される。
用いた場合を示したが、その他のn型不純物を使用して
もよい。図9は、n型不純物としてSeを使用してGa
As層をエピタキシャル成長した場合の不純物濃度の面
方位依存性を示す。横軸は面方位、縦軸は不純物濃度及
びキャリア濃度を任意目盛りで表す。曲線aはC濃度、
曲線bはSe濃度を示す。C濃度の面方位依存性は図1
に示すものと同様である。Se濃度は(100)面から
(111)A面方向に傾くにつれて徐々に減少する。な
お、(100)面及び(411)A面でSe濃度がC濃
度よりも高く、(311)A面でC濃度がSe濃度より
も高い条件でエピタキシャル成長を行った場合を示す。
1)A面の間ではSe濃度の方がC濃度よりも高く、エ
ピタキシャル層の導電型はn型となる。また、(31
1)A面〜(111)A面の範囲では、C濃度の方高く
なりエピタキシャル層の導電型はp型となる。従って、
電子濃度は(100)面から(411)A面方向に傾く
につれて点線cのように徐々に減少する。正孔濃度は
(311)A面〜(111)A面の間で点線dのように
ほぼ一定となる。
り、p型及びn型のエピタキシャル層を選択的に形成す
る例を示す。図10(A)は、(100)面でn型、
(311)A〜(111)A面でp型になる特性を利用
した例を示す。(100)面基板80の表面に(n1
1)A面(nは、1<または≒n<または≒3、実数)
を斜面に持つリッジ83が形成されている。まず、Cの
みをドーピングして全面がp型のエピタキシャル層81
を形成する。次に、CとSeを同時にドーピングしてエ
ピタキシャル成長することにより、平坦面に沿う領域で
n型、斜面に沿う領域でp型のエピタキシャル層82が
形成される。
4<または≒n、の実数)でn型、(311)A〜(1
11)A面でp型になる特性を利用した例を示す。(n
11)A面(nは、4<または≒n、の実数)を主面に
持つ基板90の表面に(m11)A面(mは、1<また
は≒m<または≒3、の実数)の斜面を有する段差93
が形成されている。まず、Cのみをドーピングして全面
がp型のエピタキシャル層91を形成する。次に、Cと
Seを同時にドーピングしてエピタキシャル成長するこ
とにより、平坦面に沿う領域でn型、斜面に沿う領域で
p型のエピタキシャル層92が形成される。
時ドーピングすることにより、n型領域とp型領域を選
択的に形成することができる。なお、図9、図10では
n型不純物としてSeを用いる場合について説明した
が、S等の他のVI族元素を用いても同様の効果が期待
できる。
位依存性、及びC、Si、Se等の取り込み量の面方位
依存性の相違を利用して波長0.78〜0.98μmの
半導体レーザを作製する実施例について説明する。
ザの断面図を示す。第3の実施例による半導体レーザ
は、(100)面と(311)A面における不純物取り
込み量の差を利用したものである。(100)面を主面
とするn+ 型GaAs基板100の表面にほぼ(31
1)A面を斜面とするV字状の溝110が〔01−1〕
方向に延在して形成されている。GaAs基板100に
は、n型不純物としてSiが4×1018cm-3添加され
ている。
型GaAsバッファ層101が厚さ約1.0μm形成さ
れている。このGaAsバッファ層101には、n型不
純物としてSiが1×1018cm-3添加されている。
は、n型AlGaAsクラッド層102が厚さ約2.0
μm形成されている。AlGaAsクラッド層102に
は、n型不純物としてSiが5×1017cm-3添加され
ている。
プのGaAsもしくはAlGaAsの活性層、またはG
aAs/InGaAs/GaAs歪量子井戸活性層10
3が形成されている。
クラッド層104が厚さ約0.2μm形成されている。
AlGaAsクラッド層104には、p型不純物として
Cが1×1018cm-3添加されている。
は、電流狭窄層105が厚さ約0.2μm形成されてい
る。電流狭窄層105は、図4に示すV/III比を適
当に選択する方法、または図7に示すCとSiを同時ド
ーピングする方法により形成される。
する場合には、図4に示すV/III比がK3となるよ
うな条件で成長させる。V/III比がK3となる条件
では、エピタキシャル層は(100)面ではn型とな
り、(311)A面ではp型となる。従って、図11の
電流狭窄層105の平坦面に沿う領域はn型、斜面に沿
う領域はp型となる。
度が1×1018cm-3となるようなV/III比を選択
することが好ましい。CとSiを同時にドーピングする
方法で形成する場合には、図7の上図において、Si濃
度が点線a1となるような条件で成長させる。すなわ
ち、(100)面においてはSi濃度がC濃度よりも高
くなるためn型となり、(311)A面においては逆に
p型となる。従って、図11の電流狭窄層105の平坦
面に沿う領域はn型、斜面に沿う領域はp型となる。な
お、この場合も、n型領域及びp型領域でキャリア濃度
が1×1018cm-3となるようなV/III比を選択す
ることが好ましい。
Asクラッド層106が厚さ約1.6μm形成されてい
る。AlGaAsクラッド層106には、p型不純物と
してCが1×1018cm-3添加されている。
では、AlGaAsクラッド層104、電流狭窄層10
5、AlGaAsクラッド層106の3層は全てp型と
なる。一方、平坦面に沿う領域では、AlGaAsクラ
ッド層104、106に挟まれた電流狭窄層105がn
型となる。
は、p+ 型GaAsコンタクト層107が厚さ約0.5
μm形成されている。GaAsコンタクト層107に
は、p型不純物としてCまたはZnが5×1018cm-3
添加されている。
極108、GaAs基板100の裏面には負電極109
が形成されている。正電極108、負電極109の間に
電圧を印加すると、電流狭窄層105とクラッド層10
4との間のpn接合が逆バイアスされる。このため、平
坦面に沿う領域には電流が流れず、斜面に沿う領域に電
流が集中する。このため、活性層103の斜面に沿う領
域で効率的にレーザ発振を行うことが可能になる。な
お、レーザ共振器には自然劈開で得られる(01−1)
面及び(0−11)面を用いる。
A面を使用する例について示したが、(100)面より
も炭素取り込み量が多い(111)A〜(311)A面
を使用してもよい。
ザの断面図を示す。第4の実施例による半導体レーザ
は、(511)A面〜(411)A面と(311)A面
における不純物取り込み量の差を利用したものである。
n+ GaAs基板120は、(511)A面〜(41
1)A面の主面を持ち、表面には、ほぼ(311)A面
を斜面とする段差130が〔01−1〕方向に延在して
形成されている。
と同様に、n+ 型GaAsバッファ層121、n型Al
GaAsクラッド層122、アンドープのGaAsもし
くはAlGaAsの活性層、またはGaAs/InGa
As/GaAs歪量子井戸活性層123、p型AlGa
Asクラッド層124、電流狭窄層125、p型AlG
aAsクラッド層126、p+ 型GaAsコンタクト層
127が形成されている。
は正電極128、n+ 型GaAs基板の裏面には負電極
129が形成されている。電流狭窄層125のエピタキ
シャル成長は、CとSiを同時ドーピングし、図7の上
図に示す点線aまたa1のように、(411)A面〜
(511)A面でn型となり(311)A面でp型とな
るような条件で行う。このような条件で電流狭窄層12
5をエピタキシャル成長することにより、本実施例にお
いても、図11に示す第3の実施例と同様に、電流狭窄
層125の平坦面に沿う領域はn型、斜面に沿う領域は
p型となる。
Aまたは(511)A面、斜面が(311)A面である
例について示したが、基板主面が(n11)A面(n
は、4<または≒n、の実数)、斜面が(111)A〜
(311)A面であってもよい。
ザの断面図を示す。第5の実施例による半導体レーザ
は、(100)面と(411)A面もしくは(411)
B面における不純物取り込み量の差を利用したものであ
る。n+ 型GaAs基板140は、(100)面の主面
を持ち、表面には、ほぼ(411)A面を斜面とするV
字状の溝150a、150bが所定の間隔で〔01−
1〕方向に延在して形成されている。または、ほぼ(4
11)B面を斜面とするV字状の溝が所定の間隔で〔0
11〕方向に延在して形成されている基板を使用しても
よい。
と同様に、n+ 型GaAsバッファ層141、n型Al
GaAsクラッド層142、アンドープのGaAsもし
くはAlGaAsの活性層、またはGaAs/InGa
As/GaAs歪量子井戸活性層143、p型AlGa
Asクラッド層144、電流狭窄層145、p型AlG
aAsクラッド層146、p+ 型GaAsコンタクト層
147が形成されている。
面に沿う領域の上には正電極148、n+ 型GaAs基
板の裏面には負電極149が形成されている。互いに平
行に形成された2本の溝150a、150bのそれぞれ
の外側の斜面に沿う領域と平坦面に沿う領域との境界近
傍には、p+ 型GaAsコンタクト層147の表面から
電流狭窄層145の中間まで達する高抵抗領域151が
設けられている。これは、素子間分離を行うためであ
る。
は、CとSiを同時ドーピングし、図7の上図に示す点
線aのように、(411)A面または(411)B面で
n型となり(100)面でp型となるような条件で行
う。このような条件で電流狭窄層145をエピタキシャ
ル成長することにより、図11、図12の場合とは逆
に、電流狭窄層145の平坦面に沿う領域がp型、斜面
に沿う領域がn型となる。
すると、斜面に沿う領域でpn接合が逆バイアスされ
る。このため、電流が平坦面に沿う領域に集中して流れ
る。なお、図13では、斜面が(411)A面または
(411)B面である例について示したが、(100)
面よりも炭素取り込み量が少ない(n11)A面または
(n11)B面(nは、4<または≒n、の実数)であ
ってもよい。
と、エピタキシャル成長時のV/III比を適当に選択
することにより、またはCとSiを適当な条件で同時ド
ーピングすることにより、電流狭窄層を自己整合的に形
成することが可能となる。なお、図9で説明したように
Siの代わりにS、Se等のVI族元素を使用してもよ
い。
いて説明する。図14(A)は、第6の実施例による面
発光半導体レーザの断面図を示す。(100)面の主面
を有するn型GaAs基板160には、n型不純物とし
てSiが4×1018cm-3添加されている。GaAs基
板160の表面には、主面とのなす角が15〜35°の
斜面を有するメサ170が形成されている。
面に形成されたメサ170の斜視図を示す。メサ170
の斜面はA面の成分とB面の成分からなる。図7の上図
に示すように、C濃度に対するSiのドーピング条件が
点線aの関係になるような条件でエピタキシャル成長す
る場合には、B面方向では15〜35°の範囲ではn型
となり、A面方向では15〜20°の範囲でn型とな
る。従って、メサ170の斜面をこの範囲に含まれるよ
うに形成すると、CとSiの同時ドーピングにより平坦
面に沿う領域でp型、斜面に沿う領域でn型のエピタキ
シャル層を形成することができる。
バッファ層161が厚さ1.0μm形成されている。G
aAsバッファ層161には、n型不純物としてSiが
1×1018cm-3添加されている。
Alx Ga1-x As/Aly Ga1- y As等の組み合わ
せからなる薄膜多層n型分散ブラッグ反射層(DBR
層)162が形成されている。
プされたn型(Al0.7 Ga0.3 ) 0.5 In0.5 Pクラ
ッド層163が形成されている。n型AlGaInPク
ラッド層163の上には、アンドープ(Al)GaIn
PまたはGaInAsP井戸層と(Al0.4 Ga0.6 )
0.5 In0.5 Pバリア層からなる歪量子井戸活性層、及
びこの歪量子井戸活性層を挟むように形成されたn型及
びp型(Al0.4 Ga0.6 )0.5 In0.5 Pガイド層か
ら構成されるレーザ構造164が形成されている。
されたp型(Al0.7 Ga0.3 )0. 5 In0.5 Pクラッ
ド層165が形成されている。p型AlGaInPクラ
ッド層165の上には、p型Alx Ga1-x As/Al
y Ga1-y AsDBR層166が形成されている。p型
DBR層166の上には、CまたはZnがドープされた
p型GaAsコンタクト層167が形成されている。p
型GaAsコンタクト層167の平坦面に沿う領域の上
には正電極168が、n型GaAs基板160の裏面に
は負電極169が形成されている。
族原料を使用する場合にはV/III比を適当に選択し
たり、単独の炭素原料を使用する場合には炭素ドーピン
グ量を適当に調整することにより、平坦面に沿う領域の
導電型をp型、斜面に沿う領域の導電型をn型とするこ
とができる。また、CとSiのドーピング量を適当に調
整して同時にドーピングすることによっても平坦面に沿
う領域の導電型をp型、斜面に沿う領域の導電型をn型
とすることができる。
面発光レーザの構造を示したが、n型AlGaInPク
ラッド層163をn型AlGaAs層、レーザ構造16
4をGaAsバリア層とInGaAs歪活性層からなる
レーザ構造、p型AlGaInPクラッド層165をC
ドープp型AlGaAsクラッド層に代えることによ
り、発振波長0.78〜0.98μm帯の面発光レーザ
を作製することができる。この場合、p型AlGaAs
クラッド層及びp型DBR層形成時に、上述の方法と同
様に電流狭窄層を自己整合的に形成できる。
を取り囲むようにしてn型の領域を自己整合的に形成す
ることができる。電極168、169に所定の電圧を印
加すると、電流がp型GaAsコンタクト層167から
注入され、p型DBR層166を通ってレーザ構造16
4に注入される。この電流路の周囲にはpnp接合が形
成されており、一方のpn接合が逆バイアスされる。こ
のため、レーザ構造164の平坦面に沿う領域に電流を
集中して流すことができる。
タキシャル成長する場合について説明したが、有機金属
分子線エピタキシ(MOVPE)、ケミカルビームエピ
タキシ(CBE)等を用いてGaAs、AlGaAs等
のIII−V族化合物半導体または混晶をエピタキシャ
ル成長する場合にも同様の効果が期待できる。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
III−V族化合物半導体をエピタキシャル成長する場
合にp型不純物としての炭素を(100)面を用いた場
合よりも高濃度に添加することができる。また、逆に
(100)面を用いた場合よりも炭素の混入を抑制する
ことができる。これにより、より高性能のHBT、HE
MT等の半導体装置を作製することが可能になる。
己整合的にp型またはn型の領域を形成することができ
る。これにより、電流阻止領域を自己整合的に形成した
半導体レーザを作製することが可能になる。
ャル層の炭素濃度及びキャリア濃度の面方位依存性を示
すグラフである。
キシャル層の炭素濃度及びキャリア濃度の面方位依存性
を示すグラフである。
Tの断面図である。
ャル層のキャリア濃度のV/III比依存性を示すグラ
フである。
よって異なる特性を利用して、n型及びp型領域を選択
的に形成する例を示すための基板断面図である。
ャル層のSi濃度及びキャリア濃度の面方位依存性を示
すグラフである。
ャル層の炭素濃度、Si濃度及びキャリア濃度の面方位
依存性を示すグラフである。
とを利用して、n型及びp型領域を選択的に形成する例
を示すための基板断面図である。
ャル層の炭素濃度、Se濃度及びキャリア濃度の面方位
依存性を示すグラフである。
ことを利用して、n型及びp型領域を選択的に形成する
例を示すための基板断面図である。
断面図である。
断面図である。
断面図である。
断面図である。
ーサ層 14 SiまたはSeドープAlGaAsまたはIn
GaP電子供給層 15 Siドープn+ 型GaAsコンタクト層
Claims (17)
- 【請求項1】 (100)面から(111)A面方向に
0°よりも大きく25°未満の範囲で傾斜した面方位を
有するIII−V族化合物半導体の基板を準備する工程
と、 前記基板上に、少なくともIII族原料またはV族原料
のいずれか一方に炭素を含む有機金属化合物を使用し
て、少なくとも積極的には不純物を添加しないで電子走
行層をエピタキシャルに結晶成長する工程と、 該電子走行層よりも禁制帯幅の大きい材料からなる電子
供給層をエピタキシャルに結晶成長する工程とを含む半
導体装置の製造方法。 - 【請求項2】 (100)面が表出した平坦面と、(n
11)B面(nは、1<または≒n、の実数)あるいは
(m11)A面(mは、4<または≒m、の実数)が表
出した斜面とを含む表面を有するIII−V族化合物半
導体の段差基板を準備する工程と、 前記段差基板の上に、少なくとも不純物として炭素を添
加して、前記斜面に沿う領域でn型、前記平坦面に沿う
領域でp型になるようにIII−V族化合物半導体をエ
ピタキシャルに成長するエピタキシャル成長工程とを含
む半導体装置の製造方法。 - 【請求項3】 (100)面が表出した平坦面と、(n
11)A面(nは、1<または≒n<3、の実数)が表
出した斜面とを含む表面を有するIII−V族化合物半
導体の段差基板を準備する工程と、 前記段差基板の上に、少なくとも不純物として炭素を添
加して、前記斜面に沿う領域でp型、前記平坦面に沿う
領域でn型になるようにIII−V族化合物半導体をエ
ピタキシャルに成長するエピタキシャル成長工程とを含
む半導体装置の製造方法。 - 【請求項4】 (n11)A面(nは、4<または≒
n、の実数)が表出した平坦面と、(m11)A面(m
は、1<または≒m<または≒3、の実数)が表出した
斜面とを含む表面を有するIII−V族化合物半導体の
段差基板を準備する工程と、 前記段差基板の上に、少なくとも不純物として炭素を添
加して、前記斜面に沿う領域でp型、前記平坦面に沿う
領域でn型になるようにIII−V族化合物半導体をエ
ピタキシャルに成長するエピタキシャル成長工程とを含
む半導体装置の製造方法。 - 【請求項5】 前記エピタキシャル成長工程は、III
族原料として炭素を含む有機金属化合物を使用し、前記
段差基板の表面に表出した複数の面方位のうち所定の面
方位に沿う領域でp型、その他の面方位に沿う領域でn
型となるようにIII族原料分圧に対するV族原料分圧
比を制御しつつエピタキシャル成長を行う請求項2〜4
のいずれかに記載の半導体装置の製造方法。 - 【請求項6】 前記エピタキシャル成長工程は、前記段
差基板の表面に表出した複数の面方位のうち所定の面方
位に沿う領域でp型、その他の面方位に沿う領域でn型
となるように炭素ドーピング源の供給量を制御しつつエ
ピタキシャル成長を行う請求項2〜4のいずれかに記載
の半導体装置の製造方法。 - 【請求項7】 (100)面が表出した平坦面と、(n
11)B面(nは、1<または≒n、の実数)が表出し
た斜面とを含む表面を有するIII−V族化合物半導体
の段差基板を準備する工程と、 前記段差基板の上に、p型不純物としての炭素とn型不
純物を同時にまたは交互にドーピングしつつ、前記斜面
に沿う領域でn型、前記平坦面に沿う領域でp型になる
ようにIII−V族化合物半導体をエピタキシャルに成
長するエピタキシャル成長工程とを含む半導体装置の製
造方法。 - 【請求項8】 (100)面が表出した平坦面と、(n
11)A面(nは、4<または≒n、の実数)が表出し
た斜面とを含む表面を有するIII−V族化合物半導体
の段差基板を準備する工程と、 前記段差基板の上に、p型不純物としての炭素とn型不
純物を同時にまたは交互にドーピングしつつ、前記斜面
に沿う領域でn型、前記平坦面に沿う領域でp型になる
ようにIII−V族化合物半導体をエピタキシャルに成
長するエピタキシャル成長工程とを含む半導体装置の製
造方法。 - 【請求項9】 (100)面あるいは(n11)A面
(nは、4<または≒n、の実数)が表出した平坦面
と、(m11)A面(mは、1<または≒m<または≒
3、の実数)が表出した斜面とを含む表面を有するII
I−V族化合物半導体の段差基板を準備する工程と、 前記段差基板の上に、p型不純物としての炭素とn型不
純物を同時にまたは交互にドーピングしつつ、前記斜面
に沿う領域でp型、前記平坦面に沿う領域でn型になる
ようにIII−V族化合物半導体をエピタキシャルに成
長するエピタキシャル成長工程とを含む半導体装置の製
造方法。 - 【請求項10】 (100)面が表出した平坦面と、
(100)面からなる上面と、該上面を取り囲むように
形成された斜面からなるメサ構造とを表面に有するII
I−V族化合物半導体の段差基板を準備する工程と、 前記段差基板の上に、p型不純物としての炭素とn型不
純物を同時にまたは交互にドーピングしつつ、前記斜面
に沿う領域でn型、前記平坦面に沿う領域でp型になる
ようにIII−V族化合物半導体をエピタキシャルに成
長するエピタキシャル成長工程とを含む半導体装置の製
造方法。 - 【請求項11】 前記エピタキシャル成長工程は、前記
段差基板の表面に表出した複数の面方位のうち所定の面
方位に沿う領域でp型、その他の面方位に沿う領域でn
型となるように、前記p型不純物としての炭素の原料の
供給量と前記n型不純物の原料の供給量を制御しつつエ
ピタキシャル成長を行う請求項7〜10のいずれかに記
載の半導体装置の製造方法。 - 【請求項12】 前記n型不純物はシリコンである請求
項7〜11のいずれかに記載の半導体装置の製造方法。 - 【請求項13】 前記n型不純物はVI族元素である請
求項9記載の半導体装置の製造方法。 - 【請求項14】 前記n型不純物はSまたはSeである
請求項13記載の半導体装置の製造方法。 - 【請求項15】 (100)面が表出した平坦面と、
(n11)A面(nは、1<または≒n<3、の実数)
が表出した斜面を有するV字状溝とを表面に含むIII
−V族化合物半導体のV溝基板と、 前記V溝基板上に形成されたn側クラッド層と、 前記n側クラッド層上に形成された活性層と、 前記活性層上に形成され、不純物として炭素を含み、前
記平坦面に沿う領域でn型、前記斜面に沿う領域でp型
となる電流狭窄層を挟み込むように含んで形成されたp
側クラッド層とを含む半導体レーザ装置。 - 【請求項16】 (n11)A面(nは、4<または≒
n、の実数)が表出した2つの平坦面と、前記平坦面を
接続し、(m11)A面(mは、1<または≒m<また
は≒3、の実数)が表出した斜面を持つIII−V族化
合物半導体の段差基板と、 前記段差基板上に形成されたn側クラッド層と、 前記n側クラッド層上に形成された活性層と、 前記活性層上に形成され、前記平坦面に沿う領域でn
型、前記斜面に沿う領域でp型となる電流狭窄層を挟み
込むように含んで形成されたp側クラッド層とを含む半
導体レーザ装置。 - 【請求項17】 (100)面が表出した平坦面と、
(n11)A面(nは、4<または≒n、の実数)また
は(m11)B面(mは、4<または≒m、の実数)が
表出した斜面を有し、互いに平行に形成された2つのV
字状溝とを表面に含むIII−V族化合物半導体のV溝
基板と、 前記V溝基板上に形成されたn側クラッド層と、 前記n側クラッド層上に形成された活性層と、 前記活性層上に形成され、前記平坦面に沿う領域でp
型、前記斜面に沿う領域でn型となる電流狭窄層を挟み
込むように含んで形成されたp側クラッド層とを含む半
導体レーザ装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03488394A JP3360105B2 (ja) | 1994-03-04 | 1994-03-04 | 半導体装置の製造方法 |
EP95301369A EP0670592B1 (en) | 1994-03-04 | 1995-03-03 | Semiconductor devices and their manufacture utilizing crystal orientation dependence of doping |
DE69532055T DE69532055T2 (de) | 1994-03-04 | 1995-03-03 | Halbleitervorrichtungen sowie ihre Herstellung unter Verwendung der Kristallorientierungsabhängigheit der Datierungs |
US08/398,506 US5668048A (en) | 1994-03-04 | 1995-03-03 | Method of making a semiconductor device utilizing crystal orientation dependence of impurity concentration |
US08/789,665 US5783845A (en) | 1994-03-04 | 1997-01-27 | Semiconductor device and its manufacture utilizing crystal orientation dependence of impurity concentration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03488394A JP3360105B2 (ja) | 1994-03-04 | 1994-03-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07245315A JPH07245315A (ja) | 1995-09-19 |
JP3360105B2 true JP3360105B2 (ja) | 2002-12-24 |
Family
ID=12426544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03488394A Expired - Lifetime JP3360105B2 (ja) | 1994-03-04 | 1994-03-04 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5668048A (ja) |
EP (1) | EP0670592B1 (ja) |
JP (1) | JP3360105B2 (ja) |
DE (1) | DE69532055T2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19640003B4 (de) * | 1996-09-27 | 2005-07-07 | Siemens Ag | Halbleitervorrichtung und Verfahren zu dessen Herstellung |
US6181723B1 (en) * | 1997-05-07 | 2001-01-30 | Sharp Kabushiki Kaisha | Semiconductor light emitting device with both carbon and group II element atoms as p-type dopants and method for producing the same |
US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
TW483171B (en) * | 2000-03-16 | 2002-04-11 | Trw Inc | Ultra high speed heterojunction bipolar transistor having a cantilevered base. |
JP3585817B2 (ja) * | 2000-09-04 | 2004-11-04 | ユーディナデバイス株式会社 | レーザダイオードおよびその製造方法 |
JP2002164352A (ja) * | 2000-09-13 | 2002-06-07 | Toshiba Corp | バイポーラトランジスタ、半導体発光素子、及び半導体素子 |
US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
US6440764B1 (en) * | 2000-11-22 | 2002-08-27 | Agere Systems Guardian Corp. | Enhancement of carrier concentration in As-containing contact layers |
US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
JP4592966B2 (ja) * | 2001-01-30 | 2010-12-08 | 古河電気工業株式会社 | Iii−v族化合物半導体結晶膜及びその成膜方法 |
DE10106836B4 (de) * | 2001-02-14 | 2009-01-22 | Infineon Technologies Ag | Integrierte Schaltungsanordnung aus einem flächigen Substrat |
US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
KR100558890B1 (ko) * | 2001-07-12 | 2006-03-14 | 니치아 카가쿠 고교 가부시키가이샤 | 반도체 소자 |
US6646293B2 (en) * | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
US6750478B2 (en) * | 2001-09-28 | 2004-06-15 | The Furukawa Electric Co., Ltd. | Semiconductor laser device and method for suppressing fabry perot oscillations |
US6670654B2 (en) | 2002-01-09 | 2003-12-30 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor with carbon incorporation |
JP4321987B2 (ja) * | 2002-01-28 | 2009-08-26 | 株式会社リコー | 半導体分布ブラッグ反射鏡およびその製造方法および面発光型半導体レーザおよび光通信モジュールおよび光通信システム |
US6727524B2 (en) * | 2002-03-22 | 2004-04-27 | Kulite Semiconductor Products, Inc. | P-n junction structure |
JP4124017B2 (ja) * | 2003-05-12 | 2008-07-23 | ソニー株式会社 | 面発光型半導体レーザ素子の製造方法 |
US7417267B2 (en) * | 2004-09-24 | 2008-08-26 | International Rectifier Corporation | Non-planar III-nitride power device having a lateral conduction path |
CN101151776B (zh) * | 2005-03-30 | 2010-07-21 | 奥普拓能量株式会社 | 半导体激光器件 |
JP5261945B2 (ja) * | 2007-02-23 | 2013-08-14 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
JP5198972B2 (ja) * | 2008-08-11 | 2013-05-15 | スタンレー電気株式会社 | 半導体発光装置及びその製造方法 |
US10186339B2 (en) * | 2014-02-17 | 2019-01-22 | City Labs, Inc. | Semiconductor device for directly converting radioisotope emissions into electrical power |
US11200997B2 (en) | 2014-02-17 | 2021-12-14 | City Labs, Inc. | Semiconductor device with epitaxial liftoff layers for directly converting radioisotope emissions into electrical power |
KR102060383B1 (ko) * | 2018-02-23 | 2019-12-30 | 한국과학기술연구원 | 3족-5족 화합물 반도체 장치 |
JP2022181353A (ja) * | 2021-05-26 | 2022-12-08 | 住友電気工業株式会社 | 垂直共振型面発光レーザ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8104068A (nl) * | 1981-09-02 | 1983-04-05 | Philips Nv | Halfgeleiderlaser. |
US4839307A (en) * | 1986-05-14 | 1989-06-13 | Omron Tateisi Electronics Co. | Method of manufacturing a stripe-shaped heterojunction laser with unique current confinement |
JPH0783109B2 (ja) * | 1986-08-28 | 1995-09-06 | ソニー株式会社 | 高速半導体装置 |
US4932033A (en) * | 1986-09-26 | 1990-06-05 | Canon Kabushiki Kaisha | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same |
US5144634A (en) * | 1989-09-07 | 1992-09-01 | International Business Machines Corporation | Method for mirror passivation of semiconductor laser diodes |
US5100831A (en) * | 1990-02-16 | 1992-03-31 | Sumitomo Electric Industries, Ltd. | Method for fabricating semiconductor device |
US5404027A (en) * | 1991-05-15 | 1995-04-04 | Minnesota Mining & Manufacturing Compay | Buried ridge II-VI laser diode |
JP3257034B2 (ja) * | 1992-06-03 | 2002-02-18 | ソニー株式会社 | 化合物半導体装置とその製造方法 |
JPH06104273A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置 |
-
1994
- 1994-03-04 JP JP03488394A patent/JP3360105B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-03 EP EP95301369A patent/EP0670592B1/en not_active Expired - Lifetime
- 1995-03-03 US US08/398,506 patent/US5668048A/en not_active Expired - Lifetime
- 1995-03-03 DE DE69532055T patent/DE69532055T2/de not_active Expired - Lifetime
-
1997
- 1997-01-27 US US08/789,665 patent/US5783845A/en not_active Expired - Lifetime
Non-Patent Citations (2)
Title |
---|
C.Caneau,R.Bhat,M.A.Koza,Dependence of doping on substrate orientation for GaAs:C grown by OMVPE,Journal of Crystal Growth,Vol.118,pp.467−469 |
W.Q.Li,Pallab K.Bhattacharya,Molecualar Beam Epitaxial GaAs/AlGaAs Heterojunction Bipolar Transistors on(311)A GaAs Substrates wi,IEEE Electron Device Letters,Vol.13,No.1,pp.29−31 |
Also Published As
Publication number | Publication date |
---|---|
EP0670592A3 (en) | 1995-12-20 |
DE69532055T2 (de) | 2004-04-22 |
US5783845A (en) | 1998-07-21 |
JPH07245315A (ja) | 1995-09-19 |
DE69532055D1 (de) | 2003-12-11 |
US5668048A (en) | 1997-09-16 |
EP0670592A2 (en) | 1995-09-06 |
EP0670592B1 (en) | 2003-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3360105B2 (ja) | 半導体装置の製造方法 | |
US6841409B2 (en) | Group III-V compound semiconductor and group III-V compound semiconductor device using the same | |
US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
US4819036A (en) | Semiconductor device | |
JP3368452B2 (ja) | 化合物半導体装置及びその製造方法 | |
US5952672A (en) | Semiconductor device and method for fabricating the same | |
US7683392B2 (en) | Semiconductor device with anisotropy-relaxed quantum dots | |
US5767540A (en) | Hetero-junction bipolar transistor having AlGaAsP emitter layer underneath a base electrode | |
US6670653B1 (en) | InP collector InGaAsSb base DHBT device and method of forming same | |
JPH09129865A (ja) | 半導体装置 | |
US7030462B2 (en) | Heterojunction bipolar transistor having specified lattice constants | |
JP2008235519A (ja) | 光半導体素子及び光半導体素子の作製方法 | |
US6797996B1 (en) | Compound semiconductor device and method for fabricating the same | |
EP0715357A1 (en) | Carbon-doped GaAsSb semiconductor | |
JPH09246527A (ja) | 半導体装置 | |
US5753545A (en) | Effective constant doping in a graded compositional alloy | |
US20030160266A1 (en) | Hetero-bipolar transistor | |
JP2685720B2 (ja) | 半導体レーザ及びその製造方法 | |
US6800879B2 (en) | Method of preparing indium phosphide heterojunction bipolar transistors | |
US7085298B2 (en) | Tunnel junction utilizing GaPSb, AlGaPSb | |
JP2008071945A (ja) | 化合物半導体素子およびその製造方法 | |
JP3035979B2 (ja) | 半導体レーザ | |
JPH0485946A (ja) | 化合物半導体装置の製造方法 | |
JP2002083816A (ja) | 化合物半導体ヘテロ接合構造体 | |
JPH11340585A (ja) | 半導体発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |