JP3360105B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3360105B2
JP3360105B2 JP03488394A JP3488394A JP3360105B2 JP 3360105 B2 JP3360105 B2 JP 3360105B2 JP 03488394 A JP03488394 A JP 03488394A JP 3488394 A JP3488394 A JP 3488394A JP 3360105 B2 JP3360105 B2 JP 3360105B2
Authority
JP
Japan
Prior art keywords
type
plane
region along
substrate
slope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03488394A
Other languages
English (en)
Other versions
JPH07245315A (ja
Inventor
真人 近藤
親志 穴山
元 小路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP03488394A priority Critical patent/JP3360105B2/ja
Priority to EP95301369A priority patent/EP0670592B1/en
Priority to DE69532055T priority patent/DE69532055T2/de
Priority to US08/398,506 priority patent/US5668048A/en
Publication of JPH07245315A publication Critical patent/JPH07245315A/ja
Priority to US08/789,665 priority patent/US5783845A/en
Application granted granted Critical
Publication of JP3360105B2 publication Critical patent/JP3360105B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18352—Mesa with inclined sidewall
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2238—Buried stripe structure with a terraced structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
    • H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
    • H01S5/2235—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface with a protrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2237—Buried stripe structure with a non-planar active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3077—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3077—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping
    • H01S5/3081—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping using amphoteric doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34326—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on InGa(Al)P, e.g. red laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造に関
し、特に、ＩＩＩ−Ｖ族化合物半導体を使用してｐｎ接
合を形成する半導体装置の製造技術に関する。
【０００２】
【従来の技術】従来の化合物半導体装置は、主に平坦な
基板上、特に平坦な（１００）面のＧａＡｓ、ＩｎＰ等
の基板上に作製されていた。これは、（１００）面基板
上に優れた品質の半導体結晶をエピタキシャル成長する
ことが比較的容易であるためである。また、自然劈開に
より、ウエハから容易に微小な半導体装置を分離するこ
とができるためである。
【０００３】近年、平坦な（１００）面基板上だけでは
なく、他の面方位を持つ基板上、さらには表面に段差、
溝またはリッジ等を形成した基板上に半導体結晶をエピ
タキシャル成長し、新しい構造の半導体装置を作製する
ことが研究されている。（１００）面以外の面方位基板
や段差、溝またはリッジ等を形成した基板上に半導体装
置を形成することにより、（１００）面基板では実現が
困難であった優れた特性を有する半導体装置を作製でき
る可能性がある。
【０００４】半導体装置の作製にあたって、不純物の添
加により半導体結晶の導電型とキャリア濃度を制御する
ことが重要な技術である。従って、半導体基板上へのエ
ピタキシャル成長におけるｐ型またはｎ型不純物のドー
ピング特性の面方位依存性を知ることが重要になる。
【０００５】発明者らは、有機金属気相成長法（ＭＯＶ
ＰＥ）を使用して、ＩＩＩ−Ｖ族化合物半導体へのＩＩ
族アクセプタ（Ｚｎ及びＭｇ）、ＶＩ族ドナー（Ｓｅ）
及びＩＶ族ドナー（Ｓｉ）等のドーピング特性の面方位
依存性について調査した（近藤、他、"Crystal orienta
tion dependence of impurity dopant incorporationin
MOVPE-grown III-V materials",J. Crystal Growth,vo
l.124,p.449,1992 ）。
【０００６】
【発明が解決しようとする課題】本発明の目的は、面方
位が（１００）以外の、または表面に段差、溝またはリ
ッジ等が形成され、Ｖ族元素にＡｓを含むＩＩＩ−Ｖ族
化合物半導体基板を使用した、新たな半導体装置の製造
技術を提供することである。
【０００７】本発明の半導体装置の製造方法は、（１０
０）面から（１１１）Ａ面方向に０°よりも大きく２５
°未満の範囲で傾斜した面方位を有するＩＩＩ−Ｖ族化
合物半導体の基板を準備する工程と、前記基板上に、少
なくともＩＩＩ族原料またはＶ族原料のいずれか一方に
炭素を含む有機金属化合物を使用して、少なくとも積極
的には不純物を添加しないで電子走行層をエピタキシャ
ルに結晶成長する工程と、該電子走行層よりも禁制帯幅
の大きい材料からなる電子供給層をエピタキシャルに結
晶成長する工程とを含む。
【０００８】
【０００９】本発明の他の半導体装置の製造方法は、
（１００）面が表出した平坦面と、（ｎ１１）Ｂ面（ｎ
は、１＜または≒ｎ、の実数）あるいは（ｍ１１）Ａ面
（ｍは、４＜または≒ｍ、の実数）が表出した斜面とを
含む表面を有するＩＩＩ−Ｖ族化合物半導体の段差基板
を準備する工程と、前記段差基板の上に、少なくとも不
純物として炭素を添加して、前記斜面に沿う領域でｎ
型、前記平坦面に沿う領域でｐ型になるようにＩＩＩ−
Ｖ族化合物半導体をエピタキシャルに成長するエピタキ
シャル成長工程とを含む。
【００１０】本発明の他の半導体装置の製造方法は、
（１００）面が表出した平坦面と、（ｎ１１）Ｂ面（ｎ
は、１＜または≒ｎ、の実数）が表出した斜面とを含む
表面を有するＩＩＩ−Ｖ族化合物半導体の段差基板を準
備する工程と、前記段差基板の上に、ｐ型不純物として
の炭素とｎ型不純物を同時にまたは交互にドーピングし
つつ、前記斜面に沿う領域でｎ型、前記平坦面に沿う領
域でｐ型になるようにＩＩＩ−Ｖ族化合物半導体をエピ
タキシャルに成長するエピタキシャル成長工程とを含
む。
【００１１】なお、本明細書中で、ｉ＜または≒ｊは、
ｉ＜ｊまたはｉ≒ｊを表し、面方位を記号「≒」を用い
て表した場合は、当該面方位から±５℃程度傾いている
面方位まで含むものとする。
【００１２】
【作用】（ｎ１１）Ａ面（ｎは、１＜または≒ｎ＜また
は≒３、の実数）等のｐ型不純物としての炭素の取り込
み量が多い面が表出した基板を使用して半導体装置を作
製することにより、正孔濃度の高いエピタキシャル層を
容易に形成することができる。例えば、正孔濃度の高い
ＨＢＴのベース層を形成することが容易になり、ＨＢＴ
の特性を向上することができる。
【００１３】また、（１００）面からほぼ（１１１）Ｂ
面方向に０°よりも大きく３５°以下の範囲で傾斜した
面等の炭素を取り込みにくい面が表出した基板を使用す
ることにより、炭素による汚染を抑制し、高純度のエピ
タキシャル層を成長することができる。例えば、高純度
のＨＥＭＴの電子走行層を形成することが容易になり、
ＨＥＭＴの特性を向上することができる。
【００１４】炭素を含むＩＩＩ族原料を使用してエピタ
キシャル層を形成す場合に、Ｖ／ＩＩＩ比を適当に選択
することにより、成長面の面方位によってｐ型またはｎ
型のエピタキシャル層を形成することができる。エピタ
キシャル層がｐ型となる面方位が表出した領域と、ｎ型
となる面方位が表出した領域を有する基板上にエピタキ
シャル成長することにより、選択的にｎ型領域とｐ型領
域を形成することができる。
【００１５】また、炭素とＳｉを同時にドーピングしつ
つエピタキシャル成長しても、成長面の面方位によって
ｐ型またはｎ型のエピタキシャル層を形成することがで
きる。
【００１６】
【実施例】まず、本発明の第１の実施例で用いられる不
純物のドーピング特性の面方位依存性について説明す
る。
【００１７】図１は、ＭＯＶＰＥで成長した炭素ドープ
ＧａＡｓにおける正孔濃度及び炭素濃度の面方位依存性
を示す。横軸は、ＧａＡｓ基板の面方位を（１００）面
からのオフセット角で表す。横軸の中央は（１００）面
を表し、中央から右側は基板面を〔０１１〕方向に変化
させた場合のオフセット角を表し、中央から左側は基板
面を〔０１−１〕方向に変化させた場合のオフセット角
を表す。すなわち、図の右半分はＡ面を、左半分はＢ面
を表す。なお、図中にオフセット角に対応する代表的な
面指数を示している。縦軸は、正孔または炭素濃度を単
位ｃｍ-3で表す。
【００１８】ＩＩＩ族原料としてトリメチルガリウム
（ＴＭＧａ）、Ｖ族原料としてアルシン（ＡｓＨ3 ）を
用い、圧力６．６×１０3 Ｐａ、ＡｓＨ3 分圧５．５Ｐ
ａで成長を行った。図中○及び●は、それぞれ基板温度
７２０℃で成長した場合の炭素濃度及び正孔濃度を示
し、△は基板温度６９０℃で成長した場合の正孔濃度を
示す。炭素濃度は二次イオン質量分析（ＳＩＭＳ）によ
り、正孔濃度はＣ−Ｖ特性を測定することにより求め
た。両測定値がほぼ一致していることから、結晶中に取
り込まれた炭素はほぼ完全にイオン化している（活性化
している）ことが判る。
【００１９】図１に示すように、基板面を〔０１１〕方
向に変化させた場合には、オフセット角が約２０°ま
で、すなわち（１００）面から（４１１）Ａ面の間は、
オフセット角が大きくなると正孔濃度はしだいに減少す
る。さらにオフセット角を約２５°まで大きくし（３１
１）Ａ面とすると正孔濃度が急激に増加し、（１００）
面のときの正孔濃度の約１０倍になる。（３１１）Ａ面
よりもさらにオフセット角を大きくしても、正孔濃度は
ほとんど変化しない。
【００２０】基板面を〔０１−１〕方向に変化させた場
合には、オフセット角が約２５°まで、すなわち（１０
０）面から（３１１）Ｂ面の間は、オフセット角が大き
くなるとＡ面同様に正孔濃度は次第に減少する。（３１
１）Ｂ面と（２１１）Ｂ面との間で正孔濃度は極小値を
とり、さらにオフセット角を大きくすると正孔濃度は増
加に転じる。
【００２１】基板温度が７２０℃のときと６９０℃のと
きで、正孔濃度の面方位依存性は同様の傾向を示す。ま
た、正孔濃度と炭素濃度とはほぼ一致しており、正孔濃
度の面方位依存性は炭素濃度の面方位依存性をそのまま
反映していると考えられる。このように、取り込まれる
炭素濃度は面方位に大きく依存する。このような複雑な
依存性を有することは上記実験により初めて明らかにな
った。
【００２２】図２は、ＭＯＶＰＥで成長した炭素ドープ
ＡｌＧａＡｓにおける正孔濃度及び炭素濃度の面方位依
存性を示す。横軸及び縦軸は、図１と同様にそれぞれ
（１００）面からのオフセット角、及び正孔または炭素
濃度を表す。
【００２３】ＩＩＩ族原料としてトリメチルアルミニウ
ム（ＴＭＡｌ）とＴＭＧａもしくはトリエチルガリウム
（ＴＥＧａ）、Ｖ族原料としてＡｓＨ3 を用い、圧力
６．６×１０3 Ｐａ、基板温度７２０℃で成長を行っ
た。図中○は炭素濃度、●、□及び△は正孔濃度を示
す。○、●及び□はＧａ原料としてＴＥＧａを使用した
場合、△はＴＭＧａを使用した場合を示し、○及び●は
ＡｓＨ3 分圧が５．５Ｐａ、□及び△は４３Ｐａの場合
を示す。
【００２４】図１の場合と同様に、（１００）面から
（４１１）Ａ面の間は、オフセット角が大きくなると正
孔濃度はしだいに減少する。さらにオフセット角を約２
５°まで大きくし（３１１）Ａ面とすると正孔濃度が急
激に増加する。
【００２５】基板面を〔０１−１〕方向に変化させた場
合には、（１００）面から（３１１）Ｂ面の間は、オフ
セット角が大きくなると正孔濃度は次第に減少する。ほ
ぼ（３１１）Ｂ面で極小値をとり、さらにオフセット角
を大きくすると正孔濃度は増加に転じる。
【００２６】Ｇａ原料としてＴＥＧａを使用した場合と
ＴＭＧａを使用した場合では、基板面の（１００）面か
らのオフセット角に対する正孔濃度の変化は同様の傾向
を示す。また、ＡｓＨ3 分圧が５．５Ｐａのときは、４
３Ｐａのときに比べて正孔濃度が高いが、オフセット角
に対する正孔濃度の変化は同様の傾向を示す。
【００２７】上記のような正孔濃度の面方位依存性を、
各種半導体装置の製造に適用することができる。例え
ば、高濃度のｐ型ドーピングを行いたい場合は、（１０
０）面よりも（３１１）Ａから（１１１）Ａ面を使用す
ることが好ましいことがわかる。逆に、炭素不純物によ
る汚染をできるだけ抑制したい場合には、（１００）面
よりも（４１１）Ａ面、（５１１）Ａ面近傍、あるいは
（３１１）Ｂ面、（２１１）Ｂ面近傍を用いるほうが好
ましいことがわかる。
【００２８】図３（Ａ）は、第１の実施例によるヘテロ
バイポーラトランジスタ（ＨＢＴ）の断面図を示す。
（３１１）Ａ面のＳｉドープｎ+ 型ＧａＡｓ基板１上に
Ｓｉドープｎ+ 型ＧａＡｓバッファ層２、Ｓｉドープｎ
型ＧａＡｓコレクタ層３、Ｃドープｐ+ 型ＧａＡｓベー
ス層４、Ｓｉドープｎ型ＡｌＧａＡｓエミッタ層５及び
Ｓｉドープｎ+ 型ＧａＡｓキャップ層６がエピタキシャ
ルに成長されている。
【００２９】各層の成長は、ＭＯＶＰＥにより、成長温
度６７０〜７３０℃、成長圧力６．６×１０3 〜１．０
×１０4 Ｐａで行った。Ａｌの原料としてＴＭＡｌ、Ｇ
ａの原料としてＴＭＧａまたはＴＥＧａ、Ａｓの原料と
してＡｓＨ3 、キャリアガスとして水素を使用し、全ガ
ス流量を８ｌ／ｍｉｎの条件で行った。
【００３０】ｎ+ 型ＧａＡｓ基板１の電子濃度は４×１
０18ｃｍ-3、ｎ+ 型ＧａＡｓバッファ層２の電子濃度は
４×１０18ｃｍ-3、膜厚は１．０μｍ、ｎ型ＧａＡｓコ
レクタ層３の電子濃度は４×１０18ｃｍ-3、膜厚は０．
５μｍ、ｐ+ 型ＧａＡｓベース層４の正孔濃度は１０19
〜１０20ｃｍ-3、膜厚は０．０１〜０．１μｍ、ｎ型Ａ
ｌＧａＡｓエミッタ層５の電子濃度は１×１０18ｃ
ｍ-3、膜厚は０．５μｍ、ｎ+ 型ＧａＡｓキャップ層６
の電子濃度は４×１０18ｃｍ-3、膜厚は０．１μｍであ
る。
【００３１】ｎ+ 型ＧａＡｓキャップ層６及びｎ型Ａｌ
ＧａＡｓエミッタ層５が、所定のエミッタ領域を残して
選択的にエッチングされ、ｐ+ 型ＧａＡｓベース層４の
一部を露出している。露出した表面には、ベース電極８
が設けられている。残されたｎ+ 型ＧａＡｓキャップ層
６の上面にはエミッタ電極９が設けられている。
【００３２】ｎ型ＧａＡｓコレクタ層３の、ベース電極
８の外側部分が途中までエッチングされ、２段のメサ状
構造とされている。ｎ+ 型ＧａＡｓ基板１の下面には、
コレクタ電極７が設けられている。
【００３３】ＨＢＴでは、非常に薄いベース領域４に高
濃度のドーピングが要求される。従って、急峻にドーピ
ング量を変化させることが必要となる。（３１１）Ａ面
基板を使用することにより、（１００）基板を使用した
場合に比べて約１０倍の炭素をドーピングできる。この
ため、非常に薄い高濃度のベース領域を容易に形成する
ことができる。なお、（３１１）Ａ面の代わりに（２１
１）Ａ面や（１１１）Ａ面を用いてもほぼ同様の高い炭
素濃度を実現できる。
【００３４】図３（Ｂ）は、第２の実施例による高電子
移動度トランジスタ（ＨＥＭＴ）の断面図を示す。（３
１１）Ｂ面のアンドープまたはＣｒドープの半絶縁性Ｇ
ａＡｓ基板１０上に酸素ドープ半絶縁性ＡｌＧａＡｓま
たはＧａＡｓバッファ層１１、アンドープＧａＡｓ電子
走行層１２、アンドープＡｌＧａＡｓまたはＩｎＧａＰ
スペーサ層１３、ＳｉまたはＳｅドープＡｌＧａＡｓま
たはＩｎＧａＰ電子供給層１４及びＳｉドープｎ+ 型Ｇ
ａＡｓコンタクト層１５がエピタキシャルに成長されて
いる。各層の成長は、図３（Ａ）と同様の条件である。
【００３５】ｎ+ 型ＧａＡｓコンタクト層１５が選択的
にエッチングされ、底面に電子供給層１４の表面が露出
した開口が設けられている。露出した電子供給層１４の
表面にショットキ接触するゲート電極１８が形成されて
いる。また、開口の両側に残されたコンタクト層１５の
表面には、それぞれオーム接触のソース電極１６及びド
レイン電極１７が形成されている。
【００３６】ＨＥＭＴでは、電子移動度をできるだけ高
くするため、及び集積化した場合のサイドゲート効果を
抑制するために、残留不純物の少ない高純度の電子走行
層が要求される。なお、ＭＯＶＰＥによるＧａＡｓの主
な残留不純物はＣまたはＳｉ等である。（３１１）Ｂ面
の基板を用いることにより、ＧａＡｓ層へのＣのドーピ
ングを抑制することができ、（１００）面を使用した場
合に比べてより高純度の電子走行層を形成することが可
能になる。
【００３７】なお、図１からわかるように、（１００）
面から（１１１）Ｂ面方向に傾斜した面方位を有する基
板を使用することにより、（１００）面を使用した場合
よりもＣのドープ量を抑制することができる。なお、
（１００）面からのオフセット角が３５°以上になると
基板の表面状態が悪くなるため、オフセット角は３５°
以下が好ましい。また、（４１１）Ａ面等の（１００）
面から（１１１）Ａ面方向に０°よりも大きく２５°未
満の範囲で傾斜した面方位を有する炭素取り込み量が少
ない面を使用してもよい。また、電子走行層として、Ｖ
族元素にＡｓを含むＩｎＧａＡｓ等を使用しても同様の
効果が期待できる。
【００３８】次に、第３〜６の実施例の原理について図
４〜図１０を参照して説明する。図４は、ＭＯＶＰＥに
よる成膜時のＶ／ＩＩＩ比、またはＡｓＨ3 分圧を変化
させたときのＣドープＧａＡｓ層のキャリア濃度の変化
を示す。横軸はＶ／ＩＩＩ比またはＡｓＨ3 分圧を任意
目盛りで表し、縦軸はキャリア濃度を任意目盛りで表
す。
【００３９】曲線ａ１、ｂ１、ｃ１は、それぞれ（３１
１）Ｂ面もしくは（４１１）Ａ面、（１００）面、及び
（３１１）Ａ面基板上に形成したＣドープＧａＡｓ層の
正孔濃度を示し、曲線ａ２、ｂ２、ｃ２は、それぞれ電
子濃度を表す。
【００４０】図４に示すように、基板面方位によらずＶ
／ＩＩＩ比が増加すると、炭素の取り込みが抑制され、
正孔濃度が減少する。あるＶ／ＩＩＩ比のところでｐ型
からｎ型へ反転し、その後電子濃度が増加する。ｐ型か
らｎ型へ反転するＶ／ＩＩＩ比は基板面方位によって異
なる。
【００４１】ｐ型からｎ型へ反転するＶ／ＩＩＩ比は、
（３１１）Ｂ面もしくは（４１１）Ａ面、（１００）
面、（３１１）Ａ面の順に大きくなる。ｐ型からｎ型へ
反転するＶ／ＩＩＩ比が異なる特性を利用して、表面に
複数の面方位を持つ基板上に同一成膜工程でｐ型とｎ型
の領域をパターニングして形成することができる。以下
に、この特性を利用して基板上にｐ型及びｎ型領域をパ
ターニングする例について説明する。
【００４２】図５（Ａ）に示すように、（１００）面Ｇ
ａＡｓ基板２０に、上面が（１００）面、斜面が（３１
１）Ｂもしくは（４１１）Ａ面等の（１００）面よりも
炭素取り込み量が少ない面からなるリッジ２４が設けら
れている。
【００４３】リッジ２４は、レジストマスクを用いたウ
ェットエッチング等で形成することができる。なお、ウ
ェットエッチングで形成されたリッジ２４の斜面は、単
一の面方位を有する面ではなく、（３１１）Ｂもしくは
（４１１）Ａ面の近傍の面も含まれるが、これら近傍の
面は機能上同等の面と考えることができる。以下、平坦
面及び斜面を単一の面方位で表すが、機能上同等と考え
ることができる近傍の面方位を有する面を含むものとす
る。
【００４４】成膜当初、図４のＶ／ＩＩＩ比がＫ１とな
る条件でエピタキシャル成長すると、全面がｐ型のエピ
タキシャル層２１が形成される。次に、Ｖ／ＩＩＩ比を
増加してＫ２の条件で成長を行うと、（１００）面の平
坦面に沿う領域はｐ型、（３１１）Ｂもしくは（４１
１）Ａ面の斜面部分はｎ型であるエピタキシャル層２２
が形成される。従って、１回の成膜工程でｐ型領域中２
２ａにストライプ状のｎ型領域２２ｂを形成することが
できる。
【００４５】さらに、Ｖ／ＩＩＩ比を増加してＫ４の条
件で成膜を行うと全面がｎ型のエピタキシャル層２３が
形成される。なお、この方法で形成した全面がｐ型のエ
ピタキシャル層２１は、平坦面に沿う領域と斜面に沿う
領域で正孔濃度が異なり、平坦面に沿う領域で正孔濃度
が高く、斜面に沿う領域で正孔濃度が低い。
【００４６】なお、図５（Ａ）では、（３１１）Ｂ面あ
るいは（４１１）Ａ面を斜面とする場合について示した
が、（ｎ１１）Ｂ面（ｎは、１＜または≒ｎ、の実
数）、または（ｍ１１）Ａ面（ｍは、４＜または≒ｍ、
の実数）を使用してもよい。
【００４７】図５（Ｂ）に示すように、（１００）面Ｇ
ａＡｓ基板３０の表面に、上面が（１００）面、斜面が
（３１１）Ａ面等の（１００）面よりも炭素取り込み量
が多い面からなるリッジ３４が設けられている。
【００４８】成膜当初、図４のＶ／ＩＩＩ比がＫ１また
はＫ２となる条件で成長すると、全面がｐ型のエピタキ
シャル層３１が形成される。次に、Ｖ／ＩＩＩ比を増加
してＫ３の条件で成長を行うと、（１００）面の平坦面
に沿う領域はｎ型、（３１１）Ａ面の斜面に沿う領域が
ｐ型であるエピタキシャル層３２が形成される。従っ
て、１回の成膜工程でｎ型領域３２ａ中にストライプ状
のｐ型領域３２ｂを形成することができる。さらに、Ｖ
／ＩＩＩ比を増加してＫ４の条件で成膜を行うと全面が
ｎ型のエピタキシャル層３３が形成される。
【００４９】図５（Ｃ）は、（５１１）Ａ〜（４１１）
Ａ面が表出した平坦面と（３１１）Ａ〜（２１１）Ａ面
の斜面４４とを有する基板４０上に炭素ドープ層を成膜
した場合を示す。
【００５０】成膜当初、図４のＶ／ＩＩＩ比がＫ１とな
る条件で成長すると、全面がｐ型のエピタキシャル層４
１が形成される。次に、Ｖ／ＩＩＩ比を増加してＫ２ま
たはＫ３の条件で成長を行うと、平坦面に沿う領域はｎ
型、斜面に沿う領域がｐ型であるエピタキシャル層４２
が形成される。従って、１回の成膜工程でｎ型領域中に
ストライプ状のｐ型領域を形成することができる。さら
に、Ｖ／ＩＩＩ比を増加してＫ４の条件で成膜を行うと
全面がｎ型のエピタキシャル層４３が形成される。
【００５１】上記の例では、ＧａＡｓをエピタキシャル
成長する場合について説明したが、Ｖ族元素としてＡｓ
を含むものであれば、ＡｌＧａＡｓ等の他のＩＩＩ−Ｖ
族化合物半導体を成長する場合でも同様に面方位に従っ
てパターニングされたｎ型及びｐ型領域を形成すること
ができる。
【００５２】なお、平坦面として、炭素の取り込み量が
同程度である（１１１）Ａ〜（３１１）Ａ面を用いても
よい。また、斜面には、（１１１）Ａ〜（３１１）Ａ面
よりも炭素の取り込み量が少ない（ｎ１１）Ａ面（ｎ
は、４＜または≒ｎ、の実数）を用いてもよい。
【００５３】上記例では、ＩＩＩ族原料に炭素を有する
有機金属を使用して炭素をドーピングする場合について
説明したが、単独の炭素ドーピング源を用いてその供給
量を変化させても同様の効果を得ることができる。ま
た、上記例では、単純なリッジが形成されている場合に
ついて説明したが、所望の形状にリッジ、溝、段差等を
パターニングすることにより、所望の形状のｐ型及びｎ
型のパターンを形成することができる。
【００５４】次に、炭素単独のドーピングだけではな
く、炭素と他の不純物との同時ドーピングを行って、ｐ
型及びｎ型領域をパターニングして形成するための原理
について説明する。
【００５５】図６は、ＳｉドープＧａＡｓ層をＭＯＶＰ
Ｅにより形成する場合のＳｉ濃度の面方位依存性を示
す。ＧａＡｓ層の成長温度は６７０℃、使用したドーピ
ングガスはジシラン（Ｓｉ2 Ｈ6 ）である。横軸は図１
と同様に（１００）面からのオフセット角を表し、図の
右半分がＡ面、左半分がＢ面を表す。縦軸は、キャリア
濃度またはＳｉ濃度を任意目盛りで表す。図中○はＳｉ
濃度、●はキャリア濃度を示す。
【００５６】図６に示すように、Ｓｉ濃度とキャリア濃
度はほぼ等しく、また、基板の面方位にほとんど依存し
ない。なお、ドーピングガスとしてモノシラン（ＳｉＨ
4 ）を用いても、ジシランと比較すれば幾分面方位依存
性が生じるが炭素と比べれば著しく面方位依存性の少な
いＳｉドーピングが行える。
【００５７】図７の上図は、図１と図６を重ねて表した
ものであり、曲線ｂはＣ濃度、点線ａ、ａ１はＳｉ濃度
を表す。点線ａは、Ｓｉのドーピング量が（１００）面
におけるＣのドーピング量よりも少なく、（４１１）Ａ
面におけるドーピング量よりも多くなる条件でエピタキ
シャル成長した場合を示し、点線ａ１は、Ｓｉのドーピ
ング量が（１００）面におけるＣのドーピング量よりも
多く、（３１１）Ａ面におけるドーピング量よりも少な
くなる条件でエピタキシャル成長した場合を示す。
【００５８】図７の下図は、Ｓｉのドーピング条件を点
線ａの条件とし、ＣとＳｉを同時にドーピングした場合
のキャリア濃度の面方位依存性を示す。ＳｉはＩＩＩ族
元素と置き代わってｎ型不純物となり、ＣはＶ族元素と
置き代わってｐ型不純物となる。従って、（１００）面
近傍の基板表面上に成長すると、Ｓｉのドープ量よりも
Ｃのドープ量の方が多いためｐ型となる。
【００５９】基板面が（１００）面からずれてオフセッ
ト角が増大すると、Ｃのドープ量が減少しＳｉのドープ
量に近づく。このため、正孔濃度は減少する。さらに、
オフセット角が増大するとＣのドープ量がＳｉのドープ
量よりも少なくなる。このため、電子が多数キャリアと
なり、導電型はｎ型となる。
【００６０】さらに、〔０１１〕方向に（４１１）Ａ面
までオフセット角を大きくすると、Ｃ濃度はますます減
少し、電子濃度が増加する。（３１１）Ａ面までオフセ
ット角を増大すると、Ｃ濃度が急激に増加しＳｉ濃度以
上になる。このため、導電型は再びｐ型となり、正孔濃
度は（１００）面上に成長した場合よりも高くなる。
【００６１】〔０１−１〕方向にオフセット角を大きく
するとＣ濃度は次第に減少し、（３１１）Ｂ〜（２１
１）Ｂ面近傍でＣ濃度が極少となる。このため、オフセ
ット角を大きくするにつれて電子濃度は徐々に増加し、
（３１１）Ｂ〜（２１１）Ｂ面近傍で極大となる。
【００６２】このように、ＣとＳｉを適当なドーピング
条件で同時にドープすると、基板の面方位によってエピ
タキシャル層の導電型及びキャリア濃度を制御すること
ができる。従って、表面に部分的に異なる面方位を持つ
基板上にＣ及びＳｉを同時にドーピングしながらエピタ
キシャル成長することにより、ｐ型及びｎ型の領域を同
時に形成することができる。
【００６３】図８は、ＣとＳｉの同時ドーピングにより
基板表面上にｐ型及びｎ型の領域を選択的に形成する例
を示す。図８（Ａ）は、（１００）面近傍でｐ型、（ｎ
１１）Ｂ面（ｎは、１＜または≒ｎ、の実数）でｎ型と
なる特性を利用した例を示す。（１００）面基板５０の
表面に（ｎ１１）Ｂ面（ｎは、１＜または≒ｎ、の実
数）を斜面に持つリッジ５３が〔０−１−１〕方向に延
在して形成されている。まず、Ｃのみをドーピングして
全面がｐ型のエピタキシャル層５１を形成する。エピタ
キシャル層５１の斜面に沿う領域では平坦面に沿う領域
よりもＣの取り込みが少ないため、正孔濃度が低い。次
に、図７の上図の点線ａで示す条件でＣとＳｉを同時に
ドーピングする。図７の下図に表すように、斜面に沿う
領域で導電型がｎ型になる。従って、平坦面に沿う領域
でｐ型、斜面に沿う領域でｎ型のエピタキシャル層５２
が形成される。
【００６４】図８（Ｂ）は、（１００）面近傍でｐ型、
（ｎ１１）Ａ面（ｎは、４＜または≒ｎ、の実数）でｎ
型となる特性を利用した例を示す。（１００）面基板６
０の表面に（ｎ１１）Ａ面（ｎは、４＜または≒ｎ、の
実数）を斜面に持つリッジ６３が〔０１−１〕方向に延
在して形成されている。まず、Ｃのみをドーピングして
全面がｐ型のエピタキシャル層６１を形成する。次に、
ＣとＳｉを同時にドーピングしてエピタキシャル成長す
ることにより、平坦面に沿う領域でｐ型、斜面に沿う領
域でｎ型のエピタキシャル層６２が形成される。
【００６５】図８（Ｃ）は、（ｎ１１）Ａ面（ｎは、４
＜または≒ｎ、の実数）でｎ型、（ｍ１１）Ａ面（ｍ
は、１＜または≒ｍ＜または≒３、の実数）でｐ型とな
る特性を利用した例を示す。（ｎ１１）Ａ面（ｎは、４
＜または≒ｎ、の実数）を主面に持つ基板７０の表面に
（ｍ１１）Ａ面（ｍは、１＜または≒ｍ＜または≒３、
の実数）の斜面を有する段差７３が〔０１−１〕方向に
延在して形成されている。まず、Ｃのみをドーピングし
て全面がｐ型のエピタキシャル層７１を形成する。次
に、ＣとＳｉを同時にドーピングしてエピタキシャル成
長することにより、平坦面に沿う領域でｎ型、斜面に沿
う領域でｐ型のエピタキシャル層７２が形成される。
【００６６】図６〜図８では、ｎ型不純物としてＳｉを
用いた場合を示したが、その他のｎ型不純物を使用して
もよい。図９は、ｎ型不純物としてＳｅを使用してＧａ
Ａｓ層をエピタキシャル成長した場合の不純物濃度の面
方位依存性を示す。横軸は面方位、縦軸は不純物濃度及
びキャリア濃度を任意目盛りで表す。曲線ａはＣ濃度、
曲線ｂはＳｅ濃度を示す。Ｃ濃度の面方位依存性は図１
に示すものと同様である。Ｓｅ濃度は（１００）面から
（１１１）Ａ面方向に傾くにつれて徐々に減少する。な
お、（１００）面及び（４１１）Ａ面でＳｅ濃度がＣ濃
度よりも高く、（３１１）Ａ面でＣ濃度がＳｅ濃度より
も高い条件でエピタキシャル成長を行った場合を示す。
【００６７】図９の条件では、（１００）面〜（４１
１）Ａ面の間ではＳｅ濃度の方がＣ濃度よりも高く、エ
ピタキシャル層の導電型はｎ型となる。また、（３１
１）Ａ面〜（１１１）Ａ面の範囲では、Ｃ濃度の方高く
なりエピタキシャル層の導電型はｐ型となる。従って、
電子濃度は（１００）面から（４１１）Ａ面方向に傾く
につれて点線ｃのように徐々に減少する。正孔濃度は
（３１１）Ａ面〜（１１１）Ａ面の間で点線ｄのように
ほぼ一定となる。
【００６８】図１０は、ＣとＳｅの同時ドーピングによ
り、ｐ型及びｎ型のエピタキシャル層を選択的に形成す
る例を示す。図１０（Ａ）は、（１００）面でｎ型、
（３１１）Ａ〜（１１１）Ａ面でｐ型になる特性を利用
した例を示す。（１００）面基板８０の表面に（ｎ１
１）Ａ面（ｎは、１＜または≒ｎ＜または≒３、実数）
を斜面に持つリッジ８３が形成されている。まず、Ｃの
みをドーピングして全面がｐ型のエピタキシャル層８１
を形成する。次に、ＣとＳｅを同時にドーピングしてエ
ピタキシャル成長することにより、平坦面に沿う領域で
ｎ型、斜面に沿う領域でｐ型のエピタキシャル層８２が
形成される。
【００６９】図１０（Ｂ）は、（ｎ１１）Ａ面（ｎは、
４＜または≒ｎ、の実数）でｎ型、（３１１）Ａ〜（１
１１）Ａ面でｐ型になる特性を利用した例を示す。（ｎ
１１）Ａ面（ｎは、４＜または≒ｎ、の実数）を主面に
持つ基板９０の表面に（ｍ１１）Ａ面（ｍは、１＜また
は≒ｍ＜または≒３、の実数）の斜面を有する段差９３
が形成されている。まず、Ｃのみをドーピングして全面
がｐ型のエピタキシャル層９１を形成する。次に、Ｃと
Ｓｅを同時にドーピングしてエピタキシャル成長するこ
とにより、平坦面に沿う領域でｎ型、斜面に沿う領域で
ｐ型のエピタキシャル層９２が形成される。
【００７０】このように、ＣとＳｅを適当な条件下で同
時ドーピングすることにより、ｎ型領域とｐ型領域を選
択的に形成することができる。なお、図９、図１０では
ｎ型不純物としてＳｅを用いる場合について説明した
が、Ｓ等の他のＶＩ族元素を用いても同様の効果が期待
できる。
【００７１】次に、Ｃ取り込み量のＶ／ＩＩＩ比と面方
位依存性、及びＣ、Ｓｉ、Ｓｅ等の取り込み量の面方位
依存性の相違を利用して波長０．７８〜０．９８μｍの
半導体レーザを作製する実施例について説明する。
【００７２】図１１は、第３の実施例による半導体レー
ザの断面図を示す。第３の実施例による半導体レーザ
は、（１００）面と（３１１）Ａ面における不純物取り
込み量の差を利用したものである。（１００）面を主面
とするｎ+ 型ＧａＡｓ基板１００の表面にほぼ（３１
１）Ａ面を斜面とするＶ字状の溝１１０が〔０１−１〕
方向に延在して形成されている。ＧａＡｓ基板１００に
は、ｎ型不純物としてＳｉが４×１０18ｃｍ-3添加され
ている。
【００７３】ｎ+ 型ＧａＡｓ基板１００の上には、ｎ+
型ＧａＡｓバッファ層１０１が厚さ約１．０μｍ形成さ
れている。このＧａＡｓバッファ層１０１には、ｎ型不
純物としてＳｉが１×１０18ｃｍ-3添加されている。
【００７４】ｎ+ 型ＧａＡｓバッファ層１０１の上に
は、ｎ型ＡｌＧａＡｓクラッド層１０２が厚さ約２．０
μｍ形成されている。ＡｌＧａＡｓクラッド層１０２に
は、ｎ型不純物としてＳｉが５×１０17ｃｍ-3添加され
ている。
【００７５】ｎ型クラッド層１０２の上には、アンドー
プのＧａＡｓもしくはＡｌＧａＡｓの活性層、またはＧ
ａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ歪量子井戸活性層１０
３が形成されている。
【００７６】活性層１０３の上には、ｐ型ＡｌＧａＡｓ
クラッド層１０４が厚さ約０．２μｍ形成されている。
ＡｌＧａＡｓクラッド層１０４には、ｐ型不純物として
Ｃが１×１０18ｃｍ-3添加されている。
【００７７】ｐ型ＡｌＧａＡｓクラッド層１０４の上に
は、電流狭窄層１０５が厚さ約０．２μｍ形成されてい
る。電流狭窄層１０５は、図４に示すＶ／ＩＩＩ比を適
当に選択する方法、または図７に示すＣとＳｉを同時ド
ーピングする方法により形成される。
【００７８】Ｖ／ＩＩＩ比を適当に選択する方法で形成
する場合には、図４に示すＶ／ＩＩＩ比がＫ３となるよ
うな条件で成長させる。Ｖ／ＩＩＩ比がＫ３となる条件
では、エピタキシャル層は（１００）面ではｎ型とな
り、（３１１）Ａ面ではｐ型となる。従って、図１１の
電流狭窄層１０５の平坦面に沿う領域はｎ型、斜面に沿
う領域はｐ型となる。
【００７９】なお、ｎ型領域及びｐ型領域でキャリア濃
度が１×１０18ｃｍ-3となるようなＶ／ＩＩＩ比を選択
することが好ましい。ＣとＳｉを同時にドーピングする
方法で形成する場合には、図７の上図において、Ｓｉ濃
度が点線ａ１となるような条件で成長させる。すなわ
ち、（１００）面においてはＳｉ濃度がＣ濃度よりも高
くなるためｎ型となり、（３１１）Ａ面においては逆に
ｐ型となる。従って、図１１の電流狭窄層１０５の平坦
面に沿う領域はｎ型、斜面に沿う領域はｐ型となる。な
お、この場合も、ｎ型領域及びｐ型領域でキャリア濃度
が１×１０18ｃｍ-3となるようなＶ／ＩＩＩ比を選択す
ることが好ましい。
【００８０】電流狭窄層１０５の上には、ｐ型ＡｌＧａ
Ａｓクラッド層１０６が厚さ約１．６μｍ形成されてい
る。ＡｌＧａＡｓクラッド層１０６には、ｐ型不純物と
してＣが１×１０18ｃｍ-3添加されている。
【００８１】従って、（３１１）Ａ面の斜面に沿う領域
では、ＡｌＧａＡｓクラッド層１０４、電流狭窄層１０
５、ＡｌＧａＡｓクラッド層１０６の３層は全てｐ型と
なる。一方、平坦面に沿う領域では、ＡｌＧａＡｓクラ
ッド層１０４、１０６に挟まれた電流狭窄層１０５がｎ
型となる。
【００８２】ｐ型ＡｌＧａＡｓクラッド層１０６の上に
は、ｐ+ 型ＧａＡｓコンタクト層１０７が厚さ約０．５
μｍ形成されている。ＧａＡｓコンタクト層１０７に
は、ｐ型不純物としてＣまたはＺｎが５×１０18ｃｍ-3
添加されている。
【００８３】ＧａＡｓコンタクト層１０７の上には正電
極１０８、ＧａＡｓ基板１００の裏面には負電極１０９
が形成されている。正電極１０８、負電極１０９の間に
電圧を印加すると、電流狭窄層１０５とクラッド層１０
４との間のｐｎ接合が逆バイアスされる。このため、平
坦面に沿う領域には電流が流れず、斜面に沿う領域に電
流が集中する。このため、活性層１０３の斜面に沿う領
域で効率的にレーザ発振を行うことが可能になる。な
お、レーザ共振器には自然劈開で得られる（０１−１）
面及び（０−１１）面を用いる。
【００８４】なお、図１１では、斜面として（３１１）
Ａ面を使用する例について示したが、（１００）面より
も炭素取り込み量が多い（１１１）Ａ〜（３１１）Ａ面
を使用してもよい。
【００８５】図１２は、第４の実施例による半導体レー
ザの断面図を示す。第４の実施例による半導体レーザ
は、（５１１）Ａ面〜（４１１）Ａ面と（３１１）Ａ面
における不純物取り込み量の差を利用したものである。
ｎ+ ＧａＡｓ基板１２０は、（５１１）Ａ面〜（４１
１）Ａ面の主面を持ち、表面には、ほぼ（３１１）Ａ面
を斜面とする段差１３０が〔０１−１〕方向に延在して
形成されている。
【００８６】ｎ+ ＧａＡｓ基板１２０の上には、図１１
と同様に、ｎ+ 型ＧａＡｓバッファ層１２１、ｎ型Ａｌ
ＧａＡｓクラッド層１２２、アンドープのＧａＡｓもし
くはＡｌＧａＡｓの活性層、またはＧａＡｓ／ＩｎＧａ
Ａｓ／ＧａＡｓ歪量子井戸活性層１２３、ｐ型ＡｌＧａ
Ａｓクラッド層１２４、電流狭窄層１２５、ｐ型ＡｌＧ
ａＡｓクラッド層１２６、ｐ+ 型ＧａＡｓコンタクト層
１２７が形成されている。
【００８７】ｐ+ 型ＧａＡｓコンタクト層１２７の上に
は正電極１２８、ｎ+ 型ＧａＡｓ基板の裏面には負電極
１２９が形成されている。電流狭窄層１２５のエピタキ
シャル成長は、ＣとＳｉを同時ドーピングし、図７の上
図に示す点線ａまたａ１のように、（４１１）Ａ面〜
（５１１）Ａ面でｎ型となり（３１１）Ａ面でｐ型とな
るような条件で行う。このような条件で電流狭窄層１２
５をエピタキシャル成長することにより、本実施例にお
いても、図１１に示す第３の実施例と同様に、電流狭窄
層１２５の平坦面に沿う領域はｎ型、斜面に沿う領域は
ｐ型となる。
【００８８】なお、図１２では、基板主面が（４１１）
Ａまたは（５１１）Ａ面、斜面が（３１１）Ａ面である
例について示したが、基板主面が（ｎ１１）Ａ面（ｎ
は、４＜または≒ｎ、の実数）、斜面が（１１１）Ａ〜
（３１１）Ａ面であってもよい。
【００８９】図１３は、第５の実施例による半導体レー
ザの断面図を示す。第５の実施例による半導体レーザ
は、（１００）面と（４１１）Ａ面もしくは（４１１）
Ｂ面における不純物取り込み量の差を利用したものであ
る。ｎ+ 型ＧａＡｓ基板１４０は、（１００）面の主面
を持ち、表面には、ほぼ（４１１）Ａ面を斜面とするＶ
字状の溝１５０ａ、１５０ｂが所定の間隔で〔０１−
１〕方向に延在して形成されている。または、ほぼ（４
１１）Ｂ面を斜面とするＶ字状の溝が所定の間隔で〔０
１１〕方向に延在して形成されている基板を使用しても
よい。
【００９０】ｎ+ ＧａＡｓ基板１４０の上には、図１１
と同様に、ｎ+ 型ＧａＡｓバッファ層１４１、ｎ型Ａｌ
ＧａＡｓクラッド層１４２、アンドープのＧａＡｓもし
くはＡｌＧａＡｓの活性層、またはＧａＡｓ／ＩｎＧａ
Ａｓ／ＧａＡｓ歪量子井戸活性層１４３、ｐ型ＡｌＧａ
Ａｓクラッド層１４４、電流狭窄層１４５、ｐ型ＡｌＧ
ａＡｓクラッド層１４６、ｐ+ 型ＧａＡｓコンタクト層
１４７が形成されている。
【００９１】ｐ+ 型ＧａＡｓコンタクト層１４７の平坦
面に沿う領域の上には正電極１４８、ｎ+ 型ＧａＡｓ基
板の裏面には負電極１４９が形成されている。互いに平
行に形成された２本の溝１５０ａ、１５０ｂのそれぞれ
の外側の斜面に沿う領域と平坦面に沿う領域との境界近
傍には、ｐ+ 型ＧａＡｓコンタクト層１４７の表面から
電流狭窄層１４５の中間まで達する高抵抗領域１５１が
設けられている。これは、素子間分離を行うためであ
る。
【００９２】電流狭窄層１４５のエピタキシャル成長
は、ＣとＳｉを同時ドーピングし、図７の上図に示す点
線ａのように、（４１１）Ａ面または（４１１）Ｂ面で
ｎ型となり（１００）面でｐ型となるような条件で行
う。このような条件で電流狭窄層１４５をエピタキシャ
ル成長することにより、図１１、図１２の場合とは逆
に、電流狭窄層１４５の平坦面に沿う領域がｐ型、斜面
に沿う領域がｎ型となる。
【００９３】従って、電極１４８、１４９に電圧を印加
すると、斜面に沿う領域でｐｎ接合が逆バイアスされ
る。このため、電流が平坦面に沿う領域に集中して流れ
る。なお、図１３では、斜面が（４１１）Ａ面または
（４１１）Ｂ面である例について示したが、（１００）
面よりも炭素取り込み量が少ない（ｎ１１）Ａ面または
（ｎ１１）Ｂ面（ｎは、４＜または≒ｎ、の実数）であ
ってもよい。
【００９４】上述のように、第３〜第５の実施例による
と、エピタキシャル成長時のＶ／ＩＩＩ比を適当に選択
することにより、またはＣとＳｉを適当な条件で同時ド
ーピングすることにより、電流狭窄層を自己整合的に形
成することが可能となる。なお、図９で説明したように
Ｓｉの代わりにＳ、Ｓｅ等のＶＩ族元素を使用してもよ
い。
【００９５】次に、図１４を参照して第６の実施例につ
いて説明する。図１４（Ａ）は、第６の実施例による面
発光半導体レーザの断面図を示す。（１００）面の主面
を有するｎ型ＧａＡｓ基板１６０には、ｎ型不純物とし
てＳｉが４×１０18ｃｍ-3添加されている。ＧａＡｓ基
板１６０の表面には、主面とのなす角が１５〜３５°の
斜面を有するメサ１７０が形成されている。
【００９６】図１４（Ｂ）は、ＧａＡｓ基板１６０の表
面に形成されたメサ１７０の斜視図を示す。メサ１７０
の斜面はＡ面の成分とＢ面の成分からなる。図７の上図
に示すように、Ｃ濃度に対するＳｉのドーピング条件が
点線ａの関係になるような条件でエピタキシャル成長す
る場合には、Ｂ面方向では１５〜３５°の範囲ではｎ型
となり、Ａ面方向では１５〜２０°の範囲でｎ型とな
る。従って、メサ１７０の斜面をこの範囲に含まれるよ
うに形成すると、ＣとＳｉの同時ドーピングにより平坦
面に沿う領域でｐ型、斜面に沿う領域でｎ型のエピタキ
シャル層を形成することができる。
【００９７】ＧａＡｓ基板１６０の上に、ｎ型ＧａＡｓ
バッファ層１６１が厚さ１．０μｍ形成されている。Ｇ
ａＡｓバッファ層１６１には、ｎ型不純物としてＳｉが
１×１０18ｃｍ-3添加されている。
【００９８】ｎ型ＧａＡｓバッファ層１６１の上には、
Ａｌx Ｇａ1-x Ａｓ／Ａｌy Ｇａ1- y Ａｓ等の組み合わ
せからなる薄膜多層ｎ型分散ブラッグ反射層（ＤＢＲ
層）１６２が形成されている。
【００９９】ｎ型ＤＢＲ層１６２の上には、Ｓｉがドー
プされたｎ型（Ａｌ0.7 Ｇａ0.3 ） 0.5 Ｉｎ0.5 Ｐクラ
ッド層１６３が形成されている。ｎ型ＡｌＧａＩｎＰク
ラッド層１６３の上には、アンドープ（Ａｌ）ＧａＩｎ
ＰまたはＧａＩｎＡｓＰ井戸層と（Ａｌ0.4 Ｇａ0.6 ）
0.5 Ｉｎ0.5 Ｐバリア層からなる歪量子井戸活性層、及
びこの歪量子井戸活性層を挟むように形成されたｎ型及
びｐ型（Ａｌ0.4 Ｇａ0.6 ）0.5 Ｉｎ0.5 Ｐガイド層か
ら構成されるレーザ構造１６４が形成されている。
【０１００】レーザ構造１６４の上には、Ｚｎがドープ
されたｐ型（Ａｌ0.7 Ｇａ0.3 ）0. 5 Ｉｎ0.5 Ｐクラッ
ド層１６５が形成されている。ｐ型ＡｌＧａＩｎＰクラ
ッド層１６５の上には、ｐ型Ａｌx Ｇａ1-x Ａｓ／Ａｌ
y Ｇａ1-y ＡｓＤＢＲ層１６６が形成されている。ｐ型
ＤＢＲ層１６６の上には、ＣまたはＺｎがドープされた
ｐ型ＧａＡｓコンタクト層１６７が形成されている。ｐ
型ＧａＡｓコンタクト層１６７の平坦面に沿う領域の上
には正電極１６８が、ｎ型ＧａＡｓ基板１６０の裏面に
は負電極１６９が形成されている。
【０１０１】ｐ型ＤＢＲ層形成時に、炭素を含むＩＩＩ
族原料を使用する場合にはＶ／ＩＩＩ比を適当に選択し
たり、単独の炭素原料を使用する場合には炭素ドーピン
グ量を適当に調整することにより、平坦面に沿う領域の
導電型をｐ型、斜面に沿う領域の導電型をｎ型とするこ
とができる。また、ＣとＳｉのドーピング量を適当に調
整して同時にドーピングすることによっても平坦面に沿
う領域の導電型をｐ型、斜面に沿う領域の導電型をｎ型
とすることができる。
【０１０２】以上の構造は、発振波長が０．６μｍ帯の
面発光レーザの構造を示したが、ｎ型ＡｌＧａＩｎＰク
ラッド層１６３をｎ型ＡｌＧａＡｓ層、レーザ構造１６
４をＧａＡｓバリア層とＩｎＧａＡｓ歪活性層からなる
レーザ構造、ｐ型ＡｌＧａＩｎＰクラッド層１６５をＣ
ドープｐ型ＡｌＧａＡｓクラッド層に代えることによ
り、発振波長０．７８〜０．９８μｍ帯の面発光レーザ
を作製することができる。この場合、ｐ型ＡｌＧａＡｓ
クラッド層及びｐ型ＤＢＲ層形成時に、上述の方法と同
様に電流狭窄層を自己整合的に形成できる。
【０１０３】このようにして、ｐ型の平坦面に沿う領域
を取り囲むようにしてｎ型の領域を自己整合的に形成す
ることができる。電極１６８、１６９に所定の電圧を印
加すると、電流がｐ型ＧａＡｓコンタクト層１６７から
注入され、ｐ型ＤＢＲ層１６６を通ってレーザ構造１６
４に注入される。この電流路の周囲にはｐｎｐ接合が形
成されており、一方のｐｎ接合が逆バイアスされる。こ
のため、レーザ構造１６４の平坦面に沿う領域に電流を
集中して流すことができる。
【０１０４】上記実施例では、ＭＯＶＰＥを用いてエピ
タキシャル成長する場合について説明したが、有機金属
分子線エピタキシ（ＭＯＶＰＥ）、ケミカルビームエピ
タキシ（ＣＢＥ）等を用いてＧａＡｓ、ＡｌＧａＡｓ等
のＩＩＩ−Ｖ族化合物半導体または混晶をエピタキシャ
ル成長する場合にも同様の効果が期待できる。
【０１０５】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【０１０６】
【発明の効果】以上説明したように、本発明によれば、
ＩＩＩ−Ｖ族化合物半導体をエピタキシャル成長する場
合にｐ型不純物としての炭素を（１００）面を用いた場
合よりも高濃度に添加することができる。また、逆に
（１００）面を用いた場合よりも炭素の混入を抑制する
ことができる。これにより、より高性能のＨＢＴ、ＨＥ
ＭＴ等の半導体装置を作製することが可能になる。
【０１０７】また、本発明によれば、段差基板面内に自
己整合的にｐ型またはｎ型の領域を形成することができ
る。これにより、電流阻止領域を自己整合的に形成した
半導体レーザを作製することが可能になる。
【図面の簡単な説明】
【図１】ＭＯＶＰＥにより形成したＧａＡｓエピタキシ
ャル層の炭素濃度及びキャリア濃度の面方位依存性を示
すグラフである。
【図２】ＭＯＶＰＥにより形成したＡｌＧａＡｓエピタ
キシャル層の炭素濃度及びキャリア濃度の面方位依存性
を示すグラフである。
【図３】本発明の第１の実施例によるＨＢＴ及びＨＥＭ
Ｔの断面図である。
【図４】ＭＯＶＰＥにより形成したＧａＡｓエピタキシ
ャル層のキャリア濃度のＶ／ＩＩＩ比依存性を示すグラ
フである。
【図５】キャリア濃度のＶ／ＩＩＩ比依存性が面方位に
よって異なる特性を利用して、ｎ型及びｐ型領域を選択
的に形成する例を示すための基板断面図である。
【図６】ＭＯＶＰＥにより形成したＧａＡｓエピタキシ
ャル層のＳｉ濃度及びキャリア濃度の面方位依存性を示
すグラフである。
【図７】ＭＯＶＰＥにより形成したＧａＡｓエピタキシ
ャル層の炭素濃度、Ｓｉ濃度及びキャリア濃度の面方位
依存性を示すグラフである。
【図８】炭素濃度、Ｓｉ濃度の面方位依存性が異なるこ
とを利用して、ｎ型及びｐ型領域を選択的に形成する例
を示すための基板断面図である。
【図９】ＭＯＶＰＥにより形成したＧａＡｓエピタキシ
ャル層の炭素濃度、Ｓｅ濃度及びキャリア濃度の面方位
依存性を示すグラフである。
【図１０】炭素濃度、Ｓｅ濃度の面方位依存性が異なる
ことを利用して、ｎ型及びｐ型領域を選択的に形成する
例を示すための基板断面図である。
【図１１】本発明の第２の実施例による半導体レーザの
断面図である。
【図１２】本発明の第３の実施例による半導体レーザの
断面図である。
【図１３】本発明の第４の実施例による半導体レーザの
断面図である。
【図１４】本発明の第５の実施例による半導体レーザの
断面図である。
【符号の説明】
１ ｎ+ 型ＧａＡｓ基板 ２ ｎ+ 型ＧａＡｓバッファ層 ３ ｎ型ＧａＡｓコレクタ層 ４ ｐ+ 型ＧａＡｓベース層 ５ ｎ型ＡｌＧａＡｓエミッタ層 ６ ｎ+ 型ＧａＡｓキャップ層 １０ 半絶縁性ＧａＡｓ基板 １１ 酸素ドープ（Ａｌ）ＧａＡｓバッファ層 １２ アンドープ（Ｉｎ）ＧａＡｓ電子走行層 １３ アンドープＡｌＧａＡｓまたはＩｎＧａＰスペ
ーサ層 １４ ＳｉまたはＳｅドープＡｌＧａＡｓまたはＩｎ
ＧａＰ電子供給層 １５ Ｓｉドープｎ+ 型ＧａＡｓコンタクト層
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/812 Ｈ０１Ｓ 5/323 (56)参考文献 特開 平２−79435（ＪＰ，Ａ) 特開 昭63−56960（ＪＰ，Ａ) 特開 昭62−265787（ＪＰ，Ａ) 特開 昭63−84015（ＪＰ，Ａ) 特開 平６−29625（ＪＰ，Ａ) 特開 平５−291698（ＪＰ，Ａ) Ｃ．Ｃａｎｅａｕ，Ｒ．Ｂｈａｔ, Ｍ．Ａ．Ｋｏｚａ，Ｄｅｐｅｎｄｅｎｃ ｅ ｏｆ ｄｏｐｉｎｇ ｏｎ ｓｕｂ ｓｔｒａｔｅ ｏｒｉｅｎｔａｔｉｏｎ ｆｏｒ ＧａＡｓ：Ｃ ｇｒｏｗｎ ｂｙ ＯＭＶＰＥ，Ｊｏｕｒｎａｌ ｏ ｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，Ｖ ｏｌ．118，ｐｐ．467−469 Ｗ．Ｑ．Ｌｉ，Ｐａｌｌａｂ Ｋ．Ｂ ｈａｔｔａｃｈａｒｙａ，Ｍｏｌｅｃｕ ａｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｉａ ｌ ＧａＡｓ／ＡｌＧａＡｓ Ｈｅｔｅ ｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ ｏｎ（311) Ａ ＧａＡｓ Ｓｕｂｓｔｒａｔｅｓ ｗｉ，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄ ｅｖｉｃｅ Ｌｅｔｔｅｒｓ，Ｖｏｌ. 13，Ｎｏ．１，ｐｐ．29−31 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/73 - 29/737 H01L 21/203 - 21/205 H01L 21/338 H01L 29/778 H01L 29/80 - 29/812 H01S 5/30 - 5/347 Ｗｅｂ ｏｆ Ｓｃｉｅｎｃｅ

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】 （１００）面から（１１１）Ａ面方向に
    ０°よりも大きく２５°未満の範囲で傾斜した面方位を
    有するＩＩＩ−Ｖ族化合物半導体の基板を準備する工程
    と、 前記基板上に、少なくともＩＩＩ族原料またはＶ族原料
    のいずれか一方に炭素を含む有機金属化合物を使用し
    て、少なくとも積極的には不純物を添加しないで電子走
    行層をエピタキシャルに結晶成長する工程と、 該電子走行層よりも禁制帯幅の大きい材料からなる電子
    供給層をエピタキシャルに結晶成長する工程とを含む半
    導体装置の製造方法。
  2. 【請求項２】 （１００）面が表出した平坦面と、（ｎ
    １１）Ｂ面（ｎは、１＜または≒ｎ、の実数）あるいは
    （ｍ１１）Ａ面（ｍは、４＜または≒ｍ、の実数）が表
    出した斜面とを含む表面を有するＩＩＩ−Ｖ族化合物半
    導体の段差基板を準備する工程と、 前記段差基板の上に、少なくとも不純物として炭素を添
    加して、前記斜面に沿う領域でｎ型、前記平坦面に沿う
    領域でｐ型になるようにＩＩＩ−Ｖ族化合物半導体をエ
    ピタキシャルに成長するエピタキシャル成長工程とを含
    む半導体装置の製造方法。
  3. 【請求項３】 （１００）面が表出した平坦面と、（ｎ
    １１）Ａ面（ｎは、１＜または≒ｎ＜３、の実数）が表
    出した斜面とを含む表面を有するＩＩＩ−Ｖ族化合物半
    導体の段差基板を準備する工程と、 前記段差基板の上に、少なくとも不純物として炭素を添
    加して、前記斜面に沿う領域でｐ型、前記平坦面に沿う
    領域でｎ型になるようにＩＩＩ−Ｖ族化合物半導体をエ
    ピタキシャルに成長するエピタキシャル成長工程とを含
    む半導体装置の製造方法。
  4. 【請求項４】 （ｎ１１）Ａ面（ｎは、４＜または≒
    ｎ、の実数）が表出した平坦面と、（ｍ１１）Ａ面（ｍ
    は、１＜または≒ｍ＜または≒３、の実数）が表出した
    斜面とを含む表面を有するＩＩＩ−Ｖ族化合物半導体の
    段差基板を準備する工程と、 前記段差基板の上に、少なくとも不純物として炭素を添
    加して、前記斜面に沿う領域でｐ型、前記平坦面に沿う
    領域でｎ型になるようにＩＩＩ−Ｖ族化合物半導体をエ
    ピタキシャルに成長するエピタキシャル成長工程とを含
    む半導体装置の製造方法。
  5. 【請求項５】 前記エピタキシャル成長工程は、ＩＩＩ
    族原料として炭素を含む有機金属化合物を使用し、前記
    段差基板の表面に表出した複数の面方位のうち所定の面
    方位に沿う領域でｐ型、その他の面方位に沿う領域でｎ
    型となるようにＩＩＩ族原料分圧に対するＶ族原料分圧
    比を制御しつつエピタキシャル成長を行う請求項２〜４
    のいずれかに記載の半導体装置の製造方法。
  6. 【請求項６】 前記エピタキシャル成長工程は、前記段
    差基板の表面に表出した複数の面方位のうち所定の面方
    位に沿う領域でｐ型、その他の面方位に沿う領域でｎ型
    となるように炭素ドーピング源の供給量を制御しつつエ
    ピタキシャル成長を行う請求項２〜４のいずれかに記載
    の半導体装置の製造方法。
  7. 【請求項７】 （１００）面が表出した平坦面と、（ｎ
    １１）Ｂ面（ｎは、１＜または≒ｎ、の実数）が表出し
    た斜面とを含む表面を有するＩＩＩ−Ｖ族化合物半導体
    の段差基板を準備する工程と、 前記段差基板の上に、ｐ型不純物としての炭素とｎ型不
    純物を同時にまたは交互にドーピングしつつ、前記斜面
    に沿う領域でｎ型、前記平坦面に沿う領域でｐ型になる
    ようにＩＩＩ−Ｖ族化合物半導体をエピタキシャルに成
    長するエピタキシャル成長工程とを含む半導体装置の製
    造方法。
  8. 【請求項８】 （１００）面が表出した平坦面と、（ｎ
    １１）Ａ面（ｎは、４＜または≒ｎ、の実数）が表出し
    た斜面とを含む表面を有するＩＩＩ−Ｖ族化合物半導体
    の段差基板を準備する工程と、 前記段差基板の上に、ｐ型不純物としての炭素とｎ型不
    純物を同時にまたは交互にドーピングしつつ、前記斜面
    に沿う領域でｎ型、前記平坦面に沿う領域でｐ型になる
    ようにＩＩＩ−Ｖ族化合物半導体をエピタキシャルに成
    長するエピタキシャル成長工程とを含む半導体装置の製
    造方法。
  9. 【請求項９】 （１００）面あるいは（ｎ１１）Ａ面
    （ｎは、４＜または≒ｎ、の実数）が表出した平坦面
    と、（ｍ１１）Ａ面（ｍは、１＜または≒ｍ＜または≒
    ３、の実数）が表出した斜面とを含む表面を有するＩＩ
    Ｉ−Ｖ族化合物半導体の段差基板を準備する工程と、 前記段差基板の上に、ｐ型不純物としての炭素とｎ型不
    純物を同時にまたは交互にドーピングしつつ、前記斜面
    に沿う領域でｐ型、前記平坦面に沿う領域でｎ型になる
    ようにＩＩＩ−Ｖ族化合物半導体をエピタキシャルに成
    長するエピタキシャル成長工程とを含む半導体装置の製
    造方法。
  10. 【請求項１０】 （１００）面が表出した平坦面と、
    （１００）面からなる上面と、該上面を取り囲むように
    形成された斜面からなるメサ構造とを表面に有するＩＩ
    Ｉ−Ｖ族化合物半導体の段差基板を準備する工程と、 前記段差基板の上に、ｐ型不純物としての炭素とｎ型不
    純物を同時にまたは交互にドーピングしつつ、前記斜面
    に沿う領域でｎ型、前記平坦面に沿う領域でｐ型になる
    ようにＩＩＩ−Ｖ族化合物半導体をエピタキシャルに成
    長するエピタキシャル成長工程とを含む半導体装置の製
    造方法。
  11. 【請求項１１】 前記エピタキシャル成長工程は、前記
    段差基板の表面に表出した複数の面方位のうち所定の面
    方位に沿う領域でｐ型、その他の面方位に沿う領域でｎ
    型となるように、前記ｐ型不純物としての炭素の原料の
    供給量と前記ｎ型不純物の原料の供給量を制御しつつエ
    ピタキシャル成長を行う請求項７〜１０のいずれかに記
    載の半導体装置の製造方法。
  12. 【請求項１２】 前記ｎ型不純物はシリコンである請求
    項７〜１１のいずれかに記載の半導体装置の製造方法。
  13. 【請求項１３】 前記ｎ型不純物はＶＩ族元素である請
    求項９記載の半導体装置の製造方法。
  14. 【請求項１４】 前記ｎ型不純物はＳまたはＳｅである
    請求項１３記載の半導体装置の製造方法。
  15. 【請求項１５】 （１００）面が表出した平坦面と、
    （ｎ１１）Ａ面（ｎは、１＜または≒ｎ＜３、の実数）
    が表出した斜面を有するＶ字状溝とを表面に含むＩＩＩ
    −Ｖ族化合物半導体のＶ溝基板と、 前記Ｖ溝基板上に形成されたｎ側クラッド層と、 前記ｎ側クラッド層上に形成された活性層と、 前記活性層上に形成され、不純物として炭素を含み、前
    記平坦面に沿う領域でｎ型、前記斜面に沿う領域でｐ型
    となる電流狭窄層を挟み込むように含んで形成されたｐ
    側クラッド層とを含む半導体レーザ装置。
  16. 【請求項１６】 （ｎ１１）Ａ面（ｎは、４＜または≒
    ｎ、の実数）が表出した２つの平坦面と、前記平坦面を
    接続し、（ｍ１１）Ａ面（ｍは、１＜または≒ｍ＜また
    は≒３、の実数）が表出した斜面を持つＩＩＩ−Ｖ族化
    合物半導体の段差基板と、 前記段差基板上に形成されたｎ側クラッド層と、 前記ｎ側クラッド層上に形成された活性層と、 前記活性層上に形成され、前記平坦面に沿う領域でｎ
    型、前記斜面に沿う領域でｐ型となる電流狭窄層を挟み
    込むように含んで形成されたｐ側クラッド層とを含む半
    導体レーザ装置。
  17. 【請求項１７】 （１００）面が表出した平坦面と、
    （ｎ１１）Ａ面（ｎは、４＜または≒ｎ、の実数）また
    は（ｍ１１）Ｂ面（ｍは、４＜または≒ｍ、の実数）が
    表出した斜面を有し、互いに平行に形成された２つのＶ
    字状溝とを表面に含むＩＩＩ−Ｖ族化合物半導体のＶ溝
    基板と、 前記Ｖ溝基板上に形成されたｎ側クラッド層と、 前記ｎ側クラッド層上に形成された活性層と、 前記活性層上に形成され、前記平坦面に沿う領域でｐ
    型、前記斜面に沿う領域でｎ型となる電流狭窄層を挟み
    込むように含んで形成されたｐ側クラッド層とを含む半
    導体レーザ装置。
JP03488394A 1994-03-04 1994-03-04 半導体装置の製造方法 Expired - Lifetime JP3360105B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP03488394A JP3360105B2 (ja) 1994-03-04 1994-03-04 半導体装置の製造方法
EP95301369A EP0670592B1 (en) 1994-03-04 1995-03-03 Semiconductor devices and their manufacture utilizing crystal orientation dependence of doping
DE69532055T DE69532055T2 (de) 1994-03-04 1995-03-03 Halbleitervorrichtungen sowie ihre Herstellung unter Verwendung der Kristallorientierungsabhängigheit der Datierungs
US08/398,506 US5668048A (en) 1994-03-04 1995-03-03 Method of making a semiconductor device utilizing crystal orientation dependence of impurity concentration
US08/789,665 US5783845A (en) 1994-03-04 1997-01-27 Semiconductor device and its manufacture utilizing crystal orientation dependence of impurity concentration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03488394A JP3360105B2 (ja) 1994-03-04 1994-03-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07245315A JPH07245315A (ja) 1995-09-19
JP3360105B2 true JP3360105B2 (ja) 2002-12-24

Family

ID=12426544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03488394A Expired - Lifetime JP3360105B2 (ja) 1994-03-04 1994-03-04 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US5668048A (ja)
EP (1) EP0670592B1 (ja)
JP (1) JP3360105B2 (ja)
DE (1) DE69532055T2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640003B4 (de) * 1996-09-27 2005-07-07 Siemens Ag Halbleitervorrichtung und Verfahren zu dessen Herstellung
US6181723B1 (en) * 1997-05-07 2001-01-30 Sharp Kabushiki Kaisha Semiconductor light emitting device with both carbon and group II element atoms as p-type dopants and method for producing the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
TW483171B (en) * 2000-03-16 2002-04-11 Trw Inc Ultra high speed heterojunction bipolar transistor having a cantilevered base.
JP3585817B2 (ja) * 2000-09-04 2004-11-04 ユーディナデバイス株式会社 レーザダイオードおよびその製造方法
JP2002164352A (ja) * 2000-09-13 2002-06-07 Toshiba Corp バイポーラトランジスタ、半導体発光素子、及び半導体素子
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6440764B1 (en) * 2000-11-22 2002-08-27 Agere Systems Guardian Corp. Enhancement of carrier concentration in As-containing contact layers
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
JP4592966B2 (ja) * 2001-01-30 2010-12-08 古河電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体結晶膜及びその成膜方法
DE10106836B4 (de) * 2001-02-14 2009-01-22 Infineon Technologies Ag Integrierte Schaltungsanordnung aus einem flächigen Substrat
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
KR100558890B1 (ko) * 2001-07-12 2006-03-14 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US6750478B2 (en) * 2001-09-28 2004-06-15 The Furukawa Electric Co., Ltd. Semiconductor laser device and method for suppressing fabry perot oscillations
US6670654B2 (en) 2002-01-09 2003-12-30 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor with carbon incorporation
JP4321987B2 (ja) * 2002-01-28 2009-08-26 株式会社リコー 半導体分布ブラッグ反射鏡およびその製造方法および面発光型半導体レーザおよび光通信モジュールおよび光通信システム
US6727524B2 (en) * 2002-03-22 2004-04-27 Kulite Semiconductor Products, Inc. P-n junction structure
JP4124017B2 (ja) * 2003-05-12 2008-07-23 ソニー株式会社 面発光型半導体レーザ素子の製造方法
US7417267B2 (en) * 2004-09-24 2008-08-26 International Rectifier Corporation Non-planar III-nitride power device having a lateral conduction path
CN101151776B (zh) * 2005-03-30 2010-07-21 奥普拓能量株式会社 半导体激光器件
JP5261945B2 (ja) * 2007-02-23 2013-08-14 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5198972B2 (ja) * 2008-08-11 2013-05-15 スタンレー電気株式会社 半導体発光装置及びその製造方法
US10186339B2 (en) * 2014-02-17 2019-01-22 City Labs, Inc. Semiconductor device for directly converting radioisotope emissions into electrical power
US11200997B2 (en) 2014-02-17 2021-12-14 City Labs, Inc. Semiconductor device with epitaxial liftoff layers for directly converting radioisotope emissions into electrical power
KR102060383B1 (ko) * 2018-02-23 2019-12-30 한국과학기술연구원 3족-5족 화합물 반도체 장치
JP2022181353A (ja) * 2021-05-26 2022-12-08 住友電気工業株式会社 垂直共振型面発光レーザ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8104068A (nl) * 1981-09-02 1983-04-05 Philips Nv Halfgeleiderlaser.
US4839307A (en) * 1986-05-14 1989-06-13 Omron Tateisi Electronics Co. Method of manufacturing a stripe-shaped heterojunction laser with unique current confinement
JPH0783109B2 (ja) * 1986-08-28 1995-09-06 ソニー株式会社 高速半導体装置
US4932033A (en) * 1986-09-26 1990-06-05 Canon Kabushiki Kaisha Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same
US5144634A (en) * 1989-09-07 1992-09-01 International Business Machines Corporation Method for mirror passivation of semiconductor laser diodes
US5100831A (en) * 1990-02-16 1992-03-31 Sumitomo Electric Industries, Ltd. Method for fabricating semiconductor device
US5404027A (en) * 1991-05-15 1995-04-04 Minnesota Mining & Manufacturing Compay Buried ridge II-VI laser diode
JP3257034B2 (ja) * 1992-06-03 2002-02-18 ソニー株式会社 化合物半導体装置とその製造方法
JPH06104273A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd 半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ｃ．Ｃａｎｅａｕ，Ｒ．Ｂｈａｔ，Ｍ．Ａ．Ｋｏｚａ，Ｄｅｐｅｎｄｅｎｃｅ ｏｆ ｄｏｐｉｎｇ ｏｎ ｓｕｂｓｔｒａｔｅ ｏｒｉｅｎｔａｔｉｏｎ ｆｏｒ ＧａＡｓ：Ｃ ｇｒｏｗｎ ｂｙ ＯＭＶＰＥ，Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，Ｖｏｌ．１１８，ｐｐ．４６７−４６９
Ｗ．Ｑ．Ｌｉ，Ｐａｌｌａｂ Ｋ．Ｂｈａｔｔａｃｈａｒｙａ，Ｍｏｌｅｃｕａｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｉａｌ ＧａＡｓ／ＡｌＧａＡｓ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ ｏｎ（３１１）Ａ ＧａＡｓ Ｓｕｂｓｔｒａｔｅｓ ｗｉ，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，Ｖｏｌ．１３，Ｎｏ．１，ｐｐ．２９−３１

Also Published As

Publication number Publication date
EP0670592A3 (en) 1995-12-20
DE69532055T2 (de) 2004-04-22
US5783845A (en) 1998-07-21
JPH07245315A (ja) 1995-09-19
DE69532055D1 (de) 2003-12-11
US5668048A (en) 1997-09-16
EP0670592A2 (en) 1995-09-06
EP0670592B1 (en) 2003-11-05

Similar Documents

Publication Publication Date Title
JP3360105B2 (ja) 半導体装置の製造方法
US6841409B2 (en) Group III-V compound semiconductor and group III-V compound semiconductor device using the same
US6756615B2 (en) Heterojunction bipolar transistor and its manufacturing method
US4819036A (en) Semiconductor device
JP3368452B2 (ja) 化合物半導体装置及びその製造方法
US5952672A (en) Semiconductor device and method for fabricating the same
US7683392B2 (en) Semiconductor device with anisotropy-relaxed quantum dots
US5767540A (en) Hetero-junction bipolar transistor having AlGaAsP emitter layer underneath a base electrode
US6670653B1 (en) InP collector InGaAsSb base DHBT device and method of forming same
JPH09129865A (ja) 半導体装置
US7030462B2 (en) Heterojunction bipolar transistor having specified lattice constants
JP2008235519A (ja) 光半導体素子及び光半導体素子の作製方法
US6797996B1 (en) Compound semiconductor device and method for fabricating the same
EP0715357A1 (en) Carbon-doped GaAsSb semiconductor
JPH09246527A (ja) 半導体装置
US5753545A (en) Effective constant doping in a graded compositional alloy
US20030160266A1 (en) Hetero-bipolar transistor
JP2685720B2 (ja) 半導体レーザ及びその製造方法
US6800879B2 (en) Method of preparing indium phosphide heterojunction bipolar transistors
US7085298B2 (en) Tunnel junction utilizing GaPSb, AlGaPSb
JP2008071945A (ja) 化合物半導体素子およびその製造方法
JP3035979B2 (ja) 半導体レーザ
JPH0485946A (ja) 化合物半導体装置の製造方法
JP2002083816A (ja) 化合物半導体ヘテロ接合構造体
JPH11340585A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071018

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131018

Year of fee payment: 11

EXPY Cancellation because of completion of term