JP4592966B2 - Ｉｉｉ−ｖ族化合物半導体結晶膜及びその成膜方法 - Google Patents
Ｉｉｉ−ｖ族化合物半導体結晶膜及びその成膜方法 Download PDFInfo
- Publication number
- JP4592966B2 JP4592966B2 JP2001021709A JP2001021709A JP4592966B2 JP 4592966 B2 JP4592966 B2 JP 4592966B2 JP 2001021709 A JP2001021709 A JP 2001021709A JP 2001021709 A JP2001021709 A JP 2001021709A JP 4592966 B2 JP4592966 B2 JP 4592966B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal film
- impurity
- compound semiconductor
- iii
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、基板面に対して傾斜する傾斜面を有する段差を基板面に備えた段差基板上に成膜されたIII-Ｖ族化合物半導体結晶膜及びその成膜方法に関し、更に詳細には、基板面上の結晶膜の不純物濃度と傾斜面上の結晶膜の不純物濃度とがほぼ同じ、つまり膜内不純物濃度が均一なIII-Ｖ族化合物結晶膜及びその成膜方法に関するものである。
【０００２】
【従来の技術】
電子デバイスや光デバイスとして広く用いられているIII-Ｖ族化合物半導体デバイスには、段差を有するＩｎＰ基板やＧａＡｓ基板上に成膜された、所定の導電型のIII-Ｖ族化合物半導体層を備えるものがが多い。本明細書で、段差とは基板の基板面に対して傾斜する傾斜面を有するものを言い、段差基板とは基板面に段差を備えた基板を言う。
例えば、リッジ導波路型の半導体レーザダイオードは、メサ構造の両側に順次成膜された相互に異なる導電型の化合物半導体層によって構成されたｐｎ接合分離による電流ブロッキング構造を備えている。そして、電流ブロッキング構造の形成に際し、電流ブロッキング構造を構成する化合物半導体層の成膜工程で、不純物をドーピングした結晶膜を段差基板上にエピタキシャル成長させ、化合物半導体層の導電型を制御している。
【０００３】
ここで、図６を参照し、ｎ−ＩｎＰ基板上に形成された、ｐｎ接合分離による電流ブロッキング構造の構成を説明する。図６はｐｎ接合分離による電流ブロッキング構造の構成を断面図である。
上部のｐ側電極から注入される電流の注入領域を狭窄する電流ブロッキング構造３０は、図６に示すように、ｎ−ＩｎＰ基板３２上に形成され、電流注入領域となるメサ構造３４の両側がｐ−ＩｎＰ層３６及びその上に積層されたｎ−ＩｎＰ層３８によって埋め込まれている。つまり、電流ブロッキング構造は、下部層４０上に、順次、成膜され、メサ構造３４を埋め込んだｐ−ＩｎＰ層３６及びｎ−ＩｎＰ層３８のｐｎ接合分離によって構成されている。下部層４０のエピタキシャル成長面は（１００）面、メサ構造３４の側面は（１１１）Ａ面である。
ｐ−ＩｎＰ層３６及びｎ−ＩｎＰ層３８は、メサ構造３２上に形成された選択成長用のマスク４２を使った選択成長法により、例えばＭＯＣＶＤ法によってエピタキシャル成長させることより成膜されている。
【０００４】
【発明が解決しようとする課題】
ところで、光通信分野では、大容量高速通信の要請に応えるために、光通信分野で使用する光デバイスには高出力のものが要求されている。
しかし、電流ブロッキング構造の上述した従来の形成方法では、高出力の際に、所望通りに電流狭窄作用を行わせることが難しく、発光効率が低くなるという問題があった。それは、電流ブロッキング構造を形成するために、ドーピングする際の不純物濃度の制御が難しいからである。つまり、ｐｎ接合分離を構成する埋め込み層の不純物濃度が低いと、リーク電流が大きくなって光変換効率が低下し、不純物濃度が高いと、メサ構造との間で不純物の拡散が生じ、レーザ特性が変動する。
上述したｐｎ接合分離を構成する、相互に導電型の異なる埋め込み層の成膜に限らず、所望の導電型を示すように不純物をドーピングした化合物半導体層を段差基板上に成膜する際には、従来の不純物のドーピング方法では、不純物濃度の制御が難しかった。
【０００５】
そこで、本発明の目的は、基板面に対して傾斜する傾斜面を有する段差を基板面に備えた段差基板上に成膜され、しかも不純物濃度が良好に制御されているIII-Ｖ族化合物半導体結晶膜、及びその成膜方法を提供することである。
【０００６】
【課題を解決するための手段】
本発明者は、化合物半導体層を段差基板上に成膜する際の不純物濃度の制御が難しい理由を解明する過程で、以下のことを見い出した。
所定の導電型の化合物半導体層を段差基板上に成膜する例として、上述したメサ構造の埋め込み成長を例に挙げると、不純物をドーピングした特定の導電型の化合物半導体層の埋め込み成長の際、基板面（１００）面上とメサ構造の側面を形成する傾斜面（１１１）Ａ面との間では、不純物（ドーパント）の取り込まれ方が異なり、キャリア濃度が不均一になる。
【０００７】
図７（ａ）又は図７（ｂ）に示すように、不純物をドーピングした特定の化合物半導体層を段差基板上にエピタキシャル成長させた後、その断面を走査型電子顕微鏡で観察すると、側面脇が異なった色に見える。これは、この側面脇の領域（１１１）Ａ面が、（１００）面上に比べ、キャリア濃度が高くなっているためである。
図７（ａ）は段差ＧａＡｓ基板上にエピタキシャル成長させたＺｎドープのｐ−ＡｌＧａＡｓ膜の段差側面脇が白っぽく見える領域を示し、図７（ｂ）はＩｎＰ基板上のメサ構造を埋め込んだＳｅドープのｎ−ＩｎＰ埋め込み層の黒っぽく見える領域を示す。
不純物をドーピングした特定の導電型の化合物半導体層を段差基板上に成長させる場合、通常、（１００）面基板上の不純物濃度が設定値になるように、ドーパント原料の供給量を定めているものの、その供給量では、側面脇、例えば（１１１）Ａ面又はＢ面上の化合物半導体層の不純物濃度が高くなる一方、（１００）面基板上の不純物濃度が設定値より低くなってリーク電流が増大し、設計通りのデバイス特性を得ることができない。しかし、更に供給量を増大すると、（１００）面基板上の化合物半導体層の不純物濃度は設定値になるものの、側面脇の不純物濃度が更に高くなって、ドーパントの拡散が誘発され、デバイス特性が変動する。
【０００８】
そこで、本発明者は、次の実験例１及び実験例２として説明する実験を行って、III-Ｖ族化合物結晶膜の不純物取り込みの面依存性を検討した。
実験例１
本実験例では、ＺｎとＣの両方のドーパントを段差上のＡｌＧａＡｓ膜にドーピングして、Ｚｎ及びＣの取り込みのＡ面方位依存性を検討した。
先ず、側面の（１００）面に対する角度θが、０°の（１００）面、３０°より僅かに小さい（３１１）Ａ面、６０°より僅かに小さい（１１１）Ａ面、及び９０°の（０１１）Ａ面を有する段差構造を基板面（１００）面上に備える試料ＧａＡｓ基板をそれぞれ形成した。
次いで、図８（ａ）に示すように、ＭＯＣＤＶ法によって、以下の成長条件で、膜厚５００ｎｍのｐ−ＡｌＧａＡｓ（Ａｌ＝０．３）膜を各試料ＧａＡｓ基板上全面にエピタキシャル成長させた。
【０００９】
成長条件
成長温度 ：７００℃
成長レート ：２μｍ／ｈｒ
原料ガス
ガス源 ：ＴＭＡｌ、ＴＭＧａ、ＡｓＨ3
Ｖ／III 比 ：５０
ドーパント ：ジエチル亜鉛（ＤＥＺｎ）、四臭化炭素（ＣＣｌ4 ）
ＤＥＺｎの供給量：１０ｃｃ（（１００）面上で不純物濃度が１×１０18ｃｍ-3になる供給量）
ＣＣｌ4 の供給量：２０ｃｃ（（１００）面上で不純物濃度が１×１０18ｃｍ-3になる供給量）
【００１０】
以上の成長条件で、供給量を一定にしてドーパントを供給した際、どれだけのドーパント量が各試料ＧａＡｓ基板の段差に成膜されたＡｌＧａＡｓ膜中に取り込まれるか、つまりＤＥＺｎからＡｌＧａＡｓ膜へのＺｎの取り込み、及びＣＣｌ4 からＡｌＧａＡｓ膜へのＣの取り込みのＡ面方位依存性を測定し、図８（ｂ）に示す結果を得た。
即ち、基板面（１００）面では、Ｚｎの取り込み量は最小であり、段差の（３１１）Ａ面側面及び（０１１）Ａ面側面では、Ｚｎの取り込み量はほぼ同じで最大量になり、段差の（１１１）Ａ面側面では、Ｚｎの取り込み量は（１００）面より遙に大きいものの（３１１）面及び（０１１）面より僅かに低い。
また、基板面（１００）面では、Ｃの取り込み量は最大になり、（１１１）Ａ面では、Ｃの取り込み量は最小量になり、段差の（３１１）Ａ面側面及び（０１１）Ａ面側面では、Ｃの取り込み量はほぼ同じ量になり、（１１１）Ａ面での取り込み量より僅かに多い。
【００１１】
以上の実験から、ＺｎとＣの原料の供給比率をＤＥＺｎ：ＣＣｌ4 ＝９：１６にすると、（１００）面と（１１１）Ａ面でキャリア濃度を等しくすることができ、ＤＥＺ＝９．２ｃｃ、ＣＣｌ4 ＝１６．３ｃｃの場合、（１００）面上でのキャリア濃度が１×１０18ｃｍ-3となり、（１１１）Ａ上のキャリア濃度も１×１０18ｃｍ-3になることが判る。
【００１２】
実験例２
本実験例では、ＳｅとＳｉの両方のドーパントを段差上のＩｎＰ膜にドーピングして、Ｓｅ及びＳｉの取り込みのＢ面方位依存性を検討した。
先ず、図９（ａ）に示すように、側面の（１００）面に対する角度θが、０°の（１００）面、３０°より僅かに小さい（３１１）Ｂ面、６０°より僅かに小さい（１１１）Ｂ面、及び９０°の（０１１）Ｂ面を有する段差構造を基板面（１００）面上に備える試料ＧａＡｓ基板をそれぞれ形成した。
次いで、図９（ｂ）に示すように、選択成長用のマスクを使ったＭＯＣＶＤ法によって、以下の成長条件で、ｎ−ＩｎＰ膜を各試料ＩｎＰ基板上にエピタキシャル成長させ、段差の両側を埋め込んだ。
【００１３】
成長条件
成長温度 ：６２０℃
成長レート ：２μｍ／ｈｒ
原料ガス
ガス源 ：ＴＭＩｎ、ＰＨ3
Ｖ／III 比 ：１５０
ドーパント ：セレン化水素（Ｈ2 Ｓｅ）、ジシラン（Ｓｉ2 Ｈ6 ）Ｈ2 Ｓｅの供給量 ：１００ｃｃ（（１００）面上で不純物濃度が１×１０18ｃｍ-3になる供給量）
Ｓｉ2 Ｈ6 の供給量：２ｃｃ（（１００）面上で不純物濃度が１×１０18ｃｍ-3になる供給量）
【００１４】
以上の成長条件で、Ｈ2 ＳｅからＩｎＰ膜のＳｅの取り込み、及びＳｉ2 Ｈ6 からＩｎＰ膜のＳｉの取り込みのＢ面方位依存性を測定し、図９（ｂ）に示す結果を得た。
即ち、基板面（１００）面では、Ｓｅの取り込み量は最小であり、段差の（３１１）Ｂ面、（１１１）Ｂ面、及び（０１１）Ｂ面の側面では、Ｓｅの取り込み量はほぼ同じ最大量であるものの、（３１１）Ｂ面、（１１１）Ｂ面、及び（０１１）Ｂ面になるにつれて徐々に増大する。
また、基板面（１００）面では、Ｓｉの取り込み量は最大になり、段差の（３１１）Ｂ面から（１１１）Ｂ面側面になると、Ｓｉの取り込み量は急減に減少し、（０１１）Ｂ面での取り込み量は、（１１１）Ｂ面とほぼ同じである。
以上の結果、Ｈ2 Ｓｅ：Ｓｉ2 Ｈ6 ＝５０：１にすると、（１００）面と（１１１）Ａ面でキャリア濃度を等しくすることができ、具体的にはＨ2 Ｓｅ＝９０．９ｃｃ、Ｓｉ2 Ｈ6 ＝１．８ｃｃとすると、（１００）面上でのキャリア濃度が１×１０18ｃｍ-3となり、（１１１）Ａ上のキャリア濃度も１×１０18ｃｍ-3になることが判る。
【００１５】
実験例１及び実験例２から、以下のことが判った。
（１）（１００）面上のＧａＡｓ結晶膜は同じ数のＧａ原子とＡｓ原子とで構成されているものの、Ａ面上のＧａＡｓ結晶膜では、Ｇａリッチになっている。また、Ｂ面上のＧａＡｓ結晶膜では、Ａｓリッチになっている。つまり、Ａ面上のＧａＡｓ結晶膜では、III 族サイトに入り易いドーパント、例えばＺｎが取り込まれ易い一方、Ｂ面上のＧａＡｓ結晶膜では、Ｖ族サイトに入り易いドーパント、例えばＣが取り込まれ易い。
（２）つまり、結晶成長中のドーパントの取り込みは、その面方位に非常に大きく依存している。それはIII-Ｖ族化合物結晶膜を構成するIII 族及びＶ族原子のサイトが面方位によって異なるからである。
一般的な傾向としては、III 族サイトに入ってｐ型不純物として働く、Ｚｎ、Ｂｅ、Ｍｇ等のII族元素をドーピングした場合、Ａ面方向の傾斜が大きくなると、その面上の化合物半導体層のドーパント取り込みが大きくなり、逆にＢ面方向では、小さくなる。また、Ｖ族サイトに入ってｎ型不純物として働く、Ｓ、Ｓｅ等のVI族元素をドーピングした場合、Ａ面上の化合物半導体層の不純物濃度は減少し、Ｂ面上の化合物半導体層の不純物濃度は増大する。
一方、ＣやＳｉのIV族元素は、III 族サイトに入って、ｎ型不純物として機能するときには、Ａ面方向の傾斜が大きくなると、Ａ面上の化合物半導体層の不純物取り込み量が大きくなり、逆にＢ面方向では、小さくなる。また、Ｖ族サイトに入って、ｐ型不純物して機能するときには、Ａ面上の化合物半導体層の不純物取り込み量が減少し、Ｂ面上の化合物半導体層の不純物取り込みが増大する。
結晶膜への不純物取り込みの面方位依存性の大きさは、成長条件や、用いる原料により異なるものの、一般的に、III 族サイトに入るものはＡ面の方に取り込まれやすく、Ｖ族サイトに入るものはＢ面の方に取り込まれ易い。
【００１６】
（３）このことが、前述の問題を生じさせる原因になる。そこで、同じ導電型を有するドーパントでも、相互に異なるサイトに入るドーパントを使用することにより、面方位依存性が逆の傾向となるので、取り込み量の差異を相互に補償することができる。
従って、このような不純物取り込みの面方位依存性の異なる２種類のドーパントを同時に用いてドーピングすることにより、段差基板上の結晶膜でも、より均一性の高いドーピングが可能となり、膜内不純物濃度の均一な結晶膜を形成することができる。
つまり、同じ導電型（ｎ型もしくはｐ型）を示す、不純物取り込みの面方位依存性の異なる２種類以上の不純物をドーピングすることにより、それらの不純物はそれぞれ異なるサイト（III 族サイト、及びＶ族サイト）に入るので不純物濃度の制御が容易になる。そのためには、一方の不純物がIV族元素であり、他方がVI族元素である、もしくは、II族元素である。
さらに、面方位に対して、不純物濃度ができるだけ一定となるように、それぞれのドーパント原料の供給量を制御する。
【００１７】
以上の知見に基づいて、本発明に係るIII-Ｖ族化合物結晶膜は、基板面に対して傾斜する傾斜面を有する段差を基板面に備えた段差基板上に成膜されたIII-Ｖ族化合物半導体結晶膜において、
元素周期律表の相互に異なる族に属する２種類以上の同じ導電型の不純物がドーピングされ、前記２種類以上の不純物のうちの一つの不純物の不純物濃度は段差の傾斜面上の結晶膜の方が基板面上の結晶膜より高く、他の一つの不純物の不純物濃度は基板面上の結晶膜の方が段差の傾斜面上の結晶膜より高く、かつ基板面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和は、段差の傾斜面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和とほぼ同じであることを特徴としている。
【００１８】
不純物取り込みの面方位依存性が相互に異なることにより、元素周期律表の相互に異なる族に属する２種類以上の同じ導電型の不純物の一つが、段差の傾斜面上の結晶膜の方により多く取り込まれ、他の一つが基板面上の結晶膜により多く取り込まれる。これにより、基板面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和が、段差の傾斜面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和とほぼ同じになる。つまり、膜内不純物濃度が均一な結晶膜が形成されている。
本発明では、基板面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和と、段差の傾斜面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和との差は、±３０ ％以内に制御することが可能である。
【００１９】
前記一つの不純物は、III 族サイトに主として位置するものであり、前記他の一つの不純物はＶ族サイトに主として位置するものであって、例えばIII 族サイトに主として位置する不純物はＺｎ、Ｓｅ、Ｂｅ等であり、Ｖ族サイトに主として位置するものはＣ、Ｓｉ等である。つまり、前記一つの不純物がＣ、Ｓｉ等のIV族元素であり、前記他の一つがＺｎ等のVI族元素である。また、前記一つの不純物がＳｅ等のII族元素であり、前記他の一つがIV族元素であっても良い。
【００２０】
本発明に係るIII-Ｖ族化合物半導体結晶膜の成膜方法は、III-Ｖ族化合物半導体の成膜方法であって、基板面に対して傾斜する傾斜面を有する段差を基板面に備えた段差基板上にIII-Ｖ族化合物半導体結晶膜をエピタキシャル成長させる際、
不純物取り込みの面方位依存性の相互に異なる２種類以上の同じ導電型の不純物をドーパントとして使用することを特徴としている。
好適には、不純物取り込みの面方位依存性に基づいて、基板面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和が、段差の傾斜面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和とほぼ同じになるように、前記２種類以上のドーパント原料の流量を調整する。
これにより、膜内不純物濃度の均一な結晶膜を形成することできる。
【００２１】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。
III- Ｖ族化合物半導体結晶膜の実施形態例１
本実施形態例は、本発明に係るIII-Ｖ族化合物半導体結晶膜の実施形態の一例であって、図１は本実施形態例のIII-Ｖ族化合物半導体結晶膜を示す断面図である。
本実施形態例のIII-Ｖ族化合物半導体結晶膜（以下、結晶膜と言う）１０は、図１に示すように、（１１１）Ａ面を傾斜面１２として有する段差１４を（１００）面基板面に備える段差ＧａＡｓ基板１６上全面に成膜されたｐ−ＡｌＧａＡｓ膜（Ａｌ＝０．３）である。
本実施形態例の結晶膜１０の不純物濃度は、（１１１）Ａ面上でも、（１００）面上でも、ほぼ同じ不純物濃度の１×１０18ｃｍ-3である。つまり、結晶膜１０は膜内不純物濃度が均一なｐ−ＡｌＧａＡｓ膜である。
（１１１）Ａ面上では、主としてＺｎが不純物として取り込まれており、（１００）面上では、主としてＣが不純物として取り込まれている。
【００２２】
III- Ｖ族化合物半導体結晶膜の成膜方法の実施形態例１
本実施形態例は、本発明に係るIII-Ｖ族化合物半導体結晶膜の成膜方法を実施形態例１の結晶膜の成膜に適用した実施形態の一例であって、図２（ａ）及び（ｂ）は、それぞれ、本実施形態例の方法に従ってIII-Ｖ族化合物半導体結晶膜を成膜する際の工程毎の断面図である。
先ず、図２（ａ）に示すように、基板面（１００）面に対する角度θが６０°の（１１１）Ａ面を傾斜面１２として有する段差１４を基板面に備えたＧａＡｓ基板１６を形成する。
【００２３】
次いで、図２（ｂ）に示すように、ＭＯＣＶＤ法によって、以下の成長条件で、ｐ−ＡｌＧａＡｓ膜（Ａｌ＝０．３）１０を段差ＧａＡｓ基板１６上全面にエピタキシャル成長させる。
成長条件
成長温度 ：７００℃
成長レート ：２μｍ／ｈｒ
原料ガス
ガス源 ：ＴＭＡｌ、ＴＭＧａ、ＡｓＨ3
Ｖ／III 比 ：５０
ドーパント ：ジエチル亜鉛（ＤＥＺｎ）、四臭化炭素（ＣＣｌ4 ）
図８（ｂ）から、ＺｎとＣの原料の供給比率をＤＥＺｎ：ＣＣｌ4 ＝９：１６、具体的にはＤＥＺ＝９．２ｃｃ、ＣＣｌ4 ＝１６．３ｃｃにする。これにより、（１００）面上及び（１１１）Ａ面上のｐ−ＡｌＧａＡｓ膜のキャリア濃度が１×１０18ｃｍ-3になり、膜内不純物濃度の均一なｐ−ＡｌＧａＡｓ膜を成膜することできる。
【００２４】
III- Ｖ族化合物半導体結晶膜の実施形態例２
本実施形態例は、本発明に係るIII-Ｖ族化合物半導体結晶膜の実施形態の別の例であって、図３は本実施形態例のIII-Ｖ族化合物半導体結晶膜を示す断面図である。
本実施形態例のIII-Ｖ族化合物半導体結晶膜（以下、結晶膜と言う）２０は、図３に示すように、（１００）基板面に対して垂直な（０１１）Ｂ面を側面２２として有する段差２４を（１００）基板面に備える段差ＩｎＰ基板２６上に成膜されたｎ−ＩｎＰ膜であって、段差２４の両側を埋める埋め込み層として成膜されている。
本実施形態例の結晶膜２０の不純物濃度は、（０１１）Ｂ面上でも、（１００）面上でも、ほぼ同じ不純物濃度の１×１０18ｃｍ-3である。つまり、結晶膜２０は膜内不純物濃度が均一な埋め込み層である。
（０１１）Ｂ面上では、主としてＳｅが不純物として取り込まれており、（１００）面上では、主としてＳｉが不純物として取り込まれている。
【００２５】
III- Ｖ族化合物半導体結晶膜の成膜方法の実施形態例２
本実施形態例は、本発明に係るIII-Ｖ族化合物半導体結晶膜の成膜方法を実施形態例２の結晶膜の成膜に適用した実施形態の一例であって、図４（ａ）及び（ｂ）は、それぞれ、本実施形態例の方法に従ってIII-Ｖ族化合物半導体結晶膜を成膜する際の工程毎の断面図である。
先ず、図４（ａ）に示すように、ＳｉＮ膜等で形成されたストライプ状エッチングマスク２８を基板面（１００）面の所定領域上に形成し、エッチングマスク２８を使って基板面（１００）面をエッチングし、基板面に対してほぼ垂直な（０１１）Ｂ面を傾斜面２２として有する段差２４を基板面に備えたＩｎＰ基板２６を形成する。
【００２６】
次いで、図４（ｂ）に示すように、エッチングマスク２８を選択成長マスクとして使い、ＭＯＣＶＤ法によって、以下の成長条件で、ｎ−ＩｎＰ膜２０をＩｎＰ基板２６上にエピタキシャル成長させ、段差２４の両側を埋め込む。
成長条件
成長温度 ：６２０℃
成長レート ：２μｍ／ｈｒ
原料ガス
ガス源 ：ＴＭＩｎ、ＰＨ3
Ｖ／III 比 ：１５０
ドーパント ：セレン化水素（Ｈ2 Ｓｅ）、ジシラン（Ｓｉ2 Ｈ6 ）
【００２７】
ところで、（０１１）Ｂの側面を有する段差の埋め込み成長では、図５に示すように、成長過程で、先ず、（１１１）Ａ面が形成される。このことを考慮して、図９（ｂ）から、ｎ−ＩｎＰ成長時のＳｅとＳｉの原料の供給比率をＨ2 Ｓｅ：Ｓｉ2 Ｈ6 ＝５０：１、具体的にはＨ2 Ｓｅ＝９０．９ｃｃ、Ｓｉ2 Ｈ6 ＝１．８ｃｃとする。これにより、（１００）面及び（１１１）Ａ面上でのキャリア濃度が１×１０18ｃｍ-3となるから、ｎ−ＩｎＰ膜２０のキャリア濃度は一様に１×１０18ｃｍ-3になるので、膜内不純物濃度が均一なｎ−ＩｎＰ膜２０を成膜することができる。
【００２８】
また、この２種類のドーパントを用いた場合、Ｓｅ単独でドーピングした場合の飽和キャリア濃度１×１０19ｃｍ-3に比べ、更に大きな値、例えば２×１０19ｃｍ-3を得ることができ、飽和濃度を高くすることができる。
【００２９】
【発明の効果】
本発明によれば、不純物取り込みの面方位依存性の相互に異なる２種類以上の同じ導電型の不純物をドーパントとして使用することにより、基板面上の結晶膜中の２種類以上の不純物の不純物濃度の和は、段差の傾斜面上の結晶膜中の２種類以上の不純物の不純物濃度の和とほぼ同じである、膜内不純物濃度が均一なIII-Ｖ族化合物半導体結晶膜を実現することできる。
本発明方法は、本発明に係るIII-Ｖ族化合物半導体結晶膜の最適な成膜方法を実現し、単独の不純物をドーピングした際の不純物濃度の膜内不均一性を大幅に改善することができる。
【図面の簡単な説明】
【図１】実施形態例１のIII-Ｖ族化合物半導体結晶膜を示す断面図である。
【図２】図２（ａ）及び（ｂ）は、それぞれ、実施形態例１の方法に従ってIII-Ｖ族化合物半導体結晶膜を成膜する際の工程毎の断面図である。
【図３】実施形態例２のIII-Ｖ族化合物半導体結晶膜を示す断面図である。
【図４】図４（ａ）及び（ｂ）は、それぞれ、実施形態例２の方法に従ってIII-Ｖ族化合物半導体結晶膜を成膜する際の工程毎の断面図である。
【図５】実施形態例２の成膜方法を適用した際のエピタキシャル成長の経過を示す断面図である。
【図６】電流ブロッキング構造の構成を示す断面図である。
【図７】図７（ａ）及び（ｂ）は、それぞれ、従来のドーピング方法の問題を説明する断面図である。
【図８】図８（ａ）及び（ｂ）は、それぞれ、実験例１のIII-Ｖ族化合物半導体結晶膜の構成及び不純物取り込みの面方位依存性を示すグラフである。
【図９】図９（ａ）及び（ｂ）は、それぞれ、実験例２のIII-Ｖ族化合物半導体結晶膜の構成及び不純物取り込みの面方位依存性を示すグラフである。
【符号の説明】
１０ 実施形態例１のIII-Ｖ族化合物半導体結晶膜
１２ 傾斜面
１４ 段差
１６ 段差ＧａＡｓ基板
２０ 実施形態例２のIII-Ｖ族化合物半導体結晶膜
２２ 側面
２４ 段差
２６ 段差ＩｎＰ基板
２８ マスク
３０ 電流ブロッキング構造
３２ ｎ−ＩｎＰ基板
３４ メサ構造
３６ ｐ−ＩｎＰ層
３８ ｎ−ＩｎＰ層
４０ 下部層
４２ 選択成長用のマスク
【発明の属する技術分野】
本発明は、基板面に対して傾斜する傾斜面を有する段差を基板面に備えた段差基板上に成膜されたIII-Ｖ族化合物半導体結晶膜及びその成膜方法に関し、更に詳細には、基板面上の結晶膜の不純物濃度と傾斜面上の結晶膜の不純物濃度とがほぼ同じ、つまり膜内不純物濃度が均一なIII-Ｖ族化合物結晶膜及びその成膜方法に関するものである。
【０００２】
【従来の技術】
電子デバイスや光デバイスとして広く用いられているIII-Ｖ族化合物半導体デバイスには、段差を有するＩｎＰ基板やＧａＡｓ基板上に成膜された、所定の導電型のIII-Ｖ族化合物半導体層を備えるものがが多い。本明細書で、段差とは基板の基板面に対して傾斜する傾斜面を有するものを言い、段差基板とは基板面に段差を備えた基板を言う。
例えば、リッジ導波路型の半導体レーザダイオードは、メサ構造の両側に順次成膜された相互に異なる導電型の化合物半導体層によって構成されたｐｎ接合分離による電流ブロッキング構造を備えている。そして、電流ブロッキング構造の形成に際し、電流ブロッキング構造を構成する化合物半導体層の成膜工程で、不純物をドーピングした結晶膜を段差基板上にエピタキシャル成長させ、化合物半導体層の導電型を制御している。
【０００３】
ここで、図６を参照し、ｎ−ＩｎＰ基板上に形成された、ｐｎ接合分離による電流ブロッキング構造の構成を説明する。図６はｐｎ接合分離による電流ブロッキング構造の構成を断面図である。
上部のｐ側電極から注入される電流の注入領域を狭窄する電流ブロッキング構造３０は、図６に示すように、ｎ−ＩｎＰ基板３２上に形成され、電流注入領域となるメサ構造３４の両側がｐ−ＩｎＰ層３６及びその上に積層されたｎ−ＩｎＰ層３８によって埋め込まれている。つまり、電流ブロッキング構造は、下部層４０上に、順次、成膜され、メサ構造３４を埋め込んだｐ−ＩｎＰ層３６及びｎ−ＩｎＰ層３８のｐｎ接合分離によって構成されている。下部層４０のエピタキシャル成長面は（１００）面、メサ構造３４の側面は（１１１）Ａ面である。
ｐ−ＩｎＰ層３６及びｎ−ＩｎＰ層３８は、メサ構造３２上に形成された選択成長用のマスク４２を使った選択成長法により、例えばＭＯＣＶＤ法によってエピタキシャル成長させることより成膜されている。
【０００４】
【発明が解決しようとする課題】
ところで、光通信分野では、大容量高速通信の要請に応えるために、光通信分野で使用する光デバイスには高出力のものが要求されている。
しかし、電流ブロッキング構造の上述した従来の形成方法では、高出力の際に、所望通りに電流狭窄作用を行わせることが難しく、発光効率が低くなるという問題があった。それは、電流ブロッキング構造を形成するために、ドーピングする際の不純物濃度の制御が難しいからである。つまり、ｐｎ接合分離を構成する埋め込み層の不純物濃度が低いと、リーク電流が大きくなって光変換効率が低下し、不純物濃度が高いと、メサ構造との間で不純物の拡散が生じ、レーザ特性が変動する。
上述したｐｎ接合分離を構成する、相互に導電型の異なる埋め込み層の成膜に限らず、所望の導電型を示すように不純物をドーピングした化合物半導体層を段差基板上に成膜する際には、従来の不純物のドーピング方法では、不純物濃度の制御が難しかった。
【０００５】
そこで、本発明の目的は、基板面に対して傾斜する傾斜面を有する段差を基板面に備えた段差基板上に成膜され、しかも不純物濃度が良好に制御されているIII-Ｖ族化合物半導体結晶膜、及びその成膜方法を提供することである。
【０００６】
【課題を解決するための手段】
本発明者は、化合物半導体層を段差基板上に成膜する際の不純物濃度の制御が難しい理由を解明する過程で、以下のことを見い出した。
所定の導電型の化合物半導体層を段差基板上に成膜する例として、上述したメサ構造の埋め込み成長を例に挙げると、不純物をドーピングした特定の導電型の化合物半導体層の埋め込み成長の際、基板面（１００）面上とメサ構造の側面を形成する傾斜面（１１１）Ａ面との間では、不純物（ドーパント）の取り込まれ方が異なり、キャリア濃度が不均一になる。
【０００７】
図７（ａ）又は図７（ｂ）に示すように、不純物をドーピングした特定の化合物半導体層を段差基板上にエピタキシャル成長させた後、その断面を走査型電子顕微鏡で観察すると、側面脇が異なった色に見える。これは、この側面脇の領域（１１１）Ａ面が、（１００）面上に比べ、キャリア濃度が高くなっているためである。
図７（ａ）は段差ＧａＡｓ基板上にエピタキシャル成長させたＺｎドープのｐ−ＡｌＧａＡｓ膜の段差側面脇が白っぽく見える領域を示し、図７（ｂ）はＩｎＰ基板上のメサ構造を埋め込んだＳｅドープのｎ−ＩｎＰ埋め込み層の黒っぽく見える領域を示す。
不純物をドーピングした特定の導電型の化合物半導体層を段差基板上に成長させる場合、通常、（１００）面基板上の不純物濃度が設定値になるように、ドーパント原料の供給量を定めているものの、その供給量では、側面脇、例えば（１１１）Ａ面又はＢ面上の化合物半導体層の不純物濃度が高くなる一方、（１００）面基板上の不純物濃度が設定値より低くなってリーク電流が増大し、設計通りのデバイス特性を得ることができない。しかし、更に供給量を増大すると、（１００）面基板上の化合物半導体層の不純物濃度は設定値になるものの、側面脇の不純物濃度が更に高くなって、ドーパントの拡散が誘発され、デバイス特性が変動する。
【０００８】
そこで、本発明者は、次の実験例１及び実験例２として説明する実験を行って、III-Ｖ族化合物結晶膜の不純物取り込みの面依存性を検討した。
実験例１
本実験例では、ＺｎとＣの両方のドーパントを段差上のＡｌＧａＡｓ膜にドーピングして、Ｚｎ及びＣの取り込みのＡ面方位依存性を検討した。
先ず、側面の（１００）面に対する角度θが、０°の（１００）面、３０°より僅かに小さい（３１１）Ａ面、６０°より僅かに小さい（１１１）Ａ面、及び９０°の（０１１）Ａ面を有する段差構造を基板面（１００）面上に備える試料ＧａＡｓ基板をそれぞれ形成した。
次いで、図８（ａ）に示すように、ＭＯＣＤＶ法によって、以下の成長条件で、膜厚５００ｎｍのｐ−ＡｌＧａＡｓ（Ａｌ＝０．３）膜を各試料ＧａＡｓ基板上全面にエピタキシャル成長させた。
【０００９】
成長条件
成長温度 ：７００℃
成長レート ：２μｍ／ｈｒ
原料ガス
ガス源 ：ＴＭＡｌ、ＴＭＧａ、ＡｓＨ3
Ｖ／III 比 ：５０
ドーパント ：ジエチル亜鉛（ＤＥＺｎ）、四臭化炭素（ＣＣｌ4 ）
ＤＥＺｎの供給量：１０ｃｃ（（１００）面上で不純物濃度が１×１０18ｃｍ-3になる供給量）
ＣＣｌ4 の供給量：２０ｃｃ（（１００）面上で不純物濃度が１×１０18ｃｍ-3になる供給量）
【００１０】
以上の成長条件で、供給量を一定にしてドーパントを供給した際、どれだけのドーパント量が各試料ＧａＡｓ基板の段差に成膜されたＡｌＧａＡｓ膜中に取り込まれるか、つまりＤＥＺｎからＡｌＧａＡｓ膜へのＺｎの取り込み、及びＣＣｌ4 からＡｌＧａＡｓ膜へのＣの取り込みのＡ面方位依存性を測定し、図８（ｂ）に示す結果を得た。
即ち、基板面（１００）面では、Ｚｎの取り込み量は最小であり、段差の（３１１）Ａ面側面及び（０１１）Ａ面側面では、Ｚｎの取り込み量はほぼ同じで最大量になり、段差の（１１１）Ａ面側面では、Ｚｎの取り込み量は（１００）面より遙に大きいものの（３１１）面及び（０１１）面より僅かに低い。
また、基板面（１００）面では、Ｃの取り込み量は最大になり、（１１１）Ａ面では、Ｃの取り込み量は最小量になり、段差の（３１１）Ａ面側面及び（０１１）Ａ面側面では、Ｃの取り込み量はほぼ同じ量になり、（１１１）Ａ面での取り込み量より僅かに多い。
【００１１】
以上の実験から、ＺｎとＣの原料の供給比率をＤＥＺｎ：ＣＣｌ4 ＝９：１６にすると、（１００）面と（１１１）Ａ面でキャリア濃度を等しくすることができ、ＤＥＺ＝９．２ｃｃ、ＣＣｌ4 ＝１６．３ｃｃの場合、（１００）面上でのキャリア濃度が１×１０18ｃｍ-3となり、（１１１）Ａ上のキャリア濃度も１×１０18ｃｍ-3になることが判る。
【００１２】
実験例２
本実験例では、ＳｅとＳｉの両方のドーパントを段差上のＩｎＰ膜にドーピングして、Ｓｅ及びＳｉの取り込みのＢ面方位依存性を検討した。
先ず、図９（ａ）に示すように、側面の（１００）面に対する角度θが、０°の（１００）面、３０°より僅かに小さい（３１１）Ｂ面、６０°より僅かに小さい（１１１）Ｂ面、及び９０°の（０１１）Ｂ面を有する段差構造を基板面（１００）面上に備える試料ＧａＡｓ基板をそれぞれ形成した。
次いで、図９（ｂ）に示すように、選択成長用のマスクを使ったＭＯＣＶＤ法によって、以下の成長条件で、ｎ−ＩｎＰ膜を各試料ＩｎＰ基板上にエピタキシャル成長させ、段差の両側を埋め込んだ。
【００１３】
成長条件
成長温度 ：６２０℃
成長レート ：２μｍ／ｈｒ
原料ガス
ガス源 ：ＴＭＩｎ、ＰＨ3
Ｖ／III 比 ：１５０
ドーパント ：セレン化水素（Ｈ2 Ｓｅ）、ジシラン（Ｓｉ2 Ｈ6 ）Ｈ2 Ｓｅの供給量 ：１００ｃｃ（（１００）面上で不純物濃度が１×１０18ｃｍ-3になる供給量）
Ｓｉ2 Ｈ6 の供給量：２ｃｃ（（１００）面上で不純物濃度が１×１０18ｃｍ-3になる供給量）
【００１４】
以上の成長条件で、Ｈ2 ＳｅからＩｎＰ膜のＳｅの取り込み、及びＳｉ2 Ｈ6 からＩｎＰ膜のＳｉの取り込みのＢ面方位依存性を測定し、図９（ｂ）に示す結果を得た。
即ち、基板面（１００）面では、Ｓｅの取り込み量は最小であり、段差の（３１１）Ｂ面、（１１１）Ｂ面、及び（０１１）Ｂ面の側面では、Ｓｅの取り込み量はほぼ同じ最大量であるものの、（３１１）Ｂ面、（１１１）Ｂ面、及び（０１１）Ｂ面になるにつれて徐々に増大する。
また、基板面（１００）面では、Ｓｉの取り込み量は最大になり、段差の（３１１）Ｂ面から（１１１）Ｂ面側面になると、Ｓｉの取り込み量は急減に減少し、（０１１）Ｂ面での取り込み量は、（１１１）Ｂ面とほぼ同じである。
以上の結果、Ｈ2 Ｓｅ：Ｓｉ2 Ｈ6 ＝５０：１にすると、（１００）面と（１１１）Ａ面でキャリア濃度を等しくすることができ、具体的にはＨ2 Ｓｅ＝９０．９ｃｃ、Ｓｉ2 Ｈ6 ＝１．８ｃｃとすると、（１００）面上でのキャリア濃度が１×１０18ｃｍ-3となり、（１１１）Ａ上のキャリア濃度も１×１０18ｃｍ-3になることが判る。
【００１５】
実験例１及び実験例２から、以下のことが判った。
（１）（１００）面上のＧａＡｓ結晶膜は同じ数のＧａ原子とＡｓ原子とで構成されているものの、Ａ面上のＧａＡｓ結晶膜では、Ｇａリッチになっている。また、Ｂ面上のＧａＡｓ結晶膜では、Ａｓリッチになっている。つまり、Ａ面上のＧａＡｓ結晶膜では、III 族サイトに入り易いドーパント、例えばＺｎが取り込まれ易い一方、Ｂ面上のＧａＡｓ結晶膜では、Ｖ族サイトに入り易いドーパント、例えばＣが取り込まれ易い。
（２）つまり、結晶成長中のドーパントの取り込みは、その面方位に非常に大きく依存している。それはIII-Ｖ族化合物結晶膜を構成するIII 族及びＶ族原子のサイトが面方位によって異なるからである。
一般的な傾向としては、III 族サイトに入ってｐ型不純物として働く、Ｚｎ、Ｂｅ、Ｍｇ等のII族元素をドーピングした場合、Ａ面方向の傾斜が大きくなると、その面上の化合物半導体層のドーパント取り込みが大きくなり、逆にＢ面方向では、小さくなる。また、Ｖ族サイトに入ってｎ型不純物として働く、Ｓ、Ｓｅ等のVI族元素をドーピングした場合、Ａ面上の化合物半導体層の不純物濃度は減少し、Ｂ面上の化合物半導体層の不純物濃度は増大する。
一方、ＣやＳｉのIV族元素は、III 族サイトに入って、ｎ型不純物として機能するときには、Ａ面方向の傾斜が大きくなると、Ａ面上の化合物半導体層の不純物取り込み量が大きくなり、逆にＢ面方向では、小さくなる。また、Ｖ族サイトに入って、ｐ型不純物して機能するときには、Ａ面上の化合物半導体層の不純物取り込み量が減少し、Ｂ面上の化合物半導体層の不純物取り込みが増大する。
結晶膜への不純物取り込みの面方位依存性の大きさは、成長条件や、用いる原料により異なるものの、一般的に、III 族サイトに入るものはＡ面の方に取り込まれやすく、Ｖ族サイトに入るものはＢ面の方に取り込まれ易い。
【００１６】
（３）このことが、前述の問題を生じさせる原因になる。そこで、同じ導電型を有するドーパントでも、相互に異なるサイトに入るドーパントを使用することにより、面方位依存性が逆の傾向となるので、取り込み量の差異を相互に補償することができる。
従って、このような不純物取り込みの面方位依存性の異なる２種類のドーパントを同時に用いてドーピングすることにより、段差基板上の結晶膜でも、より均一性の高いドーピングが可能となり、膜内不純物濃度の均一な結晶膜を形成することができる。
つまり、同じ導電型（ｎ型もしくはｐ型）を示す、不純物取り込みの面方位依存性の異なる２種類以上の不純物をドーピングすることにより、それらの不純物はそれぞれ異なるサイト（III 族サイト、及びＶ族サイト）に入るので不純物濃度の制御が容易になる。そのためには、一方の不純物がIV族元素であり、他方がVI族元素である、もしくは、II族元素である。
さらに、面方位に対して、不純物濃度ができるだけ一定となるように、それぞれのドーパント原料の供給量を制御する。
【００１７】
以上の知見に基づいて、本発明に係るIII-Ｖ族化合物結晶膜は、基板面に対して傾斜する傾斜面を有する段差を基板面に備えた段差基板上に成膜されたIII-Ｖ族化合物半導体結晶膜において、
元素周期律表の相互に異なる族に属する２種類以上の同じ導電型の不純物がドーピングされ、前記２種類以上の不純物のうちの一つの不純物の不純物濃度は段差の傾斜面上の結晶膜の方が基板面上の結晶膜より高く、他の一つの不純物の不純物濃度は基板面上の結晶膜の方が段差の傾斜面上の結晶膜より高く、かつ基板面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和は、段差の傾斜面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和とほぼ同じであることを特徴としている。
【００１８】
不純物取り込みの面方位依存性が相互に異なることにより、元素周期律表の相互に異なる族に属する２種類以上の同じ導電型の不純物の一つが、段差の傾斜面上の結晶膜の方により多く取り込まれ、他の一つが基板面上の結晶膜により多く取り込まれる。これにより、基板面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和が、段差の傾斜面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和とほぼ同じになる。つまり、膜内不純物濃度が均一な結晶膜が形成されている。
本発明では、基板面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和と、段差の傾斜面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和との差は、±３０ ％以内に制御することが可能である。
【００１９】
前記一つの不純物は、III 族サイトに主として位置するものであり、前記他の一つの不純物はＶ族サイトに主として位置するものであって、例えばIII 族サイトに主として位置する不純物はＺｎ、Ｓｅ、Ｂｅ等であり、Ｖ族サイトに主として位置するものはＣ、Ｓｉ等である。つまり、前記一つの不純物がＣ、Ｓｉ等のIV族元素であり、前記他の一つがＺｎ等のVI族元素である。また、前記一つの不純物がＳｅ等のII族元素であり、前記他の一つがIV族元素であっても良い。
【００２０】
本発明に係るIII-Ｖ族化合物半導体結晶膜の成膜方法は、III-Ｖ族化合物半導体の成膜方法であって、基板面に対して傾斜する傾斜面を有する段差を基板面に備えた段差基板上にIII-Ｖ族化合物半導体結晶膜をエピタキシャル成長させる際、
不純物取り込みの面方位依存性の相互に異なる２種類以上の同じ導電型の不純物をドーパントとして使用することを特徴としている。
好適には、不純物取り込みの面方位依存性に基づいて、基板面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和が、段差の傾斜面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和とほぼ同じになるように、前記２種類以上のドーパント原料の流量を調整する。
これにより、膜内不純物濃度の均一な結晶膜を形成することできる。
【００２１】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。
III- Ｖ族化合物半導体結晶膜の実施形態例１
本実施形態例は、本発明に係るIII-Ｖ族化合物半導体結晶膜の実施形態の一例であって、図１は本実施形態例のIII-Ｖ族化合物半導体結晶膜を示す断面図である。
本実施形態例のIII-Ｖ族化合物半導体結晶膜（以下、結晶膜と言う）１０は、図１に示すように、（１１１）Ａ面を傾斜面１２として有する段差１４を（１００）面基板面に備える段差ＧａＡｓ基板１６上全面に成膜されたｐ−ＡｌＧａＡｓ膜（Ａｌ＝０．３）である。
本実施形態例の結晶膜１０の不純物濃度は、（１１１）Ａ面上でも、（１００）面上でも、ほぼ同じ不純物濃度の１×１０18ｃｍ-3である。つまり、結晶膜１０は膜内不純物濃度が均一なｐ−ＡｌＧａＡｓ膜である。
（１１１）Ａ面上では、主としてＺｎが不純物として取り込まれており、（１００）面上では、主としてＣが不純物として取り込まれている。
【００２２】
III- Ｖ族化合物半導体結晶膜の成膜方法の実施形態例１
本実施形態例は、本発明に係るIII-Ｖ族化合物半導体結晶膜の成膜方法を実施形態例１の結晶膜の成膜に適用した実施形態の一例であって、図２（ａ）及び（ｂ）は、それぞれ、本実施形態例の方法に従ってIII-Ｖ族化合物半導体結晶膜を成膜する際の工程毎の断面図である。
先ず、図２（ａ）に示すように、基板面（１００）面に対する角度θが６０°の（１１１）Ａ面を傾斜面１２として有する段差１４を基板面に備えたＧａＡｓ基板１６を形成する。
【００２３】
次いで、図２（ｂ）に示すように、ＭＯＣＶＤ法によって、以下の成長条件で、ｐ−ＡｌＧａＡｓ膜（Ａｌ＝０．３）１０を段差ＧａＡｓ基板１６上全面にエピタキシャル成長させる。
成長条件
成長温度 ：７００℃
成長レート ：２μｍ／ｈｒ
原料ガス
ガス源 ：ＴＭＡｌ、ＴＭＧａ、ＡｓＨ3
Ｖ／III 比 ：５０
ドーパント ：ジエチル亜鉛（ＤＥＺｎ）、四臭化炭素（ＣＣｌ4 ）
図８（ｂ）から、ＺｎとＣの原料の供給比率をＤＥＺｎ：ＣＣｌ4 ＝９：１６、具体的にはＤＥＺ＝９．２ｃｃ、ＣＣｌ4 ＝１６．３ｃｃにする。これにより、（１００）面上及び（１１１）Ａ面上のｐ−ＡｌＧａＡｓ膜のキャリア濃度が１×１０18ｃｍ-3になり、膜内不純物濃度の均一なｐ−ＡｌＧａＡｓ膜を成膜することできる。
【００２４】
III- Ｖ族化合物半導体結晶膜の実施形態例２
本実施形態例は、本発明に係るIII-Ｖ族化合物半導体結晶膜の実施形態の別の例であって、図３は本実施形態例のIII-Ｖ族化合物半導体結晶膜を示す断面図である。
本実施形態例のIII-Ｖ族化合物半導体結晶膜（以下、結晶膜と言う）２０は、図３に示すように、（１００）基板面に対して垂直な（０１１）Ｂ面を側面２２として有する段差２４を（１００）基板面に備える段差ＩｎＰ基板２６上に成膜されたｎ−ＩｎＰ膜であって、段差２４の両側を埋める埋め込み層として成膜されている。
本実施形態例の結晶膜２０の不純物濃度は、（０１１）Ｂ面上でも、（１００）面上でも、ほぼ同じ不純物濃度の１×１０18ｃｍ-3である。つまり、結晶膜２０は膜内不純物濃度が均一な埋め込み層である。
（０１１）Ｂ面上では、主としてＳｅが不純物として取り込まれており、（１００）面上では、主としてＳｉが不純物として取り込まれている。
【００２５】
III- Ｖ族化合物半導体結晶膜の成膜方法の実施形態例２
本実施形態例は、本発明に係るIII-Ｖ族化合物半導体結晶膜の成膜方法を実施形態例２の結晶膜の成膜に適用した実施形態の一例であって、図４（ａ）及び（ｂ）は、それぞれ、本実施形態例の方法に従ってIII-Ｖ族化合物半導体結晶膜を成膜する際の工程毎の断面図である。
先ず、図４（ａ）に示すように、ＳｉＮ膜等で形成されたストライプ状エッチングマスク２８を基板面（１００）面の所定領域上に形成し、エッチングマスク２８を使って基板面（１００）面をエッチングし、基板面に対してほぼ垂直な（０１１）Ｂ面を傾斜面２２として有する段差２４を基板面に備えたＩｎＰ基板２６を形成する。
【００２６】
次いで、図４（ｂ）に示すように、エッチングマスク２８を選択成長マスクとして使い、ＭＯＣＶＤ法によって、以下の成長条件で、ｎ−ＩｎＰ膜２０をＩｎＰ基板２６上にエピタキシャル成長させ、段差２４の両側を埋め込む。
成長条件
成長温度 ：６２０℃
成長レート ：２μｍ／ｈｒ
原料ガス
ガス源 ：ＴＭＩｎ、ＰＨ3
Ｖ／III 比 ：１５０
ドーパント ：セレン化水素（Ｈ2 Ｓｅ）、ジシラン（Ｓｉ2 Ｈ6 ）
【００２７】
ところで、（０１１）Ｂの側面を有する段差の埋め込み成長では、図５に示すように、成長過程で、先ず、（１１１）Ａ面が形成される。このことを考慮して、図９（ｂ）から、ｎ−ＩｎＰ成長時のＳｅとＳｉの原料の供給比率をＨ2 Ｓｅ：Ｓｉ2 Ｈ6 ＝５０：１、具体的にはＨ2 Ｓｅ＝９０．９ｃｃ、Ｓｉ2 Ｈ6 ＝１．８ｃｃとする。これにより、（１００）面及び（１１１）Ａ面上でのキャリア濃度が１×１０18ｃｍ-3となるから、ｎ−ＩｎＰ膜２０のキャリア濃度は一様に１×１０18ｃｍ-3になるので、膜内不純物濃度が均一なｎ−ＩｎＰ膜２０を成膜することができる。
【００２８】
また、この２種類のドーパントを用いた場合、Ｓｅ単独でドーピングした場合の飽和キャリア濃度１×１０19ｃｍ-3に比べ、更に大きな値、例えば２×１０19ｃｍ-3を得ることができ、飽和濃度を高くすることができる。
【００２９】
【発明の効果】
本発明によれば、不純物取り込みの面方位依存性の相互に異なる２種類以上の同じ導電型の不純物をドーパントとして使用することにより、基板面上の結晶膜中の２種類以上の不純物の不純物濃度の和は、段差の傾斜面上の結晶膜中の２種類以上の不純物の不純物濃度の和とほぼ同じである、膜内不純物濃度が均一なIII-Ｖ族化合物半導体結晶膜を実現することできる。
本発明方法は、本発明に係るIII-Ｖ族化合物半導体結晶膜の最適な成膜方法を実現し、単独の不純物をドーピングした際の不純物濃度の膜内不均一性を大幅に改善することができる。
【図面の簡単な説明】
【図１】実施形態例１のIII-Ｖ族化合物半導体結晶膜を示す断面図である。
【図２】図２（ａ）及び（ｂ）は、それぞれ、実施形態例１の方法に従ってIII-Ｖ族化合物半導体結晶膜を成膜する際の工程毎の断面図である。
【図３】実施形態例２のIII-Ｖ族化合物半導体結晶膜を示す断面図である。
【図４】図４（ａ）及び（ｂ）は、それぞれ、実施形態例２の方法に従ってIII-Ｖ族化合物半導体結晶膜を成膜する際の工程毎の断面図である。
【図５】実施形態例２の成膜方法を適用した際のエピタキシャル成長の経過を示す断面図である。
【図６】電流ブロッキング構造の構成を示す断面図である。
【図７】図７（ａ）及び（ｂ）は、それぞれ、従来のドーピング方法の問題を説明する断面図である。
【図８】図８（ａ）及び（ｂ）は、それぞれ、実験例１のIII-Ｖ族化合物半導体結晶膜の構成及び不純物取り込みの面方位依存性を示すグラフである。
【図９】図９（ａ）及び（ｂ）は、それぞれ、実験例２のIII-Ｖ族化合物半導体結晶膜の構成及び不純物取り込みの面方位依存性を示すグラフである。
【符号の説明】
１０ 実施形態例１のIII-Ｖ族化合物半導体結晶膜
１２ 傾斜面
１４ 段差
１６ 段差ＧａＡｓ基板
２０ 実施形態例２のIII-Ｖ族化合物半導体結晶膜
２２ 側面
２４ 段差
２６ 段差ＩｎＰ基板
２８ マスク
３０ 電流ブロッキング構造
３２ ｎ−ＩｎＰ基板
３４ メサ構造
３６ ｐ−ＩｎＰ層
３８ ｎ−ＩｎＰ層
４０ 下部層
４２ 選択成長用のマスク
Claims (5)
- 基板面に対して傾斜する傾斜面を有する段差を基板面に備えた段差基板上に成膜されたIII-Ｖ族化合物半導体結晶膜において、元素周期律表の相互に異なる族に属する２種類以上の同じ導電型の不純物がドーピングされ、前記２種類以上の不純物のうちの一つの不純物の不純物濃度は段差の傾斜面上の結晶膜の方が基板面上の結晶膜より高く、他の一つの不純物の不純物濃度は基板面上の結晶膜の方が段差の傾斜面上の結晶膜より高く、かつ基板面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和は、段差の傾斜面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和とほぼ同じであることを特徴とするIII-Ｖ族化合物半導体結晶膜。
- 前記一つの不純物は、III族サイトに主として位置するものであり、前記他の一つの不純物はＶ族サイトに主として位置することを特徴とする請求項１に記載のIII-Ｖ族化合物半導体結晶膜。
- 前記一つの不純物がIV族元素であり、前記他の一つがVI族元素であることを特徴とする請求項１又は２に記載のIII-Ｖ族化合物半導体結晶膜。
- 前記一つの不純物がII族元素であり、前記他の一つがIV族元素であることを特徴とする請求項１又は２に記載のIII-Ｖ族化合物半導体結晶膜。
- III-Ｖ族化合物半導体の成膜方法であって、基板面に対して傾斜する傾斜面を有する段差を基板面に備えた段差基板上にIII-Ｖ族化合物半導体結晶膜をエピタキシャル成長させる際、不純物取り込みの面方位依存性の相互に異なる２種類以上の同じ導電型の不純物をドーパントとして使用し、
不純物取り込みの面方位依存性に基づいて、前記基板面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和が、前記段差の傾斜面上の結晶膜中の前記２種類以上の不純物の不純物濃度の和とほぼ同じになるように、前記２種類以上のドーパント原料の流量を調整することを特徴とするIII-Ｖ族化合物半導体結晶膜の成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021709A JP4592966B2 (ja) | 2001-01-30 | 2001-01-30 | Ｉｉｉ−ｖ族化合物半導体結晶膜及びその成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021709A JP4592966B2 (ja) | 2001-01-30 | 2001-01-30 | Ｉｉｉ−ｖ族化合物半導体結晶膜及びその成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231633A JP2002231633A (ja) | 2002-08-16 |
| JP4592966B2 true JP4592966B2 (ja) | 2010-12-08 |
Family
ID=18887225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001021709A Expired - Lifetime JP4592966B2 (ja) | 2001-01-30 | 2001-01-30 | Ｉｉｉ−ｖ族化合物半導体結晶膜及びその成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4592966B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245315A (ja) * | 1994-03-04 | 1995-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH07263347A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | Ｉｉ−ｖｉ族化合物半導体装置及びその製造方法 |
| JPH10505960A (ja) * | 1995-03-31 | 1998-06-09 | 松下電器産業株式会社 | 半導体レーザ装置及びそれを用いた光ディスク装置 |
| JPH11112075A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | 半導体レーザ装置及びその製造方法 |
| JP2000124553A (ja) * | 1998-10-16 | 2000-04-28 | Fujitsu Ltd | 半導体レーザ装置及びその製造方法 |
-
2001
- 2001-01-30 JP JP2001021709A patent/JP4592966B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245315A (ja) * | 1994-03-04 | 1995-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH07263347A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | Ｉｉ−ｖｉ族化合物半導体装置及びその製造方法 |
| JPH10505960A (ja) * | 1995-03-31 | 1998-06-09 | 松下電器産業株式会社 | 半導体レーザ装置及びそれを用いた光ディスク装置 |
| JPH11112075A (ja) * | 1997-09-30 | 1999-04-23 | Fujitsu Ltd | 半導体レーザ装置及びその製造方法 |
| JP2000124553A (ja) * | 1998-10-16 | 2000-04-28 | Fujitsu Ltd | 半導体レーザ装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002231633A (ja) | 2002-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100448662B1 (ko) | 질화물반도체소자 및 그 제조방법 | |
| US5668048A (en) | Method of making a semiconductor device utilizing crystal orientation dependence of impurity concentration | |
| US6518602B1 (en) | Nitride compound semiconductor light emitting device and method for producing the same | |
| US6181723B1 (en) | Semiconductor light emitting device with both carbon and group II element atoms as p-type dopants and method for producing the same | |
| JP2871477B2 (ja) | 半導体発光装置およびその製造方法 | |
| GB2316226A (en) | Light emitting device | |
| US5315133A (en) | Compound semiconductor structure including p-type and n-type regions doped with carbon | |
| JP4873381B2 (ja) | 発光素子の製造方法、化合物半導体ウェーハ及び発光素子 | |
| US9705287B2 (en) | Method of fabricating a P type nitride semiconductor layer doped with carbon | |
| JP4592966B2 (ja) | Ｉｉｉ−ｖ族化合物半導体結晶膜及びその成膜方法 | |
| US7479448B2 (en) | Method of manufacturing a light emitting device with a doped active layer | |
| JP4199835B2 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| US7046708B2 (en) | Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions | |
| US20050178318A1 (en) | Method of growing crystal of compound semiconductor and method of manufacturing compound semiconductor device | |
| JP2728672B2 (ja) | 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法 | |
| US6686217B2 (en) | Compound semiconductor device manufacturing method | |
| US20100316080A1 (en) | Semiconductor optical element | |
| JPWO2005031829A1 (ja) | 半導体素子および半導体集積素子 | |
| JPH08102567A (ja) | Ｂｅドーピング方法，エピタキシャル成長方法，半導体光素子の製造方法，及び半導体光素子 | |
| JP3703927B2 (ja) | 半導体レーザ素子 | |
| JP4156873B2 (ja) | エピタキシャルウエハの製造方法 | |
| JPS6356981A (ja) | 化合物半導体レ−ザ− | |
| KR100250953B1 (ko) | 양자세선 제조방법 | |
| JP3449618B2 (ja) | 半導体発光素子 | |
| JPH07249575A (ja) | 半導体光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080107 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100409 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4592966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |