JP2008071945A - 化合物半導体素子およびその製造方法 - Google Patents
化合物半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP2008071945A JP2008071945A JP2006249371A JP2006249371A JP2008071945A JP 2008071945 A JP2008071945 A JP 2008071945A JP 2006249371 A JP2006249371 A JP 2006249371A JP 2006249371 A JP2006249371 A JP 2006249371A JP 2008071945 A JP2008071945 A JP 2008071945A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact layer
- electrode
- ohmic contact
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】 微少な電極とコンタクト層との間のコンタクト抵抗を低くできる化合物半導体素子およびそのような半導体素子を工程数を増やすことなく製造する方法を提供する。
【解決手段】 GaAs基板1上に、所定の半導体層2,3,4,5を形成した後、InGaAsから構成されるオーミックコンタクト層6を、その表面が凹凸となるように、MOCVD法またはMBE法によって形成する。そして、オーミックコンタクト層6の凹凸表面上に、横幅が10μm以下である金属電極9を形成する。オーミックコンタクト層6と金属電極9の界面における凹凸状の構造は、高低差が0.1μmから0.5μmの範囲内にあり、かつ、隣り合う山と山との間隔が0.1μmから0.5μmの範囲内にある。
【選択図】図1
【解決手段】 GaAs基板1上に、所定の半導体層2,3,4,5を形成した後、InGaAsから構成されるオーミックコンタクト層6を、その表面が凹凸となるように、MOCVD法またはMBE法によって形成する。そして、オーミックコンタクト層6の凹凸表面上に、横幅が10μm以下である金属電極9を形成する。オーミックコンタクト層6と金属電極9の界面における凹凸状の構造は、高低差が0.1μmから0.5μmの範囲内にあり、かつ、隣り合う山と山との間隔が0.1μmから0.5μmの範囲内にある。
【選択図】図1
Description
本発明は、化合物半導体素子およびその製造方法に関し、特に化合物半導体素子のコンタクト層と金属電極との界面構造に関する。
近年、携帯電話機などのモバイル機器は著しく発達し、年々小型化している。その背景には半導体素子の微細化技術の進歩がある。半導体素子が微細化されるに従い、半導体素子の電極とオーミックコンタクト層(以下、単に、「コンタクト層」とも言う。)との間のコンタクト領域が小さくなりつつある。しかし、コンタクト領域を小さくすると、コンタクト抵抗が上昇し、半導体素子の特性にとって良くない。
特開平9−69622号公報(特許文献1)では、特に、拡散抵抗、ポリシリコン抵抗、MIS(Metal-Insulator-Semiconductor )容量と電極との接続部のコンタクト抵抗の増大に対する対策として、第1導電層(半導体基板内のn型またはp型拡散層、抵抗パターン、配線等)とこれに接続する第2導電層(電極)とを有する半導体装置において、第1導電層と第2導電層との接続部にフォトリソグラフィー技術を用いて突起状パターン(凹凸)を形成して、接続部の第1導電層と第2導電層との接触面積を増大させることが教示されている。
また、特開平6−112531号公報(特許文献2)は、InGaAsPオーミックコンタクト層に縞状あるいは格子状の溝や、不定形の段差、または孔等各種の凹凸をエッチングによって形成することによって、金属電極とオーミックコンタクト層との接触面積を増加し、オーミック抵抗を下げることを教示している。
特開平9−69622号公報
特開平6−112531号公報
ところで、コンタクト層が微小化すると、その上に形成される電極もその分微小化する。特に、HBT(ヘテロバイポーラトランジスタ)では、例えば1.2μm×5.8μmというような微細なエミッタ電極を有している。また、半導体レーザでは、数ミクロンの幅のストライプ状の電極を有している。したがって、上述したような表面凹凸によってコンタクト層の表面積を増大する方法では、コンタクト層の面積の範囲内、より詳しくは上述したような微小な電極に対応する領域内に、さらに微小な凹凸を形成する技術が必要とされる。しかしながら、上述したようなフォトリソグラフィー技術を用いて凹凸を形成する方法では、形成するパターンの大きさがフォトリソグラフィー技術に依存することになる。すなわち、露光装置の解像度により、形成可能な凹凸パターンのサイズは制約を受ける。このため、コンタクト層が微小化すると、コンタクト層の上に、抵抗を低減するために表面積を増大させることに適した凹凸を形成することは困難である。また、コンタクト層の表面に凹凸を形成するためにフォトリソグラフィー技術を用いる限り、レジストの塗布工程や露光工程、現像工程が必要であり、それだけ工程が増えると共にコストも嵩むことになる。
本発明は上述の点に鑑みてなされたものであり、電極とコンタクト層とが微少な面積を有していても、両者の間のコンタクト抵抗が低く、したがって、動作電圧が低い化合物半導体素子を提供するとともに、そのような化合物半導体素子を工程数を増やすことなく実現する化合物半導体素子の製造方法を提供することである。
上記課題を解決するため、本発明の化合物半導体素子は、
GaAs基板と、前記GaAs基板上に形成され、InGaAsから構成されるオーミックコンタクト層と、前記オーミックコンタクト層上に該オーミックコンタクト層に接触して形成された金属電極とを備え、前記オーミックコンタクト層と前記金属電極との界面が凹凸状の構造を有する化合物半導体素子において、
前記金属電極の有効部分の最小寸法が10μm以下であり、
前記凹凸状の構造は、高低差が0.1μmから0.5μmの範囲内にあり、かつ、隣り合う山と山との間隔が0.1μmから0.5μmの範囲内にあることを特徴としている。
GaAs基板と、前記GaAs基板上に形成され、InGaAsから構成されるオーミックコンタクト層と、前記オーミックコンタクト層上に該オーミックコンタクト層に接触して形成された金属電極とを備え、前記オーミックコンタクト層と前記金属電極との界面が凹凸状の構造を有する化合物半導体素子において、
前記金属電極の有効部分の最小寸法が10μm以下であり、
前記凹凸状の構造は、高低差が0.1μmから0.5μmの範囲内にあり、かつ、隣り合う山と山との間隔が0.1μmから0.5μmの範囲内にあることを特徴としている。
本明細書において、「金属電極の有効部分」とは、金属電極のうち、オーミックコンタクト層と接触する部分のことを言う。また、金属電極の有効部分の「最小寸法」とは、その有効部分の外接四角形(つまり、有効部分を完全に包囲する最小の矩形。金属電極全体が有効部分である場合には、当然、金属電極全体を包囲する最小の矩形である。)の短辺の長さを言う。したがって、金属電極の有効部分自体が矩形である場合には、「最小寸法」はその矩形の短辺の長さであり、金属電極の有効部分が円形である場合には、「最小寸法」はその円の直径であり、また、金属電極の有効部分が楕円である場合には、「最小寸法」はその楕円の短径である。
この化合物半導体素子は、オーミックコンタクト層と金属電極との凹凸状の界面構造が、高低差が0.1μmから0.5μmの範囲内にあり、かつ、隣り合う山と山との間隔が0.1μmから0.5μmの範囲内にあることから、オーミックコンタクト層と金属電極との接触面積は、凹凸状の界面構造を持たない場合に比べて、大きくなる。つまり、金属電極の実効面積は設計上の寸法より大きくなる。したがって、この化合物半導体素子は、金属電極の有効部分の最小寸法が10μm以下であるにも拘わらず、オーミックコンタクト層と金属電極との間のコンタクト抵抗、したがって、素子抵抗が十分小さいものとなり、その結果、動作電圧が低くなる。
なお、前記オーミックコンタクト層は、前記基板に接して設けられていてもよく、また、前記オーミックコンタクト層と前記基板との間に別の半導体層が設けられていてもよい。
本発明の化合物半導体素子の具体例としては、例えば、HEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)、HBT(Heterojunction Bipolar Transistor:ヘテロ接合バイポーラトランジスタ)、FET(Field Effect Transistor:電界効果トランジスタ)、各種の半導体レーザが挙げられる。
前記オーミックコンタクト層は、In組成が前記GaAs基板側から0からyに傾斜しているIn0→yGa1→1−yAs層とInyGa1−yAs層から構成されていてもよい。
組成勾配を有するIn0→yGa1→1−yAs層を、下地の半導体層と組成一定のInyGa1−yAs層との間に形成することによって、適度な格子緩和をし、微小な電極の面積に適した凹凸を形成させることができる。つまり、組成傾斜層を挿入することによって、In組成一定である単一層だけを形成する場合の層厚よりも大きな層厚で結晶成長することが可能になり、コンタクト層に適した層厚を選択できる利点がある。なお、ここでいう適度な格子緩和とは、急激に歪が半導体層にかかるのではなく、緩やかに歪がかかり、その結果、結晶表面に微小な凹凸が発生している状態を意味する。
また、In0→yGa1→1−yAs層があることにより、GaAs層とInGaAs層とのヘテロ接合において、キャリアに対するポテンシャル障壁が緩やかに変化するので、In0→yGa1→1−yAs層がない場合に比べて、ヘテロ接合での抵抗を小さくできる。
なお、In組成の0からyへの傾斜は、階段状であってもよいし、線状つまり連続的であってもよい。
また、一実施形態では、前記In組成yが0.4以上1.0以下であり、前記In0→yGa1→1−yAs層の層厚が10nm以上200nm以下であり、前記In0→yGa1→1−yAs層の層厚と前記InyGa1−yAs層の層厚との合計が50nm以上1000nm以下である。
前記構成により、以下の3点が実現する。
(1)まず、前記In組成yが0.4以上1.0以下であることにより、結晶表面にサブミクロンサイズの凹凸が確実に実現できる。In組成を大きくすると、InyGa1−yAsのバンドギャップエネルギーを小さくすることができ、キャリアの感じる障壁を低くすることができ、素子の抵抗を下げることができる。これに対して、In組成yが0.4より小さい場合、InyGa1−yAsのバンドギャップエネルギーを小さくする効果が少なく、適切な凹凸も形成されにくいため、素子の低抵抗化に関して大きな改善は期待できない。
(2)また、前記In0→yGa1→1−yAs層の層厚の範囲が10nm以上200nm以下であることにより、前記In0→yGa1→1−yAs層の結晶表面に、表面積を十分に増大できる適切な凹凸状の構造が得られる。これに対して、前記In0→yGa1→1−yAs層の層厚が10nmより小さいと、前記In0→yGa1→1−yAs層の結晶表面に十分な凹凸状の構造が出現せず、適切な凹凸状の構造が得られない。一方、前記In0→yGa1→1−yAs層の層厚が200nmより大きいと、歪が完全に緩和されて、前記In0→yGa1→1−yAs層の表面に凹凸状の構造が発生せず、表面積の増大を期待できない。
(3)さらに、前記In0→yGa1→1−yAs層の層厚と前記InyGa1−yAs層の層厚との合計の範囲が50nm以上1000nm以下であることにより、これらの層はコンタクト層としての機能を十分に発揮することができ、かつ、結晶表面におけるサブミクロンサイズの凹凸の実現を確実にできる。これに対して、もし、前記In0→yGa1→1−yAs層の層厚と前記InyGa1−yAs層の層厚との合計が50nmより小さいと、コンタクト層としての機能を発揮するには適当ではない。つまり、コンタクト層の材料としてGaAsのバンドギャップエネルギー(Eg=1.42eV)より小さいバンドギャップエネルギーを有するInGaAs(Eg=0.8eV)を採用することによって、キャリアに対してエネルギー障壁を低くし、素子の抵抗を下げるようにしているが、このような効果が十分に発揮できない。一方、前記In0→yGa1→1−yAs層の層厚と前記InyGa1−yAs層の層厚との合計が1000nmより大きいと、凹凸状の構造がミクロンサイズのレベルに成長する。このため、最小寸法が10μm以下の電極が形成される結晶表面にサブミクロンサイズの凹凸を実現するのが困難になる。
前記金属電極は複数の層を有していてもよい。この場合、前記金属電極の最下層は、Ti(チタン)、Ta(タンタル)、Mo(モリブデン)、W(タングステン)のうちの単体、もしくはTi、Ta、Mo、Wの少なくとも1つの窒化物あるいはSi化合物から構成される。前記金属電極の最下層は、上述の単一金属でもよく、2種類以上の複合系金属でもよい。これらの金属は融点が高いので、単一金属のみならず、その窒化物およびSi化合物も融点が高く、熱的に安定した材料である。したがって、何らかの高温プロセスを経た場合でも、前記金属電極の最下層の上に形成された金属(例えば、AuやPt)の拡散を防ぐことができ、コンタクト層と金属電極との界面の形状に応じた、前記金属電極の最下層の上に形成された金属の分布を保持することができる。
一実施形態では、Ti、Ta、Mo、Wのうちの単体、もしくはTi、Ta、Mo、Wの少なくとも1つの窒化物あるいはSi化合物から構成される前記金属電極の最下層の層厚が、10nm以上200nm以下である。
この実施形態では、前記金属電極の最下層の層厚を10nm以上にしたから、単一金属あるいは金属化合物の膜の連続性が保持される。また、200nm以下にしたから、InGaAs層の電気的特性および結晶性を劣化させることがない。つまり、最下層の単一金属あるいは金属化合物の膜厚が10nmより小さいと、最下層の単一金属あるいは金属化合物の膜が連続した膜にならず、特性の再現性が乏しくなり、また前記最下層の上に形成された金属(例えば、AuやPt)の拡散を招く。一方、膜厚が200nmを越えると、層厚の増加による抵抗値の増大が無視できなくなる。さらに、最下層の単一金属あるいは金属化合物の膜の応力が現れ、この応力によってInGaAs層の電気的特性、結晶性が劣化する。したがって、最下層の単一金属あるいは金属化合物の膜厚は、10nm以上200nm以下であることが適当である。
また、本発明の化合物半導体素子の製造方法は、
GaAs基板上にInGaAsから構成されるオーミックコンタクト層を形成する第1の工程と、
前記オーミックコンタクト層上に該オーミックコンタクト層に接触して金属電極を形成する第2の工程とを備え、
前記第1の工程では、前記オーミックコンタクト層の表面が凹凸となるように、前記オーミックコンタクト層をMOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法またはMBE(Molecular Beam Epitaxy:分子線エピタキシャル成長)法によって成長させ、
前記第2の工程では、前記オーミックコンタクト層の凹凸表面上に、有効部分の最小寸法が10μm以下である金属電極を形成することを特徴としている。
GaAs基板上にInGaAsから構成されるオーミックコンタクト層を形成する第1の工程と、
前記オーミックコンタクト層上に該オーミックコンタクト層に接触して金属電極を形成する第2の工程とを備え、
前記第1の工程では、前記オーミックコンタクト層の表面が凹凸となるように、前記オーミックコンタクト層をMOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法またはMBE(Molecular Beam Epitaxy:分子線エピタキシャル成長)法によって成長させ、
前記第2の工程では、前記オーミックコンタクト層の凹凸表面上に、有効部分の最小寸法が10μm以下である金属電極を形成することを特徴としている。
本発明による化合物半導体素子の製造方法によれば、MOCVD法またはMBE法を使用することにより、工程数を増やすことなく、微小な領域に適した凹凸状の構造を形成でき、コンタクト層と電極との界面における面積を増大させ、コンタクト層と電極との間の低抵抗が実現できるので低い動作電圧の化合物半導体素子を得ることができる。つまり、MOCVD法およびMBE法は、単分子オーダーのエピタキシャル成長が可能であるので、MOCVD法またはMBE法を用いることによって結晶表面にサブミクロンサイズの凹凸が実現できる。このことは、ミクロンサイズの電極に対して微小化したコンタクト層の面積の範囲内に十分凹凸を形成できることを意味する。そのため、最小寸法が10μm以下の電極に対して、その表面積を十分大きくすることができる。
一実施形態では、前記オーミックコンタクト層のMOCVD法による成長条件は、成長温度が530℃以上590℃以下であり、V/III比が5以上20以下である。ここで「V/III比」とは、V族元素の供給量とIII族元素の供給量との比率つまりV族原料とIII族原料の比率のことである。
成長温度が530℃より低いと、III族原料であるTMG(トリメチルガリウム)の分解が成長温度により律促されるために、成長機構が不安定な状態となり、成長温度が590℃より高いと、表面に凹凸を形成できなくなり、平坦な成長表面になってしまう。また、V/III比が5より小さいと反応律促の成長機構になるため不安定な状態になり、V/III比が20より大きいとGa欠陥の発生が多くなり、表面が荒れすぎる。本条件によって、凹凸のサイズ(ピッチや高さ)が0.1μmから0.5μm程度とできるので、前記オーミックコンタクト層と微小な領域に形成される電極との界面の接触面積を十分に大きくできる。
一方、MBE法を用いるときの最適な成長条件は、成長温度が500℃以上600℃以下であり、V/III比が2以上5以下である。この成長条件を用いることにより、所望の凹凸表面を有するオーミックコンタクト層を得ることができる。
上述の本発明による化合物半導体素子は、オーミックコンタクト層と金属電極との凹凸状の界面構造が、高低差が0.1μmから0.5μmの範囲内にあり、かつ、隣り合う山と山との間隔が0.1μmから0.5μmの範囲内にあることから、金属電極の実効面積を設計上の寸法の約2倍以上とできる。したがって、金属電極の有効部分の最小寸法が10μm以下であるにも拘わらず、オーミックコンタクト層と金属電極との間のコンタクト抵抗、したがって、素子抵抗を十分小さくでき、動作電圧を低くできる。
また、上述の本発明による化合物半導体素子の製造方法は、MOCVD法を利用することによって、工程数を増やすことなく、微小な領域に適した凹凸状の構造を形成できるようになる。そのため、コンタクト層と電極との界面における面積を増大させることができ、コンタクト層と電極との間の低抵抗が実現できる。したがって、低い動作電圧の化合物半導体素子を製造することができる。
〔第一実施形態〕
本発明の一実施形態に係るHBTを図1の断面模式図を用いて説明する。図1において、1は半絶縁性のGaAs基板、2はn+−GaAs層からなるサブコレクタ層、3はn−GaAs層からなるコレクタ層、4はp+−GaAs層からなるベース層、5はn−AlGaAs層からなるエミッタ層、6はn+−InGaAs層からなるオーミックコンタクト層(以下、「コンタクト層」)を示す。前記コンタクト層6は、GaAs基板1側から、n+−In0→0.5Ga1→0.5As層(層厚:50nm、キャリア濃度:2×1019cm−3)からなる組成傾斜層6aと、n+−In0.5Ga0.5As層(層厚:50nm、キャリア濃度:2×1019cm−3)からなる組成一定層6bとから構成されている。前記組成傾斜層6bは、少しずつ組成を変化させた複数の層からなり、その層内ではそれぞれ一定の組成になっている。これらの層の数を多くすればするほど、組成傾斜層6aにおけるIn組成は連続的つまり線状に変化することになる。
本発明の一実施形態に係るHBTを図1の断面模式図を用いて説明する。図1において、1は半絶縁性のGaAs基板、2はn+−GaAs層からなるサブコレクタ層、3はn−GaAs層からなるコレクタ層、4はp+−GaAs層からなるベース層、5はn−AlGaAs層からなるエミッタ層、6はn+−InGaAs層からなるオーミックコンタクト層(以下、「コンタクト層」)を示す。前記コンタクト層6は、GaAs基板1側から、n+−In0→0.5Ga1→0.5As層(層厚:50nm、キャリア濃度:2×1019cm−3)からなる組成傾斜層6aと、n+−In0.5Ga0.5As層(層厚:50nm、キャリア濃度:2×1019cm−3)からなる組成一定層6bとから構成されている。前記組成傾斜層6bは、少しずつ組成を変化させた複数の層からなり、その層内ではそれぞれ一定の組成になっている。これらの層の数を多くすればするほど、組成傾斜層6aにおけるIn組成は連続的つまり線状に変化することになる。
また、前記サブコレクタ層2およびベース層4は、電極形成箇所がマスクエッチングにより露出させられている。そして、サブコレクタ層2およびベース層4の露出させられた部分およびコンタクト層6上にそれぞれ、対応する金属電極がオーミック接触(コンタクト)により形成されている。つまり、サブコレクタ層2上にコレクタ電極7(GaAs基板側からAuGe/Ni/Au、全体厚さ:約200nm)が、ベース層4上にはベース電極8(GaAs基板側からPt/Ti/Pt/Au、全体厚さ:約200nm)が、そしてコンタクト層6上にはエミッタ電極9(GaAs基板側からWN/Pt/Ti/Pt/Au、WNの厚さ:60nm、全体厚さ:約300nm)がそれぞれ形成されている。エミッタ電極9は全体が、コンタクト層6と接触する有効部分であり、そのサイズは2.0μm×12.0μmである。
上記HBTの層構造は上記の順序でMOCVD法を用いて半導体薄膜結晶層として形成される。ここでは、V族原料としてAsH3(アルシン)、III族原料としてTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)を用いた。また、前記コンタクト層6を除く半導体層の成長条件は、成長温度Tgが720℃、成長圧力が76Torr、V/III比が120である。一方、前記コンタクト層6の成長条件は成長温度Tgが540℃、V/III比が20である。
但し、コンタクト層6の成長温度Tgは、530℃−590℃の範囲内にありさえすれば、540℃に限られない。また、前記コンタクト層6のV/III比も5−20の範囲内にありさえすれば、20に限られない。
この実施形態では、エミッタ電極(金属電極)9と接するコンタクト層6の界面は平坦ではなく、サブミクロンサイズつまり1ミクロン以下の凹凸を有している。このような凹凸は、ナノメーター(nm)オーダーの制御が可能なMOCVD法を用いることによって結晶表面に実現できる。つまり、フォトリソグラフィー技術を用いる場合のレジストの塗布工程や露光工程、現像工程などを追加することなく、成長条件を制御することによってサブミクロンサイズの凹凸を実現できる。
また、この実施形態では、コンタクト層6の成長条件として、成長温度を540℃、V/III比を20とした。本条件によって、他の工程を追加することなく、凹凸のサイズ(図2に示す凹凸の断面に記載のピッチDと高さH)が0.1μm程度の構造を形成することができた。また、AsH3(アルシン)とTMG(トリメチルガリウム)は600℃以下の低温では分解し過ぎることがなく、そのため、この実施形態の成長条件下では結晶表面が凹凸状の構造になりやすい。したがって、V族原料としてAsH3(アルシン)、III族原料としてTMG(トリメチルガリウム)が本発明に適している。
また、本実施形態では、コンタクト層6が前記GaAs基板側からIn0→0.5Ga1→0.5As層からなる組成傾斜層6aとIn0.5Ga0.5As層からなる組成一定層6bとから構成されているため、緩やかに歪がかかり、その結果、結晶表面にサブミクロンサイズの凹凸が発生する。また、組成傾斜層6aを形成せずに、組成一定層6bだけを成長する場合の層厚よりも大きな層厚を結晶成長することが可能になり、コンタクト層6の表面にサブミクロンサイズの凹凸が発生する。
また、本実施形態のコンタクト層6を構成するIn0→yGa1→yAs層(組成傾斜層)6aおよびInyGayAs層(組成一定層)6bのIn組成yは0.5であって、0.4以上1.0以下の範囲内にあるので、結晶表面にサブミクロンサイズの凹凸が実現できる。しかし、前記In組成yが0.7より大きくなると、格子定数が大きくなり、下地であるGaAsとの格子不整合の度合いも大きくなり、サブミクロンサイズの凹凸が形成しにくいことがある。したがって、前記In組成yは、0.4以上1.0以下の範囲内の中でも、特に0.4以上0.7以下が望ましい。
また、コンタクト層6における組成傾斜層6aの層厚は50nmと、10nm以上200nm以下であるであるため、結晶表面に表面積を十分に増大できるサブミクロンサイズの凹凸が発生する。また、コンタクト層6を構成する組成傾斜層6aと組成一定層6bの合計の層厚は100nmであり、50nm以上1000nm以下の範囲内にある。このようにコンタクト層6が十分な層厚を有するため、キャリアに対してエネルギー障壁を十分維持でき、その結果素子の抵抗を下げる効果がある。しかもコンタクト層6の層厚は過度に大きくないため、結晶表面でのサブミクロンサイズの凹凸形成が妨げられることがない。
また、本実施形態では、コンタクト層6上に設けられたエミッタ電極9は、前記GaAs基板側からWN/Pt/Ti/Pt/Auからなり、WNの厚さが60nm、全体厚さが約300nmである金属電極である。つまり、エミッタ電極9の最下層は、W(タングステン)の窒化物から構成されている。Wは融点が高いので、その窒化物も融点が高く、熱的に安定した材料である。したがって、何らかの高温プロセスを経た場合でも、前記金属電極の最下層の上側からのAuやPtの拡散を防ぐことができる。また、特にコンタクト層6については、凹凸状の構造を有する半導体表面の形状に沿ってエミッタ電極9が積層されている。このため、コンタクト層6とエミッタ電極9との界面の面積が増大し、抵抗の低下に寄与する。もし、コンタクト層6の表面の形状に沿ってエミッタ電極9が積層されていない場合、例えば最初に積層される電極材料がPtの場合には、コンタクト層6の表面の形状に関係なく、Ptはコンタクト層6内に浸透するため、コンタクト層6の表面積が増加することによる抵抗の低減は期待できない。
また、本実施形態では、前記エミッタ電極9の最下層の金属窒化物(WN)の層厚を60nmと、10nm以上にしているため、金属窒化物の膜の連続性が良好に保持された。また、前記金属窒化物の層厚は200nm以下であるから、層厚の増加による抵抗値の増大の効果は少なく、かつ最下層の膜の応力によってInGaAs層の電気的特性および結晶性を劣化させることがない。
本実施形態のHBTでは、MOCVD法により成長条件を制御することにより、金属電極と接するInGaAsコンタクト層6の表面に、微小な領域に適したサブミクロンサイズの凹凸形状を発生させている。したがって、電極と接するコンタクト層6との界面が凹凸状の構造になっているため、従来のHBTにおける平坦な半導体の表面と比較して前記コンタクト層6の表面積は増大し、抵抗が下がる。
以上より、従来のエミッタ電極はコンタクト層とエミッタ電極との界面に表面積を増大させるに十分な凹凸構造をもたず、その抵抗は約4.1[Ω]、コンタクト抵抗は約1×10−6[Ωcm2]であったが、本実施形態の構造では、エミッタ電極9の抵抗は約2.1[Ω]と低くなった(コンタクト抵抗は約5×10−7[Ωcm2])。なお、エミッタ電極9は2.0μm×12.0μmの電極サイズを有しており、設計上の電極面積は24[μm2]である。ただし、本実施形態では、サブミクロンサイズの凹凸形状を発生させているためエミッタ電極9の電極面積は実効的に設計上の面積の約2倍になっている。つまりエミッタ電極9の実効的な電極面積は48[μm2]位となる。
本実施形態では、エミッタ電極9の電極サイズは最小寸法が2.0μmであるが、コンタクト層6の幅寸法に応じてそれよりも大きくすることも小さくすることもできる。
また、本実施形態では、エミッタ電極9の最下層はWNであったが、W単体でもWSiであってもよく、あるいは、Ti、Ta、Moのうちの単体、もしくはTi、Ta、Moの少なくとも1つの窒化物あるいはSi化合物であってもよい。
〔第二実施形態〕
次に、本発明の第二実施形態に係るリッジ埋め込み型半導体レーザ(以下、単に「半導体レーザ」)を説明する。図3A−3Dは本実施形態の半導体レーザの製造工程を示す断面図であり、これらの図を用いて、この半導体レーザ製造方法を説明しつつ、その構成を説明する。なお、半導体レーザの製造はウェハ単位で行われるが、便宜上、図3A−3Dには1チップ分のみを示している。
次に、本発明の第二実施形態に係るリッジ埋め込み型半導体レーザ(以下、単に「半導体レーザ」)を説明する。図3A−3Dは本実施形態の半導体レーザの製造工程を示す断面図であり、これらの図を用いて、この半導体レーザ製造方法を説明しつつ、その構成を説明する。なお、半導体レーザの製造はウェハ単位で行われるが、便宜上、図3A−3Dには1チップ分のみを示している。
まず、図3Aに示すように、n−GaAs基板201(Siキャリア濃度:2×1018cm−3)上に、n−Al0.5Ga0.5Asのバッファ層202(厚さ:0.5μm、Siキャリア濃度:1.5×1018cm−3)を成長し、さらにその上にn−Al0.4Ga0.6Asの第1クラッド層203(厚さ:0.9μm、Siキャリア濃度:8×1017cm−3)、Al0.1Ga0.9As(厚さ:0.2μm)の活性層204、p−Al0.4Ga0.6Asの第2クラッド層205(厚さ:0.6μm、Znキャリア濃度:2×1018cm−3)、p−GaAs層206(厚さ:0.3μm、Znキャリア濃度:5×1018cm−3)、そしてInGaAsのコンタクト層207を順番に積層する。前記コンタクト層207は、GaAs基板1側から、In0→0.45Ga1→0.55Asの組成傾斜層207a(厚さ:30nm)とIn0.45Ga0.55Asの組成一定層207b(厚さ:70nm)とからなる。そして、この積層体上の必要な部分にSiO2マスク(以下、「マスク」)208を形成する。
なお、上記各半導体層の結晶成長はMOCVD法を用いて行い、InGaAs半導体層を除く半導体層の成長条件は、成長温度が750℃、成長圧力は76Torr、V/III比=120とした。一方、InGaAs半導体層つまりコンタクト層207の成長条件は、成長温度Tg=530℃、V/III比=5とした。また、III族原料としてTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、V族原料としてAsH3(アルシン)、n−ドーパント原料、p−ドーパント原料としてSiH4(シラン)、DEZn(ジエチルジンク)を用いた。
次に、図3Bに示すように、硫酸と過酸化水素水の混合水溶液であるエッチング液を用いて、第2クラッド層205の厚さhの部分を0.3μmだけ残すようにエッチングを行い、残った第2クラッド層205の一部とp−GaAs層206とコンタクト層207を含むメサ部209を形成する。
続いて、図3Cに示すように、MOCVD法を用いて半導体結晶の再成長を行い、メサ部209の両側面に接するようにマスク208(厚さ0.3μm)により選択成長させたn−GaAsからなる電流阻止層210(厚さ:0.3μm、キャリア濃度:1.5×1018cm−3)を埋め込む。
最後に、図3Dに示すように、マスク208を除去し、この半導体積層体の上に厚さ100nm程度のチタン(Ti)、厚さ50nm程度の白金(Pt)および厚さ400nm程度の金(Au)を順次、蒸着により被着し、これをリフトオフにより、Ti/Pt/Auからなるp型電極211を形成する。一方、GaAs基板201の裏面側には、厚さ100nm程度の金−ゲルマニウム合金(Au−Ge)、厚さ15nm程度のニッケル(Ni)および厚さ300nm程度の金(Au)を順次蒸着し、Au−Ge/Ni/Auからなるn−電極212を形成する。そして、この積層体を劈開し、チップに分割することにより、図3Dに示すリッジ埋め込み型半導体レーザが完成する。
この半導体レーザの寸法は、図4に示すように、縦(共振器長)150μm×横100μmで、横寸法100μmのうち、メサ部209の幅(リッジ幅)が10μm、メサ部209の各側の電流阻止層210の幅はそれぞれ45μmである。したがって、p−電極211は電流阻止層210上にも形成されているものの、p−電極211の有効部分つまりコンタクト層207と接触する部分の寸法は、10μm×150μmである。つまり、p−電極211の有効部分の最小寸法は10μmである。メサ部209の幅(つまりリッジ幅)が小さくなると、p−電極211の有効部分の最小寸法もそれに応じて小さくなることは言うまでもない。
この実施形態では、MOCVD法を用いたエピタキシャル成長を利用して、コンタクト層207の結晶表面にサブミクロンサイズの凹凸を実現している。つまり、p−電極211と接するコンタクト層207の表面は平坦ではなく、微小な凹凸になっている。このため、p−電極211とコンタクト層207との界面の面積が増大し、p−電極211とコンタクト層207との間のコンタクト抵抗が下がる。
また、この実施形態では、コンタクト層207の成長条件として、成長温度を540℃、V/III比を20とした。本条件によって、凹凸サイズ(図5に示す凹凸の断面に記載のピッチDおよび高さH)が0.1μmから0.2μm程度と、微小な電極面積に対して十分小さい凹凸を形成することができる。このようにして他の工程を追加することなく、微小な電極の面積に適した凹凸が形成される。このため、コンタクト層207の表面積が増大し、p−電極211とコンタクト層207との間のコンタクト抵抗が下がる。
また、本実施形態では、コンタクト層207が前記GaAs基板側からIn0→0.45Ga1→0.55As層からなる組成傾斜層207aとIn0.45Ga0.55As層からなる単一組成層207bとから構成されているため、格子不整合による歪を緩和でき、サブミクロンサイズの凹凸を結晶表面に発生させることができる。また、前記組成傾斜層207aを形成せずに、前記組成一定層207bだけを成長する場合の層厚よりも大きな層厚を結晶成長することができる。そのため、コンタクト層207が十分な層厚を有することができ、キャリアに対してエネルギー障壁を十分維持でき、その結果素子の抵抗を下げる効果がある。
また、本実施形態では、コンタクト層207上に設けられたp−電極211は、前記GaAs基板側からTi/Pt/Auからなり、Tiの厚さが100nm、全体厚さが約550nmであり金属電極である。つまり、p−電極211の最下層は、Tiから構成されている。Tiは融点が高く、熱的に安定した材料である。したがって、何らかの高温プロセスを経た場合でも、p−電極211の最下層であるTiが障壁となり、上側からのAuやPtの拡散を防ぐことができる。また、特にコンタクト層207については、凹凸状の構造を有する半導体表面の形状に沿ってp−電極211が積層されている。このため、コンタクト層207と電極211との界面の面積が増大し、抵抗の低下に寄与する。もし、コンタクト層207の表面の形状に沿ってp−電極211が積層されていない場合、例えば最初に積層される電極材料がPtの場合、コンタクト層207の表面の形状に関係なく、Ptはコンタクト層207を浸透するため、表面積が増加することによる抵抗の低減は期待できない。
なお、本実施形態ではp−電極211の最下層の材料としてTiを使用し、さらにその上にPtとAuを積層しているが、これに代えて、p−電極211の材料として、例えば、前記GaAs基板側からMo/Au(Moの厚さ:100nm、全体厚さ:約500nm)としてもよい。あるいは、p−電極211を前記GaAs基板側からTa/Au(Taの厚さ:100nm、全体厚さ:約500nm)としてもよい。
また、本実施形態では、最下層のTiの層厚を100nmと、10nm以上にしているため、Tiの膜の連続性が良好も保持された。そのため、最下層の上に形成された金属が半導体層中に拡散することは防止される。また、Tiの層厚は200nm以下であるから、層厚の増加による抵抗値の増大の効果は少なく、かつ最下層の膜の応力によってInGaAs層207の電気的特性および結晶性を劣化させることがない。
以上より、従来の電極はコンタクト層と電極との界面に表面積を増大させるに十分な凹凸構造をもたず、その電極の抵抗は約0.06[Ω]、コンタクト抵抗は約1×10−6[Ωcm2]であったが、本発明の構造では、p−電極211の抵抗は約0.04[Ω]と低くなった(コンタクト抵抗は約8×10−7[Ωcm2])。なお、p−電極211の電極有効部分の面積は、図4を用いた説明から明らかなように、設計上1500[μm2]である。ただし、本実施例では、サブミクロンサイズの凹凸形状を発生させているため、p−電極211の有効部分の面積は実効的に設計上のサイズの約1.2倍になっている。つまりp−電極211の有効部分面積は1800[μm2]位となる。
以上で述べたように本発明の半導体レーザでは、MOCVD法により成長条件を制御し、金属電極211と接するInGaAsコンタクト層207との界面を凹凸状の構造にし、微小な領域に適したサブミクロンサイズの凹凸形状を発生させることができる。そのため、最小寸法が10μm以下の電極に対して、その表面積を十分大きくすることができる。また、コンタクト層207の成長条件として、成長温度を530℃以上590℃以下、V/III比を5以上20以下にしているので、凹凸のサイズ(ピッチDつまり隣り合う山と山との間隔や高さHつまり凹凸の高低差)が1μmよりも小さく、0.1μmから0.5μm程度にまで小さくできる。したがって、コンタクト層207と微小な領域に形成される電極と界面の接触面積を十分に大きくできる。
第二実施形態では、n−GaAs基板201を用い、活性層204を挟んで基板201に近い側にn型半導体層を、遠い側にp型半導体層を積層したが、その逆であってもよい。その場合、InGaAsコンタクト層の上に形成される金属電極は、n−電極となる。
第一および第二実施形態では、MOCVD法による製造法について述べたが、MBE法による結晶成長法でも同じ効果がある。MBE法の場合でも、GaAs基板上に半導体層を積層した後、組成傾斜層6a、207a、組成一定層6b、207bの順番でコンタクト層6、207を形成する。このときのコンタクト層6、207の組成および層厚はMOCVD法を用いるときと同じである。但し、MBE法でコンタクト層6、207を形成する場合、成長温度は500℃以上600℃以下、V/III比は2以上5以下に設定される。このように、適切な成長条件と組成・層厚の設定を行うことで、MBE法を用いた場合も、MOCVD法による製造法の場合と同様に前記コンタクト層6、207の表面にサブミクロンサイズの凹凸状の構造が発生し、前記コンタクト層6、207と前記金属電極9、211との界面の面積が増大する。したがって、特別に追加の工程を必要とせず、低抵抗の化合物半導体素子が得られる。
第一および第二実施形態では、コンタクト層6,207とGaAs基板1,211との間に他の半導体層が形成されている化合物半導体素子について説明したが、本発明は、コンタクト層がGaAs基板に接して形成される化合物半導体素子にも適用可能である。たとえば、図示しないが、FET(Field Effect Transistor:電界効果トランジスタ)において、GaAs基板内のソース・ドレイン領域を構成する半導体層上にコンタクト層を形成し、このコンタクト層上に電極を設ける場合である。この場合、コンタクト層は基板に接することになる。
第一および第二実施形態では、本発明をHBTおよびリッジ埋め込み型半導体レーザに適用した。しかし、本発明はオーミックコンタクト層と金属電極との間の界面構造に関係するものであるから、オーミックコンタクト層と金属電極を備えている限り、HBT以外の各種のタイプのトランジスタや、リッジ埋め込み型半導体レーザ以外のタイプの半導体レーザ、あるいはそれ以外の化合物半導体素子にも同様に適用可能であることは言うまでもない。
第一および第二実施形態では、金属電極は矩形形状のものであったが、金属電極は、それが形成される半導体素子における必要に応じて、別の形状(たとえば、丸形や楕円形状、矩形以外の多角形)を取ることができる。
第一および第二実施形態で使用した材料や各種の数値はあくまでも一例であり、特許請求の範囲から逸脱しない限り、種々変更できるのは言うまでもない。
1 GaAs基板
2 n+−GaAsサブコレクタ層
3 n−GaAsコレクタ層
4 p−GaAsベース層
5 n−AlGaAsエミッタ層
6 InGaAsコンタクト層
6a 組成傾斜層(In0→0.5Ga1→0.5As層)
6b 組成一定層(In0.5Ga0.5As層)
7 コレクタ電極
8 ベース電極
9 エミッタ電極
201 n−GaAs基板
202 n−Al0.5Ga0.5Asバッファ層
203 n−Al0.4Ga0.6As第1クラッド層
204 Al0.1Ga0.9As活性層
205 p−Al0.4Ga0.6As第2クラッド層
206 p−GaAs層
207 InGaAsコンタクト層
207a 組成傾斜層(In0→0.45Ga1→0.55As層)
207b 組成一定層(In0.45Ga0.55As層)
208 SiO2マスク
209 メサ部
210 n−GaAs電流阻止層
211 p−電極
212 n−電極
2 n+−GaAsサブコレクタ層
3 n−GaAsコレクタ層
4 p−GaAsベース層
5 n−AlGaAsエミッタ層
6 InGaAsコンタクト層
6a 組成傾斜層(In0→0.5Ga1→0.5As層)
6b 組成一定層(In0.5Ga0.5As層)
7 コレクタ電極
8 ベース電極
9 エミッタ電極
201 n−GaAs基板
202 n−Al0.5Ga0.5Asバッファ層
203 n−Al0.4Ga0.6As第1クラッド層
204 Al0.1Ga0.9As活性層
205 p−Al0.4Ga0.6As第2クラッド層
206 p−GaAs層
207 InGaAsコンタクト層
207a 組成傾斜層(In0→0.45Ga1→0.55As層)
207b 組成一定層(In0.45Ga0.55As層)
208 SiO2マスク
209 メサ部
210 n−GaAs電流阻止層
211 p−電極
212 n−電極
Claims (8)
- GaAs基板と、前記GaAs基板上に形成され、InGaAsから構成されるオーミックコンタクト層と、前記オーミックコンタクト層上に該オーミックコンタクト層に接触して形成された金属電極とを備え、前記オーミックコンタクト層と前記金属電極との界面が凹凸状の構造を有する化合物半導体素子において、
前記金属電極の有効部分の最小寸法が10μm以下であり、
前記凹凸状の構造は、高低差が0.1μmから0.5μmの範囲内にあり、かつ、隣り合う山と山との間隔が0.1μmから0.5μmの範囲内にあることを特徴とする化合物半導体素子。 - 前記オーミックコンタクト層は、In組成が前記GaAs基板側から0からyに傾斜しているIn0→yGa1→1−yAs層とInyGa1−yAs層から構成されることを特徴とする請求項1に記載の化合物半導体素子。
- 前記In組成yが0.4以上1以下であり、前記In0→yGa1→1−yAs層の層厚が10nm以上200nm以下であり、前記In0→yGa1→1−yAs層の層厚と前記InyGa1−yAs層の層厚との合計が50nm以上1000nm以下であることを特徴とする請求項2に記載の化合物半導体素子。
- 前記金属電極は複数の層を有し、最下層が、Ti、Ta、Mo、Wのうちの単体またはTi、Ta、Mo、Wのうちの少なくとも1つの窒化物もしくはSi化合物から構成されていることを特徴とする請求項1に記載の化合物半導体素子。
- 前記金属電極の最下層の層厚が、10nm以上200nm以下であることを特徴とする請求項4に記載の化合物半導体素子。
- GaAs基板上にInGaAsから構成されるオーミックコンタクト層を形成する第1の工程と、
前記オーミックコンタクト層上に該オーミックコンタクト層に接触して金属電極を形成する第2の工程とを備え、
前記第1の工程では、前記オーミックコンタクト層の表面が凹凸となるように、前記オーミックコンタクト層をMOCVD法またはMBE法によって成長させ、
前記第2の工程では、前記オーミックコンタクト層の凹凸表面上に、有効部分の最小寸法が10μm以下である金属電極を形成することを特徴とする化合物半導体素子の製造方法。 - 前記オーミックコンタクト層のMOCVD法による成長条件は、成長温度が530℃以上590℃以下であり、V/III比が5以上20以下であることを特徴とする請求項6に記載の化合物半導体素子の製造方法。
- 前記オーミックコンタクト層のMBE法による成長条件は、成長温度が500℃以上600℃以下であり、V/III比が2以上5以下であることを特徴とする請求項6に記載の化合物半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006249371A JP2008071945A (ja) | 2006-09-14 | 2006-09-14 | 化合物半導体素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006249371A JP2008071945A (ja) | 2006-09-14 | 2006-09-14 | 化合物半導体素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008071945A true JP2008071945A (ja) | 2008-03-27 |
Family
ID=39293284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006249371A Pending JP2008071945A (ja) | 2006-09-14 | 2006-09-14 | 化合物半導体素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008071945A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009277931A (ja) * | 2008-05-15 | 2009-11-26 | Sharp Corp | 窒化物半導体発光素子の製造方法 |
JP2019518336A (ja) * | 2016-06-13 | 2019-06-27 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 半導体レーザダイオード |
-
2006
- 2006-09-14 JP JP2006249371A patent/JP2008071945A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009277931A (ja) * | 2008-05-15 | 2009-11-26 | Sharp Corp | 窒化物半導体発光素子の製造方法 |
JP2019518336A (ja) * | 2016-06-13 | 2019-06-27 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 半導体レーザダイオード |
US11245246B2 (en) | 2016-06-13 | 2022-02-08 | Osram Oled Gmbh | Semiconductor laser diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8587004B2 (en) | Semiconductor light emitting device, its manufacturing method, semiconductor device and its manufacturing method | |
JP3360105B2 (ja) | 半導体装置の製造方法 | |
US20040159848A1 (en) | Nitride-based semiconductor laser device and method for the production thereof | |
US7563630B2 (en) | Method for fabricating a semiconductor laser device that includes growing current confinement layers and a mesa side surface | |
US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
JP2003059938A (ja) | 窒化物半導体積層体及びその半導体素子 | |
JP2008071945A (ja) | 化合物半導体素子およびその製造方法 | |
US6797996B1 (en) | Compound semiconductor device and method for fabricating the same | |
JP2006294700A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3945303B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
US6775309B2 (en) | Semiconductor laser structure and method of manufacturing same | |
JP3853341B2 (ja) | バイポーラトランジスタ | |
US7782919B2 (en) | Buried semiconductor laser and method for manufacturing the same | |
US20010009279A1 (en) | Semiconductor device and manufacturing method of the same | |
JPH0632331B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
US20060060132A1 (en) | Production method for thin-film crystal wafer, semiconductor device using it and production method therefor | |
US6768755B2 (en) | Semiconductor laser device | |
JPH07254750A (ja) | 半導体レーザ | |
JP2008108856A (ja) | 化合物半導体素子およびその製造方法 | |
JP2003163367A (ja) | 半導体発光素子及びその製造方法 | |
JPH05190970A (ja) | 半導体レーザの製造方法 | |
JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
CN115207109A (zh) | 半导体磊晶晶圆 | |
JP2005064381A (ja) | 電界効果トランジスタ | |
JPH1174616A (ja) | 半導体発光装置とその製造方法 |