JP2003059938A - 窒化物半導体積層体及びその半導体素子 - Google Patents
窒化物半導体積層体及びその半導体素子Info
- Publication number
- JP2003059938A JP2003059938A JP2002154581A JP2002154581A JP2003059938A JP 2003059938 A JP2003059938 A JP 2003059938A JP 2002154581 A JP2002154581 A JP 2002154581A JP 2002154581 A JP2002154581 A JP 2002154581A JP 2003059938 A JP2003059938 A JP 2003059938A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- ingan
- graded
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 150000004767 nitrides Chemical class 0.000 title claims description 46
- 239000012535 impurity Substances 0.000 claims description 83
- 239000000758 substrate Substances 0.000 claims description 43
- -1 nitride compound Chemical class 0.000 claims description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 30
- 125000005842 heteroatom Chemical group 0.000 description 24
- 230000000694 effects Effects 0.000 description 21
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 19
- 238000000034 method Methods 0.000 description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 13
- 230000010287 polarization Effects 0.000 description 11
- 230000002269 spontaneous effect Effects 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 239000011777 magnesium Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 3
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 230000005428 wave function Effects 0.000 description 2
- 101100454436 Biomphalaria glabrata BG06 gene Proteins 0.000 description 1
- HECLRDQVFMWTQS-UHFFFAOYSA-N Dicyclopentadiene Chemical compound C1C2C3CC=CC3C1C=C2 HECLRDQVFMWTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Abstract
(57)【要約】
【課題】 エミッタ層から注入された電子をコレクタ層
へ到達させることにより、高い電流利得を得ることが可
能なトランジスタ構造を得ること。 【解決手段】 ｐ型ＩｎＧａＮ層８６とｎ型ＧａＮ層８
４の間には、Ｉｎ組成を０％から１０％まで変化させた
ＩｎＧａＮグレーデッド層８５を挿入した。この薄膜構
造は基板側から表面側にかけてバンドキャップを徐々に
小さくした状態となっている。ＳｉＣ基板８１上にＡｌ
Ｎバッファー層８２を１００ｎｍ成長し、オーミック電
極形成用のＳｉドープＧａＮ層８３を成長した。その上
に、ＳｉドープＧａＮ層（ｎ型ＧａＮ層）８４を成長し
た。さらに、Ｉｎ組成を変化させたＩｎＧａＮ層８５を
成長する。さらに、ＭｇドープＩｎＧａＮ（ｐ型ＧａＮ
層）８６を成長した。このようにして、ヘテロ接合ダイ
オードを作製した。
へ到達させることにより、高い電流利得を得ることが可
能なトランジスタ構造を得ること。 【解決手段】 ｐ型ＩｎＧａＮ層８６とｎ型ＧａＮ層８
４の間には、Ｉｎ組成を０％から１０％まで変化させた
ＩｎＧａＮグレーデッド層８５を挿入した。この薄膜構
造は基板側から表面側にかけてバンドキャップを徐々に
小さくした状態となっている。ＳｉＣ基板８１上にＡｌ
Ｎバッファー層８２を１００ｎｍ成長し、オーミック電
極形成用のＳｉドープＧａＮ層８３を成長した。その上
に、ＳｉドープＧａＮ層（ｎ型ＧａＮ層）８４を成長し
た。さらに、Ｉｎ組成を変化させたＩｎＧａＮ層８５を
成長する。さらに、ＭｇドープＩｎＧａＮ（ｐ型ＧａＮ
層）８６を成長した。このようにして、ヘテロ接合ダイ
オードを作製した。
Description
【０００１】
【発明の属する技術分野】本発明は、窒化物半導体積層
体及びその半導体素子に関し、より詳細には、窒化物半
導体積層体を用いたダブルヘテロ接合バイポーラトラン
ジスタや発光素子などの半導体素子に関する。
体及びその半導体素子に関し、より詳細には、窒化物半
導体積層体を用いたダブルヘテロ接合バイポーラトラン
ジスタや発光素子などの半導体素子に関する。
【０００２】
【従来の技術】従来から盛んに研究されているＧａＡｓ
とＡｌＧａＡｓ、ＧａＡｓとＩｎＧａＡｓ、ＩｎＧａＡ
ｓとＩｎＰのヘテロ界面には、バンドキャップの不連続
が生じる。図２は、ｎ型ＩｎＧａＡｓとｎ型ＧａＡｓの
ヘテロ接合に対するバンド図で、図中符号２１はｎ型Ｉ
ｎＧａＡｓ（Ｉｎ組成が１０％）、２２はｎ型ＧａＡｓ
である。このようなバンドキャップの小さな物質と大き
な物質とを接続したヘテロ構造には、バンドキャップの
不連続が存在するために、バンドキャップの小さなＩｎ
ＧａＡｓからバンドキャップの大きなＧａＡｓへ電子を
円滑に走行させることができない。
とＡｌＧａＡｓ、ＧａＡｓとＩｎＧａＡｓ、ＩｎＧａＡ
ｓとＩｎＰのヘテロ界面には、バンドキャップの不連続
が生じる。図２は、ｎ型ＩｎＧａＡｓとｎ型ＧａＡｓの
ヘテロ接合に対するバンド図で、図中符号２１はｎ型Ｉ
ｎＧａＡｓ（Ｉｎ組成が１０％）、２２はｎ型ＧａＡｓ
である。このようなバンドキャップの小さな物質と大き
な物質とを接続したヘテロ構造には、バンドキャップの
不連続が存在するために、バンドキャップの小さなＩｎ
ＧａＡｓからバンドキャップの大きなＧａＡｓへ電子を
円滑に走行させることができない。
【０００３】それは、ｎ型ＩｎＧａＡｓ２１とｎ型Ｇａ
Ａｓ２２とのヘテロ界面２３に存在する伝導帯の不連続
によって、電子がはね返されるからである。このような
バンドキャップ不連続の悪影響を取り除くため、２つの
物質の間にはバンドキャップを徐々に変化させた層（グ
レーデッド層）を挿入することが行われている。
Ａｓ２２とのヘテロ界面２３に存在する伝導帯の不連続
によって、電子がはね返されるからである。このような
バンドキャップ不連続の悪影響を取り除くため、２つの
物質の間にはバンドキャップを徐々に変化させた層（グ
レーデッド層）を挿入することが行われている。
【０００４】図３は、Ｉｎ組成が１０％のｎ型ＩｎＧａ
Ａｓとｎ型ＧａＡｓの間にグレーデッド層を挿入した構
造に対するバンド図で、図中符号３１はｎ型ＩｎＧａＡ
ｓ（Ｉｎ組成が１０％）、３２はｎ型ＧａＡｓ、３３は
ＩｎＧａＡｓグレーデッド層である。このグレーデッド
層３３のＩｎＧａＡｓにおけるＩｎ組成を１０％から０
％まで変化させている（ここで、Ｉｎ組成が０％のＩｎ
ＧａＡｓは、ＧａＡｓに対応する）。この場合、電子は
バンドキャップ不連続を感じることなく、膜厚方向に円
滑に走行することができる。ｎｐｎ型のＩｎＧａＡｓと
ＧａＡｓから構成されるダブルヘテロ接合バイポーラト
ランジスタ（ＤＨＢＴ）では、ベース層とコレクタ層の
間に、グレーデッド層３３を挿入することが一般的に行
われている（H. Ito and T. Ishibashi, Jpn. J. Appl.
Phys. 25 (1986) L421.参照)。
Ａｓとｎ型ＧａＡｓの間にグレーデッド層を挿入した構
造に対するバンド図で、図中符号３１はｎ型ＩｎＧａＡ
ｓ（Ｉｎ組成が１０％）、３２はｎ型ＧａＡｓ、３３は
ＩｎＧａＡｓグレーデッド層である。このグレーデッド
層３３のＩｎＧａＡｓにおけるＩｎ組成を１０％から０
％まで変化させている（ここで、Ｉｎ組成が０％のＩｎ
ＧａＡｓは、ＧａＡｓに対応する）。この場合、電子は
バンドキャップ不連続を感じることなく、膜厚方向に円
滑に走行することができる。ｎｐｎ型のＩｎＧａＡｓと
ＧａＡｓから構成されるダブルヘテロ接合バイポーラト
ランジスタ（ＤＨＢＴ）では、ベース層とコレクタ層の
間に、グレーデッド層３３を挿入することが一般的に行
われている（H. Ito and T. Ishibashi, Jpn. J. Appl.
Phys. 25 (1986) L421.参照)。
【０００５】この場合、グレーデッド層３３は、ＩｎＧ
ａＡｓから構成されており、３０ｎｍの範囲でＩｎ組成
を８％から０％まで徐々に変化させている。このグレー
デッド層には、ｎ型不純物をドーピングしているが、そ
の濃度は２×１０17ｃｍ-3程度であり、１×１０18ｃｍ
-3以上の高濃度のドーピングは行われない。高濃度にド
ーピングを行うと、ベース／コレクタ間の降伏電圧が低
くなるという問題が起きるためである。
ａＡｓから構成されており、３０ｎｍの範囲でＩｎ組成
を８％から０％まで徐々に変化させている。このグレー
デッド層には、ｎ型不純物をドーピングしているが、そ
の濃度は２×１０17ｃｍ-3程度であり、１×１０18ｃｍ
-3以上の高濃度のドーピングは行われない。高濃度にド
ーピングを行うと、ベース／コレクタ間の降伏電圧が低
くなるという問題が起きるためである。
【０００６】ＩｎＧａＡｓ／ＧａＡｓ系あるいはＩｎＧ
ａＡｓＮ／ＧａＡｓ系ＤＨＢＴでの報告例では、このグ
レーデッド層の厚さは、いずれも３０ｎｍである。ま
た、ｎ型不純物濃度は、それぞれ、１×１０17（ｃ
ｍ-3）、および、３×１０16（ｃｍ -3）である（H. Ito
and T. Ishibashi, Jpn. J. Appl. Phys. 25 (1986) L
421.、および、N. Y. Li et al. Electron. Lett. 36 (20
00).）。グレーデッド層の厚さがこれよりも薄いと、
１）組成制御が難しい、２）電子の波動関数の広がりは
大雑把に言って１０ｎｍ程度であるので、電子はグレー
デッド層を感じなくなる、という問題が生じる。
ａＡｓＮ／ＧａＡｓ系ＤＨＢＴでの報告例では、このグ
レーデッド層の厚さは、いずれも３０ｎｍである。ま
た、ｎ型不純物濃度は、それぞれ、１×１０17（ｃ
ｍ-3）、および、３×１０16（ｃｍ -3）である（H. Ito
and T. Ishibashi, Jpn. J. Appl. Phys. 25 (1986) L
421.、および、N. Y. Li et al. Electron. Lett. 36 (20
00).）。グレーデッド層の厚さがこれよりも薄いと、
１）組成制御が難しい、２）電子の波動関数の広がりは
大雑把に言って１０ｎｍ程度であるので、電子はグレー
デッド層を感じなくなる、という問題が生じる。
【０００７】一方、コレクタ層の厚さは２００ｎｍから
５００ｎｍの範囲の作製例が大多数を占めている。ここ
で、グレーデッド層の厚さがこのコレクタ層の厚さに比
べて無視できない場合には、コレクタ走行時間が長くな
るという問題が生じる。つまり、応答時間が長くなり、
高周波特性が悪くなる。これらのことから、従来の報告
では、厚さが３０ｎｍの比較的薄いグレーデッド層が用
いられた、と考えられる。
５００ｎｍの範囲の作製例が大多数を占めている。ここ
で、グレーデッド層の厚さがこのコレクタ層の厚さに比
べて無視できない場合には、コレクタ走行時間が長くな
るという問題が生じる。つまり、応答時間が長くなり、
高周波特性が悪くなる。これらのことから、従来の報告
では、厚さが３０ｎｍの比較的薄いグレーデッド層が用
いられた、と考えられる。
【０００８】窒化物半導体で作製されたヘテロ接合で
は、ピエゾ効果あるいは自発的分極によってヘテロ界面
に空間電荷が発生する。この空間電荷の量は、ヘテロ接
合を形成する２つの層の格子定数差に比例する。つま
り、２つの層の格子定数差が大きいとピエゾ電荷が大き
くなる。また、一般に、２つの層の格子定数差が大きい
場合には、バンドキャップのエネルギー差も大きくな
る。
は、ピエゾ効果あるいは自発的分極によってヘテロ界面
に空間電荷が発生する。この空間電荷の量は、ヘテロ接
合を形成する２つの層の格子定数差に比例する。つま
り、２つの層の格子定数差が大きいとピエゾ電荷が大き
くなる。また、一般に、２つの層の格子定数差が大きい
場合には、バンドキャップのエネルギー差も大きくな
る。
【０００９】図４は、ＩｎＧａＮとＧａＮのヘテロ接合
の例を示す図で、図中符号４１はＩｎＧａＮ、４２はＧ
ａＮ、４３はヘテロ界面、４４はヘテロ界面に存在する
空間電荷である。ＩｎＧａＮ４１が表面側に存在するた
めに、ヘテロ界面４３にマイナスの空間電荷４４が発生
し、この空間電荷４４によってバンドが変調される。こ
れとは逆に、ＧａＮ４２が表面側に存在する場合は、ヘ
テロ界面４３にはプラスの空間電荷が発生する。
の例を示す図で、図中符号４１はＩｎＧａＮ、４２はＧ
ａＮ、４３はヘテロ界面、４４はヘテロ界面に存在する
空間電荷である。ＩｎＧａＮ４１が表面側に存在するた
めに、ヘテロ界面４３にマイナスの空間電荷４４が発生
し、この空間電荷４４によってバンドが変調される。こ
れとは逆に、ＧａＮ４２が表面側に存在する場合は、ヘ
テロ界面４３にはプラスの空間電荷が発生する。
【００１０】ここで構成する元素の組成を変化させ、窒
化物半導体のグレーデッド層を作製した場合には、この
グレーデッド層の中には空間電荷が発生すると考えられ
る。現在のところ、窒化物半導体を用いてグレーデッド
層を作製した場合に、グレーデッド層内に一様に空間電
荷が発生するという考え方はない。しかしながら、本発
明の実施例で述べるように、グレーデッド層内に空間電
荷が発生していることがわかった。
化物半導体のグレーデッド層を作製した場合には、この
グレーデッド層の中には空間電荷が発生すると考えられ
る。現在のところ、窒化物半導体を用いてグレーデッド
層を作製した場合に、グレーデッド層内に一様に空間電
荷が発生するという考え方はない。しかしながら、本発
明の実施例で述べるように、グレーデッド層内に空間電
荷が発生していることがわかった。
【００１１】図５は、グレーデッド層において空間電荷
が発生する機構を説明するための図で、図中符号５１は
グレーデッド層、５２は段階的に組成を変化させた多数
の薄い層から構成させたグレーデッド層である。グレー
デッド層内に電荷が発生するメカニズムは、次のように
考えられる。まず、グレーデッド層を薄い層に分割して
考える。図５に示すように、基板側から表面側にかけて
バンドキャップエネルギーが小さくなる構造では、それ
ぞれの層の基板側にマイナスの空間電荷が形成される。
この電荷の量は、２つの層の格子定数差に依存する。グ
レーデッド層が多数のヘテロ接合の集合体であると考え
れば、空間電荷が一様に存在することになる。
が発生する機構を説明するための図で、図中符号５１は
グレーデッド層、５２は段階的に組成を変化させた多数
の薄い層から構成させたグレーデッド層である。グレー
デッド層内に電荷が発生するメカニズムは、次のように
考えられる。まず、グレーデッド層を薄い層に分割して
考える。図５に示すように、基板側から表面側にかけて
バンドキャップエネルギーが小さくなる構造では、それ
ぞれの層の基板側にマイナスの空間電荷が形成される。
この電荷の量は、２つの層の格子定数差に依存する。グ
レーデッド層が多数のヘテロ接合の集合体であると考え
れば、空間電荷が一様に存在することになる。
【００１２】例えば、ヘテロ界面に存在する空間電荷の
シート濃度が１×１０13（ｃｍ-2）であるヘテロ界面を
考える。このヘテロ接合の間に、格子定数が一様に変化
して、厚さが２０（ｎｍ）のグレーデッド層を挿入した
場合には、１×１０13（ｃｍ-2）÷２０（ｎｍ）＝５×
１０18（ｃｍ-3）の空間電荷がグレーデッド層内に一様
に存在することになる。このように、グレーデッド層に
は、１０18（ｃｍ-3）台の高濃度の空間電荷が存在する
ことになる。
シート濃度が１×１０13（ｃｍ-2）であるヘテロ界面を
考える。このヘテロ接合の間に、格子定数が一様に変化
して、厚さが２０（ｎｍ）のグレーデッド層を挿入した
場合には、１×１０13（ｃｍ-2）÷２０（ｎｍ）＝５×
１０18（ｃｍ-3）の空間電荷がグレーデッド層内に一様
に存在することになる。このように、グレーデッド層に
は、１０18（ｃｍ-3）台の高濃度の空間電荷が存在する
ことになる。
【００１３】図６は、ｎｐｎ型のＤＨＢＴのベース層と
コレクタ層の間にグレーデッド層を挿入した場合のバン
ド図で、図中符号６１はｐ型ベース層、６２はｎ型コレ
クタ層、６３はグレーデッド層である。窒化物半導体を
用いたｎｐｎ型のダブルヘテロ接合バイポーラトランジ
スタ（ＤＨＢＴ）のベース層とコレクタ層の間にグレー
デッド層を挿入した場合には、グレーデッド層６３内に
発生した空間電荷によってバンドが変調されて盛り上が
りが生じる。この盛り上がりによって、電子の走行が妨
げられる。
コレクタ層の間にグレーデッド層を挿入した場合のバン
ド図で、図中符号６１はｐ型ベース層、６２はｎ型コレ
クタ層、６３はグレーデッド層である。窒化物半導体を
用いたｎｐｎ型のダブルヘテロ接合バイポーラトランジ
スタ（ＤＨＢＴ）のベース層とコレクタ層の間にグレー
デッド層を挿入した場合には、グレーデッド層６３内に
発生した空間電荷によってバンドが変調されて盛り上が
りが生じる。この盛り上がりによって、電子の走行が妨
げられる。
【００１４】例えば、有機金属気相成長法（ＭＯＶＰＥ
法）を用いて、サファイア基板上にＧａＮを成長し、さ
らに、その上にＩｎＧａＮを成長した場合を考える。Ｇ
ａＮおよびＩｎＧａＮの中には残留不純物が存在しない
のにもかかわらず、ＧａＮとＩｎＧａＮのヘテロ界面に
は、ピエゾ効果あるいは自発的分極などによって空間電
荷が発生する。したがって図４に示したように、バンド
が変調される。
法）を用いて、サファイア基板上にＧａＮを成長し、さ
らに、その上にＩｎＧａＮを成長した場合を考える。Ｇ
ａＮおよびＩｎＧａＮの中には残留不純物が存在しない
のにもかかわらず、ＧａＮとＩｎＧａＮのヘテロ界面に
は、ピエゾ効果あるいは自発的分極などによって空間電
荷が発生する。したがって図４に示したように、バンド
が変調される。
【００１５】さらに、バンド不連続によるキャリアの走
行への悪影響を無くすために、このＧａＮ６２とＩｎＧ
ａＮ６１の間にＩｎ組成を変化させたＩｎＧａＮグレー
デッド層６３を挿入した場合には、図６に示したよう
に、ＩｎＧａＮグレーデッド層６３内に空間電荷が発生
する。この空間電荷によってバンドが変調され、電子に
対する障壁として働くために、電子はコレクタ側に到達
できなくる。この結果、ＤＨＢＴにはコレクタ電流が流
れず、電流利得を高くすることができなくなる。
行への悪影響を無くすために、このＧａＮ６２とＩｎＧ
ａＮ６１の間にＩｎ組成を変化させたＩｎＧａＮグレー
デッド層６３を挿入した場合には、図６に示したよう
に、ＩｎＧａＮグレーデッド層６３内に空間電荷が発生
する。この空間電荷によってバンドが変調され、電子に
対する障壁として働くために、電子はコレクタ側に到達
できなくる。この結果、ＤＨＢＴにはコレクタ電流が流
れず、電流利得を高くすることができなくなる。
【００１６】以上は、窒化物半導体を用いたグレーデッ
ド層における空間電荷が電子デバイスの特性を劣化させ
ることについての説明である。この空間電荷は発光素子
においても問題となる。窒化物半導体で作製された発光
素子では、通常、基板側から表面側にかけて、バンドキ
ャップの大きなｎ型層、バンドキャップの小さな発光
層、バンドキャップの大きなｐ型層から構成される。こ
の構造において、バンドキャップの大きなｎ型層とバン
ドキャップの小さな発光層、あるいは、バンドキャップ
の小さな発光層とバンドキャップの大きなｐ型層の間
に、グレーデッド層を挿入することがある。
ド層における空間電荷が電子デバイスの特性を劣化させ
ることについての説明である。この空間電荷は発光素子
においても問題となる。窒化物半導体で作製された発光
素子では、通常、基板側から表面側にかけて、バンドキ
ャップの大きなｎ型層、バンドキャップの小さな発光
層、バンドキャップの大きなｐ型層から構成される。こ
の構造において、バンドキャップの大きなｎ型層とバン
ドキャップの小さな発光層、あるいは、バンドキャップ
の小さな発光層とバンドキャップの大きなｐ型層の間
に、グレーデッド層を挿入することがある。
【００１７】図７は、発光素子にグレーデッド層を挿入
した場合のバンド図で、図中符号７１はｐ型層、７２は
ｎ型層、７３は発光層、７４はグレーデッド層である。
前述したように、グレーデッド層７４には空間電荷が発
生するために図７のようになる。ここでは、ｐ型層７１
やｎ型層７２に含まれる不純物によるバンドの変調は無
視している。図７からわかるように、ｎ型層７２側では
電子に対する障壁が形成され、ｐ型層７１側では正孔に
対する障壁が形成されている。この障壁のために、電子
あるいは正孔を発光層７３に注入することが困難にな
る。この結果、発光するために必要な電圧が上昇して発
光効率が減少する。
した場合のバンド図で、図中符号７１はｐ型層、７２は
ｎ型層、７３は発光層、７４はグレーデッド層である。
前述したように、グレーデッド層７４には空間電荷が発
生するために図７のようになる。ここでは、ｐ型層７１
やｎ型層７２に含まれる不純物によるバンドの変調は無
視している。図７からわかるように、ｎ型層７２側では
電子に対する障壁が形成され、ｐ型層７１側では正孔に
対する障壁が形成されている。この障壁のために、電子
あるいは正孔を発光層７３に注入することが困難にな
る。この結果、発光するために必要な電圧が上昇して発
光効率が減少する。
【００１８】
【発明が解決しようとする課題】ＤＨＢＴでは、ベース
層とコレクタ層の間にバンドキャップを徐々に変化させ
たグレーデッド構造を挿入する。窒化物半導体を用いた
グレーデッド層には空間電荷が発生するので、エミッタ
層から注入された電子は、ベース層を通過してコレクタ
層へ到達することができなくなる。このため、コレクタ
電流を大きくすることができず、電流利得を高くするこ
とができないという問題があった。
層とコレクタ層の間にバンドキャップを徐々に変化させ
たグレーデッド構造を挿入する。窒化物半導体を用いた
グレーデッド層には空間電荷が発生するので、エミッタ
層から注入された電子は、ベース層を通過してコレクタ
層へ到達することができなくなる。このため、コレクタ
電流を大きくすることができず、電流利得を高くするこ
とができないという問題があった。
【００１９】また、発光素子では、グレーデッド層にお
ける空間電荷によって、電子あるいは正孔を発光層に注
入することが困難になるという問題があった。
ける空間電荷によって、電子あるいは正孔を発光層に注
入することが困難になるという問題があった。
【００２０】本発明は、このような問題に鑑みてなされ
たもので、その目的とするところは、グレーデッド層に
存在する空間電荷によって、ＤＨＢＴにおけるコレクタ
電流を大きくすることができなかった点を解決し、エミ
ッタ層から注入された電子をコレクタ層へ到達させるこ
とにより、高い電流利得を得ることが可能なトランジス
タ構造を得るような窒化物半導体積層体及びその半導体
素子を提供することにある。
たもので、その目的とするところは、グレーデッド層に
存在する空間電荷によって、ＤＨＢＴにおけるコレクタ
電流を大きくすることができなかった点を解決し、エミ
ッタ層から注入された電子をコレクタ層へ到達させるこ
とにより、高い電流利得を得ることが可能なトランジス
タ構造を得るような窒化物半導体積層体及びその半導体
素子を提供することにある。
【００２１】また、本発明の他の目的は、グレーデッド
層に存在する空間電荷によって、電子あるいは正孔が発
光層に注入することが困難であった点を解決し、電子あ
るいは正孔を発光層に効率的に注入させることにより、
発光するために必要な電圧を低く抑えることができ、発
光効率を高くするための発光素子構造を得るような窒化
物半導体積層体及びその半導体素子を提供することにあ
る。
層に存在する空間電荷によって、電子あるいは正孔が発
光層に注入することが困難であった点を解決し、電子あ
るいは正孔を発光層に効率的に注入させることにより、
発光するために必要な電圧を低く抑えることができ、発
光効率を高くするための発光素子構造を得るような窒化
物半導体積層体及びその半導体素子を提供することにあ
る。
【００２２】
【課題を解決するための手段】本発明は、このような目
的を達成するために、請求項１に記載の発明は、窒化物
化合物半導体で構成される窒化物半導体積層体におい
て、基板側から表面側にかけてバンドキャップを徐々に
変化させた構造を有するとともに、１×１０18ｃｍ-3以
上の高濃度のｎ型又はｐ型不純物がドーピングされ、か
つ厚さが１０〜１００ｎｍである窒化物半導体層を、前
記基板側のｎ型層と前記表面側のｐ型層の間に挿入した
ことを特徴とする。
的を達成するために、請求項１に記載の発明は、窒化物
化合物半導体で構成される窒化物半導体積層体におい
て、基板側から表面側にかけてバンドキャップを徐々に
変化させた構造を有するとともに、１×１０18ｃｍ-3以
上の高濃度のｎ型又はｐ型不純物がドーピングされ、か
つ厚さが１０〜１００ｎｍである窒化物半導体層を、前
記基板側のｎ型層と前記表面側のｐ型層の間に挿入した
ことを特徴とする。
【００２３】また、請求項２に記載の発明は、請求項１
に記載の発明において、前記窒化物半導体層の厚さが１
０〜５０ｎｍであることを特徴とする。
に記載の発明において、前記窒化物半導体層の厚さが１
０〜５０ｎｍであることを特徴とする。
【００２４】また、請求項３に記載の発明は、請求項１
又は２に記載の発明において、前記バンドキャップを徐
々に小さくした構造を有するとともに、前記ｎ型不純物
をドーピングさせたことを特徴とする。
又は２に記載の発明において、前記バンドキャップを徐
々に小さくした構造を有するとともに、前記ｎ型不純物
をドーピングさせたことを特徴とする。
【００２５】また、請求項４に記載の発明は、請求項１
又は２に記載の発明において、前記バンドキャップを徐
々に大きくした構造を有するとともに、前記ｐ型不純物
をドーピングさせたことを特徴とする。
又は２に記載の発明において、前記バンドキャップを徐
々に大きくした構造を有するとともに、前記ｐ型不純物
をドーピングさせたことを特徴とする。
【００２６】また、請求項５に記載の発明は、請求項１
乃至３いずれかに記載の窒化物半導体積層体を用いて作
製され、ベース層のバンドキャップよりも大きなバンド
キャップを有するコレクタ層から構成されるダブルヘテ
ロ型のヘテロ接合バイポーラトランジスタである半導体
素子であって、前記ベース層が前記コレクタ層よりも基
板の表面側に存在し、前記構造が前記ベース層と前記コ
レクタ層の間に挿入されたｎｐｎ型ヘテロ接合バイポー
ラトランジスタであることを特徴とする。
乃至３いずれかに記載の窒化物半導体積層体を用いて作
製され、ベース層のバンドキャップよりも大きなバンド
キャップを有するコレクタ層から構成されるダブルヘテ
ロ型のヘテロ接合バイポーラトランジスタである半導体
素子であって、前記ベース層が前記コレクタ層よりも基
板の表面側に存在し、前記構造が前記ベース層と前記コ
レクタ層の間に挿入されたｎｐｎ型ヘテロ接合バイポー
ラトランジスタであることを特徴とする。
【００２７】また、請求項６に記載の発明は、請求項１
乃至４いずれかに記載の窒化物半導体積層体を用いて作
製され、基板側から表面側にかけて順次、活性層よりも
バンドキャップの大きなｎ型層と、前記活性層と、該活
性層よりもバンドキャップの大きなｐ型層から構成され
る発光素子である半導体素子であって、前記ｎ型層と前
記活性層の間又は前記活性層と前記ｐ型層の間に、前記
基板側から前記表面側にかけてバンドキャップを徐々に
変化させた構造を有し、かつｎ型又はｐ型不純物を１×
１０18ｃｍ-3以上ドーピングした厚さが１０〜１００ｎ
ｍ以下の層を挿入した発光素子であることを特徴とす
る。
乃至４いずれかに記載の窒化物半導体積層体を用いて作
製され、基板側から表面側にかけて順次、活性層よりも
バンドキャップの大きなｎ型層と、前記活性層と、該活
性層よりもバンドキャップの大きなｐ型層から構成され
る発光素子である半導体素子であって、前記ｎ型層と前
記活性層の間又は前記活性層と前記ｐ型層の間に、前記
基板側から前記表面側にかけてバンドキャップを徐々に
変化させた構造を有し、かつｎ型又はｐ型不純物を１×
１０18ｃｍ-3以上ドーピングした厚さが１０〜１００ｎ
ｍ以下の層を挿入した発光素子であることを特徴とす
る。
【００２８】また、請求項７に記載の発明は、請求項６
に記載の発明において、前記ｎ型層と前記活性層の間
に、前記基板側から前記表面側にかけてバンドキャップ
を徐々に小さくした構造を有するとともに、前記ｎ型不
純物をドーピングさせた層を挿入したことを特徴とす
る。
に記載の発明において、前記ｎ型層と前記活性層の間
に、前記基板側から前記表面側にかけてバンドキャップ
を徐々に小さくした構造を有するとともに、前記ｎ型不
純物をドーピングさせた層を挿入したことを特徴とす
る。
【００２９】また、請求項８に記載の発明は、請求項６
に記載の発明において、前記活性層と前記ｐ型層の間
に、前記基板側から前記表面側にかけてバンドキャップ
を徐々に大きくした構造を有するとともに、前記ｐ型不
純物をドーピングさせた層を挿入したことを特徴とす
る。
に記載の発明において、前記活性層と前記ｐ型層の間
に、前記基板側から前記表面側にかけてバンドキャップ
を徐々に大きくした構造を有するとともに、前記ｐ型不
純物をドーピングさせた層を挿入したことを特徴とす
る。
【００３０】また、請求項９に記載の発明は、請求項６
に記載の発明において、前記ｎ型層と前記活性層の間
に、前記基板側から前記表面側にかけてバンドキャップ
を徐々に小さくした構造を有し、かつ前記ｎ型不純物を
ドーピングさせた層を挿入するとともに、前記活性層と
前記ｐ型層の間に、前記基板側から前記表面側にかけて
バンドキャップを徐々に大きくした構造を有し、かつ前
記ｐ型不純物をドーピングさせた層を挿入したことを特
徴とする。
に記載の発明において、前記ｎ型層と前記活性層の間
に、前記基板側から前記表面側にかけてバンドキャップ
を徐々に小さくした構造を有し、かつ前記ｎ型不純物を
ドーピングさせた層を挿入するとともに、前記活性層と
前記ｐ型層の間に、前記基板側から前記表面側にかけて
バンドキャップを徐々に大きくした構造を有し、かつ前
記ｐ型不純物をドーピングさせた層を挿入したことを特
徴とする。
【００３１】このような構成により、窒化物半導体で作
製したグレーデッド層には、ピエゾ効果あるいは自発的
分極により空間電荷が発生する。この空間電荷はバンド
を変調させるために、ヘテロ界面に垂直な方向に走行す
る電子あるいは正孔に対して障壁となる。これに対し
て、この空間電荷を打ち消す効果のある不純物を高濃度
にドーピングすると、バンドが変調されなくなる。その
結果、ピエゾ効果あるいは自発的分極により発生した空
間電荷による影響がなくなり、ヘテロ界面に垂直な方向
に電子あるいは正孔が円滑に走行できるようになる。
製したグレーデッド層には、ピエゾ効果あるいは自発的
分極により空間電荷が発生する。この空間電荷はバンド
を変調させるために、ヘテロ界面に垂直な方向に走行す
る電子あるいは正孔に対して障壁となる。これに対し
て、この空間電荷を打ち消す効果のある不純物を高濃度
にドーピングすると、バンドが変調されなくなる。その
結果、ピエゾ効果あるいは自発的分極により発生した空
間電荷による影響がなくなり、ヘテロ界面に垂直な方向
に電子あるいは正孔が円滑に走行できるようになる。
【００３２】高周波通信用のパワーアンプなどに利用さ
れるヘテロ接合バイポーラトランジスタ（ＨＢＴ）にお
いては、高い出力を得るために、ベース層のバンドキャ
ップよりもコレクタ層のバンドキャップが大きいダブル
ヘテロ構造を用いる場合がある。本発明は、窒化物半導
体を用いたダブルヘテロ接合バイポーラトランジスタ
（ＤＨＢＴ）において、高い電流利得を得るための構造
に関するものであり、また、窒化物半導体を用いた発光
素子において、発光するための電圧を低くすることによ
って、発光効率を高くするための構造に関するものであ
る。
れるヘテロ接合バイポーラトランジスタ（ＨＢＴ）にお
いては、高い出力を得るために、ベース層のバンドキャ
ップよりもコレクタ層のバンドキャップが大きいダブル
ヘテロ構造を用いる場合がある。本発明は、窒化物半導
体を用いたダブルヘテロ接合バイポーラトランジスタ
（ＤＨＢＴ）において、高い電流利得を得るための構造
に関するものであり、また、窒化物半導体を用いた発光
素子において、発光するための電圧を低くすることによ
って、発光効率を高くするための構造に関するものであ
る。
【００３３】さらに本発明は、窒化物半導体を用いたグ
レーデッド層に発生する空間電荷を打ち消すために、１
×１０18ｃｍ-3以上の高濃度の不純物をドーピングする
ことを最も主要な特徴とする。従来の技術とは、窒化物
半導体において、グレーデッド層内に発生した空間電荷
とは異なるタイプの不純物をグレーデッド層にドーピン
グする点、その不純物濃度が１×１０18ｃｍ-3以上であ
る点が異なる。
レーデッド層に発生する空間電荷を打ち消すために、１
×１０18ｃｍ-3以上の高濃度の不純物をドーピングする
ことを最も主要な特徴とする。従来の技術とは、窒化物
半導体において、グレーデッド層内に発生した空間電荷
とは異なるタイプの不純物をグレーデッド層にドーピン
グする点、その不純物濃度が１×１０18ｃｍ-3以上であ
る点が異なる。
【００３４】
【発明の実施の形態】以下、図面を参照して本発明の実
施例について説明する。 ［実施例１］有機金属気相成長（ＭＯＶＰＥ）法によっ
てＳｉＣ基板上にエピタキシャル構造を成長し、サイク
ロトロン電子共鳴（ＥＣＲ）エッチング法を用いて加工
することにより、ｐ型ＩｎＧａＮとｎ型ＧａＮのヘテロ
接合ダイオードを作製した。また、電子ビーム蒸着法に
より電極を形成した。そして、室温（２３℃）におい
て、電流−電圧（Ｉ−Ｖ）特性を調べた。
施例について説明する。 ［実施例１］有機金属気相成長（ＭＯＶＰＥ）法によっ
てＳｉＣ基板上にエピタキシャル構造を成長し、サイク
ロトロン電子共鳴（ＥＣＲ）エッチング法を用いて加工
することにより、ｐ型ＩｎＧａＮとｎ型ＧａＮのヘテロ
接合ダイオードを作製した。また、電子ビーム蒸着法に
より電極を形成した。そして、室温（２３℃）におい
て、電流−電圧（Ｉ−Ｖ）特性を調べた。
【００３５】図８は、ｐ型ＩｎＧａＮとｎ型ＧａＮのヘ
テロ接合ダイオード構造を示す図で、図中符号８１はＳ
ｉＣ基板、８２はＡｌＮバッファー層（１００ｎｍ）、
８３はＳｉドープＧａＮ層（１μｍ）、８４はＳｉドー
プＧａＮ層（０．５μｍ）、８５はＩｎＧａＮグレーデ
ッド層（３０ｎｍ）、８６はＭｇドープＩｎＧａＮ層
（１８０ｎｍ）、８７はＡｌ／Ａｕ電極、８８はＰｄ／
Ａｕ電極である。
テロ接合ダイオード構造を示す図で、図中符号８１はＳ
ｉＣ基板、８２はＡｌＮバッファー層（１００ｎｍ）、
８３はＳｉドープＧａＮ層（１μｍ）、８４はＳｉドー
プＧａＮ層（０．５μｍ）、８５はＩｎＧａＮグレーデ
ッド層（３０ｎｍ）、８６はＭｇドープＩｎＧａＮ層
（１８０ｎｍ）、８７はＡｌ／Ａｕ電極、８８はＰｄ／
Ａｕ電極である。
【００３６】ｐ型ＩｎＧａＮ層８６のＩｎ組成は１０％
であり、このｐ型ＩｎＧａＮ層８６とｎ型ＧａＮ層８４
の間には、Ｉｎ組成を０％から１０％まで変化させたＩ
ｎＧａＮグレーデッド層８５を挿入した。このグレーデ
ッド層８５の厚さは３０ｎｍである。この薄膜構造は基
板側から表面側にかけてバンドキャップを徐々に小さく
した状態となっている。
であり、このｐ型ＩｎＧａＮ層８６とｎ型ＧａＮ層８４
の間には、Ｉｎ組成を０％から１０％まで変化させたＩ
ｎＧａＮグレーデッド層８５を挿入した。このグレーデ
ッド層８５の厚さは３０ｎｍである。この薄膜構造は基
板側から表面側にかけてバンドキャップを徐々に小さく
した状態となっている。
【００３７】まず、１１００℃において、ＳｉＣ基板８
１上にＡｌＮバッファー層８２を１００ｎｍ成長し、オ
ーミック電極形成用のＳｉドープＧａＮ層８３を成長し
た。この層８３のＳｉ不純物濃度および厚さは、それぞ
れ、３×１０18ｃｍ-3および１μｍである。その上に、
Ｓｉ不純物濃度が２×１０17ｃｍ-3のＳｉドープＧａＮ
層（ｎ型ＧａＮ層）８４を成長した。この層８４の厚さ
は５００ｎｍである。さらに、Ｉｎ組成を変化させたＩ
ｎＧａＮ層８５を成長する。この層８５の厚さは３０ｎ
ｍであり、Ｓｉ不純物濃度を変化させてＩ−Ｖ特性を比
較した。
１上にＡｌＮバッファー層８２を１００ｎｍ成長し、オ
ーミック電極形成用のＳｉドープＧａＮ層８３を成長し
た。この層８３のＳｉ不純物濃度および厚さは、それぞ
れ、３×１０18ｃｍ-3および１μｍである。その上に、
Ｓｉ不純物濃度が２×１０17ｃｍ-3のＳｉドープＧａＮ
層（ｎ型ＧａＮ層）８４を成長した。この層８４の厚さ
は５００ｎｍである。さらに、Ｉｎ組成を変化させたＩ
ｎＧａＮ層８５を成長する。この層８５の厚さは３０ｎ
ｍであり、Ｓｉ不純物濃度を変化させてＩ−Ｖ特性を比
較した。
【００３８】Ｓｉ不純物濃度は、４×１０17ｃｍ-3と５
×１０18ｃｍ-3の２種類である。Ｓｉ不純物は、窒化物
半導体中でｎ型不純物となる。さらに、Ｍｇ不純物濃度
が４×１０19ｃｍ-3のＭｇドープＩｎＧａＮ（ｐ型Ｉｎ
ＧａＮ層）８６を成長した。Ｍｇ不純物は窒化物半導体
中でｐ型不純物となる。この層８６の厚さは１８０ｎｍ
であり、Ｉｎ組成は１０％である。ＭＯＶＰＥ法で成長
した後、Ｍｇ原子を活性化させるために、窒素雰囲気で
１０分間の熱処理を行った。熱処理の温度は７００℃で
ある。そして、通常のフォトリソグラフィー法と、ＥＣ
Ｒエッチング法を用いて、ＭＯＣＶＤ法で成長したエピ
タキシャル構造を加工することによって、図８に示した
ヘテロ接合ダイオードを作製した。
×１０18ｃｍ-3の２種類である。Ｓｉ不純物は、窒化物
半導体中でｎ型不純物となる。さらに、Ｍｇ不純物濃度
が４×１０19ｃｍ-3のＭｇドープＩｎＧａＮ（ｐ型Ｉｎ
ＧａＮ層）８６を成長した。Ｍｇ不純物は窒化物半導体
中でｐ型不純物となる。この層８６の厚さは１８０ｎｍ
であり、Ｉｎ組成は１０％である。ＭＯＶＰＥ法で成長
した後、Ｍｇ原子を活性化させるために、窒素雰囲気で
１０分間の熱処理を行った。熱処理の温度は７００℃で
ある。そして、通常のフォトリソグラフィー法と、ＥＣ
Ｒエッチング法を用いて、ＭＯＣＶＤ法で成長したエピ
タキシャル構造を加工することによって、図８に示した
ヘテロ接合ダイオードを作製した。
【００３９】図９は、室温で測定したヘテロ接合ダイオ
ードに対するＩ−Ｖ特性を示す図である。ｐ型層に対す
るＰｄ／Ａｕ電極８８の大きさは、３００μｍ×３００
μｍである。ＩｎＧａＮグレーデッド層８５のＳｉ不純
物濃度が４×１０17ｃｍ-3の立ち上がり電圧は、５×１
０18ｃｍ-3の立ち上がり電圧よりも高くなっている。Ｓ
ｉ不純物濃度が低い場合には、グレーデッド層８５内の
空間電荷による障壁によって、電子の走行が妨げられ
る、つまり、電流が流れにくくなる。これに対して、Ｓ
ｉ不純物濃度を高くすると、空間電荷の影響が無くな
り、電子が流れやすくなる、つまり、低い電圧でも電流
が流れ出す。
ードに対するＩ−Ｖ特性を示す図である。ｐ型層に対す
るＰｄ／Ａｕ電極８８の大きさは、３００μｍ×３００
μｍである。ＩｎＧａＮグレーデッド層８５のＳｉ不純
物濃度が４×１０17ｃｍ-3の立ち上がり電圧は、５×１
０18ｃｍ-3の立ち上がり電圧よりも高くなっている。Ｓ
ｉ不純物濃度が低い場合には、グレーデッド層８５内の
空間電荷による障壁によって、電子の走行が妨げられ
る、つまり、電流が流れにくくなる。これに対して、Ｓ
ｉ不純物濃度を高くすると、空間電荷の影響が無くな
り、電子が流れやすくなる、つまり、低い電圧でも電流
が流れ出す。
【００４０】図１は、本発明によって作製された半導体
構造のバンド図の一例を示す図で、図中符号１１はｐ型
ＩｎＧａＮ層、１２はグレーデッド層（ＩｎＧａＮ
層）、１３はｎ型ＧａＮ層、１４はピエゾ効果あるいは
自発分極効果によって発生した空間電荷、１５は空間電
荷を打ち消すためのｎ型不純物を示している。
構造のバンド図の一例を示す図で、図中符号１１はｐ型
ＩｎＧａＮ層、１２はグレーデッド層（ＩｎＧａＮ
層）、１３はｎ型ＧａＮ層、１４はピエゾ効果あるいは
自発分極効果によって発生した空間電荷、１５は空間電
荷を打ち消すためのｎ型不純物を示している。
【００４１】窒化物半導体で作製したグレーデッド層１
２には、ピエゾ効果あるいは自発的分極により空間電荷
１４が発生する。この空間電荷１４はバンドを変調させ
るために、ヘテロ界面に垂直な方向に走行する電子ある
いは正孔に対して障壁となる。これに対して、この空間
電荷１４を打ち消す効果のある不純物１５を高濃度にド
ーピングするとバンドが変調されなくなる。その結果、
ピエゾ効果あるいは自発的分極により発生した空間電荷
１４による影響がなくなり、ヘテロ界面に垂直な方向に
電子あるいは正孔が円滑に走行できるようになる。
２には、ピエゾ効果あるいは自発的分極により空間電荷
１４が発生する。この空間電荷１４はバンドを変調させ
るために、ヘテロ界面に垂直な方向に走行する電子ある
いは正孔に対して障壁となる。これに対して、この空間
電荷１４を打ち消す効果のある不純物１５を高濃度にド
ーピングするとバンドが変調されなくなる。その結果、
ピエゾ効果あるいは自発的分極により発生した空間電荷
１４による影響がなくなり、ヘテロ界面に垂直な方向に
電子あるいは正孔が円滑に走行できるようになる。
【００４２】［実施例２］次に、本発明を窒化物半導体
で構成されたＤＨＢＴに適用した実施例について説明す
る。図１０は、本発明を適用したＤＨＢＴの構造を示す
図で、図中符号１０１はＳｉＣ基板、１０２はＡｌＮバ
ッファー層（１００ｎｍ）、１０３はｎ−ＧａＮサブコ
レクタ層（１μｍ）、１０４はｎ−ＧａＮコレクタ層
（５００ｎｍ）、１０５はＩｎＧａＮグレーデッド層、
１０６はｐ−ＩｎＧａＮベース層（１００ｎｍ）、１０
７はｎ−ＧａＮエミッタ層、１０８はＡｌ／Ａｕ電極、
１０９はＰｄ／Ａｕ電極、１１０はＡｌ／Ａｕ電極であ
る。
で構成されたＤＨＢＴに適用した実施例について説明す
る。図１０は、本発明を適用したＤＨＢＴの構造を示す
図で、図中符号１０１はＳｉＣ基板、１０２はＡｌＮバ
ッファー層（１００ｎｍ）、１０３はｎ−ＧａＮサブコ
レクタ層（１μｍ）、１０４はｎ−ＧａＮコレクタ層
（５００ｎｍ）、１０５はＩｎＧａＮグレーデッド層、
１０６はｐ−ＩｎＧａＮベース層（１００ｎｍ）、１０
７はｎ−ＧａＮエミッタ層、１０８はＡｌ／Ａｕ電極、
１０９はＰｄ／Ａｕ電極、１１０はＡｌ／Ａｕ電極であ
る。
【００４３】実施例１と同様に、ＭＯＶＰＥ法によって
ＳｉＣ基板１０１上にエピタキシャル構造を成長し、Ｅ
ＣＲエッチング法を用いて加工し、電子ビーム蒸着によ
り電極を形成した。ベース層１０６に用いたＩｎＧａＮ
のＩｎ組成は６％であり、ベース層１０６とコレクタ層
１０４の間に挿入したＩｎＧａＮ層１０５におけるＩｎ
組成は、ベース層１０６からコレクタ層１０４にかけて
６％から０％まで変化させている。このグレーデッドＩ
ｎＧａＮ層１０５の厚さを３０ｎｍに固定して、グレー
デッドＩｎＧａＮ層１０５に含まれるＳｉ不純物濃度を
４×１０17ｃｍ -3から５×１０18ｃｍ-3まで変化させ、
エミッタ接地Ｉ−Ｖ特性を測定した。その他の層の条件
は同一である。
ＳｉＣ基板１０１上にエピタキシャル構造を成長し、Ｅ
ＣＲエッチング法を用いて加工し、電子ビーム蒸着によ
り電極を形成した。ベース層１０６に用いたＩｎＧａＮ
のＩｎ組成は６％であり、ベース層１０６とコレクタ層
１０４の間に挿入したＩｎＧａＮ層１０５におけるＩｎ
組成は、ベース層１０６からコレクタ層１０４にかけて
６％から０％まで変化させている。このグレーデッドＩ
ｎＧａＮ層１０５の厚さを３０ｎｍに固定して、グレー
デッドＩｎＧａＮ層１０５に含まれるＳｉ不純物濃度を
４×１０17ｃｍ -3から５×１０18ｃｍ-3まで変化させ、
エミッタ接地Ｉ−Ｖ特性を測定した。その他の層の条件
は同一である。
【００４４】図１１〜図１３は、グレーデッドＩｎＧａ
Ｎ層に含まれるＳｉ不純物濃度を変化させた場合のエミ
ッタ接地Ｉ−Ｖ特性を示した図である。ＩｎＧａＮグレ
ーデッド層１０５に含まれるＳｉ不純物濃度が４×１０
17ｃｍ-3の場合には（図１１）、トランジスタ特性が得
られていない。これに対して、ＩｎＧａＮグレーデッド
層１０５に含まれるＳｉ不純物濃度が１×１０18ｃｍ-3
の場合には（図１２）、最大で約１の電流利得が得られ
ている。さらに、このＳｉ不純物濃度を５×１０18ｃｍ
-3まで増加させることにより（図１３）、電流利得の最
大値は約２０まで上昇した。このように、ＩｎＧａＮグ
レーデッド層１０５のＳｉ不純物濃度を上昇させるだけ
で、電流利得が上昇した。これは、Ｓｉ不純物がグレー
デッド層１０５内に含まれる空間電荷を打ち消したため
に、グレーデッド層１０５の空間電荷に邪魔されずに、
エミッタ層１０７から注入された電子が、コレクタ層１
０４へ到達したことを意味している。
Ｎ層に含まれるＳｉ不純物濃度を変化させた場合のエミ
ッタ接地Ｉ−Ｖ特性を示した図である。ＩｎＧａＮグレ
ーデッド層１０５に含まれるＳｉ不純物濃度が４×１０
17ｃｍ-3の場合には（図１１）、トランジスタ特性が得
られていない。これに対して、ＩｎＧａＮグレーデッド
層１０５に含まれるＳｉ不純物濃度が１×１０18ｃｍ-3
の場合には（図１２）、最大で約１の電流利得が得られ
ている。さらに、このＳｉ不純物濃度を５×１０18ｃｍ
-3まで増加させることにより（図１３）、電流利得の最
大値は約２０まで上昇した。このように、ＩｎＧａＮグ
レーデッド層１０５のＳｉ不純物濃度を上昇させるだけ
で、電流利得が上昇した。これは、Ｓｉ不純物がグレー
デッド層１０５内に含まれる空間電荷を打ち消したため
に、グレーデッド層１０５の空間電荷に邪魔されずに、
エミッタ層１０７から注入された電子が、コレクタ層１
０４へ到達したことを意味している。
【００４５】本実施例では、ベース層１０６にｐ型Ｉｎ
ＧａＮ層を用い、コレクタ層１０４にｎ型ＧａＮ層を用
いて、両者の間にＩｎＧａＮグレーデッド層１０５を挿
入した。しかしながら、ベース層１０６にｐ型ＧａＮ層
を用い、コレクタ層１０４にｎ型ＡｌＧａＮ層を用い
て、両者の間にＡｌＧａＮグレーデッド層１０５を挿入
した構造に対しても、本発明を適用することにより同様
な効果が現れる。
ＧａＮ層を用い、コレクタ層１０４にｎ型ＧａＮ層を用
いて、両者の間にＩｎＧａＮグレーデッド層１０５を挿
入した。しかしながら、ベース層１０６にｐ型ＧａＮ層
を用い、コレクタ層１０４にｎ型ＡｌＧａＮ層を用い
て、両者の間にＡｌＧａＮグレーデッド層１０５を挿入
した構造に対しても、本発明を適用することにより同様
な効果が現れる。
【００４６】次に、このグレーデッド層の厚さに関して
説明を行なう。従来報告されているＤＨＢＴは、窒化物
半導体で作製されていなかった。従って、ピエゾ効果
（自発分極効果を含む）を考慮していなかった。本発明
は窒化物半導体に関するものなので、ピエゾ効果を考慮
しなければならない。
説明を行なう。従来報告されているＤＨＢＴは、窒化物
半導体で作製されていなかった。従って、ピエゾ効果
（自発分極効果を含む）を考慮していなかった。本発明
は窒化物半導体に関するものなので、ピエゾ効果を考慮
しなければならない。
【００４７】ＨＢＴでは、エミッタ層を形成する材料の
バンドギャップエネルギーをベース層を形成する材料の
バンドギャップエネルギーよりも大きくする。このＨＢ
Ｔでは、ヘテロ接合を用いない通常のバイポーラトラン
ジスタ（ＢＪＴ）よりも電流利得（β）を大きくするこ
とができる。そして、２つの層のバンドギャップエネル
ギー差（ΔＥ）とβの関係は、次のように表すことがで
きる。 β〜ｅｘｐ（ｑΔＥ／ｋＴ） （〜は比例を表す。）
バンドギャップエネルギーをベース層を形成する材料の
バンドギャップエネルギーよりも大きくする。このＨＢ
Ｔでは、ヘテロ接合を用いない通常のバイポーラトラン
ジスタ（ＢＪＴ）よりも電流利得（β）を大きくするこ
とができる。そして、２つの層のバンドギャップエネル
ギー差（ΔＥ）とβの関係は、次のように表すことがで
きる。 β〜ｅｘｐ（ｑΔＥ／ｋＴ） （〜は比例を表す。）
【００４８】従って、βの値を大きくするためには、エ
ミッタ層とベース層を用いる材料のバンドギャップエネ
ルギー差を大きくする必要がある。ＡｌＧａＡｓ／Ｇａ
Ａｓ系ＨＢＴの実験によると、このバンドギャップエネ
ルギー差は２００ｍｅＶ以上が望ましいと報告されてい
る（M. Konagai and K. Takahashi, J. Appl. Phys.46
(1975) 2120.）。この場合、室温（２９６Ｋ）では、ｑ
／ｋＴ＝２５（ｍｅＶ）であるので、βの値はＢＪＴよ
りも３０００倍も大きくなることになる。
ミッタ層とベース層を用いる材料のバンドギャップエネ
ルギー差を大きくする必要がある。ＡｌＧａＡｓ／Ｇａ
Ａｓ系ＨＢＴの実験によると、このバンドギャップエネ
ルギー差は２００ｍｅＶ以上が望ましいと報告されてい
る（M. Konagai and K. Takahashi, J. Appl. Phys.46
(1975) 2120.）。この場合、室温（２９６Ｋ）では、ｑ
／ｋＴ＝２５（ｍｅＶ）であるので、βの値はＢＪＴよ
りも３０００倍も大きくなることになる。
【００４９】ＤＨＢＴでは、エミッタ層とコレクタ層を
同じ材料にする例がほとんどである。これは、エミッタ
層とコレクタ層を同じにした方が、 １）エミッタ層とコレクタ層を同一にすれば、その分だ
け成長条件が少なくなるので、エミッタ層とコレクタ層
に異なった材料を用いた場合に比べて、成長が簡素化さ
れる（成長が行いやすい）、 ２）さらに、エッチングなどの加工に関しても、同一材
料を用いた場合には、加工プロセスが簡素化される、 というメリットがあるためである。
同じ材料にする例がほとんどである。これは、エミッタ
層とコレクタ層を同じにした方が、 １）エミッタ層とコレクタ層を同一にすれば、その分だ
け成長条件が少なくなるので、エミッタ層とコレクタ層
に異なった材料を用いた場合に比べて、成長が簡素化さ
れる（成長が行いやすい）、 ２）さらに、エッチングなどの加工に関しても、同一材
料を用いた場合には、加工プロセスが簡素化される、 というメリットがあるためである。
【００５０】以上のことから、ＤＨＢＴでは、ベース層
とコレクタ層のバンドギャップエネルギー差は、エミッ
タ層とベース層の間と同様に２００ｍｅＶ以上となる。
また、電流利得はキャリアの移動度の関数であり、移動
度が低くなると電流利得が低くなる。窒化物半導体の移
動度は、ＧａＡｓやＩｎＰ系の化合物半導体よりも１桁
程度小さい。従って、窒化物半導体ＤＨＢＴに対して
は、電流利得を十分に取るためには、大きなバンドギャ
ップエネルギー差が必要である。つまり、窒化物半導体
のＨＢＴでは、少なくとも、２００ｍｅＶ以上のバンド
ギャップエネルギー差が必要である。
とコレクタ層のバンドギャップエネルギー差は、エミッ
タ層とベース層の間と同様に２００ｍｅＶ以上となる。
また、電流利得はキャリアの移動度の関数であり、移動
度が低くなると電流利得が低くなる。窒化物半導体の移
動度は、ＧａＡｓやＩｎＰ系の化合物半導体よりも１桁
程度小さい。従って、窒化物半導体ＤＨＢＴに対して
は、電流利得を十分に取るためには、大きなバンドギャ
ップエネルギー差が必要である。つまり、窒化物半導体
のＨＢＴでは、少なくとも、２００ｍｅＶ以上のバンド
ギャップエネルギー差が必要である。
【００５１】ここで、バンドギャップエネルギー差が２
００ｍｅＶということは、ＩｎＧａＮ／ＧａＮ系では、
Ｉｎ組成が６％以上に相当する。そして、ＡｌＧａＮ／
ＧａＮ系では、Ａｌ組成が９％以上に相当する。Ｉｎ組
成が６％の場合、ＩｎＧａＮとＧａＮの界面に発生する
ピエゾ電荷は、６×１０12（ｃｍ-2）である（O. Ambac
her et. al. Journal of Applied Physics, 85, 3222
(2000). およびO. Ambacher et. al. Journal of Appli
ed Physics, 87, 334 (2000).）。同様に、Ａｌ組成が
９％の場合、ＡｌＧａＮとＧａＮの界面に発生するピエ
ゾ電荷も、６×１０12（ｃｍ-2）である。従って、従来
のＤＨＢＴと同様に３０ｎｍの厚さのグレーデッド層が
用いられた場合には、グレーデッド層の組成が一様に変
化していると仮定すると、 ６×１０12（ｃｍ-2）÷３０（ｎｍ）＝２×１０18（ｃ
ｍ-3） の電荷が、グレーデッド層内に一様に存在することにな
る。
００ｍｅＶということは、ＩｎＧａＮ／ＧａＮ系では、
Ｉｎ組成が６％以上に相当する。そして、ＡｌＧａＮ／
ＧａＮ系では、Ａｌ組成が９％以上に相当する。Ｉｎ組
成が６％の場合、ＩｎＧａＮとＧａＮの界面に発生する
ピエゾ電荷は、６×１０12（ｃｍ-2）である（O. Ambac
her et. al. Journal of Applied Physics, 85, 3222
(2000). およびO. Ambacher et. al. Journal of Appli
ed Physics, 87, 334 (2000).）。同様に、Ａｌ組成が
９％の場合、ＡｌＧａＮとＧａＮの界面に発生するピエ
ゾ電荷も、６×１０12（ｃｍ-2）である。従って、従来
のＤＨＢＴと同様に３０ｎｍの厚さのグレーデッド層が
用いられた場合には、グレーデッド層の組成が一様に変
化していると仮定すると、 ６×１０12（ｃｍ-2）÷３０（ｎｍ）＝２×１０18（ｃ
ｍ-3） の電荷が、グレーデッド層内に一様に存在することにな
る。
【００５２】グレーデッド層の厚さが薄いと、１）組成
制御が難しい、２）電子の波動関数の広がりは大雑把に
言って１０ｎｍ程度であるので、電子はグレーデッド層
を感じなくなる、という問題が生じる。これらのことか
ら、グレーデッド層の厚さは、１０ｎｍ以上であること
が望ましい。
制御が難しい、２）電子の波動関数の広がりは大雑把に
言って１０ｎｍ程度であるので、電子はグレーデッド層
を感じなくなる、という問題が生じる。これらのことか
ら、グレーデッド層の厚さは、１０ｎｍ以上であること
が望ましい。
【００５３】逆に、グレーデッド層の厚さを厚くする
と、グレーデッド層を通過するための走行時間がかか
る。この点では、グレーデッド層は薄い方が望ましい。
しかしながら、先にも示したように、グレーデッド層を
薄くすると、ピエゾ電荷を中和するための不純物濃度は
高くなる。この場合、グレーデッド層全体としては電気
的に中性に近くなるが、高濃度の不純物ドーピングのた
めに、結晶品質が劣化する。このことによって、１）逆
方向降伏電圧が低くなる、２）グレーデッド層を通過す
るキャリアの速度が落ちる、ことが予想できる。通常の
ＭＯＶＰＥ法の成長では、ＧａＮに３×１０19（ｃ
ｍ-3）以上のＳｉ不純物をドーピングすると、表面が荒
れる。このことを考慮すると、グレーデッド層へのドー
ピング濃度が１０ 19（ｃｍ-3）以上になることは避けた
い。
と、グレーデッド層を通過するための走行時間がかか
る。この点では、グレーデッド層は薄い方が望ましい。
しかしながら、先にも示したように、グレーデッド層を
薄くすると、ピエゾ電荷を中和するための不純物濃度は
高くなる。この場合、グレーデッド層全体としては電気
的に中性に近くなるが、高濃度の不純物ドーピングのた
めに、結晶品質が劣化する。このことによって、１）逆
方向降伏電圧が低くなる、２）グレーデッド層を通過す
るキャリアの速度が落ちる、ことが予想できる。通常の
ＭＯＶＰＥ法の成長では、ＧａＮに３×１０19（ｃ
ｍ-3）以上のＳｉ不純物をドーピングすると、表面が荒
れる。このことを考慮すると、グレーデッド層へのドー
ピング濃度が１０ 19（ｃｍ-3）以上になることは避けた
い。
【００５４】ここで、ＩｎＧａＮ／ＧａＮ ＤＨＢＴに
おいて、大きな電流利得を得るためには、Ｉｎ組成を大
きくし、バンドギャップエネルギー差を大きくする必要
がある。ＩｎＧａＮ／ＧａＮ系でバンドギャップを最も
大きくするためには、ＩｎＮとＧａＮのヘテロ接合を用
いれば良い。この場合、このヘテロ界面に存在する電荷
量は、１×１０14（ｃｍ-2）まで達する。この電荷を打
ち消す不純物ドーピング量が１×１０19（ｃｍ-3）以下
にすることが望ましい。この時のグレーデッド層の厚さ
は、 １×１０14（ｃｍ-2）÷１×１０19（ｃｍ-3）＝１００
（ｎｍ） である。従って、グレーデッド層の厚さの最大値は１０
０（ｎｍ）となる。
おいて、大きな電流利得を得るためには、Ｉｎ組成を大
きくし、バンドギャップエネルギー差を大きくする必要
がある。ＩｎＧａＮ／ＧａＮ系でバンドギャップを最も
大きくするためには、ＩｎＮとＧａＮのヘテロ接合を用
いれば良い。この場合、このヘテロ界面に存在する電荷
量は、１×１０14（ｃｍ-2）まで達する。この電荷を打
ち消す不純物ドーピング量が１×１０19（ｃｍ-3）以下
にすることが望ましい。この時のグレーデッド層の厚さ
は、 １×１０14（ｃｍ-2）÷１×１０19（ｃｍ-3）＝１００
（ｎｍ） である。従って、グレーデッド層の厚さの最大値は１０
０（ｎｍ）となる。
【００５５】以上のことから、グレーデッド層の厚さ
は、１０（ｎｍ）以上、１００（ｎｍ）以下であること
が望ましい。
は、１０（ｎｍ）以上、１００（ｎｍ）以下であること
が望ましい。
【００５６】ここで、理論的には、ＩｎＮとＧａＮのヘ
テロ接合を形成することが可能である。しかしながら、
ＩｎＮとＧａＮのヘテロ接合では、両者の格子定数差が
大きいので、ＧａＮ上へ平坦なＩｎＮ層を成長すること
は困難である。平坦なＩｎＧａＮ層を得るためには、Ｉ
ｎＧａＮ層のＩｎ組成を５０％以下にしたい。この場合
でも、ヘテロ界面に存在する電荷量は５×１０13（ｃｍ
-2）まで達する。従って、この電荷を打ち消す不純物ド
ーピング量が１×１０19（ｃｍ-3）以下とすることを考
慮すると、グレーデッド層の厚さは５０ｎｍ以下である
ことが望ましい。
テロ接合を形成することが可能である。しかしながら、
ＩｎＮとＧａＮのヘテロ接合では、両者の格子定数差が
大きいので、ＧａＮ上へ平坦なＩｎＮ層を成長すること
は困難である。平坦なＩｎＧａＮ層を得るためには、Ｉ
ｎＧａＮ層のＩｎ組成を５０％以下にしたい。この場合
でも、ヘテロ界面に存在する電荷量は５×１０13（ｃｍ
-2）まで達する。従って、この電荷を打ち消す不純物ド
ーピング量が１×１０19（ｃｍ-3）以下とすることを考
慮すると、グレーデッド層の厚さは５０ｎｍ以下である
ことが望ましい。
【００５７】ＩｎＧａＮとＧａＮのヘテロ界面に発生す
るピエゾ電荷量について触れておく。この電荷量に関し
ては、Ｏ． Ａｍｂａｃｈｅｒらによって、論文が発表
されている（O. Ambacher, J. Smart, J. R. Shealy,
N. G. Weimann, K. Chu, M. Murphy, W. J. Schaff, an
d L. F. Eastman, J. Appl. Phys. 85, 3222, (199
9).）。
るピエゾ電荷量について触れておく。この電荷量に関し
ては、Ｏ． Ａｍｂａｃｈｅｒらによって、論文が発表
されている（O. Ambacher, J. Smart, J. R. Shealy,
N. G. Weimann, K. Chu, M. Murphy, W. J. Schaff, an
d L. F. Eastman, J. Appl. Phys. 85, 3222, (199
9).）。
【００５８】この報告によると、ヘテロ界面に発生する
ピエゾ電荷密度Ｎｓ（ｃｍ-2）は、 Ｎｓ＝２×［（ａ−ａ0）／ａ0］×（ｅ31−ｅ33×ｃ13
／ｃ33）／ｑ×１０００（ｃｍ-2） で表すことができる。
ピエゾ電荷密度Ｎｓ（ｃｍ-2）は、 Ｎｓ＝２×［（ａ−ａ0）／ａ0］×（ｅ31−ｅ33×ｃ13
／ｃ33）／ｑ×１０００（ｃｍ-2） で表すことができる。
【００５９】ここで、ＩｎＧａＮとＧａＮのヘテロ界面
では、Ｉｎ組成ｘに対して、 ａ＝０．３５１ｘ＋３．１８９（Å） ｅ31＝−０．０８ｘ−０．４９ ｅ33＝０．２４ｘ＋０．７３ ｃ13＝−１１ｘ＋１０３ ｃ33 ＝ −１８１ｘ＋４０５ また、 ｑ＝１．６×１０-19（Ｃ） ａ0＝３．１８９（Å） である。
では、Ｉｎ組成ｘに対して、 ａ＝０．３５１ｘ＋３．１８９（Å） ｅ31＝−０．０８ｘ−０．４９ ｅ33＝０．２４ｘ＋０．７３ ｃ13＝−１１ｘ＋１０３ ｃ33 ＝ −１８１ｘ＋４０５ また、 ｑ＝１．６×１０-19（Ｃ） ａ0＝３．１８９（Å） である。
【００６０】これらの式から、Ｉｎ組成ｘとＮｓは、ほ
ぼ比例することがわかる。ＩｎＮとＩｎ組成の５０％の
ＩｎＧａＮに関してＮｓを計算してみると以下のように
なる。
ぼ比例することがわかる。ＩｎＮとＩｎ組成の５０％の
ＩｎＧａＮに関してＮｓを計算してみると以下のように
なる。
【００６１】ＩｎＮとＧａＮのヘテロ界面では、上の式
にｘ＝１を代入して、 Ｎｓ＝１×１０14（ｃｍ-2） となる。また、Ｉｎ組成が５０％のＩｎＧａＮに対して
は、ｘ＝０．５を代入して、 Ｎｓ＝５×１０13（ｃｍ-2） となる。
にｘ＝１を代入して、 Ｎｓ＝１×１０14（ｃｍ-2） となる。また、Ｉｎ組成が５０％のＩｎＧａＮに対して
は、ｘ＝０．５を代入して、 Ｎｓ＝５×１０13（ｃｍ-2） となる。
【００６２】［実施例３］次に、本発明を窒化物半導体
で構成された発光ダイオード（ＬＥＤ）に適用した実施
例について説明する。図１４は、本発明をＬＥＤに適用
した構造を示す図で、図中符号１４１はＳｉＣ基板、１
４２はＡｌＮバッファー層（１００ｎｍ）、１４３はＳ
ｉドープＧａＮ層（１μｍ）、１４４はＩｎＧａＮグレ
ーデッド層（３０ｎｍ）、１４５は不純物をドープしな
いＩｎＧａＮ／ＧａＮ超格子（活性層）、１４６はＩｎ
ＧａＮグレーデッド層（３０ｎｍ）、１４７はＭｇドー
プＧａＮ層（５００ｎｍ）、１４８はＡｌ／Ａｕ電極、
１４９はＰｄ／Ａｕ電極である。
で構成された発光ダイオード（ＬＥＤ）に適用した実施
例について説明する。図１４は、本発明をＬＥＤに適用
した構造を示す図で、図中符号１４１はＳｉＣ基板、１
４２はＡｌＮバッファー層（１００ｎｍ）、１４３はＳ
ｉドープＧａＮ層（１μｍ）、１４４はＩｎＧａＮグレ
ーデッド層（３０ｎｍ）、１４５は不純物をドープしな
いＩｎＧａＮ／ＧａＮ超格子（活性層）、１４６はＩｎ
ＧａＮグレーデッド層（３０ｎｍ）、１４７はＭｇドー
プＧａＮ層（５００ｎｍ）、１４８はＡｌ／Ａｕ電極、
１４９はＰｄ／Ａｕ電極である。
【００６３】実施例１と同様に、ＭＯＶＰＥ法によって
ＳｉＣ基板１４１上にエピタキシャル構造を成長し、Ｅ
ＣＲエッチング法を用いて加工し、電子ビーム蒸着によ
り電極を形成した。活性層１４５はＩｎＧａＮ／ＧａＮ
超格子であり、この超格子中での障壁層のＩｎ組成は６
％であり、井戸層のＩｎ組成は１０％である。障壁層お
よび井戸層の厚さは、それぞれ、５ｎｍおよび２ｎｍで
あり、井戸層の数は５層である。ｎ型不純物層１４３と
活性層１４５の間に挿入したＩｎＧａＮ層１４４におけ
るＩｎ組成は、ｎ型不純物層１４３から活性層１４５に
かけて０％から６％まで増加させている。この構造によ
り基板側から表面側にかけてバンドギャップが徐々に小
さくなる。
ＳｉＣ基板１４１上にエピタキシャル構造を成長し、Ｅ
ＣＲエッチング法を用いて加工し、電子ビーム蒸着によ
り電極を形成した。活性層１４５はＩｎＧａＮ／ＧａＮ
超格子であり、この超格子中での障壁層のＩｎ組成は６
％であり、井戸層のＩｎ組成は１０％である。障壁層お
よび井戸層の厚さは、それぞれ、５ｎｍおよび２ｎｍで
あり、井戸層の数は５層である。ｎ型不純物層１４３と
活性層１４５の間に挿入したＩｎＧａＮ層１４４におけ
るＩｎ組成は、ｎ型不純物層１４３から活性層１４５に
かけて０％から６％まで増加させている。この構造によ
り基板側から表面側にかけてバンドギャップが徐々に小
さくなる。
【００６４】また、活性層１４５とｐ型不純物層１４７
の間に挿入したＩｎＧａＮ層１４６におけるＩｎ組成
は、活性層１４５からｐ型不純物層１４７にかけて６％
から０％まで減少させている。この構造により基板側か
ら表面側にかけてバンドギャップが徐々に大きくなる。
の間に挿入したＩｎＧａＮ層１４６におけるＩｎ組成
は、活性層１４５からｐ型不純物層１４７にかけて６％
から０％まで減少させている。この構造により基板側か
ら表面側にかけてバンドギャップが徐々に大きくなる。
【００６５】２つのＩｎＧａＮグレーデッド層１４４，
１４６の厚さを３０ｎｍに固定した。そして、ｎ型不純
物層１４３と活性層１４５の間に挿入したＩｎＧａＮグ
レーデッド層１４４には、ｎ型不純物であるＳｉ不純物
をドーピングしない構造と１×１０18ｃｍ-3のＳｉ不純
物をドーピングした構造を作製した。
１４６の厚さを３０ｎｍに固定した。そして、ｎ型不純
物層１４３と活性層１４５の間に挿入したＩｎＧａＮグ
レーデッド層１４４には、ｎ型不純物であるＳｉ不純物
をドーピングしない構造と１×１０18ｃｍ-3のＳｉ不純
物をドーピングした構造を作製した。
【００６６】また、活性層１４５とｐ型不純物層１４７
の間に挿入したＩｎＧａＮグレーデッド層１４６には、
ｐ型不純物であるＭｇ不純物をドーピングしない構造と
１×１０18ｃｍ-3のＭｇ不純物をドーピングした構造も
作製した。
の間に挿入したＩｎＧａＮグレーデッド層１４６には、
ｐ型不純物であるＭｇ不純物をドーピングしない構造と
１×１０18ｃｍ-3のＭｇ不純物をドーピングした構造も
作製した。
【００６７】これらの２つの構造に電圧を加えるとＬＥ
Ｄが動作して発光する。この発光強度をＳｉフォトダイ
オードで検出した。ＬＥＤに加えた電圧とＳｉフォトダ
イオードの出力の関係を図１５に示す。本発明を適用し
て、ＩｎＧａＮグレーデッド層１４４，１４６に１×１
０18ｃｍ-3のｎ型あるいはｐ型不純物をドーピングする
ことにより、低い電圧でも発光出力を高くすることがで
きた。さらに、ｎ型不純物（Ｓｉ）とｐ型不純物（Ｍ
ｇ）のドーピングの両方を行うことにより３Ｖ以下の低
電圧で発光を起こすことが可能になる。
Ｄが動作して発光する。この発光強度をＳｉフォトダイ
オードで検出した。ＬＥＤに加えた電圧とＳｉフォトダ
イオードの出力の関係を図１５に示す。本発明を適用し
て、ＩｎＧａＮグレーデッド層１４４，１４６に１×１
０18ｃｍ-3のｎ型あるいはｐ型不純物をドーピングする
ことにより、低い電圧でも発光出力を高くすることがで
きた。さらに、ｎ型不純物（Ｓｉ）とｐ型不純物（Ｍ
ｇ）のドーピングの両方を行うことにより３Ｖ以下の低
電圧で発光を起こすことが可能になる。
【００６８】図１６は、基板側から表面側にかけてバン
ドギャップを徐々に大きくしたダイオード構造を示す図
で、図中符号１６１はｐ型ＧａＮ層、１６２はグレーデ
ッド層（ＩｎＧａＮ層）、１６３はｎ型ＩｎＧａＮ層、
１６４は空間電荷を打ち消すためのｐ型不純物、１６５
はピエゾ効果あるいは自発分極効果によって発生した空
間電荷を示している。
ドギャップを徐々に大きくしたダイオード構造を示す図
で、図中符号１６１はｐ型ＧａＮ層、１６２はグレーデ
ッド層（ＩｎＧａＮ層）、１６３はｎ型ＩｎＧａＮ層、
１６４は空間電荷を打ち消すためのｐ型不純物、１６５
はピエゾ効果あるいは自発分極効果によって発生した空
間電荷を示している。
【００６９】実施例１で示したダイオード構造では、基
板側から表面側にかけてバンドギャップを徐々に小さく
した。これとは逆に、基板側から表面側にかけてバンド
ギャップを徐々に大きくしたダイオード構造も考えられ
る。バンドギャップを徐々に大きくしたグレーデッド層
１６２では、基板側から表面側にかけてＩｎ組成を小さ
くしている。従って、この構造でのグレーデッド層１６
２内には、ピエゾ効果あるいは自発分極効果によってプ
ラスの電荷１６５が発生する。このプラスの空間電荷１
６５を打ち消すために、グレーデッド層１６２に１０18
ｃｍ-3台のｐ型不純物をドーピングする。このｐ型不純
物ドーピングによって、正孔に対する障壁が無くなるの
で、基板側から表面側へ正孔が円滑に走行できるように
なる。この結果、ダイオードの立ち上がり電圧を低くす
ることが出来るのは、実施例１と同様である。
板側から表面側にかけてバンドギャップを徐々に小さく
した。これとは逆に、基板側から表面側にかけてバンド
ギャップを徐々に大きくしたダイオード構造も考えられ
る。バンドギャップを徐々に大きくしたグレーデッド層
１６２では、基板側から表面側にかけてＩｎ組成を小さ
くしている。従って、この構造でのグレーデッド層１６
２内には、ピエゾ効果あるいは自発分極効果によってプ
ラスの電荷１６５が発生する。このプラスの空間電荷１
６５を打ち消すために、グレーデッド層１６２に１０18
ｃｍ-3台のｐ型不純物をドーピングする。このｐ型不純
物ドーピングによって、正孔に対する障壁が無くなるの
で、基板側から表面側へ正孔が円滑に走行できるように
なる。この結果、ダイオードの立ち上がり電圧を低くす
ることが出来るのは、実施例１と同様である。
【００７０】なお、本発明での実施例で示した構造は、
ＭＯＶＰＥ法を用いて作製した。ＧａＮの成長には、Ｇ
ａ原子の原料ガスであるトリメチルガリウム（ＴＭＧ
ａ）、および、窒素原子の原料ガスであるアンモニア
（ＮＨ3）を用いた。また、ＩｎＧａＮの成長にはＩｎ
原子の原料ガスであるトリメチルインジウム（ＴＭＩ
ｎ）、Ｇａ原子の原料ガスであるトリエチルガリウム
（ＴＥＧａ）、窒素原子の原料ガスであるアンモニア
（ＮＨ3）を用いた。Ｉｎ組成を変化させたグレーデッ
ド層では、トリメチルインジウムとトリエチルガリウム
の流量比を変化させることによって、所望のグレーデッ
ド構造を成長した。成長温度は、１０００℃あるいは７
８０℃である。ｎ型不純物およびｐ型不純物には、それ
ぞれ、Ｓｉ不純物およびＭｇ不純物を用いた。これらの
不純物をドーピングするためには、Ｓｉ原子の原料ガス
であるシラン（ＳｉＨ4）およびＭｇ原子の原料ガスで
あるビスシクロペンタジエルマグネシウム（Ｃｐ2Ｍ
ｇ）を他の成長用ガスと同時に供給した。不純物のドー
ピング濃度は、それぞれの原料ガスの流量によって制御
した。また、基板としては、通常用いられているＳｉＣ
基板あるいはサファイア基板を用いた。
ＭＯＶＰＥ法を用いて作製した。ＧａＮの成長には、Ｇ
ａ原子の原料ガスであるトリメチルガリウム（ＴＭＧ
ａ）、および、窒素原子の原料ガスであるアンモニア
（ＮＨ3）を用いた。また、ＩｎＧａＮの成長にはＩｎ
原子の原料ガスであるトリメチルインジウム（ＴＭＩ
ｎ）、Ｇａ原子の原料ガスであるトリエチルガリウム
（ＴＥＧａ）、窒素原子の原料ガスであるアンモニア
（ＮＨ3）を用いた。Ｉｎ組成を変化させたグレーデッ
ド層では、トリメチルインジウムとトリエチルガリウム
の流量比を変化させることによって、所望のグレーデッ
ド構造を成長した。成長温度は、１０００℃あるいは７
８０℃である。ｎ型不純物およびｐ型不純物には、それ
ぞれ、Ｓｉ不純物およびＭｇ不純物を用いた。これらの
不純物をドーピングするためには、Ｓｉ原子の原料ガス
であるシラン（ＳｉＨ4）およびＭｇ原子の原料ガスで
あるビスシクロペンタジエルマグネシウム（Ｃｐ2Ｍ
ｇ）を他の成長用ガスと同時に供給した。不純物のドー
ピング濃度は、それぞれの原料ガスの流量によって制御
した。また、基板としては、通常用いられているＳｉＣ
基板あるいはサファイア基板を用いた。
【００７１】また、本発明で示した実施例では、バンド
ギャップの大きなＧａＮと、ＧａＮに比べてバンドギャ
ップの小さなＩｎＧａＮのヘテロ接合について説明し
た。しかしながら、窒化物半導体のヘテロ接合において
は、実施例で述べたＧａＮとＩｎＧａＮの組み合わせ以
外にもいくつかの組み合わせが考えられる。窒化物半導
体では、ＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、Ｉ
ｎＮの順でバンドギャップの大きさが小さくなる。この
ことから、バンドギャップの大きな窒化物半導体を前述
した組み合わせを記載すると、ＡｌＧａＮとＧａＮ、Ａ
ｌＧａＮとＩｎＧａＮ、ＡｌＮとＩｎＮなどのヘテロ接
合に対しても適用できる。また、Ｂ原子を含むＢＮやＢ
ＧａＮはＧａＮよりもバンドギャップが大きい。これら
のＢＮやＢＧａＮとＧａＮとのヘテロ接合に関しても適
用できることは容易に類推できる。
ギャップの大きなＧａＮと、ＧａＮに比べてバンドギャ
ップの小さなＩｎＧａＮのヘテロ接合について説明し
た。しかしながら、窒化物半導体のヘテロ接合において
は、実施例で述べたＧａＮとＩｎＧａＮの組み合わせ以
外にもいくつかの組み合わせが考えられる。窒化物半導
体では、ＡｌＮ、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、Ｉ
ｎＮの順でバンドギャップの大きさが小さくなる。この
ことから、バンドギャップの大きな窒化物半導体を前述
した組み合わせを記載すると、ＡｌＧａＮとＧａＮ、Ａ
ｌＧａＮとＩｎＧａＮ、ＡｌＮとＩｎＮなどのヘテロ接
合に対しても適用できる。また、Ｂ原子を含むＢＮやＢ
ＧａＮはＧａＮよりもバンドギャップが大きい。これら
のＢＮやＢＧａＮとＧａＮとのヘテロ接合に関しても適
用できることは容易に類推できる。
【００７２】以上の説明は、３種類以下の元素を含む場
合であるが、４種類の元素を含むＡｌＩｎＧａＮでは、
Ａｌ組成が高い場合にはＡｌＩｎＧａＮのバンドギャッ
プはＧａＮよりも大きくなり、Ｉｎ組成が高い場合には
ＡｌＩｎＧａＮのバンドギャップはＧａＮよりも小さく
なる。このＡｌＩｎＧａＮとＧａＮのヘテロ接合を形成
する場合には、バンドギャップの大小によって、グレー
デッド層内に発生する空間電荷がプラスになったり、又
はマイナスになったりするので、本発明を適用する際に
は注意が必要である。また、４種類以上の元素を含む場
合も同様に注意が必要である。
合であるが、４種類の元素を含むＡｌＩｎＧａＮでは、
Ａｌ組成が高い場合にはＡｌＩｎＧａＮのバンドギャッ
プはＧａＮよりも大きくなり、Ｉｎ組成が高い場合には
ＡｌＩｎＧａＮのバンドギャップはＧａＮよりも小さく
なる。このＡｌＩｎＧａＮとＧａＮのヘテロ接合を形成
する場合には、バンドギャップの大小によって、グレー
デッド層内に発生する空間電荷がプラスになったり、又
はマイナスになったりするので、本発明を適用する際に
は注意が必要である。また、４種類以上の元素を含む場
合も同様に注意が必要である。
【００７３】本発明で示した実施例に類似した構造とし
て、金属／半導体／グレーデッド層／半導体構造がＧａ
Ａｓ系化合物半導体において報告されている。例えば、
金属／ＩｎＡｓ／ＩｎＧａＡｓグレーデッド層／ＧａＡ
ｓ構造において、ＩｎＡｓ層、ＩｎＧａＡｓグレーデッ
ド層およびＧａＡｓ層のすべてに、１０18ｃｍ-3以上の
高い濃度のｎ型不純物をドーピングしている（T. Nitto
no, H. Ito, O. Nakajima, and T. Ishibashi, Jpn. J.
Appl. Phys. 25 (1986) L865.)。
て、金属／半導体／グレーデッド層／半導体構造がＧａ
Ａｓ系化合物半導体において報告されている。例えば、
金属／ＩｎＡｓ／ＩｎＧａＡｓグレーデッド層／ＧａＡ
ｓ構造において、ＩｎＡｓ層、ＩｎＧａＡｓグレーデッ
ド層およびＧａＡｓ層のすべてに、１０18ｃｍ-3以上の
高い濃度のｎ型不純物をドーピングしている（T. Nitto
no, H. Ito, O. Nakajima, and T. Ishibashi, Jpn. J.
Appl. Phys. 25 (1986) L865.)。
【００７４】この構造は、金属と半導体の間のオーミッ
ク抵抗を低くするためのものである。この構造では、オ
ーミック抵抗を低くするために、グレーデッド層に隣り
合った２つの半導体層にも、グレーデッド層と同じ種類
の不純物を高濃度にドーピングする必要がある。つま
り、グレーデッド層に隣り合った２つの半導体層の伝導
型が等しくなっている。これに対して本発明では、グレ
ーデッド層には１０18ｃｍ-3台の高濃度の不純物をドー
ピングするが、グレーデッド層に隣り合った２つの半導
体層の伝導型は異なっている、あるいは、グレーデッド
層に隣り合った半導体層の少なくとも一方にはドーピン
グを行っていない。つまり、本発明はダイオード構造を
構成するものであり、従来技術とは構造が異なる。
ク抵抗を低くするためのものである。この構造では、オ
ーミック抵抗を低くするために、グレーデッド層に隣り
合った２つの半導体層にも、グレーデッド層と同じ種類
の不純物を高濃度にドーピングする必要がある。つま
り、グレーデッド層に隣り合った２つの半導体層の伝導
型が等しくなっている。これに対して本発明では、グレ
ーデッド層には１０18ｃｍ-3台の高濃度の不純物をドー
ピングするが、グレーデッド層に隣り合った２つの半導
体層の伝導型は異なっている、あるいは、グレーデッド
層に隣り合った半導体層の少なくとも一方にはドーピン
グを行っていない。つまり、本発明はダイオード構造を
構成するものであり、従来技術とは構造が異なる。
【００７５】また、ｎｐｎ型ＡｌＧａＡｓ／ＧａＡｓ系
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）において
は、ｐ型ベース層をグレーデッド層にすることがある。
このグレーデッド層には、１０18ｃｍ-3以上の高い濃度
のｐ型不純物がドーピングされている。ベース層をグレ
ーデッド層とすると、ベース層の内部に電界が発生す
る。この内部電界によってベース層を通過する少数キャ
リアが加速されるため、電流利得を高くすることが出来
る。従来の技術ではグレーデッド層をベース層に用いて
いるのに対して、本発明のグレーデッド層はベース層と
コレクタ層の間に用いる。
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）において
は、ｐ型ベース層をグレーデッド層にすることがある。
このグレーデッド層には、１０18ｃｍ-3以上の高い濃度
のｐ型不純物がドーピングされている。ベース層をグレ
ーデッド層とすると、ベース層の内部に電界が発生す
る。この内部電界によってベース層を通過する少数キャ
リアが加速されるため、電流利得を高くすることが出来
る。従来の技術ではグレーデッド層をベース層に用いて
いるのに対して、本発明のグレーデッド層はベース層と
コレクタ層の間に用いる。
【００７６】
【発明の効果】以上説明したように本発明によれば、窒
化物半導体を用いて作製したグレーデッド層には、ピエ
ゾ効果や自発的分極効果によって、空間電荷が発生する
と考えられる。この空間電荷の影響を打ち消すために、
高濃度の不純物をドーピングする。その結果、このグレ
ーデッド層をベース層とコレクタ層の間に挿入したｎｐ
ｎ型ＤＨＢＴでは、エミッタ層から注入された電子が、
ベース層を通過してコレクタ層に到達することができ
る。このため、ＤＨＢＴにおいてコレクタ電流を大きく
することができ、高い電流利得が得られるという利点が
ある。また、発光素子では、電子あるいは正孔を効率的
に発光層に注入することができる。このため、発光に必
要な電圧を小さく抑えることができ、発光効率を高くす
ることができる、という利点がある。
化物半導体を用いて作製したグレーデッド層には、ピエ
ゾ効果や自発的分極効果によって、空間電荷が発生する
と考えられる。この空間電荷の影響を打ち消すために、
高濃度の不純物をドーピングする。その結果、このグレ
ーデッド層をベース層とコレクタ層の間に挿入したｎｐ
ｎ型ＤＨＢＴでは、エミッタ層から注入された電子が、
ベース層を通過してコレクタ層に到達することができ
る。このため、ＤＨＢＴにおいてコレクタ電流を大きく
することができ、高い電流利得が得られるという利点が
ある。また、発光素子では、電子あるいは正孔を効率的
に発光層に注入することができる。このため、発光に必
要な電圧を小さく抑えることができ、発光効率を高くす
ることができる、という利点がある。
【図１】本発明によって作製された半導体構造のバンド
図の一例を示す図である。
図の一例を示す図である。
【図２】ｎ型ＧａＡｓとｎ型ＩｎＧａＡｓのヘテロ接合
におけるバンド図である。
におけるバンド図である。
【図３】Ｉｎ組成が１０％のｎ型ＩｎＧａＡｓとｎ型Ｇ
ａＡｓの間にグレーデッド層を挿入した構造に対するバ
ンド図である。
ａＡｓの間にグレーデッド層を挿入した構造に対するバ
ンド図である。
【図４】窒化物半導体であるＧａＮとＩｎＧａＮのヘテ
ロ接合に対するバンド図である。
ロ接合に対するバンド図である。
【図５】グレーデッド層において空間電荷が発生する機
構を説明するための図である。
構を説明するための図である。
【図６】本発明を用いずに、ｎｐｎ型のＤＨＢＴのベー
ス層とコレクタ層の間にグレーデッド層を挿入した場合
のバンド図である。
ス層とコレクタ層の間にグレーデッド層を挿入した場合
のバンド図である。
【図７】本発明を用いずに、発光素子にグレーデッド層
を挿入した場合のバンド図である。
を挿入した場合のバンド図である。
【図８】ｐ型ＩｎＧａＮとｎ型ＧａＮのヘテロ接合ダイ
オード構造を示す図である。
オード構造を示す図である。
【図９】室温で測定したヘテロ接合ダイオードに対する
Ｉ−Ｖ特性を示す図である。
Ｉ−Ｖ特性を示す図である。
【図１０】本発明を適用したＤＨＢＴの構造を示す図で
ある。
ある。
【図１１】グレーデッドＩｎＧａＮ層に含まれるＳｉ不
純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性
（その１）を示す図である。
純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性
（その１）を示す図である。
【図１２】グレーデッドＩｎＧａＮ層に含まれるＳｉ不
純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性
（その２）を示す図である。
純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性
（その２）を示す図である。
【図１３】グレーデッドＩｎＧａＮ層に含まれるＳｉ不
純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性
（その３）を示す図である。
純物濃度を変化させた場合のエミッタ接地Ｉ−Ｖ特性
（その３）を示す図である。
【図１４】本発明をＬＥＤに適用した構造を示す図であ
る。
る。
【図１５】本発明を用いて作製したＬＥＤにおいて、加
えた電圧とＳｉフォトダイオードの出力の関係を示す図
である。
えた電圧とＳｉフォトダイオードの出力の関係を示す図
である。
【図１６】基板側から表面側にかけてバンドギャップを
徐々に大きくしたダイオード構造を示す図である。
徐々に大きくしたダイオード構造を示す図である。
１１ ｐ型ＩｎＧａＮ層
１２ グレーデッド層（ＩｎＧａＮ層）
１３ ｎ型ＧａＮ層
１４ 空間電荷
１５ ｎ型不純物
２１ ｎ型ＩｎＧａＡｓ
２２ ｎ型ＧａＡｓ
２３ ヘテロ界面
３１ ｎ型ＩｎＧａＡｓ
３２ ｎ型ＧａＡｓ
３３ ＩｎＧａＡｓグレーデッド層
４１ ＩｎＧａＮ
４２ ＧａＮ
４３ ヘテロ界面
４４ 空間電荷
５１ グレーデッド層
５２ グレーデッド層
６１ ｐ型ベース層
６２ ｎ型コレクタ層
６３ グレーデッド層
７１ ｐ型層
７２ ｎ型層
７３ 発光層
７４ グレーデッド層
８１ ＳｉＣ基板
８２ ＡｌＮバッファー層
８３ ＳｉドープＧａＮ層
８４ ＳｉドープＧａＮ層
８５ ＩｎＧａＮグレーデッド層
８６ ＭｇドープＩｎＧａＮ層
８７ Ａｌ／Ａｕ電極
８８ Ｐｄ／Ａｕ電極
１０１ ＳｉＣ基板
１０２ ＡｌＮバッファー層
１０３ ｎ−ＧａＮサブコレクタ層
１０４ ｎ−ＧａＮコレクタ層
１０５ ＩｎＧａＮグレーデッド層
１０６ ｐ−ＩｎＧａＮベース層
１０７ ｎ−ＧａＮエミッタ層
１０８ Ａｌ／Ａｕ電極
１０９ Ｐｄ／Ａｕ電極
１１０ Ａｌ／Ａｕ電極
１４１ ＳｉＣ基板
１４２ ＡｌＮバッファー層
１４３ ＳｉドープＧａＮ層
１４４ ＩｎＧａＮグレーデッド層
１４５ ＩｎＧａＮ／ＧａＮ超格子（活性層）
１４６ ＩｎＧａＮグレーデッド層
１４７ ＭｇドープＧａＮ層
１４８ Ａｌ／Ａｕ電極
１４９ Ｐｄ／Ａｕ電極
１６１ ｐ型ＧａＮ層
１６２ グレーデッド層（ＩｎＧａＮ層）
１６３ ｎ型ＩｎＧａＮ層
１６４ ｐ型不純物
１６５ 空間電荷
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小林 直樹
東京都千代田区大手町二丁目３番１号 日
本電信電話株式会社内
Ｆターム(参考） 5F003 BA92 BB04 BC01 BC02 BC04
BC90 BF03 BF06 BG03 BG06
BM02 BM03 BP32 BZ01
5F041 AA03 AA24 CA04 CA40 CA64
CA92
Claims (9)
- 【請求項１】 窒化物化合物半導体で構成される窒化物
半導体積層体において、基板側から表面側にかけてバン
ドキャップを徐々に変化させた構造を有するとともに、
１×１０18ｃｍ-3以上の高濃度のｎ型又はｐ型不純物が
ドーピングされ、かつ厚さが１０〜１００ｎｍである窒
化物半導体層を、前記基板側のｎ型層と前記表面側のｐ
型層の間に挿入したことを特徴とする窒化物半導体積層
体。 - 【請求項２】 前記窒化物半導体層の厚さが１０〜５０
ｎｍであることを特徴とする請求項１に記載の窒化物半
導体積層体。 - 【請求項３】 前記バンドキャップを徐々に小さくした
構造を有するとともに、前記ｎ型不純物をドーピングさ
せたことを特徴とする請求項１又は２に記載の窒化物半
導体積層体。 - 【請求項４】 前記バンドキャップを徐々に大きくした
構造を有するとともに、前記ｐ型不純物をドーピングさ
せたことを特徴とする請求項１又は２に記載の窒化物半
導体積層体。 - 【請求項５】 請求項１乃至３いずれかに記載の窒化物
半導体積層体を用いて作製され、ベース層のバンドキャ
ップよりも大きなバンドキャップを有するコレクタ層か
ら構成されるダブルヘテロ型のヘテロ接合バイポーラト
ランジスタである半導体素子であって、前記ベース層が
前記コレクタ層よりも基板の表面側に存在し、前記構造
が前記ベース層と前記コレクタ層の間に挿入されたｎｐ
ｎ型ヘテロ接合バイポーラトランジスタであることを特
徴とする半導体素子。 - 【請求項６】 請求項１乃至４いずれかに記載の窒化物
半導体積層体を用いて作製され、基板側から表面側にか
けて順次、活性層よりもバンドキャップの大きなｎ型層
と、前記活性層と、該活性層よりもバンドキャップの大
きなｐ型層から構成される発光素子である半導体素子で
あって、前記ｎ型層と前記活性層の間又は前記活性層と
前記ｐ型層の間に、前記基板側から前記表面側にかけて
バンドキャップを徐々に変化させた構造を有し、かつｎ
型又はｐ型不純物を１×１０18ｃｍ-3以上ドーピングし
た厚さが１０〜１００ｎｍ以下の層を挿入した発光素子
であることを特徴とする半導体素子。 - 【請求項７】 前記ｎ型層と前記活性層の間に、前記基
板側から前記表面側にかけてバンドキャップを徐々に小
さくした構造を有するとともに、前記ｎ型不純物をドー
ピングさせた層を挿入したことを特徴とする請求項６に
記載の半導体素子。 - 【請求項８】 前記活性層と前記ｐ型層の間に、前記基
板側から前記表面側にかけてバンドキャップを徐々に大
きくした構造を有するとともに、前記ｐ型不純物をドー
ピングさせた層を挿入したことを特徴とする請求項６に
記載の半導体素子。 - 【請求項９】 前記ｎ型層と前記活性層の間に、前記基
板側から前記表面側にかけてバンドキャップを徐々に小
さくした構造を有し、かつ前記ｎ型不純物をドーピング
させた層を挿入するとともに、前記活性層と前記ｐ型層
の間に、前記基板側から前記表面側にかけてバンドキャ
ップを徐々に大きくした構造を有し、かつ前記ｐ型不純
物をドーピングさせた層を挿入したことを特徴とする請
求項６に記載の半導体素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002154581A JP3645233B2 (ja) | 2001-06-07 | 2002-05-28 | 半導体素子 |
| US10/163,698 US6667498B2 (en) | 2001-06-07 | 2002-06-05 | Nitride semiconductor stack and its semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-172969 | 2001-06-07 | ||
| JP2001172969 | 2001-06-07 | ||
| JP2002154581A JP3645233B2 (ja) | 2001-06-07 | 2002-05-28 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003059938A true JP2003059938A (ja) | 2003-02-28 |
| JP3645233B2 JP3645233B2 (ja) | 2005-05-11 |
Family
ID=26616543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002154581A Expired - Fee Related JP3645233B2 (ja) | 2001-06-07 | 2002-05-28 | 半導体素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6667498B2 (ja) |
| JP (1) | JP3645233B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324279A (ja) * | 2005-05-17 | 2006-11-30 | Rohm Co Ltd | 半導体素子 |
| JP2007059719A (ja) * | 2005-08-25 | 2007-03-08 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体 |
| JP2007208178A (ja) * | 2006-02-06 | 2007-08-16 | National Institute Of Advanced Industrial & Technology | コンデンサ |
| JP2007214515A (ja) * | 2006-02-13 | 2007-08-23 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体構造 |
| JP2007258258A (ja) * | 2006-03-20 | 2007-10-04 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子ならびにその構造および作製方法 |
| JP2009071277A (ja) * | 2007-09-14 | 2009-04-02 | Cree Inc | 窒化物ベースのダイオード内への分極ドーピング |
| JP2009159812A (ja) * | 2007-12-07 | 2009-07-16 | Panasonic Corp | モータ駆動回路 |
| WO2011024549A1 (ja) * | 2009-08-31 | 2011-03-03 | 日本電気株式会社 | 半導体装置および電界効果トランジスタ |
| US8344398B2 (en) | 2007-01-19 | 2013-01-01 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
| JP2013171966A (ja) * | 2012-02-21 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | 共鳴トンネルダイオードおよびテラヘルツ発振器 |
| US8569738B2 (en) | 2010-03-17 | 2013-10-29 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer |
| JP2014053548A (ja) * | 2012-09-10 | 2014-03-20 | Fujitsu Ltd | 半導体装置 |
| WO2014167965A1 (ja) * | 2013-04-08 | 2014-10-16 | 学校法人名城大学 | 窒化物半導体多層膜反射鏡とそれを用いた発光素子 |
| US8946764B2 (en) | 2007-07-03 | 2015-02-03 | Sony Corporation | Gallium nitride-based semiconductor element, optical device using the same, and image display apparatus using optical device |
| US9012937B2 (en) | 2007-10-10 | 2015-04-21 | Cree, Inc. | Multiple conversion material light emitting diode package and method of fabricating same |
| US9530858B2 (en) | 2013-12-25 | 2016-12-27 | Sumitomo Chemical Company, Limited | Nitride semiconductor device and method of manufacturing the same |
| JP2017195217A (ja) * | 2016-04-18 | 2017-10-26 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JP2020508586A (ja) * | 2017-03-02 | 2020-03-19 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体ボディ |
| JP2020074405A (ja) * | 2014-05-27 | 2020-05-14 | シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ | 半導体構造と超格子とを用いた高度電子デバイス |
| US11322643B2 (en) | 2014-05-27 | 2022-05-03 | Silanna UV Technologies Pte Ltd | Optoelectronic device |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW538481B (en) * | 2002-06-04 | 2003-06-21 | Univ Nat Cheng Kung | InGaP/AlGaAs/GaAs hetero-junction bipolar transistor with zero conduction band discontinuity |
| EP1536486A4 (en) * | 2002-07-16 | 2006-11-08 | Nitride Semiconductors Co Ltd | COMPOSITE SEMICONDUCTOR ELEMENT ON GALLIUM NITRID BASE |
| CN1698210A (zh) * | 2003-01-06 | 2005-11-16 | 日本电信电话株式会社 | P型氮化物半导体结构以及双极晶体管 |
| US6914315B2 (en) * | 2003-05-28 | 2005-07-05 | Vtera Technology Inc. | GaN-based heterostructure photodiode |
| KR101034055B1 (ko) | 2003-07-18 | 2011-05-12 | 엘지이노텍 주식회사 | 발광 다이오드 및 그 제조방법 |
| JP2005079417A (ja) * | 2003-09-02 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置及びヘテロ接合バイポーラトランジスタ |
| US6995403B2 (en) * | 2003-09-03 | 2006-02-07 | United Epitaxy Company, Ltd. | Light emitting device |
| CN100355027C (zh) * | 2004-06-11 | 2007-12-12 | 中国科学院半导体研究所 | 一种在硅衬底上生长高质量氮化铝的方法 |
| US8309843B2 (en) * | 2004-08-19 | 2012-11-13 | Banpil Photonics, Inc. | Photovoltaic cells based on nanoscale structures |
| US7067853B1 (en) * | 2004-08-26 | 2006-06-27 | Jie Yao | Image intensifier using high-sensitivity high-resolution photodetector array |
| WO2006074916A1 (en) * | 2005-01-13 | 2006-07-20 | Ecole Polytechnique Federale De Lausanne Industrial Relations Office (Sri) | Group iii nitride light-emitting devices having a polarization-doped region |
| US7297589B2 (en) * | 2005-04-08 | 2007-11-20 | The Board Of Trustees Of The University Of Illinois | Transistor device and method |
| DE102005048196B4 (de) * | 2005-07-29 | 2023-01-26 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierender Halbleiterchip |
| TWI293811B (en) * | 2005-11-22 | 2008-02-21 | Univ Nat Central | Gan heterojunction bipolar transistor with a p-type strained ingan layer and method of fabrication therefore |
| JP4872450B2 (ja) * | 2006-05-12 | 2012-02-08 | 日立電線株式会社 | 窒化物半導体発光素子 |
| JP2008004807A (ja) * | 2006-06-23 | 2008-01-10 | Hitachi Ltd | ヘテロ接合バイポーラトランジスタ |
| US20080197378A1 (en) * | 2007-02-20 | 2008-08-21 | Hua-Shuang Kong | Group III Nitride Diodes on Low Index Carrier Substrates |
| CN101807640A (zh) * | 2010-03-05 | 2010-08-18 | 中国科学院半导体研究所 | 利用三维极化感应空穴气提高led发光效率的方法 |
| WO2013009552A2 (en) * | 2011-07-08 | 2013-01-17 | RoseStreet Labs Energy, LLC | Multi-color light emitting devices with compositionally graded cladding group iii-nitride layers grown on substrates |
| CN102324448B (zh) * | 2011-09-21 | 2016-03-09 | 中国电子科技集团公司第十八研究所 | 一种倒装三结InGaN太阳能电池的制备方法 |
| US8796738B2 (en) * | 2011-09-21 | 2014-08-05 | International Rectifier Corporation | Group III-V device structure having a selectively reduced impurity concentration |
| JP2013145867A (ja) * | 2011-12-15 | 2013-07-25 | Hitachi Cable Ltd | 窒化物半導体テンプレート及び発光ダイオード |
| CN103165776A (zh) * | 2011-12-15 | 2013-06-19 | 南通同方半导体有限公司 | 一种可获得三基色光的发光二极管结构 |
| KR102068379B1 (ko) * | 2012-07-05 | 2020-01-20 | 루미리즈 홀딩 비.브이. | 질소 및 인을 포함하는 발광 층을 갖는 발광 다이오드 |
| JP5768027B2 (ja) * | 2012-09-20 | 2015-08-26 | 株式会社東芝 | 窒化物半導体層の形成方法 |
| CN103236477B (zh) * | 2013-04-19 | 2015-08-12 | 安徽三安光电有限公司 | 一种led外延结构及其制备方法 |
| CN104157764B (zh) * | 2014-08-27 | 2017-06-16 | 湘能华磊光电股份有限公司 | 一种降低驱动电压的外延片，生长方法及led结构 |
| CN104300060A (zh) * | 2014-10-11 | 2015-01-21 | 北京工业大学 | 一种具有组分渐变缓冲层的绿光led结构 |
| CN104900689B (zh) * | 2015-06-08 | 2019-05-17 | 中国科学院半导体研究所 | 降低基区电阻率的GaN基HBT外延结构及生长方法 |
| CN105374912B (zh) * | 2015-10-28 | 2017-11-21 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
| CN108463930B (zh) * | 2016-01-08 | 2020-05-12 | 索尼公司 | 半导体发光器件、显示单元和电子设备 |
| US10937900B2 (en) * | 2016-01-29 | 2021-03-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| CN105977287B (zh) * | 2016-07-25 | 2018-11-09 | 电子科技大学 | 一种碳化硅双极结型晶体管 |
| CN107204391B (zh) * | 2017-05-24 | 2018-12-28 | 湘能华磊光电股份有限公司 | 一种led外延生长方法 |
| US10693038B2 (en) | 2017-11-22 | 2020-06-23 | Epistar Corporation | Semiconductor device |
| FR3093862B1 (fr) * | 2019-03-11 | 2022-07-29 | Soitec Silicon On Insulator | Structure semi-conductrice optoélectronique comprenant une couche d’injection de type p à base d’InGaN |
| CN111834502B (zh) * | 2020-06-12 | 2021-12-21 | 福州大学 | 一种三极发光管外延结构及三极发光芯片 |
| CN114639759B (zh) * | 2022-05-11 | 2022-08-19 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法 |
| CN115050870B (zh) * | 2022-08-12 | 2022-11-08 | 江西兆驰半导体有限公司 | 一种GaN基发光二极管外延片及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10282487A (ja) | 1997-02-05 | 1998-10-23 | Sharp Corp | 液晶表示素子 |
| US5831277A (en) * | 1997-03-19 | 1998-11-03 | Northwestern University | III-nitride superlattice structures |
| JP3372226B2 (ja) | 1999-02-10 | 2003-01-27 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子 |
| JP2002164352A (ja) * | 2000-09-13 | 2002-06-07 | Toshiba Corp | バイポーラトランジスタ、半導体発光素子、及び半導体素子 |
| US20020149033A1 (en) * | 2001-04-12 | 2002-10-17 | Michael Wojtowicz | GaN HBT superlattice base structure |
-
2002
- 2002-05-28 JP JP2002154581A patent/JP3645233B2/ja not_active Expired - Fee Related
- 2002-06-05 US US10/163,698 patent/US6667498B2/en not_active Expired - Lifetime
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324279A (ja) * | 2005-05-17 | 2006-11-30 | Rohm Co Ltd | 半導体素子 |
| JP2007059719A (ja) * | 2005-08-25 | 2007-03-08 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体 |
| JP2007208178A (ja) * | 2006-02-06 | 2007-08-16 | National Institute Of Advanced Industrial & Technology | コンデンサ |
| JP2007214515A (ja) * | 2006-02-13 | 2007-08-23 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体構造 |
| JP2007258258A (ja) * | 2006-03-20 | 2007-10-04 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子ならびにその構造および作製方法 |
| US8344398B2 (en) | 2007-01-19 | 2013-01-01 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
| US9041139B2 (en) | 2007-01-19 | 2015-05-26 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
| US8946764B2 (en) | 2007-07-03 | 2015-02-03 | Sony Corporation | Gallium nitride-based semiconductor element, optical device using the same, and image display apparatus using optical device |
| JP2009071277A (ja) * | 2007-09-14 | 2009-04-02 | Cree Inc | 窒化物ベースのダイオード内への分極ドーピング |
| US9012937B2 (en) | 2007-10-10 | 2015-04-21 | Cree, Inc. | Multiple conversion material light emitting diode package and method of fabricating same |
| JP2009159812A (ja) * | 2007-12-07 | 2009-07-16 | Panasonic Corp | モータ駆動回路 |
| WO2011024549A1 (ja) * | 2009-08-31 | 2011-03-03 | 日本電気株式会社 | 半導体装置および電界効果トランジスタ |
| US8981434B2 (en) | 2009-08-31 | 2015-03-17 | Renesas Electronics Corporation | Semiconductor device and field effect transistor |
| TWI470827B (zh) * | 2010-03-17 | 2015-01-21 | Toshiba Kk | 半導體發光裝置，晶圓，半導體發光裝置之製造方法，及晶圓之製造方法 |
| US8569738B2 (en) | 2010-03-17 | 2013-10-29 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer |
| JP2013171966A (ja) * | 2012-02-21 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | 共鳴トンネルダイオードおよびテラヘルツ発振器 |
| JP2014053548A (ja) * | 2012-09-10 | 2014-03-20 | Fujitsu Ltd | 半導体装置 |
| US10593831B2 (en) | 2013-04-08 | 2020-03-17 | Meijo University | Nitride semiconductor multilayer film reflector and light-emitting device using the same |
| JPWO2014167965A1 (ja) * | 2013-04-08 | 2017-02-16 | 学校法人 名城大学 | 窒化物半導体多層膜反射鏡とそれを用いた発光素子 |
| WO2014167965A1 (ja) * | 2013-04-08 | 2014-10-16 | 学校法人名城大学 | 窒化物半導体多層膜反射鏡とそれを用いた発光素子 |
| US9530858B2 (en) | 2013-12-25 | 2016-12-27 | Sumitomo Chemical Company, Limited | Nitride semiconductor device and method of manufacturing the same |
| JP7022736B2 (ja) | 2014-05-27 | 2022-02-18 | シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッド | 半導体構造と超格子とを用いた高度電子デバイス |
| US11862750B2 (en) | 2014-05-27 | 2024-01-02 | Silanna UV Technologies Pte Ltd | Optoelectronic device |
| JP2020074405A (ja) * | 2014-05-27 | 2020-05-14 | シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ | 半導体構造と超格子とを用いた高度電子デバイス |
| US11322643B2 (en) | 2014-05-27 | 2022-05-03 | Silanna UV Technologies Pte Ltd | Optoelectronic device |
| JP2017195217A (ja) * | 2016-04-18 | 2017-10-26 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US11018278B2 (en) | 2017-03-02 | 2021-05-25 | Osram Oled Gmbh | Semiconductor body |
| JP2020508586A (ja) * | 2017-03-02 | 2020-03-19 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体ボディ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020195619A1 (en) | 2002-12-26 |
| JP3645233B2 (ja) | 2005-05-11 |
| US6667498B2 (en) | 2003-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3645233B2 (ja) | 半導体素子 | |
| JP4531071B2 (ja) | 化合物半導体装置 | |
| US7859020B2 (en) | Nitride semiconductor device, Doherty amplifier and drain voltage controlled amplifier | |
| US20070254419A1 (en) | Semiconductor device and method for fabricating the same | |
| US6498050B2 (en) | Bipolar transistor, semiconductor light emitting device and semiconductor device | |
| US20160365479A1 (en) | Method of manufacturing n-p-n nitride-semiconductor light-emitting device, and n-p-n nitride-semiconductor light-emitting device | |
| JP2010045396A (ja) | 窒化ガリウム系半導体素子の製造方法 | |
| JPH10335637A (ja) | ヘテロ接合電界効果トランジスタ | |
| US20070008998A1 (en) | Semiconductor light emitting device | |
| WO2005029588A1 (ja) | 窒化物系半導体素子及びその製造方法 | |
| JP2016058693A (ja) | 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法 | |
| JP4444230B2 (ja) | 窒化ガリウム系半導体素子 | |
| JP2005235935A (ja) | 高電子移動度トランジスタ | |
| JP2008016615A (ja) | バイポーラトランジスタ | |
| JP2539268B2 (ja) | 半導体装置 | |
| JP3853341B2 (ja) | バイポーラトランジスタ | |
| US6797996B1 (en) | Compound semiconductor device and method for fabricating the same | |
| JP2790235B2 (ja) | 窒化ガリウム系化合物半導体のｐ型化方法 | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3615068B2 (ja) | ヘテロ接合型窒化物半導体装置 | |
| US20060060132A1 (en) | Production method for thin-film crystal wafer, semiconductor device using it and production method therefor | |
| JP2005136162A (ja) | 化合物半導体素子の製造方法 | |
| JP3723129B2 (ja) | 半導体レーザ装置 | |
| JP4907731B2 (ja) | 半導体装置及びその製造方法 | |
| JP3780984B2 (ja) | 窒化物半導体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050202 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3645233 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |