DE19522351A1 - Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen - Google Patents

Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen

Info

Publication number
DE19522351A1
DE19522351A1 DE19522351A DE19522351A DE19522351A1 DE 19522351 A1 DE19522351 A1 DE 19522351A1 DE 19522351 A DE19522351 A DE 19522351A DE 19522351 A DE19522351 A DE 19522351A DE 19522351 A1 DE19522351 A1 DE 19522351A1
Authority
DE
Germany
Prior art keywords
area
substrate
wider
narrower
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19522351A
Other languages
English (en)
Inventor
Markus Dipl Phys Dilger
Karl Dipl Phys Dr Eberl
Rolf Dipl Phys Dr Haug
Klaus Von Prof Klitzing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften eV filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority to DE19522351A priority Critical patent/DE19522351A1/de
Priority to US08/665,807 priority patent/US5989947A/en
Priority to JP8159773A priority patent/JPH09102616A/ja
Publication of DE19522351A1 publication Critical patent/DE19522351A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/1025—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the point contact type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
    • Y10S977/774—Exhibiting three-dimensional carrier confinement, e.g. quantum dots
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/937—Single electron transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die vorliegende Erfindung betrifft Verfahren zur Herstellung von Quantenstrukturen, insbesondere Quantenpunkten und Tunnelbarrieren, sowie Bauelemente mit solchen Quantenstruk­ turen.
Es besteht ein großes Interesse an der Herstellung von soge­ nannten Einzelelektronentransistoren, welche u. a. ein großes Potential bei der Anwendung von integrierten Schaltkreisen aufweisen. Voraussetzung für die Realisierung eines soge­ nannten Einzelelektronentransistors ist die Schaffung eines Quantenpunkts, d. h. eines Bereiches, in dem die Ladungs­ träger in allen Richtungen von Potentialbarrieren umgeben sind und welcher quantisierte Energieniveaus aufweist.
Durch den Einsatz von Einzelelektronentransistoren können neuartige Logik- und Speicherschaltungen realisiert werden, die es erlauben, komplizierte Verknüpfungen von Daten durchzuführen, die in Standardlogikschaltungen nicht möglich sind. Des weiteren besteht die Möglichkeit einzelne Bits in Form von einzelnen Elektronen zu speichern und zu bearbei­ ten. Darüber hinaus sind Anwendungen in Elektrometern und Detektoren möglich. Das Anwendungsspektrum reicht daher vom Großrechner bis zum Mobiltelefon. Das Marktpotential von Einzelelektronentransistoren zeigt sich u. a. darin, daß weltweit sämtliche Großkonzerne der Halbleiterindustrie auf diesem Gebiet tätig sind, und als Anwendungsbereich praktisch alle Arten von integrierten Schaltkreisen (ICs) in Frage kommen.
Für die industrielle Anwendung müssen die in Einzelelektro­ nentransistoren aktiven Quantenpunkte die folgenden maßge­ benden Anforderungen erfüllen:
  • A) Sie sollten durch ein möglichst einfaches Verfahren, welches im wesentlichen aus Standardprozeßschritten der Bauelementenfertigung aufgebaut ist, herstellbar und mit der üblichen Halbleitertechnologie kombinierbar, d. h. in komplexe Schaltungen integrierbar, sein.
  • B) Die aktiven Quantenpunkte sollten durch nur ein Gate angesteuert werden können, da dadurch eine maximale Packungsdichte auf dem Chip erreicht werden kann.
  • C) Die Kontaktierung der Zuleitungen zu den Quantenpunkten sollten einfach realisierbar sein.
  • D) Die Strukturgröße der Quantenpunkte sollte im Nanometer­ bereich liegen, wobei die Herstellung reproduzierbar sein sollte. Die Begrenzungsflächen der aktiven Quantenpunkte sollten atomar glatt sein, damit die Einzelelektronen und Transistoren auch bei höheren Temperaturen betrieben werden können, d. h. bei Temperaturen oberhalb von 77°K und vorzugsweise bei Umgebungstemperatur.
Zum Stand der Technik wird auf folgende Publikationen verwiesen:
[1] Y. Nagamune et al.
Single electron transport and current quantization in a novel quantum dot structure
[2] R.P. Taylor et al.
Fabrication of nanostructures with multilevel architecture
[3] T. Fujisawa et al.
AlGaAs/InGaAs/GaAs single electron transistors fabricated by focused ion beam implantation
[4] Y. Takahashi et al.
Conductance Oscillations of a Si Single Electron Transistor at Room Temperature.
Zusammenfassend läßt sich zu den Punkten A) bis D) folgendes sagen:
Zu A): Bisher ist kein Verfahren bekannt, welches die defi­ nierte Quantenpunktherstellung ohne die Verwendung von Elektronenstrahllithographie oder FIB-Anlagen erlaubt. Diese Verfahren sind einerseits keine Standardverfahren der Bau­ elementenherstellung, und andererseits ist die Anwendung dieses Verfahrens immer mit einer Schädigung des Materials verbunden, wie aus den Literaturstellen [1], [2] oder [3] ersichtlich.
Zu B): In der Regel werden die aktiven Quantenpunkte der einzelnen Elektronen und Transistoren durch Anlegen von Spannungen an mehreren Gates definiert, wodurch der Platz­ bedarf und die Anfälligkeit der Strukturen stark ansteigt. Weiterhin ist es technologisch sehr schwierig, die zahlrei­ chen Gatespannungen zu stabilisieren. In diesem Zusammenhang wird ebenfalls auf die Literaturstellen [1], [2] und [3] verwiesen.
Zu C): Die Kontaktierung der aktiven Quantenpunkte ist für andere nicht halbleitende Materialsysteme nicht zufriedenstellend gelöst.
Zu D): Die bisher bekannten Verfahren erreichen maximal eine Glattheit der Strukturen, wie sie mit den verwendeten Herstellungsverfahren erreicht werden können, wobei auch hier auf die Literaturstellen [1], [2] und [3] verwiesen wird.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, Ver­ fahren zur Herstellung von Quantenstrukturen bzw. Bauele­ mente mit solchen Quantenstrukturen vorzusehen, welche den Forderungen A) bis D) gerecht sind und darüber hinaus wirtschaftlich und zuverlässig herstellbar sein sollen, wobei die so erzeugten Bauelemente einen hohen Wirkungsgrad und Zuverlässigkeit aufweisen sollen.
Zur Lösung dieser Aufgabe wird verfahrensmäßig erfindungs­ gemäß vorgesehen, daß ein Substrat durch die gezielte Ausbildung von Gräben strukturiert wird, damit zwischen einander gegenüberliegenden Grabenabschnitten Material mit einem Übergang von einem breiteren Bereich zu einem engeren Bereich verbleibt, daß auf das Substrat weiteres Material abgeschieden wird, so daß ein unterschiedliches Wachstum auf den verbleibenden Bereichen des Substrates sich einstellt und im Übergangsbereich zwischen dem breiteren und dem engeren Bereich eine Schrägfläche und im engeren Bereich eine Materialerhöhung gegenüber dem breiteren Bereich entsteht, und daß ein anderes Material bzw. ein Material unterschiedlicher Leitfähigkeit anschließend abgeschieden wird, wodurch eine Tunnelbarriere auf der Schrägfläche und/oder ein Quantenpunkt am oberen Ende der Schrägfläche entsteht.
Das entsprechende Bauelement ist dann gekennzeichnet, durch ein Substrat, das durch darin ausgebildete Gräben derart strukturiert ist, daß zwischen einander gegenüberliegenden Grabenabschnitten Material mit einem Übergang von einem breiteren Bereich zu einem engeren Bereich verbleibt, durch auf dem Substrat abgeschiedenes Material, das im Übergangs­ bereich zwischen dem breiteren und dem engeren Bereich eine Schrägfläche und im engeren Bereich eine Materialerhöhung gegenüber dem breiteren Bereich bildet, und durch ein ande­ res Material bzw. ein Material unterschiedlicher Leitfähig­ keit, das auf der Schrägfläche eine Tunnelbarriere und/oder am oberen Ende der Schrägfläche einen Quantenpunkt bildet.
Ein Alternativverfahren, das dem letztgenannten Verfahren sehr ähnlich ist, mit dem Unterschied, daß die Schrägfläche und sich daher die Tunnelbarriere und der Quantenpunkt im Grabenbereich ausbildet, ist im Anspruch 14 angegeben, während das hierdurch gebildete Bauelement dem Anspruch 41 zu entnehmen ist.
Die vorliegende Erfindung baut auf die bereits bekannte Erkenntnis, daß das epitaxiale Wachstum im Bereich der Kanten von geätzen Graben auf Halbleitersubstrate aufgrund von Oberflächendiffusionsprozessen in der Form erfolgt, daß Schrägflächen an den Kanten der geätzten Graben entstehen. Es ist bekannt, daß wenn zwei Graben parallel zueinander verlaufen, die Schicht, die sich bei epitaktischem Wachstum auf der Oberfläche des Substrats zwischen den beiden Graben bildet, bei geeigneter Wahl der Wachstumsbedingungen im Querschnitt eine Trapezform annimmt.
Die vorliegende Erfindung benützt aber anstelle von zwei parallel zueinander verlaufenden Gräben solche, die zueinander einen besonderen Verlauf aufweisen, um hierdurch das Substrat gezielt zu strukturieren und die Ausbildung von Schrägflächen in einer besonderen Art und Weise zu steuern, so daß Tunnelbarrieren und/oder Quantenpunkte entstehen. Die Wachstumsverhältnisse lassen sich anhand eines konkreten Beispiels genauer erklären.
Für dieses Beispiel gehen wir davon aus, daß zwei rechtecki­ ge Gräben vorgesehen werden, welche Spitz an Spitz einander gegenüberstehen und voneinander einen Abstand aufweisen, welcher beispielsweise 1 bis 2 µ betragen kann. In Drauf­ sicht gesehen, hat das Substrat zwischen den zwei geätzten rechtwinkeligen Gräben dann in etwa die Form von zwei Dreiecken, welche Spitz an Spitz stehen und im spitzen Bereich einander überlappen, d. h. es wird ein Materialsteg gebildet, der zunächst konvergiert bis zu einer engsten Stelle zwischen den Spitzen der beiden Gräben und danach wieder divergiert. Von diesem Materialsteg kann man sagen, daß er von einem breiteren Bereich über einen konvergieren­ den Übergangsbereich zu einem engeren Bereich und dann über einen zweiten divergierenden Übergangsbereich zu einem zweiten breiteren Bereich führt. Wird nun durch das Abscheiden von weiterem Material auf das so strukturierte Substrat ein epitaktischer Wachstumsprozeß eingeleitet, so bildet sich im Bereich der engsten Stelle zwischen den Spitzen der einander gegenüberliegenden Gräben eine Materialerhöhung mit Schrägflanken, welche zu den Spitzen der Gräben führen und jeweilige Schrägflächen, die von der Materialerhöhung im engeren Bereich schräg nach unten bis zu der minimalsten Höhe in den breiteren Bereichen verlaufen. D.h. es entsteht eine Art pyramidisches Wachstum, das gezielt ausgenutzt werden kann, um besondere Quantenstruk­ turen zu erzeugen.
Wird nämlich vor Fertigstellung der Pyramide ein anderes Material bzw. eine materialunterschiedliche Leitfähigkeit auf das Substrat abgeschieden, so entsteht an den Schräg­ flächen eine verhältnismäßig enge Schicht, während an der Spitze der Pyramide diese Schicht die Pyramidenform auf­ weist. Die verhältnismäßig dünnen Schichten des weiteren Materials auf den Schrägflächen stellen jeweilige Tunnel­ barrieren dar, während die pyramidenförmige Anhäufung des weiteren Materials am oberen Ende der Schrägfläche einen Quantenpunkt bildet.
Die verhältnismäßig dünnen Schichten auf den Schrägflächen sind links und rechts von den Gräben begrenzt und können beispielsweise durch Elektroden in den breiteren Bereichen des Steges kontaktiert werden. In den jeweiligen rechtwinke­ ligen Gräben können auch Gateelektroden angebracht werden, welche von den Wänden der Gräben einen Abstand aufweisen und imstande sind, den Füllzustand des Quantenpunktes zu steuern. Es ist nicht notwendig zwei Gateelektroden vorzuse­ hen, sondern es genügt eine Gateelektrode innerhalb der Umgrenzung von nur einem der geätzten Gräben vorzusehen. Auf diese Weise erhält man eine Struktur, welche als Transistor betrieben werden kann, wobei die Kontaktierung des einen breiteren Bereichs eine Source-Elektrode bildet und die Kontaktierung des anderen breiteren Bereichs eine Drain- Elektrode schafft, und die Gateelektrode bzw. die Gateelek­ troden den leitfähigen Pfad zwischen der Source- und Drain­ elektrode steuert. Das Ferminiveau des Quantenpunktes kann dann durch die an die Gateelektrode angebrachte Steuer­ spannung angehoben oder herabgesenkt werden, und zwar so, daß bei Ausrichtung des quantisierten Energieniveaus mit dem Energieniveau in den Tunnelbarrieren, Elektronen durch den so gebildeten Kanal transportiert werden können, bei fehlender Ausrichtung des Energieniveaus jedoch Elektronen in den quantisierten Energieniveaus im Quantenpunkt festge­ halten werden, und der Pfad bzw. Kanal von der Sourceelek­ trode zu der Drainelektrode sperren.
Im Regelfall wird das weitere Material nicht in Form eines Einzelmaterials oder einer einzigen Materialzusammensetzung abgeschieden, was aber grundsätzlich möglich wäre, sondern es wird zur Ausbildung von Pufferschichten in Form von mehreren abwechselnden Schichten zweier unterschiedlicher Materialzusammensetzungen abgeschieden.
Aus der vorherigen Beschreibung geht hervor, daß auf die beiden Schrägflächen Tunnelbarrieren und am oberen Ende der Schrägflächen ein Quantenpunkt entstehen bzw. entsteht. Diese besondere Ausführungsform kommt dann zustande, wenn, wie beschrieben, der Steg des Materials zwischen den beiden Gräben von einem breiteren Bereich über einen konvergieren­ den Übergangsbereich zu einem engeren Bereich und von dort über einen divergierenden Übergangsbereich zu einem breite­ ren Bereich verläuft. Wird lediglich ein divergierender Übergang von dem einen breiteren Bereich zu dem engeren Bereich oder ein divergierender Übergang von einem engeren Bereich zu einem breiteren Bereich vorgesehen, so entsteht lediglich eine Schrägfläche mit einer Tunnelbarriere auf der Schrägfläche. Diese Quantenstruktur ist aber für sich schon nützlich, da eine Gateelektrode zur Steuerung der im Bereich der Schrägfläche ausgebildeten dritten Tunnelbarriere vorgesehen werden kann, und zwar entweder in Form einer oberhalb des anderen Material angeordneten, von diesem durch mindestens eine isolierende Schicht getrennten und im Übergangsbereich die Tunnelbarriere zumindest teilweise überdeckenden Gateelektrode oder in Form einer auf der Rückseite des Substrats angeordneten Gateelektrode.
Es wäre auch möglich, diese Tunnelbarriere mit einer In-Plane-Gateelektrode anzusteuern, welche in einem von einem der Grabenabschnitte umgrenzten Bereich angeordnet ist.
Bei einer solchen Ausbildung werden sowohl der breitere Bereich am unteren Ende der Tunnelbarriere als auch der engere Bereich am oberen Ende der Tunnelbarriere kontaktiert und die Tunnelbarriere durch Ansteuerung durch die Gateelektrode so beeinflußt, daß sie entweder leitend oder gesperrt ist.
Obwohl im vorhergehenden Beispiel die Gräben die Form von einander Spitz an Spitz gegenüberstehenden rechten Winkeln hatten, können die Begrenzungslinien der Gräben zur Ausbil­ dung der strukturierten Bereiche des Substrats auch andere Formen haben, beispielsweise die Form von zwei einander Spitz an Spitz gegenüberstehenden, voneinander beabstandeten Ecken oder die Form einer geraden Linie und einem dieser im Abstand gegenüberliegenden Winkel, oder die Form zweier zueinander gekrümmten, voneinander beabstandeten Linien, oder die Form zweier einander gegenüberliegenden und voneinander beabstandeten Teilen von Rechtecken oder Polygonen bildenden Linien aufweisen.
Diese verschiedenen möglichen Formen können dazu führen, daß der breitere Bereich und der engere Bereich, wie auch die Übergangsbereiche sehr kurz sind oder langgestreckt sind, wodurch die genaue Topologie der erzeugten Strukturen inner­ halb von weiteren Grenzen variiert werden kann. Es ist beispielsweise auch möglich, durch gezielte Gestaltung der Begrenzungslinien der Gräben, ggf. auch im Zusammenhang mit anderen Maßnahmen, wie beispielsweise die Wahl des abgeschiedenen Materials und die Temperatur des Verfahrens, den Wachstumsprozeß so zu steuern, daß nur ein Quantenpunkt am oberen Ende der Pyramide entsteht, die Tunnelbarrieren jedoch entfallen. Eine Struktur dieser Art wäre beispielsweise bei optischen Anwendungen nützlich.
Es ist nicht nur möglich, die angesprochene Pyramidenstruk­ tur auf den Stegbereich zwischen zwei Gräben zu erzeugen, sondern eine solche Pyramidenstruktur kann auch bei entspre­ chender Profilierung der Gräbenabschnitte wie in Anspruch 14 angegeben, im Bereich der Gräben selbst erzeugt werden.
Die direkte Synthese von Tunnelbarrieren und Quantenpunkten durch epitaktisches Überwachsen von vorstrukturierten Sub­ straten entsprechend der Erfindung ermöglicht die reprodu­ zierbare Herstellung von Tunnelbarrieren und Quantenpunkten mit einer Größe im Nanometerbereich, wobei die Quantenpunkt­ größe um Größenordnungen kleiner ist als die Strukturgröße, die durch das Lithographieverfahren zur Herstellung der Gräben vorgegeben wird. Für die Qualität der so hergestell­ ten Quantenstrukturen ist im wesentlichen entscheidend, daß zur Herstellung der atomaren Struktur atomare Diffusionspro­ zesse herangezogen werden, wodurch die Herstellung von Quantenstrukturen mit atomar glatten Berandungsflächen eingebettet in eine Matrix möglich wird.
Das neue Verfahren zeichnet sich vor allem durch seine Ein­ fachheit bei der Herstellung der aktiven Quantenpunkte von einzelnen Elektronentransistoren aus. So werden die aktiven Quantenpunkte durch das epitaktische Überwachsen einer Engstelle auf einem vorstrukturierten Substrat realisiert. Die Herstellung dieser Engstelle kann mit optischer Litho­ graphie erfolgen, wobei die Strukturierung ebenfalls durch einen Standardprozeß, z. B. durch ein Trockenätzverfahren erfolgen kann. Wird die so hergestellte Engstelle epitak­ tisch überwachsen, wobei sich durch geeignete Wahl der Schichtkomposition sowie der Wachstumsbedingungen die Größe des sich beim Wachstum an der Engstelle gebildeten Quanten­ punktes sowie der Tunnelbarrieren definiert einstellen läßt. Die selbst organisierte Bildung des Quantenpunktes an der Engstelle basiert auf dem Prinzip, daß beim Schichtwachstum Oberflächen sich an den Rändern des vorstrukturierten Substrats ausbilden, die gegenüber der Substratoberfläche verkippt sind. Oberflächendiffusionsprozesse bewirken nun, daß das Schichtwachstum auf diesen verkippten Oberflächen reduziert wird, während es auf Oberflächen parallel zur Substratoberfläche erhöht wird. In der Mitte der Engstelle wird die Wachstumsrate senkrecht zur Substratoberfläche am stärksten erhöht, da hier Diffusionsprozesse von zwei verkippten Seitenfacetten zur Wachstumsratenerhöhung beitra­ gen. Dadurch läßt sich in der Mitte der Engstelle ein gegen­ über der Restoberfläche erhöhtes Plateau realisieren. Wird nun die aktive Schicht aufgewachsen, so wird, durch Oberflä­ chendiffusionsprozesse von Atomen von den Seitenfacetten auf das Plateau auf diesem Plateau ein Quantenpunkt gebildet. Dieser Quantenpunkt weist in Wachstumsrichtung eine größere Dicke auf als die Dicke der Epitaxieschicht im Bereich von Drain und Source und kann durch weiteres Wachstum vollstän­ dig in eine Matrix eingebettet werden. Durch das reduzierte Wachstum auf den Seitenfacetten können auf diesen die angesprochenen Tunnelbarrieren realisiert werden.
Der so hergestellte Quantenpunkt hat eine Größe im Nanometer­ bereich, weist atomar glatte Randflächen auf, ist zur Ver­ meidung von störenden Oberflächeneffekten in eine isolieren­ de Matrix eingebunden und kann leicht durch die ebenfalls beim Wachstum gebildeten Zuleitungen be- und entladen werden. Zur Steuerung dieses einzelnen Elektronentransistors reicht ein einzelnes Gate vollständig aus, wobei dieses entweder seitlich direkt beim Überwachsen oder Top- oder Backgate realisiert werden kann. Das neue Verfahren erlaubt auch die Realisierung von mehreren gekoppelten Quantenpunk­ ten in einem Arbeitsschritt, wodurch die Herstellung komplexer Logikschaltungen und Detektoren ermöglicht wird.
Das neue Verfahren bietet in allen Punkten A bis D Vorteile. Im Hinblick auf Punkt A sind alle Prozeßschritte Standard­ schritte in der industriellen Produktion von Halbleiterbau­ elementen und lassen sich daher in geeigneter Weise in dem Gesamtherstellungsprozeß von höchst integrierten Schalt­ kreisen einbinden. Als Lithographieverfahren ist optische Lithographie ausreichend, die den Vorteil hat, das Material nicht zu schädigen. Das Verfahren läßt sich auf verschiedene Materialsysteme wie GaAs, InGaAs, InP, SiGe sowie verwandte Halbleitersysteme anwenden und ist damit sowohl für optische Bauelemente, Elektronen und Elektrometer als auch für Logikschaltungen anwendbar.
Im Hinblick auf Punkt B öffnet das neue Verfahren den Weg von Höchstintegration von einzelnen Elektronentransistoren, da das "Confinement" des aktiven Quantenpunktes bereits vorgegeben ist und zur Ansteuerung des Einzelelektronentran­ sistors ein Gate vollständig ausreicht.
In Bezug auf Punkt C ist die Herstellung von Kontakten mit einem auf optische Lithographie basierenden Standardverfahren möglich.
Schließlich wird zu Punkt D ausgeführt, daß das neue Ver­ fahren Diffusionsprozesse auf atomar glatten Skala nutzt, die dazu beitragen, daß sämtliche Grenzflächen atomar glatt sind. In der Regel bilden sich bei diesen Diffusionspro­ zessen kristallographische Ebenen aus, die einer dichtest gepackten Ebene entsprechen z. B. {111}, {311}-Ebenen und somit als Begrenzungsflächen besonders geeignet sind, wie auch TEM-Untersuchungen gezeigt haben. Da das Schichtwachs­ tum nach der Strukturierung erfolgt, wird der aktive Quan­ tenpunkt keine Bestrahlung (z. B. bei der Elektronenstrahl­ belichtung) oder sonstigen schädigenden Einflüssen (wie z. B. beim Ätzen oder FIB-Schreiben) ausgesetzt. Kleinere Störun­ gen des vorstrukturierten Ausgangssubstrats werden durch die Oberflächendiffusionsprozesse weitgehend eliminiert, so daß sie keinen Einfluß mehr auf den Quantenpunkt haben.
Ein besonderer Vorteil des neuen Verfahrens ist, daß es keine prinzipielle minimale Größe des Quantenpunktes gibt, da sich der Quantenpunkt durch einen Selbstorganisationsprozeß bildet und seine Form nicht vorge­ geben werden muß. Weiterhin ermöglicht dieses Verfahren die vollständige Einbettung des Quantenpunktes in eine Matrix, so daß einerseits keine störenden Oberflächenzustände auftreten und andererseits das Confinement genau eingestellt werden kann. Der entscheidende Vorteil ist aber, daß zur Herstellung atomarer Strukturen atomare Prozesse (Oberflä­ chendiffusionsprozesse) ausgenützt werden. Damit wird die Herstellung atomar glatter Flächen mit verschiedenen kristallographischen Orientierungen möglich.
Besonders bevorzugte Ausführungsformen des erfindungsgemäßen Verfahrens bzw. des erfindungsgemäßen Bauelementes und aus diesen hergestellten, integrierten Schaltungen gehen aus den Unteransprüchen hervor.
Die Erfindung wird nachfolgend näher erläutert anhand der Zeichnung, in welchen zeigen:
Fig. 1 eine schematische Draufsicht auf ein Substrat zur Erläuterung des Grundkonzepts der Erfindung,
Fig. 2 einen Querschnitt durch das Substrat der Fig. 1 an der Schnittebene II-II,
Fig. 3 einen Querschnitt durch das Substrat der Fig. 1 an der Schnittebene III-III,
Fig. 4 das Ergebnis einer die Coulomb-Blockade zeigenden Messung an einem konkreten Bauelement in Form eines Transistors entsprechend den Fig. 1 bis 3,
Fig. 5 eine Querschnittszeichnung ähnlich einem Teil der Fig. 2 zur Erläuterung der an der Schrägfläche ausgebildeten Tunnelbarriere mit einem Backgate zur Steuerung derselben,
Fig. 6 eine Zeichnung ähnlich der Fig. 5, jedoch mit einem Topgate zur Steuerung der Tunnelbarriere,
Fig. 7 eine alternative Ausgestaltung von Gräben zur Ausbildung von Quantenpunkten an Engstellen innerhalb der Gräben,
Fig. 8 einen Querschnitt durch das Substrat der Fig. 7 nach der erfolgten Ausbildung eines Quantenpunktes, und zwar in der Schnittebene VIII-VIII gesehen,
Fig. 9 eine Zeichnung entsprechend der Fig. 8, jedoch an der Schnittebene IX-IX der Fig. 7 gesehen,
Fig. 10 eine Schnittzeichnung ähnlich der Fig. 8, jedoch an der Schnittebene X der Fig. 7 gesehen,
Fig. 11 eine schematische Darstellung einer Reihenschaltung,
Fig. 12 eine schematische Darstellung einer Parallelschaltung,
Fig. 13 eine schematische Darstellung eines Arrays,
Fig. 14 eine schematische Darstellung eines Bauelementes zur Ladungsmessung (Elektrometer),
Fig. 15 das Ersatzschaltbild des Bauelementes nach Fig. 14,
Fig. 16 eine schematische Darstellung eines optoelektronischen Bauelementes in Form eines optischen Detektors,
Fig. 17 eine schematische Darstellung eines Bauelementes in Form eines Transistors mit einem geschlossenen Widerstand.
Fig. 18 eine schematische Darstellung der Ausbildung eines Quantendrahtes benachbart zur Kante eines länglichen Grabens.
Fig. 19A-C Atomkraftmikroskopaufnahmen der Oberflächen­ topographie einer erfindungsgemäßen Struktur entsprechend den Fig. 1 bis 3.
Bezugnehmend auf Fig. 1 sieht man eine Draufsicht auf ein Substrat 10, das entsprechend der Erfindung mittels zweier Gräben 12 und 14 strukturiert wurde, wobei anschließend mehrere Schichten auf das so strukturierte Substrat abge­ schieden werden, wie aus den Fig. 2 und 3 genauer hervor­ geht.
Aus Fig. 1 ist zunächst zu sehen, daß sowohl der Graben 12 als auch der Graben 14 etwa U-förmig ausgebildet sind und im Bodenbereich der jeweiligen U-Form die Gestalt eines rechteckigen Winkels 16 bzw. 18 aufweisen, welche Spitz an Spitz aufeinanderzuweisen, jedoch voneinander einen Abstand aufweisen, welcher beispielsweise 0,5 µ betragen kann. Durch diese U-Formen der zwei Gräben 12 bzw. 14 verbleiben innerhalb der äußeren Begrenzung der U-Form zwei Stegberei­ che 20, 22, welche in Fig. 2 gezeigt sind und auf welchen schließlich die Gateelektroden 24, 26 der Fig. 1 aufge­ bracht sind. Auch zwischen den einander gegenüberliegenden Gräben liegt ein erhöhter Stegbereich 28 vor, welcher ebenfalls aus Fig. 2 hervorgeht.
Auf das so strukturierte Substrat, welches im vorliegenden Beispiel aus GaAs besteht, werden nun, wie aus Fig. 2 und 3 ersichtlich, abwechselnd Schichten aus weiterem Material zweier verschiedener Zusammensetzungen abgeschieden, und zwar besteht die erste Schicht 30 aus Galliumarsenid, die zweite Schicht 32 aus Aluminium-Galliumarsenid, die dritte Schicht 34 aus weiterem Galliumarsenid, die vierte Schicht 36 aus Aluminium-Galliumarsenid, die sechste Schicht 38 aus weiterem Galliumarsenid, die siebte Schicht 40 aus diesmal n-dotiertem Aluminium-Galliumarsenid und die oberste Schicht 42 wiederum aus Galliumarsenid. Aufgrund der Modulationsdo­ tierung der Schicht 40 entsteht an der Grenzfläche zur Schicht 38 ein zweidimensionales Elektronengas.
Bei einem praktischen Beispiel werden weitaus mehrere abwechselnde Schichten vorzugsweise vorgesehen. In einem konkreten Beispiel ist der Schichtaufbau wie folgt:
Zuerst wird auf ein übliches (100) GaAs-Substrat eine Schicht von 100 Å Dicke aus GaAs bei 520°C aufgewachsen und die Temperatur wird dann auf 570°C erhöht, um die Struktur auszuheilen (Anneal-Vorgang). Daraufhin wird eine 35-perio­ dige Übergitterpufferstruktur bei 540° abgeschieden, wobei jede Periode aus einer 19 Å dicken Schicht aus AlAs und einer 38 Å-GaAs-schicht besteht. Anschließend wird die GaAs- Schicht 38 von 200 Å Dicke auf das Substrat aufgewachsen. Hierauf wird die AlGaAs-Schicht 40 abgeschieden, wobei die ersten hundert Angström dieses Materials undotiert ist und eine sogenannte Spacer-Schicht darstellt und die folgende Schicht von 400 Å Dicke Si-dotiert ist, so daß eine 2 DEG mit einer zweidimensionalen Ladungsdichte von 4.4×10¹¹ cm-2 und einer Beweglichkeit µ = 7600 cm² volt secs bei Zimmer­ temperatur im unstrukturierten Bereich der Probe entsteht. Auch die Dickenangaben gelten für den unstrukturierten Bereich des Substrats. Schließlich wurde als Abdeckschicht 42 eine GaAs-Schicht mit einer Dicke von 50 Å aufgebracht. Diese vielen Schichten sind der Einfachheit halber in den Fig. 2 und 3 nicht gezeigt. Schließlich würde es aber auch ausreichen, die hier gezeigten Schichten 30 bis 34 voll­ ständig durch Galliumarsenid auszubilden und auf die Übergitterpufferschichten zu verzichten.
Man merkt, daß die gleiche Schichtfolge auch in den Gräben erfolgt. Diese sollten so tief sein, daß die Auffüllung durch die Schichtfolge nicht zu der Oberfläche des Substrats 20 reicht und die elektrischen Eigenschaften des Bauelements nicht beeinflußt wird.
Man sieht aus den Fig. 2 und 3, daß die auf dem Substrat abgeschiedenen Schichten eine Art Pyramide bilden, und zwar mit einer besonderen Struktur. Aus Fig. 3 ist ersichtlich, daß die obere Begrenzung der Schicht 36 zwei Schrägflächen 44, 46 bildet, wobei die Schichten des auf diesen schräg­ flächen abgelagerten Materials in Form einer GaAs-Schicht relativ schmal ist, wodurch entsprechende Tunnelbarrieren 48 und 50 entstehen. In der Mitte unmittelbar unterhalb der Spitze der Pyramide befindet sich ein Quantenpunkt 52 mit in etwa dreieckigem Querschnitt in Fig. 3, wobei der gleiche Punkt 52 in der Fig. 2 ebenfalls dreieckigen Querschnitt aufweist und der Punkt als Ganzes wiederum als kleine Pyra­ mide zu betrachten ist. Seitlich sind die Tunnelbarrieren 48 und 50 durch die Gräben begrenzt.
Aus den Fig. 1 und 3 geht weiterhin hervor, daß die Schicht 40 zur Ausbildung von Drain- und Sourceelektroden 54, 56 kontaktiert werden kann.
Die Energieniveaus im Quantenpunkt 52 können durch das Anlegen einer Steuerspannung an eine der Gateelektroden 24 bzw. 26 gesteuert werden. Durch die Anlegung von unterschied­ lichen Spannungen an den Source- und Drainelektroden 54 und 56 und geeigneter Spannung an die Gateelektrode kann man die quantisierten Energieniveaus im Quantenpunkt mit den jewei­ ligen Ferminiveaus der Source- und Drain-Bereiche ausrich­ ten. Hierdurch können einzelne Elektronen in die quantisier­ ten Energiezustände des Quantenpunktes vom Source-Bereich aufgenommen werden, und aus diesen Niveaus zu dem Drain-Be­ reich und der Drain-Elektrode 56 gelangen. Es handelt sich hier um einen Quantentransport von einzelnen Elektronen, wie durch die Fig. 4 nachgewiesen wird, welche das Ergebnis einer konkreten Messung an einem entsprechenden praktisch erprobten Bauelement zeigt. Hier wird auf der Ordinate die Transkonduktanz σ in mikro Sieverts aufgezeichnet, während auf der Abscissa die Gatespannung UBG in Volt angegeben wird. Die jeweiligen Spitzen zeigen Spannungen, bei denen der so gebildete Transistor leitend wird, während für Gatespannungen zwischen den Spitzen der Transistor gesperrt ist. Der coulomb-Blockade-Effekt ist hierdurch nachgewiesen.
Obwohl das soeben erörterte Beispiel im Galliumarsenid/Alu­ minium-Galliumarsenid System realisiert ist, kann das gleiche Prinzip bei anderen Verbindungshalbleitersystemen der Gruppe III-V oder der Gruppe II/VI realisiert werden und es können auch Halbleiter der Gruppe IV, beispielsweise Silizium (mit unterschiedlicher Dotierung von einzelnen Schichten) oder das Silizium/Germanium System ebenfalls auf diese Weise realisiert werden. Auch besteht die Möglichkeit, das Material des Quantenpunktes 52 und der Tunnelbarrieren 48, 50 aus unterschiedlichem Material zum gewählten System zu erzeugen, beispielsweise aus metallischem Indium.
In dem oben angegebenen Beispiel werden zwei Tunnelbarrieren mit einem dazwischen angeordneten Quantenpunkt verwendet, um einen Transistor zu erzeugen. Hierfür wird zwischen den einander gegenüberliegenden Gräben 12, 14 der Materialsteg 28 so gestaltet, daß er von einem breiteren Bereich 60 mittels eines Übergangbereiches 62 zu einem engeren Bereich 64 unmittelbar zwischen den einander gegenüberliegenden Spitzen 16, 18 und einen zweiten divergierenden Übergangs­ bereich 66 zu einem zweiten breiteren Bereich 68 führt. Hierdurch werden die Tunnelbereiche in den Übergangsberei­ chen 62 und 66 ausgebildet, während der Quantenpunkt 52 sich im Spitzenbereich der Pyramide zwischen den einander gegenüberliegenden Spitzen der Gräben 12, 14 befindet.
Es ist aber auch möglich, lediglich eine Tunnelbarriere vorzusehen und diese mittels einer entsprechenden Gateelek­ trode zu steuern. Da die Tunnelbarriere hierdurch zwischen einem leitenden Zustand und einem sperrenden Zustand umge­ schaltet werden kann, wird auch hier im Prinzip eine steuer­ bare Diode oder ein steuerbares Schaltelement realisiert, welche bzw. welches ja auch schließlich als Transistor betrachtet werden kann.
Um diesen Punkt näher zu erläutern, zeigt die Fig. 5 zunächst eine weitere Ausführungsform mit einem Substrat 10, welches lediglich eine Stufe 11 aufweist, welche quer zur Ebene der Darstellung verläuft. Während epitaxischem Wachs­ tum entsteht benachbart zur Kante 9 ein schräger Verlauf der Schichten, ähnlich wie in der rechten Hälfte der Fig. 2, so daß bei einer Schichtfolge der bisher beschriebenen Art eine Tunnelbarriere 49 entsteht. Die durch das epitaxische Wachstum erzeugte 2 DEG 51 schafft eine Verbindung zu Source- und Drainelektroden 54, 56 an beiden Enden der Tunnelbarriere. Zur Steuerung der Leitfähigkeit der Tunnel­ barriere wird hier eine Gateelektrode in Form eines Back- Gates 15 auf der Rückseite des Substrats aufgebracht.
Fig. 6 zeigt eine Tunnelbarriere 49 im Bereich der Schrägfläche, die auf einem Steg zwischen zwei Gräben entsteht, wenn diese die Gestalt der unteren Hälfte der Fig. 1 aufweisen, d. h. der Steg hat einen Übergang 62 von einem breiteren Bereich 60 zu einem engeren Bereich 64. Die beim Aufwachsen der bisher beschriebenen Schichtfolge entstehende Tunnelbarriere 47 kann von einem Top-Gate 13 gesteuert werden. Auch hier käme eine Gateelektrode in Form eines Back-Gate oder eines In-Plane-Gates in Frage.
Die Fig. 7 zeigt eine alternative Möglichkeit zur Realisie­ rung des Erfindungsgedankens.
Aus der Fig. 7 sieht man nämlich ein Substrat 100, das durch die gezielte Ausbildung von einandergrenzenden Grabenberei­ chen 102 und 104 strukturiert wurde. Es verbleiben zwei Stegbereiche 106 und 108, wobei in diesem Beispiel die Seitenwände der Grabenbereiche 102 und 104 nicht senkrecht zu den Böden der Grabenbereiche 102, 104 sondern schräg dazu verlaufen, welche die Ausbildung der erfindungsgemäß er­ wünschten Pyramidenstruktur bevorzugt. Bei dieser Ausführung gemäß Fig. 7 wird diese Pyramidenstruktur bei der Ablagerung der abwechselnden Schichtfolge nicht auf die Stegbereiche 106, 108, sondern in den Grabenbereichen 102, 104 des Sub­ strats an der Engstelle gebildet. Es stellt sich nämlich hier ein unterschiedliches Wachstum ein, so daß, wie durch die Zeichnungen der Fig. 8, 9 und 10 gezeigt, im Übergangsbe­ reich 110 zwischen dem breiteren 112 und dem engeren 114 Bereich der Graben eine Schrägfläche 116 und im engeren Bereich eine Materialerhöhung 118 gegenüber dem breiteren Bereich entsteht. Auch hier wird anschließend ein anderes Material 120 bzw. ein Material unterschiedlicher Leitfähig­ keit abgeschieden, wodurch eine Tunnelbarriere auf der Schrägfläche 116 und/oder ein Quantenpunkt 122 am oberen Ende der Schrägfläche entsteht. Auch hier können Source- und Drainelektroden 124, 126 sowie eine Gateelektrode vorgesehen werden. Die so erhaltene Pyramidenstruktur ist schließlich der Pyramidenstruktur des Ausführungsbeispiels der Fig. 1 bis 3 sehr ähnlich, wird jedoch im Grabenbereich anstatt auf einem Steg zwischen zwei benachbarten Grabenbereichen realisiert. Die gleichen Materialsysteme und Überlegungen gelten hier wie für das Beispiel der Fig. 1 bis 3.
Die Abbildung der Fig. 11 zeigt eine sägezahnförmige Ausbil­ dung zweier, im wesentlichen zueinander parallel verlaufen­ der Gräben 12 und 14, wodurch Quantenpunkte 52 jeweils zwischen einander gegenüberliegenden Spitzen 16, 18 der sägezahnförmig gebildeten Gräben ausgebildet werden, wobei Tunnelbarrieren links und rechts von jedem Quantenpunkt auch gebildet werden, hier jedoch der Einfachheit halber nicht gezeigt werden. Eine Gateelektrode 24 kann für jeden solchen Quantenpunkt vorgesehen werden. Man kann sich diese Reihen­ schaltung beispielsweise als eine Art Shift-Register vorstel­ len. Es werden hier Source- und Drainelektroden 54, 46 links und rechts von der gezeigten Reihenschaltung vorgesehen.
Die Fig. 12 zeigt eine Anordnung, bei der drei sich im wesentlichen parallel zueinander verlaufenden Gräben 12, 14 und 17 bei entsprechender Gestaltung eine Parallelschaltung bilden.
Der mittlere Grabenbereich 14 weist eine eckige Begrenzung 150 auf, welche gegenüber der hierzu symmetrisch ausgebil­ deten eckigen Begrenzung 152 des Grabens 12 im Abstand von diesem angeordnet ist. Hierdurch wird eine Struktur gebildet, welche der Struktur der Fig. 1 bis 3 sehr ähnlich ist, d. h. ein erster breiterer Bereich 60 geht über einen ersten konvergierenden Übergangsbereich 62 in einen zwischen den einander gegenüberliegenden Spitzen der Gräben gebilde­ ten ersten engeren Bereich 64 über, welcher anschließend über einen zweiten divergierenden Übergangsbereich 66 in einen zweiten breiteren Bereich 68 übergeht. Die Struktur auf der anderen Seite des mittleren Grabens 14 ist entspre­ chend ausgebildet, wodurch hier ein dritter breiterer Bereich 60A über einen dritten konvergierenden Übergangs­ bereich 62A in einen zweiten engeren Bereich 64A übergeht, welcher schließlich über einen divergierenden vierten Übergangsbereich 66A in einen vierten breiteren Bereich 68A führt. Es werden Gateelektroden 12 in den beiden Grabenbe­ reichen 12 und 15 vorgesehen und ein weiteres Kopplungsgate oder weiterer Quantenpunkt befindet sich auf einem Stegbe­ reich in der Mitte des mittleren Grabens 14.
Die Fig. 13 zeigt, wie durch mehrere rautenförmige Gräben 160, die in einer Matrixanordnung in Reihen und Spalten angeordnet werden, ein Array gebildet werden kann, wobei Quantenpunkte 52 zwischen den einander zugewandten spitzen Ecken von benachbarten geätzten Gräben ausgebildet werden.
Es versteht sich, daß die Quantenpunkte und Tunnelbarrieren der Fig. 11, 12 und 13 nur dann entstehen, wenn auf die geätzten Substrate ein Schichtaufbau vorgenommen wird, so wie vorher beschrieben.
Wie vorhin erwähnt, ist es nicht erforderlich, die Struktu­ rierung des Substrats durch zwei Spitz an Spitz stehenden Grabenbereiche vorzunehmen. Eine alternative Möglichkeit der Strukturierung des Substrats ist in Fig. 14 schematisch angedeutet, wobei der Graben 12 ein langgestreckter Graben mit einem spitzen Bereich 16 aufweist, während der Graben 14 die Form eines Grabens mit zueinander parallelen geraden Wänden hat. Nach der Abscheidung von weiterem Material entsprechend der Fig. 1 bis 3 entsteht zwischen der Spitze 16 des Grabens 12 und dem Graben 14 eine Pyramidenstruktur mit einem Quantenpunkt 52 an der Engstelle in der Nähe der Spitze 16. Das Bezugszeichen 24 deutet auch hier auf eine Gateelektrode. Auch hier sind Source- und Drainelektroden 54, 56 vorgesehen.
Die Struktur entspricht schließlich weitestgehend der Struktur der Fig. 1 bis 3, weshalb auch hier die gleichen Bezugszeichen verwendet werden. Auch hier liegt ein erster breiterer Bereich 60, ein erster konvergierender Übergangsbe­ reich 62, ein engerer Bereich 64, ein zweiter divergierender Übergangsbereich 66 und ein zweiter breiterer Bereich 68 vor. Das in Fig. 14 schematisch gezeigte Bauelement, dessen Ersatzschaltbild aus Fig. 15 hervorgeht, kann zur Ladungs­ messung herangezogen werden. Wie aus der Fig. 15 hervorgeht, ist die Gateelektrode 24 kapazitiv 53 mit dem Quantenpunkt 52 gekoppelt, so daß Ladungsträger, die aufgrund kapazitiver Kopplung der Gateelektrode mit der zu messenden Ladung ent­ stehen, die Energieniveaus im Quantenpunkt ansteuern und hierdurch die Leitfähigkeit des zwischen den Drain- und Sourceelektroden 54, 56 ausgebildeten Kanals steuern. Links und rechts vom Quantenpunkt 52 sind auch hier Tunnelbarrie­ ren 50, 48 vorgesehen, welche den leitfähigen Kanal bilden, wie ebenfalls aus dem Ersatzschaltbild der Fig. 15 hervor­ geht.
Auch die Fig. 16 zeigt eine Struktur, die weitestgehend der Struktur der Fig. 14 entspricht, weshalb auch hier die glei­ chen Bezugszeichen verwendet werden. Hier ist das Bauelement aber als optischer Detektor ausgebildet, weshalb eine etwas flächigere Ausbildung der Gateelektrode vorgesehen wird. Fällt Licht auf die Gateelektrode 24, so erzeugt sie Ladungs­ träger, welche wiederum die Lage der Energieniveaus im Quantenpunkt 52 steuern und die Leitfähigkeit im Kanal zwischen den Drain- und Sourceelektroden 54, 56 steuert. Der gleiche Detektor kann auch für die Messung von elektromagne­ tischen Strahlungen verschiedener Art verwendet werden.
Die Fig. 17 zeigt eine Ausgestaltung von zwei Gräben 12 und 14, welche nützlich ist, um die Verbindung eines Quanten­ punkts 52 (Transistor) mit einem Quantendraht 200 (Wider­ stand) zu erzeugen, welche zur Realisierung von integrierten Transistorschaltungen genützt werden kann.
Hier bilden die zwei einander gegenüberliegen Gräben 12 und 14 zunächst einen breiteren Bereich 60, dann einen konvergie­ renden Übergangsbereich 62, einen engeren Bereich 64, einen divergierenden zweiten Übergangsbereich 66 und einen zweiten breiteren Bereich 68. Dieser wird dann von einem zweiten konvergierenden Übergangsbereich 162 gefolgt, der in einen langgestreckten engeren Bereich 164 mündet, der sich zwi­ schen zwei Grabenkanten befindet, die parallel zueinander und im Abstand voneinander verlaufen. Dieser engere Bereich 164 geht schließlich über einen weiteren divergierenden Bereich 166 in einen weiteren breiteren Bereich 168 über. Aufgrund der so erfolgten Strukturierung des Substrats wird nach epitaxischem Aufwachsen von Schichten, wie vorher er­ läutert, ein Quantenpunkt 52 zwischen den einander gegenüber­ liegenden Spitzen 16 und 18 gebildet, wobei Tunnelbarrieren 48 und 50 unmittelbar oberhalb und unterhalb des Quanten­ punktes 52 in Fig. 17 vorhanden sind. Dieser Teil der gezeigten Struktur entspricht weitestgehend der Struktur der Fig. 1 bis 3.
Der zweite langgestreckte engere Bereich 164 führt nach dem Abscheiden der verschiedenen Materialschichten zu der Ausbil­ dung eines Quantendrahtes, der einen Widerstand darstellt.
Die Elektrode 170 stellt einen Massenanschluß dar, während die Versorgungsspannung an der Elektrode 172 angelegt wird. Die Eingangsspannung wird auf die Gateelektrode 24 angelegt und die Ausgangsspannung kann von der Elektrode 174 am unteren Ende der Tunnelbarriere 48 abgegriffen werden. Eine weitere Elektrode 176 kann am unteren Ende des Quantendrahts vorgesehen werden, wobei der Widerstand zwischen den Elektro­ den 174 und 176 von der an der Gateelektrode angelegten Gatespannung abhängt.
Bei einer integrierten Schaltung wird beispielsweise das Signal an der Elektrode 174 nicht hier abgegriffen, sondern über das auf dem Chip ausgebildeten Leitungssystem an weite­ ren, ähnlich ausgebildeten Bauelementen angelegt, um integrierte Schaltungen zu bilden.
Schließlich zeigt die Fig. 18 wie ein durch eine geätzte Stufe 11 strukturiertes Substrat 10 ausgenutzt werden kann, um einen Quantendraht zu erzeugen, welcher sich parallel zur Kante 9 der Stufe 11 erstreckt. Auch hier ist es erforder­ lich, mindestens den grundlegenden Schichtaufbau zu wählen, welcher für alle Ausführungsbeispiele maßgebend ist, nämlich das epitaktische Wachstum von einer Schicht eines weiteren Materials auf dem strukturierten Substrat gefolgt durch eine Schicht eines anderen Materials oder eine Schicht eines Materials unterschiedlicher Leitfähigkeit, wodurch eine 2 DEG an der Grenzfläche zwischen dem weiteren Material und dem anderen Material bzw. dem Material unterschiedlicher Leitfähigkeit entsteht.
Durch Dotierung des weiteren Materials (beispielsweise durch Modulationsdotierung oder Dirac Delta-Dotierung benachbart zur Grenzfläche der oberen Schicht) entsteht auf den Schräg­ flächen eine vergleichsweise dünnere Schicht des anderen Materials, wodurch Tunnelbarrieren gebildet werden, während am oberen Ende der Schrägfläche eine dickere Schicht ent­ steht, die begrenzte Abmessungen hat und daher einen Quanten­ punkt bildet. Es können jedoch viele Varianten dieses grund­ legenden Schichtaufbaus realisiert werden. Wie bisher be­ schrieben, wird das weitere Material vorzugsweise durch eine abwechselnde Folge zweier Materialien unterschiedlicher Kompositionen gebildet. Auch kann eine Materialschicht oder mehrere Materialschichten auf die genannte andere Material­ schicht bzw. auf die genannte Schicht des Materials anderer Leitfähigkeit zum besseren Confinement, zur Passivierung, zur Dotierung oder zu anderen Zwecken abgeschieden werden.
Erfindungsgemäße Bauelemente können auf die verschiedensten Weisen zu integrierten Schaltungen zusammengebaut werden. Einige Beispiele, wie Quantenstrukturen im allgemeinen zu integrierten Schaltungen zusammengebaut werden können, vor allem aus sogenannten Einzelelektronentransistoren zur Rea­ lisierung von verschiedenen Schaltungen, beispielsweise Logikschaltungen, sind aus dem Workshop-Bericht zum "Second International Workshop on Quantum Functional Devices Sponsered by FED" zu entnehmen, welche am 23. Mai bis 25. Mai 1995 in Matsue in Japan abgehalten wurde. Es wird beispielsweise auf Seite 5 dieses Berichtes hingewiesen.

Claims (54)

1. Verfahren zur Herstellung von Quantenstrukturen, insbesondere Quantenpunkten (52) und Tunnelbarrieren (48, 50; 49), dadurch gekennzeichnet, daß ein Substrat (10) durch die gezielte Ausbildung von Gräben (12, 14) strukturiert wird, damit zwischen einander gegenüber­ liegenden Grabenabschnitten Material mit einem Übergang (62) von einem breiteren Bereich (60) zu einem engeren Bereich (64) verbleibt, daß auf das Substrat weiteres Material (30-36) abgeschieden wird, so daß ein unter­ schiedliches Wachstum auf den verbleibenden Bereichen des Substrates sich einstellt und im Übergangsbereich (62) zwischen dem breiteren (60) und dem engeren Bereich (64) eine Schrägfläche und im engeren Bereich (64) eine Materialerhöhung gegenüber dem breiteren Bereich ent­ steht, und daß ein anderes Material bzw. ein Material unterschiedlicher Leitfähigkeit anschließend abgeschie­ den wird, wodurch eine Tunnelbarriere (48, 50; 49) auf der Schrägfläche und/oder ein Quantenpunkt (52) am oberen Ende der Schrägfläche entsteht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Ausbildung von Pufferschichten (30, 32, 34, 36) das weitere Material in Form von mehreren abwechselnden Schichten zweier unterschiedlicher Materialzusammen­ setzungen abgeschieden wird.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die Begrenzungslinien der Gräben (12, 14) zur Ausbildung der strukturierten Bereiche des Substrats die Form von zwei einander Spitz (16) an Spitz (18) gegenüberstehenden, voneinander beabstandeten Ecken oder die Form einer geraden Linie und einem dieser in Abstand gegenüberliegenden Winkel oder die Form zweier zueinander gekrümmten, voneinander beabstandeten Linien oder die Form zweier einander gegenüberliegenden und voneinander beabstandeten Teilen von Rechtecken oder Polygonen bildenden Linien aufweisen.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Ausbildung einer steuerbaren Tunnelbarriere (49) sowohl der breitere Bereich (60) als auch der engere Bereich (64) kontaktiert werden und eine Gateelektrode (13, 15, 24, 26) zur Steuerung der im Bereich der Schrägfläche ausgebildeten Tunnelbarriere vorgesehen wird, und zwar entweder in Form einer oberhalb des anderen Materials (38) angeordneten, von diesem durch mindestens eine isolierende Schicht getrennten und dem Übergangsbereich zumindest teilweise überdeckenden Top-Gate-Gateelektrode (13), oder in Form einer auf der Rückseite des Substrats (10) angeordneten Back-Gate-Gateelektrode (15), oder in Form einer In-Plane-Gateelektrode (24, 26), welche innerhalb eines von einem der Gräben umgrenzten Bereiches angeordnet ist.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Gräben (12, 14) so ausgebildet werden, daß der engere Bereich (64) des Substrats (10) auf der dem breiteren Bereich (60) gegenüberliegenden Seite, von einem zweiten Übergangs­ bereich (66) und einem zweiten breiteren Bereich (68) gefolgt wird, daß mindestens eine In-Plane-Gateelektrode (24, 26) in einem von einem der Gräben (12, 14) umgrenz­ ten Bereiche ausgebildet wird, während die breiteren Bereiche (60, 68) auf entgegengesetzten Seiten des engeren Bereichs (64) zur Ausbildung von Source- und Drainelektroden (54, 56) kontaktiert werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Ausbildung eines Transistors und eines anschließen­ den Widerstands die Strukturierung des Substrats (10) durch die Gräben (12, 14) so vorgenommen wird, daß im Anschluß an dem zweiten breiteren Bereich (68) einen Quantendraht bildenden, zweiten engeren Bereich (164) zwischen einander gegenüberliegenden, im wesentlichen parallel zu einander verlaufenden Grabenabschnitten gebildet wird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das so gebildete Bauelement dadurch zur Ladungsmessung verwendet wird (Fig. 14), daß die Gateelektrode (24) kapazitiv mit der zu messenden Ladung gekoppelt wird, um den Ladungszustand des Quantenpunktes beeinflussen.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Gateelektrode (24) des so gebildeten Bauelementes zum Empfangen von elektromagnetischer Strahlung, insbesondere Licht ausgebildet wird, wodurch ein elektromagnetischer Strahlungsdetektor, insbesondere ein optischer Detektor entsteht (Fig. 16).
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß durch Ausgestaltung von mehreren Gräben auf einem Substrat mehrere miteinander verknüpfte Quantenstrukturen ausgebildet werden, beispielsweise durch die Verknüpfung von durch jeweils zwei Tunnelbarrieren mit einem dazwischen angeordneten Quantenpunkt gebildeten Transistoren, durch Quanten­ drähte gebildete Widerstände und durch von Abschnitten eines 2 DEG′s gebildeten leitenden Verbindungen zwischen diesen Transistoren und Widerständen, wodurch eine integrierte Schaltung, eine hochintegrierte Schaltung oder eine eine bestimmte Funktion ausübende Schaltung, wie beispielsweise ein Verstärker oder Frequenzgenerator entsteht.
10. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der zweite breitere Bereich durch einen dritten Über­ gangsbereich, einen zweiten engeren Bereich, einen vierten Übergangsbereich und einen dritten breiteren Bereich usw. gefolgt wird, wobei für jeden engeren Bereich eine jeweilige Gateelektrode (24) vorgesehen wird, wodurch eine Reihenschaltung entsteht (Fig. 11).
11. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß auf der dem ersten Graben (12) entgegengesetzten Seite des zweiten Grabens (14) ein dritter Graben (17) vorgesehen wird, welcher zusammen mit dem zweiten Graben einen dritten breiteren Bereich (60A), einen dritten Übergangsbereich (62A), einen zweiten engeren Bereich (64A) und einen vierten Übergangsbereich (66A) und einen vierten breiteren Bereich (68A) bildet, wobei gegebe­ nenfalls weitere Gräben vorgesehen werden können, welche zu einer Wiederholung der zu bildenden Struktur führen, und in jedem Graben benachbart zum zugeordneten engeren Bereich bzw. benachbart zu den zugeordneten engeren Bereichen eine Gateelektrode (24, 26) vorgesehen wird, wodurch eine Parallelschaltung gebildet wird (Fig. 12).
12. Verfahren nach Anspruch 5, gekennzeichnet durch eine Matrixanordnung aus mehreckigen, beispielsweise vier­ eckigen Gräben (160), wobei zwischen einander gegenüber­ liegenden Ecken benachbarter Gräben Quantenpunkte (52) ausgebildet werden, die jeweils auf zwei Seiten Tunnel­ barrieren aufweisen, wodurch ein Array entsteht (Fig. 13).
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Quantenstrukturen in ein Halbleitermaterialsystem der Gruppe III-V, beispiels­ weise GaAs/AlGaAs, GaAs/GaInAs oder GaAs/GaAlInAs, oder in einem Halbleitermaterialsystem der Gruppe IV, bei­ spielsweise Si oder SiGe oder in einem Halbleiterma­ terialsystem der Gruppe II-VI ausgebildet werden, wobei das Material für die Quantenpunkte oder Tunnelbarriere­ schichten auch aus anderen Stoffen bestehen können, beispielsweise bei GaAs/GaAlInAs aus metallischem Indium.
14. Verfahren zur Herstellung von Quantenstrukturen, insbe­ sondere Quantenpunkten und Tunnelbarrieren, dadurch gekennzeichnet, daß ein Substrat durch die gezielte Ausbildung von aneinander grenzenden Grabenbereichen (102, 104) verschiedener Breite mit einem Übergang (110) von einem breiteren Bereich (112) zu einem engeren Bereich (114) strukturiert wird, daß auf das Substrat weiteres Material abgeschieden wird, so daß ein unterschiedliches Wachstum in den Grabenbereichen (102, 104) des Substrates sich einstellt und im Übergangs­ bereich (110) zwischen dem breiteren (112) und dem engeren Bereich (114) eine Schrägfläche (116) und im engeren Bereich (114) eine Materialerhöhung (118) gegenüber dem breiteren Bereich entsteht, und daß ein anderes Material (120) bzw. ein Material unterschied­ licher Leitfähigkeit anschließend abgeschieden wird, wodurch eine Tunnelbarriere auf der Schrägfläche (116) und/oder ein Quantenpunkt (122) am oberen Ende der Schrägfläche entsteht.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Seitenwände der Grabenbereiche (102, 104) zur Oberfläche des Substrats (10) schräg verlaufen, wobei vorzugsweise einander gegenüberliegende Seitenwände in Richtung der Oberfläche des Substrats voneinander weg divergieren.
16. Verfahren nach Anspruch 14 oder 15, dadurch gekennzeich­ net, daß zur Ausbildung von Pufferschichten das weitere Material in Form von mehreren abwechselnden Schichten zweier unterschiedlicher Materialzusammensetzungen abgeschieden wird.
17. Verfahren nach einem der Ansprüche 14, 15 oder 16, dadurch gekennzeichnet, daß die Begrenzungsflächen der Gräben zur Ausbildung der strukturierten Bereiche des Substrats die Form von zwei einander Spitz an Spitz gegenüberstehenden, voneinander beabstandeten Ecken oder die Form einer geraden Fläche und einem dieser in Abstand gegenüberliegenden Winkel oder die Form zweier zueinander gekrümmten, voneinander beabstandeten Flächen oder die Form zweier einander gegenüberliegenden und voneinander beabstandeten Teilen von Rechtecken oder Polygonen bildenden Flächen aufweisen.
18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, daß zur Ausbildung einer steuerbaren Tunnelbarriere sowohl der breitere Bereich (112) als auch der engere Bereich (114) kontaktiert werden und eine Gateelektrode (128) zur Steuerung der im Bereich der Schrägfläche ausgebildeten Tunnelbarriere vorgesehen wird, und zwar entweder in Form einer oberhalb des ande­ ren Materials angeordneten, von diesem durch mindestens eine isolierende Schicht getrennten und dem Übergangs­ bereich zumindest teilweise überdeckenden Top-Gate-Gate­ elektrode, oder in Form einer auf der Rückseite des Substrats angeordneten Back-Gate-Gateelektrode, oder in Form einer In-Plane-Gateelektrode, welche in mindestens einem von einem der Grabenabschnitte umgrenzten Bereiche angeordnet ist.
19. Verfahren nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, daß die Grabenbereiche (102, 104) so ausgebildet werden, daß der engere Bereich (114) des Substrats (100) auf der dem breiteren Bereich (142) gegenüberliegenden Seite, von einem zweiten Übergangs­ bereich und einem zweiten breiteren Bereich gefolgt wird, daß eine In-Plane-Gateelektrode in mindestens einem von einer die Grabenabschnitte umgrenzten Bereich ausgebildet wird, während die breiteren Bereiche auf entgegengesetzten Seiten des engen Bereichs (114) zur Ausbildung von Source- und Drainelektroden (124, 126) kontaktiert werden.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß zur Ausbildung eines Transistors und eines anschließen­ den Widerstands die Strukturierung des Substrats durch die Gräben so vorgenommen wird, daß im Anschluß an dem zweiten breiteren Bereich einen Quantendraht bildenden, zweiten engeren Bereich zwischen einander gegenüberlie­ genden, im wesentlichen parallel zu einander verlau­ fenden Begrenzungswänden gebildet wird.
21. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß das so gebildete Bauelement dadurch zur Ladungsmessung verwendet wird, daß die Gateelektrode kapazitiv mit der zu messenden Ladung gekoppelt wird, um den Ladungs­ zustande des Quantenpunktes beeinflussen.
22. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die Gateelektrode des so gebildeten Bauelementes zum Empfangen von elektromagnetischer Strahlung, insbeson­ dere Licht ausgebildet wird, wodurch ein elektromagneti­ scher Strahlungsdetektor, insbesondere ein optischer Detektor entsteht.
23. Verfahren nach einem der Ansprüche 14 bis 22, dadurch gekennzeichnet, daß durch Ausgestaltung von mehreren Grabenbereichen auf einem Substrat mehrere miteinander verknüpfte Quantenstrukturen ausgebildet werden, beispielsweise durch die Verknüpfung von durch jeweils zwei Tunnelbarrieren mit einem dazwischen angeordneten Quantenpunkt gebildeten Transistoren, durch Quanten­ drähte gebildete Widerstände und durch von Abschnitten eines 2 DEG′s gebildeten leitenden Verbindungen zwischen diesen Transistoren und Widerständen, wodurch eine integrierte Schaltung, eine hochintegrierte Schaltung oder eine eine bestimmte Funktion ausübende Schaltung, wie beispielsweise ein Verstärker oder Frequenzgenerator entsteht.
24. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß der zweite breitere Bereich durch einen dritten Übergangsbereich, einen zweiten engeren Bereich, einen vierten Übergangsbereich und einen dritten breiteren Bereich usw. gefolgt wird, wobei für jeden engeren Bereich eine jeweilige Gateelektrode vorgesehen wird, wodurch eine Reihenschaltung entsteht.
25. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß durch Ausbildung von mehreren, parallel zueinander angeordneten Grabenbereiche man parallel zu dem ersten breiteren Bereich, dem ersten Übergangsbereich, dem ersten engeren Bereich, dem zweiten Übergangsbereich und dem zweiten Bereich, einen dritten breiteren Bereich, einen dritten Übergangsbereich, einen zweiten engeren Bereich, einen vierten Übergangsbereich und einen vierten breiteren Bereich ausbildet, wobei je nach Anzahl der parallel zueinander angeordneten Graben­ bereiche eine Wiederholung der so gebildeten Struktur erhalten wird und auf jedem Stegbereich des Substrats benachbart zum zugeordneten engeren Bereich bzw. benachbart zu den zugeordneten engeren Bereichen eine Gateelektrode vorgesehen wird, wodurch eine Parallelschaltung gebildet wird.
26. Verfahren nach Anspruch 19, gekennzeichnet durch eine Matrixanordnung der so gebildeten Struktur, wobei zwischen den Grabenbereichen Stegbereiche des Substrats bestehen bleiben und zwischen benachbarten Stegbereichen des Substrats jeweilige Quantenpunkte ausgebildet werden, die jeweils auf zwei Seiten Tunnelbarrieren aufweisen, wodurch ein Array entsteht.
27. Verfahren nach einem der Ansprüche 14 bis 26, dadurch gekennzeichnet, daß die Quantenstrukturen in ein Halbleitermaterialsystem der Gruppe III-V, beispiels­ weise GaAs/AlGaAs, GaAs/GaInAs oder GaAs/GaAlInAs, oder in einem Halbleitermaterialsystem der Gruppe IV, beispielsweise Si oder SiGe oder in einem Halbleiter­ materialsystem der Gruppe II-VI ausgebildet werden, wobei das Material für die Quantenpunkte oder Tunnel­ barriereschichten auch aus anderen Stoffen bestehen können, beispielsweise bei GaAs/GaAlInAs aus metallischem Indium.
28. Bauelement mit einer Quantenstruktur, insbesondere einem Quantenpunkt (52) und einer Tunnelbarriere (48, 50; 49), gekennzeichnet durch ein Substrat (10), das durch darin ausgebildete Gräben (12, 14) derart strukturiert ist, daß zwischen einander gegenüberliegenden Grabenab­ schnitten Material mit einem Übergang (62) von einem breiteren Bereich (60) zu einem engeren Bereich (64) verbleibt, durch auf dem Substrat abgeschiedenes Material (30-36), das im Übergangsbereich (62) zwischen dem breiteren (60) und dem engeren Bereich (64) eine Schrägfläche und im engeren Bereich eine Materialer­ höhung gegenüber dem breiteren Bereich bildet, und durch ein anderes Material (38) bzw. ein Material unterschied­ licher Leitfähigkeit, das auf der Schrägfläche eine Tunnelbarriere (48, 50; 49) und/oder am oberen Ende der Schrägfläche einen Quantenpunkt (52) bildet.
29. Bauelement nach Anspruch 28, dadurch gekennzeichnet, daß zur Ausbildung von Pufferschichten (30, 32, 34, 36) das weitere Material in Form von mehreren abwechselnden Schichten zweier unterschiedlicher Materialzusammen­ setzungen aufgebaut ist.
30. Bauelement nach Anspruch 28 oder Anspruch 29, dadurch gekennzeichnet, daß die Begrenzungslinien der Gräben (12, 14) zur Ausbildung der strukturierten Bereiche des Substrats die Form von zwei einander Spitz (16) an Spitz (18) gegenüberstehenden, voneinander beabstandeten Ecken oder die Form einer geraden Linie und einem dieser in Abstand gegenüberliegenden Winkel oder die Form zweier zueinander gekrümmten, voneinander beabstandeten Linien oder die Form zweier einander gegenüberliegenden und voneinander beabstandeten Teilen von Rechtecken oder Polygonen bildenden Linien aufweisen.
31. Bauelement nach einem der Ansprüche 28 bis 30, dadurch gekennzeichnet, daß zur Ausbildung einer steuerbaren Tunnelbarriere (49) sowohl der breitere Bereich (60) als auch der engere Bereich (64) kontaktiert werden und eine Gateelektrode (13; 15; 24, 26) zur Steuerung der im Bereich der Schrägfläche ausgebildeten Tunnelbarriere vorgesehen wird, und zwar entweder in Form einer ober­ halb des anderen Materials (38) angeordneten, von diesem durch mindestens eine isolierende Schicht getrennten und dem Übergangsbereich zumindest teilweise überdeckenden Top-Gate-Gateelektrode (13), oder in Form einer auf der Rückseite des Substrats (10) angeordneten Back-Gate-Gate­ elektrode (15), oder in Form einer In-Plane-Gateelek­ trode (24, 26), welche innerhalb eines von einem der Gräben umgrenzten Bereiches angeordnet ist.
32. Bauelement nach einem der Ansprüche 28 bis 31, dadurch gekennzeichnet, daß die Gräben (12, 14) so ausgebildet werden, daß der engere Bereich (64) des Substrats (10) auf der dem breiteren Bereich (60) gegenüberliegenden Seite, von einem zweiten Übergangsbereich (66) und einem zweiten breiteren Bereich (68) gefolgt wird, daß minde­ stens eine In-Plane-Gateelektrode (24, 26) in einem von einem der Gräben (12, 14) umgrenzten Bereiche ausgebil­ det wird, während die breiteren Bereiche (60, 68) auf entgegengesetzten Seiten des engeren Bereichs (64) zur Ausbildung von Source- und Drainelektroden (54, 56) kontaktiert werden.
33. Bauelement nach Anspruch 32, dadurch gekennzeichnet, daß zur Ausbildung eines Transistors und eines anschließen­ den Widerstands die Strukturierung des Substrats (10) durch die Gräben (12, 14) so vorgenommen wird, daß im Anschluß an dem zweiten breiteren Bereich (68) einen Quantendraht bildenden, zweiten engeren Bereich (164) zwischen einander gegenüberliegenden, im wesentlichen parallel zu einander verlaufenden Grabenabschnitten gebildet wird.
34. Bauelement nach Anspruch 32, dadurch gekennzeichnet, daß das so gebildete Bauelement dadurch zur Ladungsmessung verwendet wird, daß die Gateelektrode (24) kapazitiv mit der zu messenden Ladung gekoppelt wird, um den Ladungs­ zustand des Quantenpunktes beeinflussen. (Fig. 14)
35. Bauelement nach Anspruch 32, dadurch gekennzeichnet, daß die Gateelektrode (24) des so gebildeten Bauelementes zum Empfangen von elektromagnetischer Strahlung, insbe­ sondere Licht ausgebildet wird, wodurch ein elektro­ magnetischer Strahlungsdetektor, insbesondere ein optischer Detektor entsteht. (Fig. 16)
36. Bauelement nach einem der Ansprüche 28 bis 35, dadurch gekennzeichnet, daß durch Ausgestaltung von mehreren Gräben auf einem Substrat mehrere miteinander verknüpfte Quantenstrukturen ausgebildet werden, beispielsweise durch die Verknüpfung von durch jeweils zwei Tunnel­ barrieren mit einem dazwischen angeordneten Quantenpunkt gebildeten Transistoren, durch Quantendrähte gebildete Widerstände und durch von Abschnitten eines 2 DEG′s gebildeten leitenden Verbindungen zwischen diesen Transi­ storen und Widerständen, wodurch eine integrierte Schal­ tung, eine hochintegrierte Schaltung oder eine eine bestimmte Funktion ausübende Schaltung, wie beispiels­ weise ein Verstärker oder Frequenzgenerator entsteht.
37. Bauelement nach Anspruch 32, dadurch gekennzeichnet, daß der zweite breitere Bereich durch einen dritten Über­ gangsbereich, einen zweiten engeren Bereich, einen vierten Übergangsbereich und einen dritten breiteren Bereich usw. gefolgt wird, wobei für jeden engeren Bereich eine jeweilige Gateelektrode (24) vorgesehen wird, wodurch eine Reihenschaltung entsteht. (Fig. 11)
38. Bauelement nach Anspruch 32, dadurch gekennzeichnet, daß auf der dem ersten Graben (12) entgegengesetzten Seite des zweiten Grabens (14) ein dritter Graben (17) vorge­ sehen wird, welcher zusammen mit dem zweiten Graben einen dritten breiteren Bereich (60A), einen dritten Übergangsbereich (62A), einen zweiten engeren Bereich (64A) einen vierten Übergangsbereich (66A) und einen vierten breiteren Bereich (68A) bildet, wobei gegebenen­ falls weitere Gräben vorgesehen werden können, welche zu einer Wiederholung der zu bildenden Struktur führen, und in jedem Graben benachbart zum zugeordneten engeren Bereich bzw. benachbart zu den zugeordneten engeren Bereichen eine Gateelektrode (24, 26) vorgesehen wird, wodurch eine Parallelschaltung gebildet wird. (Fig. 12)
39. Bauelement nach Anspruch 32, gekennzeichnet durch eine Matrixanordnung aus mehreckigen, beispielsweise vierecki­ gen Gräben (160), wobei zwischen einander gegenüber­ liegenden Ecken benachbarter Gräben Quantenpunkte (52) ausgebildet werden, die jeweils auf zwei Seiten Tunnel­ barrieren aufweisen, wodurch ein Array entsteht. (Fig. 13)
40. Bauelement nach einem der Ansprüche 32 bis 39, dadurch gekennzeichnet, daß die Quantenstrukturen in ein Halb­ leitermaterialsystem der Gruppe III-V, beispielsweise GaAs/AlGaAs, GaAs/GaInAs oder GaAs/GaAlInAs, oder in einem Halbleitermaterialsystem der Gruppe IV, beispiels­ weise Si oder SiGe oder in einem Halbleitermaterial­ system der Gruppe II-VI ausgebildet werden, wobei das Material für die Quantenpunkte oder Tunnelbarriereschich­ ten auch aus anderen Stoffen bestehen können, beispiels­ weise bei GaAs/GaAlInAs aus metallischem Indium.
41. Bauelement mit einer Quantenstruktur, insbesondere einem Quantenpunkt (52) und einer Tunnelbarriere, gekennzeich­ net durch ein Substrat mit aneinander grenzenden Graben­ bereichen (102, 104) verschiedener Breite mit einem Über­ gang (110) von einem breiteren Bereich (112) zu einem engeren Bereich (114), durch auf dem Substrat abgeschie­ denes Material, das im Übergangsbereich zwischen dem breiteren (112) und dem engeren Bereich (114) eine Schrägfläche (116) und im engeren Bereich (114) eine Materialerhöhung (118) gegenüber dem breiteren Bereich bildet, und durch ein anderes Material (120) bzw. ein Material unterschiedlicher Leitfähigkeit, das auf der Schrägfläche (116) eine Tunnelbarriere und/oder am oberen Ende der Schrägfläche einen Quantenpunkt (122) bildet.
42. Verfahren nach Anspruch 41, dadurch gekennzeichnet, daß die Seitenwände der Grabenbereiche (102, 104) zur Oberfläche des Substrats (10) schräg verlaufen, wobei vorzugsweise einander gegenüberliegende Seitenwände in Richtung der Oberfläche des Substrats voneinander weg divergieren.
43. Bauelement nach Anspruch 41 oder 42, dadurch gekenn­ zeichnet, daß zur Ausbildung von Pufferschichten das weitere Material in Form von mehreren abwechselnden Schichten zweier unterschiedlicher Materialzusammen­ setzungen aufgebaut ist.
44. Bauelement nach einem der Ansprüche 41, 42 oder 43, dadurch gekennzeichnet, daß die Begrenzungsflächen der Gräben zur Ausbildung der strukturierten Bereiche des Substrats die Form von zwei einander Spitz an Spitz gegenüberstehenden, voneinander beabstandeten Ecken oder die Form einer geraden Fläche und einem dieser in Abstand gegenüberliegenden Winkel oder die Form zweier zueinander gekrümmten, voneinander beabstandeten Flächen oder die Form zweier einander gegenüberliegenden und voneinander beabstandeten Teilen von Rechtecken oder Polygonen bildenden Flächen aufweisen.
45. Bauelement nach einem der Ansprüche 41 bis 44, dadurch gekennzeichnet, daß zur Ausbildung einer steuerbaren Tunnelbarriere sowohl der breitere Bereich (112) als auch der engere Bereich (114) kontaktiert werden und eine Gateelektrode (128) zur Steuerung der im Bereich der Schrägfläche ausgebildeten Tunnelbarriere vorgesehen wird, und zwar entweder in Form einer oberhalb des anderen Materials angeordneten, von diesem durch minde­ stens eine isolierende Schicht getrennten und dem Über­ gangsbereich zumindest teilweise überdeckenden Top-Gate- Gateelektrode, oder in Form einer auf der Rückseite des Substrats angeordneten Back-Gate-Gateelektrode, oder in Form eine In-Plane-Gateelektrode, welche in mindestens einem von einem der Grabenabschnitten umgrenzten Bereiche angeordnet ist.
46. Bauelement nach einem der Ansprüche 41 bis 45, dadurch gekennzeichnet, daß die Grabenbereiche (102, 104) so ausgebildet werden, daß der engere Bereich (114) des Substrats (100) auf der dem breiteren Bereich (112) gegenüberliegenden Seite, von einem zweiten Übergangs­ bereich und einem zweiten breiteren Bereich gefolgt wird, daß eine In-Plane-Gateelektrode in mindestens einem von einer der Grabenabschnitten umgrenzten Berei­ che ausgebildet wird, während die breiteren Bereiche auf entgegengesetzten Seiten des engen Bereichs (114) zur Ausbildung von Source- und Drainelektroden (124, 126) kontaktiert werden.
47. Bauelement nach Anspruch 46, dadurch gekennzeichnet, daß zur Ausbildung eines Transistors und eines anschließen­ den Widerstands die Strukturierung des Substrats durch die Gräben so vorgenommen wird, daß im Anschluß an dem zweiten breiteren Bereich einen Quantendraht bildenden, zweiten engeren Bereich zwischen einander gegenüberlie­ genden, im wesentlichen parallel zu einander verlaufen­ den Begrenzungswänden gebildet wird.
48. Bauelement nach Anspruch 46, dadurch gekennzeichnet, daß das so gebildete Bauelement dadurch zur Ladungsmessung verwendet wird, daß die Gateelektrode kapazitiv mit der zu messenden Ladung gekoppelt wird, um den Ladungs­ zustand des Quantenpunktes beeinflussen.
49. Bauelement nach Anspruch 46, dadurch gekennzeichnet, daß die Gateelektrode des so gebildeten Bauelementes zum Empfangen von elektromagnetischer Strahlung, insbeson­ dere Licht ausgebildet wird, wodurch ein elektromagneti­ scher Strahlungsdetektor, insbesondere ein optischer Detektor entsteht.
50. Bauelement nach einem der Ansprüche 41 bis 49, dadurch gekennzeichnet, daß durch Ausgestaltung von mehreren Grabenbereichen auf einem Substrat mehrere miteinander verknüpfte Quantenstrukturen ausgebildet werden, beispielsweise durch die Verknüpfung von durch jeweils zwei Tunnelbarrieren mit einem dazwischen angeordneten Quantenpunkt gebildeten Transistoren, durch Quanten­ drähte gebildete Widerstände und durch von Abschnitten eines 2 DEG′s gebildeten leitenden Verbindungen zwischen diesen Transistoren und Widerständen, wodurch eine integrierte Schaltung, eine hochintegrierte Schaltung oder eine eine bestimmte Funktion ausübende Schaltung, wie beispielsweise ein Verstärker oder Frequenzgenerator entsteht.
51. Bauelement nach Anspruch 46, dadurch gekennzeichnet, daß der zweite breitere Bereich durch einen dritten Über­ gangsbereich, einen zweiten engeren Bereich, einen vierten Übergangsbereich und einen dritten breiteren Bereich usw. gefolgt wird, wobei für jeden engeren Bereich eine jeweilige Gateelektrode vorgesehen wird, wodurch eine Reihenschaltung entsteht.
52. Bauelement nach Anspruch 46, dadurch gekennzeichnet, daß durch Ausbildung von mehreren, parallel zueinander angeordneten Grabenbereiche man parallel zu dem ersten breiteren Bereich, dem ersten Übergangsbereich, dem ersten engeren Bereich, dem zweiten Übergangsbereich und dem zweiten Bereich, einen dritten breiteren Bereich, einen dritten Übergangsbereich, einen zweiten engeren Bereich, einen vierten Übergangsbereich und einen vierten breiteren Bereich ausbildet, wobei je nach Anzahl der parallel zueinander angeordneten Graben­ bereiche eine Wiederholung der so gebildeten Struktur erhalten wird und auf jedem Stegbereich des Substrats benachbart zum zugeordneten engeren Bereich bzw. benach­ bart zu den zugeordneten engeren Bereichen eine Gateelek­ trode vorgesehen wird, wodurch eine Parallelschaltung gebildet wird.
53. Bauelement nach Anspruch 46, gekennzeichnet durch eine Matrixanordnung der so gebildeten Struktur, wobei zwi­ schen den Grabenbereichen Stegbereiche des Substrats bestehen bleiben und zwischen benachbarten Stegbereichen des Substrats jeweilige Quantenpunkte ausgebildet wer­ den, die jeweils auf zwei Seiten Tunnelbarrieren aufwei­ sen, wodurch ein Array entsteht.
54. Bauelement nach einem der Ansprüche 41 bis 53, dadurch gekennzeichnet, daß die Quantenstrukturen in ein Halbleitermaterialsystem der Gruppe III-V, beispiels­ weise GaAs/AlGaAs, GaAs/GaInAs oder GaAs/GaAlInAs, oder in einem Halbleitermaterialsystem der Gruppe IV, bei­ spielsweise Si oder SiGe oder in einem Halbleitermate­ rialsystem der Gruppe II-VI ausgebildet werden, wobei das Material für die Quantenpunkte oder Tunnelbarriere­ schichten auch aus anderen Stoffen bestehen können, beispielsweise bei GaAs/GaAlInAs aus metallischem Indium.
DE19522351A 1995-06-20 1995-06-20 Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen Withdrawn DE19522351A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19522351A DE19522351A1 (de) 1995-06-20 1995-06-20 Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen
US08/665,807 US5989947A (en) 1995-06-20 1996-06-19 Method for the manufacture of quantum structures, in particular quantum dots and tunnel barriers as well as components with such quantum structures
JP8159773A JPH09102616A (ja) 1995-06-20 1996-06-20 量子構造の製造方法及び量子構造を有するコンポーネント

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19522351A DE19522351A1 (de) 1995-06-20 1995-06-20 Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen

Publications (1)

Publication Number Publication Date
DE19522351A1 true DE19522351A1 (de) 1997-01-09

Family

ID=7764778

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19522351A Withdrawn DE19522351A1 (de) 1995-06-20 1995-06-20 Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen

Country Status (3)

Country Link
US (1) US5989947A (de)
JP (1) JPH09102616A (de)
DE (1) DE19522351A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1134814A1 (de) * 1999-07-15 2001-09-19 Japan Science and Technology Corporation Detektor für millimeterwellen und fernes infrarot
WO2002093652A1 (de) * 2001-05-14 2002-11-21 Infineon Technologies Ag Über einem substrat angeordnete struktur einer integrierten schaltungsanordnung

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2338592A (en) * 1998-06-19 1999-12-22 Secr Defence Single electron transistor
US6558995B1 (en) 1998-07-31 2003-05-06 Emory University Holographic, laser-induced fabrication of indium nitride quantum wires and quantum dots
EP1039291A1 (de) * 1999-03-26 2000-09-27 Sony International (Europe) GmbH Optochemischer Fühler and Herstellungsmethode
KR20000065395A (ko) * 1999-04-02 2000-11-15 김영환 단전자 트랜지스터의 제조 방법
GB2351164A (en) * 1999-06-15 2000-12-20 Seiko Epson Corp Semiconductor device simulation method and simulator
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6774560B1 (en) 2000-09-19 2004-08-10 The Regents Of The University Of California Material system for tailorable white light emission and method for making thereof
US6683337B2 (en) * 2001-02-09 2004-01-27 Micron Technology, Inc. Dynamic memory based on single electron storage
AU2002306692A1 (en) * 2001-03-09 2002-09-24 Wisconsin Alumni Research Foundation Solid-state quantum dot devices and quantum computing using nanostructured logic dates
US6653653B2 (en) 2001-07-13 2003-11-25 Quantum Logic Devices, Inc. Single-electron transistors and fabrication methods in which a projecting feature defines spacing between electrodes
US6483125B1 (en) * 2001-07-13 2002-11-19 North Carolina State University Single electron transistors in which the thickness of an insulating layer defines spacing between electrodes
US6972245B2 (en) * 2002-05-15 2005-12-06 The Regents Of The University Of California Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures
US6673717B1 (en) 2002-06-26 2004-01-06 Quantum Logic Devices, Inc. Methods for fabricating nanopores for single-electron devices
US7049374B2 (en) 2002-07-18 2006-05-23 Chevron U.S.A. Inc. Heterodiamondoids
US20050019955A1 (en) * 2003-07-23 2005-01-27 Dahl Jeremy E. Luminescent heterodiamondoids as biological labels
US7312562B2 (en) * 2004-02-04 2007-12-25 Chevron U.S.A. Inc. Heterodiamondoid-containing field emission devices
JP4579116B2 (ja) * 2004-09-24 2010-11-10 インターナショナル レクティフィアー コーポレイション パワー半導体デバイス
US7829162B2 (en) 2006-08-29 2010-11-09 international imagining materials, inc Thermal transfer ribbon
FR2914783A1 (fr) * 2007-04-03 2008-10-10 St Microelectronics Sa Procede de fabrication d'un dispositif a gradient de concentration et dispositif correspondant.
US7776699B2 (en) * 2008-02-05 2010-08-17 Chartered Semiconductor Manufacturing, Ltd. Strained channel transistor structure and method
SE537434C2 (sv) * 2012-06-26 2015-04-28 Polar Light Technologies Ab Grupp III-nitridstruktur
JP6352243B2 (ja) * 2013-03-09 2018-07-04 国立研究開発法人科学技術振興機構 論理演算素子
CN110085733B (zh) * 2019-04-25 2022-11-29 电子科技大学中山学院 一种增强环形量子点结构中自旋热电势的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4218650A1 (de) * 1992-06-05 1993-12-09 Siemens Ag Verfahren zur Herstellung eines Quantendrahtes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362973A (en) * 1990-06-25 1994-11-08 Xerox Corporation Quantum fabricated via photo induced evaporation enhancement during in situ epitaxial growth
DE9110747U1 (de) * 1991-08-30 1991-10-17 Georg Karl geka-brush GmbH, 8809 Bechhofen Haltevorrichtung für ein Dentalbürstchen
JP3243303B2 (ja) * 1991-10-28 2002-01-07 ゼロックス・コーポレーション 量子閉じ込め半導体発光素子及びその製造方法
WO1995028741A1 (de) * 1994-04-19 1995-10-26 Siemens Aktiengesellschaft Mikroelektronisches bauelement und verfahren zu dessen herstellung
GB2295272B (en) * 1994-11-15 1998-01-14 Toshiba Cambridge Res Center Semiconductor device
US5656821A (en) * 1995-03-09 1997-08-12 Fujitsu Limited Quantum semiconductor device with triangular etch pit
US5650350A (en) * 1995-08-11 1997-07-22 Micron Technology, Inc. Semiconductor processing method of forming a static random access memory cell and static random access memory cell
KR0185498B1 (ko) * 1996-05-22 1999-03-20 박원훈 고출력 양자세선 어레이 레이저 다이오드 구조 제작방법
US5770475A (en) * 1996-09-23 1998-06-23 Electronics And Telecommunications Research Institute Crystal growth method for compound semiconductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4218650A1 (de) * 1992-06-05 1993-12-09 Siemens Ag Verfahren zur Herstellung eines Quantendrahtes

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lect. (64) (19), 1994, pp. 2552-2554 *
Lrid. 49 (25) 1986, pp. 1738-40 *
Lrid. 58 (18) 1991, pp. 2018-20 *
Lrid. 59 (15) 1991, pp. 1875-77 *
Lrid. 62 (1) 1993, pp. 49-51 *
Quantum Semic Structures, 1991, Claude Weeisstruch, Acod, Press TAC *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1134814A1 (de) * 1999-07-15 2001-09-19 Japan Science and Technology Corporation Detektor für millimeterwellen und fernes infrarot
EP1134814A4 (de) * 1999-07-15 2008-03-05 Japan Science & Tech Agency Detektor für millimeterwellen und fernes infrarot
EP2254158A3 (de) * 1999-07-15 2013-10-23 Japan Science and Technology Agency Detektor für Millimeterwellen und fernes Infrarot
WO2002093652A1 (de) * 2001-05-14 2002-11-21 Infineon Technologies Ag Über einem substrat angeordnete struktur einer integrierten schaltungsanordnung

Also Published As

Publication number Publication date
JPH09102616A (ja) 1997-04-15
US5989947A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
DE19522351A1 (de) Verfahren zur Herstellung von Quantenstrukturen, insbesondere von Quantenpunkten und Tunnelbarrieren sowie Bauelemente mit solchen Quantenstrukturen
DE69825939T2 (de) Anordnung mit Quanten-Schachteln
DE4020007A1 (de) Nichtfluechtiger speicher
DE3629402C2 (de) Verfahren und Vorrichtung zur schnellen Fotodetektierung mit Hilfe eines Supergitters
DE60220394T2 (de) Nanoelektronische bauelemente und schaltungen
DE10250830A1 (de) Feldeffekttransistor-Anordnung und Schaltkreis-Array
DE2803795A1 (de) Halbleiter-speicherelement
EP1595266B1 (de) Quantenpunkt aus elektrisch leitendem kohlenstoff, verfahren zur herstellung und anwendung
EP0394757B1 (de) Halbleiterstruktur mit einer 2D-Ladungsträgerschicht und Herstellungsverfahren
DE69531367T2 (de) Coulomb-Blockade-Element und Verfahren zur Herstellung
DE69023994T2 (de) Quantumfilm-Strukturen.
DE69112288T2 (de) Hochgeschwindigkeitsoptohalbleitervorrichtung mit mehrfachen Quantentöpfen.
DE69109238T2 (de) Feldeffekttransistor.
WO2021052531A1 (de) Bauteil mit bandanordnung für einzelelektronenbewegung über eine längere distanz
DE3802065C2 (de)
DE19519860A1 (de) Halbleitervorrichtung, ein Herstellungsverfahren für diese, eine Einzelelektronenvorrichtung und ein Herstellungsverfahren für diese
DE102004016624A1 (de) Photomischdetektor
EP0664569B1 (de) Mikroelektronisches Bauelement
DE4409863C1 (de) Verfahren zur Herstellung eines Einzelelektronen-Bauelementes
DE19538805A1 (de) Halbleiterbauelement
DE2228931A1 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang
DE4020813A1 (de) Elektronenwellen-gekoppeltes halbleiter-schaltelement
EP0631322B1 (de) Mikroelektronische Schaltungsstruktur und Verfahren zu deren Herstellung
EP0693224A1 (de) Schichtsystem mit elektrisch aktivierbarer schicht
DE69125306T2 (de) Halbleiteranordnung mit einer Struktur zur Beschleunigung von Ladungsträgern

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee