DE112008001039B4 - III-Nitrid-Halbleitervorrichtung mit reduziertem elektrischen Feld zwischen Gate und Drain - Google Patents

III-Nitrid-Halbleitervorrichtung mit reduziertem elektrischen Feld zwischen Gate und Drain Download PDF

Info

Publication number
DE112008001039B4
DE112008001039B4 DE112008001039.0T DE112008001039T DE112008001039B4 DE 112008001039 B4 DE112008001039 B4 DE 112008001039B4 DE 112008001039 T DE112008001039 T DE 112008001039T DE 112008001039 B4 DE112008001039 B4 DE 112008001039B4
Authority
DE
Germany
Prior art keywords
iii
nitride
nitride body
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112008001039.0T
Other languages
English (en)
Other versions
DE112008001039T5 (de
Inventor
Michael A. Briere
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE112008001039T5 publication Critical patent/DE112008001039T5/de
Application granted granted Critical
Publication of DE112008001039B4 publication Critical patent/DE112008001039B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Leiterfeldplatte, gebildet zwischen der Drainelektrode und dem Gate einer jeden Zelle eines III-Nitrid-Halbleiters, angeschlossen an die Quellenelektrode zum Verringern des elektrischen Feldes zwischen Gate und Drain. Die Elektroden können von N+III-Nitrid-Schicht getragen, und das Gate kann ein Schottky-Gate oder ein isoliertes Gate sein.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Halbleitervorrichtungen und Verfahren zur Herstellung von Halbleitervorrichtungen.
  • DEFINITION
  • Für die Zwecke dieser Schrift bezeichnet III-Nitrid eine Halbleiterlegierung des Systems InAlGaN, einschließlich, aber nicht beschränkt auf GaN, AlGaN, AlN, InGaN, InAIGaN und dergleichen.
  • HINTERGRUND DER ERFINDUNG
  • Es ist bekannt, dass das elektrische Feld zwischen der Gate-Elektrode und der Drain-Elektrode einer III-Nitrid-Leistungshalbleitervorrichtung deren Durchschlagspannung beeinflusst. Es ist deshalb wünschenswert, die Gate-Drain-Spannung, die eine Elektrode während des Betriebs der Vorrichtung „erlebt“, zu reduzieren.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Zur Reduzierung des elektrischen Felds zwischen der Gate-Elektrode und der Drain-Elektrode umfasst eine Vorrichtung gemäß der vorliegenden Erfindung Feldplatten, die jeweils zwischen einem oder mehreren Paaren einer Gate-Elektrode und einer Drain-Elektrode angeordnet sind, wobei jede Feldplatte mit der Quellenelektrode der Vorrichtung kurzgeschlossen ist.
  • Gemäß der vorliegenden Erfindung ist eine III-Nitrid-Leistungsvorrichtung mit einer Feldplatte über ihrer Heterojunction-Struktur ausgestattet. Die Feldplatte besteht aus einem hochleitenden III-Nitrid-Körper, der mit der Quellenelektrode der Vorrichtung kurzgeschlossen ist. Daraus folgt, dass die von der Gate-Elektrode „erlebte“ Gate-Drain-Spannung reduziert wird, wobei die Fähigkeit der Vorrichtung, einem Durchschlag standzuhalten, erhöht wird.
  • In einem Verfahren zur Herstellung einer Vorrichtung gemäß der vorliegenden Erfindung wird - mit dem Ziel, einen möglichst geringen Abstand zwischen den Gate-Elektroden und einer entsprechenden Feldplatte zu erreichen - unter Anwendung einer beliebigen Methode eine breite leitende Platte hergestellt, und anschließend wird die breite Platte, beispielsweise in einem geeigneten Ätzschritt, in dünnere, entsprechend ineinander angeordnete Gate-Elektroden und Feldplatten getrennt, um getrennte Gate-Elektroden und Feldplatten zu gewinnen.
  • US 2007 / 0 045 670 A1 beschreibt eine III-Nitrid-Halbleitervorrichtung. Die Schrift enthält jedoch keine Ausführungen bezüglich einer breiten Gate-Elektrode, und macht daher auch keine Angaben über die Beziehung einer solchen Gate-Elektrode zur Feldplatte oder dem Gate-Kontakt. US 2006 / 0 145 189 A1 beschreibt eine Halbleiter-Vorrichtung mit einer Feldplatte, die sich unterhalb eines Teiles der Gate-Struktur über der Halbleiterschicht befindet. Zur Konfiguration der Feldplatte in Bezug auf die Gate-Struktur enthält diese Schrift keine Angaben.
  • Andere Merkmale und Vorteile der vorliegenden Erfindung gehen aus der nachstehenden Beschreibung der Erfindung hervor, die auf die begleitenden Zeichnungen Bezug nimmt.
  • Figurenliste
    • 1 ist die schematische Darstellung einer Draufsicht zweier nebeneinander angeordneter aktiver Zellen in einer Vorrichtung gemäß der vorliegenden Erfindung.
    • 2 ist eine schematische Querschnittansicht entlang der Linie 2-2, in Richtung der Pfeile betrachtet.
    • 3 ist eine schematische Darstellung einer Draufsicht einer Vorrichtung vor der Modifizierung derselben unter Anwendung eines Verfahrens gemäß der vorliegenden Erfindung.
    • 4 ist eine Querschnittansicht eines zweiten Ausführungsbeispiels der vorliegenden Erfindung.
    • 5 ist eine schematische Querschnittansicht zweier benachbarter aktiver Zellen der Vorrichtung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
    • 6 und 7 sind schematische Darstellungen ausgewählter Schritte in einem Verfahren zur Herstellung der Vorrichtung der 5 gemäß der vorliegenden Erfindung.
    • 8 ist eine schematische Querschnittansicht zweier benachbarter Zellen einer Vorrichtung gemäß der Erfindung nach einem weiteren Ausführungsbeispiel der Erfindung.
    • 9 ist wie 8 und zeigt ein weiteres Ausführungsbeispiel der Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ZEICHNUNGEN
  • In 1 sind zwei benachbarte Zellen einer viel größeren Vorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dargestellt. Die Vorrichtung umfasst Drain-Elektroden 10, eine Quellenelektrode 12, Gate-Elektroden 14, die jeweils zwischen der Quellenelektrode 12 und einer entsprechenden Drain-Elektrode 10 angeordnet sind, und Feldplatten 16, die jeweils zwischen einer Gate-Elektrode 14 und einer entsprechenden Drain-Elektrode 10 angeordnet sind. Alle Elektroden 10, 12, 14 und die Feldplatte 16 können aus jedem erwünschten leitenden Material sein, das auf einer Heterojunction 18 aufgebracht ist.
  • Gemäß einem Aspekt der vorliegenden Erfindung sind die Quellenelektrode 12 und die Feldplatten 16 elektrisch miteinander kurzgeschlossen, wie in 1 schematisch dargestellt.
  • In 2 ist eine Vorrichtung gemäß der vorliegenden Erfindung vorzugsweise eine III-Nitrid-Leistungsfeldeffekt-Vorrichtung, wie etwa ein Transistor mit hoher Elektronenmobilität (HEMT). Eine Vorrichtung gemäß der vorliegenden Erfindung umfasst folglich die über einen Tragkörper 20 ausgebildete III-Nitrid-Heterojunction 18. Die III-Nitrid-Heterojunction 18 umfasst einen ersten III-Nitrid-Körper 22, der vorzugsweise als Kanalschicht dient, und einen zweiten III-Nitrid-Körper 24, der als Sperrschicht dient. Die Dicke und Zusammensetzung der ersten und zweiten III-Nitrid-Körper 22, 24 sind so ausgewählt, dass sie einen leitenden Bereich an der (oder nahe der) Heterojunction derselben ergeben, der in der Regel als zweidimensionales Elektronengas (2-DEG) bezeichnet wird. In dem Ausführungsbeispiel der 1, 2 und 3 besteht der erste III-Nitrid-Körper 22 aus GaN, während der zweite III-Nitrid-Körper 24 aus AIGaN besteht. Im Ausführungsbeispiel der 1, 2 und 3 stellen die Drain-Elektroden 10 und die Quellenelektrode 12 einen ohmschen Kontakt mit dem zweiten III-Nitrid-Körper 24 her, während die Gate-Elektroden 14 und die Feldplatten 16 einen Schottky-Kontakt zum zweiten III-Nitrid-Körper 24 herstellen. Der Tragkörper 20 kann ein Substrat umfassen, das mit dem ersten III-Nitrid-Körper 22 kompatibel ist (z.B. ein GaN-Substrat), oder ein Substrat aus Silizium, SiC, Saphir oder dergleichen, das einen Übergangskörper oder eine Übergangsschicht (z.B. einen AlN-Körper) aufweist, um darauf das Wachstum eines ersten III-Nitrid-Körpers 22 zu ermöglichen.
  • Nunmehr Bezug nehmend auf 3, wird in einem bevorzugten Verfahren zur Herstellung einer Vorrichtung gemäß der vorliegenden Erfindung eine III-Nitrid-Vorrichtung nach jeder geeigneten Methode hergestellt, um breite Gate-Elektroden 14 zwischen den einzelnen Drain-Elektroden 10 und der Quellenelektrode 12 zu erhalten. Danach wird jede breite Gate-Elektrode 14 (unter Anwendung beispielsweise einer gewünschten und geeigneten Ätztechnik) in zwei Streifen geteilt oder getrennt, um die Feldplatten 16 und die Gate-Elektroden 14 zu erhalten, wie in 1 illustriert.
  • In 4 sind gleiche Merkmale mit gleichen Bezugszeichen markiert; in einem alternativen Ausführungsbeispiel sind die Gate-Elektroden 14 und die Feldplatten 16 über einem Gate-Isolierungskörper 26 angeordnet, der sich auf dem Körper 24 befindet und eine Zusammensetzung und eine Dicke aufweist, die ihn als Gate-Dielektrikum geeignet machen. Nach der Trennung können die Schicht 14' in 3, die Gate-Elektrode 14 und die Feldplatte 16 kapazitiv an den Körper 24 gekoppelt werden, statt einer Schottky-Kopplung an den Körper 24.
  • Wir nehmen als nächstes Bezug auf 5, in der die den Bauteilen in 1 bis 4 gleichenden Bauteilen die selben Bezugszeichen erhalten. Eine Vorrichtung gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung umfasst die III-Nitrid-Heterojunction 18, die über einem Tragkörper 20 ausgebildet ist. Die Heterojunction 18 umfasst den ersten III-Nitrid-Körper 22, der über dem Tragkörper 20 ausgebildet ist, und den zweiten III-Nitrid-Körper 24, der über dem ersten III-Nitrid-Körper 22 ausgebildet ist. Die Dicke und die Zusammensetzung des ersten und zweiten III-Nitrid-Körpers 22, 24 sind so ausgewählt, dass sie ein zweidimensionales Elektronengas an der (oder nahe der) Heterojunction derselben bilden, wie in der Fachwelt gut bekannt ist.
  • In 5 dient der erste III-Nitrid-Körper 22 als Kanalschicht und kann aus GaN zusammengesetzt sein, und der zweite III-Nitrid-Körper 24 dient als Sperrschicht und kann aus AIGaN zusammengesetzt sein. Der Tragkörper 20 kann ein Substrat sein, das mit dem ersten III-Nitrid-Körper 22 kompatibel ist, z.B. GaN, oder ein Substrat (z.B. Silizium, SiC oder Saphir), das eine Übergangsschicht umfasst (z.B. AlN), um das Wachstum des ersten III-Nitrid-Körpers 22 darauf zu ermöglichen.
  • Das Ausführungsbeispiel der 5 umfasst ferner in jeder ihrer aktiven Zellen eine erste Leistungselektrode 12 (z.B. Quellenelektrode), eine zweite Leistungselektrode 10 (z.B. Drain-Elektrode) und eine Gate-Elektrode 14, die zwischen der ersten Leistungselektrode 12 und der zweiten Leistungselektrode 10 angeordnet ist. Im bevorzugten Ausführungsbeispiel stellt die Gate-Elektrode 14 einen Schottky-Kontakt mit dem zweiten III-Nitrid-Körper her. Allerdings ist zu beachten, dass eine Gate-Elektrode 14 kapazitiv mit dem zweiten III-Nitrid-Körper 24 gekoppelt werden kann (z.B. über ein Gate-Dielektrikum), ohne vom Geltungsbereich und den Prinzipien der vorliegenden Erfindung abzuweichen.
  • Gemäß einem Aspekt der Erfindung, wie in 5 dargestellt, ist die Feldplatte 16, die aus hochleitendem (z.B. N+) III-Nitrid-Material (z.B. GaN oder AlGaN) besteht, über dem zweiten III-Nitrid-Körper 24 und zwischen einer Gate-Elektrode 14 und der Drain-Elektrode 10 angeordnet. Die Feldplatten 16 sind vorzugsweise mit der Quellenelektrode 12 kurzgeschlossen, wobei die Spannung zwischen der Gate-Elektrode 14 und der Drain-Elektrode 10 reduziert ist, um die Durchschlagspannung der Vorrichtung zu verbessern. Der Kurzschluss kann auf jede gewünschte Art und Weise hergestellt werden.
  • In dem Ausführungsbeispiel der 5 liegen jede Drain-Elektrode 10 und Quellenelektrode 12 auf einem entsprechenden, hochleitenden (z.B. N+) III-Nitride-(z.B. GaN oder AlGaN)-Sockel 36 und stehen mit einem solchen Sockel in ohmscher Kopplung, der über dem zweiten III-Nitrid-Körper 24 ausgebildet ist, wobei die ohmsche Verbindung zwischen den Leistungselektroden 10, 12 und dem zweiten III-Nitrid-Körper 24 verbessert ist.
  • Wir nehmen Bezug auf 6 und 7. Zur Herstellung einer Vorrichtung gemäß dem Ausführungsbeispiel der 5 wird die III-Nitride-Heterojunction 18 über einem Tragkörper 20 nach einer geeigneten Methode ausgebildet. Danach wird über dem zweiten III-Nitrid-Körper 24 eine hochleitende III-Nitridschicht 38 angesetzt (z.B. eine Schicht aus N+ GaN oder N+ AlGaN). Als nächstes wird auf dem zweiten III-Nitrid-Körper 24 eine Schicht aus leitendem Material zur Ausbildung von Leistungselektroden 10, 12 gebildet und so strukturiert, dass die Elektroden 10 und 12 gewonnen werden.
  • Die Schicht 38 wird dann so strukturiert, dass sie eine Mehrzahl von Spalten 40, 41 (7) umfasst, um Feldplatten 16 und Sockel 36 zu gewinnen oder zu begrenzen. Es ist zu beachten, dass die Spalten 40 und 41 zur physischen Isolierung von Feldplatten 16 und Sockeln 36 dient. Danach werden die Gate-Elektroden 14 in den Spalten 41 der 7 auf dem zweiten III-Nitrid-Körper 24 gebildet, und die Feldplatten 16 und die Quellenelektrode 12 werden elektrisch kurzgeschlossen, um eine Vorrichtung gemäß der vorliegenden Erfindung zu erhalten.
  • Wir nehmen Bezug auf 8, in der die gleichen Bezugszeichen die selben Merkmale wie in den vorangehenden Figuren markieren; die Vorrichtung ist eine Anreicherungs-Vorrichtung, und die Feldplatten 16 können aus jedem leitenden Material sein, einschließlich Metallmaterialien sowie hochleitender III-Nitride-Laser oder -körper, wie oben beschrieben. Eine Anreicherungs-Vorrichtung gemäß diesem Ausführungsbeispiel umfasst eine 2-DEG-Schicht mit einem unterbrochenen Bereich oder einem Bereich mit reduzierter Trägerdichte 50 unter der Gate-Elektrode 14. Zur Herstellung des unterbrochenen Bereichs oder des Bereichs mit reduzierter Trägerdichte können zahlreiche unterschiedliche Verfahren verwendet werden. Beispielsweise kann in dem Körper 24 eine Vertiefung gebildet werden, im Körper 24 oder 22 kann ein implantierter Bereich gebildet werden, die Oberfläche des Körpers 24 kann unter Nutzung von CF4 unter dem Gate behandelt werden, oder eine lokale Zerlegung gemäß US-Patentanmeldung Ser.-Nr. 11/906,842 vom 4. Okt. 2007 mit dem Titel „III-Nitride Heterjunction Semiconductor Device and Methode of Fabrication (IR-3282)“ kann dazu verwendet werden, eine unterbrochene 2-DEG oder eine 2-DEG mit reduzierter Dichte unter der Gate-Elektrode 14 herzustellen. In der US-Patentanmeldung Ser.-Nr. 11/040,657 vom 21. Jan. 2005 mit dem Titel „Enhancement Mode III-Nitride FET (IR-2663)“ sind unterschiedliche Wege zur Herstellung einer 2-DEG-Schicht mit einem unterbrochenen Bereich oder einem Bereich mit reduzierter Trägerdichte unter der Gate-Elektrode derselben beschrieben. Es ist zu beachten, dass im Ausführungsbeispiel der 8 die Gate-Elektrode 14 an den Körper 16 Schottkygekoppelt ist.
  • Es hat sich herausgestellt, dass die Kombination einer Feldplatte 16, die mit der Quellenelektrode in einer Anreicherungsvorrichtung kurzgeschlossen ist (d.h. einer Vorrichtung mit einer unterbrochenen 2-DEG oder einer 2-DEG mit reduzierter Trägerdichte unter dem Gate), eine III-Nitrid-Anreicherungsvorrichtung ergibt, die im Betrieb stabil ist, was bislang der Aufmerksamkeit der Fachpersonen entgangen ist.
  • Wir nehmen Bezug auf 9, in der gleiche Bezugszeichen identische Merkmale der vorangehenden Figuren bezeichnen; in einer Vorrichtung gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung und wie in 4 kann ein Gate-Dielektrikum 26 zwischen den Gate-Elektroden 14 und dem Körper 24 angeordnet werden. Ferner kann der dielektrische Körper 26 zwischen den Feldplatten 16 und dem Körper 24 angeordnet sein. In den Ausführungsbeispielen der 8 und 9 können die Sockel 36 weggelassen werden, ohne vom Geltungsbereich und den Prinzipien der vorliegenden Erfindung abzuweichen. Die Elektroden 14 und 16 können somit in ohmscher Kopplung mit dem Körper 24 verbunden sein.

Claims (15)

  1. III-Nitrid-Halbleitervorrichtung, umfassend: einen ersten III-Nitridkörper (22) einer ersten Zusammensetzung; einen zweiten III-Nitridkörper (24) einer zweiten, sich von der ersten unterscheidenden Zusammensetzung auf dem ersten III-Nitridkörper (22); eine 2DEG-Schicht, die von der Grenzfläche zwischen dem ersten und dem zweiten III-Nitridkörper gebildet ist; eine mit der freien Oberfläche des zweiten III-Nitridkörpers (24) verbundene Quellenelektrode (12); eine von der Quellenelektrode (12) seitlich beabstandete und mit der freien Oberfläche des zweiten III-Nitridkörpers (24) verbundene Drain-Elektrode (10); eine mit der freien Oberfläche des zweiten III-Nitridkörpers (24) gekoppelte und seitlich zwischen der Quellen- (12) und der Drain-Elektrode (10) angeordnete Gate-Elektrode (14); eine leitende Feldplatte (16), die zwischen der Gate- (14) und der Drain-Elektrode (10) angeordnet und mit der Quellenelektrode (12) verbunden ist, um das elektrische Feld zwischen der Gate- (14) und der Drain-Elektrode (10) zu reduzieren, wenn die 2DEG-Schicht nicht-leitend ist; wobei die Feldplatte (16) eine Schicht aus hochleitendem N+ III-Nitrid-Material ist.
  2. Vorrichtung gemäß Anspruch 1, wobei der erste III-Nitridkörper (22) GaN und der zweite III-Nitridkörper (24) AIGaN ist.
  3. Vorrichtung gemäß Anspruch 1, wobei der erste III-Nitridkörper (22) auf einem Substrat (20) aufliegt.
  4. Vorrichtung gemäß Anspruch 3, wobei das Substrat (20) Silizium ist und eine mit dem ersten III-Nitridkörper (22) verbundene Übergangsschicht aufweist.
  5. Vorrichtung gemäß Anspruch 1, wobei die Gate-Elektrode (14) einen Schottky-Kontakt zum zweiten III-Nitridkörper (24) herstellt.
  6. Vorrichtung gemäß Anspruch 1, wobei die Gate-Elektrode (14) von der Oberfläche des zweiten III-Nitridkörpers (24) dielektrisch isoliert ist.
  7. Vorrichtung gemäß einem der vorhergehenden Ansprüche, die ferner einen hochleitenden III-Nitrid-Sockel (36) umfasst, der zwischen den Quellen- (12) und Drain-Elektroden (10) und der freien Oberfläche des zweiten III-Nitridkörpers (24) angeordnet ist.
  8. Eine III-Nitrid-Halbleitervorrichtung, umfassend: einen zweiten III-Nitridkörper (24), der über einem ersten III-Nitrid-Körper (22) ausgebildet ist, wobei der erste III-Nitrid-Körper (22) als Kanalschicht dient; eine 2DEG-Schicht, angrenzend an die Unterseite des zweiten III-Nitridkörpers (24); erste und zweite seitlich beabstandete Drain-Elektroden (10), die mit der Oberseite des zweiten III-Nitridkörpers (24) gekoppelt sind; eine Quellenelektrode (12), die mit der Oberseite des zweiten III-Nitridkörpers (24) gekoppelt und seitlich zwischen den ersten und zweiten Drain-Elektroden (10) angeordnet ist; erste und zweite Gate-Elektroden (14), die mit der Oberseite des zweiten III-Nitridkörpers (24) gekoppelt sind, wobei die erste Gate-Elektrode zwischen der Quellenelektrode (12) und der ersten Drain-Elektrode (10) angeordnet ist und die zweite Gate-Elektrode zwischen der Quellenelektrode (12) und der zweiten Drain-Elektrode (10) angeordnet ist; erste und zweite leitende Feldplatten (16), wobei die erste Feldplatte zwischen der ersten Drain-Elektrode (10) und der ersten Gate-Elektrode (14) angeordnet ist und die zweite Feldplatte zwischen der zweiten Drain-Elektrode (10) und der zweiten Gate-Elektrode (14) angeordnet ist; wobei die erste und die zweite Feldplatte (16) miteinander und mit der Quellenelektrode (12) verbunden sind; wobei die erste und die zweite Feldplatte (16) aus hochleitendem N + III-Nitrid-Material bestehen.
  9. Vorrichtung gemäß Anspruch 8, wobei der zweite III-Nitridkörper (24) GaN ist.
  10. Vorrichtung gemäß Anspruch 8, wobei die erste und die zweite Feldplatte (16) aus GaN oder AlGaN bestehen.
  11. Vorrichtung gemäß Anspruch 8, wobei die erste und zweite Gate-Elektrode (14) einen Schottky-Kontakt zum zweiten III-Nitridkörper (24) herstellen.
  12. Vorrichtung gemäß Anspruch 8, wobei die erste und zweite Gate-Elektrode (14) von der Oberfläche des zweiten III-Nitridkörpers (24) dielektrisch isoliert ist.
  13. Vorrichtung gemäß Anspruch 8, die ferner hochleitende N+ III-Nitrid-Sockel (36) umfasst, die zwischen der Oberfläche des zweiten III-Nitridkörpers (24) und den ersten und zweiten Quellen- (12) und ersten und zweiten Drain-Elektroden (10) angeordnet sind.
  14. Vorrichtung gemäß Anspruch 8, die ferner dielektrische Schichten umfasst, wobei ein Gate-Dielektrikum (26) zwischen der ersten Feldplatte (16) und der freien Oberfläche des zweiten III-Nitridkörpers (24) angeordnet ist und wobei ein Gate-Dielektrikum (26) zwischen der zweiten Feldplatte (16) und der freien Oberfläche des zweiten III-Nitridkörpers (24) angeordnet ist.
  15. Verfahren zur Bildung von Elektroden einer III-Nitrid-Halbleitervorrichtung, das Verfahren umfassend die folgenden Schritte: Bilden einer ersten Schicht (38) aus hochleitendem III-Nitrid über einer oberen Oberfläche der Vorrichtung; Bilden einer zweiten Schicht eines leitenden Materials über der ersten Schicht (38) aus hochleitendem III-Nitrid; Strukturieren der zweiten Schicht zum Definieren einer Quellenelektrode (12) und erster und zweiter Drain-Elektroden (10); Strukturieren der ersten Schicht (38) zum Definieren eines zentralen Quellenelektroden-Sockels (36), erster und zweiter Feldplatten (16) in einem Abstand von einander gegenüberliegenden Kanten des zentralen Quellenelektroden-Sockels (36) und Sockeln (36) für erste und zweite Drain-Elektroden (10) in einem Abstand von einander gegenüberliegenden Kanten des zentralen Quellenelektroden-Sockels (36); Bilden erster und zweiter leitender Gate-Elektroden (14) auf der oberen Fläche der Vorrichtung und zwischen sowie im Abstand von den einander zugewandten Kanten der Spalte (41) zwischen den ersten und zweiten Feldplatten (16) und der zentralen Quellenelektrode (12); und elektrisches Anschließen der ersten und zweiten Feldplatten (16) an die zentrale Quellenelektrode (12).
DE112008001039.0T 2007-09-18 2008-09-17 III-Nitrid-Halbleitervorrichtung mit reduziertem elektrischen Feld zwischen Gate und Drain Expired - Fee Related DE112008001039B4 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US97329507P 2007-09-18 2007-09-18
US97336707P 2007-09-18 2007-09-18
US60/973,367 2007-09-18
US60/973,295 2007-09-18
US12/211,120 2008-09-16
US12/211,120 US8791503B2 (en) 2007-09-18 2008-09-16 III-nitride semiconductor device with reduced electric field between gate and drain and process for its manufacture
PCT/US2008/010812 WO2009038717A1 (en) 2007-09-18 2008-09-17 Iii-nitride device semiconductor device with reduced electric field between gate and drain

Publications (2)

Publication Number Publication Date
DE112008001039T5 DE112008001039T5 (de) 2010-03-04
DE112008001039B4 true DE112008001039B4 (de) 2019-05-16

Family

ID=40453507

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008001039.0T Expired - Fee Related DE112008001039B4 (de) 2007-09-18 2008-09-17 III-Nitrid-Halbleitervorrichtung mit reduziertem elektrischen Feld zwischen Gate und Drain

Country Status (4)

Country Link
US (3) US8791503B2 (de)
JP (1) JP5427168B2 (de)
DE (1) DE112008001039B4 (de)
WO (1) WO2009038717A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
US8791503B2 (en) 2007-09-18 2014-07-29 International Rectifier Corporation III-nitride semiconductor device with reduced electric field between gate and drain and process for its manufacture
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
DE102010016993A1 (de) 2010-05-18 2011-11-24 United Monolithic Semiconductors Gmbh Halbleiter-Bauelement
JP5742159B2 (ja) * 2010-10-05 2015-07-01 サンケン電気株式会社 半導体装置
US8957454B2 (en) 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
US8482036B2 (en) * 2011-04-20 2013-07-09 Infineon Technologies Austria Ag Lateral high electron mobility transistor
US8546849B2 (en) 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
EP2766934A4 (de) * 2011-10-11 2015-07-08 Massachusetts Inst Technology Halbleiterbauelemente mit einer einbauelektrodenstruktur
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
KR101559111B1 (ko) 2014-04-10 2015-10-13 홍익대학교 산학협력단 양방향 스위칭 소자 및 그 제조 방법
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
JP6299665B2 (ja) * 2015-04-30 2018-03-28 三菱電機株式会社 電界効果トランジスタ
US9837522B2 (en) * 2015-11-02 2017-12-05 Infineon Technologies Austria Ag III-nitride bidirectional device
US11575036B2 (en) * 2017-09-28 2023-02-07 Intel Corporation Gallium nitride transistors with source and drain field plates and their methods of fabrication
US11316019B2 (en) * 2020-07-29 2022-04-26 Globalfoundries U.S. Inc. Symmetric arrangement of field plates in semiconductor devices
WO2024030127A1 (en) * 2022-08-03 2024-02-08 Vishay Siliconix Llc P-gan high electron mobility transistor field plating
WO2024086539A1 (en) * 2022-10-19 2024-04-25 Efficient Power Conversion Corporation THREE-TERMINAL BIDIRECTIONAL ENHANCEMENT MODE GaN SWITCH
WO2024092419A1 (en) * 2022-10-31 2024-05-10 Innoscience (Zhuhai) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065708A (en) 1974-10-05 1977-12-27 International Business Machines Corporation Method and apparatus for determining stepping motor parameters from induced voltages
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
US20060145189A1 (en) 2004-12-30 2006-07-06 Robert Beach III-nitride power semiconductor with a field relaxation feature
US20060175633A1 (en) * 2005-02-02 2006-08-10 Kinzer Daniel M III-nitride integrated schottky and power device
US20070045670A1 (en) 2005-08-31 2007-03-01 Kabushiki Kaisha Toshiba Nitride-based semiconductor device and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005258A (en) * 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
RU2232464C2 (ru) * 2002-08-22 2004-07-10 Бобков Михаил Николаевич Способ подавления узкополосной помехи в системе широкополосной связи
JP4810072B2 (ja) 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
US7217960B2 (en) * 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7821030B2 (en) * 2005-03-02 2010-10-26 Panasonic Corporation Semiconductor device and method for manufacturing the same
US9647103B2 (en) * 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
EP2887402B1 (de) * 2007-09-12 2019-06-12 Transphorm Inc. Bidirektionale III-Nitrid-Schalter
US8791503B2 (en) 2007-09-18 2014-07-29 International Rectifier Corporation III-nitride semiconductor device with reduced electric field between gate and drain and process for its manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065708A (en) 1974-10-05 1977-12-27 International Business Machines Corporation Method and apparatus for determining stepping motor parameters from induced voltages
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
US20060145189A1 (en) 2004-12-30 2006-07-06 Robert Beach III-nitride power semiconductor with a field relaxation feature
US20060175633A1 (en) * 2005-02-02 2006-08-10 Kinzer Daniel M III-nitride integrated schottky and power device
US20070045670A1 (en) 2005-08-31 2007-03-01 Kabushiki Kaisha Toshiba Nitride-based semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2010522993A (ja) 2010-07-08
US9252256B2 (en) 2016-02-02
US20090072273A1 (en) 2009-03-19
DE112008001039T5 (de) 2010-03-04
US20150014701A1 (en) 2015-01-15
WO2009038717A1 (en) 2009-03-26
US9252257B2 (en) 2016-02-02
US8791503B2 (en) 2014-07-29
JP5427168B2 (ja) 2014-02-26
US20150021619A1 (en) 2015-01-22

Similar Documents

Publication Publication Date Title
DE112008001039B4 (de) III-Nitrid-Halbleitervorrichtung mit reduziertem elektrischen Feld zwischen Gate und Drain
DE112006001751B4 (de) Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
DE102005045542B4 (de) Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112006001893B4 (de) Normalerweise abgeschaltetes Gruppe-III-Nitrid-Halbleiter-Bauteil und Verfahren zur Herstellung desselben
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102016111400B4 (de) Nitridhalbleitereinrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004058431B4 (de) III-Nitrid Halbleitervorrichtung mit Grabenstruktur
DE102010060138B4 (de) Lateraler HEMT
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102005048102A1 (de) Interdigitaler Gleichrichter mit mehrkanaliger Gruppe-III-Nitrit-Heterostruktur
DE2313312A1 (de) Integrierte schaltung mit isolierte gate-elektroden aufweisenden feldeffekttransistoren
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102012103388B4 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019104424A1 (de) Halbleitervorrichtung
DE112018007009T5 (de) Halbleitervorrichtung und Herstellungsverfahren für diese
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014113465B4 (de) Elektronisches Bauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0031090000

Ipc: H01L0029410000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0031090000

Ipc: H01L0029410000

Effective date: 20140904

R016 Response to examination communication
R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee