KR101559111B1 - 양방향 스위칭 소자 및 그 제조 방법 - Google Patents

양방향 스위칭 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101559111B1
KR101559111B1 KR1020140042844A KR20140042844A KR101559111B1 KR 101559111 B1 KR101559111 B1 KR 101559111B1 KR 1020140042844 A KR1020140042844 A KR 1020140042844A KR 20140042844 A KR20140042844 A KR 20140042844A KR 101559111 B1 KR101559111 B1 KR 101559111B1
Authority
KR
South Korea
Prior art keywords
electrode
schottky
barrier layer
source electrode
gate
Prior art date
Application number
KR1020140042844A
Other languages
English (en)
Inventor
차호영
박봉렬
Original Assignee
홍익대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단 filed Critical 홍익대학교 산학협력단
Priority to KR1020140042844A priority Critical patent/KR101559111B1/ko
Application granted granted Critical
Publication of KR101559111B1 publication Critical patent/KR101559111B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 양방향 스위칭 동작을 하는 반도체 소자에 관한 것으로서, 기판; 상기 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 배리어층; 상기 배리어층 위에 형성된 게이트 절연층; 상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 소스 전극 및 제2 소스 전극; 상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 쇼트키 전극 및 제2 쇼트키 전극; 상기 제1 소스 전극과 상기 제1 쇼트키 전극 사이에 위치하며, 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제1 게이트 전극; 및 상기 제2 소스 전극과 상기 제2 쇼트키 전극 사이에 위치하며, 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제2 게이트 전극을 포함하고, 상기 제1 소스 전극과 상기 제2 쇼트키 전극 및 상기 제2 소스 전극과 상기 제1 쇼트키 전극 각각 접합 되도록 배치되는 양방향 스위칭 소자 및 그 제조 방법을 제공한다.

Description

양방향 스위칭 소자 및 그 제조 방법{BI-DIRECTION SWITCHING DEVICE AND MANUFACTURING METHOD FOR THE SAME}
본 발명은 양방향 스위칭 동작을 하는 반도체 소자에 관한 것으로서, 보다 상세하게는 전계효과 트랜지스터에 다이오드를 내장하여 스위칭 동작을 하는 반도체 소자에 관한 것이다.
일반적으로, DC-DC, AC-AC 컨버터와 DC-AC 인버터는 가정 및 산업용의 다양한 전자기기와 전동부의 전원 공급 회로에 사용되는 중요한 구성요소이며, 고효율의 DC-DC, AC-AC 컨버터 또는 DC-AC 인버터를 제작하기 위해서는 스위칭 소자의 역할이 중요하다.
종래에는 MOSFET(metal oxide semiconductor field effect transistor, 금속-산화막 반도체 전계효과 트랜지스터) 또는 IGBT(insulated gate bipolar transistor, 절연 게이트 바이폴라 트랜지스터)에 다이오드를 접합하여 구성된 스위칭 소자를 사용하는 것이 일반적이다. 이러한 종래의 스위칭 소자는 GaN 기반의 소자를 적용하면서 기존의 Si 기반의 소자에 비하여 효율이 향상되었지만, 외부에 별도의 다이오드를 연결하는 점에서 크기와 성능 면에서 제한이 있다.
이러한 단점을 해결하기 위하여, 다이오드의 기능이 내장된 GaN GIT(gate injection transistor)가 개발되었으나 다이오드의 정방향 턴온 전압이 상대적으로 높아서 불감시간손실(dead time loss)을 줄이는 데 제한이 있고, GIT 구조의 경우 다이오드 정방향 턴온 전압을 트랜지스터의 턴온 전압과 별도로 제어할 수 없기 때문에 높은 트랜지스터 턴온 전압이 요구되는 회로에서 다이오드의 정방향 턴온 전압을 낮게 유지할 수 없는 문제가 있다.
또한, Si 다이오드를 내장한 GIT 소자에 대한 연구가 진행되고 있으나, 제조공정이 복잡하고Si 다이오드로 인하여 회로의 최대 동작온도가 제한되는 문제가 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 쇼트키 다이오드 구조를 내장한 모놀리식 양방향 스위칭 소자를 제공하는데 그 목적이 있다.
상기 기술적 과제를 달성하기 위해 개시된 본 발명의 제1 특징은 기판; 상기 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 배리어층; 상기 배리어층 위에 형성된 게이트 절연층; 상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 소스 전극 및 제2 소스 전극; 상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 쇼트키 전극 및 제2 쇼트키 전극; 상기 제1 소스 전극과 상기 제1 쇼트키 전극 사이에 위치하며, 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제1 게이트 전극; 및 상기 제2 소스 전극과 상기 제2 쇼트키 전극 사이에 위치하며, 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제2 게이트 전극을 포함하고, 상기 제1 소스 전극과 상기 제2 쇼트키 전극 및 상기 제2 소스 전극과 상기 제1 쇼트키 전극 각각 접합 되도록 배치되는 양방향 스위칭 소자를 제공한다.
상기 기술적 과제를 달성하기 위해 개시된 본 발명의 제2 특징은 기판; 상기 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 배리어층; 상기 배리어층 위에 형성된 게이트 절연층; 상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 소스 전극 및 제2 소스 전극; 상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 쇼트키 전극 및 제2 쇼트키 전극; 상기 제1 소스 전극과 상기 제1 쇼트키 전극 사이에 위치하며, 상기 배리어층을 관통하여 상기 버퍼층 까지 파인 제1 트랜치; 상기 제2 소스 전극과 상기 제2 쇼트키 전극 사이에 위치하며, 상기 배리어층을 관통하여 상기 버퍼층 까지 파인 제2 트랜치; 상기 제1 트랜치에 위치하며 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제1 게이트; 및 상기 제2 트랜치에 위치하며 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제2 게이트 전극을 포함하고, 상기 제1 소스 전극과 상기 제2 쇼트키 전극 및 상기 제2 소스 전극과 상기 제1 쇼트키 전극 각각 접합 되도록 배치되는 양방향 스위칭 소자를 제공한다.
상기 기술적 과제를 달성하기 위해 개시된 본 발명의 제3 특징은 기판에 버퍼층을 형성하는 단계; 상기 버퍼층 위에 배리어층을 형성하는 단계; 상기 배리어층 위에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 소스 전극 및 제2 소스 전극을 형성하는 단계; 상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 쇼트키 전극 및 제2 쇼트키 전극이 각각 상기 제2 소스 전극 및 상기 제1 소스 전극에 접합되도록 형성하는 단계; 상기 제1 소스 전극과 상기 제1 쇼트키 전극 사이에 위치하며, 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제1 게이트 전극 및 상기 제2 소스 전극과 상기 제2 쇼트키 전극 사이에 위치하며, 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제2 게이트 전극을 형성하는 단계를 포함하는 양방향 스위칭 소자 제조 방법을 제공한다.
이때, 상기 배리어층에 접하는 상기 버퍼층의 계면에 2차원 전자가스(2-DEG) 또는 전자채널층을 더 포함할 수 있다.
또한, 상기 버퍼층이 GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 중에서 선택된 하나의 재질이며, 상기 배리어층이 GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 중에서 선택된 하나의 재질이다.
한편, 상기 제1 게이트 전극, 상기 제1 소스 전극 및 상기 제1 쇼트키 전극에 의해 구성되는 제1 트랜지스터의 턴온 전압과 상기 제2 게이트 전극, 상기 제2 소스 전극 및 상기 제2 쇼트키 전극에 의해 구성되는 제2 트랜지스터의 턴온 전압은 OV 이상이며, 상기 제1 쇼트키 전극이 상기 배리어층에 접하여 형성되는 제1 쇼트키 다이오드의 턴온 전압과 상기 제2 쇼트키 전극이 상기 배리어층에 접하여 형성되는 제2 쇼트키 다이오드의 턴온 전압은 2V 이하로 형성된다.
이와 같이, 본 발명의 반도체 소자는 고전압 전력회로 시스템에서 요구하는 트랜지스터의 턴온 전압과 다이오드의 턴온 전압을 만족하도록 제작할 수 있다. 한편, 본 발명의 반도체 소자는 트랜지스터의 턴온 전압과 다이오드의 턴온 전압을 개별적으로 조절할 수 있으며, 반도체 소자가 적용되는 시스템의 요구조건에 맞추어 제작할 수 있다.
상술한 바와 같이 구성된 본 발명은, 전계효과 트랜지스터에 쇼트키 다이오드를 내장시킴으로써, 외부의 다이오드를 별도로 연결할 필요가 없어서 기생 인덕턴스 성분을 줄여 고주파 동작이 가능하며, 동시에 소자의 부피를 획기적으로 줄일 수 있는 효과가 있다.
또한, 외부의 다이오드 연결 없이 자체로 스위칭 소자의 역할을 할 수 있기 때문에, 컨버터 또는 인버터를 모놀리식 집적회로(monolithic IC)로 제조할 수 있는 효과가 있다.
도 1은 본 실시예에 따른 반도체 소자의 단면 구조를 나타내는 모식도이다.
도 2는 본 실시예에 따른 반도체 소자의 등가 회로를 도시한 회로도이다.
도 3a 내지 도 3d는 본 실시예에 따른 반도체 소자의 동작원리를 나타낸 모식도이다.
도 4는 본 실시예의 반도체 소자를 대면적에 형성한 경우를 나타내는 모식도이다.
개시된 기술에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 개시된 기술의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 개시된 기술의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.
첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1은 본 실시예에 따른 양방향 스위칭 소자(1000)의 제1 단면 및 제2 단면구조를 나타내는 모식도이다. (도 4 참조)
일 실시예에 따른 양방향 스위칭 소자(1000)는 기판(110), 버퍼층(130), 배리어층(140), 게이트 절연층(180), 제1 소스 전극(160a), 제2 소스 전극(160b), 제1 게이트 전극(150a), 제2 게이트 전극(150b), 제1 쇼트키 전극(210a) 및 제2 쇼트키 전극(210b)을 포함한다. 실시예에 따라 기판(110)과 버퍼층(130) 사이에는 전이층(120)이 더 포함될 수 있다.
본 실시예의 양방향 스위칭 소자(1000)는 금속 산화물 반도체 이종접합 전계효과 트랜지스터(MOSHFET)를 기초로 하여 형성된다.
구체적으로 기판(110)위에 버퍼층(130)을 형성하는 단계, 버퍼층(130) 위에 배리어층(140)을 형성하는 단계, 배리어층(140) 위에 게이트 절연층(180)을 형성하는 단계, 게이트 절연층(180)을 관통하여 배리어층(140)에 접하여 위치하는 제 1 소스 전극(160a) 및 제2 소스 전극(160b)을 형성하는 단계,
게이트 절연층(180)을 관통하여 배리어층(140)에 접하여 위치하는 제1 쇼트키 전극(210a) 및 제2 쇼트키 전극(210b)이 각각 제1 소스 전극(160a) 및 제2 소스 전극(160b)에 접합되도록 형성하는 단계,
제1 소스 전극(160a)과 제1 쇼트키 전극(210a) 사이에 위치하며, 게이트 절연층(180)에 의해서 배리어층(140)과 이격되는 제1 게이트 전극(150a) 및 제2 소스 전극(160b)과 상기 제2 쇼트키 전극(210b) 사이에 위치하며, 게이트 절연층(180)에 의해서 배리어층(140)과 이격되는 제2 게이트 전극(150b)을 형성하는 단계에 의해 양방향 스위칭 소자(1000)가 형성된다.
이때, 게이트 절연층(180)을 형성하기 전에, 제1 게이트 전극(150a) 및 제2 게이트 전극(150b)이 형성될 위치에 제1 트랜치(155a) 및 제2 트랜치(155b)를 형성하는 단계가 수행된다.
구체적으로, 제1 트랜치(155a) 및 제2 트랜치(155b)를 형성하는 단계에서, 제1 트랜치(155a) 및 제2 트랜치(155a)를 배리어층(140)을 관통하여 버퍼층(130)까지 형성한다.
본 실시예의 양방향 스위칭 소자(1000)는 제1 쇼트키 전극(210a) 및 제2 쇼트키 전극(210b)과 배리어층(140)의 사이의 접합은 각각 금속-반도체의 접촉구조인 쇼트키 접합(Schottky junction)으로 형성한다.
기판(110)과 전이층(120)은 일반적인 이종접합 전계효과 트랜지스터를 제조하는 과정에서 사용되는 구성을 모두 적용할 수 있으므로 구체적인 설명은 생략한다.
본 실시예에서는 (111)방향으로 단결정 성장시킨 P타입 혹은 N타입 Si 기판(110)에 GaN 재질의 버퍼층(130)을 3~4㎛ 두께로 형성하고, 그 위에 Al0.25GaN 재질의 배리어층(140)을 300Å의 두께로 형성하였다.
버퍼층(130)은 본 실시예에서 적용한 GaN 재질에 한정되지 않고, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 등과 같은 GaN 기반의 화합물을 다양하게 형성하여 적용할 수 있으며, 도핑 또는 이온주입 공정으로 다양한 조성의 화합물층을 형성하여 사용할 수도 있다.
배리어층(140)도 본 실시예에서 적용한 Al0.25GaN와 같은 AlGaN 재질에 한정되지 않고, GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 등의 GaN 기반의 화합물을 다양하게 형성하여 적용할 수 있으며, 도핑 또는 이온 주입 공정으로 다양한 조성의 화합물층을 형성하여 사용할 수 있다.
버퍼층(130)과 배리어층(140)이 모두 Al를 포함하는 재질인 경우에는 배리어층에 포함된 Al의 비율이 버퍼층에 포함된 Al의 비율보다 높아야 한다.
제1 게이트 전극(150a) 및 제2 게이트 전극(150b)은 두께가 30nm인 SiO2 재질의 게이트 절연층(180)에 의해서 배리어층(140)과 이격되어 상시불통(normally off) 상태이고,
제1 소스 전극(160a) 및 제2 소스 전극(160b) 각각은 배리어층(140)에 오믹접하며, 이때의 접합은 오믹 접합이다.
이때, 제1 게이트 전극(150a) 및 제2 게이트 전극(150b)이 형성되는 배리어층(140) 부분에는 제1 트랜치(155a) 및 제2 트랜치(155b)를 형성하여, 게이트 절연층(180)과 제1 게이트 전극(150a) 및 제2 게이트 전극(150b)이 각각 제1 트랜치(155a) 및 제2 트랜치(155b)에 삽입되어 위치하도록 한다.
2차원 전자가스(2DEG, 2 dimension electric gas)가 배리어층(140)에 접하고 있는 버퍼층(130)의 계면 근처(도면에 점선으로 표시된 영역)에 형성되도록 한다.
한편, 본 실시예와 달리, 제1 게이트 전극(150a) 및 제2 게이트 전극(150b)이 형성되는 트렌치의 깊이를 더 깊게 형성하여, 트렌치가 배리어층(140)을 완전히 관통하여 버퍼층(130)까지 형성할 수 있다. 이러한 경우에는 트렌치 하부의 게이트 절연층(180)은 버퍼층(130)에 형성되어 제1 게이트 전극(150a) 및 제2 게이트 전극(150b)과 버퍼층(130)을 절연하며, 게이트 절연층(180)과 버퍼층(130)의 계면에 채널이 형성된다.
게이트 절연층(180)의 재질은 본 실시예의 SiO2에 한정되지 않고, SiO2, SiNx, Al2O3, HfO2 등의 절연물질을 모두 적용할 수 있다.
이상의 구조에 의해서 상시불통형의 MOSFET이 구성된다. 설명의 편의를 위해 이하 제1 게이트 전극(150a)과 제2 게이트 전극(150b)에 의해 구현되는 MOSFET을 각각 제1 트랜지스터 및 제2 트랜지스터로 호칭하도록 한다.
제1 쇼트키 전극(210a) 및 제2 쇼트키 전극(210b)이 배리어층(140)과 접하는 접합면을 기준으로 윗 부분인 제1 쇼트키 전극(210a) 및 제2 쇼트키 전극(210b)은 다이오드의 애노드에 해당되고 아랫 부분인 배리어층(140)은 캐소드에 해당된다. 설명의 편이를 위해 제1 쇼트키 전극(210a) 및 제2 쇼트키 전극(210b)의 쇼트키 접합에 의한 다이오드를 각각 제1 쇼트키 다이오드 및 제2 쇼트키 다이오드로 호칭하도록 한다.
제1 단면에 의하면 제1 쇼트키 전극(210a)은 제1 게이트 전극(150a)의 오른쪽에 배치되어 제1 트랜지스터의 드레인과 제1 쇼트키 전극의 캐소드를 공유한다.
제2 단면에 의하면 제2 쇼트키 전극(210b)은 제2 게이트 전극(150b)의 왼쪽에 배치되어 제2 트랜지스터의 드레인과 제2 쇼트키 전극의 캐소드를 공유한다.
제1 소스 전극(160a)은 제2 쇼트키 전극(210b)과 접합되도록 배치되고, 제2 소스 전극(160b)은 제1 쇼트키 전극(210a)과 접합되도록 배치되며, 이때 각각의 접합은 오믹 접합이 되도록 형성된다.
제1 쇼트키 전극(210a) 및 제2 쇼트키 전극(210b)은 단일 금속 또는 다중 금속으로 형성할 수 있으며, 항복전압 개선을 위해서는 전계판(field plate) 구조로 구성할 수도 있다.
제1 쇼트키 다이오드 및 제2 쇼트키 다이오드의 캐소드는 각각 배리어층(140) 제1 트랜지스터 및 제2 트랜지스터의 드레인과 연결(공유)되어 있고, 제1 쇼트키 다이오드 및 제2 쇼트키 다이오드의 애노드는 각각 제2 트랜지스터의 소스전극(제2 소스 전극(160b)) 및 제1 트랜지스터의 소스전극(제1 소스 전극(160a))와 연결(공유)되어 있다.
제1 쇼트키 다이오드의 애노드와 제2 트랜지스터의 소스 전극(제2 소스 전극(160b))의 공유단은 제2 입출력단으로 사용되고, 제2 쇼트키 다이오드의 애노드와 제1 트랜지스터의 소스 전극(제1 소스 전극(160a))의 공유단은 제1 입출력단으로 사용된다. 이를 등가회로로 표시하면 도 2와 같다.
한편, 본 실시예의 양방향 스위칭 소자(1000)는 트렌치(155a, 155b) 아래 남아있는 AlGaN 배리어층(140)의 두께와 Al의 비율 및 게이트 절연층(180)의 재질과 두께에 따라 각각 제1 트랜지스터 및 제2 트랜지스터의 턴온 전압이 결정되고, 제1 쇼트키 다이오드 및 제2 쇼트키 다이오드의 정방향 턴온 전압은 각각 제1 쇼트키 전극(210a) 및 제2 쇼트키 전극(210b)의 쇼트키 장벽으로 결정된다.
본 실시예의 상기한 조건들을 조절하여, 턴온(turn-on) 전압이 2V 이상인 상시불통형 제1 트랜지스터 및 제2 트랜지스터에 턴온 전압이 1V 이하인 제1 쇼트키 다이오드 및 제2 쇼트키 다이오드가 내장된 양방향 스위칭 소자(1000)를 제조할 수 있었으며, 이러한 전기적 특성은 고전압 전력회로 시스템에서 요구하는 트랜지스터의 턴온 전압(0V 이상)과 다이오드의 턴온 전압(2V 이하)을 만족하는 것이다. 이러한 특성의 반도체 소자는 불감시간손실(dead time loss)을 최소화한 스위칭 소자로 적용할 수 있다.
한편, 본 실시예와 달리, 트렌치를 깊이 형성함으로써 트렌치가 배리어층(140)을 관통하여 버퍼층(130)까지 형성된 경우에는, 게이트 절연층의 재질과 두께에 따라 MOSHFET의 턴온 전압이 결정된다.
또한, 제1 쇼트키 전극(210a) 및 제2 쇼트키 전극(210b)의 원활한 형성을 위해서, 게이트 절연층(180)의 위에 SiNx 재질의 제2 절연층(미도시)을 형성한다. 이때, 제2 절연층(300)의 재질은 본 실시예의 SiNx에 한정되는 것이 아니며, 이외에 다양한 절연물질이 가능하다.
도 2는 본 실시예에 따른 반도체 소자의 등가 회로를 도시한 회로도이다.
이해의 편의를 위해, 제1 트랜지스터 및 제2 트랜지스터는 각각 제1 게이트 전극(150a)과 제2 게이트 전극(150b)으로, 제1 다이오드 및 제2 다이오드의 애노드는 각각 제1 쇼트키 전극(210a)과 제2 쇼트키 전극(210b)으로, 제1 쇼트키 다이오드의 애노드와 제2 트랜지스터의 소스 전극(제2 소스 전극(160b))의 공유단은 제2 입출력단으로 도시하고, 제2 쇼트키 다이오드의 애노드와 제1 트랜지스터의 소스 전극(제1 소스 전극(160a))의 공유단은 제1 입출력단으로 도시하였다.
도 3a 내지 도 3d는 본 실시예에 따른 반도체 소자의 동작원리를 나타낸 모식도이다. 양방향 스위칭 소자(1000)는 양방향 동작을 하는 소자이므로 소자의 양 끝단인 제1 입출력단 및 제2 입출력단은 입력 및 출력동작을 번갈아 가면서 수행한다.
도 3a는 제1 입출력단에 high 전압이 인가되었을 때의 동작(동작 1)을 보여준다.
제1 입출력단이 high 상태에서 제1 트랜지스터의 동작 상태와 상관 없이 제2 트랜지스터(제2 게이트 전극(150b))의 동작이 off 이면 제2 트랜지스터에서는 전류가 흐르지 못한다.
도 3b는 제2 입출력단에 high 전압이 인가되었을 때의 동작(동작 2)을 보여준다.
제2 입출력단이 high 상태에서 제2 트랜지스터의 동작 상태와 상관 없이 제1 트랜지스터(제1 게이트 전극(150a))의 동작이 off 이면 제1 트랜지스터에서는 전류가 흐르지 못한다.
도 3c는 제1 입출력단에 high 전압이 인가되었을 때의 동작(동작 3)을 보여준다.
제1 입출력단이 high 상태에서 제2 트랜지스터(제2 게이트 전극(150b))의 동작이 on 이면 제2 입출력단으로 전류가 흐르게 된다.
이때, 제1 트랜지스터(제1 게이트 전극(150a))의 동작이 off인 경우 전류는 제2 트랜지스터의 소스 전극(160b)만을 통하여 유입된다.
도 3d는 제2 입출력단에 high 전압이 인가되었을 때의 동작(동작 4)을 보여준다.
제2 소스 전극(160b)이 high 상태에서 제1 트랜지스터(제1 게이트 전극(150a))의 동작이 on 이면 제1 입출력단으로 전류가 흐르게 된다.
즉, 동작 4는 동작 3과 대칭되는 동작이다.
도 4는 본 실시예의 반도체 소자를 대면적에 형성한 경우를 나타내는 모식도이다.
도시된 바와 같이 양방향 스위칭 소자(1000)를 6개를 병렬 배치하여 대면적 소자를 제조하는 공간을 최소화할 수 있다.
도시된 예에는 간략화를 위하여 양방향 스위칭 소자(1000)를 6개만 배치되어 있으나, 응용 범위에 따라 요구되는 전력에 대응하여 단일 양방향 스위칭 소자를 병렬로 추가 반복하여 배치할 수 있다.
상술한 바와 같이 구성된 본 발명은, 전계효과 트랜지스터에 쇼트키 다이오드를 내장시킴으로써, 외부의 다이오드를 별도로 연결할 필요가 없어서 기생 인덕턴스 성분을 줄여 고주파 동작이 가능하며, 동시에 소자의 부피를 획기적으로 줄일 수 있는 효과가 있다.
또한, 외부의 다이오드 연결 없이 자체로 스위칭 소자의 역할을 할 수 있기 때문에, 컨버터 또는 인버터를 모놀리식 집적회로(monolithic IC)로 제조할 수 있는 효과가 있다.
이러한 개시된 기술인 방법 및 장치는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 개시된 기술의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
1000 : 양방향 스위칭 소자
110 : 기판 120 : 전이층
130 : 버퍼층 140 : 배리어층
150a, 150b : 제1 게이트 전극, 제2 게이트 전극
155a, 155b : 제1 트랜치, 제2 트랜치
160a, 160b : 제1 소스 전극, 제2 소스 전극
210a, 210b : 제1 쇼트키 전극, 제2 쇼트키 전극
180: 게이트 절연층

Claims (22)

  1. 기판;
    상기 기판 위에 형성된 버퍼층;
    상기 버퍼층 위에 형성된 배리어층;
    상기 배리어층 위에 형성된 게이트 절연층;
    상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 소스 전극 및 제2 소스 전극;
    상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 쇼트키 전극 및 제2 쇼트키 전극;
    상기 제1 소스 전극과 상기 제1 쇼트키 전극 사이에 위치하며, 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제1 게이트 전극; 및
    상기 제2 소스 전극과 상기 제2 쇼트키 전극 사이에 위치하며, 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제2 게이트 전극을 포함하고,
    상기 제1 소스 전극과 상기 제2 쇼트키 전극 및 상기 제2 소스 전극과 상기 제1 쇼트키 전극 각각 접합 되도록 배치되되,
    상기 제1 쇼트키 전극이 상기 배리어층에 접하여 형성되는 제1 쇼트키 다이오드의 턴온 전압과 상기 제2 쇼트키 전극이 상기 배리어층에 접하여 형성되는 제2 쇼트키 다이오드의 턴온 전압은 각각 2V 이하이고,
    상기 제1 게이트 전극, 상기 제1 소스 전극 및 상기 제1 쇼트키 전극에 의해 구성되는 제1 트랜지스터의 드레인은 상기 제1 쇼트키 다이오드의 캐소드를 공유하고,
    상기 제2 게이트 전극, 상기 제2 소스 전극 및 상기 제2 쇼트키 전극에 의해 구성되는 제2 트랜지스터의 드레인은 상기 제2 쇼트키 다이오드의 캐소드를 공유하고,
    상기 제1 소스 전극은 상기 제2 쇼트키 다이오드의 애노드와 공유되고, 상기 제2 소스 전극은 상기 제1 쇼트키 다이오드의 애노드와 공유되는 것을 특징으로 하는 양방향 스위칭 소자.
  2. 청구항 1에 있어서,
    상기 제1 게이트 전극 및 상기 제2 게이트 전극은 각각 상기 배리어층에 형성된 트렌치에 삽입되어 형성된 것을 특징으로 하는 양방향 스위칭 소자.
  3. 청구항 1에 있어서,
    상기 배리어층에 접하는 상기 버퍼층의 계면에 2차원 전자가스(2-DEG) 또는 전자채널층을 포함하는 것을 특징으로 하는 양방향 스위칭 소자.
  4. 청구항 1에 있어서,
    상기 버퍼층이 GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 중에서 선택된 하나의 재질인 것을 특징으로 하는 양방향 스위칭 소자.
  5. 청구항 1에 있어서,
    상기 배리어층이 GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 중에서 선택된 하나의 재질인 것을 특징으로 하는 양방향 스위칭 소자.
  6. 청구항 1에 있어서,
    상기 제1 게이트 전극, 상기 제1 소스 전극 및 상기 제1 쇼트키 전극에 의해 구성되는 제1 트랜지스터의 턴온 전압과 상기 제2 게이트 전극, 상기 제2 소스 전극 및 상기 제2 쇼트키 전극에 의해 구성되는 제2 트랜지스터의 턴온 전압은 OV 이상인 것을 특징으로 하는 양방향 스위칭 소자.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 청구항 1에 있어서,
    상기 제1 소스 전극과 상기 배리어층의 접합, 상기 제2 소스 전극과 상기 배리어층의 접합은 오믹 접합, 상기 제1 소스 전극과 상기 제2 쇼트키 전극의 접합 및 상기 제2 소스 전극과 상기 제1 쇼트키 전극의 접합은 각각 도선에 의한 접합이고,
    제1 쇼트키 전극과 상기 배리어층의 접합 및 상기 제2 쇼트키 전극과 상기 배리어층의 접합은 각각 쇼트키 접합인 것을 특징으로 하는 양방향 스위칭 소자.
  11. 기판;
    상기 기판 위에 형성된 버퍼층;
    상기 버퍼층 위에 형성된 배리어층;
    상기 배리어층 위에 형성된 게이트 절연층;
    상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 소스 전극 및 제2 소스 전극;
    상기 게이트 절연층을 관통하여 상기 배리어층에 접하여 위치하는 제1 쇼트키 전극 및 제2 쇼트키 전극;
    상기 제1 소스 전극과 상기 제1 쇼트키 전극 사이에 위치하며, 상기 배리어층을 관통하여 상기 버퍼층 까지 파인 제1 트랜치;
    상기 제2 소스 전극과 상기 제2 쇼트키 전극 사이에 위치하며, 상기 배리어층을 관통하여 상기 버퍼층 까지 파인 제2 트랜치;
    상기 제1 트랜치에 위치하며 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제1 게이트 전극; 및
    상기 제2 트랜치에 위치하며 상기 게이트 절연층에 의해서 상기 배리어층과 이격되는 제2 게이트 전극을 포함하고,
    상기 제1 소스 전극과 상기 제2 쇼트키 전극 및 상기 제2 소스 전극과 상기 제1 쇼트키 전극 각각 접합 되도록 배치되되,
    상기 제1 쇼트키 전극이 상기 배리어층에 접하여 형성되는 제1 쇼트키 다이오드의 턴온 전압과 상기 제2 쇼트키 전극이 상기 배리어층에 접하여 형성되는 제2 쇼트키 다이오드의 턴온 전압은 각각 2V 이하이고,
    상기 제1 게이트 전극, 상기 제1 소스 전극 및 상기 제1 쇼트키 전극에 의해 구성되는 제1 트랜지스터의 드레인은 상기 제1 쇼트키 다이오드의 캐소드를 공유하고,
    상기 제2 게이트 전극, 상기 제2 소스 전극 및 상기 제2 쇼트키 전극에 의해 구성되는 제2 트랜지스터의 드레인은 상기 제2 쇼트키 다이오드의 캐소드를 공유하고,
    상기 제1 소스 전극은 상기 제2 쇼트키 다이오드의 애노드와 공유되고, 상기 제2 소스 전극은 상기 제1 쇼트키 다이오드의 애노드와 공유되는 것을 특징으로 하는 양방향 스위칭 소자.
  12. 청구항 11에 있어서,
    상기 제1 게이트 전극, 상기 제1 소스 전극 및 상기 제1 쇼트키 전극에 의해 구성되는 제1 트랜지스터의 턴온 전압과 상기 제2 게이트 전극, 상기 제2 소스 전극 및 상기 제2 쇼트키 전극에 의해 구성되는 제2 트랜지스터의 턴온 전압은 OV 이상인 것을 특징으로 하는 양방향 스위칭 소자.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 청구항 11에 있어서,
    상기 제1 소스 전극과 상기 배리어층의 접합 및 상기 제2 소스 전극과 상기 배리어층의 접합은 오믹 접합이고,
    상기 제1 소스 전극과 상기 제2 쇼트키 전극의 접합 및 상기 제2 소스 전극과 상기 제1 쇼트키 전극의 접합은 각각 도선연결에 의한 접합이고,
    제1 쇼트키 전극과 상기 배리어층의 접합 및 상기 제 쇼트키 전극과 상기 배리어층의 접합은 각각 쇼트키 접합인 것을 특징으로 하는 양방향 스위칭 소자.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020140042844A 2014-04-10 2014-04-10 양방향 스위칭 소자 및 그 제조 방법 KR101559111B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140042844A KR101559111B1 (ko) 2014-04-10 2014-04-10 양방향 스위칭 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140042844A KR101559111B1 (ko) 2014-04-10 2014-04-10 양방향 스위칭 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101559111B1 true KR101559111B1 (ko) 2015-10-13

Family

ID=54348394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140042844A KR101559111B1 (ko) 2014-04-10 2014-04-10 양방향 스위칭 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101559111B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708228B1 (ko) 2000-04-27 2007-04-17 프리스케일 세미컨덕터, 인크. 온도 보상을 갖는 단일 공급 ｈｆｅｔ
JP2008277641A (ja) 2007-05-02 2008-11-13 Toshiba Corp 半導体装置
JP2010522993A (ja) 2007-09-18 2010-07-08 インターナショナル レクティフィアー コーポレイション ゲートとドレイン間に減少した電界を有するｉｉｉ−族窒化物半導体デバイス
JP2013041975A (ja) * 2011-08-15 2013-02-28 Advanced Power Device Research Association 窒化物系半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708228B1 (ko) 2000-04-27 2007-04-17 프리스케일 세미컨덕터, 인크. 온도 보상을 갖는 단일 공급 ｈｆｅｔ
JP2008277641A (ja) 2007-05-02 2008-11-13 Toshiba Corp 半導体装置
JP2010522993A (ja) 2007-09-18 2010-07-08 インターナショナル レクティフィアー コーポレイション ゲートとドレイン間に減少した電界を有するｉｉｉ−族窒化物半導体デバイス
JP2013041975A (ja) * 2011-08-15 2013-02-28 Advanced Power Device Research Association 窒化物系半導体装置

Similar Documents

Publication Publication Date Title
Chu GaN power switches on the rise: Demonstrated benefits and unrealized potentials
TWI499058B (zh) 氮化鎵二極體及積體組件
TWI640095B (zh) 增強型ｉｉｉ族氮化物元件
KR101562879B1 (ko) 반도체 장치
CN101273458B (zh) 增强模式ⅲ族氮化物场效应晶体管
US9184243B2 (en) Monolithic composite III-nitride transistor with high voltage group IV enable switch
CN103367356B (zh) 具有氮化物层的半导体元件
JP5672756B2 (ja) 半導体装置
US20180019309A1 (en) Semiconductor device based on wideband gap semiconductor materials
WO2020192098A1 (zh) 一种高耐压能力的异质结半导体器件
US10134850B2 (en) Semiconductor device
TW201201508A (en) Composite semiconductor device
WO2019003746A1 (ja) 半導体装置
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
US11139292B2 (en) Conductivity modulated drain extended MOSFET
WO2013153937A1 (ja) 半導体ダイオード装置
KR20140105056A (ko) 반도체 소자 및 그 제조방법
US20170170310A1 (en) Semiconductor device and manufacturing method of the semiconductor device
CN106373996B (zh) 半导体装置
JP2014216573A (ja) 半導体装置
KR101559111B1 (ko) 양방향 스위칭 소자 및 그 제조 방법
KR102241012B1 (ko) 다이오드 내장형 반도체 소자
KR102654457B1 (ko) 반도체 소자 및 그 제조 방법
KR20180005004A (ko) 반도체 소자 및 그 제조 방법
CN116581123A (zh) 一种氮化镓半导体器件及芯片

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5