KR20180005004A - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20180005004A
KR20180005004A KR1020160084838A KR20160084838A KR20180005004A KR 20180005004 A KR20180005004 A KR 20180005004A KR 1020160084838 A KR1020160084838 A KR 1020160084838A KR 20160084838 A KR20160084838 A KR 20160084838A KR 20180005004 A KR20180005004 A KR 20180005004A
Authority
KR
South Korea
Prior art keywords
trench
type region
insulating film
type
source
Prior art date
Application number
KR1020160084838A
Other languages
English (en)
Other versions
KR101836258B1 (ko
Inventor
주낙용
정영균
박정희
이종석
천대환
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020160084838A priority Critical patent/KR101836258B1/ko
Priority to US15/348,613 priority patent/US9997624B2/en
Priority to CN201611031572.1A priority patent/CN107579109B/zh
Priority to CN202111138971.9A priority patent/CN113871452A/zh
Publication of KR20180005004A publication Critical patent/KR20180005004A/ko
Application granted granted Critical
Publication of KR101836258B1 publication Critical patent/KR101836258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판의 제1면에 위치하는 n-형층, 상기 n-형층에 위치하며 서로 이격되어 있는 제1 트렌치 및 제2 트렌치, 상기 제1 트렌치의 측면 및 상기 제2 트렌치의 측면 사이에 위치하며, 상기 n-형층 위에 위치하는 n+형 영역, 상기 제1 트렌치의 내부에 위치하는 게이트 절연막, 상기 제2 트렌치의 내부에 위치하는 소스 절연막, 상기 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 산화막, 상기 산화막, 상기 n+형 영역, 및 상기 소스 절연막 위에 위치하는 소스 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함한다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD MANUFACTURING THE SAME}
본 발명은 탄화 규소(SiC, 실리콘 카바이드)를 포함하는 반도체 소자 및 그 제조 방법에 관한 것이다.
전력용 반도체 소자는 특히 매우 큰 전류를 흐르게 하면서도 도통 상태에서의 전력 손실을 적게 하기 위하여 낮은 온 저항 또는 낮은 포화 전압이 요구된다. 또한 오프 상태 또는 스위치가 오프되는 순간에 전력용 반도체 소자의 양단에 인가되는 PN 접합의 역방향 고전압에 견딜 수 있는 특성, 즉 높은 항복전압특성이 기본적으로 요구된다.
기본적인 전기적 조건 및 물성적 조건을 만족하는 다중의 전력 반도체 소자를 하나의 패키지로 모듈화하는데, 전력 반도체 모듈 내부에 전력 반도체 소자의 개수 및 전기적 사양은 시스템에서 요구하는 조건에 따라 바뀔 수 있다.
일반적으로 모터를 구동하기 위한 로런츠 힘(Lorentz force)을 형성하기 위하여 3상(three-phase) 전력 반도체 모듈이 이용된다. 즉, 3상 전력 반도체 모듈이 모터로 주입되는 전류 및 전력을 제어함으로써 모터의 구동상태가 결정되는 것이다.
이러한 3상 전력 반도체 모듈 내부에 기존 실리콘(Silicon) 절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar Transistor)와 실리콘 다이오드(Diode)를 적용하였지만, 최근 3상 모듈에서 발생하는 전력 소모의 최소화 및 모듈의 스위칭 속도 증가를 목표로 탄화 규소(SiC) 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, metal oxide semiconductor field effect transistor)과 탄화 규소 다이오드를 적용하는 것이 추세이다.
실리콘 IGBT 또는 탄화규소 MOSFET을 별개의 다이오드와 연결할 경우 다수의 배선 결합이 이루어지며, 이러한 배선으로 인한 기생 커패시턴스(capacitance) 및 인턱턴스(inductance)의 존재는 모듈의 스위칭 속도를 저감시킨다.
본 발명이 해결하고자 하는 과제는 MOSFET 영역 및 다이오드 영역을 포함하는 탄화 규소 반도체 소자에 관한 것이다.
본 발명의 일 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판의 제1면에 위치하는 n-형층, 상기 n-형층에 위치하며 서로 이격되어 있는 제1 트렌치 및 제2 트렌치, 상기 제1 트렌치의 측면 및 상기 제2 트렌치의 측면 사이에 위치하며, 상기 n-형층 위에 위치하는 n+형 영역, 상기 제1 트렌치의 내부에 위치하는 게이트 절연막, 상기 제2 트렌치의 내부에 위치하는 소스 절연막, 상기 게이트 절연막 위에 위치하는 게이트 전극, 상기 게이트 전극 위에 위치하는 산화막, 상기 산화막, 상기 n+형 영역, 및 상기 소스 절연막 위에 위치하는 소스 전극, 그리고 상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함한다.
상기 제2 트렌치의 양측면에 위치하는 p형 영역을 더 포함할 수 있다.
상기 p형 영역은 상기 제2 트렌치의 측면과 상기 n-형층 사이에 위치할 수 있다.
상기 p형 영역은 상기 제2 트렌치의 코너를 감싸며, 상기 제2 트렌치의 코너의 아래까지 연장될 수 있다.
상기 n+형 영역은 상기 n-형층 및 상기 p형 영역의 일부분 위에 위치할 수 있다.
상기 p형 영역의 다른 일부분은 상기 n+형 영역과 상기 제2 트렌치의 측면 사이에 위치할 수 있다.
상기 소스 절연막 및 상기 게이트 절연막은 동일한 물질을 포함하고, 상기 소스 절연막의 두께는 상기 게이트 절연막의 두께보다 얇을 수 있다.
상기 소스 전극은 제1 소스 전극과 제2 소스 전극을 포함하고, 상기 제1 소스 전극은 상기 소스 절연막 위에 위치하고, 상기 제2 소스 전극은 상기 n+형 영역, 상기 p형 영역의 일부분, 상기 산화막, 및 상기 제1 소스 전극 위에 위치할 수 있다.
상기 제1 소스 전극 및 상기 게이트 전극은 다결정 실리콘을 포함하고, 상기 제2 소스 전극 및 상기 드레인 전극은 오믹 금속을 포함할 수 있다.
상기 게이트 전극은 다결정 실리콘을 포함하고, 상기 제1 소스 전극, 상기 제2 소스 전극, 및 상기 드레인 전극은 오믹 금속을 포함할 수 있다.
상기 게이트 절연막 및 상기 소스 절연막은 동일한 물질을 포함하고, 상기 게이트 절연막 및 상기 소스 절연막의 두께는 동일할 수 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 n+형 탄화 규소 기판의 제1면에 n-형층을 형성하는 단계, 상기 n-형층 위에 n+형 영역을 형성하는 단계, 상기 n+형 영역 및 상기 n-형층을 식각하여 서로 이격되어 있는 제1 트렌치 및 제2 트렌치를 형성하는 단계, 상기 제1 트렌치 내에 게이트 절연막을 형성하는 단계, 상기 제2 트렌치 내에 소스 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 산화막을 형성하는 단계, 상기 산화막, 상기 n+형 영역 및 상기 소스 절연막 위에 소스 전극을 형성하는 단계, 그리고 상기 n+형 탄화 규소 기판의 제2면에 드레인 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 상기 소스 절연막을 형성하는 단계 전에, 상기 제2 트렌치의 측면에 p형 이온을 주입하여 상기 제2 트렌치의 측면과 상기 n-형층 사이에 p형 영역을 형성하는 단계를 더 포함할 수 있다.
상기 p형 영역의 일부분은 상기 n+형 영역 아래에 형성되고, 상기 p형 영역의 다른 일부분은 상기 n+형 영역과 상기 제2 트렌치의 측면 사이에 형성될 수 있다.
상기 p형 영역을 형성하는 단계에서, 상기 p형 이온을 틸트 이온 주입 방법으로 주입할 수 있다.
이와 같이 본 발명의 실시예에 따르면, 본 실시예에 따른 반도체 소자는 MOSFET 동작과 다이오드 동작을 실시함에 따라, 종래의 MOSFET 소자와 다이오드 소자를 연결하는 배선이 필요 없게 된다. 이에 따라, 소자의 면적을 줄일 수 있다.
또한, 이러한 배선 없이 하나의 반도체 소자가 MOSFET 동작과 다이오드 동작을 실시함에 따라, 반도체 소자의 스위칭 속도가 향상되고, 전력의 손실을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 레이아웃의 일 예를 도시한 도면이다.
도 2는 도 1의 절단선 II-II선을 따라 자른 단면의 일 예를 도시한 도면이다.
도 3은 도 1의 절단선 III-III선을 따라 자른 단면의 일 예를 도시한 도면이다.
도 4는 도 1에 따른 반도체 소자의 오프(off) 상태를 나타낸 도면이다.
도 5는 도 1에 따른 반도체 소자의 MOSFET 동작 상태 동작 상태를 나타낸 도면이다.
도 6은 도 1에 따른 반도체 소자의 다이오드 동작 상태를 나타낸 도면이다.
도 7 내지 도 11은 도 1에 따른 반도체 소자의 제조 방법의 일 예를 도시한 도면이다.
도 12는 본 발명의 다른 실시예에 따른 반도체 소자의 단면의 일 예를 도시한 도면이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 레이아웃의 일 예를 도시한 도면이다. 도 2는 도 1의 절단선 II-II선을 따라 자른 단면의 일 예를 도시한 도면이다. 도 3은 도 1의 절단선 III-III선을 따라 자른 단면의 일 예를 도시한 도면이다.
도 1 내지 도 3을 참고하면, 본 실시예에 따른 반도체 소자는 서로 인접한 MOSFET(Metal Oxide Silicon Field Effect Transistor) 영역(A)과 다이오드 영역(B)을 포함한다.
아래에서는 본 실시예에 따른 반도체 소자의 구체적인 구조에 대해 설명한다.
본 실시예에 따른 반도체 소자는 n+형 탄화 규소 기판(100), n-형층(200), n+형 영역(300), p형 영역(400), 게이트 전극(600), 소스 전극(700) 및 드레인 전극(800)을 포함한다.
n-형층(200)은 n+형 탄화 규소 기판(100)의 제1면에 위치하고, n-형층(200)에는 서로 이격되어 있는 제1 트렌치(210) 및 제2 트렌치(220)가 위치한다.
p형 영역(400)은 제2 트렌치(220)의 양측면에 위치한다. p형 영역(400)은 제2 트렌치(220)의 측면과 n-형층(200) 사이에 위치한다. p형 영역(400)은 제2 트렌치(220)의 코너를 감싸며, 제2 트렌치(220)의 코너의 아래까지 연장되어 있다. 이러한 구조로 인하여, p형 영역(400)의 하부에 전계가 집중되어, 제2 트렌치(220)의 코너에 전계가 집중되는 것을 방지할 수 있다. 한편, p형 영역(400)은 제2 트렌치(220)의 하부면 아래에는 존재하지 않는다.
n+형 영역(300)은 제1 트렌치(210)의 측면 및 제2 트렌치(220)의 측면 사이에 위치하며, n-형층(200) 위에 위치한다. 또한, n+형 영역(300)은 p형 영역(400)의 일부분 위에 위치한다(도 2 참조). 또한, p형 영역(400)의 다른 일부분은 n+형 영역(300)과 제2 트렌치(220)의 측면 사이에 위치한다. 이 경우, p형 영역(400)의 다른 일부분의 상부면의 연장선은 n+형 영역(300)의 상부면의 연장선과 동일하다(도 3 참조).
제1 트렌치(210) 내에 게이트 절연막(510)이 위치하고, 제2 트렌치(220) 내에 소스 절연막(520)이 위치한다. 게이트 절연막(510) 및 소스 절연막(520)은 동일한 물질을 포함하고, 소스 절연막(520)의 두께는 게이트 절연막(510)의 두께보다 얇을 수 있다. p형 영역(400)이 제2 트렌치(220)의 코너를 감싸는 구조로 제2 트렌치(220)의 코너에 전계가 집중되는 것을 방지할 수 있으므로, 소스 절연막(520)의 두께를 게이트 절연막(510)의 두께보다 얇게 형성할 수 있다. 또한, 이에 한정되지 않고, 소스 절연막(520)의 두께는 게이트 절연막(510)의 두께와 동일할 수도 있다.
게이트 전극(600)은 게이트 절연막(510) 위에 위치한다. 게이트 전극(600)은 제1 트렌치(210)의 내부를 채우며, 제1 트렌치(210)의 상부 쪽으로 돌출될 수 있다. 게이트 전극(600)은 다결정 실리콘(polycrystalline silicone) 또는 금속을 포함할 수 있다.
게이트 전극(600) 위에 산화막(530)이 위치한다. 산화막(530)은 제1 트렌치(210)로부터 돌출된 게이트 전극(600)의 측면을 덮고 있다.
소스 전극(700)은 n+형 영역(300), p형 영역(400)의 일부분, 산화막(530), 및 소스 절연막(520) 위에 위치하며, 제1 소스 전극(710)과 제2 소스 전극(720)을 포함한다. 제1 소스 전극(710)은 소스 절연막(520) 위에 위치하며, 제2 트렌치(220)의 내부를 채우고 있다. 제2 소스 전극(720)은 n+형 영역(300), p형 영역(400)의 일부분, 산화막(530), 및 제1 소스 전극(710) 위에 위치한다.
여기서, 제1 소스 전극(710)을 다결정 실리콘을 포함하고, 제2 소스 전극(720)은 금속을 포함할 수 있다. 이 때, 금속은 오믹(Ohmic) 금속일 수 있다. 또한, 본 실시예에서는 제1 소스 전극(710)과 제2 소스 전극(720)이 다른 물질을 포함하는 것을 설명하였지만, 이에 한정되지 않고, 제1 소스 전극(710) 및 제2 소스 전극(720)은 동일한 금속을 포함할 수 있다. 이 때, 금속은 오믹(Ohmic) 금속일 수 있다.
드레인 전극(800)은 n+형 탄화 규소 기판(100)의 제2면에 배치되어 있다. 여기서, n+형 탄화 규소 기판(100)의 제2면은 n+형 탄화 규소 기판(100)의 제1면에 대해 반대쪽 면을 가리킨다. 드레인 전극(800)은 금속을 포함할 수 있다. 이 때, 금속은 오믹(Ohmic) 금속일 수 있다.
도 2를 참고하면, 소스 전극(700), 게이트 전극(600), n+형 영역(300), n-형층(200), n+형 탄화 규소 기판(100), 및 드레인 전극(800)이 MOSFET 영역(A)을 이루고, 소스 전극(700), n+형 영역(300), p형 영역(400), n-형층(200), n+형 탄화 규소 기판(100), 및 드레인 전극(800)이 다이오드 영역(B)을 이룬다.
본 실시예에 따른 반도체 소자는 MOSFET(metal oxide semiconductor field effect transistor) 동작과 다이오드 동작이 이루어진다. 이 때, 전압 인가 상태에 따라 MOSFET 동작과 다이오드 영역의 동작은 개별적으로 이루어진다.
이러한 반도체 소자의 동작에 대해 도 4 내지 도 6을 참고하여 설명한다.
도 4 내지 도 6은 도 1에 따른 반도체 소자의 동작을 간략하게 도시한 도면이다.
도 4는 도 1에 따른 반도체 소자의 오프(off) 상태를 나타낸 도면이다. 도 5는 도 1에 따른 반도체 소자의 MOSFET 동작 상태 동작 상태를 나타낸 도면이다. 도 6은 도 1에 따른 반도체 소자의 다이오드 동작 상태를 나타낸 도면이다.
반도체 소자의 오프 상태는 아래 조건에서 이루어진다.
VGS < VTH, VDS ≥ 0V
반도체 소자의 MOSFET 동작 상태는 아래 조건에서 이루어진다.
VGS ≥ VTH, VDS > 0V
반도체 소자의 다이오드 동작 상태는 아래 조건에서 이루어진다.
VGS < VTH, VDS < 0V
여기서, VTH는 MOSFET의 문턱 전압(Threshold Voltage)이고, VGS는 VG - VS이고, VDS는 VD - VS이다. VG는 게이트 전극에 인가되는 전압이고, VD는 드레인 전극에 인가되는 전압이고, VS는 소스 전극에 인가되는 전압이다.
도 4를 참고하면, 반도체 소자의 오프(off) 시, n-형층(200)에 공핍층(50)이 형성되어 전자전류의 흐름이 발생하지 않는다. 이 때, 공핍층(50)은 제1 트렌치(210)와 제2 트렌치(220) 사이 및 제2 트렌치(220) 하부에 형성되며, p형 영역(400) 전체를 덮도록 형성된다.
도 5를 참고하면, 반도체 소자의 MOSFET 동작 시, 전자(e-)는 소스 전극(700)에서 드레인 전극(800)으로 이동한다. 여기서, 소스 전극(700)에서 나온 전자(e-)는 n-형층(200)을 통해 드레인 전극(800)으로 이동한다.
반도체 소자의 MOSFET 동작 시, 게이트 전극(600)에 인가된 전압에 의해 공핍층(50)이 감소하게 된다. 즉, 공핍층(50)은 제1 트렌치(210)와 제2 트렌치(220) 사이 및 제2 트렌치(220) 하부에 형성되며, p형 영역(400) 전체를 덮도록 형성되는데, 제1 트렌치(210)의 측면에는 형성되지 않는다. 이에, 제1 트렌치(210)의 측면으로 전자(e-)가 이동하게 된다.
도 6을 참고하면, 반도체 소자의 다이오드 동작 시, 전자(e-)는 드레인 전극(800)에서 소스 전극(700)으로 이동한다. 드레인 전극(800)은 캐소드(cathode)의 역할을 하고, 소스 전극(700)은 애노드(anode)의 역할을 한다. 여기서, 드레인 전극(800)에서 나온 전자(e-)는 n-형층(200) 및 p형 영역(400)을 통해 소스 전극(700)으로 이동한다.
반도체 소자의 다이오드 동작 시, p형 영역(400)에 채널이 형성되어 전자(e-)의 이동 경로를 확보한다. 여기서, 채널은 반전층 채널이다. 공핍층(50)은 제1 트렌치(210)와 제2 트렌치(220) 사이, p형 영역(400)의 하부, 및 제1 트렌치(210)의 하부에 형성되지만, 제2 트렌치(220)의 하부에는 형성되지 않는다. 즉, 제2 트렌치(220)의 하부의 n-형층(200) 및 p형 영역(400)의 접합 부분으로 전자(e-)가 이동하게 된다.
이와 같이, 본 실시예에 따른 반도체 소자는 MOSFET 동작과 다이오드 동작이 이루어지므로, 종래의 MOSFET 소자와 다이오드 소자를 연결하는 배선이 필요 없게 된다. 이에 따라, 반도체 소자의 면적을 줄일 수 있다.
또한, 이러한 배선 없이 하나의 반도체 소자가 MOSFET 동작과 다이오드 동작을 실시함에 따라, 반도체 소자의 스위칭 속도가 향상되고, 전력의 손실을 감소시킬 수 있다.
그러면, 표 1을 참고하여 본 실시예에 따른 반도체 소자와 일반적인 다이오드 소자 및 일반적인 MOSFET 소자의 특성을 비교하여 설명한다.
표 1은 본 실시예에 따른 반도체 소자와 일반적인 다이오드 소자 및 일반적인 MOSFET 소자의 시뮬레이션 결과를 나타낸 것이다.
비교예 1은 일반적인 JBS(Junction Barrier Schottky) 다이오드 소자이고, 비교예 2는 일반적인 MOSFET 소자이다. 비교예 3은 일반적인 쇼트키 베리어 다이오드(Schottky Barrier Diode, SBD) 소자이다.
표 1에서는 본 실시예에 따른 반도체 소자, 비교예 1, 비교예 2 및 비교예 3에 따른 반도체 소자의 항복 전압을 거의 동일하게 하여 전류 밀도를 비교하였다.

항복전압
(V)
전류밀도
(A/cm2)
통전부 면적(cm2)
@100A

비교예 1
805
172.7
0.579

비교예 2
808
794.9
0.126

비교예 3
807
255.9
0.391

실시예
다이오드
동작
813
259.8
0.385

MOSFET 동작
99.5
표 1을 참고하면, 전류량 100A에 대한 통전부 면적은 비교예 1에 따른 JBS 다이오드 소자는 0.579cm2으로 나타났고, 비교예 2에 따른 MOSFET 소자는 0.126cm2으로 나타났다. 비교예 1 및 비교예 2에 반도체 소자의 전류량이 100A에 대한 통전부 면적의 합은 0.705cm2으로 나타났다.
비교예 3에 따른 SBD 소자의 경우 전류량 100A에 대한 통전부 면적은 다이오드 동작 시, 0.391cm2으로 나타났다. 비교예 2 및 비교예 3에 반도체 소자의 전류량이 100A에 대한 통전부 면적의 합은 0.517cm2으로 나타났다.
실시예에 따른 반도체 소자의 경우 전류량 100A에 대한 통전부 면적은, 0.385cm2으로 나타났다.
즉, 전류량 100A에 대한 통전부 면적은 실시예에 따른 반도체 소자의 면적이 비교예 1 및 2에 따른 반도체 소자를 합친 면적에 대해 45.4% 축소됨을 알 수 있다. 또한, 실시예에 따른 반도체 소자의 면적은 비교예 2 및 3에 따른 반도체 소자를 합친 면적에 대해 25.5% 축소됨을 알 수 있다.
그러면, 도 7 내지 도 11, 도 2 및 도 3을 참고하여 도 1에 따른 반도체 소자의 제조 방법에 대해 설명한다.
도 7 내지 도 11은 도 1에 따른 반도체 소자의 제조 방법의 일 예를 도시한 도면이다.
도 7을 참고하면, n+형 탄화 규소 기판(100)을 준비하고, n+형 탄화 규소 기판(100)의 제1면에 n-형층(200)을 형성한 후, n-형층(200) 위에 n+형 영역(300)을 형성한다. n-형층(200)은 에피택셜 성장 또는 n- 이온 주입으로 형성할 수 있다. n+형 영역(300) 또한, 에피택셜 성장 또는 n+ 이온 주입으로 형성할 수 있다.
도 8을 참고하면, n+형 영역(300) 및 n-형층(200)을 식각하여 제1 트렌치(210) 및 제2 트렌치(220)를 형성한다. 이 때, 제1 트렌치(210) 및 제2 트렌치(220)는 동시에 형성된다.
도 9를 참고하면, 제2 트렌치(220)의 측면에 p형 이온을 주입하여 제2 트렌치(220)의 측면과 n-형층(200) 사이에 p형 영역(400)을 형성한다. 이에, p형 영역(400)은 제2 트렌치(220)의 코너를 감싸며, 제2 트렌치(220)의 코너 아래까지 연장된다. 한편, p형 영역(400)은 제2 트렌치의 하부면 아래에는 형성되지 않는다.
이 때, p형 영역(400)의 일부분은 n+형 영역(300) 아래에 위치하고(도 2 참조), p형 영역(400)의 다른 일부분은 n+형 영역(300)과 제2 트렌치(220) 사이에 위치한다(도 3 참조). 여기서, p형 이온은 틸트(tilt) 이온 주입 방법으로 주입한다. 틸트 이온 주입 방법은 수평면에 대해 이온 주입 각도가 직각보다 작은 각도를 가지는 이온 주입 방법이다.
도 10을 참고하면, 제1 트렌치(210) 내에 게이트 절연막(510)을 형성하고, 제2 트렌치(220) 내에 소스 절연막(520)을 형성한다.
게이트 절연막(510) 및 소스 절연막(520)의 재질을 동일할 수 있으며, 소스 절연막(520)의 두께는 게이트 절연막(510)의 두께보다 얇다. 또한, 이에 한정되지 않고, 소스 절연막(520)의 두께는 게이트 절연막(510)의 두께와 동일할 수 있다.
도 11을 참고하면, 게이트 절연막(510) 위에 게이트 전극(600)을 형성하고, 소스 절연막(520) 위에 제1 소스 전극(720)을 형성한다.
게이트 전극(600)은 제1 트렌치(210)의 내부를 채우며, 제1 트렌치(210)의 상부 쪽으로 돌출될 수 있다. 게이트 전극(600)은 다결정 실리콘 또는 금속으로 형성될 수 있다.
제1 소스 전극(720)은 제2 트렌치(220)의 내부를 채우며, 다결정 실리콘으로 형성할 수 있다.
이어, 게이트 전극(600) 위에 산화막(530)을 형성한다. 산화막(530)은 제1 트렌치(210)로부터 돌출된 게이트 전극(600)의 측면을 덮도록 형성된다.
도 2 및 도 3을 참고하면, n+형 영역(300), p형 영역(400)의 일부분, 산화막(530), 및 제1 소스 전극(710) 위에 제2 소스 전극(720)을 형성하고, n+형 탄화 규소 기판(100)의 제2면에 드레인 전극(800)을 형성한다. 여기서, 제2 소스 전극(720) 및 드레인 전극(800)은 금속으로 형성될 수 있다. 이 때, 금속은 오믹 금속일 수 있다.
한편, 본 실시예에서는 반도체 소자의 제조 방법에서는 제1 소스 전극(710)과 제2 소스 전극(720)이 다른 물질로 형성되는 것을 설명하였지만, 이에 한정되지 않고, 제1 소스 전극(710)과 제2 소스 전극(720)을 동일한 금속 물질로 형성될 수 있다. 이 때, 금속은 오믹 금속일 수 있다. 이 경우, 게이트 절연막(510) 위에 게이트 전극(600)을 형성하고, 게이트 전극(600) 위에 산화막(530)을 형성한 후, n+형 영역(300), p형 영역(400)의 일부분, 산화막(530), 및 소스 절연막(520) 위에 소스 전극(700)을 형성할 수 있다.
한편, 본 실시예에 따른 반도체 소자의 제조 방법에서는 제1 트렌치(210) 및 제2 트렌치(220)를 동시에 형성한 후, p형 영역(400)을 형성하였지만, 이에 한정하지 않고, 제2 트렌치(220)를 먼저 형성한 후, p형 영역(400)을 형성한 다음, 제1 트렌치(210)를 형성할 수도 있다.
한편, 본 실시예에 따른 반도체 소자는 p형 영역(400)을 포함하지만, 이에 한정되지 않고, p형 영역(400)을 생략할 수도 있다.
그러면, 도 12를 참고하여 본 발명의 다른 실시예에 따른 반도체 소자에 대해 설명한다.
도 12는 본 발명의 다른 실시예에 따른 반도체 소자의 단면의 일 예를 도시한 도면이다.
도 12을 참고하면, 본 실시예에 따른 반도체 소자는 도 1에 따른 반도체 소자와 비교할 때, p형 영역이 생략된 것만 다를 뿐 나머지 구조는 동일하다. 이에, 동일한 구조에 대한 설명은 생략한다.
본 실시예에 따른 반도체 소자는 서로 인접한 MOSFET 영역(A)과 다이오드 영역(B)을 포함한다.
소스 전극(700), 게이트 전극(600), n+형 영역(300), n-형층(200), n+형 탄화 규소 기판(100), 및 드레인 전극(800)이 MOSFET 영역(A)을 이루고, 소스 전극(700), n+형 영역(300), n-형층(200), n+형 탄화 규소 기판(100), 및 드레인 전극(800)이 다이오드 영역(B)을 이룬다.
본 실시예에 따른 반도체 소자는 도 1에 따른 반도체 소자와 비교할 때, p형 영역이 생략되었기 때문에, 제2 트렌치(220)의 양측면에는 n-형층(200)이 위치한다. n+형 영역(300)은 제1 트렌치(210) 및 제2 트렌치(220) 사이에 위치하며, n-형층(200) 위에 위치한다. 소스 전극(700)은 n+형 영역(300), 산화막(530), 및 소스 절연막(520) 위에 위치한다.
제1 트렌치(210) 내에 위치한 게이트 절연막(510)의 두께와 제2 트렌치(220) 내에 위치한 소스 절연막(520)의 두께는 동일할 수 있다.
본 실시예에 따른 반도체 소자는 도 1에 따른 반도체 소자와 동일하게 MOSFET(metal oxide semiconductor field effect transistor) 동작과 다이오드 동작이 이루어진다.
본 실시예에 따른 반도체 소자의 오프 상태, MOSFET 동작 상태, 및 다이오드 동작 상태의 조건은 도 1에 따른 반도체 소자의 조건과 동일하다.
다만, 도 1에 따른 반도체 소자와 비교할 때, p형 영역이 생략되었기 때문에, 반도체 소자의 오프(off) 시, 공핍층(50)은 제1 트렌치(210)와 제2 트렌치(220) 사이 및 제2 트렌치(220) 하부에 형성된다.
반도체 소자의 MOSFET 동작 시, 공핍층(50)은 제1 트렌치(210)와 제2 트렌치(220) 사이 및 제2 트렌치(220) 하부에 형성되며, 제1 트렌치(210)의 측면 및 하부에는 형성되지 않는다. 이에, 전자(e-)는 소스 전극(700)에서 제1 트렌치(210)의 측면의 n-형층(200)을 통해 드레인 전극(800)으로 이동한다.
반도체 소자의 다이오드 동작 시, 공핍층(50)은 제1 트렌치(210)와 제2 트렌치(220) 사이, 및 제1 트렌치(210)의 하부에 형성되지만, 제2 트렌치(220)의 측면 및 하부에는 형성되지 않는다. 이에, 전자(e-)는 드레인 전극(800)에서 제2 트렌치(220)의 측면의 n-형층(200)을 통해 소스 전극(700)으로 이동한다. 즉, 도 1에 따른 반도체 소자의 다이오드 동작과 달리, p형 영역(400)에 형성된 채널이 아닌 공핍층이 제거된 n-형층(200)을 통하여 전자(e-)가 이동한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: n+형 탄화 규소 기판 200: n-형층
210: 제1 트렌치 220: 제2 트렌치
300: n+형 영역 400: p형 영역
510: 게이트 절연막 520: 소스 절연막
600: 게이트 전극 700: 소스 전극
710: 제1 소스 전극 720: 제2 소스 전극
800: 드레인 전극

Claims (20)

  1. n+형 탄화 규소 기판의 제1면에 위치하는 n-형층,
    상기 n-형층에 위치하며 서로 이격되어 있는 제1 트렌치 및 제2 트렌치,
    상기 제1 트렌치의 측면 및 상기 제2 트렌치의 측면 사이에 위치하며, 상기 n-형층 위에 위치하는 n+형 영역,
    상기 제1 트렌치의 내부에 위치하는 게이트 절연막,
    상기 제2 트렌치의 내부에 위치하는 소스 절연막,
    상기 게이트 절연막 위에 위치하는 게이트 전극,
    상기 게이트 전극 위에 위치하는 산화막,
    상기 산화막, 상기 n+형 영역, 및 상기 소스 절연막 위에 위치하는 소스 전극, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 위치하는 드레인 전극을 포함하는 반도체 소자.
  2. 제1항에서,
    상기 제2 트렌치의 양측면에 위치하는 p형 영역을 더 포함하는 반도체 소자.
  3. 제2항에서,
    상기 p형 영역은 상기 제2 트렌치의 측면과 상기 n-형층 사이에 위치하는 반도체 소자.
  4. 제3항에서,
    상기 p형 영역은 상기 제2 트렌치의 코너를 감싸며,
    상기 제2 트렌치의 코너의 아래까지 연장된 반도체 소자.
  5. 제4항에서,
    상기 n+형 영역은 상기 n-형층 및 상기 p형 영역의 일부분 위에 위치하는 반도체 소자.
  6. 제5항에서,
    상기 p형 영역의 다른 일부분은 상기 n+형 영역과 상기 제2 트렌치의 측면 사이에 위치하는 반도체 소자.
  7. 제6항에서,
    상기 소스 절연막 및 상기 게이트 절연막은 동일한 물질을 포함하고,
    상기 소스 절연막의 두께는 상기 게이트 절연막의 두께보다 얇은 반도체 소자.
  8. 제7항에서,
    상기 소스 전극은 제1 소스 전극과 제2 소스 전극을 포함하고,
    상기 제1 소스 전극은 상기 소스 절연막 위에 위치하고,
    상기 제2 소스 전극은 상기 n+형 영역, 상기 p형 영역의 일부분, 상기 산화막, 및 상기 제1 소스 전극 위에 위치하는 반도체 소자.
  9. 제8항에서,
    상기 제1 소스 전극 및 상기 게이트 전극은 다결정 실리콘을 포함하고,
    상기 제2 소스 전극 및 상기 드레인 전극은 오믹 금속을 포함하는 반도체 소자.
  10. 제8항에서,
    상기 게이트 전극은 다결정 실리콘을 포함하고,
    상기 제1 소스 전극, 상기 제2 소스 전극, 및 상기 드레인 전극은 오믹 금속을 포함하는 반도체 소자.
  11. 제1항에서,
    상기 게이트 절연막 및 상기 소스 절연막은 동일한 물질을 포함하고,
    상기 게이트 절연막 및 상기 소스 절연막의 두께는 동일한 반도체 소자.
  12. n+형 탄화 규소 기판의 제1면에 n-형층을 형성하는 단계,
    상기 n-형층 위에 n+형 영역을 형성하는 단계,
    상기 n+형 영역 및 상기 n-형층을 식각하여 서로 이격되어 있는 제1 트렌치 및 제2 트렌치를 형성하는 단계,
    상기 제1 트렌치 내에 게이트 절연막을 형성하는 단계,
    상기 제2 트렌치 내에 소스 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 산화막을 형성하는 단계,
    상기 산화막, 상기 n+형 영역 및 상기 소스 절연막 위에 소스 전극을 형성하는 단계, 그리고
    상기 n+형 탄화 규소 기판의 제2면에 드레인 전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  13. 제12항에서,
    상기 소스 절연막을 형성하는 단계 전에,
    상기 제2 트렌치의 측면에 p형 이온을 주입하여 상기 제2 트렌치의 측면과 상기 n-형층 사이에 p형 영역을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  14. 제13항에서,
    상기 p형 영역은 상기 제2 트렌치의 코너를 감싸며,
    상기 제2 트렌치의 코너의 아래까지 연장된 반도체 소자의 제조 방법.
  15. 제14항에서,
    상기 p형 영역의 일부분은 상기 n+형 영역 아래에 형성되고,
    상기 p형 영역의 다른 일부분은 상기 n+형 영역과 상기 제2 트렌치의 측면 사이에 형성되는 반도체 소자의 제조 방법.
  16. 제15항에서,
    상기 p형 영역을 형성하는 단계에서,
    상기 p형 이온을 틸트 이온 주입 방법으로 주입하는 반도체 소자의 제조 방법.
  17. 제16항에서,
    상기 소스 절연막 및 상기 게이트 절연막은 동일한 물질을 포함하고,
    상기 소스 절연막의 두께는 상기 게이트 절연막의 두께보다 얇은 반도체 소자의 제조 방법.
  18. 제17항에서,
    상기 소스 전극은 제1 소스 전극과 제2 소스 전극을 포함하고,
    상기 제1 소스 전극은 상기 소스 절연막 위에 형성되고,
    상기 제2 소스 전극은 상기 n+형 영역, 상기 p형 영역의 일부분, 상기 산화막, 및 상기 제1 소스 전극 위에 형성되는 반도체 소자의 제조 방법.
  19. 제18항에서,
    상기 제1 소스 전극 및 상기 게이트 전극은 다결정 실리콘을 포함하고,
    상기 제2 소스 전극 및 상기 드레인 전극은 오믹 금속을 포함하는 반도체 소자의 제조 방법.
  20. 제19항에서,
    상기 게이트 전극은 다결정 실리콘을 포함하고,
    상기 제1 소스 전극, 상기 제2 소스 전극, 및 상기 드레인 전극은 오믹 금속을 포함하는 반도체 소자의 제조 방법.
KR1020160084838A 2016-07-05 2016-07-05 반도체 소자 및 그 제조 방법 KR101836258B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160084838A KR101836258B1 (ko) 2016-07-05 2016-07-05 반도체 소자 및 그 제조 방법
US15/348,613 US9997624B2 (en) 2016-07-05 2016-11-10 Semiconductor device and method of manufacturing the same
CN201611031572.1A CN107579109B (zh) 2016-07-05 2016-11-22 半导体器件及其制造方法
CN202111138971.9A CN113871452A (zh) 2016-07-05 2016-11-22 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160084838A KR101836258B1 (ko) 2016-07-05 2016-07-05 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180005004A true KR20180005004A (ko) 2018-01-15
KR101836258B1 KR101836258B1 (ko) 2018-03-08

Family

ID=60910516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160084838A KR101836258B1 (ko) 2016-07-05 2016-07-05 반도체 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9997624B2 (ko)
KR (1) KR101836258B1 (ko)
CN (2) CN113871452A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210003580A (ko) * 2019-07-02 2021-01-12 현대자동차주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2519369B2 (ja) * 1992-03-05 1996-07-31 株式会社東芝 半導体装置
DE10214175B4 (de) * 2002-03-28 2006-06-29 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
CN1790745A (zh) * 2004-08-27 2006-06-21 国际整流器公司 具有基于沟槽的源电极和栅电极的功率器件
US7453119B2 (en) 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
JP2008536316A (ja) * 2005-04-06 2008-09-04 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタおよびその形成方法
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
WO2008153142A1 (ja) * 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体装置
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US8110877B2 (en) 2008-12-19 2012-02-07 Intel Corporation Metal-insulator-semiconductor tunneling contacts having an insulative layer disposed between source/drain contacts and source/drain regions
JP5402220B2 (ja) * 2009-04-28 2014-01-29 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN101924130A (zh) * 2009-06-09 2010-12-22 上海韦尔半导体股份有限公司 具有沟槽式接触孔的沟槽式mosfet及其制备方法
JP5511308B2 (ja) 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法
CN102214691B (zh) * 2010-04-09 2014-03-19 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
US20120080748A1 (en) * 2010-09-30 2012-04-05 Force Mos Technology Co., Ltd. Trench mosfet with super pinch-off regions
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
KR20130020120A (ko) 2011-08-19 2013-02-27 현대자동차주식회사 평면형 실리콘 카바이드 모스펫
JP6478316B2 (ja) * 2014-11-10 2019-03-06 ローム株式会社 トレンチゲート構造を備えた半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210003580A (ko) * 2019-07-02 2021-01-12 현대자동차주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN113871452A (zh) 2021-12-31
KR101836258B1 (ko) 2018-03-08
US20180012991A1 (en) 2018-01-11
CN107579109A (zh) 2018-01-12
CN107579109B (zh) 2021-12-24
US9997624B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
JP6266166B2 (ja) 炭化珪素半導体装置およびその製造方法
EP3017478B1 (en) Lateral power semiconductor transistors
KR101896332B1 (ko) 반도체 소자 및 그 제조 방법
KR20030064753A (ko) 반도체 장치 및 반도체 장치의 형성 방법
US10038052B2 (en) Semiconductor device with channelstopper and method for producing the same
US11398563B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR20180068178A (ko) 반도체 소자 및 그 제조 방법
JP2983110B2 (ja) 半導体装置及びその製造方法
KR20180068211A (ko) 반도체 소자 및 그 제조 방법
US20220149196A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
KR101786668B1 (ko) 반도체 소자 및 그 제조 방법
KR101836258B1 (ko) 반도체 소자 및 그 제조 방법
US20190355840A1 (en) Semiconductor device and method for manufacturing semicondcutor device
KR20190124894A (ko) 반도체 소자 및 그 제조 방법
US20180108774A1 (en) Semiconductor Device and Method for Manufacturing Same
JP7158317B2 (ja) 半導体装置
CN107026203B (zh) 半导体器件及其制造方法
KR102654457B1 (ko) 반도체 소자 및 그 제조 방법
KR20200039235A (ko) 반도체 소자 및 그 제조 방법
KR101786664B1 (ko) 반도체 소자 및 그 제조 방법
KR102417362B1 (ko) 반도체 소자 및 그 제조 방법
TWI794647B (zh) 一種改良絕緣閘極雙極性電晶體（ｉｇｂｔ）輕負載效率的裝置
KR20180068156A (ko) 반도체 소자 및 그 제조 방법
KR101870823B1 (ko) 전력 반도체 소자 및 그 제조방법
KR20200068976A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant