DE102010054722A1 - Halbleiterbauteil und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauteil und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102010054722A1
DE102010054722A1 DE102010054722A DE102010054722A DE102010054722A1 DE 102010054722 A1 DE102010054722 A1 DE 102010054722A1 DE 102010054722 A DE102010054722 A DE 102010054722A DE 102010054722 A DE102010054722 A DE 102010054722A DE 102010054722 A1 DE102010054722 A1 DE 102010054722A1
Authority
DE
Germany
Prior art keywords
layer
superlattice structure
semiconductor
electrode
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010054722A
Other languages
English (en)
Inventor
Woo Chul Jeon
Ki Yeol Park
Young Hwan Park
Jung Hee Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE102010054722A1 publication Critical patent/DE102010054722A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Es wird ein Halbleiterbauteil vorgeschlagen, umfassend: ein Grundsubstrat; eine auf dem Grundsubstrat gebildete Halbleiterschicht mit einem Mesa-Vorsprung, der eine Aufnahmenut umfasst; eine Source-Elektrode und eine Drain-Elektrode, die voneinander beabstandet auf der Halbleiterschicht angeordnet sind; wobei die Source-Elektrode einen Source-Abschnitt und die Drain-Elektrode einen Drain-Abschnitt aufweist; und eine von der Source-Elektrode und der Drain-Elektrode isolierte Gate-Elektrode mit einer vertieft in der Aufnahmenut angeordneten Vertiefung, wobei der Mesa-Vorsprung eine Supergitterstruktur aufweist umfassend wenigstens eine Rinne an einer Zwischenfläche zwischen dem Mesa-Vorsprung und der Source-Elektrode und zwischen dem Mesa-Vorsprung und der Drain-Elektrode, und wobei der Source-Abschnitt und der Drain-Abschnitt in der Rinne aufgenommen sind.

Description

  • Bezugnahme auf zugehörige Anmeldungen
  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2010-0027391 , eingereicht am 26.03.2010 beim koreanischen Amt für geistiges Eigentum, deren Offenbarung durch Bezugnahme in dieser Anmeldung eingeschlossen ist.
  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Halbleiterbauteil und insbesondere ein Halbleiterbauteil mit der Struktur eines Nitrid-basierten Halbleiter-Feldeffekttransistors und ein zugehöriges Herstellungsverfahren.
  • Beschreibung des Standes der Technik
  • Im Allgemeinen zeichnet sich ein Nitrid-basierter Halbleiter der 3. Hauptgruppe, der Elemente der 3. Hauptgruppe wie Gallium (Ga), Aluminium (Al), Indium (In), oder dergleichen, und Stickstoff (N), aufweist, durch Eigenschaften wie eine breite Energiebandlücke, eine hohe Elektronenmobilität, eine hohe Elektronensättigungsgeschwindigkeit, eine hohe thermochemische Stabilität und dergleichen aus.
  • Ein Nitrid-basierter Feldeffekttransistor (N-FET), basierend auf einem Nitrid-basiertem Halbleiter der 3. Hauptgruppe, wird durch Verwenden eines Halbleitermaterials hergestellt, das eine breite Energiebandlücke besitzt, beispielsweise Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN), Indiumgalliumnitrid (InGaN), Aluminiumindiumgalliumnitrid (AlInGaN), oder dergleichen.
  • Ein allgemeines N-FET-Halbleiterbauteil hat die Struktur eines Transistors mit hoher Elektronenmobilität (High Electron Mobility Transistor, HEMT. Beispielsweise umfasst ein Halbleiterbauteil mit einer HEMT-Struktur ein Grundsubstrat, eine Nitrit-basierte Halbleiterschicht, die auf dem Grundsubstrat gebildet ist, eine Source-Elektrode und eine Drain-Elektrode, die auf der Halbleiterschicht gebildet sind, und eine Gate-Elektrode, die auf der Halbleiterschicht zwischen der Source-Elektrode und der Drain-Elektrode gebildet ist.
  • Bei einem derartigen Halbleiterbauteil kann ein zweidimensionales Elektronengas (2DEG), das als Stromfließweg benutzt wird, innerhalb der Halbleiterschicht erzeugt sein. Allerdings kann ein N-FET, der die oben beschriebene Struktur aufweist, zu einem fehlerhaften Transistorbetrieb führen wegen eines elektrischen Felds, das auf der Gate-Elektrode und der Drain-Elektrode konzentriert ist.
  • Insbesondere erfordert das Halbleiterbauteil, das die HEMT-Struktur aufweist, einen Betrieb mit hoher Spannung, so dass das starke elektrische Feld, das auf der Gate-Elektrode und der Drain-Elektrode konzentriert ist, die Leistung des Bauteils verschlechtert.
  • Zusammenfassung der Erfindung
  • Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauteil mit einer HEMT-Struktur (High Electron Mobility Transistor) anzugeben, das eine verbesserte Leistung ermöglicht, sowie ein zugehöriges Herstellungsverfahren.
  • Zur Lösung dieser Aufgabe ist ein Halbleiterbauteil vorgesehen, umfassend: ein Grundsubstrat; eine auf dem Grundsubstrat gebildete Halbleiterschicht mit einem Mesa-Vorsprung, der eine Aufnahmenut umfasst; eine Source-Elektrode und eine Drain-Elektrode, die voneinander beabstandet auf der Halbleiterschicht angeordnet sind; wobei die Source-Elektrode einen Source-Abschnitt und die Drain-Elektrode einen Drain-Abschnitt aufweist; und eine von der Source-Elektrode und der Drain-Elektrode isolierte Gate-Elektrode mit einer vertieft in der Aufnahmenut angeordneten Vertiefung, wobei der Mesa-Vorsprung eine Supergitterstruktur aufweist, umfassend wenigstens eine Rinne an einer Zwischenfläche zwischen dem Mesa-Vorsprung und der Source-Elektrode und zwischen dem Mesa-Vorsprung und der Drain-Elektrode, und wobei der Source-Abschnitt und der Drain-Abschnitt in der Rinne aufgenommen sind.
  • Die unterste Schicht der Supergitterstruktur kann so angeordnet sein, dass sie auf der gleichen Höhe oder oberhalb einer oberen Fläche der Rinne angeordnet ist.
  • Die Supergitterstruktur kann eine Hochkonzentrations-Dotierschicht umfassen.
  • Die Supergitterstruktur kann eine mehrere Schichten umfassende zweidimensionale Elektronengasschicht umfassen, die in Dickenrichtung ausgerichtet ist.
  • Die Supergitterstruktur kann eine mehrere Schichten umfassende Delta-Dotierschicht umfassen, die in Dickenrichtung ausgerichtet ist.
  • Die Delta Dotierschicht kann durch Dotieren mit wenigstens einem der folgenden Elemente gebildet sein: Si, Ge, und Sn.
  • Das Halbleiterbauteil kann ferner eine Oxidschicht umfassen, die zwischen der Halbleiterschicht und der Gate-Elektrode angeordnet ist.
  • Die Oxidschicht kann die Struktur einer Vertiefung aufweisen, die der Form der Vertiefung entspricht.
  • Die unterste Schicht der Supergitterstruktur kann so angeordnet sein, dass sie auf der gleichen Höhe oder oberhalb der Unterseite der Oxidschicht angeordnet ist.
  • Das Halbleiterbauteil kann ferner eine Pufferschicht zwischen dem Grundsubstrat und der Halbleiterschicht umfassen.
  • Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbauteils vorgeschlagen, das die folgenden Schritte umfasst: Herstellen eines Grundsubstrats; Bilden einer Halbleiterschicht die einen Mesa-Vorsprung aufweist umfassend eine Aufnahmenut auf dem Grundsubstrat; Bilden einer Source-Elektrode mit einem Source-Abschnitt und einer Drain-Elektrode mit einem Drain-Abschnitt, die auf der Halbleiterschicht voneinander beabstandet angeordnet sind; und Bilden einer Gate-Elektrode auf der Halbleiterschicht, wobei die Gate-Elektrode von der Source-Elektrode und der Drain-Elektrode isoliert ist und eine in der Aufnahmenut aufgenommene Vertiefung aufweist, wobei der Mesa-Vorsprung eine Supergitterstruktur aufweist, umfassend wenigstens eine Rinne an einer Zwischenfläche zwischen dem Mesa-Vorsprung und der Source-Elektrode und zwischen dem Mesa-Vorsprung und der Drain-Elektrode, und wobei der Source-Abschnitt und der Drain-Abschnitt in der Rinne aufgenommen sind.
  • Die unterste Schicht der Supergitterstruktur kann so angeordnet sein, dass sie sich auf der gleichen Höhe oder oberhalb einer Unterseite der Rinne befindet.
  • Die Supergitterstruktur kann eine Hochkonzentrations-Dotierschicht umfassen.
  • Die Supergitterstruktur kann eine mehrere Schichten umfassende zweidimensionale Elektronengasschicht umfassen, die in Dickenrichtung ausgerichtet ist.
  • Die Supergitterstruktur kann eine mehrere Schichten umfassende Delta-Dotierschicht umfassen, die in Dickenrichtung ausgerichtet ist.
  • Die Delta-Dotierschicht kann durch Dotieren mit wenigstens einem der folgenden Elemente gebildet sein: Si, Ge, und Sn.
  • Das Verfahren kann ferner das Bilden einer Oxidschicht umfassen, die, in der Aufnahmenut vertieft angeordnet ist, bevor die Gate-Elektrode gebildet wird.
  • Die Oxidschicht kann die Struktur einer Vertiefung aufweisen, entsprechend der Form der Vertiefung.
  • Die unterste Schicht der Supergitterstruktur kann so angeordnet sein, dass sie sich auf der gleichen Höhe oder oberhalb der Unterseite der Oxidschicht befindet.
  • Das Verfahren kann ferner das Bilden einer Pufferschicht auf dem Grundsubstrat umfassen, bevor die Halbleiterschicht gebildet wird.
  • Kurze Beschreibung der Zeichnungen
  • Weiter Vorteile und Einzelheiten der vorliegenden Erfindung werden nachfolgend genauer beschrieben unter Bezugnahme auf die zugehörigen Zeichnungen, in denen:
  • 1 ist eine schematische Draufsicht und zeigt ein Halbleiterbauteil gemäß einem ersten beispielhaften Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 ist eine geschnittene Ansicht entlang der Linie A-A' von 1; und
  • 3–6 sind schematische geschnittene Ansichten und zeigen ein Verfahren zur Herstellung eines Halbleiterbauteils gemäß einem beispielhaften Ausführungsbeispiel der vorliegenden Erfindung.
  • Detaillierte Beschreibung des bevorzugten Ausführungsbeispiels
  • Unterschiedliche Vorteile und Merkmale der vorliegenden Erfindung und deren Herstellungsverfahren werden anhand der nachfolgenden Beschreibung beispielhafter Ausführungsbeispiele unter Bezugnahme auf die zugehörigen Zeichnungen erläutert. Die vorliegende Erfindung kann jedoch auf unterschiedliche Arten modifiziert werden und sollte nicht als auf die hier beschriebenen beispielhaften Ausführungsbeispiele beschränkt angesehen werden. Diese beispielhaften Ausführungsbeispiele sind eher dazu gedacht, dass die Offenbarung gründlich und vollständig ist, und sie vermitteln einen Fachmann auf diesem Gebiet vollständig den Schutzbereich der Erfindung. In den Zeichnungen werden dieselben Bezugszeichen verwendet, um dieselben oder gleiche Bestandteile zu kennzeichnen.
  • Begriffe, die in der vorliegenden Figurenbeschreibung benutzt werden, dienen eher dazu, die beispielhaften Ausführungsbeispiele zu erläutern als die vorliegende Erfindung zu beschränken. Sofern nicht das Gegenteil beschrieben wird, umfasst der Singular in der vorliegenden Beschreibung auch den Plural. Die Wörter „enthalten” und Varianten wie „enthält” oder „enthaltend” sind so zu verstehen, dass sie die genannten Bestandteile, Schritte und Betriebsarten und oder Elemente enthalten, sie sind jedoch nicht als Ausschluss anderer Bestandteile, Schritte, Betriebsarten oder andere Bauteile zu verstehen.
  • Die beispielhaften Ausführungsbeispiele, die in der Beschreibung beschrieben werden, werden unter Bezugnahme auf geschnittene Ansichten oder Draufsichten erläutert, bei denen es sich um ideale beispielhafte Zeichnungen handelt. In den Zeichnungen kann die Dicke von Schichten und Bereichen für eine effiziente Beschreibung des technischen Inhalts übertrieben dargestellt sein und dementsprechend können z. B. verwendete Formen durch Herstellungstechniken und/oder Toleranzen geändert werden. Dementsprechend sind die beispielhaften Ausführungsbeispiele der vorliegenden Erfindung nicht auf spezifische Formen begrenzt, sondern sie können eine Formänderung enthalten, die gemäß den Herstellungsvorgängen erzeugt worden ist. Beispielsweise kann ein vertikal gezeigter geätzter Bereich abgerundet sein oder eine festgelegte Krümmung aufweisen. Dementsprechend weisen die in den Zeichnungen dargestellten Bereiche schematische Attribute auf und die in den Zeichnungen gezeigten speziellen Formen von Bereichen des Bauteils sind lediglich beispielhaft zu verstehen, jedoch nicht als Beschränkung des Schutzbereichs der Erfindung.
  • Nachfolgend werden ein Halbleiterbauteil und ein zugehöriges Herstellungsverfahren gemäß beispielhaften Ausführungsbeispielen der vorliegenden Erfindung unter Bezugnahme auf die zugehörigen Zeichnungen beschrieben.
  • 1 ist eine schematische Ansicht und zeigt ein Halbleiterbauteil gemäß einem beispielhaften Ausführungsbeispiel der vorliegenden Erfindung. 2 ist eine geschnittene Ansicht entlang der Linie A-A von 1 Bezug nehmend auf die 1 und 2 umfasst ein Halbleiterbauteil 100 gemäß einem beispielhaften Ausführungsbeispiel der Erfindung ein Grundsubstrat 110, eine Pufferschicht 120, eine Halbleiterschicht 130, eine Source-Elektrode 151, eine Drain-Elektrode 153, und eine Gate-Elektrode 160.
  • Das Grundsubstrat 110 kann eine Platte zum Bilden eines Halbleiterbauteils mit der Struktur eines HEMT-Transistors (High Electron Mobility Transistor) sein. Beispielsweise kann das Grundsubstrat 110 ein Halbleitersubstrat sein. Als Beispiel kann das Grundsubstrat 110 ein Siliziumsubstrat, ein Siliziumcarbidsubstrat oder ein Saphirsubstrat sein.
  • Die Pufferschicht 120 kann auf dem Grundsubstrat 110 angeordnet sein. Beispielsweise kann die Pufferschicht 120 als Aluminiumnitridschicht (AlN) gebildet sein, die Pufferschicht 120 ist jedoch nicht darauf beschränkt. Die Pufferschicht 120 kann vorgesehen sein, um die Probleme zu lösen, die durch einen Gitterversatz zwischen dem Grundsubstrat 110 und einer unteren Schicht 131 der Halbleiterschicht 130, die nachfolgend gebildet wird, entstehen.
  • Die Halbleiterschicht 130 kann auf der Pufferschicht 120 gebildet sein. Beispielsweise umfasst die Halbleiterschicht 130 einen Mesa-Vorsprung P mit einer Aufnahmenut H. Der Meas-Vorsprung P weist eine Supergitterstruktur 133 auf, umfassend wenigstens eine Rinne T an der Zwischenfläche zwischen dem Mesa-Vorsprung P und der Source-Elektrode 151 beziehungsweise zwischen dem Mesa-Vorsprung P und der Drain-Elektrode 153. Daneben ist eine untere Schicht 131 zwischen dem Mesa-Vorsprung P und der Pufferschicht 120 vorgesehen.
  • Die unterste Schicht der Supergitterstruktur 133 kann auf der gleichen Höhe oder oberhalb der Unterseite der Rinne T angeordnet sein.
  • Die Supergitterstruktur 133 kann aus einer Hochkonzentrations-Dotierschicht gebildet sein. Die Supergitterstruktur 133 kann eine aus mehreren Schichten bestehende zweidimensionale Elektronengasschicht (2DEG) umfassen, die in Dickenrichtung ausgerichtet ist.
  • Daneben kann die Supergitterstruktur 133 eine aus mehreren Schichten bestehende Delta-Dotierschicht umfassen, die in Dickenrichtung ausgerichtet ist. Die Delta-Dotierschicht kann durch Dotieren mit wenigstens einem der folgenden Elemente gebildet sein: Si, Ge, und Sn. Vorzugsweise ist die Delta-Dotierschicht mit Si dotiert. Allerdings sind die Dotierelemente der Delta-Dotierschicht nicht darauf beschränkt.
  • Beispielsweise können die untere Schicht 131 und der Mesa-Vorsprung P eine Schicht sein, die Nitrid-basierte Materialien der dritten Hauptgruppe umfasst. Insbesondere können die untere Schicht 131 und der Mesa-Vorsprung P aus einem der folgenden Materialien gebildet sein: Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN), Indiumgalliumnitrid (InGaN), und Indiumaluminiumgalliumnitrid (InAlGaN).
  • Die Aufnahmenut H, die in der Halbleiterschicht 130 enthalten ist, kann durch ein festgelegtes Photoresist-Verfahren gebildet sein.
  • Eine Oxidschicht 140 kann auf der Aufnahmenut H vorgesehen sein. Die Oxidschicht 140 ist durch das festgelegte Photoresist-Verfahren gebildet und umfasst eine Vertiefungsstruktur r entsprechend der Form der Aufnahmenut H. Die Oxidschicht 140 kann eine aus Siliziumdioxid (SiO2) hergestellte Schicht sein. Das beispielhafte Ausführungsbeispiel zeigt beispielhaft den Fall, bei dem die Oxidschicht 140 eine Oxidschicht ist, die Oxidschicht 140 kann jedoch eine Nitridschicht umfassen.
  • Die Unterseide der Oxidschicht 140 kann so angeordnet sein, dass sie auf derselben Höhe oder unterhalb der untersten Schicht der Supergitterstruktur 133 angeordnet ist.
  • Die Gate-Elektrode 160 ist auf der Oxidschicht 140 ausgebildet. Die Gate-Elektrode 160 umfasst eine Vertiefung R, die in der Vertiefungsstruktur r der Oxidschicht 140 aufgenommen ist. Der unterste Abschnitt der Vertiefung R kann so angeordnet sein, dass er die Supergitterschicht 133 durchquert.
  • Die Gate-Elektrode 160, die auf der Oxidschicht 140 angeordnet ist, kann die Oxidschicht 140 direkt berühren, wodurch eine Schottky-Elektrode gebildet wird.
  • Die Source-Elektrode 151 und die Drain-Elektrode 153 können so angeordnet sein, dass sie voneinander beabstandet sind, wobei die Gate-Elektrode 160 dazwischen angeordnet ist. Die Source-Elektrode 151 und die Drain-Elektrode 153 verbinden den Mesa-Vorsprung P der Halbleiterschicht 130, so dass sie einen ohmschen Kontakt bilden. Insbesondere berühren sie einander derart, dass ein Source-Abschnitt 151a der Source-Elektrode 151 und ein Drain-Abschnitt 153a der Drian-Elektrode 153 in der Rinne T der Supergitterstruktur 133 aufgenommen sind. Da der Mesa-Vorsprung P umfassend die Rinne T die Supergitterstruktur 133 aufweist, führt dies zu einem verbesserten Kontakt wegen einer Erhöhung der Kontaktfläche sowie zu einem einfacheren Herstellungsverfahren wegen einer Reduzierung der Wärmebehandlungstemperatur und zu einem reduzierten ohmschen Kontaktwiderstand wegen der Erhöhung der Strommenge pro Flächeneinheit.
  • Die Source-Elektrode 151, die Drain-Elektrode 153, und die Gate-Elektrode 160 können aus unterschiedlichen Materialien gebildet sein. Beispielsweise können die Source-Elektrode 151 und die Drain-Elektrode 153 aus demselben Metallmaterial gebildet sein und die Gate-Elektrode 160 kann aus einem Metallmaterial gebildet sein, das sich von dem der Source-Elektrode 151 unterscheidet. In diesem Fall sind die Source-Elektrode 151 und die Drain-Elektrode 153 aus Titan (Ti), Aluminium (Al), Nickel (Ni), und Gold (Au) von ihren unteren Abschnitten her gebildet, während Titan (Ti) und Aluminium (Al) der unteren Abschnitte eine der folgenden Verbindungen verbinden kann: Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN), IndiumGalliumnitrid (InGaN), und Indiumaluminiumgalliumnitrid (InAlGaN), das die untere Schicht 131 bildet, den Mesa-Vorsprung P und die Rinne T, wodurch es möglich ist, den ohmschen Kontakt zu bilden. Die Gate-Elektrode 160 kann aus einem Metallmaterial gebildet sein, das metallische Elemente umfasst, die sich von wenigstens einem der oben beschriebenen metallischen Elemente unterscheiden. Als weiteres Beispiel können die Source-Elektrode 151, die Drain-Elektrode 153, und die Gate-Elektrode 160 aus demselben metallischen Material gebildet sein. Die Source-Elektrode 151, die Drain-Elektrode 153, und die Gate-Elektrode 160 können gleichzeitig hergestellt werden durch Bilden derselben Metallschicht auf der Halbleiterschicht 130 und anschließend demselben Photoresist-Ätzverfahren ausgesetzt werden. Bezug nehmend auf 2 erzeugt das Halbleiterbauteil 100 die Dioxidschicht 140 zwischen den Gate-Elektroden 160 und der Halbleiterschicht 130, um einen „normal Aus-Zustand” zu bilden, bei dem kein Stromfluss durch die Supergitterstruktur 133 vorhanden ist, selbst wenn eine Spannung an die Source-Elektrode 151 und die Drain-Elektrode 153 angelegt ist, wenn keine Spannung an die Gate-Elektrode 160 angelegt ist. Das Halbleiterbauteil 100 kann eine HEMT-Struktur aufweisen, die in der Lage ist, in einem verbesserten Modus betrieben zu werden, bei dem verhindert wird, dass ein Strom fließt, wenn die Gatterspannung Null oder negativ (–) ist.
  • Gemäß dem Ausführungsbeispiel der Erfindung verbinden die Source-Elektrode 151 und die Drain-Elektrode 153 den Mesa-Vorsprung P der Halbleiterschicht derart, dass der Source-Abschnitt 151a und der Drain-Abschnitt 153a in der Rinne T der Supergitterstruktur 133 aufgenommen sind, und der Mesa-Vorsprung P umfassend die Rinne T weist die Supergitterstruktur 133 auf. Dieses führt zu einem verbesserten Kontakt wegen einer erhöhten Kontaktfläche sowie zu einer vereinfachten Herstellung wegen einer Verringerung der Wärmebehandlungstemperatur und zu einem verringerten Ohm'schen Kontaktwiderstand wegen einer erhöhten Strommenge pro Flächeneinheit.
  • Nachfolgend wird ein Verfahren zur Herstellung eines Halbleiterbauteils gemäß einem beispielhaften Ausführungsbeispiel der vorliegenden Erfindung im Detail beschrieben. Wiederholte Beschreibungen des Halbleiterbauteils gemäß dem vorangehenden Ausführungsbeispiel der Erfindung werden jedoch ausgelassen und vereinfacht.
  • Die 3 bis 6 sind schematische geschnittene Ansichten und zeigen ein Verfahren zur Herstellung eines Halbleiterbauteils gemäß einem beispielhaften Ausführungsbeispiel der vorliegenden Erfindung.
  • Wie in 3 gezeigt ist, ist das Grundsubstrat 110 hergestellt. Als Grundsubstrat 110 kann ein Halbleitersubstrat benutzt werden. Beispielsweise kann das Halbleitersubstrat wenigstens eines der folgenden Substrate umfassen: Siliziumsubstrat, Siliziumcarbidsubstrat und ein Saphirsubstrat. Allerdings ist das Grundsubstrat 110 nicht darauf beschränkt.
  • Anschließend werden die Pufferschicht 120 und die Halbleiterschicht 130 sequentiell auf dem Grundsubstrat 110 gebildet.
  • Beim Bilden der Halbleiterschicht 130 lässt man die untere Schicht 131 mittels Epitaxie wachsen, wobei die Pufferschicht 120 als Startschicht benutzt wird, und anschließend kann die Supergitterschicht 133 wachsen gelassen werden, wobei die untere Schicht 131 als Startschicht benutzt wird. Die Supergitterschicht 133 hat eine Struktur, bei der eine ultradünne Schicht, die aus Atomen besteht, in einer Gitterform in einem Kristall ausgerichtet ist, die periodisch ausgerichtet ist und die periodische Bahn der Atome überschreitet. Die Supergitterschicht 133 kann gebildet werden, indem zwei oder drei Typen von ultradünnen Schichten abwechselnd ausgerichtet werden.
  • Die Supergitterschicht 133 kann gebildet werden durch abwechselndes Ausrichten einer aus mehreren Schichten bestehenden Aluminiumgalliumnitridschicht (AlGaN) und einer aus mehreren Schichten bestehenden Galliumnitridschicht (GaN) in Dickenrichtung. In diesem Fall kann eine 2DEG-Schicht an einer Zwischenfläche zwischen der Aluminiumgalliumnitrid-Schicht (AlGaN) und der Galliumnitridschicht (GaN) gebildet werden.
  • Als epitaxiales Wachstumsverfahren zum Bilden der Aluminiumgalliumnitridschicht (AlGaN) und der Galliumnitridschicht kann wenigstens eines der folgenden Verfahren benutzt werden: Molekularstrahl-Epitaxie-Wachstumsverfahren, Atomschicht-Epitaxie-Wachstumsverfahren, Epitaxiewachstumsverfahren mit Flussmodulation und organometallischer Dampfphase, Epitaxiewachstumsverfahren mit organometallischer Dampfphase oder ein Epitaxiewachstumsverfahren mit hybrider Dampfphase. In einem anderen Beispiel kann als Verfahren zur Herstellung der Aluminiumgalliumnitridschicht (AlGaN) und der Galliumnitridschicht (GaN) irgendein chemisches Dampfabscheidungsverfahren oder ein physikalisches Dampfabscheidungsverfahren verwendet werden.
  • Die Supergitterschicht 133 kann gebildet werden durch abwechselndes Ausrichten einer aus mehreren Schichten bestehenden Galliumnitridschicht (GaN) und einer Delta-Dotierschicht in Dickenrichtung. Die Delta-Dotierschicht kann gebildet sein durch Dotieren mit wenigstens einem der folgenden Elemente: Si, Ge und Sn. Vorzugsweise kann die Delta-Dotierschicht mit Si dotiert sein. Allerdings ist das Dotieren der Elemente der Delta-Dotierschicht nicht darauf beschränkt.
  • In der Delta-Dotierschicht, die als Beispiel mit Si dotiert ist, wird das Grundsubstrat 110, das auf der unteren Schicht gebildet ist, auf der die Delta-Dotierschicht gebildet wird, zunächst in eine Reaktionsröhre mit einer Niederdruckwasserstoffatmosphäre gegeben und man lässt eine Galliumnitridschicht (GaN) wachsen, anschließend wird das Wachstum der Galliumnitridschicht für einen festgelegten Zeitraum gestoppt. Anschließend wird Silan-Gas (SiH4) für einen festgelegten Zeitraum in die Reaktionsröhre eingebracht zusammen mit Wasserstoffgas und Stickstoffgas, um eine Si-Delta-Dotierschicht auf der Galliumnitridschicht (GaN) zu bilden. Die Delta-Dotierschicht kann eine gewünschte Anzahl an Schichten aufweisen, die durch Wiederholen des oben beschriebenen Verfahrens gebildet sind.
  • Wie in 4 gezeigt ist, ist ein Fotoresistmuster (nicht gezeigt) auf der Halbleiterschicht 130 des vorangehenden Verfahrens gebildet. Anschließend wird die Herstellung der Halbleiterschicht 130 abgeschlossen durch Mesa-Ätzen, wobei das Fotoresistmuster als Ätzmaske benutzt wird, wodurch wenigstens eine Rinne T auf der Supergitterschicht 133 gebildet wird.
  • In diesem Fall ist die Rinne T an der Zwischenschicht in Kontakt mit der Source-Elektrode 141 und der Drain-Elektrode 143 gebildet, die später gebildet wird. Die unterste Schicht der Supergitterschicht 133 kann so ausgebildet sein, dass sie auf der gleichen Höhe oder oberhalb der Unterseite der Rinne T angeordnet ist.
  • Wie in 5 gezeigt ist, kann die Oxidschicht 140 auf der Halbleiterschicht 130 gebildet sein. Als Beispiel kann die Oxidschicht 140 eine Siliziumoxidschicht SiO2 sein. Nachdem ein Fotoresistmuster (nicht gezeigt) auf der Oxidschicht 140 gebildet ist, kann die Oxidschicht 140 geätzt werden, wobei das Fotoresistmuster als Ätzmaske benutzt wird.
  • Die Oxidschicht 140 ist in der Halbleiterschicht 130 vertieft. Die Oxidschicht 140 ist so gebildet, dass sie der Form der Gate-Elektrode 160 entspricht, die später gebildet wird.
  • Anschließend können, wie in 6 gezeigt ist, die Source-Elektrode 151 und die Drain-Elektrode 153 gebildet werden. Nachdem eine erste Metallschicht auf der Halbleiterschicht 130 gebildet ist, können die Source-Elektrode 151 und die Drain-Elektrode 153, die von einander beabstandet angeordnet sind, durch ein festgelegtes Fotoresistätzverfahren gebildet werden. Als erste Metallschicht kann eine Metallschicht benutzt werden, bei der wenigstens eines der folgenden Elemente benutzt werden kann: Gold (Au), Nickel (Ni), Platin (Pt), Titan (Ti), Aluminium (Al), Palladium (Pd), Iridium (Ir), Rhodium (Rh), Kobalt (Co), Wolfram (W), Molybdän (Mo), Tantal (Ta), Kupfer (Cu), und Zink (Zn). Die Source-Elektrode 151 und die Drain-Elektrode 153 sind an der Zwischenfläche in Kontakt mit der Rinne T gebildet.
  • Anschließend kann die Gate-Elektrode 160 auf der Oxidschicht 140 gebildet werden. Nachdem eine zweite metallische Schicht, die aus einem von der ersten metallischen Schicht unterschiedlichen Material hergestellt ist, auf der Oxidschicht 140 gebildet ist, wird die Gate-Elektrode 460 gebildet durch Durchführen eines festgelegten Fotoresist-Ätzverfahrens. Auf diese Weise kann das Halbleiterbauteil 100 von 2 gebildet werden.
  • Gemäß dem erfindungsgemäßen Ausführungsbeispiel werden die Source-Elektrode 151 und die Drain-Elektrode 153 mit dem Mesa-Vorsprung P der Halbleiterschicht 130 derart verbunden, dass der Source-Abschnitt 151a und der Drain-Abschnitt 153a in der Rinne T der Supergitterstruktur 133 aufgenommen sind, und der Mesa-Vorsprung P umfassend die Rinne T weist die Supergitterstruktur 133 auf. Dies führt zu einem verbesserten Kontakt wegen einer Erhöhung der Kontaktfläche sowie zu vereinfachten Herstellungsverfahren wegen einer Reduzierung der Wärmebehandlungstemperatur und zu einem verringerten Ohm'schen Kontaktwiderstand wegen einer Erhöhung der Strommenge pro Flächeneinheit.
  • Wie oben beschrieben wurde, wird gemäß beispielhaften Ausführungen der Erfindung ein Halbleiterbauteil mit einer HEMT-Struktur geschaffen, das eine verbesserte Leistung ermöglicht, sowie ein Verfahren zur Herstellung desselben.
  • Das Halbleiterbauteil gemäß den beispielhaften Ausführungsbeispielen der Erfindung weist die Vorteile eines verbesserten Kontakts wegen einer erhöhten Kontaktfläche, eines vereinfachten Herstellungsverfahrens wegen einer Verringerung der Wärmebehandlungstemperatur und eines reduzierten Ohm'schen Kontaktwiderstandes auf wegen einer Erhöhung der Strommenge pro Flächeneinheit.
  • Die vorliegende Erfindung wurde im Zusammenhang mit Ausführungsbeispielen beschrieben, die gegenwärtig als praktische Beispiele angesehen werden. Obwohl beispielhafte Ausführungsbeispiele der vorliegenden Erfindung beschrieben worden sind, kann die vorliegende Erfindung auch in unterschiedlichen anderen Kombinationen, Modifikationen und Umgebungen verwendet werden. Anders ausgedrückt kann die vorliegende Erfindung geändert oder innerhalb des Konzepts der Erfindung, das in der Beschreibung offenbart ist, geändert oder innerhalb des Schutzbereichs modifiziert werden, der äquivalent zu der Offenbarung ist oder innerhalb des Bereichs der Technologie oder des Wissens auf dem Gebiet, zu dem die vorliegende Erfindung gehört. Die beschriebenen beispielhaften Ausführungsbeispiele wurden zur Verfügung gestellt, um die beste Art der Ausführung der vorliegenden Erfindung zu erläutern. Dementsprechend können sie auf andere Art und Weise ausgeführt sein, wie es auf dem Gebiet, zu dem die Erfindung gehört, bekannt ist, wobei auch andere Erfindungen benutzt werden können und die Erfindung kann auch auf unterschiedliche Weisen modifiziert werden, falls bei speziellen Anwendungsgebieten und Nutzungsarten der Erfindung erforderlich. Es ist daher wichtig, dass die Erfindung nicht auf die offenbarten beispielhaften Ausführungsbeispiele beschränkt ist. Die Erfindung ist so zu verstehen, dass andere beispielhafte Ausführungsbeispiele auch von dem Schutzbereich der zugehörigen Patentansprüche erfasst sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2010-0027391 [0001]

Claims (20)

  1. Halbleiterbauteil, umfassend: ein Grundsubstrat; eine auf dem Grundsubstrat gebildete Halbleiterschicht mit einem Mesa-Vorsprung, der eine Aufnahmenut umfasst; eine Source-Elektrode und eine Drain-Elektrode, die voneinander beabstandet auf der Halbleiterschicht angeordnet sind; wobei die Source-Elektrode einen Source-Abschnitt und die Drain-Elektrode einen Drain-Abschnitt aufweist; und eine von der Source-Elektrode und der Drain-Elektrode isolierte Gate-Elektrode mit einer vertieft in der Aufnahmenut angeordneten Vertiefung, wobei der Mesa-Vorsprung eine Supergitterstruktur aufweist umfassend wenigstens eine Rinne an einer Zwischenfläche zwischen dem Mesa-Vorsprung und der Source-Elektrode und zwischen dem Mesa-Vorsprung und der Drain-Elektrode, und wobei der Source-Abschnitt und der Drain-Abschnitt in der Rinne aufgenommen sind.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die unterste Schicht der Supergitterstruktur so angeordnet ist, dass sie auf der gleichen Höhe oder oberhalb der Unterseite der Rinne liegt.
  3. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Supergitterstruktur eine Hochkonzentrationsdotierschicht umfasst.
  4. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet, dass die Supergitterstruktur eine aus mehreren Schichten bestehende zweidimensionale Elektronengasschicht umfasst, die in Dickenrichtung ausgerichtet ist.
  5. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet, dass die Supergitterstruktur eine aus mehreren Schichten bestehende Delta-Dotierschicht umfasst, die in Dickenrichtung ausgerichtet ist.
  6. Halbleiterbauteil nach Anspruch 5, dadurch gekennzeichnet, dass die Delta-Dotierschicht durch Dotieren mit wenigstens einem der folgenden Elemente gebildet ist: Si, Ge, und Sn.
  7. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass es zusätzlich eine Oxidschicht umfasst, die zwischen der Halbleiterschicht und der Gate-Elektrode angeordnet ist.
  8. Halbleiterbauteil nach Anspruch 7, dadurch gekennzeichnet, dass die Oxidschicht eine Struktur mit einer Vertiefung aufweist, entsprechend der Form einer Vertiefung.
  9. Halbleiterbauteil nach Anspruch 6, dadurch gekennzeichnet, dass die unterste Schicht der Supergitterstruktur so angeordnet ist, dass sie auf der gleichen Höhe oder oberhalb der Unterseite der Oxidschicht angeordnet ist.
  10. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass es zusätzlich eine Pufferschicht zwischen dem Grundsubstrat und der Halbleiterschicht aufweist.
  11. Verfahren zur Herstellung eines Halbleiterbauteils, wobei das Verfahren umfasst: Herstellen eines Grundsubstrats; Bilden einer Halbleiterschicht die einen Mesa-Vorsprung aufweist umfassend eine Aufnahmenut auf dem Grundsubstrat; Bilden einer Source-Elektrode mit einem Source-Abschnitt und einer Drain-Elektrode mit einem Drain-Abschnitt, die auf der Halbleiterschicht voneinander beabstandet angeordnet sind; und Bilden einer Gate-Elektrode auf der Halbleiterschicht, wobei die Gate-Elektrode von der Source-Elektrode und der Drain-Elektrode isoliert ist und eine in der Aufnahmenut aufgenommene Vertiefung aufweist, wobei der Mesa-Vorsprung eine Supergitterstruktur aufweist, umfassend wenigstens eine Rinne an einer Zwischenfläche zwischen dem Mesa-Vorsprung und der Source-Elektroce und zwischen dem Mesa-Vorsprung und der Drain-Elektrode, und wobei der Source-Abschnitt und der Drain-Abschnitt in der Rinne aufgenommen sind.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die unterste Schicht der Supergitterstruktur so angeordnet ist, dass sie auf der gleichen Höhe oder oberhalb der Unterseite der Rinne angeordnet ist.
  13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Supergitterstruktur eine Hochkonzentrationsdotierschicht aufweist.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Supergitterstruktur eine aus mehreren Schichten bestehende zweidimensionale Elektronengasschicht umfasst, die in Dickenrichtung ausgerichtet ist.
  15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Supergitterstruktur eine aus mehreren Schichten bestehende Delta-Dotierschicht umfasst, die in Dickenrichtung ausgerichtet ist
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Delta-Dotierschicht durch Dotieren mit wenigstens einem der folgenden Elemente gebildet ist: Se, Ge und Sn.
  17. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass es darüber hinaus das Bilden einer Oxidschicht umfasst, die in der Aufnahmenut vertieft angeordnet ist, bevor die Gate-Elektrode gebildet wird.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Oxidschicht eine Struktur mit einer Vertiefung aufweist, entsprechend der Form der Vertiefung.
  19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die unterste Schicht der Supergitterstruktur so angeordnet ist, dass sie auf der gleichen Höhe oder oberhalb der Unterseite der Oxidschicht angeordnet ist.
  20. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass es darüber hinaus das Bilden einer Pufferschicht auf dem Grundsubstrat umfasst, bevor die Halbleiterschicht gebildet wird.
DE102010054722A 2010-03-26 2010-12-16 Halbleiterbauteil und Verfahren zu dessen Herstellung Ceased DE102010054722A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0027391 2010-03-26
KR1020100027391A KR101124017B1 (ko) 2010-03-26 2010-03-26 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
DE102010054722A1 true DE102010054722A1 (de) 2012-05-03

Family

ID=44655310

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010054722A Ceased DE102010054722A1 (de) 2010-03-26 2010-12-16 Halbleiterbauteil und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US8525227B2 (de)
KR (1) KR101124017B1 (de)
DE (1) DE102010054722A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120120826A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
KR20130066396A (ko) 2011-12-12 2013-06-20 삼성전기주식회사 질화물 반도체 소자 및 그 제조 방법
EP2608268B8 (de) * 2011-12-19 2017-06-21 Nexperia B.V. Halbleiterbauelement
US9660043B2 (en) 2012-06-04 2017-05-23 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
US9793439B2 (en) 2012-07-12 2017-10-17 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
JP6258148B2 (ja) * 2014-08-05 2018-01-10 株式会社東芝 半導体装置
ITUB20155536A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
CN105895687B (zh) * 2016-04-18 2019-03-05 中国电子科技集团公司第五十五研究所 一种基于再生长技术降低GaN HEMT器件欧姆接触电阻的方法及GaN HEMT器件
KR102261740B1 (ko) * 2016-11-10 2021-06-09 한국전자통신연구원 고주파 소자 및 이의 제조 방법
CA3142312A1 (en) * 2019-05-30 2020-12-03 National Research Council Of Canada Ohmic contacts with direct access pathways to two-dimensional electron sheets
CN110504299A (zh) * 2019-08-20 2019-11-26 西安电子科技大学 基于图形化再生长的GaN凹槽阳极肖特基二极管制备方法
WO2021102683A1 (zh) * 2019-11-26 2021-06-03 苏州晶湛半导体有限公司 半导体结构及其制作方法
US11605722B2 (en) 2020-05-18 2023-03-14 Teledyne Scientific & Imaging, Llc Ohmic contact for multiple channel FET
CN112885896B (zh) * 2021-01-29 2022-07-01 电子科技大学 一种hemt器件
WO2023243245A1 (ja) * 2022-06-15 2023-12-21 住友電気工業株式会社 半導体装置及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100027391A (ko) 2008-09-02 2010-03-11 (주)삼우종합건축사사무소 횡방향 코어형 공동주택

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780748A (en) * 1986-06-06 1988-10-25 American Telephone & Telegraph Company, At&T Bell Laboratories Field-effect transistor having a delta-doped ohmic contact
JP4865189B2 (ja) * 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
US7479651B2 (en) * 2004-12-06 2009-01-20 Panasonic Corporation Semiconductor device
JP5076278B2 (ja) 2005-03-14 2012-11-21 日亜化学工業株式会社 電界効果トランジスタ
JP2007227014A (ja) 2006-02-21 2007-09-06 Nissan Motor Co Ltd 燃料電池システム
JP5313457B2 (ja) * 2007-03-09 2013-10-09 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100027391A (ko) 2008-09-02 2010-03-11 (주)삼우종합건축사사무소 횡방향 코어형 공동주택

Also Published As

Publication number Publication date
KR101124017B1 (ko) 2012-03-23
US8525227B2 (en) 2013-09-03
KR20110108089A (ko) 2011-10-05
US20110233520A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
DE102010054722A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102010054723B4 (de) Halbleiterbauteil und zugehöriges Herstellungsverfahren
DE102005045542B4 (de) Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad
DE102014114635B4 (de) Seitenwand-Passivierung für HEMT-Vorrichtungen
DE112006001751B4 (de) Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
DE112018003362T5 (de) Oxid-halbleitereinheit und verfahren zur herstellung einer oxid-halbleitereinheit
DE112004000136B4 (de) Halbleiterbauelemente
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
DE112017003754B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112010001555B4 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
DE112018006823T5 (de) Auf der Struktur der Verbundbarriereschicht basierter III-Nitrid-verstärkter HEMT und dessen Herstellungsverfahren
EP2465142B1 (de) Halbleiterstruktur
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102009018054A1 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE112017007060T5 (de) Leistungshalbleitereinheit
DE102005018318A1 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
EP0450274A1 (de) Halbleiteranordnung mit durch Feldeffekt steuerbarer Raumladungszone und Verfahren zu deren Herstellung
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE112017001490B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE112008000410T5 (de) Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor
DE102004055038B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102013202972B4 (de) Anreicherungsbetrieb einer GaN-HEMT-Vorrichtung mit einem GATE-Abstandshalter sowie Verfahren zu deren Herstellung
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final