DE102009018054A1 - Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT - Google Patents

Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT Download PDF

Info

Publication number
DE102009018054A1
DE102009018054A1 DE102009018054A DE102009018054A DE102009018054A1 DE 102009018054 A1 DE102009018054 A1 DE 102009018054A1 DE 102009018054 A DE102009018054 A DE 102009018054A DE 102009018054 A DE102009018054 A DE 102009018054A DE 102009018054 A1 DE102009018054 A1 DE 102009018054A1
Authority
DE
Germany
Prior art keywords
layer
lateral hemt
electrode
substrate
partially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009018054A
Other languages
English (en)
Other versions
DE102009018054B4 (de
Inventor
Walter Dr. Rieger
Markus Dr. Zundel
Franz Dr. Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102009018054.0A priority Critical patent/DE102009018054B4/de
Priority to JP2010097156A priority patent/JP5475535B2/ja
Priority to US12/764,669 priority patent/US8314447B2/en
Publication of DE102009018054A1 publication Critical patent/DE102009018054A1/de
Priority to US13/681,958 priority patent/US8884335B2/en
Priority to JP2013079756A priority patent/JP5678119B2/ja
Priority to JP2013079755A priority patent/JP5766740B2/ja
Application granted granted Critical
Publication of DE102009018054B4 publication Critical patent/DE102009018054B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

Die Erfindung betrifft einen lateralen HEMT und ein Verfahren zur Herstellung eines lateralen HEMT. Der laterale HEMT weist ein Substrat (10) und eine erste Schicht (11) auf, wobei die erste Schicht (11) ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat (10) angeordnet ist. Zudem weist der laterale HEMT eine zweite Schicht (12) auf, wobei die zweite Schicht (12) ein Halbleitermaterial aufweist und zumindest teilweise auf der ersten Schicht (11) angeordnet ist. Darüber hinaus weist der laterale HEMT eine dritte Schicht (13) auf, wobei die dritte Schicht (13) ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyps aufweist und zumindest teilweise in der ersten Schicht (11) angeordnet ist.

Description

  • Die Erfindung betrifft einen lateralen HEMT und ein Verfahren zur Herstellung eines lateralen HEMT.
  • Bisherige Leistungshalbleiterbauelemente werden zu einem überwiegenden Teil auf der Basis von Silizium hergestellt. Damit verbunden ist die zu erzielende Leistungsdichte und Betriebstemperatur der Halbleiterbauelemente limitiert. Auch Anwendungen bei hohen Frequenzen stoßen an ihre Grenzen. Hauptursache hierfür ist die begrenzte Durchbruchfeldstärke von Silizium, da diese letztlich die Dicke der sperrenden Schicht und deren maximale Dotierung bestimmt.
  • Das Bedürfnis nach immer größerer Leistungsfähigkeit bei immer geringeren Herstellungskosten von Leistungshalbleiterbauelementen hat die Verkleinerung der Bauelemente inzwischen so weit vorangetrieben, dass bei der Leistungsdichte die physikalischen Grenzen von Silizium erreicht sind.
  • Alternative Materialsysteme sind oftmals Verbindungshalbleiter, welche einen größeren Bandlückenabstand, eine höhere Durchbruchfeldstärke und oftmals auch eine bessere thermische Leitfähigkeit im Vergleich zu Silizium aufweisen. Das bekannteste Material im Bereich von Leistungshalbleiterbauelementen ist hierfür SiC, welches trotz bekannter Einschränkungen hinsichtlich der Wafergröße und der Materialqualität sowie der Kanalbeweglichkeit vor allem bei hochsperrenden Bauteilen für Dioden und Bipolartransistoren Verwendung findet. Feldgesteuerte Bauelemente liegen bisher nur in Form von JFETs vor, welche allerdings den Nachteil aufweisen, dass es sich bei diesen um selbstleitende Bauelemente handelt. Gerade in An wendungsbereichen hoher Leistungen werden dagegen selbstsperrende Bauelemente bevorzugt, da sich bei diesen Fehlerfälle in der Anwendung deutlich einfacher beherrschen lassen. Halbleiter mit einer großen Bandlücke, insbesondere III–V Nitride, sind weitere Materialsysteme, die wegen ihrer Eigenschaften für optische und weitere elektronische Halbleiterbauelemente gut geeignet sind. Neben der Optoelektronik finden diese Materialsysteme verstärkt auch in der Hochfrequenztechnik Anwendung.
  • Auch für den Bereich der Leistungselektronik ist die Verwendung dieser Materialsysteme vorteilhaft, da sie im Vergleich zu Silizium Bauelemente mit gleicher Sperrfähigkeit bei gleichzeitig höherer Dotierung und kürzerer Driftzone ermöglichen. Jedoch ergeben sich für die Prozessierung von Bauelementen aus diesen Materialsystemen Einschränkungen im Vergleich zur Siliziumtechnologie, da gewisse Verfahren, die in der Siliziumtechnologie Anwendung finden, nicht oder nur eingeschränkt für III–V Halbleitersysteme zur Verfügung stehen.
  • Leistungshalbleiterbauelemente auf der Basis von III–V Verbindungshalbleitern werden bisher in Form von lateralen Bauelementen realisiert. Es handelt sich dabei um so genannte HEMTs (high electron mobility transistor), wobei ein wichtiger Schwerpunkt auf der Realisierung eines selbstsperrenden Bauteils liegt. Ein HEMT weist dabei mehrere Schichten aus unterschiedlich dotierten Halbleitermaterialien mit unterschiedlich großen Bandlücken auf. Aufgrund der unterschiedlich großen Bandlücken der einzelnen Schichten bildet sich an deren Grenzfläche ein zweidimensionales Elektronengas (2DEG), das als leitfähiger Kanal dient. Dabei sind die Elektronenbeweglichkeit sowie die 2D-Elektronen-Ladungsträgerdichte in dem zweidimensionalen Elektronengas sehr hoch.
  • Aus der Druckschrift US 7 250 641 B2 ist ein HFET (heterostructure field effect transistor) auf der Grundlage des Materialsystems AlGaN/GaN bekannt, bei dem sich ein zweidimensionales Elektronengas in der Grenzschicht zwischen den beiden Materialien ausbildet. Dabei ist eine Schicht aus AlGaN auf einer Schicht aus GaN angeordnet. In einer Ausführungsform ist zudem eine p-leitende Schicht aus GaN zwischen der Schicht aus GaN und einem Siliziumsubstrat angeordnet. Dadurch wird eine pin-Diode zwischen dem Substrat und einer Drainelektrode ausgebildet, wodurch im Fall eines Avalanche-Durchbruchs generierte Löcher über die p-leitende GaN-Schicht in das Substrat entladen werden.
  • Aufgabe der vorliegenden Erfindung ist es, einen lateralen HEMT sowie ein Verfahren zur Herstellung eines lateralen HEMT anzugeben, welcher eine hohe Avalanche-Festigkeit aufweist.
  • Gelöst wird diese Aufgabe durch den Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein lateraler HEMT angegeben, welcher ein Substrat und eine erste Schicht aufweist, wobei die erste Schicht ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat angeordnet ist. Zudem weist der HEMT eine zweite Schicht auf, wobei die zweite Schicht ein Halbleitermaterial aufweist und zumindest teilweise auf der ersten Schicht angeordnet ist. Darüber hinaus weist der HEMT eine dritte Schicht auf, wobei die dritte Schicht ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeits typs aufweist und zumindest teilweise in der ersten Schicht angeordnet ist.
  • Bei dem erfindungsgemäßen lateralen HEMT ist somit eine pn-Diode zwischen der ersten Schicht und der dritten Schicht ausgebildet. Der Ort der höchsten elektrischen Feldstärke befindet sich unterhalb der dritten Schicht, wodurch die Feldstärke und damit auch die Spannung innerhalb des HEMT begrenzt werden. Die pn-Diode weist eine geringere Durchbruchspannung als der laterale HEMT auf, wodurch im Avalanche-Fall der Durchbruch unterhalb der dritten Schicht erfolgt und die generierten heißen Ladungsträger somit nicht in die Nähe des zweidimensionalen Elektrongases kommen. Somit ist der HEMT im Avalanche-Fall geschützt, wodurch eine Degradation des Halbleiterbauelements verhindert wird.
  • In einer Ausführungsform des erfindungsgemäßen HEMT ist die dritte Schicht vollständig in der ersten Schicht angeordnet.
  • In einer alternativen Ausführungsform ist die dritte Schicht teilweise auch in der zweiten Schicht angeordnet.
  • Der laterale HEMT kann zudem eine erste Elektrode, eine zweite Elektrode und eine Gateelektrode aufweisen. Die erste Elektrode kann sich dabei vertikal von der zweiten Schicht bis zu der dritten Schicht erstrecken und die zweite Elektrode kann sich vertikal von der zweiten Schicht bis teilweise in das Substrat erstrecken. Dies ermöglicht in vorteilhafter Weise die Kontaktierung der dritten Schicht mit der ersten Elektrode.
  • In einer Ausführungsform weist die erste Schicht GaN auf. Zudem können die zweite Schicht AlGaN und die dritte Schicht GaN aufweisen. Das Substrat kann Si, SiC oder Al2O3 (Saphir) aufweisen.
  • In einer Ausführungsform ist die zweite Schicht undotiert.
  • Zudem kann der laterale HEMT eine Pufferschicht aufweisen, wobei die Pufferschicht zwischen dem Substrat und der ersten Schicht angeordnet ist. In einer bevorzugten Ausgestaltung weist die Pufferschicht AlN, GaN oder AlGaN auf. AlN ist elektrisch isolierend, GaN hingegen elektrisch leitfähig und AlGaN bei einem geringen Gehalt an Al, der kleiner als 10% ist, schwach elektrisch leitfähig. Je nach Anforderung an den lateralen HEMT kann somit eine geeignte Pufferschicht bereitgestellt werden.
  • In einer weiteren Ausführungsform weist der laterale HEMT eine Passivierungsschicht auf, wobei die Passivierungsschicht zumindest teilweise auf der zweiten Schicht angeordnet ist. Die Passivierungsschicht kann beispielsweise SixNy, SiO2 oder Al2O3 aufweisen.
  • Der laterale HEMT kann zudem eine Isolationsschicht aufweisen, wobei die Isolationsschicht zumindest teilweise auf der Passivierungsschicht angeordnet ist.
  • In einer weiteren erfindungsgemäßen Ausführungsform weist ein lateraler HEMT ein Substrat und eine erste Schicht auf, wobei die erste Schicht ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat angeordnet ist. Zudem weist der laterale HEMT eine zweite Schicht auf, wobei die zweite Schicht ein Halbleitermaterial aufweist und zumindest teilweise auf der ersten Schicht angeordnet ist. Darüber hinaus weist der laterale HEMT eine dritte Schicht auf, wobei die dritte Schicht ein Halbleitermaterial aufweist und zumindest teilweise in dem Substrat angeordnet ist.
  • Diese Ausführungsform des erfindungsgemäßen lateralen HEMT besitzt ebenfalls den Vorteil einer Spannungsbegrenzung und hohen Avalanche-Festigkeit durch die Ausbildung einer pn-Diode, was bereits oben näher erläutert wurde und an dieser Stelle zur Vermeidung von Wiederholungen nicht nochmals weiter ausgeführt wird. Im Gegensatz zu den oben genannten Ausführungsformen wird die Spannungsbegrenzung des lateralen HEMT dabei im Substrat vorgenommen, indem die pn-Diode zwischen dem Substrat und der dritten Schicht ausgebildet ist.
  • In einer Ausgestaltung weist das Halbleitermaterial der dritten Schicht einen zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyp und das Substrat ein Halbleitermaterial des ersten Leitfähigkeitstyps auf.
  • In einer alternativen Ausgestaltung weist das Halbleitermaterial der dritten Schicht den ersten Leitfähigkeitstyp auf und das Substrat weist ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyps auf.
  • Der laterale HEMT kann zudem eine erste Elektrode, eine zweite Elektrode und eine Gateelektrode aufweisen. Die erste Elektrode kann sich dabei vertikal von der zweiten Schicht bis zu der dritten Schicht erstrecken und die zweite Elektrode kann sich vertikal von der zweiten Schicht bis teilweise in das Substrat erstrecken. Dies ermöglicht in vorteilhafter Weise die Kontaktierung der dritten Schicht mit der ersten Elektrode.
  • In einer Ausführungsform weist die erste Schicht GaN auf. Zudem können die zweite Schicht AlGaN und die dritte Schicht Si aufweisen. Das Substrat kann Si oder SiC aufweisen.
  • In einer Ausführungsform ist die zweite Schicht undotiert.
  • Zudem kann der laterale HEMT eine Pufferschicht aufweisen, wobei die Pufferschicht zwischen dem Substrat und der ersten Schicht angeordnet ist. In einer bevorzugten Ausgestaltung weist die Pufferschicht AlN, GaN oder AlGaN auf. AlN ist elektrisch isolierend, GaN hingegen elektrisch leitfähig und AlGaN bei einem geringen Gehalt an Al, der kleiner als 10% ist, schwach elektrisch leitfähig. Je nach Anforderung an den lateralen HEMT kann somit eine geeignte Pufferschicht bereitgestellt werden.
  • In einer weiteren Ausführungsform weist der laterale HEMT eine Passivierungsschicht auf, wobei die Passivierungsschicht zumindest teilweise auf der zweiten Schicht angeordnet ist. Die Passivierungsschicht kann beispielsweise SixNy, SiO2 oder Al2O3 aufweisen.
  • Der laterale HEMT kann zudem eine Isolationsschicht aufweisen, wobei die Isolationsschicht zumindest teilweise auf der Passivierungsschicht angeordnet ist.
  • In einer weiteren Ausführungsform weist ein erfindungsgemäßer lateraler HEMT ein Substrat auf, wobei das Substrat ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist. Zudem weist der laterale HEMT eine erste Schicht und eine zweite Schicht auf, wobei die erste Schicht ein Halbleitermaterial des ersten Leitfähigkeitstyps aufweist und zumindest teil weise auf dem Substrat angeordnet ist, und wobei die zweite Schicht ein Halbleitermaterial aufweist und zumindest teilweise auf der ersten Schicht angeordnet ist. Darüber hinaus weist der laterale HEMT eine dritte Schicht und eine vierte Schicht auf, wobei die dritte Schicht ein Halbleitermaterial des ersten Leitfähigkeitstyps aufweist und zumindest teilweise unterhalb der ersten Schicht angeordnet ist, und wobei die vierte Schicht ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyps aufweist und zumindest teilweise unterhalb der dritten Schicht angeordnet ist. Ferner weist der laterale HEMT eine erste Elektrode, eine zweite Elektrode und eine Gateelektrode auf, wobei die erste Elektrode sich vertikal von der zweiten Schicht bis zu der dritten Schicht erstreckt, und wobei die zweite Elektrode sich vertikal von der zweiten Schicht bis teilweise in das Substrat erstreckt. Zudem ist eine erste Isolationsschicht zwischen der zweiten Elektrode und der dritten Schicht und zwischen der zweiten Elektrode und der vierten Schicht angeordnet.
  • Diese Ausführungsform unterscheidet sich von den vorherigen Ausführungsformen dadurch, dass zur Spannungsbegrenzung keine Diode verwendet wird, sondern ein Feldeffekttransistor. Steigt die Spannung der zweiten Elektrode über die Einsatzspannung dieses Feldeffekttransistors, so wird ein leitender Kanal innerhalb der vierten Schicht nahe der ersten Isolationsschicht induziert. Die Einsatzspannung hängt dabei von der Dicke der ersten Isolationsschicht, dem Material der ersten Isolationsschicht und der Dotierung der vierten Schicht ab. Es fließt ein Strom, welcher die an dem lateralen HEMT auftretende Spannung begrenzen kann. Dies ermöglicht wiederum eine hohe Avalanche-Festigkeit des Halbleiterbauelements.
  • In einer Ausführungsform weist die erste Schicht GaN auf. Zudem können die zweite Schicht AlGaN und die dritte Schicht sowie die vierte Schicht Si aufweisen. Das Substrat kann Si oder SiC aufweisen.
  • In einer Ausführungsform ist die zweite Schicht undotiert.
  • Zudem kann der laterale HEMT eine Pufferschicht aufweisen, wobei die Pufferschicht zwischen dem Substrat und der ersten Schicht angeordnet ist. In einer bevorzugten Ausgestaltung weist die Pufferschicht AlN, GaN oder AlGaN auf. AlN ist elektrisch isolierend, GaN hingegen elektrisch leitfähig und AlGaN bei einem geringen Gehalt an Al, der kleiner als 10% ist, schwach elektrisch leitfähig. Je nach Anforderung an den lateralen HEMT kann somit eine geeignte Pufferschicht bereitgestellt werden.
  • In einer weiteren Ausführungsform weist der laterale HEMT eine Passivierungsschicht auf, wobei die Passivierungsschicht zumindest teilweise auf der zweiten Schicht angeordnet ist. Die Passivierungsschicht kann beispielsweise SixNy, SiO2 oder Al2O3 aufweisen.
  • Der laterale HEMT kann zudem eine weitere Isolationsschicht aufweisen, wobei die weitere Isolationsschicht zumindest teilweise auf der Passivierungsschicht angeordnet ist.
  • Neben einer Diode und einem Feldeffekttransistor kann als spannungsbegrenzendes Element auch ein Bipolartransistor, ein IGBT, ein Varistor und ESD-Schutzstrukturen Anwendung finden, wobei das jeweilige spannungsbegrenzende Element dabei entsprechend wie die Diode bzw. der Feldeffekttransistor in den lateralen HEMT integriert ist.
  • Der laterale HEMT kann in allen oben genannten Ausführungsformen als MOSFET, MESFET (metal semiconductor field effect transistor), HFET (heterostructure field effect transistor) und PI-HEMT (polarisation induced high electron mobility transistor) ausgebildet sein.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines lateralen HEMT weist die folgenden Schritte auf. Ein Substrat, eine erste Schicht, eine zweite Schicht und eine Passivierungsschicht werden bereitgestellt, wobei die erste Schicht ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat angeordnet ist, und wobei die zweite Schicht ein Halbleitermaterial aufweist und zumindest teilweise auf der ersten Schicht angeordnet ist. Zudem ist die Passivierungsschicht zumindest teilweise auf der zweiten Schicht angeordnet. In einem weiteren Schritt erfolgt ein teilweises Entfernen der ersten Schicht, der zweiten Schicht und der Passivierungsschicht. Zudem wird eine dritte Schicht auf der ersten Schicht aufgewachsen, wobei die dritte Schicht ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyps aufweist. Eine erste Elektrode, eine zweite Elektrode und eine Gateelektrode werden hergestellt, wobei die erste Elektrode sich vertikal von der zweiten Schicht bis zu der dritten Schicht erstreckt und die zweite Elektrode sich vertikal von der zweiten Schicht bis teilweise in das Substrat erstreckt.
  • Das teilweise Entfernen der ersten Schicht, der zweiten Schicht und der Passivierungsschicht kann mittels eines Ätzprozesses mit einer strukturierten Maske erfolgen.
  • Ein weiteres erfindungsgemäßes Verfahren zur Herstellung eines lateralen HEMT weist die folgenden Schritte auf. Ein Substrat und eine erste Schicht werden bereitgestellt, wobei die erste Schicht ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat angeordnet ist. In einem weiteren Schritt erfolgt ein Aufwachsen einer dritten Schicht auf der ersten Schicht, wobei die dritte Schicht ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyps aufweist. Die erste Schicht und die dritte Schicht werden teilweise entfernt. Zudem erfolgt ein Aufwachsen einer vierten Schicht und einer zweiten Schicht auf der ersten Schicht, wobei die vierte Schicht ein Halbleitermaterial des ersten Leitfähigkeitstyps aufweist und wobei die zweite Schicht ein Halbleitermaterial aufweist. Eine Passivierungsschicht wird zumindest teilweise auf der vierten Schicht aufgebracht und eine erste Elektrode, eine zweiten Elektrode und eine Gateelektrode hergestellt, wobei die erste Elektrode sich vertikal von der zweiten Schicht bis zu der dritten Schicht erstreckt und die zweite Elektrode sich vertikal von der zweiten Schicht bis teilweise in das Substrat erstreckt.
  • Das teilweise Entfernen der ersten Schicht und der dritten Schicht kann mittels eines Ätzprozesses mit einer strukturierten Maske erfolgen.
  • Ein weiteres erfindungsgemäßes Verfahren zur Herstellung eines lateralen HEMT weist die folgenden Schritte auf. Ein Substrat und eine erste Schicht werden bereitgestellt, wobei die erste Schicht ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat angeordnet ist. In einem weiteren Schritt erfolgt ein Aufbringen einer strukturierten Maske auf der ersten Schicht.
  • Eine dritte Schicht wird auf der ersten Schicht aufgewachsen, wobei die dritte Schicht ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyps aufweist. Die dritte Schicht wird teilweise entfernt und zudem wird die Maske entfernt. In einem weiteren Schritt erfolgt das Aufwachsen einer vierten Schicht und einer zweiten Schicht auf der ersten Schicht, wobei die vierte Schicht ein Halbleitermaterial des ersten Leitfähigkeitstyps aufweist und wobei die zweite Schicht ein Halbleitermaterial aufweist. Eine Passivierungsschicht wird zumindest teilweise auf der vierten Schicht aufgebracht und eine erste Elektrode, eine zweite Elektrode und eine Gateelektrode hergestellt, wobei die erste Elektrode sich vertikal von der zweiten Schicht bis zu der dritten Schicht erstreckt und die zweite Elektrode sich vertikal von der zweiten Schicht bis teilweise in das Substrat erstreckt.
  • Das teilweise Entfernen der dritten Schicht kann mittels eines CMP-Prozesses (chemical mechanical polishing) erfolgen.
  • In einer vorteilhaften Ausgestaltung der erfindungsgemäßen Verfahren wird eine Pufferschicht zwischen dem Substrat und der ersten Schicht aufgebracht.
  • In einer weiteren vorteilhaften Ausführungsform der erfindungsgemäßen Verfahren wird eine Isolationsschicht zumindest teilweise auf der Passivierungsschicht aufgebracht.
  • In einer weiteren vorteilhaften Ausführungsform der erfindungsgemäßen Verfahren ist die zweite Schicht undotiert.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen lateralen HEMT gemäß einer ersten Ausführungsform der Erfindung,
  • 2 zeigt einen lateralen HEMT gemäß einer zweiten Ausführungsform der Erfindung,
  • 3 zeigt einen lateralen HEMT gemäß einer dritten Ausführungsform der Erfindung,
  • 4 zeigt einen lateralen HEMT gemäß einer vierten Ausführungsform der Erfindung,
  • 5 zeigt einen lateralen HEMT gemäß einer fünften Ausführungsform der Erfindung,
  • 6 zeigt einen lateralen HEMT gemäß einer sechsten Ausführungsform der Erfindung,
  • 7 zeigt einen lateralen HEMT gemäß einer siebten Ausführungsform der Erfindung,
  • 8 zeigt einen lateralen HEMT gemäß einer achten Ausführungsform der Erfindung,
  • 9A bis 9D zeigen ein erfindungsgemäßes Verfahren gemäß einer ersten Ausführungsform zur Herstellung eines lateralen HEMT,
  • 10A bis 10E zeigen ein erfindungsgemäßes Verfahren gemäß einer zweiten Ausführungsform zur Herstellung eines lateralen HEMT,
  • 11A bis 11E zeigen ein erfindungsgemäßes Verfahren gemäß einer dritten Ausführungsform zur Herstellung eines lateralen HEMT.
  • 1 zeigt einen lateralen HEMT 1 gemäß einer ersten Ausführungsform der Erfindung. Der laterale HEMT 1 weist ein Substrat 10 und eine auf dem Substrat 10 angeordnete Pufferschicht 17 auf. Das Substrat 10 kann dabei Si, SiC oder Al2O3 aufweisen. Die Pufferschicht 17 kann AlN, GaN oder AlGaN aufweisen. AlN ist elektrisch isolierend, GaN hingegen elektrisch leitfähig und AlGaN bei einem geringen Gehalt an Al, der kleiner als 10% ist, schwach elektrisch leitfähig. Je nach Anforderung an den lateralen HEMT kann somit eine geeignte Pufferschicht bereitgestellt werden.
  • Eine erste Schicht 11 ist auf der Pufferschicht 17 angeordnet. Auf der ersten Schicht 11 ist eine zweite Schicht 12 angeordnet. Die erste Schicht 11 weist in der gezeigten Ausführungsform n-leitendes GaN auf und die zweite Schicht 12 weist AlGaN auf. Das AlGaN ist dabei kompensiert, d. h. es weist keine freien Ladungsträger auf und ist somit elektrisch nicht-leitend. An der Grenzfläche zwischen der ersten Schicht 11 und der zweiten Schicht 12 bildet sich ein zweidimensionales Elektronengas aus, welches in 1 schematisch durch eine gestrichelte Linie 27 dargestellt ist.
  • Der HEMT 1 weist darüber hinaus eine dritte Schicht 13 auf, die teilweise in der ersten Schicht 11 angeordnet ist. Die dritte Schicht 13 weist in der gezeigten Ausführungsform p-leitendes GaN auf. Eine erste Elektrode 14 ist auf der ersten Schicht 11 und der dritten Schicht 13 angeordnet und kontaktiert die erste Schicht 11, die zweite Schicht 12 und die dritte Schicht 13. Eine zweite Elektrode 15 erstreckt sich vertikal von der zweiten Schicht 12 bis teilweise in das Substrat 10. Zudem ist eine Passivierungsschicht 18 auf der zweiten Schicht 12 angeordnet. Eine Gateelektrode 16 ist auf der Passivierungsschicht 18 angeordnet und von einer Isolationsschicht 19 teilweise umgeben. Die Isolationsschicht 19 kann dabei ein ILD (Inter Layer Dielectric) sein. Mittels der Gateelektrode 16 kann der laterale HEMT 1 gesteuert werden. In der gezeigten Ausführungsform ist die erste Elektrode 14 eine Sourceelektrode und die zweite Elektrode 15 eine Drainelektrode. Eine Schicht 26 aus elektrisch leitfähigem Material, beispielsweise einem Metall, einem Silizid oder hochdotiertem Polysilizium, ist auf der Isolationsschicht 19 angeordnet und kontaktiert die erste Elektrode 14. Eine ebenfalls vorhandene Kontaktierung der zweiten Elektrode 15 ist in 1 nicht gezeigt. Für den Fall, dass das Substrat 10 ein elektrisch leitfähiges Material aufweist, kann die Kontaktierung der zweiten Elektrode 15 dabei auf der Rückseite des Substrats 10 angeordnet sein (nicht gezeigt).
  • Die dritte Schicht 13 bildet mit der ersten Schicht 11 eine pn-Diode, welche die Avalanche-Festigkeit des lateralen HEMT 1 erhöht. Dazu weist die pn-Diode eine geringere Durchbruchspannung als die Durchbruchspannung des lateralen HEMT 1 auf. Dadurch erfolgt der Durchbruch unterhalb der dritten Schicht 13, wodurch die generierten heißen Ladungsträger nicht in die Nähe des zweidimensionalen Elektrongases gelangen.
  • 2 zeigt einen lateralen HEMT 2 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit den gleichen Funktionen wie in 1 werden mit den gleichen Bezugszeichen gekennzeichnet und im Folgenden nicht näher erörtert.
  • Der laterale HEMT 2 unterscheidet sich von dem in 1 gezeigten lateralen HEMT 1 dadurch, dass die dritte Schicht 13 vollständig innerhalb der ersten Schicht 11 angeordnet ist. Zudem ist die Gateelektrode 16 direkt auf der zweiten Schicht 12 angeordnet und in den verbleibenden Bereichen von der Passivierungsschicht 18 umgeben. Die Isolationsschicht 19, die Schicht 26 und eine ebenfalls vorhandene Kontaktierung der zweiten Elektrode 15 sind in 2 nicht gezeigt.
  • 3 zeigt einen lateralen HEMT 3 gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit den gleichen Funktionen wie in den vorhergehenden Figuren werden mit den gleichen Bezugszeichen gekennzeichnet und im Folgenden nicht näher erörtert.
  • Der laterale HEMT 3 unterscheidet sich von den beiden zuvor gezeigten HEMTs dadurch, dass die dritte Schicht 13 teilweise auch in der zweiten Schicht 12 angeordnet ist. Die Gateelektrode 16 ist wie bereits bei dem lateralen HEMT 2 direkt auf der zweiten Schicht 12 angeordnet und in den verbleibenden Bereichen von der Passivierungsschicht 18 umgeben. Eine ebenfalls vorhandene Kontaktierung der zweiten Elektrode 15 ist in 3 nicht gezeigt.
  • 4 zeigt einen lateralen HEMT 4 gemäß einer vierten Ausführungsform der Erfindung. Komponenten mit den gleichen Funktionen wie in den vorhergehenden Figuren werden mit den gleichen Bezugszeichen gekennzeichnet und im Folgenden nicht näher erörtert.
  • Der laterale HEMT 4 ist dabei ähnlich zu dem in 3 gezeigten lateralen HEMT 3. Der laterale HEMT 4 weist eine alternierende Anordnung von ersten Elektroden 14 und zweiten Elektroden 15 auf. Dabei folgen in einer lateralen Richtung auf eine erste Elektrode 14 eine zweite Elektrode 15 und daran anschließend wieder eine erste Elektrode 14. Eine ebenfalls vorhandene Kontaktierung der zweiten Elektrode 15 ist in 4 nicht gezeigt.
  • Die in den 2 bis 4 gezeigten lateralen HEMTs 2 bis 4 weisen ebenfalls eine pn-Diode auf, welche durch die erste Schicht 11 und die dritte Schicht 13 gebildet wird. Dadurch weisen diese Halbleiterbauelemente ebenfalls eine hohe Avalanche-Festigkeit auf, wie dies bereits im Hinblick auf den in 1 gezeigten lateralen HEMT 1 erläutert wurde.
  • 5 zeigt einen lateralen HEMT 5 gemäß einer fünften Ausführungsform der Erfindung.
  • Der laterale HEMT 5 weist ein Substrat 10 auf, wobei das Substrat 10 eine erste Schicht 10'' und eine darauf angeordnete zweite Schicht 10' aufweist. In der gezeigten Ausführungsform weist die erste Schicht 10'' n+-dotiertes Silizium und die zweite Schicht 10' n–-dotiertes Silizium auf. Auf der zweiten Schicht 10' ist eine Pufferschicht 17 angeordnet, welche beispielsweise AlN aufweisen kann. Auf der Pufferschicht 17 ist eine erste Schicht 11, welche in der gezeigten Ausführungsform n-leitendes GaN aufweist, angeordnet. Eine zweite Schicht 12 ist auf der ersten Schicht 11 angeordnet. Die zweite Schicht 12 weist in der gezeigten Ausführungsform AlGaN auf. Das AlGaN ist dabei kompensiert, d. h. es weist keine freien Ladungsträger auf und ist somit elektrisch nicht-leitend. Zwischen der ersten Schicht 11 und der zweiten Schicht 12 bildet sich ein zweidimensionales Elektronengas, welches in 5 schematisch durch eine gestrichelte Linie 27 dargestellt ist, aus.
  • Zudem weist der laterale HEMT 5 eine dritte Schicht 13 auf, welche teilweise in dem Substrat 10 angeordnet ist. In der gezeigten Ausführungsform weist die dritte Schicht 13 p+-dotiertes Silizium auf. Des Weiteren weist der laterale HEMT 5 eine erste Elektrode 14, eine zweite Elektrode 15 und eine Gateelektrode 16 auf. Die erste Elektrode 14 erstreckt sich vertikal von der zweiten Schicht 12 bis zu der dritten Schicht 13 und die zweite Elektrode 15 erstreckt sich vertikal von der zweiten Schicht 12 bis teilweise in das Substrat 10. Die erste Elektrode 14 ist in der gezeigten Ausführungsform eine Sourceelektrode und die zweite Elektrode 15 eine Drainelektrode. Die Gateelektrode 16 ist direkt auf der zweiten Schicht 12 angeordnet und im verbleibenden Teil von einer Passivierungsschicht 18 umgeben. Die Gateelektrode 16 dient dabei zum Steuern des lateralen HEMT 5. Eine Schicht 26, welche aus einem elektrisch leitfähigen Material, beispielsweise einem Metall, einem Silizid oder hochdotiertem Polysilizium besteht, kontaktiert die erste Elektrode 14. Dabei ist zwischen der Schicht 26 und der Passivierungsschicht 18 eine Isolationsschicht 19 angeordnet. Zwischen der zweiten Elektrode 15 und der ersten Schicht 11, der Pufferschicht 17 und der zweiten Schicht 10' des Substrats 10 ist eine Isolationsschicht 21 angeordnet, welche beispielsweise aus SixNy oder einem Oxid besteht.
  • Die dritte Schicht 13 und die zweite Schicht 10' des Substrats 10 bilden eine pn-Diode. Diese ermöglicht die Spannungsbegrenzung des lateralen HEMT 5 in analoger Weise zu den in den 1 bis 4 gezeigten Ausführungsformen und damit verbunden eine hohe Avalanche-Festigkeit.
  • Eine Schicht 28 aus einem elektrisch leitenden Material ist unterhalb der ersten Schicht 10'' des Substrats 10 angeordnet und mit der zweiten Elektrode 15 verbunden. Die Schicht 28 dient dabei zur Kontaktierung der zweiten Elektrode 15. Die Verbindung zwischen der Schicht 28 und der zweiten Elektrode 15 ist dabei in 5 nicht gezeigt.
  • 6 zeigt einen lateralen HEMT 6 gemäß einer sechsten Ausführungsform der Erfindung. Komponenten mit den gleichen Funktionen wie in 5 werden mit den gleichen Bezugszeichen gekennzeichnet und im Folgenden nicht näher erörtert.
  • Der laterale HEMT 6 unterscheidet sich von dem lateralen HEMT 5 dadurch, dass die erste Elektrode 14 eine Drainelektrode und die zweite Elektrode 15 eine Sourceelektrode ist. Die dritte Schicht 13 sowie die erste Schicht 10'' und die zweite Schicht 10' des Substrats 10 weisen jeweils den komplementären Leitungstyp im Vergleich zu den genannten Schichten des lateralen HEMT 5 auf.
  • In einer nicht gezeigten Ausführungsform ist die zweite Schicht 10' des Substrats 10 als n–-leitende Schicht ausgebildet.
  • 7 zeigt einen lateralen HEMT 7 gemäß einer siebten Ausführungsform der Erfindung.
  • Der laterale HEMT 7 unterscheidet sich von dem in 6 gezeigten lateralen HEMT 6 dadurch, dass eine dritte Schicht 10''', welche in der gezeigten Ausführungsform n+-dotiertes Silizium aufweist, zwischen der ersten Schicht 10'' des Substrats 10 und der Schicht 28 angeordnet ist. Die zweite Elektrode 15 erstreckt sich dabei bis in die dritte Schicht 10''' und schließt somit die erste Schicht 10'' und die dritte Schicht 10''' elektrisch kurz.
  • 8 zeigt einen lateralen HEMT 8 gemäß einer achten Ausführungsform der Erfindung.
  • Der laterale HEMT 8 weist ein Substrat 10, welches in der gezeigten Ausführungsform n+-dotiertes Silizium aufweist, auf. Auf dem Substrat 10 ist eine vierte Schicht 20, welche p–-dotiertes Silizium aufweist, angeordnet. Eine dritte Schicht 13, welche n+-dotiertes Silizium aufweist ist auf der vierten Schicht 20 angeordnet. Zudem weist der laterale HEMT 8 eine Pufferschicht 17, welche auf der dritten Schicht 13 angeordnet ist, auf. Die Pufferschicht 17 kann beispielsweise AlN aufweisen. Eine erste Schicht 11 ist auf der Pufferschicht 17 angeordnet und weist in der gezeigten Ausführungsform n-leitendes GaN auf. Eine zweite Schicht 12, welche AlGaN aufweist, ist auf der ersten Schicht 11 angeordnet. Das AlGaN ist dabei kompensiert, d. h. es weist keine freien Ladungsträger auf und ist somit elektrisch nicht-leitend. Zwischen der ersten Schicht 11 und der zweiten Schicht 12 bildet sich ein zweidimensionales Elektronengas aus, wie in 8 durch eine gestrichelte Linie 27 schematisch angedeutet wird.
  • Zudem weist der laterale HEMT 8 eine erste Elektrode 14, eine zweite Elektrode 15 und eine Gateelektrode 16 auf. Die Gateelektrode 16 ist direkt auf der zweiten Schicht 12 angeordnet und dient zur Steuerung des lateralen HEMT 8. Die erste Elektrode 14 erstreckt sich vertikal von der zweiten Schicht 12 bis zu der dritten Schicht 13 und die zweite Elektrode 15 erstreckt sich vertikal von der zweiten Schicht 12 bis teilweise in das Substrat 10. Eine erste Isolationsschicht 21 ist zwischen der zweiten Elektrode 15 und der ersten Schicht 11, der Pufferschicht 17, der dritten Schicht 13 und der vierten Schicht 20 angeordnet. Die Isolationsschicht 21 weist dabei beispielsweise ein Oxid oder SixNy auf. In der gezeigten Ausführungsform ist die erste Elektrode 14 eine Sourceelektrode und die zweite Elektrode 15 eine Drainelektrode. Eine Schicht 26 aus elektrisch leitfähigem Material, beispielsweise einem Metall, einem Silizid oder hochdotiertem Polysilizium, kontaktiert die erste Elektrode 14 und eine Schicht 28 aus elektrisch leitfähigem Material ist elektrisch mit der zweiten Elektrode 15 verbunden (nicht gezeigt). Zwischen der Schicht 26 und der Passivierungsschicht 18 ist eine Isolationsschicht 19 angeordnet.
  • Der laterale HEMT 8 unterscheidet sich von den in 1 bis 7 gezeigten Ausführungsformen dadurch, dass zur Begrenzung der Spannung des lateralen HEMT 8 keine Diode verwendet wird, sondern dies mittels eines n-Kanal Feldeffekttransistors, welcher von der dritten Schicht 13, der vierten Schicht 20, dem Substrat 10 und der zweiten Elektrode 15 gebildet wird, erfolgt. Steigt dabei die an der zweiten Elektrode 15 angelegte Spannung über die Einsatzspannung des n-Kanal Feldeffekttransistors, so wird ein leitender Kanal induziert, welcher in 8 durch eine gestrichelte Linie 29 schematisch angedeutet ist. Dadurch fließt ein Strom, welcher die an dem Bauelement abfallende Spannung begrenzen kann und damit eine hohe Avalanche-Festigkeit des Bauelements bewirkt. Diese Ausführungsform ermöglicht eine Verkleinerung des Bauelements in lateraler Richtung.
  • 9A bis 9D zeigen ein erfindungsgemäßes Verfahren gemäß einer ersten Ausführungsform zur Herstellung eines lateralen HEMT 3.
  • Dabei wird ein Substrat 10, welches beispielsweise SiC oder Si aufweist, bereitgestellt. Eine Pufferschicht 17 wird auf dem Substrat 10 aufgebracht. Die Pufferschicht 17 kann dabei beispielsweise AlN, GaN oder AlGaN aufweisen. Auf die Pufferschicht 17 wird eine erste Schicht 11 aufgewachsen. In der gezeigten Ausführungsform weist die erste Schicht 11 dabei n-leitendes GaN auf. Eine zweite Schicht 12, welche in der gezeigten Ausführungsform AlGaN aufweist, wird auf der ersten Schicht 11 aufgewachsen. Das AlGaN ist dabei kompensiert, d. h. es weist keine freien Ladungsträger auf und ist somit elektrisch nicht-leitend. Anschließend wird eine Passivierungsschicht 18 auf die zweite Schicht 12 aufgebracht. In einem weiteren Prozessschritt wird eine Maske 24 auf die Passivierungsschicht 18 aufgebracht und strukturiert. Die Passivierungsschicht 18 kann beispielsweise SixNy, SiO2 oder Al2O3 aufweisen. 9A zeigt den lateralen HEMT 3 nach den genannten Verfahrensschritten.
  • In einem weiteren Prozessschritt werden die erste Schicht 11, die zweite Schicht 12 und die Passivierungsschicht 18 teilweise entfernt, beispielsweise mittels eines Ätzverfahrens. Eine dritte Schicht 13, welche in der gezeigten Ausführungsform p-leitendes GaN aufweist, wird epitaktisch auf der ersten Schicht 11 aufgewachsen. Dies kann mittels selektiver Epitaxie erfolgen. Alternativ kann die dritte Schicht 13 nicht-selektiv aufgebracht werden und anschließend durch einen CMP-Schritt (chemical mechanical polishing) strukturiert werden. 9B zeigt den lateralen HEMT 3 nach den genannten Prozessschritten.
  • In einem weiteren Schritt des Verfahrens wird die strukturierte Maske 24 entfernt, beispielsweise durch einen nasschemischen Prozess. Danach erfolgt ein teilweises Öffnen der Passivierungsschicht 18 sowie der zweiten Schicht 12, der ersten Schicht 11, der Pufferschicht 17 und des Substrats 10. In die geöffneten Bereiche wird ein elektrisch leitfähiges Material, beispielsweise ein Metall, ein Silizid oder hochdotiertes Polysilizium, eingebracht, wodurch eine erste Elektrode 14 und eine zweite Elektrode 15 ausgebildet werden. Dies in 9C gezeigt.
  • In einem weiteren Verfahrensschritt wird die Passivierungsschicht 18 teilweise entfernt und in dem freigelegten Bereich ein Metall, beispielsweise Gold, Silber oder Platin, aufgebracht. Dieses Metall bildet eine Gateelektrode 16. Vor dem Aufbringen des Metalls kann in dem freigelegten Bereich der Passivierungsschicht 18 eine dünne Schicht, welche ein Dielektrikum aufweist, aufgebracht werden. Anschließend wird eine Isolationsschicht 19 auf die Passivierungsschicht 18, die Gateelektrode 16 und teilweise auf die erste Elektrode 14 und die zweite Elektrode 15 aufgebracht. In einem weiteren Verfahrensschritt wird eine Schicht 26, welche ein elektrisch leitfähiges Material, beispielsweise ein Metall, aufweist, auf die Isolationsschicht 19 und teilweise auf die erste Elektrode 14 aufgebracht. 9D zeigt den lateralen HEMT 3 nach den genannten Verfahrensschritten.
  • 10A bis 10E zeigen ein erfindungsgemäßes Verfahren gemäß einer zweiten Ausführungsform zur Herstellung eines lateralen HEMT 1.
  • Dabei wird ein Substrat 10, welches beispielsweise SiC oder Si aufweist, bereitgestellt. Auf das Substrat 10 wird eine Pufferschicht 17, welche beispielsweise AlN, GaN oder AlGaN aufweist, aufgebracht. Eine erste Schicht 11, welche in der gezeigten Ausführungsform n-leitendes GaN aufweist, wird auf die Pufferschicht 17 aufgewachsen. Anschließend wird eine dritte Schicht 13, welche in der gezeigten Ausführungsform p-leitendes GaN aufweist, auf die erste Schicht 11 aufgewachsen. Eine Maske 25 wird auf die dritte Schicht 13 aufgebracht und strukturiert. 10A zeigt den lateralen HEMT 1 nach den genannten Verfahrensschritten.
  • In einem weiteren Verfahrensschritt werden die erste Schicht 11 und die dritte Schicht 13 teilweise entfernt, beispielsweise mittels eines Ätzprozesses. Dies ist in 10B gezeigt.
  • Eine Schicht 11', welche ebenfalls n-leitendes GaN aufweist, wird auf den freiliegenden Teil der ersten Schicht 11 aufgewachsen. Anschließend wird eine zweite Schicht 12, welche in der gezeigten Ausführungsform AlGaN aufweist, auf die Schicht 11' aufgewachsen. Das AlGaN ist dabei kompensiert, d. h. es weist keine freien Ladungsträger auf und ist somit elektrisch nicht-leitend. Eine Passivierungsschicht 18 wird auf die zweite Schicht 12 und die Maske 25 aufgebracht. Die Passivierungsschicht 18 kann dabei beispielsweise SixNy aufweisen. 10C zeigt den lateralen HEMT 1 nach den genannten Verfahrensschritten.
  • In einem weiteren Verfahrensschritt werden die dritte Schicht 13, die zweite Schicht 12, die erste Schicht 11 sowie die Pufferschicht 17 und das Substrat 10 teilweise freigelegt. Dabei wird die Maske 25 entfernt. Auf die freigelegten Bereiche wird ein elektrisch leitendes Material, beispielsweise ein Metall, ein Silizid oder hochdotiertes Polysilizium, aufgebracht, wodurch eine erste Elektrode 14 und eine zweite Elektrode 15 ausgebildet werden. 10D zeigt den lateralen HEMT 1 nach den genannten Verfahrensschritten.
  • Eine Gateelektrode 16 und eine Isolationsschicht 19, welche die Gateelektrode 16 teilweise umgibt, werden auf der Passivierungsschicht 18 aufgebracht. Die Isolationsschicht 19 wird dabei teilweise ebenfalls auf der ersten Elektrode 14 und der zweiten Elektrode 15 aufgebracht. Anschließend wird eine Schicht 26, welche beispielsweise ein Metall aufweist, auf der Isolationsschicht 19 und den freiliegenden Bereichen der ersten Elektrode 14 aufgebracht. 10E zeigt den lateralen HEMT 1 nach den genannten Verfahrensschritten.
  • 11A bis 11E zeigen ein erfindungsgemäßes Verfahren gemäß einer dritten Ausführungsform zur Herstellung eines lateralen HEMT 2.
  • Dabei wird ein Substrat 10, welches beispielsweise SiC oder Si aufweist, bereitgestellt. Eine Pufferschicht 17 wird auf dem Substrat 17 aufgebracht. Die Pufferschicht 17 kann dabei AlN, GaN oder AlGaN aufweisen. Auf die Pufferschicht 17 wird eine erste Schicht 11, welche in der gezeigten Ausführungsform n-leitendes GaN aufweist, aufgewachsen. Auf die erste Schicht 11 wird eine Maske 23 aufgebracht und strukturiert. Die Maske 23 kann dabei beispielsweise ein Oxid aufweisen. 11A zeigt den lateralen HEMT 2 nach den genannten Verfahrensschritten.
  • Eine dritte Schicht 13 wird auf den freiliegenden Bereichen der ersten Schicht 11 aufgewachsen. Die dritte Schicht weist in der gezeigten Ausführungsform p-leitendes GaN auf. Dies in 11B gezeigt.
  • In einem weiteren Verfahrensschritt wird die dritte Schicht 13 planarisiert, beispielsweise mittels eines CMP-Prozesses (chemical mechanical polishing). Dieser Schritt kann auch entfallen, falls die dritte Schicht 13 zuvor bereits planar aufgewachsen wurde. Anschließend wird die Maske 23 entfernt. 11C zeigt den lateralen HEMT 2 nach den genannten Verfahrensschritten.
  • Eine Schicht 11 wird auf die freiliegenden Bereiche der ersten Schicht 11 und auf die dritte Schicht 13 aufgewachsen, wobei die dritte Schicht 13 dabei von der Schicht 11' überwachsen wird. Die Schicht 11' weist ebenfalls n-leitendes GaN auf. Die Schicht 11' kann in einem weiteren Verfahrensschritt gegebenenfalls planarisiert werden, wobei dies beispielsweise mittels eines CMP-Prozesses erfolgen kann. Auf die Schicht 11' wird eine zweite Schicht 12, welche in der gezeigten Ausführungsform AlGaN aufweist, aufgewachsen. Das AlGaN ist dabei kompensiert, d. h. es weist keine freien Ladungsträger auf und ist somit elektrisch nicht-leitend. 11D zeigt den lateralen HEMT 2 nach den genannten Verfahrensschritten.
  • Die zweite Schicht 12, die Schicht 11', die Schicht 11, die dritte Schicht 13 sowie die Pufferschicht 17 und das Substrat 10 werden in einem weiteren Verfahrensschritt teilweise freigelegt und ein elektrisch leitendes Material, beispielsweise ein Metall, ein Silizid oder hochdotiertes Polysilizium, in die freigelegten Bereiche eingebracht. Dadurch werden eine erste Elektrode 14 und eine zweite Elektrode 15 ausgebildet. Eine Gateelektrode 16 wird auf der zweiten Schicht 12 aufgebracht. Anschließend erfolgt ein Aufbringen einer Passivierungsschicht 18 auf der zweiten Schicht 12 und der Gateelektrode 16. 11E zeigt den lateralen HEMT 2 nach den genannten Verfahrensschritten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 7250641 B2 [0007]

Claims (52)

  1. Lateraler HEMT, aufweisend: – ein Substrat (10), – ein erste Schicht (11), wobei die erste Schicht (11) ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat (10) angeordnet ist, – eine zweite Schicht (12), wobei die zweite Schicht (12) ein Halbleitermaterial aufweist und zumindest teilweise auf der ersten Schicht (11) angeordnet ist, – eine dritte Schicht (13), wobei die dritte Schicht (13) ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyps aufweist und zumindest teilweise in der ersten Schicht (11) angeordnet ist.
  2. Lateraler HEMT nach Anspruch 1, dadurch gekennzeichnet, dass die dritte Schicht (13) vollständig in der ersten Schicht (11) angeordnet ist.
  3. Lateraler HEMT nach Anspruch 1, dadurch gekennzeichnet, dass die dritte Schicht (13) teilweise in der zweiten Schicht (12) angeordnet ist.
  4. Lateraler HEMT nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der laterale HEMT eine erste Elektrode (14), eine zweite Elektrode (15) und eine Gateelektrode (16) aufweist.
  5. Lateraler HEMT nach Anspruch 4, dadurch gekennzeichnet, dass die erste Elektrode (14) sich vertikal von der zweiten Schicht (12) bis zu der dritten Schicht (13) erstreckt und die zweite Elektrode (15) sich vertikal von der zweiten Schicht (12) bis teilweise in das Substrat (10) erstreckt.
  6. Lateraler HEMT nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Schicht (11) GaN aufweist.
  7. Lateraler HEMT nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Schicht (12) AlGaN aufweist.
  8. Lateraler HEMT nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die dritte Schicht (13) GaN aufweist.
  9. Lateraler HEMT nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (10) Si aufweist.
  10. Lateraler HEMT nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Substrat (10) SiC aufweist.
  11. Lateraler HEMT nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Substrat (10) Al2O3 aufweist.
  12. Lateraler HEMT nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Schicht (12) undotiert ist.
  13. Lateraler HEMT nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der laterale HEMT eine Pufferschicht (17) aufweist, wobei die Pufferschicht (17) zwischen dem Substrat (10) und der ersten Schicht (11) angeordnet ist.
  14. Lateraler HEMT nach Anspruch 13, dadurch gekennzeichnet, dass die Pufferschicht (17) AlN, GaN oder AlGaN aufweist.
  15. Lateraler HEMT nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der laterale HEMT eine Passivierungsschicht (18) aufweist, wobei die Passivierungsschicht (18) zumindest teilweise auf der zweiten Schicht (12) angeordnet ist.
  16. Lateraler HEMT nach Anspruch 15, dadurch gekennzeichnet, dass der laterale HEMT eine Isolationsschicht (19) aufweist, wobei die Isolationsschicht (19) zumindest teilweise auf der Passivierungsschicht (18) angeordnet ist.
  17. Lateraler HEMT, aufweisend: – ein Substrat (10), – ein erste Schicht (11), wobei die erste Schicht (11) ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat (10) angeordnet ist, – eine zweite Schicht (12), wobei die zweite Schicht (12) ein Halbleitermaterial aufweist und zumindest teilweise auf der ersten Schicht (11) angeordnet ist, – eine dritte Schicht (13), wobei die dritte Schicht (13) ein Halbleitermaterial aufweist und zumindest teilweise in dem Substrat (10) angeordnet ist.
  18. Lateraler HEMT nach Anspruch 17 dadurch gekennzeichnet, dass das Halbleitermaterial der dritten Schicht (13) einen zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyp aufweist und das Substrat (10) ein Halbleitermaterial des ersten Leitfähigkeitstyps aufweist.
  19. Lateraler HEMT nach Anspruch 17 dadurch gekennzeichnet, dass das Halbleitermaterial der dritten Schicht (13) den ersten Leitfähigkeitstyp aufweist und das Substrat (10) ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyps aufweist.
  20. Lateraler HEMT nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass der laterale HEMT eine erste Elektrode (14), eine zweite Elektrode (15) und eine Gateelektrode (16) aufweist.
  21. Lateraler HEMT nach Anspruch 20, dadurch gekennzeichnet, dass die erste Elektrode (14) sich vertikal von der zweiten Schicht (12) bis zu der dritten Schicht (13) erstreckt und die zweite Elektrode (15) sich vertikal von der zweiten Schicht (12) bis teilweise in das Substrat (10) erstreckt.
  22. Lateraler HEMT nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass die erste Schicht (11) GaN aufweist.
  23. Lateraler HEMT nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass die zweite Schicht (12) AlGaN aufweist.
  24. Lateraler HEMT nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass die dritte Schicht (13) Si aufweist.
  25. Lateraler HEMT nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, dass das Substrat (10) Si aufweist.
  26. Lateraler HEMT nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, dass das Substrat (10) SiC aufweist.
  27. Lateraler HEMT nach einem der Ansprüche 17 bis 26, dadurch gekennzeichnet, dass die zweite Schicht (12) undotiert ist.
  28. Lateraler HEMT nach einem der Ansprüche 17 bis 27, dadurch gekennzeichnet, dass der laterale HEMT eine Pufferschicht (17) aufweist, wobei die Pufferschicht (17) zwischen dem Substrat (10) und der ersten Schicht (11) angeordnet ist.
  29. Lateraler HEMT nach Anspruch 28, dadurch gekennzeichnet, dass die Pufferschicht (17) AlN, GaN oder AlGaN aufweist.
  30. Lateraler HEMT nach einem der Ansprüche 17 bis 29, dadurch gekennzeichnet, dass der laterale HEMT eine Passivierungsschicht (18) aufweist, wobei die Passivierungsschicht (18) zumindest teilweise auf der zweiten Schicht (12) angeordnet ist.
  31. Lateraler HEMT nach Anspruch 30, dadurch gekennzeichnet, dass der laterale HEMT eine Isolationsschicht (19) aufweist, wobei die Isolationsschicht (19) zumindest teilweise auf der Passivierungsschicht (18) angeordnet ist.
  32. Lateraler HEMT, aufweisend: – ein Substrat (10), wobei das Substrat (10) ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist, – ein erste Schicht (11), wobei die erste Schicht (11) ein Halbleitermaterial des ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat (10) angeordnet ist, – eine zweite Schicht (12), wobei die zweite Schicht (12) ein Halbleitermaterial aufweist und zumindest teilweise auf der ersten Schicht (11) angeordnet ist, – eine dritte Schicht (13), wobei die dritte Schicht (13) ein Halbleitermaterial des ersten Leitfähigkeitstyps aufweist und zumindest teilweise unterhalb der ersten Schicht (11) angeordnet ist, – eine vierte Schicht (20), wobei die vierte Schicht (20) ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähig keitstyps aufweist und zumindest teilweise unterhalb der dritten Schicht (13) angeordnet ist, – eine erste Elektrode (14), eine zweite Elektrode (15) und eine Gateelektrode (16), wobei die erste Elektrode (14) sich vertikal von der zweiten Schicht (12) bis zu der dritten Schicht (13) erstreckt und wobei die zweite Elektrode (15) sich vertikal von der zweiten Schicht (12) bis teilweise in das Substrat (10) erstreckt, und wobei eine erste Isolationsschicht (21) zwischen der zweiten Elektrode (15) und der dritten Schicht (13) und zwischen der zweiten Elektrode (15) und der vierten Schicht (20) angeordnet ist.
  33. Lateraler HEMT nach Anspruch 32, dadurch gekennzeichnet, dass die erste Schicht (11) GaN aufweist.
  34. Lateraler HEMT nach Anspruch 32 oder Anspruch 33, dadurch gekennzeichnet, dass die zweite Schicht (12) AlGaN aufweist.
  35. Lateraler HEMT nach einem der Ansprüche 32 bis 34, dadurch gekennzeichnet, dass die dritte Schicht (13) Si aufweist.
  36. Lateraler HEMT nach einem der Ansprüche 32 bis 35, dadurch gekennzeichnet, dass die vierte Schicht (20) Si aufweist.
  37. Lateraler HEMT nach einem der Ansprüche 32 bis 36, dadurch gekennzeichnet, dass das Substrat (10) Si aufweist.
  38. Lateraler HEMT nach einem der Ansprüche 32 bis 36, dadurch gekennzeichnet, dass das Substrat (10) SiC aufweist.
  39. Lateraler HEMT nach einem der Ansprüche 32 bis 38, dadurch gekennzeichnet, dass die zweite Schicht (12) undotiert ist.
  40. Lateraler HEMT nach einem der Ansprüche 32 bis 39, dadurch gekennzeichnet, dass der laterale HEMT eine Pufferschicht (17) aufweist, wobei die Pufferschicht (17) zwischen dem Substrat (10) und der ersten Schicht (11) angeordnet ist.
  41. Lateraler HEMT nach Anspruch 40, dadurch gekennzeichnet, dass die Pufferschicht (17) AlN, GaN oder AlGaN aufweist.
  42. Lateraler HEMT nach einem der Ansprüche 32 bis 41, dadurch gekennzeichnet, dass der laterale HEMT eine Passivierungsschicht (18) aufweist, wobei die Passivierungsschicht (18) zumindest teilweise auf der zweiten Schicht (12) angeordnet ist.
  43. Lateraler HEMT nach Anspruch 42, dadurch gekennzeichnet, dass der laterale HEMT eine weitere Isolationsschicht (19) aufweist, wobei die weitere Isolationsschicht (19) zumindest teilweise auf der Passivierungsschicht (18) angeordnet ist.
  44. Verfahren zur Herstellung eines lateralen HEMT, wobei das Verfahren folgende Schritte aufweist: – Bereitstellen eines Substrats (10), einer ersten Schicht (11), wobei die erste Schicht (11) ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat (10) angeordnet ist, einer zweiten Schicht (12), wobei die zweite Schicht (12) ein Halbleitermaterial aufweist und zumindest teilweise auf der ersten Schicht (11) angeordnet ist und einer Passivierungsschicht (18), wobei die Passivierungsschicht (18) zumindest teilweise auf der zweiten Schicht (12) angeordnet ist, – teilweises Entfernen der ersten Schicht (11), der zweiten Schicht (12) und der Passivierungsschicht (18), – Aufwachsen einer dritten Schicht (13) auf der ersten Schicht (11), wobei die dritte Schicht (13) ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyps aufweist, – Herstellen einer ersten Elektrode (14), einer zweiten Elektrode (15) und einer Gateelektrode (16), wobei die erste Elektrode (14) sich vertikal von der zweiten Schicht (12) bis zu der dritten Schicht (13) erstreckt und die zweite Elektrode (15) sich vertikal von der zweiten Schicht (12) bis teilweise in das Substrat (10) erstreckt.
  45. Verfahren nach Anspruch 44, wobei das teilweise Entfernen der ersten Schicht (11), der zweiten Schicht (12) und der Passivierungsschicht (18) mittels eines Ätzprozesses mit einer strukturierten Maske (24) erfolgt.
  46. Verfahren zur Herstellung eines lateralen HEMT, wobei das Verfahren folgende Schritte aufweist: – Bereitstellen eines Substrats (10) und einer ersten Schicht (11), wobei die erste Schicht (11) ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat (10) angeordnet ist, – Aufwachsen einer dritten Schicht (13) auf der ersten Schicht, wobei die dritte Schicht (13) ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyps aufweist, – teilweises Entfernen der ersten Schicht (11) und der dritten Schicht (13), – Aufwachsen einer vierten Schicht (11') und einer zweiten Schicht (12) auf der ersten Schicht (11), wobei die vierte Schicht (11') ein Halbleitermaterial des ersten Leitfähigkeitstyps aufweist und wobei die zweite Schicht (12) ein Halbleitermaterial aufweist, – Aufbringen einer Passivierungsschicht (18) zumindest teilweise auf der vierten Schicht (11'), – Herstellen einer ersten Elektrode (14), einer zweiten Elektrode (15) und einer Gateelektrode (16), wobei die erste Elektrode (14) sich vertikal von der zweiten Schicht (12) bis zu der dritten Schicht (13) erstreckt und die zweite Elektrode (15) sich vertikal von der zweiten Schicht (12) bis teilweise in das Substrat (10) erstreckt.
  47. Verfahren nach Anspruch 46, wobei das teilweise Entfernen der ersten Schicht (11) und der dritten Schicht (13) mittels eines Ätzprozesses mit einer strukturierten Maske (25) erfolgt.
  48. Verfahren zur Herstellung eines lateralen HEMT, wobei das Verfahren folgende Schritte aufweist: – Bereitstellen eines Substrats (10) und einer ersten Schicht (11), wobei die erste Schicht (11) ein Halbleitermaterial eines ersten Leitfähigkeitstyps aufweist und zumindest teilweise auf dem Substrat (10) angeordnet ist, – Aufbringen einer strukturierten Maske (23) auf der ersten Schicht (11), – Aufwachsen einer dritten Schicht (13) auf der ersten Schicht (11), wobei die dritte Schicht (13) ein Halbleitermaterial eines zweiten, zu dem ersten Leitfähigkeitstyp komplementären Leitfähigkeitstyps aufweist, – teilweises Entfernen der dritten Schicht (13), – Entfernen der Maske (23), – Aufwachsen einer vierten Schicht (11') und einer zweiten Schicht (12) auf der ersten Schicht (11), wobei die vierte Schicht (11') ein Halbleitermaterial des ersten Leitfähigkeitstyps aufweist und wobei die zweite Schicht (12) ein Halbleitermaterial aufweist, – Aufbringen einer Passivierungsschicht (18) zumindest teilweise auf der vierten Schicht (11'), – Herstellen einer ersten Elektrode (14), einer zweiten Elektrode (15) und einer Gateelektrode (16), wobei die erste Elektrode (14) sich vertikal von der zweiten Schicht (12) bis zu der dritten Schicht (13) erstreckt und die zweite Elektrode (15) sich vertikal von der zweiten Schicht (12) bis teilweise in das Substrat (10) erstreckt.
  49. Verfahren nach Anspruch 48, wobei das teilweise Entfernen der dritten Schicht (13) mittels eines CMP-Prozesses (chemical mechanical polishing) erfolgt.
  50. Verfahren nach einem der Ansprüche 44 bis 49, wobei eine Pufferschicht (17) zwischen dem Substrat (10) und der ersten Schicht (11) aufgebracht wird.
  51. Verfahren nach einem der Ansprüche 44 bis 50, wobei eine Isolationsschicht (19) zumindest teilweise auf der Passivierungsschicht (18) aufgebracht wird.
  52. Verfahren nach einem der Ansprüche 44 bis 51, wobei die zweite Schicht (12) undotiert ist.
DE102009018054.0A 2009-04-21 2009-04-21 Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT Active DE102009018054B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102009018054.0A DE102009018054B4 (de) 2009-04-21 2009-04-21 Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
JP2010097156A JP5475535B2 (ja) 2009-04-21 2010-04-20 横型ｈｅｍｔおよび横型ｈｅｍｔの製造方法
US12/764,669 US8314447B2 (en) 2009-04-21 2010-04-21 Semiconductor including lateral HEMT
US13/681,958 US8884335B2 (en) 2009-04-21 2012-11-20 Semiconductor including lateral HEMT
JP2013079756A JP5678119B2 (ja) 2009-04-21 2013-04-05 横型ｈｅｍｔ
JP2013079755A JP5766740B2 (ja) 2009-04-21 2013-04-05 横型ｈｅｍｔ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009018054.0A DE102009018054B4 (de) 2009-04-21 2009-04-21 Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT

Publications (2)

Publication Number Publication Date
DE102009018054A1 true DE102009018054A1 (de) 2010-11-11
DE102009018054B4 DE102009018054B4 (de) 2018-11-29

Family

ID=42932255

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009018054.0A Active DE102009018054B4 (de) 2009-04-21 2009-04-21 Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT

Country Status (3)

Country Link
US (2) US8314447B2 (de)
JP (3) JP5475535B2 (de)
DE (1) DE102009018054B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012207501A1 (de) 2012-05-07 2013-11-07 Forschungsverbund Berlin E.V. Halbleiterschichtenstruktur
US8853786B1 (en) 2013-07-02 2014-10-07 Infineon Technologies Ag Semiconductor device with switching and rectifier cells

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502273B2 (en) * 2010-10-20 2013-08-06 National Semiconductor Corporation Group III-nitride HEMT having a well region formed on the surface of substrate and contacted the buffer layer to increase breakdown voltage and the method for forming the same
US8513703B2 (en) * 2010-10-20 2013-08-20 National Semiconductor Corporation Group III-nitride HEMT with multi-layered substrate having a second layer of one conductivity type touching a top surface of a first layers of different conductivity type and a method for forming the same
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
CN103430242B (zh) * 2011-03-18 2018-09-07 住友精化株式会社 金属糊剂组合物
US9024356B2 (en) 2011-12-20 2015-05-05 Infineon Technologies Austria Ag Compound semiconductor device with buried field plate
US10002957B2 (en) 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
JP5696083B2 (ja) 2012-03-26 2015-04-08 株式会社東芝 窒化物半導体素子及びその製造方法
US9276097B2 (en) * 2012-03-30 2016-03-01 Infineon Technologies Austria Ag Gate overvoltage protection for compound semiconductor transistors
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
US9076763B2 (en) * 2012-08-13 2015-07-07 Infineon Technologies Austria Ag High breakdown voltage III-nitride device
US9269789B2 (en) * 2013-03-15 2016-02-23 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device and structure therefor
US9111750B2 (en) 2013-06-28 2015-08-18 General Electric Company Over-voltage protection of gallium nitride semiconductor devices
US9997507B2 (en) 2013-07-25 2018-06-12 General Electric Company Semiconductor assembly and method of manufacture
JP6143598B2 (ja) * 2013-08-01 2017-06-07 株式会社東芝 半導体装置
US9245991B2 (en) 2013-08-12 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
US9123791B2 (en) 2014-01-09 2015-09-01 Infineon Technologies Austria Ag Semiconductor device and method
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
WO2015163916A1 (en) * 2014-04-25 2015-10-29 Hrl Laboratories, Llc Fet transistor on a iii-v material structure with substrate transfer
US9728630B2 (en) 2014-09-05 2017-08-08 Infineon Technologies Austria Ag High-electron-mobility transistor having a buried field plate
US9356017B1 (en) 2015-02-05 2016-05-31 Infineon Technologies Austria Ag Switch circuit and semiconductor device
JPWO2017038139A1 (ja) * 2015-08-28 2018-04-12 シャープ株式会社 窒化物半導体装置
DE102015118440A1 (de) 2015-10-28 2017-05-04 Infineon Technologies Austria Ag Halbleiterbauelement
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US11152468B2 (en) * 2016-03-31 2021-10-19 Tohoku University Semiconductor device
EP3252824B1 (de) * 2016-05-30 2021-10-20 STMicroelectronics S.r.l. Hochfrequenz heterostruktur-leistungs-feldeffekttransistor
CN107958931A (zh) * 2016-10-17 2018-04-24 南京励盛半导体科技有限公司 一种氮化鎵基异质结耐击穿场效应晶体管结构
CN107958930A (zh) * 2016-10-17 2018-04-24 南京励盛半导体科技有限公司 一种氮化鎵基异质结场效应晶体管结构
JP6905395B2 (ja) * 2017-06-16 2021-07-21 株式会社東芝 半導体装置
JP7316757B2 (ja) * 2018-02-23 2023-07-28 ローム株式会社 半導体装置
US10541313B2 (en) 2018-03-06 2020-01-21 Infineon Technologies Austria Ag High Electron Mobility Transistor with dual thickness barrier layer
US10516023B2 (en) 2018-03-06 2019-12-24 Infineon Technologies Austria Ag High electron mobility transistor with deep charge carrier gas contact structure
CN109004028B (zh) * 2018-06-22 2021-06-22 杭州电子科技大学 一种具有源极相连P埋层和漏场板的GaN场效应晶体管
CN110137172B (zh) * 2019-05-15 2021-12-10 英诺赛科（珠海）科技有限公司 静电防护电路及电子装置
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
WO2023106087A1 (ja) * 2021-12-09 2023-06-15 国立研究開発法人産業技術総合研究所 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100549A (en) * 1998-08-12 2000-08-08 Motorola, Inc. High breakdown voltage resurf HFET
US20060071250A1 (en) * 2004-09-24 2006-04-06 Agere Systems Inc. III-V power field effect transistors
US7250641B2 (en) 2004-06-15 2007-07-31 Kabushiki Kaisha Toshiba Nitride semiconductor device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055996B2 (ja) 1979-12-05 1985-12-07 松下電器産業株式会社 電場発光半導体装置
JPH10270570A (ja) 1997-03-24 1998-10-09 Texas Instr Japan Ltd クランプ回路
JP3129298B2 (ja) * 1998-11-11 2001-01-29 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP2001077353A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 高電子移動度トランジスタ及び電力増幅器
JP4809515B2 (ja) * 2000-04-19 2011-11-09 Ｏｋｉセミコンダクタ株式会社 電界効果トランジスタおよびその製造方法
US6956239B2 (en) 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
JP4645034B2 (ja) * 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7279697B2 (en) * 2003-12-05 2007-10-09 International Rectifier Corporation Field effect transistor with enhanced insulator structure
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
JP4334395B2 (ja) * 2004-03-31 2009-09-30 株式会社東芝 半導体装置
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP4579116B2 (ja) * 2004-09-24 2010-11-10 インターナショナル レクティフィアー コーポレイション パワー半導体デバイス
JP4645313B2 (ja) 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
KR101045573B1 (ko) * 2005-07-06 2011-07-01 인터내쇼널 렉티파이어 코포레이션 Ⅲ족 질화물 인헨스먼트 모드 소자
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP4798610B2 (ja) 2006-01-13 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5048382B2 (ja) 2006-12-21 2012-10-17 株式会社豊田中央研究所 半導体装置とその製造方法
JP2008218846A (ja) * 2007-03-06 2008-09-18 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
US8525224B2 (en) * 2007-03-29 2013-09-03 International Rectifier Corporation III-nitride power semiconductor device
JP2008258419A (ja) 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2009004397A (ja) 2007-06-19 2009-01-08 Nec Electronics Corp 半導体装置の製造方法
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
JP2009164158A (ja) 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100549A (en) * 1998-08-12 2000-08-08 Motorola, Inc. High breakdown voltage resurf HFET
US7250641B2 (en) 2004-06-15 2007-07-31 Kabushiki Kaisha Toshiba Nitride semiconductor device
US20060071250A1 (en) * 2004-09-24 2006-04-06 Agere Systems Inc. III-V power field effect transistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Karmalkar, S. [u.a.]: RESURF AlGaN/GaN HEMT for High Voltage Power Switching. In: IEEE Electron Device Letters, Vol. 22, No. 8, Aug. 2001, S. 373-375 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012207501A1 (de) 2012-05-07 2013-11-07 Forschungsverbund Berlin E.V. Halbleiterschichtenstruktur
EP2662896A2 (de) 2012-05-07 2013-11-13 Forschungsverbund Berlin e.V. Halbleiterschichtenstruktur
EP2662896A3 (de) * 2012-05-07 2014-09-10 Forschungsverbund Berlin e.V. Halbleiterschichtenstruktur
US8853786B1 (en) 2013-07-02 2014-10-07 Infineon Technologies Ag Semiconductor device with switching and rectifier cells

Also Published As

Publication number Publication date
US8314447B2 (en) 2012-11-20
JP2013175754A (ja) 2013-09-05
JP5766740B2 (ja) 2015-08-19
US8884335B2 (en) 2014-11-11
DE102009018054B4 (de) 2018-11-29
JP5475535B2 (ja) 2014-04-16
JP5678119B2 (ja) 2015-02-25
US20100264462A1 (en) 2010-10-21
JP2013153209A (ja) 2013-08-08
JP2010267958A (ja) 2010-11-25
US20130075790A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102005048102B4 (de) Interdigitaler Gleichrichter mit mehrkanaliger Gruppe-III-Nitrit-Heterostruktur
DE112010001556B4 (de) Rückdiffusionsunterdrückende Strukturen
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
DE112006001751B4 (de) Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
EP2465142B1 (de) Halbleiterstruktur
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE112010004021T5 (de) Transistoren mit Halbleiterverbindungsschichten und Halbleiterkanalschichten unterschiedlichen Halbleitermaterials
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP3011598A1 (de) Transistor und verfahren zur herstellung eines transistors
DE102016125865A1 (de) Transistor mit hoher Elektronenmobilität mit Ladungsträgerinjektionsabschwächungs-Gate-Struktur
DE112006002487B4 (de) Herstellung von Gruppe-III-Nitrid-Halbleiter-Bauteilen
DE102019120731A1 (de) Elektronische Vorrichtung, einschliesslich eines Transistors und eines variablen Kondensators
DE102014116091A1 (de) Halbleiterbauelement
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102017119774A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102014102467B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019004646A1 (de) Schaltung und elektronsiche Vorrichtung einschließlich eines Verstärkungs-Modus-Transistors
DE112005000335T5 (de) Veritkaler und gemeinsamer Drain für komplementäre Nitridtransistoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative