JP2009099601A - 窒化物半導体素子 - Google Patents

Abstract

【課題】自己発熱による素子の温度上昇を抑制できる窒化物半導体素子を提供すること。
【解決手段】窒化物半導体素子は、基板１と、ｎ^＋型ＧａＮ層３、ｎ⁻型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６が順に積層されてなる窒化物半導体積層構造部２とを備えている。窒化物半導体積層構造部２には、トレンチ８が形成されている。トレンチ８の壁面９には、ゲート絶縁膜１０を介してゲート電極１１が形成されている。ｎ^＋型ＧａＮ層６には、ソース電極１７がオーミック接触している。また、基板１の他方表面には、ドレイン電極１８がオーミック接触している。ｎ⁻型ＧａＮ層４とｐ型ＧａＮ層５との間には、窒化物半導体積層構造部２の側面から露出する第１熱伝導体７が形成されている。窒化物半導体積層構造部２に形成された貫通孔１４には、第２熱伝導体１５が埋め込まれ、この第２熱伝導体１５は、ｐ型ＧａＮ層５、ｎ^＋型ＧａＮ層６と接触している
【選択図】図１

Description

この発明は、III族窒化物半導体を用いた窒化物半導体素子に関する。

従来、パワーアンプ回路、電源回路、モータ駆動回路などには、シリコン半導体を用いたパワーデバイスが用いられている。
しかし、シリコン半導体の理論限界から、シリコンデバイスの高耐圧化、低抵抗化および高速化は限界に達しつつあり、市場の要求に応えることが困難になりつつある。
そこで、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有する、窒化物半導体素子の開発が検討されている。

図６は、従来の窒化物半導体素子の構造を説明するための模式的な断面図である。
この窒化物半導体素子は、サファイア基板８１と、サファイア基板８１の側から順に積層された、アンドープＧａＮ層８２、ｎ型ＧａＮ層８３、ｐ型ＧａＮ層８４およびｎ型ＧａＮ層８５からなる、ｎｐｎ構造の積層構造部９３と、を備えている。積層構造部９３には、ｎ型ＧａＮ層８５の表面からｎ型ＧａＮ層８３の途中までドライエッチングされることにより、メサ形状のメサ積層部９２が形成されている。このメサ積層部９２の両側面は、積層構造部９３の積層界面に対して傾斜した傾斜面９１となっている。積層構造部９３の表面（傾斜面９１を含む）には、ＳｉＯ_２（酸化シリコン）からなるゲート絶縁膜８６が形成されている。ゲート絶縁膜８６には、ｎ型ＧａＮ層８５およびｎ型ＧａＮ層８３をそれぞれ部分的に露出させるコンタクト開口が形成されている。このコンタクト開口から露出したｎ型ＧａＮ層８５には、ｎ型ＧａＮ層８５にオーミック接触するようにソース電極８８が形成されている。一方、コンタクト開口から露出したｎ型ＧａＮ層８３には、ｎ型ＧａＮ層８３にオーミック接触するようにドレイン電極８９が形成されている。また、ゲート絶縁膜８６上における傾斜面９１との対向部分には、ゲート電極８７が形成されている。そして、ソース電極８８、ドレイン電極８９およびゲート電極８７は、隣接する各電極との間にポリイミドからなる層間絶縁膜９０が介在されることにより、互いに絶縁されている。

次に、この窒化物半導体素子の動作について説明する。たとえば、まず、ソース電極８８とドレイン電極８９との間（ソース−ドレイン間）に、ドレイン電極８９側が正となるバイアス（逆バイアス）が与えられる。これにより、ｎ型ＧａＮ層８３とｐ型ＧａＮ層８４との界面（ｐｎ接合部）には、逆方向電圧が与えられ、その結果、ｎ型ＧａＮ層８５とｎ型ＧａＮ層８３との間、すなわち、ソース−ドレイン間は、遮断状態（逆バイアス状態）となる。この状態から、ゲート電極８７に対して、ソース電極８８を基準電位として正となるゲート閾値電圧以上のバイアスが印加されると、ｐ型ＧａＮ層８４における傾斜面９１とゲート絶縁膜８６との界面近傍（チャネル領域８０）に電子が誘起されて、反転層（チャネル）が形成される。そして、この反転層を介して、ソース−ドレイン間が導通することにより、窒化物半導体素子の動作が実現される。
特開２００３−１６３３５４号公報

半導体素子が動作すると、たとえば、電流が流れるチャネル部分などから熱が放出される。このような素子の自己発熱は、素子の温度上昇やこの温度上昇によるチャネル移動度の低下の原因となる。そのため、上記の窒化物半導体素子では、自己発熱による熱を、アンドープＧａＮ層８２、ｎ型ＧａＮ層８３およびサファイア基板８１を介して外部（たとえば、配線基板など）に放散させている。

一方、素子の自己発熱による熱を、ｎ型ＧａＮ層８３などのＧａＮ層やサファイア基板８１などの基板を介して放散する方策に加えて、素子の自己発熱対策のさらなる向上が要求されている。
そこで、この発明の目的は、自己発熱による素子の温度上昇を抑制することができる窒化物半導体素子を提供することにある。

上記目的を達成するための請求項１記載の発明は、III族窒化物半導体からなる、ｎ型の第１層、この第１層に積層されたｐ型不純物を含む第２層およびこの第２層に積層されたｎ型の第３層を備え、前記第１、第２および第３層に跨る壁面を有する窒化物半導体積層構造部と、前記壁面に、前記第１、第２および第３層に跨って形成されたゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記第２層に対向するように形成されたゲート電極と、前記第３層に電気的に接続するように形成されたソース電極と、前記第１層に電気的に接続するように形成されたドレイン電極と、素子外表面から前記第１、第２および第３層の少なくとも１つの層に達するように前記窒化物半導体内に埋設され、前記III族窒化物半導体よりも熱伝導率の高い熱伝導体と、を含む、窒化物半導体素子である。

この構成によれば、III族窒化物半導体からなる、ｎ型の第１層、ｐ型不純物を含む第２層およびｎ型の第３層を積層することによって、ｎｐｎ構造の窒化物半導体積層構造部が形成されている。第１、第２および第３層に跨って形成された壁面には、ゲート絶縁膜が配置されている。このゲート絶縁膜を挟んで、第２層の壁面を形成する部分がチャネル領域を形成し、このチャネル領域にゲート電極が対向している。さらに、第３層に電気的に接続するようにソース電極が形成され、第１層に電気的に接続するようにドレイン電極が形成されている。ソース電極およびドレイン電極は、第３層および第１層にそれぞれ電気的に接続していればよく、これらの電極と半導体層との間に組成や不純物の異なる半導体層が２層以上積層されてあってもよい。

なお、III族窒化物半導体とは、III族元素と窒素とを化合させた半導体であり、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）と表すことができる。
次に、この窒化物半導体素子の動作について説明する。

ソース電極とドレイン電極との間には、ドレイン側が正となるバイアスが与えられる。これにより、第１層と第２層との界面のｐｎ接合部には逆方向電圧が与えられ、その結果、第３層と第１層との間、すなわち、ソース電極とドレイン電極との間（ソース−ドレイン間）は、遮断状態（逆バイアス状態）となる。この状態から、ゲート電極に対して、ソース電極を基準電位として正となるゲート閾値電圧以上のバイアスを印加すると、第２層においてゲート電極に対向する壁面付近の領域（チャネル領域）には、電子が誘起されて、反転層（チャネル）が形成される。そして、この反転層を介して、第１層と第３層との間が導通する。こうして、ソース−ドレイン間が導通することになる。すなわち、ゲート電極に所定のバイアスを与えたときにソース−ドレイン間が導通し、ゲート電極にバイアスを与えないときにはソース−ドレイン間が遮断状態となる。このようにして、ノーマリオフ動作が実現される。

請求項１記載の発明では、窒化物半導体素子の素子外表面から第１、第２および第３層の少なくとも１つの層に達するように、窒化物半導体積層構造部内に熱伝導体が埋設されている。そのため、たとえば、素子の動作時にチャネル領域などが発熱する素子の自己発熱が生じても、この熱伝導体を介して、第１、第２および／または第３層の熱を素子外部に放散（放熱）させることができる。さらに、この熱伝導体は、その熱伝導率が前記III族窒化物半導体の熱伝導率よりも高いので、III族窒化物半導体からなる第１、第２および第３層を介して放熱するよりも、効率よく放熱することができる。むろん、熱伝導体を介する放熱と並行して、第１、第２および第３層を介する放熱も行なわれる。したがって、この発明の窒化物半導体素子は、従来の窒化物半導体素子に比べて、素子の自己発熱による熱を効率よく放散することができるので、素子の温度上昇を一層抑制することができる。その結果、素子の温度上昇によるチャネル移動度の低下および素子の劣化などを抑制し、良好な電気特性と高い信頼性とを有する素子を実現することができる。なお、窒化物半導体素子は、前記熱伝導体が１つだけ設けられている構成でもよいし、複数設けられている構成でもよい。
また、前記熱伝導体は、請求項２に記載されているように、前記第３層を貫通して、前記第２層に達するように設けられていることが好ましく、請求項３に記載されているように、前記第１層を貫通して、前記第２層に達するように設けられていることも好ましい。

熱伝導体が、第２層に達するように設けられている構成により、熱伝導体をチャネル領域の近くに配置させることができる。そのため、自己発熱の主因である、チャネル領域で発生した熱を、効率よく放散させることができるので、素子の温度上昇をより一層抑制することができる。
また、前記熱伝導体は、請求項４に記載されているように、前記窒化物半導体積層構造部の積層方向に対して所定の角度を有する方向に延在していてもよい。たとえば、前記熱半導体が、前記窒化物半導体積層構造部の積層方向に対して所定の角度を有する方向に延在した第１の熱伝導体と、前記第３層（前記第１層）を貫通して、前記第２層に達するように設けられた第２の熱伝導体とを備える構成であれば、いずれか一方の熱伝導体が設けられる構成に比べて、より一層の放熱効果を得ることができる。なお、積層方向に対して所定の角度を有する方向としては、たとえば、積層方向に直交する方向などが挙げられる。

前記窒化物半導体積層構造部は、請求項５に記載されているように、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表わされる窒化物半導体基板、ＳｉＣ基板およびＳｉ基板からなる群より選択される１種の基板上に形成されていることが好ましい。
Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表わされる窒化物半導体基板、ＳｉＣ基板およびＳｉ基板は、サファイア基板よりも熱伝導率が高い。そのため、窒化物半導体積層構造部が上記基板上に形成されている構成により、窒化物半導体積層構造部および基板を介しても、効率よく放熱することができる。なお、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表わされる窒化物半導体基板としては、たとえば、ＧａＮ基板、ＡｌＮ基板などが挙げられる。

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る窒化物半導体素子の構造を説明するための模式的な断面図である。この窒化物半導体素子は、基板１と、基板１の一方表面（上面）に形成された窒化物半導体積層構造部２とを備えている。
基板１としては、たとえば、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表わされる窒化物半導体基板（たとえば、ＧａＮ基板、ＡｌＮ基板など）、ＳｉＣ基板およびＳｉ基板など、熱伝導性の良好な導電性基板を適用することが好ましい。

窒化物半導体積層構造部２は、ｎ^＋型ＧａＮ層３と、ｎ^＋型ＧａＮ層３上に積層されたｎ⁻型ＧａＮ層４と、ｎ⁻型ＧａＮ層４上に積層されたｐ型ＧａＮ層５（第２層）と、ｐ型ＧａＮ層５上に積層されたｎ^＋型ＧａＮ層６（第３層）とを備えている。ｎ^＋型ＧａＮ層３およびｎ^＋型ＧａＮ層６は、ｎ⁻型ＧａＮ層４よりもｎ型不純物濃度が高く、その濃度は、たとえば、３×１０^１８ｃｍ^−３である。一方、ｎ⁻型ＧａＮ層４のｎ型不純物濃度は、たとえば、５×１０^１６ｃｍ^−３である。

窒化物半導体積層構造部２の積層界面に沿う横方向（以下、この方向を「幅方向」という。）中間付近には、ｎ^＋型ＧａＮ層６からｐ型ＧａＮ層５を貫通してｎ⁻型ＧａＮ層４の途中部に至る深さのトレンチ８が形成されている。この実施形態では、トレンチ８は、断面略Ｖ字形に形成されており、幅方向に一定の間隔を空けて複数形成され、それぞれ図１の紙面と直交する方向（トレンチ８の長手方向）に延びている。また、トレンチ８の傾斜した側面は、ｎ⁻型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６に跨がる壁面９を形成している。この壁面９の全域を覆い、さらに、ｎ^＋型ＧａＮ層６の上面には、ゲート絶縁膜１０が形成されている。

ｎ^＋型ＧａＮ層３、ｎ⁻型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６は、基板１の上に、たとえば、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）によってエピタキシャル成長されている。
たとえば、主面がｃ面（０００１）の基板１を用いると、この基板１の上にエピタキシャル成長によって成長させられるｎ^＋型ＧａＮ層３、ｎ⁻型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６は、やはりｃ面（０００１）を主面として積層されることになる。また、窒化物半導体積層構造部２の壁面９の面方位は、たとえば、ｃ面（０００１）に対して１５°〜９０°の範囲で傾斜した面（ｃ面以外の面）である。より具体的には、たとえば、ｍ面（１０-１０）またはａ面（１１-２０）などの非極性面や、（１０-１３）、（１０-１１）、（１１-２２）などのセミポーラ面となる。

ゲート絶縁膜１０は、たとえば、窒化物または酸化物で構成することができる。より具体的には、ゲート絶縁膜１０をＳｉＮ（窒化シリコン）またはＳｉＯ_２（酸化シリコン）で構成すれば、ｐ型ＧａＮ層５との界面の電荷を低減することができ、チャネル領域１２（後述）におけるキャリア移動度を向上することができる。すなわち、チャネル抵抗を低減することができる。ゲート絶縁膜１０上には、ゲート電極１１が形成されている。

ゲート電極１１は、ゲート絶縁膜１０を介して壁面９、すなわちｎ⁻型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６に対向しており、さらに、ｎ^＋型ＧａＮ層６の上面においてトレンチ８の縁部付近にまで延びて形成されている。また、ゲート電極１１は、たとえば、Ｎｉと、このＮｉ上に積層されたＡｕとからなるＮｉ／Ａｕ合金、Ｐｄ／Ａｕ合金、Ｐｄ／Ｔｉ／Ａｕ合金およびＰｄ／Ｐｔ／Ａｕ合金、Ｐｔ、Ａｌ、ポリシリコンなどの導電性材料で構成することができる。

ｐ型ＧａＮ層５において壁面９付近の領域は、ゲート電極１１に対向したチャネル領域１２である。このチャネル領域１２には、ゲート電極１１に適切なバイアスが与えられることにより、ｎ⁻型ＧａＮ層４とｎ^＋型ＧａＮ層６との間を電気的に導通させる反転チャネルが形成される。
窒化物半導体積層構造部２において、ｎ⁻型ＧａＮ層４とｐ型ＧａＮ層５との間には、トレンチ８の長手方向に沿うストライプ状の第１熱伝導体７が部分的に形成されている。第１熱伝導体７は、III族窒化物半導体よりも熱伝導率の高い材料、たとえば、ＡｌＮ（窒化アルミニウム）などを用いて形成することができ、この実施形態では、ＡｌＮを用いて形成されている。第１熱伝導体７は、トレンチ８の両側において、窒化物半導体積層構造部２の側面（素子外表面）から露出するように、たとえば、窒化物半導体積層構造部２の積層方向に直交する方向に延在しており、ｎ⁻型ＧａＮ層４およびｐ型ＧａＮ層５に接触している。

ゲート絶縁膜１０には、トレンチ８の両側において、ｎ^＋型ＧａＮ層６の上面を露出させる一対のコンタクト開口１６が形成されている。コンタクト開口１６から露出するｎ^＋型ＧａＮ層６上には、ソース電極１７が形成されている。
ソース電極１７は、ｎ^＋型ＧａＮ層６に対してオーミック接触（電気的に接続）しており、たとえば、Ｔｉと、このＴｉ上に積層されたＡｌからなるＴｉ／Ａｌ合金などの金属を用いて構成することができる。ソース電極１７を、Ａｌを含む金属で構成しておくことにより、ソース電極１７をｎ^＋型ＧａＮ層６に対して良好にオーミック接触させることができる。ソース電極１７は、その他、ＭｏもしくはＭｏ化合物（たとえば、モリブデンシリサイド）、ＴｉもしくはＴｉ化合物（たとえば、チタンシリサイド）、またはＷもしくはＷ化合物（たとえば、タングステンシリサイド）で構成してもよい。

窒化物半導体積層構造部２には、貫通孔１４が形成されている。この実施形態では、ソース電極１７よりも幅方向外側に、一対の貫通孔１４が形成されている。貫通孔１４は、窒化物半導体積層構造部２の積層方向に第１熱伝導体７と対向するｎ^＋型ＧａＮ層６の上面（素子外表面）から、ｎ^＋型ＧａＮ層６およびｐ型ＧａＮ層５を貫通し、第１熱伝導体７の上面に至る深さにまで形成されている。なお、貫通孔１４は、トレンチ８の長手方向に沿って、複数個が整列して形成されていてもよいし、トレンチ８の長手方向に沿うストライプ状に形成されていてもよい。この貫通孔１４には、第２熱伝導体１５が埋め込まれている。

第２熱伝導体１５は、その側面においてｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６と接触しており、その下面において第１熱伝導体７と接触している。また、第２熱伝導体１５は、III族窒化物半導体よりも熱伝導率の高い材料、たとえば、ＡｌＮ（窒化アルミニウム）などを用いて形成することができ、この実施形態では、ＡｌＮを用いて形成されている。そして、第２熱伝導体１５は、ゲート絶縁膜１０に形成された開口２７から露出しており、たとえば、開口２７から露出した部分（第２熱伝導体１５の上面）において、窒化物半導体素子に取り付けられたヒートシンクなどの放熱機構に接続される。これによって、第１熱伝導体７および第２熱伝導体１５に伝えられる熱を、ヒートシンクを介して外部に放散させることができる。

基板１の他方表面（下面）には、ドレイン電極１８が接触形成されている。ドレイン電極１８は、基板１に対してオーミック接触（電気的に接続）しており、たとえば、ソース電極１７と同種の金属、すなわち、Ｔｉ／Ａｌ合金などの金属を用いて構成することができる。ドレイン電極１８は、その他、ＭｏもしくはＭｏ化合物（たとえば、モリブデンシリサイド）、ＴｉもしくはＴｉ化合物（たとえば、チタンシリサイド）、またはＷもしくはＷ化合物（たとえば、タングステンシリサイド）で構成してもよい。

次に、上記の窒化物半導体素子の動作について説明する。
ソース電極１７とドレイン電極１８との間には、ドレイン電極１８側が正となるバイアスが与えられる。これにより、ｎ⁻型ＧａＮ層４とｐ型ＧａＮ層５との界面のｐｎ接合には逆方向電圧が与えられ、その結果、ｎ^＋型ＧａＮ層６とｎ^＋型ＧａＮ層３との間、すなわち、ソース電極１７とドレイン電極１８との間（ソース−ドレイン間）は、遮断状態（逆バイアス状態）となる。この状態から、ゲート電極１１に対して、ソース電極１７を基準電位として正となるゲート閾値電圧以上のバイアスを印加すると、チャネル領域１２におけるゲート絶縁膜１０との界面近傍には、電子が誘起されて、反転層（チャネル）が形成される。そして、この反転層を介して、ｎ^＋型ＧａＮ層３とｎ^＋型ＧａＮ層６との間が導通する。こうして、ソース−ドレイン間が導通することになる。すなわち、ゲート電極１１に所定のバイアスを与えたときにソース−ドレイン間が導通し、ゲート電極１１にバイアスを与えないときにはソース−ドレイン間が遮断状態となる。このようにして、ノーマリオフ動作が実現される。

図２Ａ〜２Ｉは、図１の窒化物半導体素子の第１の製造方法を工程順に示す模式的な断面図である。
この窒化物半導体素子の製造に際しては、まず、図２Ａに示すように、基板１が用意され、この基板１の上に、たとえば、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）により、ｎ^＋型ＧａＮ層３およびｎ⁻型ＧａＮ層４が形成される。なお、ｎ^＋型ＧａＮ層３を成長させるときのｎ型不純物としては、たとえば、Ｓｉを用いればよい。

次いで、公知のフォトリソグラフィ技術により、第１熱伝導体７を形成すべき領域に開口部を有するフォトレジスト（図示せず）を介して、ＡｌＮが、たとえば、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）スパッタ法によりスパッタされる。こうして、図２Ｂに示すように、ｎ⁻型ＧａＮ層４上に、ｎ⁻型ＧａＮ層４の上面を部分的に露出させる第１熱伝導体７が形成される。

続いて、第１熱伝導体７から露出するｎ⁻型ＧａＮ層４の上面から、たとえば、ＭＯＣＶＤ法により、ｐ型のＧａＮが成長させられる。より具体的には、ｐ型のＧａＮは、まず、縦方向に成長しやすい条件（成長温度およびチャンバ内圧力など）で成長させられ、その後、横方向に成長しやすい条件（成長温度およびチャンバ内圧力など）で成長させられる。ｐ型のＧａＮが、このような条件で成長させられることにより、図２Ｃに示すように、ｎ⁻型ＧａＮ層４上において、第１熱伝導体７を被覆するｐ型ＧａＮ層５が形成される。なお、ｐ型ＧａＮ層５を成長させるときのｐ型不純物としては、たとえば、ＭｇまたはＣを用いればよい。

ｐ型ＧａＮ層５が形成された後には、図２Ｄに示すように、たとえば、ＭＯＣＶＤ法により、ｎ^＋型ＧａＮ層６が形成される。なお、ｎ^＋型ＧａＮ層６を成長させるときのｎ型不純物としては、たとえば、Ｓｉを用いればよい。こうして、基板１の一方表面（上面）に、ｎ^＋型ＧａＮ層３、ｎ⁻型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６からなる窒化物半導体積層構造部２が形成される。

窒化物半導体積層構造部２が形成された後には、公知のフォトリソグラフィ技術により、貫通孔１４を形成すべき領域に開口部を有するフォトレジスト（図示せず）を介して、ｎ^＋型ＧａＮ層６およびｐ型ＧａＮ層５がドライエッチングされる。これにより、図２Ｅに示すように、ｎ^＋型ＧａＮ層６およびｐ型ＧａＮ層５を貫通する貫通孔１４が形成されて、第１熱伝導体７の上面が部分的に露出する。

続いて、公知のフォトリソグラフィ技術により、貫通孔１４の開口形状に対応する開口部を有するフォトレジスト（図示せず）を介して、第２熱伝導体１５の材料として用いられる熱伝導材料（この実施形態では、ＡｌＮ）が、たとえば、ＥＣＲスパッタ法により、堆積される。その後は、フォトレジストが除去されることにより、熱伝導材料の不要部分（第２熱伝導体１５以外の部分）がフォトレジストとともにリフトオフされる。これらの工程により、図２Ｆに示すように、貫通孔１４内に第２熱伝導体１５が埋設される。

次いで、図２Ｇに示すように、窒化物半導体積層構造部２の幅方向中間部付近に、断面略Ｖ字形のトレンチ８が、窒化物半導体積層構造部２の長手方向に沿ってストライプ状に形成される。トレンチ８の形成は、塩素系ガスを用いたドライエッチング（異方性エッチング）によって行なうことができる。なお、ドライエッチングの後、必要に応じて、ドライエッチングによってダメージを受けたトレンチ８の壁面９を改善するためのウェットエッチング処理を行なってもよい。ウェットエッチングには、ＨＦ（フッ酸）やＨＣｌ（塩酸）などを用いることが好ましい。これにより、Ｓｉ系の酸化物やＧａの酸化物などが除去され、壁面９を均すことができるので、ダメージの少ない壁面９を得ることができる。壁面９のダメージを低減しておくことにより、チャネル領域１２（図１参照）の結晶状態を良好に保つことができ、また、壁面９とゲート絶縁膜１０との界面を良好な界面とすることができるので、界面準位を低減することができる。これにより、チャネル抵抗を低減することができるとともに、リーク電流を抑制することができる。なお、ウェットエッチング処理に代えて、低ダメージのドライエッチング処理を適用することもできる。

次に、図２Ｈに示すように、断面略Ｖ字形のトレンチ８の壁面９を覆うとともに、ｎ^＋型ＧａＮ層６の上面を覆うゲート絶縁膜１０が形成される。ゲート絶縁膜１０の形成には、ＥＣＲスパッタ法を適用することが好ましい。
その後、公知のフォトリソグラフィ技術により、コンタクト開口１６を形成すべき領域に開口部を有するフォトレジスト（図示せず）を介して、ゲート絶縁膜１０がストライプ状にドライエッチングされる。これにより、コンタクト開口１６が形成されて、ｎ^＋型ＧａＮ層６が部分的に露出する。次いで、公知のフォトリソグラフィ技術により、ソース電極１７を形成すべき領域に開口部を有するフォトレジスト（図示せず）を介して、ソース電極１７の材料として用いられるメタル（たとえば、ＴｉおよびＡｌ）が、スパッタ法により、Ｔｉ／Ａｌの順にスパッタされる。その後は、フォトレジストが除去されることにより、メタルの不要部分（ソース電極１７以外の部分）がフォトレジストとともにリフトオフされる。これらの工程により、図２Ｉに示すように、ソース電極１７が形成される。ソース電極１７が形成された後には、熱アロイ（アニール処理）が行なわれることにより、ソース電極１７とｎ^＋型ＧａＮ層６とが電気的に接続される。

その後は、たとえば、ソース電極１７の形成方法と同様の方法により、図２Ｉに示すように、ゲート絶縁膜１０を挟んで壁面９およびｎ^＋型ＧａＮ層６の上面においてトレンチ８の縁部に対向する、ゲート電極１１が形成される。
また、たとえば、ソース電極１７の形成方法と同様の方法により、図２Ｉに示すように、基板１の他方表面（下面）に、ドレイン電極１８が形成される。

そして、コンタクト開口１６の形成方法と同様の方法により、図２Ｉに示すように、ゲート絶縁膜１０における第２熱伝導体１５の上方に位置する部分がドライエッチングされる。これにより、ゲート絶縁膜１０に開口２７が形成され、第２熱伝導体１５の上面は、開口２７から露出する。こうして、図１に示す窒化物半導体素子を得ることができる。
以上のように、この窒化物半導体素子では、ＡｌＮからなる第１熱伝導体７が、窒化物半導体積層構造部２の側面から露出するように、トレンチ８の長手方向に沿ってストライプ状に延在しており、ｎ⁻型ＧａＮ層４およびｐ型ＧａＮ層５に接触している。また、ＡｌＮからなる第２熱伝導体１５が、貫通孔１４に埋設されており、その側面においてｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６に接触している。そのため、たとえば、窒化物半導体素子の動作時にチャネル領域１２などから自己発熱が生じ、ｐ型ＧａＮ層５、およびこのｐ型ＧａＮ層５に接触しているｎ⁻型ＧａＮ層４およびｎ^＋型ＧａＮ層６が加熱されても、第１熱伝導体７および第２熱伝導体１５を介して、ｎ⁻型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６の熱を素子外部に放散（放熱）させることができる。

さらに、第１熱伝導体７および第２熱伝導体１５は、それぞれＡｌＮからなり、ＡｌＮは、その熱伝導率がIII族窒化物半導体の熱伝導率よりも高い。そのため、III族窒化物半導体からなるｎ⁻型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６を介して放熱するよりも、効率よく放熱することができる。むろん、第１熱伝導体７および第２熱伝導体１５を介しての放熱と並行して、ｎ⁻型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６を介しての放熱も行なわれる。したがって、この実施形態における窒化物半導体素子は、従来の窒化物半導体素子（たとえば、図６に示す素子）に比べて、素子の自己発熱による熱を効率よく放散することができるので、素子の温度上昇を一層抑制することができる。その結果、温度上昇によるチャネル移動度の低下および素子の劣化などを抑制し、良好な電気特性と高い信頼性とを有する素子を実現することができる。

とりわけ、この実施形態では、第１熱伝導体７および第２熱伝導体１５が、ともにｐ型ＧａＮ層５に接触するように窒化物半導体積層構造部２内に埋設されているので、第１熱伝導体７および第２熱伝導体１５をチャネル領域１２の近くに配置させることができる。そのため、自己発熱の主因である、チャネル領域１２で発生した熱を、効率よく放散させることができるので、素子の温度上昇をより一層抑制することができる。また、第１熱伝導体７および第２熱伝導体１５というように、複数の放熱体が設けられているので、より一層の放熱効果を得ることができる。

さらに、基板１として、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表わされる窒化物半導体基板、ＳｉＣ基板およびＳｉ基板など、熱伝導性の良好な導電性基板を適用すれば、基板１を介しても、効率よく放熱することができる。
図３は、この発明の第２の実施形態に係る窒化物半導体素子の構造を説明するための模式的な断面図である。図３において、図１に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。

この実施形態では、窒化物半導体積層構造部２において、ｎ^＋型ＧａＮ層３とｎ⁻型ＧａＮ層４との間には、トレンチ８の長手方向に沿うストライプ状の第３熱伝導体１３が部分的に形成されている。第３熱伝導体１３は、III族窒化物半導体よりも熱伝導率の高い材料、たとえば、ＡｌＮ（窒化アルミニウム）などを用いて形成することができ、この実施形態では、ＡｌＮを用いて形成されている。第３熱伝導体１３は、トレンチ８の両側下方において、窒化物半導体積層構造部２の側面（素子外表面）から露出するように、たとえば、窒化物半導体積層構造部２の積層方向に直交する方向に延在しており、ｎ^＋型ＧａＮ層３およびｎ⁻型ＧａＮ層４に接触している。

また、基板１および窒化物半導体積層構造部２において、ドレイン電極１８よりも幅方向外側に、一対の貫通孔１９が形成されている。貫通孔１９は、窒化物半導体積層構造部２の積層方向に第３熱伝導体１３と対向する基板１の下面（素子外表面）から、基板１およびｎ^＋型ＧａＮ層３を貫通し、第３熱伝導体１３の下面に至る深さにまで形成されている。なお、貫通孔１９は、トレンチ８の長手方向に沿って、複数個が整列して形成されていてもよいし、トレンチ８の長手方向に沿うストライプ状に形成されていてもよい。この貫通孔１９には、第４熱伝導体２０が埋め込まれている。

第４熱伝導体２０は、その側面においてｎ^＋型ＧａＮ層３および基板１と接触しており、その上面において第３熱伝導体１３と接触している。また、第４熱伝導体２０は、III族窒化物半導体よりも熱伝導率の高い材料、たとえば、ＡｌＮ（窒化アルミニウム）などを用いて形成することができ、この実施形態では、ＡｌＮを用いて形成されている。そして、第４熱伝導体２０は、たとえば、基板１の下面から露出した部分（第４熱伝導体２０の下面）において、窒化物半導体素子に取り付けられたヒートシンクなどの放熱機構に接続される。これによって、第３熱伝導体１３および第４熱伝導体２０に伝えられる熱を、ヒートシンクを介して外部に放散させることができるとともに、基板１部分において発生した熱も効率よく放散させることができる。その他の構成は、前述の第１の実施形態の場合と同様であり、動作もまた、同様である。
図４は、この発明の第３の実施形態に係る窒化物半導体素子の構造を説明するための模式的な断面図である。図４において、図１に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。

この実施形態では、基板１および窒化物半導体積層構造部２において、ドレイン電極１８よりも幅方向外側に、１つの貫通孔２１が形成されている。貫通孔２１は、窒化物半導体積層構造部２の積層方向にソース電極１７と対向する基板１の下面（素子外表面）から、基板１、ｎ^＋型ＧａＮ層３、ｎ⁻型ＧａＮ層４を貫通し、ｐ型ＧａＮ層５の層厚中間部に至る深さにまで形成されている。なお、貫通孔２１は、トレンチ８の長手方向に沿って、複数個が整列して形成されていてもよいし、トレンチ８の長手方向に沿うストライプ状に形成されていてもよい。この貫通孔２１には、第５熱伝導体２２が埋め込まれている。

第５熱伝導体２２は、その側面においてｐ型ＧａＮ層５、ｎ⁻型ＧａＮ層４、ｎ^＋型ＧａＮ層３および基板１と接触しており、その上面においてｐ型ＧａＮ層５と接触している。また、第５熱伝導体２２は、III族窒化物半導体よりも熱伝導率の高い材料、たとえば、ＡｌＮ（窒化アルミニウム）などを用いて形成することができ、この実施形態では、ＡｌＮを用いて形成されている。そして、第５熱伝導体２２は、たとえば、基板１の下面から露出した部分（第５熱伝導体２２の下面）において、窒化物半導体素子に取り付けられたヒートシンクなどの放熱機構に接続される。これによって、第５熱伝導体２２に伝えられる熱を、ヒートシンクを介して外部に放散させることができるとともに、基板１部分において発生した熱も効率よく放散させることができる。その他の構成は、前述の第１の実施形態の場合と同様であり、動作もまた、同様である。
図５は、この発明の第４の実施形態に係る窒化物半導体素子の構造を説明するための模式的な断面図である。図５において、図１に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。

この実施形態では、ゲート絶縁膜１０および窒化物半導体積層構造部２において、ソース電極１７よりも幅方向外側に、１つの貫通孔２３が形成されている。貫通孔２３は、ｎ^＋型ＧａＮ層６の上面（素子外表面）から、ｎ^＋型ＧａＮ層６を貫通し、ｐ型ＧａＮ層５の層厚中間部に至る深さにまで形成されている。なお、貫通孔２３は、トレンチ８の長手方向に沿って、複数個が整列して形成されていてもよいし、トレンチ８の長手方向に沿うストライプ状に形成されていてもよい。この貫通孔２３には、第６熱伝導体２４が埋め込まれている。
第６熱伝導体２４は、その側面においてｐ型ＧａＮ層５、ｎ^＋型ＧａＮ層６およびゲート絶縁膜１０と接触しており、その下面においてｐ型ＧａＮ層５と接触している。また、第６熱伝導体２４は、III族窒化物半導体よりも熱伝導率の高い材料、たとえば、ＡｌＮ（窒化アルミニウム）などを用いて形成することができ、この実施形態では、ＡｌＮを用いて形成されている。そして、第６熱伝導体２４は、ゲート絶縁膜１０に形成された開口２８から露出しており、たとえば、開口２８から露出した部分（第６熱伝導体２４の上面）において、窒化物半導体素子に取り付けられたヒートシンクなどの放熱機構に接続される。これによって、第６熱伝導体２４に伝えられる熱を、ヒートシンクを介して外部に放散させることができる。その他の構成は、前述の第１の実施形態の場合と同様であり、動作もまた、同様である。

以上、この発明の複数の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。
たとえば、窒化物半導体素子の放熱を行うための熱伝導体は、窒化物半導体素子の素子外表面からｎ^＋型ＧａＮ層３、ｎ⁻型ＧａＮ層４、ｐ型ＧａＮ層５およびｎ^＋型ＧａＮ層６の少なくとも１つの層に達するトレンチを形成し、このトレンチに埋設される構成でもよい。また、熱伝導体は、窒化物半導体素子におけるｎ^＋型ＧａＮ層６側および基板１側の両方に形成される構成、たとえば、窒化物半導体素子に第１熱伝導体７、第２熱伝導体１５、第３熱伝導体１３および第４熱伝導体２０の全てが形成される構成でもよい。

たとえば、前述の実施形態では、窒化物半導体積層構造部２に断面略Ｖ字形のトレンチ８が形成される例について説明したが、トレンチ８の形状は、逆台形、Ｕ形、矩形、台形等の他の形状であってもよい。
また、前述の実施形態では、壁面９は、基板１に対して傾斜した平面であるとしたが、傾斜している必要はなく、また、平面である必要もない。すなわち、壁面９は、基板１に垂直な平面であってもよいし、湾曲面であってもよい。

さらに、前述の実施形態では、第１熱伝導体７および第３熱伝導体１３は、窒化物半導体積層構造部２の積層方向に直交する方向に延在しているとしたが、これら熱伝導体は、窒化物半導体積層構造部２の側面（素子外表面）から露出していればよく、窒化物半導体積層構造部２の積層方向に直交する方向に延在していなくてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

この発明の第１の実施形態に係る窒化物半導体素子の構造を説明するための模式的な断面図である。 図１の窒化物半導体素子の製造方法を説明するための模式的な断面図である。 図２Ａの次の工程を示す模式的な断面図である。 図２Ｂの次の工程を示す模式的な断面図である。 図２Ｃの次の工程を示す模式的な断面図である。 図２Ｄの次の工程を示す模式的な断面図である。 図２Ｅの次の工程を示す模式的な断面図である。 図２Ｆの次の工程を示す模式的な断面図である。 図２Ｇの次の工程を示す模式的な断面図である。 図２Ｈの次の工程を示す模式的な断面図である。 この発明の第２の実施形態に係る窒化物半導体素子の構造を説明するための模式的な断面図である。 この発明の第３の実施形態に係る窒化物半導体素子の構造を説明するための模式的な断面図である。 この発明の第４の実施形態に係る窒化物半導体素子の構造を説明するための模式的な断面図である。 従来の窒化物半導体素子の構造を説明するための模式的な断面図である。

符号の説明

１ 基板
２ 窒化物半導体積層構造部
３ ｎ^＋型ＧａＮ層
４ ｎ⁻型ＧａＮ層
５ ｐ型ＧａＮ層
６ ｎ^＋型ＧａＮ層
７ 第１熱伝導体
８ トレンチ
９ 壁面
１０ ゲート絶縁膜
１１ ゲート電極
１３ 第３熱伝導体
１４ 貫通孔
１５ 第２熱伝導体
１７ ソース電極
１８ ドレイン電極
１９ 貫通孔
２０ 第４熱伝導体
２１ 貫通孔
２２ 第５熱伝導体
２３ 貫通孔
２４ 第６熱伝導体
２７ 開口
２８ 開口

Claims (5)

1. III族窒化物半導体からなる、ｎ型の第１層、この第１層に積層されたｐ型不純物を含む第２層およびこの第２層に積層されたｎ型の第３層を備え、前記第１、第２および第３層に跨る壁面を有する窒化物半導体積層構造部と、
   前記壁面に、前記第１、第２および第３層に跨って形成されたゲート絶縁膜と、
   前記ゲート絶縁膜を挟んで前記第２層に対向するように形成されたゲート電極と、
   前記第３層に電気的に接続するように形成されたソース電極と、
   前記第１層に電気的に接続するように形成されたドレイン電極と、
   素子外表面から前記第１、第２および第３層の少なくとも１つの層に達するように前記窒化物半導体内に埋設され、前記III族窒化物半導体よりも熱伝導率の高い熱伝導体と、を含む、窒化物半導体素子。
2. 前記熱伝導体が、前記第３層を貫通して、前記第２層に達するように設けられた熱伝導体を含む、請求項１に記載の窒化物半導体素子。
3. 前記熱伝導体が、前記第１層を貫通して、前記第２層に達するように設けられた熱伝導体を含む、請求項１または２に記載の窒化物半導体素子。
4. 前記熱伝導体が、前記窒化物半導体積層構造部の積層方向に対して所定の角度を有する方向に延在した熱伝導体を含む、請求項１〜３のいずれか一項に記載の窒化物半導体素子。
5. 前記窒化物半導体積層構造部が、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表わされる窒化物半導体基板、ＳｉＣ基板およびＳｉ基板からなる群より選択される１種の基板上に形成されている、請求項１〜４のいずれか一項に記載の窒化物半導体素子。

Images