JP2018133444A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2018133444A
JP2018133444A JP2017026148A JP2017026148A JP2018133444A JP 2018133444 A JP2018133444 A JP 2018133444A JP 2017026148 A JP2017026148 A JP 2017026148A JP 2017026148 A JP2017026148 A JP 2017026148A JP 2018133444 A JP2018133444 A JP 2018133444A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
electrode
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017026148A
Other languages
English (en)
Other versions
JP6626021B2 (ja
Inventor
敦 渡部
Atsushi Watabe
敦 渡部
上田　博之
Hiroyuki Ueda
博之 上田
朋彦 森
Tomohiko Mori
朋彦 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2017026148A priority Critical patent/JP6626021B2/ja
Priority to US15/855,261 priority patent/US10326012B2/en
Priority to CN201810123384.4A priority patent/CN108470767A/zh
Publication of JP2018133444A publication Critical patent/JP2018133444A/ja
Application granted granted Critical
Publication of JP6626021B2 publication Critical patent/JP6626021B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 ＧａＮを含む半導体基板の放熱性を向上する。
【解決手段】 半導体装置は、窒化物半導体を有する半導体基板と、半導体基板上にそれぞれ設けられたソース電極及びドレイン電極と、半導体基板上にゲート絶縁膜を介して設けられたゲート電極とを備える。半導体基板は、ＧａＮで構成された第１部分と、ＡｌｘＧａ（１−Ｘ）Ｎ（０＜ｘ≦１）で構成された第２部分とを有する。第１部分は、ソース電極に接触しているｎ型のソース領域、ドレイン電極に接触しているｎ型のドレイン領域、ソース領域とドレイン領域との間に介在するとともにソース電極に接触しているｐ型のボディ領域、及び、ボディ領域とドレイン領域との間に介在するとともにキャリア濃度がドレイン領域よりも低いｎ型のドリフト領域を有する。第２部分は、ソース電極、ボディ領域及びドリフト領域のそれぞれに接触しているバリア領域を有する。
【選択図】図２

Description

本明細書で開示する技術は、窒化物半導体装置に関する。
特許文献１に、ＧａＮ（窒化ガリウム）の半導体基板を有する半導体装置が開示されている。この半導体基板には、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の素子構造が形成されている。詳しくは、半導体基板のなかに、ソース電極に接触しているｎ型のソース領域、ドレイン電極に接触しているｎ型のドレイン領域、ソース領域とドレイン領域との間に介在するとともにソース電極に接触しているｐ型のボディ領域、及び、ボディ領域とドレイン領域との間に介在するとともにキャリア濃度がドレイン領域よりも低いｎ型のドリフト領域とが設けられている。そして、ソース領域とドリフト領域との間に位置するボディ領域に、ゲート電極がゲート絶縁膜を介して対向しており、ゲート電極とソース電極との間に駆動電圧が印加されたときに、ソース領域とドリフト領域との間を伸びるｎ型のチャネルが形成されるように構成されている。
特開２００７−５９６３６号公報
ＧａＮやＳｉＣ（炭化シリコン）は、Ｓｉ（シリコン）よりも広いワイドバンドギャップを有する半導体材料である。このような半導体材料は、ワイドバンドギャップ半導体と称され、Ｓｉに代わる半導体材料として、半導体装置への適用が進められている。しかしながら、ＧａＮとＳｉＣとを比較すると、ＧａＮはＳｉＣよりも熱伝導率が低い。そのことから、ＧａＮを用いた半導体装置では、通電によって半導体基板（即ち、ＧａＮ）が発熱したときに、半導体基板を十分に放熱させること難しく、その結果、半導体基板を過熱させてしまうおそれがある。半導体基板の過熱を防止するためには、半導体基板に流れる電流を制限することが考えられるが、このような対策では、ＧａＮの利点（例えば、ドリフト領域のサイズダウンによる低損失化）を十分に活かすことができない。
上記の事項を考慮し、本明細書では、ＧａＮを含む半導体基板の放熱性を向上し得る技術が提供される。
本技術により、半導体装置が開示される。この半導体装置は、窒化物半導体を有する半導体基板と、半導体基板上にそれぞれ設けられたソース電極及びドレイン電極と、半導体基板上にゲート絶縁膜を介して設けられたゲート電極とを備える。半導体基板は、ＧａＮで構成された第１部分と、ＡｌｘＧａ（１−Ｘ）Ｎ（０＜ｘ≦１）で構成された第２部分とを有する。第１部分は、ソース電極に接触しているｎ型のソース領域、ドレイン電極に接触しているｎ型のドレイン領域、ソース領域とドレイン領域との間に介在するとともにソース電極に接触しているｐ型のボディ領域、及び、ボディ領域とドレイン領域との間に介在するとともにキャリア濃度がドレイン領域よりも低いｎ型のドリフト領域を有する。第２部分は、ソース電極、ボディ領域及びドリフト領域のそれぞれに接触しているバリア領域を有する。
半導体基板では、通電に伴う発熱が主にドリフト領域で生じる。ドリフト領域はＧａＮで構成されているので、ドリフト領域の熱は外部へ放出され難い。この点に関して、上記した構造では、ＡｌｘＧａ（１−Ｘ）Ｎで構成されたバリア領域が、ドリフト領域とソース電極との両者に接触している。ＡｌｘＧａ（１−Ｘ）Ｎは、ＧａＮよりも高い熱伝導率を有する。例えば、ＧａＮの熱伝導率が１．３０Ｗ／（ｃｍ・Ｋ）であるのに対して、ＡｌＮ（即ち、ｘ＝１）の熱伝導率は２．８５Ｗ／（ｃｍ・Ｋ）である。従って、ドリフト領域で発生した熱が、バリア領域を通ってソース電極へ速やかに伝達され、それにより、半導体基板の過熱が防止又は抑制される。
加えて、上記した構造によると、ＡｌｘＧａ（１−Ｘ）Ｎで構成されたバリア領域と、ｐ型のＧａＮで構成されたボディ領域との間の界面に、二次元ホールガスが生じている。これにより、例えばドリフト領域に高電界が印加され、ドリフト領域内で衝突電離が生じたときに、衝突電離によって生成されたホールが、二次元ホールガスを通じてソース電極へ速やかに排出される。これにより、衝突電離の雪崩的な増大が抑制され、半導体装置のアバランシェ耐量が向上される。
さらに、上記した構造によると、ＡｌｘＧａ（１−Ｘ）Ｎで構成されたバリア領域と、ｎ型のＧａＮで構成されたドリフト領域との間の界面に、二次元電子ガスが生じている。二次元電子ガスでは電子の移動度が高いことから、ソース電極からドリフト領域を経てドレイン電極へ電子が流れるときに、ドリフト領域で生じるエネルギ損失が低減される。従って、半導体装置のオン抵抗が低減されるととともに、ドリフト領域における発熱量も低減される。
実施例の半導体装置１０の構造を模式的に示す。 バリア領域３０によるドリフト領域２８からの放熱を模式的に示す。 二次元ホールガス２ＤＨＧによるドリフト領域２８からのホールの排出を模式的に示す。
本技術の一実施形態において、半導体装置の第２部分（即ち、バリア領域）を構成するＡｌｘＧａ（１−Ｘ）Ｎは、ＡｌＮ（窒化アルミニウム）であってもよい。即ち、Ｘ＝１であってもよい。ＡｌｘＧａ（１−Ｘ）Ｎでは、Ａｌ（アルミニウム）の含有率が高くなるほど、その熱伝導率も高くなる。従って、バリア領域による放熱性を高めるためには、バリア領域におけるＡｌの含有率を高くするとよく、特にＡｌＮは十分な放熱性を実現し得る高い熱伝導率を有する。
本技術の一実施形態において、半導体基板は、ソース領域、ボディ領域及びドリフト領域がそれぞれ露出する第１の表面を有してもよい。そして、ゲート電極は、第１の表面上でソース領域とドリフト領域との間を広がるボディ領域に、ゲート絶縁膜を介して対向してもよい。これにより、半導体装置はプレーナ型のゲート構造を有することができる。他の実施形態として、半導体装置は、例えばトレンチ型のゲート構造といった、他のゲート構造を有してもよい。
上記した実施形態において、半導体基板は、第１の表面の反対側に位置するとともにドレイン領域が露出する第２の表面をさらに有してもよい。そして、ソース電極が第１の表面上に設けられてもよく、ドレイン電極が第２の表面上に設けられてもよい。これにより、半導体装置は縦型のＭＯＳＦＥＴ構造を有することができる。他の実施形態として、半導体装置は、ソース電極とドレイン電極との両者が半導体基板の同じ側に位置することで、横型のＭＯＳＦＥＴ構造を有してもよい。
図面を参照して、実施例の半導体装置１０について説明する。半導体装置１０は、窒化物半導体を用いた窒化物半導体装置である。半導体装置１０は、パワー半導体装置の一種であり、例えば車両を駆動するモータへの電力供給回路において、インバータやコンバータに採用することができる。なお、本実施例で説明する技術要素は、本実施例の半導体装置１０に限定されず、他の様々な半導体装置にも適用することができる。
図１は、半導体装置１０の単位構造を有する。半導体装置１０には、図１における左右方向に沿って、図１に示す単位構造が繰り返し形成されている。図１に示すように、半導体装置１０は、半導体基板１２と、半導体基板１２上にそれぞれ設けられたソース電極１４及びドレイン電極１６と、半導体基板１２上にゲート絶縁膜２０を介して設けられたゲート電極１８とを備える。
半導体基板１２は、いわゆる窒化物半導体基板であり、後述するように、その少なくとも一部に窒化物半導体を有する。半導体基板１２は、上面１２ａと、上面１２ａの反対側に位置する下面１２ｂとを有する。上面１２ａは、本開示における第１の表面の一例であり、下面１２ｂは、本開示における第２の表面の一例である。一例ではあるが、上面１２ａは、メサ部１２ｍと、メサ部１２ｍの両側に位置するトレンチ部１２ｔとを有することができる。メサ部１２ｍは、トレンチ部１２ｔに対して突出している。言い換えると、トレンチ部１２ｔは、メサ部１２ｍに対して陥没しており、隣接する二つのメサ部１２ｍの間に位置する。
ソース電極１４は、半導体基板１２の上面１２ａ上に位置している。一例ではあるが、ソース電極１４は、トレンチ部１２ｔ内に設けられているとともに、その両端がメサ部１２ｍ上に位置している。一方、ドレイン電極１６は、半導体基板１２の下面１２ｂ上に位置している。即ち、本実施例の半導体装置１０は、ソース電極１４とドレイン電極１６とが半導体基板１２の両側に分配された縦型の半導体装置である。他の実施形態として、半導体装置１０は、ソース電極１４とドレイン電極１６とが半導体基板１２の同じ側に配置された横型の半導体装置であってもよい。ソース電極１４及びドレイン電極１６は、それぞれ導電性材料で形成されている。ソース電極１４及びドレイン電極１６の材料は、特に限定されないが、例えばアルミニウム又はアルミニウム合金といった金属材料であってよい。また、ソース電極１４とドレイン電極１６のそれぞれは、単一の材料で形成されてもよいし、異なる材料による積層構造を有してもよい。ソース電極１４及びドレイン電極１６は、例えばスパッタリングによって形成することができる。
ゲート電極１８及びゲート絶縁膜２０は、半導体基板１２の上面１２ａ上に位置しており、ゲート電極１８は、ゲート絶縁膜２０を介して半導体基板１２の上面１２ａに対向している。一例ではあるが、ゲート電極１８及びゲート絶縁膜２０は、メサ部１２ｍ上に設けられており、ゲート電極１８が、ゲート絶縁膜２０を介してメサ部１２ｍに対向している。ゲート電極１８は、導電性材料で形成されており、ゲート絶縁膜２０は、絶縁性材料で形成されている。特に限定されないが、ゲート電極１８の材料は多結晶シリコンであってよく、ゲート絶縁膜２０は酸化シリコンであってよい。ゲート電極１８及びゲート絶縁膜２０は、例えばＣＶＤ（Chemical Vapor Deposition）によって形成することができる。このように、本実施例の半導体装置１０は、プレーナ型のゲート構造を有する。しかしながら、他の実施形態として、半導体装置１０は、トレンチ型のゲート構造を有してもよい。
半導体基板１２は、ＧａＮ（窒化ガリウム）で構成された第１部分２２、２４、２６、２８と、ＡｌＮ（窒化アルミニウム）で構成された第２部分３０とを有する。なお、第２部分３０は、後述するように、ＡｌＮに限定されず、ＡｌｘＧａ（１−Ｘ）Ｎ（０＜ｘ≦１）で構成されてもよい。第１部分２２、２４、２６、２８は、ｎ型のソース領域２２、ｎ型のドレイン領域２４、ｐ型のボディ領域２６及びｎ型のドリフト領域２８を有する。ここでいうｎ型の領域とは、ｎ型不純物がドープされた領域であって、多数キャリアが電子である半導体領域を意味する。また、ｐ型の領域とは、ｐ型不純物がドープされた領域であって、多数キャリアがホールである半導体領域を意味する。
ソース領域２２は、半導体基板１２の上面１２ａに露出しており、ソース電極１４に接触している。ソース領域２２の不純物濃度は十分に高く、ソース電極１４はソース領域２２に対してオーミック接触している。一例ではあるが、ソース領域２２は、メサ部１２ｍの角部に位置しており、ソース電極１４はソース領域２２に対して二方向から接触している。即ち、トレンチコンタクト構造が構成されている。ドレイン領域２４は、半導体基板１２の下面１２ｂに露出しており、ドレイン電極１６に接触している。ドレイン領域２４の不純物濃度は十分に高く、ドレイン電極１６はドレイン領域２４に対してオーミック接触している。
ボディ領域２６は、ソース領域２２とドリフト領域２８との間に介在しており、ドリフト領域２８は、ボディ領域２６とドレイン領域２４との間に介在している。言い換えると、ボディ領域２６は、ソース領域２２とドリフト領域２８とを互いに隔てており、ソース領域２２とドリフト領域２８とのそれぞれに接している。ドリフト領域２８は、ボディ領域２６とドレイン領域２４とを互いに隔てており、ボディ領域２６とドレイン領域２４とのそれぞれに接している。ボディ領域２６及びドリフト領域２８は、ソース領域２２とともに、半導体基板１２の上面１２ａに露出している。そして、ゲート電極１８は、半導体基板１２の上面１２ａにおいてソース領域２２とドリフト領域２８との間に広がるボディ領域２６に、ゲート絶縁膜２０を介して対向している。また、ボディ領域２６は、半導体基板１２の上面１２ａのトレンチ部１２ｔにおいて、ソース電極１４とも接触している。
以上の構成により、ゲート電極１８とソース電極１４との間に駆動電圧が印加されると、ソース領域２２とドリフト領域２８との間を伸びるｎ型のチャネルＣが、ボディ領域２６内に形成される。その結果、ソース電極１４とドレイン電極１６との間が電気的に導通する。即ち、半導体基板１２の第１部分２２、２４、２６、２８は、ゲート電極１８及びゲート絶縁膜２０と共に、ＭＯＳＦＥＴを形成している。そして、ゲート電極１８とソース電極１４との間に駆動電圧が印加されたときに、当該ＭＯＳＦＥＴはターンオンされる。加えて、隣り合う二つのボディ領域２６と、それらの間に位置するドリフト領域２８の一部２８ａは、ＪＦＥＴ（Junction Gate Field-Effect Transistor）構造を形成しており、半導体装置１０の耐圧性を向上させる。即ち、半導体装置１０のＭＯＳＦＥＴがターンオンされ、ボディ領域２６とドリフト領域２８との間のｐｎ接合面へ逆バイアス電圧が印加されたときに、二つのボディ領域２６の間に位置するドリフト領域２８の一部２８ａが、速やかに空乏化されるように構成されている。
半導体基板１２の第１部分２２、２４、２６、２８には、ボディ領域２６、ドリフト領域２８及びドレイン領域２４によって、ソース電極１４とドレイン電極１６との間にｐｎ接合型のダイオードが形成されている。このダイオードは、ソース電極１４からドレイン電極１６へ流れる電流を許容し、ドレイン電極１６からソース電極１４へ流れる電流を禁止する。ダイオードは、前述したＭＯＳＦＥＴに対して並列に接続されており、フリーホイールダイオードとして機能することができる。
本実施例の半導体装置１０は、主にＧａＮを用いて構成されている。ＧａＮは、ＳｉＣとともに、Ｓｉよりも広いワイドバンドギャップを有する半導体材料として知られている。このような半導体材料は、ワイドバンドギャップ半導体と称され、Ｓｉに対して多くの優れた特徴を有する。しかしながら、ＧａＮとＳｉＣとを比較すると、ＧａＮはＳｉＣよりも熱伝導率が低い。そのことから、ＧａＮを用いた従来の半導体装置では、通電によって半導体基板（即ち、ＧａＮ）が発熱したときに、半導体基板を十分に放熱させること難しく、その結果、半導体基板を過熱させてしまうおそれがある。半導体基板の過熱を防止するためには、半導体基板に流れる電流を制限することが考えられるが、このような対策では、ＧａＮの利点（例えば、ドリフト領域のサイズダウンによる低損失化）を十分に活かすことができない。
上記の点に関して、本実施例の半導体装置１０では、半導体基板１２が、ＧａＮで構成された第１部分２２、２４、２６、２８だけでなく、ＡｌＮで構成された第２部分３０をさらに有する。第２部分３０の一部又は全部は、下記するバリア領域３０を構成している。バリア領域３０は、ソース電極１４、ボディ領域２６及びドリフト領域２８のそれぞれに接触している。バリア領域３０を構成するＡｌＮは、不純物がドープされていないアンドープのＡｌＮであり、半導体装置１０において十分な電気絶縁性を有している。
半導体基板１２では、通電に伴う発熱が主にドリフト領域２８で生じる。従って、半導体基板１２の過熱を防止又は抑制するためには、ドリフト領域２８で生じた熱を半導体基板１２の外部へ速やかに放出させる必要がある。この点に関して、バリア領域３０が、ソース電極１４とドリフト領域２８との両者に接触することで、ソース電極１４とドリフト領域２８とがバリア領域３０を介して熱的に接続される。バリア領域３０を構成するＡｌＮは、ソース領域２２やボディ領域２６を構成するＧａＮよりも、高い熱伝導率を有する。例えば、ＧａＮの熱伝導率が１．３０Ｗ／（ｃｍ・Ｋ）であるのに対して、ＡｌＮ（即ち、ｘ＝１）の熱伝導率は２．８５Ｗ／（ｃｍ・Ｋ）である。従って、図２に示すように、ドリフト領域２８で生じた熱は、バリア領域３０を通じてソース電極１４へ速やかに伝搬して、半導体基板１２の外部へ放出される。ここで、図２中の複数の矢印Ｔは、参考として、熱の流れを模式的に示す。
第２部分３０（即ち、バリア領域３０）の材料は、ＡｌＮに限定されず、ＡｌｘＧａ（１−Ｘ）Ｎ（０＜ｘ≦１）であってもよい。ＡｌｘＧａ（１−Ｘ）Ｎは、ＧａＮよりも高い熱伝導率を有することから、上述したＡｌＮと同じように、ドリフト領域２８からソース電極１４への放熱を促進することができる。ＡｌｘＧａ（１−Ｘ）Ｎは、Ａｌの含有率が高くなるほど、その熱伝導率も高くなる。従って、バリア領域３０による放熱性を高めるためには、バリア領域３０におけるＡｌの含有率を高くするとよく、ＡｌＮ（即ち、ｘ＝１）がより好ましい。加えて、ＡｌｘＧａ（１−Ｘ）Ｎ（０＜ｘ≦１）は、Ａｌの含有率が高くなるほど、そのバンドギャップが大きくなる。従って、バリア領域３０におけるＡｌの含有率を高くすることで、バリア領域３０の絶縁性も高めることができる。
ＡｌｘＧａ（１−Ｘ）Ｎは、ＧａＮと同じ結晶構造を有する。従って、ＡｌｘＧａ（１−Ｘ）Ｎで構成された第２部分３０は、ＧａＮで構成された第１部分２２、２４、２６、２８と共に、同一の半導体基板１２内に形成しやすい。一例ではあるが、第２部分３０（即ち、バリア領域３０）は、ＧａＮで構成されたドリフト領域２８上に、エピタキシャル成長によって形成することができる。また、第２部分３０（即ち、バリア領域３０）上に、ＧａＮで構成されたボディ領域２６をエピタキシャル成長によって形成することができる。なお、ソース領域２２及びドリフト領域２８についても、特に限定されないが、エピタキシャル成長とエッチングによって形成することができる。
加えて、図３に示すように、本実施例の半導体装置１０では、ＡｌＮで構成されたバリア領域３０と、ｐ型のＧａＮで構成されたボディ領域２６との間の界面３０ａに、二次元ホールガス２ＤＨＧが生じている。バリア領域３０とボディ領域２６との間の界面３０ａは、ドリフト領域２８からソース電極１４まで連続的に伸びている。ドリフト領域２８に高電界が印加されると、ドリフト領域２８内で衝突電離が発生して、ホールや自由電子が生成される。生成されたホールや自由電子は、次の衝突電離を引き起こす要因となり、仮に衝突電離が雪崩的に増大していくと、半導体装置１０はアバランシェ降伏の状態に至る。しかしながら、本実施例の半導体装置１０では、ドリフト領域２８内で衝突電離が生じたときに、衝突電離によって生成されたホールが、二次元ホールガス２ＤＨＧを通じてソース電極１４へ速やかに排出される。これにより、衝突電離の雪崩的な増大が抑制されるので、半導体装置１０のアバランシェ耐量が向上される。図３中の複数の矢印Ｈは、参考として、ホールの流れ模式的に示す。
上述した二次元ホールガス２ＤＨＧは、ＡｌＮに限られず、バリア領域３０がＡｌｘＧａ（１−Ｘ）Ｎ（０＜ｘ≦１）で構成されていれば、同じように生じる。即ち、バリア領域３０がＡｌｘＧａ（１−Ｘ）Ｎ（０＜ｘ≦１）で構成されていれば、半導体装置１０のアバランシェ耐量が向上される。
さらに、図３に示すように、本実施例の半導体装置１０では、ＡｌＮで構成されたバリア領域３０と、ｎ型のＧａＮで構成されたドリフト領域２８との間の界面３０ｂに、二次元電子ガス２ＤＥＧが生じている。二次元電子ガス２ＤＥＧでは、少なくともドリフト領域２８と比較して、電子の移動度が高い。そのことから、半導体装置１０のＭＯＳＦＥＴがターンオンされ、ソース電極１４からドリフト領域２８を経てドレイン電極１６へ電子が流れるときに、ドリフト領域２８で生じるエネルギ損失が低減される。従って、半導体装置１０のオン抵抗が低減されるとともに、半導体基板１２における発熱量も低減される。
上述した二次元電子ガス２ＤＥＧは、ＡｌＮに限られず、バリア領域３０がＡｌｘＧａ（１−Ｘ）Ｎ（０＜ｘ≦１）で構成されていれば、同じように生じる。即ち、バリア領域３０がＡｌｘＧａ（１−Ｘ）Ｎ（０＜ｘ≦１）で構成されていれば、半導体装置１０のオン抵抗が低減されるとともに、半導体基板１２における発熱量も低減される。
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
１２ａ：半導体基板の上面
１２ｂ：半導体基板の下面
１２ｍ：メサ部
１２ｔ：トレンチ部
１４：ソース電極
１６：ドレイン電極
１８：ゲート電極
２０：ゲート絶縁膜
２２：ソース領域
２４：ドレイン領域
２６：ボディ領域
２８：ドリフト領域
２２，２４，２６，２８：第１部分
３０：バリア領域
３０：第２部分
Ｃ：チャネル
２ＤＥＧ：二次元電子ガス
２ＤＨＧ：二次元ホールガス

Claims (4)

  1. 窒化物半導体を含む半導体基板と、
    前記半導体基板上にそれぞれ設けられたソース電極及びドレイン電極と、
    前記半導体基板上にゲート絶縁膜を介して設けられたゲート電極と、を備え、
    前記半導体基板は、ＧａＮで構成された第１部分と、ＡｌｘＧａ（１−Ｘ）Ｎ（０＜ｘ≦１）で構成された第２部分とを有し、
    前記第１部分は、前記ソース電極に接触しているｎ型のソース領域、前記ドレイン電極に接触しているｎ型のドレイン領域、前記ソース領域と前記ドレイン領域との間に介在するとともに前記ソース電極に接触しているｐ型のボディ領域、及び、前記ボディ領域と前記ドレイン領域との間に介在するとともに、キャリア濃度が前記ドレイン領域よりも低いｎ型のドリフト領域を有し、
    前記第２部分は、前記ソース電極、前記ボディ領域及び前記ドリフト領域のそれぞれに接触しているバリア領域を有する、
    半導体装置。
  2. 前記ＡｌｘＧａ（１−Ｘ）Ｎは、ＡｌＮである、請求項１に記載の半導体装置。
  3. 前記半導体基板は、前記ソース領域、前記ボディ領域及び前記ドリフト領域がそれぞれ露出する第１の表面を有し、
    前記ゲート電極は、前記第１の表面上で前記ソース領域と前記ドリフト領域との間を広がる前記ボディ領域に、前記ゲート絶縁膜を介して対向している、請求項１又は２に記載の半導体装置。
  4. 前記半導体基板は、前記第１の表面の反対側に位置するとともに前記ドレイン領域が露出する第２の表面をさらに有し、
    前記ソース電極は前記第１の表面上に設けられており、前記ドレイン電極は前記第２の表面上に設けられている、請求項３に記載の半導体装置。
JP2017026148A 2017-02-15 2017-02-15 窒化物半導体装置 Active JP6626021B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017026148A JP6626021B2 (ja) 2017-02-15 2017-02-15 窒化物半導体装置
US15/855,261 US10326012B2 (en) 2017-02-15 2017-12-27 Nitride semiconductor device
CN201810123384.4A CN108470767A (zh) 2017-02-15 2018-02-07 氮化物半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017026148A JP6626021B2 (ja) 2017-02-15 2017-02-15 窒化物半導体装置

Publications (2)

Publication Number Publication Date
JP2018133444A true JP2018133444A (ja) 2018-08-23
JP6626021B2 JP6626021B2 (ja) 2019-12-25

Family

ID=63105886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017026148A Active JP6626021B2 (ja) 2017-02-15 2017-02-15 窒化物半導体装置

Country Status (3)

Country Link
US (1) US10326012B2 (ja)
JP (1) JP6626021B2 (ja)
CN (1) CN108470767A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040960A (ja) * 2017-08-23 2019-03-14 トヨタ自動車株式会社 窒化物半導体装置
JP2021114507A (ja) * 2020-01-16 2021-08-05 株式会社デンソー 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7150269B2 (ja) * 2018-05-09 2022-10-11 学校法人法政大学 窒化ガリウム積層基板および半導体装置
CN111129139B (zh) * 2018-11-01 2021-03-30 西安电子科技大学 一种基于悬浮场板的自对准栅氮化镓增强型垂直功率器件
CN109671768B (zh) * 2018-12-25 2021-08-17 电子科技大学 一种低结温高耐压的GaN异质结场效应晶体管
US11139394B2 (en) * 2019-08-30 2021-10-05 Semiconductor Components Industries, Llc Silicon carbide field-effect transistors
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998037584A1 (en) * 1997-02-20 1998-08-27 The Board Of Trustees Of The University Of Illinois Solid state power-control device using group iii nitrides
JP2001230410A (ja) * 2000-02-18 2001-08-24 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタとその製造方法
JP2009099601A (ja) * 2007-10-12 2009-05-07 Rohm Co Ltd 窒化物半導体素子
JP2012054324A (ja) * 2010-08-31 2012-03-15 Advanced Power Device Research Association 窒化物系半導体装置
JP2014017291A (ja) * 2012-07-06 2014-01-30 Sumitomo Electric Ind Ltd 縦型半導体装置およびその製造方法
JP2015126080A (ja) * 2013-12-26 2015-07-06 株式会社豊田中央研究所 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006093309A1 (en) * 2005-03-03 2006-09-08 Fuji Electric Holdings Co., Ltd. Semiconductor device and the method of manufacturing the same
JP2007059636A (ja) 2005-08-25 2007-03-08 Renesas Technology Corp Ｄｍｏｓｆｅｔおよびプレーナ型ｍｏｓｆｅｔ
JP2008053448A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
US7964913B2 (en) * 2007-01-09 2011-06-21 Maxpower Semiconductor, Inc. Power MOS transistor incorporating fixed charges that balance the charge in the drift region
US9882049B2 (en) * 2014-10-06 2018-01-30 Alpha And Omega Semiconductor Incorporated Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP5506938B2 (ja) * 2010-08-24 2014-05-28 三菱電機株式会社 エピタキシャルウエハ及び半導体装置
JP2014146738A (ja) * 2013-01-30 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5902116B2 (ja) * 2013-03-25 2016-04-13 株式会社東芝 半導体装置
US9349856B2 (en) * 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
US9673314B2 (en) * 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998037584A1 (en) * 1997-02-20 1998-08-27 The Board Of Trustees Of The University Of Illinois Solid state power-control device using group iii nitrides
JP2001230410A (ja) * 2000-02-18 2001-08-24 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタとその製造方法
JP2009099601A (ja) * 2007-10-12 2009-05-07 Rohm Co Ltd 窒化物半導体素子
JP2012054324A (ja) * 2010-08-31 2012-03-15 Advanced Power Device Research Association 窒化物系半導体装置
JP2014017291A (ja) * 2012-07-06 2014-01-30 Sumitomo Electric Ind Ltd 縦型半導体装置およびその製造方法
JP2015126080A (ja) * 2013-12-26 2015-07-06 株式会社豊田中央研究所 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040960A (ja) * 2017-08-23 2019-03-14 トヨタ自動車株式会社 窒化物半導体装置
JP2021114507A (ja) * 2020-01-16 2021-08-05 株式会社デンソー 半導体装置
JP7380236B2 (ja) 2020-01-16 2023-11-15 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP6626021B2 (ja) 2019-12-25
CN108470767A (zh) 2018-08-31
US10326012B2 (en) 2019-06-18
US20180233591A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
JP6626021B2 (ja) 窒化物半導体装置
JP5758132B2 (ja) 半導体素子
JP5526136B2 (ja) 窒化物半導体装置
JP5591776B2 (ja) 窒化物半導体装置およびそれを用いた回路
JP5678866B2 (ja) 半導体装置およびその製造方法
JP5530682B2 (ja) 窒化物半導体装置
JP4041075B2 (ja) 半導体装置
JP4695622B2 (ja) 半導体装置
JP4705481B2 (ja) 窒化物半導体装置
US20070200143A1 (en) Nitride semiconductor device
JP5645304B2 (ja) ダイオード
JP2008034411A (ja) 窒化物半導体素子
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
JP2007180143A (ja) 窒化物半導体素子
JP2010135640A (ja) 電界効果トランジスタ
WO2016147541A1 (ja) 窒化物半導体装置
WO2015177910A1 (ja) 半導体装置
JP2019102554A (ja) 半導体装置
KR102387574B1 (ko) 전력 반도체 소자
JP2006165387A (ja) 双方向型電界効果トランジスタおよびマトリクスコンバータ
JP5545653B2 (ja) 窒化物系半導体装置
WO2012114393A1 (ja) 窒化物半導体装置
JP6651801B2 (ja) 半導体装置および半導体装置の製造方法
JP2023110952A (ja) 半導体装置
WO2020006848A1 (zh) 集成肖特基二极管的u型源槽vdmosfet器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191128

R151 Written notification of patent or utility model registration

Ref document number: 6626021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151