JP2023102946A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2023102946A
JP2023102946A JP2022003712A JP2022003712A JP2023102946A JP 2023102946 A JP2023102946 A JP 2023102946A JP 2022003712 A JP2022003712 A JP 2022003712A JP 2022003712 A JP2022003712 A JP 2022003712A JP 2023102946 A JP2023102946 A JP 2023102946A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
type
semiconductor
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022003712A
Other languages
English (en)
Inventor
真吾 林
Shingo Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022003712A priority Critical patent/JP2023102946A/ja
Priority to US18/072,285 priority patent/US20230223470A1/en
Publication of JP2023102946A publication Critical patent/JP2023102946A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＴＨＢ試験の目標値を達成でき、信頼性が高い炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板上に、主電流が流れる活性領域と、活性領域の周囲を囲む終端領域と、を備える。終端領域に、第２導電型の第１半導体領域１９と、第１半導体領域１９の外側に設けられた、第１半導体領域１９より低不純物濃度の領域内に、第１半導体領域１９と同じ不純物濃度の複数の第２導電型の第１小領域を含む第２導電型の第２半導体領域２８と、第２半導体領域２８の外側に設けられた、第１半導体領域１９より低不純物濃度の第２導電型の第３半導体領域２０と、第３半導体領域２０の外側に設けられた、第３半導体領域２０と同じ不純物濃度の複数の第２導電型の第２小領域を含む第２導電型の第４半導体領域２９と、を備える。第１半導体領域１９の幅は、第３半導体領域２０の幅よりも狭い。【選択図】図４

Description

この発明は、炭化珪素半導体装置に関する。
従来、高電圧や大電流を制御するパワー半導体装置の構成材料として、シリコン（Ｓｉ）が用いられている。パワー半導体装置は、バイポーラトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ)、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）など複数種類あり、これらは用途に合わせて使い分けられている。
例えば、バイポーラトランジスタやＩＧＢＴは、ＭＯＳＦＥＴに比べて電流密度は高く大電流化が可能であるが、高速にスイッチングさせることができない。具体的には、バイポーラトランジスタは数ｋＨｚ程度のスイッチング周波数での使用が限界であり、ＩＧＢＴは数十ｋＨｚ程度のスイッチング周波数での使用が限界である。一方、パワーＭＯＳＦＥＴは、バイポーラトランジスタやＩＧＢＴに比べて電流密度が低く大電流化が難しいが、数ＭＨｚ程度までの高速スイッチング動作が可能である。
しかしながら、市場では大電流と高速性とを兼ね備えたパワー半導体装置への要求が強く、ＩＧＢＴやパワーＭＯＳＦＥＴはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んでいる。パワー半導体装置の観点からシリコンに代わる半導体材料が検討されており、低オン電圧、高速特性、高温特性に優れた次世代のパワー半導体装置を作製（製造）可能な半導体材料として炭化珪素（ＳｉＣ）が注目を集めている。
炭化珪素は、化学的に非常に安定した半導体材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用することができる。また、炭化珪素は、最大電界強度もシリコンより１桁以上大きいため、オン抵抗を十分に小さくすることができる半導体材料として期待される。このような炭化珪素の特徴は、他のシリコンよりバンドギャップが広いワイドバンドギャップ半導体である、例えば窒化ガリウム（ＧａＮ）にもあてはまる。このため、ワイドバンドギャップ半導体を用いることにより、半導体装置の高耐圧化を図ることができる。
このような高耐圧半導体装置では、素子構造が形成されオン状態のときに電流が流れる活性領域だけでなく、活性領域の周囲を囲んで耐圧を保持するエッジ終端領域にも高電圧が印加され、エッジ終端領域に電界が集中する。高耐圧半導体装置の耐圧は、半導体の不純物濃度、厚さおよび電界強度によって決定され、このように半導体固有の特徴によって決定される破壊耐量は活性領域からエッジ終端領域にわたって等しい。このため、エッジ終端領域での電界集中によりエッジ終端領域に破壊耐量を超えた電気的負荷がかかり破壊に至る虞がある。すなわち、エッジ終端領域での破壊耐量で高耐圧半導体装置の耐圧が律速されてしまう。
エッジ終端領域の電界を緩和または分散させることで高耐圧半導体装置全体の耐圧を向上させた装置として、接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造や、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）構造や、不純物濃度分布を外側へ向って減少させる空間変調構造などの耐圧構造をエッジ終端領域に配置した装置が公知である。また、ＦＬＲに接するフローティングの金属電極をフィールドプレート（ＦＰ：Ｆｉｅｌｄ Ｐｌａｔｅ）として配置し、エッジ終端領域に生じた電荷を放出させることにより信頼性の向上を図った半導体装置が公知である。
従来の高耐圧炭化珪素半導体装置の耐圧構造について、ＪＴＥ構造と空間変調構造とを備えたＭＯＳＦＥＴを例に説明する。図６は、従来の炭化珪素半導体装置の構造を示す断面図である。
図６に示す従来の炭化珪素半導体装置１７０は、炭化珪素からなる半導体基体（以下、炭化珪素基体（半導体チップ）とする）に、活性領域１５０と、活性領域１５０の周囲を囲むエッジ終端領域１６０と、を備える。炭化珪素基体は、炭化珪素からなるｎ+型支持基板（以下、ｎ+型炭化珪素基板とする）１０１のおもて面上に、炭化珪素からなるｎ型エピタキシャル層１０８と、炭化珪素からなるｎ++型エピタキシャル層１０９と、炭化珪素からなるｎ-型ドリフト領域１０２と、炭化珪素からなるｐ型ベース領域１０５と、を順に積層してなる。
また、ｎ-型ドリフト領域１０２内に、ｎ型部分領域１０３およびｐ+型部分領域１０４が設けられている。ｐ+型部分領域１０４は、下部ｐ+型部分領域１０４ｂおよび上部ｐ+型部分領域１０４ａからなる。ｐ型ベース領域１０５内に、ｎ++型ソース領域（不図示）およびｐ++型コンタクト領域１０６が設けられている。
活性領域１５０には、炭化珪素基体のおもて面（ｐ型ベース領域１０５側の面）側に、図６では記載を省略するトレンチ構造のＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造が設けられている。ｎ++型ソース領域およびｐ++型コンタクト領域１０６上にバリアメタル１１５を介して、ソース電極１１６が設けられ、炭化珪素半導体装置１７０の表面に保護膜として機能するポリイミド１３０が設けられている。ｎ+型炭化珪素基板１０１の裏面にドレイン電極１１７が設けられている。
活性領域１５０の端部では、ｐ++型コンタクト領域１０６上にＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜１１２を介して、ポリシリコン層１２２が設けられる。
エッジ終端領域１６０では、ポリシリコン層１２２とゲートパッド電極（不図示）を接続するゲートランナー１１８が設けられる。ゲートランナー１１８が設けられている領域より外側（チップ端部側）のエッジ終端領域１６０は、ｐ型ベース領域１０５が除去され、炭化珪素基体のおもて面にエッジ終端領域１６０を活性領域１５０よりも低くした（ドレイン側に凹ませた）段差が形成され、段差の底面にｎ-型ドリフト領域１０２が露出されている。エッジ終端領域１６０は、フィールド酸化膜１１０で覆われ、フィールド酸化膜１１０上にＨＴＯ膜１１２、層間絶縁膜１１４が順に堆積されている。また、エッジ終端領域１６０には、図７で説明する空間変調ＪＴＥ構造１３１が設けられている。また、空間変調ＪＴＥ構造１３１の外側にチャネルストッパとして機能するｎ++型チャネルストッパ領域１２１が設けられている。
ここで、ＦＬＲのエッジ終端構造では、ＦＬＲのｐ型領域の不純物濃度を高くすると、エッジ終端構造の長さが空間変調構造の倍程度になる。また、ＪＴＥ構造のみのエッジ終端構造では、表面の電界の高い部分が発生してしまう。このため、高耐圧炭化珪素半導体装置では、低コスト化と特性の信頼度より空間変調構造とＪＴＥ構造を合わせたエッジ終端構造が用いられている（例えば、下記特許文献１、２参照）。
図７は、従来の炭化珪素半導体装置の空間変調構造とＪＴＥ構造を合わせたエッジ終端構造を示す断面図である。空間変調構造とＪＴＥ構造を合わせた構造（以下、空間変調ＪＴＥ構造１３１と称する）は、ＪＴＥ構造を構成する互いに隣り合うｐ型領域（ｐ-型ＪＴＥ領域１１９、ｐ--型ＪＴＥ領域１２０）に、これら２つの領域の中間の不純物濃度と空間的に等価な不純物濃度分布を有する空間変調領域（第１空間変調領域１２８、第２空間変調領域１２９）を配置して、ＪＴＥ構造全体の不純物濃度分布を外側（チップ端部側）へ向って緩やかに減少させた構造である。図７では、第１空間変調領域１２８をｐ-型ＪＴＥ領域１１９の外側に、第２空間変調領域１２９をｐ--型ＪＴＥ領域１２０の外側に配置した例を示す。空間変調領域は、ｐ-型ＪＴＥ領域１１９に配置されていてもよく、ｐ-型ＪＴＥ領域１１９とｐ--型ＪＴＥ領域１２０との両方に配置されていてもよく、ｐ-型ＪＴＥ領域１１９とｐ--型ＪＴＥ領域１２０との間に配置されていてもよい。
空間変調ＪＴＥ構造１３１を構成する空間変調領域は、自身の両側それぞれに隣接する領域と略同じ不純物濃度の２つの小領域を所定パターンで交互に繰り返し隣接して配置してなる。図７の例では、第１空間変調領域１２８は、ｐ-型ＪＴＥ領域１１９と略同じ不純物濃度の領域を、外側に行くほど間を空けて複数配置し、第２空間変調領域１２９は、ｐ--型ＪＴＥ領域１２０と略同じ不純物濃度の領域を、外側に行くほど間を空けて複数配置している。
図７の例では、ｐ-型ＪＴＥ領域１１９の幅は１４μｍであり、第１空間変調領域１２８では、幅４．６μｍ、１．６μｍ、２．２μｍ、２．５μｍの４つの小領域が、隣り合う領域から１．５μｍ、１．８μｍ、１．８μｍ、４μｍの間隔を空けて配置される。また、ｐ--型ＪＴＥ領域１２０の幅は１０μｍであり、第２空間変調領域１２９では、幅４．６μｍ、１．６μｍ、２．２μｍ、２．５μｍの４つの小領域が、隣り合う領域から１．５μｍ、１．８μｍ、１．８μｍ、４μｍの間隔を空けて配置される。第２空間変調領域１２９とｎ++型チャネルストッパ領域１２１との間の間隔は１０μｍである。このため、従来のエッジ終端領域１６０の長さ（ｐ+型部分領域１０４の端からｎ++型チャネルストッパ領域１２１の活性領域１５０側の端までの長さ）は、７４μｍとなる。
空間変調領域全体の空間的な不純物濃度分布は２つの小領域の幅および不純物濃度比で決まる。空間変調ＪＴＥ構造１３１は、空間変調領域を有していない一般的なＪＴＥ構造と比べて、所定耐圧をより安定して確保可能である。
また、炭化珪素基板と、横方向に炭化珪素基板の主面を少なくとも部分的に覆う無機パッシベーション層構造とを含み、炭化珪素基板と無機パッシベーション層は、炭化珪素基板の少なくとも１つの領域が少なくとも２．３ＭＶ／ｃｍの電界を含む一方で炭化珪素基板に対向して配置された無機パッシベーション層構造の表面における電界が５００ｋＶ／ｃｍより小さくなるように構成される炭化珪素半導体装置が公知である（例えば、下記特許文献３参照）。
特開２０１２－１９５５１９号公報 特許第６６１０７８６号公報 特許第６６７３８５６号公報
しかしながら、従来の炭化珪素半導体装置では、特定パッケージのＴＨＢ（Ｔｅｍｐｅｒａｔｕｒｅ Ｈｕｍｉｄｉｔｙ Ｂｉａｓ）試験で劣化する場合がある。例えば、ポリイミド１３０の厚さを通常の８ｍｍより４ｍｍと薄くした樹脂薄品では、温度８５℃、湿度８５％、Ｖｇｓ＝０Ｖ、Ｖｄｓ＝９６０ＶでＴＨＢ試験を行うと、目標値１０００時間に対して、４１０時間から７５０時間程度で故障する。
図８は、従来の炭化珪素半導体装置のＴＨＢ試験後の破壊箇所を示す図である。図８で矢印Ａが示す箇所が破壊箇所である。図８に示すように、チップの端から、ゲートランナー１１８上に破壊が発生している。これは、表面（ＨＴＯ膜１１２／ポリイミド１３０界面）の電界が０．５ＭＶ／ｃｍ以上になったためと考えられる。
この発明は、上述した従来技術による問題点を解消するため、ＴＨＢ試験の目標値を達成でき、信頼性が高い炭化珪素半導体装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板上に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、を備える。前記終端領域に、第２導電型の第１半導体領域と、前記第１半導体領域の外側に設けられた、前記第１半導体領域より低不純物濃度の領域内に、前記第１半導体領域と同じ不純物濃度の複数の第２導電型の第１小領域を含む第２導電型の第２半導体領域と、前記第２半導体領域の外側に設けられた、前記第１半導体領域より低不純物濃度の第２導電型の第３半導体領域と、前記第３半導体領域の外側に設けられた、前記第３半導体領域と同じ不純物濃度の複数の第２導電型の第２小領域を含む第２導電型の第４半導体領域と、を備える。前記第１半導体領域の幅は、前記第３半導体領域の幅よりも狭い。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１半導体領域と、前記第２半導体領域内の最も前記活性領域側の前記第１小領域との間隔は、１．０μｍ以下であり、前記第２半導体領域の前記活性領域側の９個までの前記第１小領域の間隔は、１．０μｍ以下であり、前記第２半導体領域の前記活性領域側の４個以外の前記第１小領域の幅は、１．０μｍ以下であり、前記第３半導体領域と、前記第４半導体領域内の最も前記活性領域側の前記第２小領域との間隔は、１．０μｍ以下であり、前記第３半導体領域の前記活性領域側の３個以外の前記第２小領域の幅は、１．０μｍ以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１炭化珪素半導体層が設けられ、前記第１半導体領域、前記第２半導体領域、前記第３半導体領域および前記第４半導体領域は、前記第１炭化珪素半導体層の表面層に設けられていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１炭化珪素半導体層が設けられ、前記第１半導体領域、前記第２半導体領域、前記第３半導体領域および前記第４半導体領域は、前記第１炭化珪素半導体層の内部に設けられていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記終端領域に、前記終端領域の外側部分を前記活性領域よりも低くした段差が形成されていることを特徴とする。
上述した発明によれば、ｐ-型ＪＴＥ領域（第１半導体領域）の幅をｐ--型ＪＴＥ領域（第２半導体領域）の幅より狭くしている。これにより、エッジ終端領域の長さを伸ばすことなく、エッジ終端領域での電界を緩和することができる。また、エッジ終端領域の特徴により、エッジ終端構造における表面の最大電界強度を、０．５ＭＶ／ｃｍ以下とすることができる。このため、ＴＨＢ試験の目標値を達成でき、信頼性が高いエッジ終端構造を提供できる。
本発明にかかる炭化珪素半導体装置によれば、ＴＨＢ試験の目標値を達成でき、信頼性が高いという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置のＭＯＳ構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置のエッジ終端構造を示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体装置のエッジ終端構造を示す断面図である（その２）。 実施の形態にかかる炭化珪素半導体装置のエッジ終端構造を示す断面図である（その３）。 実施の形態にかかる炭化珪素半導体装置のエッジ終端構造の詳細を示す断面図である。 実施の形態にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置のエッジ終端構造における電界強度を示すグラフである。 従来の炭化珪素半導体装置の構造を示す断面図である。 従来の炭化珪素半導体装置の空間変調構造とＪＴＥ構造を合わせたエッジ終端構造を示す断面図である。 従来の炭化珪素半導体装置のＴＨＢ試験後の破壊箇所を示す図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および－を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。
（実施の形態）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いて作製された炭化珪素半導体装置について、ＭＯＳＦＥＴを例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。図２は、実施の形態にかかる炭化珪素半導体装置のＭＯＳ構造を示す断面図である。
図１および図２に示すように、実施の形態にかかる炭化珪素半導体装置７０は、炭化珪素からなる半導体基体（以下、炭化珪素基体（半導体基板（半導体チップ））とする）に、活性領域５０と、活性領域５０の周囲を囲むエッジ終端領域６０とを備える。活性領域５０は、オン状態のときに電流が流れる領域である。エッジ終端領域６０は、ドリフト領域の基体おもて面側の電界を緩和し耐圧を保持する領域である。図１は、活性領域５０の端部とエッジ終端領域６０の構造を示し、図２は、活性領域５０のＭＯＳ構造を示す。
炭化珪素基体は、炭化珪素からなるｎ+型支持基板（ｎ+型炭化珪素基板、第１導電型の炭化珪素半導体基板）１のおもて面上に、炭化珪素からなるｎ型エピタキシャル層８と、炭化珪素からなるｎ++型エピタキシャル層９と、炭化珪素からなるｎ-型ドリフト領域（第１導電型の第１炭化珪素半導体層）２と、炭化珪素からなるｐ型ベース領域５と、を順に積層してなる。ｎ+型炭化珪素基板１はドレイン領域として機能する。
ｎ+型炭化珪素基板１は、炭化珪素単結晶基板である。ｎ-型ドリフト領域２は、ｎ+型炭化珪素基板１よりも低い不純物濃度であり、例えば低濃度ｎ型ドリフト層である。ｎ-型ドリフト領域２とｎ+型炭化珪素基板１との間には、ｎ型エピタキシャル層８およびｎ++型エピタキシャル層９が設けられていてもよい。ｎ型エピタキシャル層８およびｎ++型エピタキシャル層９は、それぞれ、ｎ+型炭化珪素基板１から結晶欠陥が成長することを削減するバッファ層である。また、ｎ-型ドリフト領域２の、ｎ+型炭化珪素基板１側に対して反対側の表面には、ｎ型高濃度領域２６が設けられていてもよい。ｎ型高濃度領域２６は、ｎ+型炭化珪素基板１よりも低くｎ-型ドリフト領域２よりも高い不純物濃度の高濃度ｎ型ドリフト層である。
ｎ-型ドリフト領域２の、ｎ+型炭化珪素基板１側に対して反対側の表面には、ｐ型ベース領域５が設けられている。ｐ型ベース領域５の不純物濃度は、例えば、３．５×１０17／ｃｍ3であり、部分的に５×１０17／ｃｍ3となるようにイオン注入されている。
ｎ+型炭化珪素基板１の第２主面（裏面、すなわち炭化珪素基体の裏面）には、裏面電極となるドレイン電極１７が設けられている。ドレイン電極１７の表面には、ドレイン電極パッド（不図示）が設けられている。
炭化珪素基体の第１主面側（ｐ型ベース領域５側）には、トレンチ構造が形成されている。具体的には、トレンチ２５は、ｐ型ベース領域５のｎ+型炭化珪素基板１側に対して反対側（炭化珪素基体の第１主面側）の表面からｐ型ベース領域５を貫通してｎ型高濃度領域２６（ｎ型高濃度領域２６を設けない場合にはｎ-型ドリフト領域２、以下単に（２）と記載する）に達する。
トレンチ２５の内壁に沿って、トレンチ２５の底部および側壁にゲート絶縁膜１１が形成されており、トレンチ２５内のゲート絶縁膜１１の内側にゲート電極１３が形成されている。ゲート絶縁膜１１によりゲート電極１３が、ｎ型高濃度領域２６（２）およびｐ型ベース領域５と絶縁されている。ゲート電極１３の一部は、トレンチ２５の上方（後述するソース電極１６が設けられている側）からソース電極１６側に突出していてもよい。
ｎ型高濃度領域２６（２）のｎ+型炭化珪素基板１側に対して反対側（炭化珪素基体の第１主面側）の表面層には、上部ｐ+型部分領域４ａが設けられている。上部ｐ+型部分領域４ａは、例えば、トレンチ２５の間に設けられている。また、ｎ型高濃度領域２６（２）内に、トレンチ２５の底部および上部ｐ+型部分領域４ａの底部と接する下部ｐ+型部分領域４ｂが設けられている。トレンチ２５の底部と接する下部ｐ+型部分領域４ｂは、トレンチ２５の底部と深さ方向（ソース電極１６から裏面電極への方向）に対向する位置に設けられる。トレンチ２５の間の上部ｐ+型部分領域４ａと下部ｐ+型部分領域４ｂをあわせてｐ+型部分領域４となる。
下部ｐ+型部分領域４ｂの幅は、トレンチ２５の幅と同じかそれよりも広い。また、下部ｐ+型部分領域４ｂの幅は、上部ｐ+型部分領域４ａの幅と同じかそれよりも広い。ｐ+型部分領域４の不純物濃度は、例えば、６．５×１０18／ｃｍ3である。トレンチ２５の底部は、下部ｐ+型部分領域４ｂに達してもよいし、ｐ型ベース領域５と下部ｐ+型部分領域４ｂに挟まれたｎ型高濃度領域２６（２）内に位置していてもよい。
また、ｎ-型ドリフト領域２内に、トレンチ２５間の下部ｐ+型部分領域４ｂよりも深い位置にｎ型高濃度領域２６（２）よりピーク不純物濃度が高いｎ型部分領域３が設けられてもよい。なお、深い位置とは、下部ｐ+型部分領域４ｂよりもドレイン電極１７に近い位置のことである。
ｐ型ベース領域５の内部には、炭化珪素基体の第１主面側にｎ++型ソース領域７およびｐ++型コンタクト領域６が選択的に設けられている。また、ｎ++型ソース領域７およびｐ++型コンタクト領域６は互いに接する。ｎ++型ソース領域７の不純物濃度は、例えば、３×１０19／ｃｍ3である。ｐ++型コンタクト領域６の不純物濃度は、例えば、３×１０20／ｃｍ3である。
層間絶縁膜１４は、炭化珪素基体の第１主面側の全面に、トレンチ２５に埋め込まれたゲート電極１３を覆うように設けられている。ソース電極１６は、層間絶縁膜１４に開口されたコンタクトホールを介して、ｎ++型ソース領域７およびｐ++型コンタクト領域６に接する。ソース電極１６は、層間絶縁膜１４によって、ゲート電極１３と電気的に絶縁されている。ソース電極１６上には、ソース電極パッド（不図示）が設けられている。ソース電極１６と層間絶縁膜１４との間に、例えばソース電極１６からゲート電極１３側への金属原子の拡散を防止するバリアメタル１５が設けられていてもよい。炭化珪素半導体装置７０の表面に保護膜として機能するポリイミド３０が設けられている。図２では、活性領域５０に２つのＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造のみを図示しているが、さらに多くのＭＯＳゲート構造が並列に配置されていてもよい。
活性領域５０の端部では、ソース電極１６と炭化珪素基体（例えば、ｐ++型コンタクト領域６）の間に、ＨＴＯ膜１２と層間絶縁膜１４が設けられている。活性領域５０の端部とは、エッジ終端領域６０と接する活性領域５０の部分であり、具体的には、ソース電極１６と炭化珪素基体との間に層間絶縁膜１４が設けられている部分である。
活性領域５０端部のＨＴＯ膜１２上に部分的にポリシリコン層２２が設けられ、当該ポリシリコン層２２は、後述するゲートランナー１８に電気的に接続されている。
エッジ終端領域６０においても、ｎ+型炭化珪素基板１のおもて面上に上述したｎ型エピタキシャル層８、ｎ++型エピタキシャル層９、ｎ-型ドリフト領域２、ｎ型高濃度領域２６、ｐ型ベース領域５、ｎ型部分領域３、上部ｐ+型部分領域４ａおよび下部ｐ+型部分領域４ｂが設けられる。
エッジ終端領域６０には、ポリシリコン層２２とゲートパッド電極を接続するゲートランナー１８が設けられる。エッジ終端領域６０では、外側部分、例えば、ゲートランナー１８が設けられている領域以外の部分で、ｐ型ベース領域５、ｎ型部分領域３、上部ｐ+型部分領域４ａおよび下部ｐ+型部分領域４ｂが除去され、炭化珪素基体のおもて面にエッジ終端領域６０を活性領域５０よりも低くした（ドレイン側に凹ませた）段差が形成され、段差の底面にｎ-型ドリフト領域２が露出されている。また、エッジ終端領域６０には、以下の図３Ａ、図３Ｂおよび図３Ｃで詳細に説明する空間変調ＪＴＥ構造３１が設けられている。また、空間変調ＪＴＥ構造３１の外側（チップ端部側）にチャネルストッパとして機能するｎ++型チャネルストッパ領域２１が設けられている。空間変調ＪＴＥ構造３１とｎ-型ドリフト領域２とのｐｎ接合により、横方向の高耐圧が保持される。
エッジ終端領域６０は、フィールド酸化膜１０で覆われ、フィールド酸化膜１０上にＨＴＯ膜１２、層間絶縁膜１４が順に堆積されている。
図３Ａ、図３Ｂおよび図３Ｃは、実施の形態にかかる炭化珪素半導体装置のエッジ終端構造を示す断面図である。図３Ａ、図３Ｂおよび図３Ｃに示すように、空間変調ＪＴＥ構造３１は、空間変調構造とＪＴＥ構造を合わせた構造であり、ＪＴＥ構造を構成するｐ型領域（ｐ-型ＪＴＥ領域１９、ｐ--型ＪＴＥ領域２０）に、これら２つの領域の中間の不純物濃度と空間的に等価な不純物濃度分布を有する（第１空間変調領域２８、第２空間変調領域２９）を配置して、ＪＴＥ構造全体の不純物濃度分布を外側（チップ端部側）へ向って緩やかに減少させた構造である。図３Ａ、図３Ｂおよび図３Ｃでは、第１空間変調領域２８をｐ-型ＪＴＥ領域１９の外側に、第２空間変調領域２９をｐ--型ＪＴＥ領域２０の外側に配置した例を示す。空間変調領域は、ｐ-型ＪＴＥ領域１９に配置されていてもよく、ｐ-型ＪＴＥ領域１９とｐ--型ＪＴＥ領域２０との両方に配置されていてもよく、ｐ-型ＪＴＥ領域１９とｐ--型ＪＴＥ領域２０との間に配置されていてもよい。図示はしていないが、ｐ-型ＪＴＥ領域１９およびｐ--型ＪＴＥ領域２０は、活性領域５０の周囲を囲む同心円状に設けられる。
空間変調ＪＴＥ構造３１を構成する空間変調領域は、自身の両側それぞれに隣接する領域と略同じ不純物濃度の２つの小領域を所定パターンで交互に繰り返し隣接して配置してなる。図３Ａ、図３Ｂおよび図３Ｃの例では、第１空間変調領域２８は、ｐ-型ＪＴＥ領域１９と略同じ不純物濃度の領域を、外側に行くほど間を空けて複数配置し、第２空間変調領域２９は、ｐ--型ＪＴＥ領域２０と略同じ不純物濃度の領域を、外側に行くほど間を空けて複数配置している。空間変調領域全体の空間的な不純物濃度分布は２つの小領域の幅および不純物濃度比で決まる。空間変調ＪＴＥ構造３１は、空間変調領域を有していない一般的なＪＴＥ構造と比べて、所定耐圧をより安定して確保可能である。
また、図３Ａに示すように、エッジ終端領域６０を活性領域５０よりも低くした段差が形成され、空間変調ＪＴＥ構造３１は、段差の底面に露出したｎ-型ドリフト領域２の表面層に設けられる。この場合、空間変調ＪＴＥ構造３１の表面は、エッジ終端領域６０のｐ+型部分領域４の表面と同じ高さになる。
また、図３Ｂ示すように、エッジ終端領域６０を活性領域５０よりも低くした段差が形成され、空間変調ＪＴＥ構造３１は、段差の底面に露出したｎ-型ドリフト領域２の内部に設けられてもよい。この場合、空間変調ＪＴＥ構造３１の表面は、エッジ終端領域６０のｐ+型部分領域４の表面より低くなる。
また、図３Ｃ示すように、エッジ終端領域６０にエッチングを行わず、段差を形成しなくてもよい、この場合、空間変調ＪＴＥ構造３１は、ｎ-型ドリフト領域２の内部に設けられ、空間変調ＪＴＥ構造３１の表面は、エッジ終端領域６０のｐ+型部分領域４の表面と同じ高さになる。
図４は、実施の形態にかかる炭化珪素半導体装置のエッジ終端構造の詳細を示す断面図である。実施の形態では、空間変調ＪＴＥ構造３１は、活性領域５０側から、ｐ-型ＪＴＥ領域（第２導電型の第１半導体領域）１９、第１空間変調領域（第２導電型の第２半導体領域）２８、ｐ--型ＪＴＥ領域（第２導電型の第３半導体領域）２０、および第２空間変調領域（第２導電型の第４半導体領域）２９から構成される。第１空間変調領域２８は、ｐ-型ＪＴＥ領域１９より低不純物濃度の領域内に、ｐ-型ＪＴＥ領域１９と同じ不純物濃度の１１個の小領域（第１小領域）から構成される。第２空間変調領域２９は、ｐ--型ＪＴＥ領域２０と同じ不純物濃度の１０個の小領域（第２小領域）から構成される。図示はしていないが、第１空間変調領域２８内の各小領域および第２空間変調領域２９内の各小領域は、活性領域５０の周囲を囲む同心円状に設けられる。
実施の形態の第１の構成では、ｐ-型ＪＴＥ領域１９の幅ｌ１は４．７μｍ、ｐ--型ＪＴＥ領域２０の幅ｌ２は１２．７μｍ、第２空間変調領域２９とｎ++型チャネルストッパ領域２１との間の間隔ｌ３は、１０μｍである。
また、第１空間変調領域２８の各小領域の活性領域５０側からの幅ｗ１～ｗ１１、第１空間変調領域２８の各小領域の活性領域５０側からの間隔ｇ１～ｇ１１、第２空間変調領域２９の各小領域の活性領域５０側からの幅ｗ１２～ｗ２１、および、第２空間変調領域２９の各小領域の活性領域５０側からの間隔ｇ１２～ｇ２１は、以下の表１のようになっている。単位は、すべてμｍである。第１空間変調領域２８の長さは、３０μｍとなり、第２空間変調領域２９の長さは、２９．９μｍとなる。このため、実施の形態の第１の構成のエッジ終端領域６０の長さ（ｐ+型部分領域４の端からｎ++型チャネルストッパ領域２１の活性領域５０側の端までの長さ）は、８７．３μｍとなる。
Figure 2023102946000002
また、実施の形態の第２の構成では、ｐ-型ＪＴＥ領域１９の幅ｌ１は３．７μｍ、ｐ--型ＪＴＥ領域２０の幅ｌ２は７．６μｍ、第２空間変調領域２９とｎ++型チャネルストッパ領域２１との間の間隔ｌ３は、１０μｍである。
また、第１空間変調領域２８の各小領域の活性領域５０側からの幅ｗ１～ｗ１１、第１空間変調領域２８の各小領域の活性領域５０側からの間隔ｇ１～ｇ１１、第２空間変調領域２９の各小領域の活性領域５０側からの幅ｗ１２～ｗ２１、および、第２空間変調領域２９の各小領域の活性領域５０側からの間隔ｇ１２～ｇ２１は、以下の表２のようになっている。単位は、すべてμｍである。第１空間変調領域２８の長さは、２６．５μｍとなり、第２空間変調領域２９の長さは、２６．２μｍとなる。このため、実施の形態の第２の構成のエッジ終端領域６０の長さは、７４μｍとなり、従来の炭化珪素半導体装置１７０のエッジ終端領域１６０の長さと同じになる。
Figure 2023102946000003
このように実施の形態では、第１の構成および第２の構成とも、ｐ-型ＪＴＥ領域１９の幅をｐ--型ＪＴＥ領域２０の幅より狭くしている。これにより、エッジ終端領域６０の長さを伸ばすことなく、エッジ終端領域６０での電界を緩和することができる。
また、実施の形態では、第１の構成および第２の構成とも、以下の特徴を有している。
（１）ｐ-型ＪＴＥ領域１９と第１空間変調領域２８の最も活性領域５０側の小領域との間隔ｇ１は、１．０μｍ以下である。
（２）第１空間変調領域２８の活性領域５０側の９個までの小領域の間隔ｇ２～ｇ９は、１．０μｍ以下である。
（３）第１空間変調領域２８の活性領域５０側の４個以外の小領域の幅ｗ５～ｗ１１は、１．０μｍ以下である。
（４）ｐ--型ＪＴＥ領域２０と第２空間変調領域２９の最も活性領域５０側の小領域との間隔ｇ１２は、１．０μｍ以下である。
（５）第２空間変調領域２９の活性領域５０側の３個以外の小領域の幅ｗ１５～ｗ２１は、１．０μｍ以下である。
ここで、小領域の間隔とは、小領域と、当該小領域と活性領域５０側で隣り合う小領域との間隔である。
これらの特徴（１）から（５）の中で、特徴（２）と（４）が、エッジ終端構造における最大電界強度を下げる効果が最も高い。このため、特徴（２）と（４）のみであって、最大電界強度を従来より、減少させることができる。
図５は、実施の形態にかかる炭化珪素半導体装置および従来の炭化珪素半導体装置のエッジ終端構造における電界強度を示すグラフである。図５において、横軸は、ｐ+型部分領域４からのエッジ長を示し、単位はμｍである。縦軸は、エッジ長の部分での表面（ＨＴＯ膜１２／ポリイミド３０界面）の電界強度を示し、単位はＶ／ｃｍである。図５では、エッジ終端領域６０にｎ++型チャネルストッパ領域２１を設けずに、電界強度をシミュレーションした結果である。図５におけるエッジ長で、２０μｍは、ｐ-型ＪＴＥ領域１９の活性領域５０側の端であり、１２０μｍは、エッジ終端領域６０の端である。
図５に示すように、従来の炭化珪素半導体装置では、エッジ長６０μｍ付近で、表面の最大電界強度は０．５ＭＶ／ｃｍ以上となっているが、実施の形態にかかる炭化珪素半導体装置では、第１の構成は、表面の最大電界強度は、０．３４ＭＶ／ｃｍ程度であり、第２の構成は、表面の最大電界強度は、０．４２ＭＶ／ｃｍ程度であり、０．５ＭＶ／ｃｍ以下になっている。第１の構成では、エッジ終端領域６０の長さが長いため、最大電界強度は、第２の構成より低くなっている。また、第２の構成では、エッジ終端領域６０の長さを従来のエッジ終端領域１６０の長さと同じにして、表面の最大電界強度を０．５ＭＶ／ｃｍ以下にすることができる。
このように、間隔ｇ１および間隔ｇ１２を１．０μｍ以下とし、間隔ｇ２～ｇ９、幅ｗ５～ｗ１１および幅ｗ１５～ｗ２１を１．０μｍ以下とすることで、表面の最大電界強度を０．５ＭＶ／ｃｍ以下にすることができる。
実施の形態にかかる炭化珪素半導体装置は、例えば、ｎ-型ドリフト領域２の表面層または内部に、不純物濃度の高いｐ-型ＪＴＥ領域１９および第１空間変調領域２８を形成し、この後、不純物濃度の低いｐ--型ＪＴＥ領域２０および第２空間変調領域２９を形成することで、空間変調ＪＴＥ構造３１を形成することができる。他の構造は、例えば１２００Ｖの耐圧クラスのＭＯＳＦＥＴを作製する場合と同様に作製することができる。
以上、説明したように、実施の形態によれば、ｐ-型ＪＴＥ領域の幅をｐ--型ＪＴＥ領域の幅より狭くしている。これにより、エッジ終端領域の長さを伸ばすことなく、エッジ終端領域での電界を緩和することができる。また、実施の形態のエッジ終端領域の特徴により、エッジ終端構造における表面の最大電界強度を、０．５ＭＶ／ｃｍ以下とすることができる。このため、ＴＨＢ試験の目標値を達成でき、信頼性が高いエッジ終端構造を提供できる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、ワイドバンドギャップ半導体として炭化珪素を用いた場合を例に説明しているが、炭化珪素以外の例えば窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体にも適用可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。
１、１０１ ｎ+型炭化珪素基板
２、１０２ ｎ-型ドリフト領域
３、１０３ ｎ型部分領域
４、１０４ ｐ+型部分領域
４ａ、１０４ａ 上部ｐ+型部分領域
４ｂ、１０４ｂ 下部ｐ+型部分領域
５、１０５ ｐ型ベース領域
６、１０６ ｐ++型コンタクト領域
７ ｎ++型ソース領域
８、１０８ ｎ型エピタキシャル層
９、１０９ ｎ++型エピタキシャル層
１０、１１０ フィールド酸化膜
１１ ゲート絶縁膜
１２、１１２ ＨＴＯ膜
１３ ゲート電極
１４、１１４ 層間絶縁膜
１５、１１５ バリアメタル
１６、１１６ ソース電極
１７、１１７ ドレイン電極
１８、１１８ ゲートランナー
１９、１１９ ｐ-型ＪＴＥ領域
２０、１２０ ｐ--型ＪＴＥ領域
２１、１２１ ｎ++型チャネルストッパ領域
２２、１２２ ポリシリコン層
２５ トレンチ
２６ ｎ型高濃度領域
２８、１２８ 第１空間変調領域
２９、１２９ 第２空間変調領域
３０、１３０ ポリイミド
３１、１３１ 空間変調ＪＴＥ構造
５０、１５０ 活性領域
６０、１６０ エッジ終端領域
７０、１７０ 炭化珪素半導体装置

Claims (5)

  1. 第１導電型の炭化珪素半導体基板上に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、を備え、
    前記終端領域に、
    第２導電型の第１半導体領域と、
    前記第１半導体領域の外側に設けられた、前記第１半導体領域より低不純物濃度の領域内に、前記第１半導体領域と同じ不純物濃度の複数の第２導電型の第１小領域を含む第２導電型の第２半導体領域と、
    前記第２半導体領域の外側に設けられた、前記第１半導体領域より低不純物濃度の第２導電型の第３半導体領域と、
    前記第３半導体領域の外側に設けられた、前記第３半導体領域と同じ不純物濃度の複数の第２導電型の第２小領域を含む第２導電型の第４半導体領域と、
    を備え、前記第１半導体領域の幅は、前記第３半導体領域の幅よりも狭いことを特徴とする炭化珪素半導体装置。
  2. 前記第１半導体領域と、前記第２半導体領域内の最も前記活性領域側の前記第１小領域との間隔は、１．０μｍ以下であり、
    前記第２半導体領域の前記活性領域側の９個までの前記第１小領域の間隔は、１．０μｍ以下であり、
    前記第２半導体領域の前記活性領域側の４個以外の前記第１小領域の幅は、１．０μｍ以下であり、
    前記第３半導体領域と、前記第４半導体領域内の最も前記活性領域側の前記第２小領域との間隔は、１．０μｍ以下であり、
    前記第３半導体領域の前記活性領域側の３個以外の前記第２小領域の幅は、１．０μｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１炭化珪素半導体層が設けられ、
    前記第１半導体領域、前記第２半導体領域、前記第３半導体領域および前記第４半導体領域は、前記第１炭化珪素半導体層の表面層に設けられていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１炭化珪素半導体層が設けられ、
    前記第１半導体領域、前記第２半導体領域、前記第３半導体領域および前記第４半導体領域は、前記第１炭化珪素半導体層の内部に設けられていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  5. 前記終端領域に、前記終端領域の外側部分を前記活性領域よりも低くした段差が形成されていることを特徴とする請求項１～４のいずれか一つに記載の炭化珪素半導体装置。
JP2022003712A 2022-01-13 2022-01-13 炭化珪素半導体装置 Pending JP2023102946A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022003712A JP2023102946A (ja) 2022-01-13 2022-01-13 炭化珪素半導体装置
US18/072,285 US20230223470A1 (en) 2022-01-13 2022-11-30 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022003712A JP2023102946A (ja) 2022-01-13 2022-01-13 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2023102946A true JP2023102946A (ja) 2023-07-26

Family

ID=87068963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022003712A Pending JP2023102946A (ja) 2022-01-13 2022-01-13 炭化珪素半導体装置

Country Status (2)

Country Link
US (1) US20230223470A1 (ja)
JP (1) JP2023102946A (ja)

Also Published As

Publication number Publication date
US20230223470A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
JP6627973B2 (ja) 半導体装置
US10546950B2 (en) Semiconductor device
JP4930894B2 (ja) 半導体装置
US10096703B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2013149798A (ja) 炭化珪素半導体装置
US11245013B2 (en) Silicon carbide semiconductor device having a step film formed between a plating film and a first electrode
JP7459975B2 (ja) 絶縁ゲート型半導体装置
JPWO2017138215A1 (ja) 半導体装置
US20170263745A1 (en) Semiconductor device and method of manufacturing the same
JP2014216572A (ja) 半導体装置
JP2019102737A (ja) 半導体装置及びその製造方法
US11264451B2 (en) Semiconductor device exhibiting soft recovery characteristics
JP2013069783A (ja) 電力用半導体装置
JP2021077774A (ja) 半導体装置
JP2019054043A (ja) 半導体装置およびその製造方法
JP7196403B2 (ja) 半導体装置
JP7404722B2 (ja) 半導体装置
US20220077312A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP6651801B2 (ja) 半導体装置および半導体装置の製造方法
JP2019160901A (ja) 半導体装置
JP2023102946A (ja) 炭化珪素半導体装置
JP7408947B2 (ja) 炭化珪素半導体装置
US20240021723A1 (en) Silicon carbide semiconductor device
US11152469B2 (en) Semiconductor device