JP7368054B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7368054B2
JP7368054B2 JP2019092622A JP2019092622A JP7368054B2 JP 7368054 B2 JP7368054 B2 JP 7368054B2 JP 2019092622 A JP2019092622 A JP 2019092622A JP 2019092622 A JP2019092622 A JP 2019092622A JP 7368054 B2 JP7368054 B2 JP 7368054B2
Authority
JP
Japan
Prior art keywords
lead
source electrode
electrode
transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019092622A
Other languages
English (en)
Other versions
JP2020188177A (ja
Inventor
浩隆 大嶽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019092622A priority Critical patent/JP7368054B2/ja
Priority to US16/868,886 priority patent/US11444009B2/en
Publication of JP2020188177A publication Critical patent/JP2020188177A/ja
Priority to US17/882,274 priority patent/US11817376B2/en
Priority to US18/481,843 priority patent/US20240030110A1/en
Application granted granted Critical
Publication of JP7368054B2 publication Critical patent/JP7368054B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置に関する。
窒化ガリウム（ＧａＮ）などのＩＩＩ－Ｖ族窒化物半導体（以下では、「窒化物半導体」と記載する場合がある）を用いたＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）である半導体素子が開発されている。
一般的に、ＨＥＭＴはゲートしきい値が低く（たとえば２Ｖ以下）、高温時にはゲートしきい値がさらに低下する傾向がある。したがって、２個のＨＥＭＴを用いてブリッジ構造を形成した場合、低電位側のＨＥＭＴをオフにした状態で高電位側のＨＥＭＴをオフからオンに切り替えるとき、低電位側のＨＥＭＴもオンに切り替って（誤点弧）、短絡してしまう場合がある。すなわち、高電位側のＨＥＭＴをオンに切り替えたことで、低電位側のＨＥＭＴのドレイン-ソース間電圧が急激に上昇する。これに伴って、低電位側のＨＥＭＴのゲート-ソース間の電流経路の寄生インダクタンスによりサージ電圧が発生して、ゲート-ソース間電圧も瞬間的に上昇する。ＨＥＭＴのゲートしきい値は低いので、瞬間的に上昇したゲート-ソース間電圧がゲートしきい値を超える場合がある。この場合、低電位側のＨＥＭＴもオンに切り替わって短絡状態になる。短絡状態になると、各ＨＥＭＴに大きな電流が流れて、素子が破壊されるおそれがある。この問題は、従来のパワーデバイス製品と比べて寄生容量が格段に小さく、ドレイン－ソース間電圧の変化速度が格段に大きいＨＥＭＴでこそ、特に問題になる。
この問題を解決するために、ＨＥＭＴのゲート-ソース間にクランプ用のＦＥＴ（Field Effect Transistor：電界効果トランジスタ）を接続し、ＨＥＭＴをオフにしている間、当該ＦＥＴを導通させることで、ＨＥＭＴのゲート-ソース間の電圧変動を抑制する半導体装置が提案されている（特許文献１参照）。
しかしながら、特許文献１に記載の半導体装置の場合、ＨＥＭＴのゲート-ソース間電圧を０Ｖに規定することしかできないので、ＨＥＭＴのゲートしきい値が非常に低い場合、十分に問題を解決することができるとは言えない。
ＵＳ９９１７５７８
本開示は、上記した事情のもとで考え出されたものであって、誤点弧を抑制できる半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、窒化物半導体からなる電子走行層、第１ゲート電極、第１ソース電極、および第１ドレイン電極を有する第１トランジスタと、第２ゲート電極、第２ソース電極、および第２ドレイン電極を有する第２トランジスタとを備え、前記第１ゲート電極と前記第２ドレイン電極とは、電気的に接続されており、前記第１ソース電極と前記第２ソース電極とは、電気的に接続されていない。
本開示によれば、第１トランジスタがオフの間、第２トランジスタをオンにすることで、第１トランジスタのゲート-ソース間の電圧変動を抑制することができる。また、第１ソース電極と第２ソース電極とは電気的に接続されていないので、第１ソース電極と第２ソース電極とを異なる電位にすることができる。したがって、第２ソース電極を第１ソース電極より低い電位にして、第１トランジスタのゲート-ソース間の電圧の基準を負電圧にすることができる。これにより、第１トランジスタのゲート-ソース間の電圧が変動しても、ゲートしきい値を超えることは抑制される。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置を示す斜視図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の右側面図である。 図１に示す半導体装置の回路図である。 半導体素子を示す模式的な断面図である。 本開示の第２実施形態にかかる半導体装置を示す平面図である。 本開示の第３実施形態にかかる半導体装置を示す平面図である。 本開示の第４実施形態にかかる半導体装置を示す平面図である。 図１０に示す半導体装置が備える半導体素子の模式的な断面図である。 本開示の第５実施形態にかかる半導体装置を示す平面図である。 図１２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 本開示の第５実施形態にかかる半導体装置の変形例を示す断面図である。 本開示の第６実施形態にかかる半導体装置を示す平面図である。 図１５に示す半導体装置の回路図である。
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
〔第１実施形態〕
図１～図７に基づき、本開示の第１実施形態にかかる半導体装置Ａ１について説明する。半導体装置Ａ１は、複数のリード１～６、半導体素子７、ボンディングワイヤ９、および封止樹脂８を備えている。
図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す平面図である。図２においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図３は、半導体装置Ａ１を示す正面図である。図４は、半導体装置Ａ１を示す底面図である。図５は、半導体装置Ａ１を示す右側面図である。図６は、半導体装置Ａ１を示す回路図である。図７は、半導体素子を示す模式的な断面図である。
これらの図に示す半導体装置Ａ１は、様々な機器の回路基板に表面実装される装置である。半導体装置Ａ１の厚さ方向視の形状は矩形状である。説明の便宜上、半導体装置Ａ１の厚さ方向をｚ方向とし、ｚ方向に直交する半導体装置Ａ１の一方の辺に沿う方向（図２における左右方向）をｘ方向、ｚ方向およびｘ方向に直交する方向（図２における上下方向）をｙ方向とする。ｚ方向が本開示の「厚さ方向」に相当し、ｘ方向が本開示の「第１方向」に相当する。半導体装置Ａ１の大きさは特に限定されず、本実施形態においては、たとえばｘ方向寸法が１～１０ｍｍ程度、ｙ方向寸法が１～１０ｍｍ程度、ｚ方向寸法が０．３～３ｍｍ程度である。
複数のリード１～６は、半導体素子７を支持するとともに、半導体素子７と導通している。リード１～６は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。本実施形態においては、リード１～５が、Ｃｕからなる場合を例に説明する。リード１～６の厚さは、たとえば０．０８～１ｍｍであり、本実施形態においては０．５ｍｍ程度である。リード１～６は、たとえば、金属板にエッチング加工を施すことで形成されている。なお、リード１～６は、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されてもよい。以降の説明においては、リード１～６を個別に説明する場合は、第１リード１、第２リード２、第３リード３、第４リード４、第５リード５、および第６リード６と記載する。なお、まとめて示す場合は、リード１～６と記載する。
図２に示すように、第１リード１は、半導体装置Ａ１のｙ方向の中央より一方側（図２においては下側）寄りに配置され、ｘ方向の全体に広がっている。第２リード２と第３リード３とは、ｙ方向において、第１リード１を挟んで互いに反対側に、それぞれ第１リード１から離間して配置されている。第２リード２は、ｙ方向の他方側（図２においては上側）の端部に配置され、ｘ方向の全体に広がっている。第３リード３は、ｙ方向の一方側の端部であり、かつ、ｘ方向の一方側（図２においては右側）の端部に配置されている。第４リード４、第５リード５、および第６リード６は、ｙ方向において、第１リード１に対して第３リード３と同じ側（図２においては下側）に、それぞれ第１リード１から離間して配置されている。つまり、ｚ方向視において、第２リード２と、第３リード３、第４リード４、第５リード５、および第６リード６とは、第１リード１を挟んで互いに反対側に配置されている。また、第３リード３、第６リード６、第５リード５、および第４リード４は、互いに離間して、この順でｘ方向に並んで配置されている。つまり、第３リード３と第６リード６とは隣接して配置されており、第４リード４と第５リード５とは隣接して配置されている。第１リード１は、ｚ方向視寸法が、他のリード２～６に比べて大きい。ｚ方向視寸法は、第２リード２が次に大きく、リード３～６のｚ方向視寸法は同程度である。また、図２に示すように、第１リード１と第２リード２との第１離間距離Ｄ１は、第１リード１とリード３～６との第２離間距離Ｄ２より大きい、
第１リード１は、搭載部１１０および連結部１２０を備えている。
搭載部１１０は、ｚ方向視において第１リード１の中央に位置し、ｚ方向視略矩形状である。搭載部１１０は、搭載部主面１１１、搭載部裏面１１２および搭載部裏面側凹部１１３を有する。搭載部主面１１１および搭載部裏面１１２は、ｚ方向において互いに反対側を向いている。搭載部主面１１１は、図３および図５の上方を向く面である。搭載部主面１１１は、半導体素子７が搭載される面である。搭載部裏面１１２は、図３および図５の下方を向く面である。搭載部裏面１１２は、封止樹脂８から露出して、裏面端子になる。搭載部主面１１１が、本開示の「第１主面」に相当し、搭載部裏面１１２が、本開示の「第１裏面」に相当する。搭載部裏面側凹部１１３は、搭載部１１０の一部が搭載部裏面１１２からｚ方向に凹んだ部分である。搭載部１１０のうち搭載部裏面側凹部１１３が位置する部分の厚さ（ｚ方向の寸法）は、搭載部裏面１１２が位置する部分の厚さの半分程度である。搭載部裏面側凹部１１３は、たとえばハーフエッチング処理により形成される。
連結部１２０は、搭載部１１０に繋がっており、ｚ方向視矩形状である。連結部１２０は、搭載部１１０のｘ方向の一方端面に２個配置されている。また、連結部１２０は、搭載部１１０のｘ方向の他方端面にも２個配置されている。つまり、連結部１２０は、合計４個配置されている。各連結部１２０は、連結部主面１２１、連結部裏面１２２、および連結部端面１２３を有する。連結部主面１２１および連結部裏面１２２は、ｚ方向において互いに反対側を向いている。連結部主面１２１は、図３および図５の上方を向く面である。連結部主面１２１と搭載部主面１１１とは、面一になっている。連結部裏面１２２は、図３および図５の下方を向く面である。連結部１２０の厚さ（ｚ方向の寸法）は、搭載部１１０のうち搭載部裏面側凹部１１３が位置する部分の厚さと同程度である。連結部１２０は、たとえばハーフエッチング処理により形成される。連結部端面１２３は、連結部主面１２１および連結部裏面１２２を繋ぐ面であり、ｘ方向外側を向いている。連結部端面１２３は、封止樹脂８から露出している（図１および図５参照）。
第２リード２は、ｚ方向視において、半導体装置Ａ１のｙ方向の他方側（図２においては上側）の端部に配置され、ｘ方向の全体に広がっており、ワイヤボンディング部２１０、端子部２２０、および連結部２３０を備えている。
ワイヤボンディング部２１０は、ｚ方向視において、ｘ方向に長い矩形状である。ワイヤボンディング部２１０は、ワイヤボンディング部主面２１１、ワイヤボンディング部裏面２１２、およびワイヤボンディング部裏面側凹部２１３を有する。ワイヤボンディング部主面２１１およびワイヤボンディング部裏面２１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面２１１は、図３および図５の上方を向く面である。ワイヤボンディング部主面２１１は、ボンディングワイヤ９がボンディングされる面である。ワイヤボンディング部裏面２１２は、図３および図５の下方を向く面である。ワイヤボンディング部裏面２１２は、封止樹脂８から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部２１３は、ワイヤボンディング部２１０の一部がワイヤボンディング部裏面２１２からｚ方向に凹んだ部分である。ワイヤボンディング部２１０のうちワイヤボンディング部裏面側凹部２１３が位置する部分の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面２１２が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部２１３は、たとえばハーフエッチング処理により形成される。
端子部２２０は、ワイヤボンディング部２１０に繋がっており、ｚ方向視矩形状である。端子部２２０は、ワイヤボンディング部２１０のｙ方向の一方端面（半導体装置Ａ１の外側を向く端面）にｘ方向に４個並んで配置されている。端子部２２０は、端子部主面２２１、端子部裏面２２２、および端子部端面２２３を有する。端子部主面２２１および端子部裏面２２２は、ｚ方向において互いに反対側を向いている。端子部主面２２１は、図３および図５の上方を向く面である。端子部主面２２１とワイヤボンディング部主面２１１とは、面一になっている。端子部裏面２２２は、図３および図５の下方を向く面である。端子部裏面２２２とワイヤボンディング部裏面２１２とは、面一になっている。端子部端面２２３は、端子部主面２２１および端子部裏面２２２を繋ぐ面であり、ｙ方向外側を向いている。ワイヤボンディング部裏面２１２、端子部裏面２２２および端子部端面２２３は、封止樹脂８から露出して繋がっており、端子になる。
連結部２３０は、２個備えられており、ワイヤボンディング部２１０のｘ方向両端部にそれぞれ繋がって配置されている。連結部２３０の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面側凹部２１３が位置するワイヤボンディング部２１０の厚さと同程度である。連結部２３０は、たとえばハーフエッチング処理により形成される。連結部２３０は、連結部主面２３１、連結部裏面２３２、および連結部端面２３３を有する。連結部主面２３１および連結部裏面２３２は、ｚ方向において互いに反対側を向いている。連結部主面２３１は、図３および図５の上方を向く面である。連結部主面２３１とワイヤボンディング部主面２１１とは、面一になっている。したがって、ワイヤボンディング部主面２１１、端子部主面２２１および連結部主面２３１は、面一の一体となった面になっている（図２参照）。連結部裏面２３２は、図３および図５の下方を向く面である。連結部端面２３３は、連結部主面２３１および連結部裏面２３２を繋ぐ面のうち、ｘ方向を向く面であり、封止樹脂８から露出する面である。
第３リード３は、ｚ方向視において、半導体装置Ａ１の角部（図２においては右下の角部）に配置され、ワイヤボンディング部３１０、端子部３２０および連結部３３０を備えている。
ワイヤボンディング部３１０は、ｚ方向視において、ｘ方向に長い矩形状である。ワイヤボンディング部３１０は、ワイヤボンディング部主面３１１、ワイヤボンディング部裏面３１２およびワイヤボンディング部裏面側凹部３１３を有する。ワイヤボンディング部主面３１１およびワイヤボンディング部裏面３１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面３１１は、図３および図５の上方を向く面である。ワイヤボンディング部主面３１１は、ボンディングワイヤ９がボンディングされる面である。ワイヤボンディング部裏面３１２は、図３および図５の下方を向く面である。ワイヤボンディング部裏面３１２は、封止樹脂８から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部３１３は、ワイヤボンディング部３１０の一部がワイヤボンディング部裏面３１２からｚ方向に凹んだ部分である。ワイヤボンディング部３１０のうちワイヤボンディング部裏面側凹部３１３が位置する部分の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面３１２が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部３１３は、たとえばハーフエッチング処理により形成される。
端子部３２０は、ワイヤボンディング部３１０に繋がっており、ｚ方向視矩形状である。端子部３２０は、ワイヤボンディング部３１０のｙ方向の一方端面（半導体装置Ａ１の外側を向く端面）に配置されている。端子部３２０は、端子部主面３２１、端子部裏面３２２、および端子部端面３２３を有する。端子部主面３２１および端子部裏面３２２は、ｚ方向において互いに反対側を向いている。端子部主面３２１は、図３および図５の上方を向く面である。端子部主面３２１とワイヤボンディング部主面３１１とは、面一になっている。端子部裏面３２２は、図３および図５の下方を向く面である。端子部裏面３２２とワイヤボンディング部裏面３１２とは、面一になっている。端子部端面３２３は、端子部主面３２１および端子部裏面３２２を繋ぐ面であり、ｙ方向外側を向いている。ワイヤボンディング部裏面３１２、端子部裏面３２２および端子部端面３２３は、封止樹脂８から露出して繋がっており、端子になる。
連結部３３０は、ワイヤボンディング部３１０のｘ方向外側（図２において右側）に繋がって配置されている。連結部３３０の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面側凹部３１３が位置するワイヤボンディング部３１０の厚さと同程度である。連結部３３０は、たとえばハーフエッチング処理により形成される。連結部３３０は、連結部主面３３１、連結部裏面３３２、および連結部端面３３３を有する。連結部主面３３１および連結部裏面３３２は、ｚ方向において互いに反対側を向いている。連結部主面３３１は、図３および図５の上方を向く面である。連結部主面３３１とワイヤボンディング部主面３１１とは、面一になっている。したがって、ワイヤボンディング部主面３１１、端子部主面３２１および連結部主面３３１は、面一の一体となった面になっている（図２参照）。連結部裏面３３２は、図３および図５の下方を向く面である。連結部端面３３３は、連結部主面３３１および連結部裏面３３２を繋ぐ面のうち、ｘ方向を向く面であり、封止樹脂８から露出する面である。
第４リード４は、ｚ方向視において、半導体装置Ａ１の角部（図２においては左下の角部）に配置され、ワイヤボンディング部４１０、端子部４２０および連結部４３０を備えている。
ワイヤボンディング部４１０は、ｚ方向視において、ｘ方向に長い矩形状である。ワイヤボンディング部４１０は、ワイヤボンディング部主面４１１、ワイヤボンディング部裏面４１２およびワイヤボンディング部裏面側凹部４１３を有する。ワイヤボンディング部主面４１１およびワイヤボンディング部裏面４１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面４１１は、図３および図５の上方を向く面である。ワイヤボンディング部主面４１１は、ボンディングワイヤ９がボンディングされる面である。ワイヤボンディング部裏面４１２は、図３および図５の下方を向く面である。ワイヤボンディング部裏面４１２は、封止樹脂８から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部４１３は、ワイヤボンディング部４１０の一部がワイヤボンディング部裏面４１２からｚ方向に凹んだ部分である。ワイヤボンディング部４１０のうちワイヤボンディング部裏面側凹部４１３が位置する部分の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面４１２が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部４１３は、たとえばハーフエッチング処理により形成される。
端子部４２０は、ワイヤボンディング部４１０に繋がっており、ｚ方向視矩形状である。端子部４２０は、ワイヤボンディング部４１０のｙ方向の一方端面（半導体装置Ａ１の外側を向く端面）に配置されている。端子部４２０は、端子部主面４２１、端子部裏面４２２、および端子部端面４２３を有する。端子部主面４２１および端子部裏面４２２は、ｚ方向において互いに反対側を向いている。端子部主面４２１は、図３および図５の上方を向く面である。端子部主面４２１とワイヤボンディング部主面４１１とは、面一になっている。端子部裏面４２２は、図３および図５の下方を向く面である。端子部裏面４２２とワイヤボンディング部裏面４１２とは、面一になっている。端子部端面４２３は、端子部主面４２１および端子部裏面４２２を繋ぐ面であり、ｙ方向外側を向いている。ワイヤボンディング部裏面４１２、端子部裏面４２２および端子部端面４２３は、封止樹脂８から露出して繋がっており、端子になる。
連結部４３０は、ワイヤボンディング部４１０のｘ方向外側（図２において左側）に繋がって配置されている。連結部４３０の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面側凹部４１３が位置するワイヤボンディング部４１０の厚さと同程度である。連結部４３０は、たとえばハーフエッチング処理により形成される。連結部４３０は、連結部主面４３１、連結部裏面４３２、および連結部端面４３３を有する。連結部主面４３１および連結部裏面４３２は、ｚ方向において互いに反対側を向いている。連結部主面４３１は、図３および図５の上方を向く面である。連結部主面４３１とワイヤボンディング部主面４１１とは、面一になっている。したがって、ワイヤボンディング部主面４１１、端子部主面４２１および連結部主面４３１は、面一の一体となった面になっている（図２参照）。連結部裏面４３２は、図３および図５の下方を向く面である。連結部端面４３３は、連結部主面４３１および連結部裏面４３２を繋ぐ面のうち、ｘ方向を向く面であり、封止樹脂８から露出する面である。
第５リード５は、ｚ方向視において、半導体装置Ａ１のｙ方向の一方側（図２においては下側）の端部に配置されている。第５リード５は、第３リード３と第４リード４との間で、第４リード４に隣接して配置され、ワイヤボンディング部５１０および端子部５２０を備えている。
ワイヤボンディング部５１０は、ｚ方向視において、ｘ方向に長い矩形状である。ワイヤボンディング部５１０は、ワイヤボンディング部主面５１１、ワイヤボンディング部裏面５１２およびワイヤボンディング部裏面側凹部５１３を有する。ワイヤボンディング部主面５１１およびワイヤボンディング部裏面５１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面５１１は、図３および図５の上方を向く面である。ワイヤボンディング部主面５１１は、ボンディングワイヤ９がボンディングされる面である。ワイヤボンディング部裏面５１２は、図３および図５の下方を向く面である。ワイヤボンディング部裏面５１２は、封止樹脂８から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部５１３は、ワイヤボンディング部５１０の一部がワイヤボンディング部裏面５１２からｚ方向に凹んだ部分である。ワイヤボンディング部５１０のうちワイヤボンディング部裏面側凹部５１３が位置する部分の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面５１２が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部５１３は、たとえばハーフエッチング処理により形成される。
端子部５２０は、ワイヤボンディング部５１０に繋がっており、ｚ方向視矩形状である。端子部５２０は、ワイヤボンディング部５１０のｙ方向の一方端面（半導体装置Ａ１の外側を向く端面）に配置されている。端子部５２０は、端子部主面５２１、端子部裏面５２２、および端子部端面５２３を有する。端子部主面５２１および端子部裏面５２２は、ｚ方向において互いに反対側を向いている。端子部主面５２１は、図３および図５の上方を向く面である。端子部主面５２１とワイヤボンディング部主面５１１とは、面一になっている。端子部裏面５２２は、図３および図５の下方を向く面である。端子部裏面５２２とワイヤボンディング部裏面５１２とは、面一になっている。端子部端面５２３は、端子部主面５２１および端子部裏面５２２を繋ぐ面であり、ｙ方向外側を向いている。ワイヤボンディング部裏面５１２、端子部裏面５２２および端子部端面５２３は、封止樹脂８から露出して繋がっており、端子になる。
第６リード６は、ｚ方向視において、半導体装置Ａ１のｙ方向の一方側（図２においては下側）の端部で、第３リード３と第５リード５との間に配置されている。つまり、第６リード６と第３リード３とは、隣接して配置されている。第６リード６は、ワイヤボンディング部６１０および端子部６２０を備えている。
ワイヤボンディング部６１０は、ｚ方向視において、ｘ方向に長い矩形状である。ワイヤボンディング部６１０は、ワイヤボンディング部主面６１１、ワイヤボンディング部裏面６１２およびワイヤボンディング部裏面側凹部６１３を有する。ワイヤボンディング部主面６１１およびワイヤボンディング部裏面６１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面６１１は、図３および図５の上方を向く面である。ワイヤボンディング部主面６１１は、ボンディングワイヤ９がボンディングされる面である。ワイヤボンディング部裏面６１２は、図３および図５の下方を向く面である。ワイヤボンディング部裏面６１２は、封止樹脂８から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部６１３は、ワイヤボンディング部６１０の一部がワイヤボンディング部裏面６１２からｚ方向に凹んだ部分である。ワイヤボンディング部６１０のうちワイヤボンディング部裏面側凹部６１３が位置する部分の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面６１２が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部６１３は、たとえばハーフエッチング処理により形成される。
端子部６２０は、ワイヤボンディング部６１０に繋がっており、ｚ方向視矩形状である。端子部６２０は、ワイヤボンディング部６１０のｙ方向の一方端面（半導体装置Ａ１の外側を向く端面）に配置されている。端子部６２０は、端子部主面６２１、端子部裏面６２２、および端子部端面６２３を有する。端子部主面６２１および端子部裏面６２２は、ｚ方向において互いに反対側を向いている。端子部主面６２１は、図３および図５の上方を向く面である。端子部主面６２１とワイヤボンディング部主面６１１とは、面一になっている。端子部裏面６２２は、図３および図５の下方を向く面である。端子部裏面６２２とワイヤボンディング部裏面６１２とは、面一になっている。端子部端面６２３は、端子部主面６２１および端子部裏面６２２を繋ぐ面であり、ｙ方向外側を向いている。ワイヤボンディング部裏面６１２、端子部裏面６２２および端子部端面６２３は、封止樹脂８から露出して繋がっており、端子になる。
半導体素子７は、半導体装置Ａ１の電気的機能を発揮する要素である。半導体素子７は、第１トランジスタ７９１および第２トランジスタ７９２を備えている。第１トランジスタ７９１は、ゲート－ソース間に印加される電圧信号に応じて、ドレインからソースに流れる主電流を、流れる状態と流れない状態とで切り替えるスイッチング動作を行うメインのトランジスタである。第２トランジスタ７９２は、第１トランジスタ７９１のオフ時のゲート－ソース間の電圧変動を抑制するためのクランプ用のトランジスタである。また、第１トランジスタ７９１および第２トランジスタ７９２は、ソースとゲートとが同電位の場合にチャネルがオフ状態になり、ソース－ドレイ間に電流が流れないノーマリオフ動作のトランジスタである。
図６に示すように、第１トランジスタ７９１は、第１ソース電極７１、第１ドレイン電極７２、第１ゲート電極７３、および第３ソース電極７７を備えている。第３ソース電極７７は、いわゆるソースセンス（またはドライバーソース）のための電極であって、第１トランジスタ７９１のソースの電位を検出するために設けられており、第１ソース電極７１に電気的に接続している。第１トランジスタ７９１の主電流は、第１ソース電極７１からこれが接続する第１リード１に流れる。第３ソース電極７７が接続する第６リード６は、大きな電流が流れず、ソースの電位を出力する。第２トランジスタ７９２は、第２ソース電極７４、第２ドレイン電極７５、および第２ゲート電極７６を備えている。第１トランジスタ７９１の第１ゲート電極７３と、第２トランジスタ７９２の第２ドレイン電極７５とは、電気的に接続されている。また、第１ソース電極７１および第３ソース電極７７と、第２ソース電極７４とは、電気的に接続されていない。
半導体素子７は、窒化物半導体を用いた半導体素子であり、本実施形態では、窒化ガリウム（ＧａＮ）が用いられている。本実施形態では、半導体素子７は、窒化ガリウムを用いた２個のＨＥＭＴである第１トランジスタ７９１および第２トランジスタ７９２がモノリシック集積されたものである。
半導体素子７は、素子本体７０および裏面電極７８を備えている。素子本体７０は、素子主面７ａおよび素子裏面７ｂを備えている。図３、図５および図７に示すように、素子主面７ａおよび素子裏面７ｂは、ｚ方向において互いに反対側を向いている。素子主面７ａは、図３、図５および図７の上方を向く面である。素子裏面７ｂは、図３、図５および図７の下方を向く面である。また、素子本体７０は、図７に示すように、基板７０１、バッファ層７０２、第１窒化物半導体層７０３、第２窒化物半導体層７０４、第３窒化物半導体層７０５、保護膜７０６、配線７０９、導電部７０７、および絶縁部７０８を備えている。配線７０９は、配線７０９ａ，７０９ｂ，７０９ｃ，７０９ｄ，７０９ｅ，７０９ｆを含んでいる。
基板７０１は、たとえば低抵抗のＳｉ基板である。基板７０１の厚さ（ｚ方向の寸法）は、２５０～４００μｍ程度である。バッファ層７０２は、基板７０１上に形成された窒化物半導体膜の多層バッファ層によって構成されている。本実施形態では、バッファ層７０２は、基板７０１に接するＡｌＮ膜からなる第１バッファ層と、当該第１バッファ層に積層されたＡｌＧａＮ膜からなる第２バッファ層とによって構成されている。第２バッファ層は、ＡｌＮ膜とＧａＮ膜が交互に多重積層された超格子構造などでもよい。第１窒化物半導体層７０３は、バッファ層７０２上にエピタキシャル成長により積層されたＧａＮ層からなり、電子走行層を構成している。第２窒化物半導体層７０４は、第１窒化物半導体層７０３上にエピタキシャル成長により積層されたＡｌＧａＮ層からなり、電子供給層を構成している。バッファ層７０２、第１窒化物半導体層７０３および第２窒化物半導体層７０４を合わせた厚さ（ｚ方向の寸法）は、２μｍ程度であり、基板７０１の厚さに比べて薄い。第１窒化物半導体層７０３の第２窒化物半導体層７０４との界面に近い位置に発生する二次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）が通電経路に用いられる。絶縁部７０８は、図７に示すように、第１トランジスタ７９１が形成される領域と第２トランジスタ７９２が形成される領域とを隔てるものであり、ｚ方向において第１窒化物半導体層７０３の途中まで達しており、二次元電子ガスによる通電経路を遮断している。
第３窒化物半導体層７０５は、第２窒化物半導体層７０４上にエピタキシャル成長により積層されたｐ型ＧａＮ層からなる。離間して形成された第３窒化物半導体層７０５上に、配線７０９ａおよび配線７０９ｂがそれぞれ形成されている。保護膜７０６は、たとえばＳｉＮ膜からなり、第２窒化物半導体層７０４、第３窒化物半導体層７０５、配線７０９ａおよび配線７０９ｂを覆う。一方の第３窒化物半導体層７０５上に形成された配線７０９ａの一部は、保護膜７０６から露出して、第１ゲート電極７３に接続している。第１ゲート電極７３は、第１トランジスタ７９１のゲート電極として機能する。また、他方の第３窒化物半導体層７０５上に形成された配線７０９ｂの一部は、保護膜７０６から露出して、第２ゲート電極７６に接続している。第２ゲート電極７６は、第２トランジスタ７９２のゲート電極として機能する。保護膜７０６上には、配線７０９ｃ，７０９ｄ，７０９ｅ，７０９ｆが形成されている。配線７０９ｃ，７０９ｄ，７０９ｅ，７０９ｆは、互いに離間して配置され、それぞれの一部が保護膜７０６を貫通して第２窒化物半導体層７０４に接している。配線７０９ｅは、第３窒化物半導体層７０５および配線７０９ａを覆うように形成され、第１ソース電極７１および第３ソース電極７７に接続している。第１ソース電極７１は第１トランジスタ７９１のソース電極として機能し、第３ソース電極７７は第１トランジスタ７９１のソースセンス電極として機能する。配線７０９ｆは、第３窒化物半導体層７０５および配線７０９ｂを覆うように形成され、第２ソース電極７４に接続している。第２ソース電極７４は第２トランジスタ７９２のソース電極として機能する。配線７０９ｃは、配線７０９ｅに隣接して形成され、第１ドレイン電極７２に接続している。第１ドレイン電極７２は、第１トランジスタ７９１のドレイン電極として機能する。配線７０９ｄは、配線７０９ｆに隣接して形成され、第２トランジスタ７９２のドレイン電極である第２ドレイン電極７５として機能する。配線７０９ｄ（第２ドレイン電極７５）は、第１ゲート電極７３に接続している。
図７に示すように、第２窒化物半導体層７０４において、配線７０９ｃが接する領域と配線７０９ａが形成された第３窒化物半導体層７０５が接する領域との距離Ｌ１は、配線７０９ｄが接する領域と配線７０９ｂが形成された第３窒化物半導体層７０５が接する領域との距離Ｌ２より大きい。したがって、第２トランジスタ７９２のドレイン－ソース間の耐電圧（第２ドレイン電極７５と第２ソース電極７４との間の耐電圧）は、第１トランジスタ７９１のドレイン－ソース間の耐電圧（第１ドレイン電極７２と第１ソース電極７１との間の耐電圧）より小さい。第２トランジスタ７９２のドレイン－ソース間の耐電圧は、第１トランジスタ７９１のドレイン－ソース間の耐電圧に比べて小さくできるので、距離Ｌ２を距離Ｌ１に比べて小さくすることができる。したがって、半導体素子７の素子主面７ａにおける第２トランジスタ７９２の領域は、第１トランジスタ７９１の領域に比べて小さくなっている。
図２に示すように、第１ソース電極７１、第１ドレイン電極７２、第１ゲート電極７３、第２ソース電極７４、第２ゲート電極７６、および第３ソース電極７７は、素子主面７ａに配置されている。本実施形態では、第１ソース電極７１は、素子主面７ａのｙ方向における中央に配置され、ｘ方向の全体に広がっている。第１ドレイン電極７２と第１ゲート電極７３とは、ｙ方向において、第１ソース電極７１を挟んで互いに反対側に、それぞれ第１ソース電極７１から離間して配置されている。第１ドレイン電極７２は、第１ソース電極７１に対して第２リード２側（図２においては上側）に配置され、ｘ方向の全体に広がっている。第１ゲート電極７３は、第１ソース電極７１に対して第３リード３側（図２においては下側）であり、かつ、ｘ方向の一方側（図２においては右側）の端部に配置されている。第２ゲート電極７６、第２ソース電極７４、および第３ソース電極７７は、ｙ方向において、第１ソース電極７１に対して第１ゲート電極７３と同じ側（図２においては下側）に、それぞれ第１ソース電極７１から離間して配置されている。つまり、ｚ方向視において、第１ドレイン電極７２と、第１ゲート電極７３、第２ゲート電極７６、第２ソース電極７４、および第３ソース電極７７とは、第１ソース電極７１を挟んで互いに反対側に配置されている。また、第１ゲート電極７３、第３ソース電極７７、第２ソース電極７４、および第２ゲート電極７６は、互いに離間して、この順でｘ方向に並んで配置されている。つまり、第１ゲート電極７３と第３ソース電極７７とは隣接して配置され、第２ソース電極７４と第２ゲート電極７６とは隣接して配置されている。以上のように、第１ソース電極７１、第１ドレイン電極７２、第１ゲート電極７３、第３ソース電極７７、第２ソース電極７４、および第２ゲート電極７６は、ｚ方向視における配置が、第１リード１、第２リード２、第３リード３、第６リード６、第５リード５、および第４リード４のｚ方向視における配置と同様の配置なっている。なお、第１ソース電極７１、第１ドレイン電極７２、第１ゲート電極７３、第２ソース電極７４、第２ゲート電極７６、および第３ソース電極７７の配置のレイアウトは、これに限定されない。
裏面電極７８は、基板７０１の裏面（バッファ層７０２が形成される面とは反対側を向く面）に形成されており、素子裏面７ｂに配置されている。
導電部７０７は、たとえばビアホールであり、第２窒化物半導体層７０４、第１窒化物半導体層７０３、およびバッファ層７０２を貫通して基板７０１まで達している。導電部７０７は、保護膜７０６を貫通した配線７０９ｅに接して導通しており、基板７０１を介して裏面電極７８にも導通している。したがって、第１ソース電極７１と裏面電極７８とは導通して同電位になる。なお、導電部７０７は、基板７０１も貫通して裏面電極７８まで達してもよい。また、半導体素子７の構成は、上述したものに限定されない。
図２に示すように、半導体素子７は、搭載部主面１１１のｘ方向中央で、かつ、ｙ方向中央に搭載されている。図５に示すように、半導体素子７は、素子裏面７ｂを搭載部主面１１１に向けて、図示しない導電性接合材を介して、第１リード１の搭載部主面１１１に搭載されている。これにより、半導体素子７の裏面電極７８は、導電性接合材によって、第１リード１に電気的に接続されている。第１ソース電極７１は、配線７０９ｅ、導電部７０７、および基板７０１を介して裏面電極７８に導通しているので、裏面電極７８と同じ電位である。したがって、第１ソース電極７１は、第１リード１と同じ電位になっている。また、後述するように、第１ソース電極７１と第１リード１とはボンディングワイヤ９によって接続されていることからも、第１ソース電極７１は第１リード１と同じ電位になる。
ボンディングワイヤ９は、半導体素子７の各電極と各リード１～６とを電気的に接続するものである。なお、各電極と各リード１～６との間に接続されるボンディングワイヤ９の数は限定されず、流れる電流の大きさに応じて、適宜設計される。
第１ソース電極７１と第１リード１の搭載部主面１１１とは、ボンディングワイヤ９によって接続されている。これにより、第１リード１は、半導体素子７の第１ソース電極７１に電気的に接続されて、第１トランジスタ７９１のソース端子（Ｓ１）として機能する。第１ドレイン電極７２と第２リード２のワイヤボンディング部主面２１１とは、ボンディングワイヤ９によって接続されている。これにより、第２リード２は、半導体素子７の第１ドレイン電極７２に電気的に接続されて、第１トランジスタ７９１のドレイン端子（Ｄ１）として機能する。第１ゲート電極７３と第３リード３のワイヤボンディング部主面３１１とは、ボンディングワイヤ９によって接続されている。これにより、第３リード３は、半導体素子７の第１ゲート電極７３に電気的に接続されて、第１トランジスタ７９１のゲート端子（Ｇ１）として機能する。第３ソース電極７７と第６リード６のワイヤボンディング部主面６１１とは、ボンディングワイヤ９によって接続されている。これにより、第６リード６は、半導体素子７の第３ソース電極７７に電気的に接続されて、第１トランジスタ７９１のソースセンス端子（ＳＳ）として機能する。
第２ソース電極７４と第５リード５のワイヤボンディング部主面５１１とは、ボンディングワイヤ９によって接続されている。これにより、第５リード５は、半導体素子７の第２ソース電極７４に電気的に接続されて、第２トランジスタ７９２のソース端子（Ｓ２）として機能する。第２ゲート電極７６と第４リード４のワイヤボンディング部主面４１１とは、ボンディングワイヤ９によって接続されている。これにより、第４リード４は、半導体素子７の第２ゲート電極７６に電気的に接続されて、第２トランジスタ７９２のゲート端子（Ｇ２）として機能する。
封止樹脂８は、各リード１～６の一部ずつと、半導体素子７と、ボンディングワイヤ９とを覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂からなる。
封止樹脂８は、樹脂主面８１、樹脂裏面８２および樹脂側面８３を有する。樹脂主面８１と樹脂裏面８２とは、ｚ方向において互いに反対側を向いている。樹脂主面８１は、図３および図５の上方を向く面であり、樹脂裏面８２は、図３および図５の下方を向く面である。樹脂側面８３は、樹脂主面８１および樹脂裏面８２を繋ぐ面であり、ｘ方向またはｙ方向を向いている。
本実施形態においては、第１リード１の連結部端面１２３と、第２リード２の端子部端面２２３および連結部端面２３３と、第３リード３の端子部端面３２３および連結部端面３３３と、第４リード４の端子部端面４２３および連結部端面４３３と、第５リード５の端子部端面５２３と、第６リード６の端子部端面６２３とが、封止樹脂８の樹脂側面８３と互いに面一である。また、第１リード１の搭載部裏面１１２と、第２リード２のワイヤボンディング部裏面２１２および端子部裏面２２２と、第３リード３のワイヤボンディング部裏面３１２および端子部裏面３２２と、第４リード４のワイヤボンディング部裏面４１２および端子部裏面４２２と、第５リード５のワイヤボンディング部裏面５１２および端子部裏面５２２と、第６リード６のワイヤボンディング部裏面６１２および端子部裏面６２２が、封止樹脂８の樹脂裏面８２と互いに面一である。
図７に示すように、第１トランジスタ７９１のソースセンス端子（ＳＳ）である第６リード６と、第１トランジスタ７９１のゲート端子（Ｇ１）である第３リード３との間に、駆動信号である電圧信号が印加される。また、第２トランジスタ７９２のソース端子（Ｓ２）である第５リード５と、第２トランジスタ７９２のゲート端子（Ｇ２）である第４リード４との間に、第１トランジスタ７９１がオフのときに第２トランジスタ７９２をオンにする電圧信号（たとえば、駆動信号とは極性を反転させた電圧信号）が印加される。また、第６リード６と第５リード５との間には、容量がたとえば１０μＦ程度のコンデンサ９５が接続され、第５リード５の電位が負電位（たとえば－２Ｖ程度）にされる。
次に、半導体装置Ａ１の作用効果について説明する。
本実施形態によると、第１トランジスタ７９１のゲート－ソース間に、クランプ用の第２トランジスタ７９２が接続されている。第１トランジスタ７９１がオフの間、第２トランジスタ７９２をオンにすることで、第１トランジスタ７９１のゲート-ソース間の電圧変動を抑制することができる。また、第３ソース電極７７と第２ソース電極７４とは電気的に接続されていないので、第３ソース電極７７と第２ソース電極７４とを異なる電位にすることができる。したがって、第２ソース電極７４を第３ソース電極７７より低い電位にして、第１トランジスタ７９１のゲート-ソース間の電圧の基準を負電圧にすることができる。これにより、第１トランジスタ７９１のドレイン-ソース間電圧が急激に上昇して、ゲート-ソース間の電圧が変動しても、ゲートしきい値を超えることが抑制される。よって、ゲートしきい値が低い場合でも、ドレイン-ソース間電圧の急激な上昇に基づく誤点弧をより抑制することができる。
また、本実施形態によると、第１ソース電極７１がボンディングワイヤ９によって第１リード１に電気的に接続されている。第１リード１は、ｚ方向視寸法が他のリード２～６に比べて大きく、搭載部裏面１１２が封止樹脂８から露出して、半導体装置Ａ１を回路基板などに実装する際の裏面端子として機能する。したがって、主電流が流れるソース端子の寄生インダクタンスを低減し、第１トランジスタ７９１のドレイン－ソース間のサージ電圧を抑制することができる。また、半導体素子７が搭載される第１リード１は、裏面端子として回路基板などに接合されることで、半導体素子７が発する熱を放出するための放熱板としても機能することができる。
また、本実施形態によると、第２リード２と第３リード３、第４リード４、第５リード５、および第６リード６とは、ｙ方向において、第１リード１を挟んで互いに反対側に配置されている。そして、ｙ方向において、第１ドレイン電極７２は、第１ソース電極７１に対して第２リード２側に配置されている。したがって、第１ドレイン電極７２と第２リード２とに接続するボンディングワイヤ９を短くすることができる。また、第１ゲート電極７３、第２ゲート電極７６、第２ソース電極７４、および第３ソース電極７７は、第１ソース電極７１に対して第２リード２とは反対側に配置されている。さらに、第３リード３、第６リード６、第５リード５、および第４リード４はこの順でｘ方向に並んで配置され、第１ゲート電極７３、第３ソース電極７７、第２ソース電極７４、および第２ゲート電極７６はこの順でｘ方向に並んで配置されている。したがって、第１ゲート電極７３と第３リード３、第３ソース電極７７と第６リード６、第２ソース電極７４と第５リード５、および、第２ゲート電極７６と第４リード４をそれぞれ接続するボンディングワイヤ９をできるだけ短くすることができる。これらにより、各ボンディングワイヤ９の寄生インダクタンスを低減することができる。よって、第１トランジスタ７９１のドレイン－ソース間のサージ電圧、および、ゲート－ソース間のサージ電圧を抑制することができる。
また、本実施形態によると、第１ゲート電極７３と第３ソース電極７７とは隣接して配置され、第２ソース電極７４と第２ゲート電極７６とは隣接して配置されている。したがって、半導体素子７内部における配線７０９を不必要に長くする必要がなくなり、配線７０９の寄生インダクタンスを低減することができる。よって、第１トランジスタ７９１のゲート－ソース間のサージ電圧を抑制することができる。
また、本実施形態によると、第１ゲート電極７３と第２ドレイン電極７５とは、半導体素子７内部における配線７０９により電気的に接続されている。したがって、第１ゲート電極７３と第２ドレイン電極７５とがボンディングワイヤ９などによって半導体素子７外部で接続されている場合と比較して、第２トランジスタ７９２によるクランプ用の電流経路の寄生インダクタンスを低減することができる。よって、第１トランジスタ７９１のゲート－ソース間のサージ電圧を抑制することができる。
また、本実施形態によると、第２トランジスタ７９２のドレイン－ソース間の耐電圧は、第１トランジスタ７９１のドレイン－ソース間の耐電圧に比べて小さいので、距離Ｌ２を距離Ｌ１に比べて小さくして、半導体素子７の素子主面７ａにおける第２トランジスタ７９２の領域を、第１トランジスタ７９１の領域に比べて小さくしている。これにより、半導体素子７内部における配線７０９を不必要に長くする必要がなくなり、配線７０９の寄生インダクタンスを低減することができる。よって、第１トランジスタ７９１のドレイン－ソース間のサージ電圧、および、ゲート－ソース間のサージ電圧を抑制することができる。
また、本実施形態によると、第１リード１と第２リード２との第１離間距離Ｄ１は、第１リード１とリード３～６との第２離間距離Ｄ２より大きい。したがって、より高い電圧が印加される第１リード１と第２リード２との間の絶縁耐力を大きくできる。
また、本実施形態によると、半導体装置Ａ１は、第１リード１とは別に、第３ソース電極７７を介して第１ソース電極７１に接続された第６リード６を備えている。これにより、半導体装置Ａ１は、スイッチングの対象である主電流が流れるソース端子（第１リード１）とは別に、主電流が流れず、ソース電極（第１ソース電極７１）の電位を検出するためのソースセンス端子（第６リード６）を備えることができる。
なお、本実施形態では、半導体素子７を構成する第１トランジスタ７９１および第２トランジスタ７９２がノーマリオフ動作のトランジスタである場合について説明したが、これに限られない。第１トランジスタ７９１または第２トランジスタ７９２は、ノーマリオン動作のトランジスタであってもよい。ただし、ＨＥＭＴの特性を利用するためには、ノーマリオフ動作であることが望ましい。
また、本実施形態では、第１リード１の連結部端面１２３と、第２リード２の端子部端面２２３および連結部端面２３３と、第３リード３の端子部端面３２３および連結部端面３３３と、第４リード４の端子部端面４２３および連結部端面４３３と、第５リード５の端子部端面５２３と、第６リード６の端子部端面６２３とが、封止樹脂８の樹脂側面８３と互いに面一である場合について説明したが、これに限られない。これらの各端面は、樹脂側面８３から突出していてもよいし、樹脂側面８３から凹んでいてもよい。また、これらの各端面は、平坦であってもよいし、湾曲していてもよいし、凹凸が形成されていてもよい。また、これらの各端面の形状も限定されない。
〔第２実施形態〕
図８に基づき、本開示の第２実施形態にかかる半導体装置Ａ２について説明する。図８において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図８は、半導体装置Ａ２を示す平面図である。図８においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。
本実施形態にかかる半導体装置Ａ２は、第１トランジスタ７９１と第２トランジスタ７９２とが異なる半導体素子として形成されている点で、半導体装置Ａ１と異なる。
半導体装置Ａ２は、半導体素子７に代えて、第１半導体素子７１０および第２半導体素子７２０を備えている。第１半導体素子７１０が第１トランジスタ７９１を構成する半導体素子であり、第２半導体素子７２０が第２トランジスタ７９２を構成する半導体素子である。第１半導体素子７１０および第２半導体素子７２０は、第１リード１の搭載部主面１１１に、ｘ方向に並んで配置されている。ｘ方向において、第１半導体素子７１０は第３リード３に近い側（図８において右側）に配置され、第２半導体素子７２０は、第４リード４に近い側（図８において左側）に配置されている。
第１半導体素子７１０は、窒化物半導体を用いた半導体素子であり、本実施形態では、窒化ガリウム（ＧａＮ）が用いられたＨＥＭＴである。第１半導体素子７１０は、素子主面７１０ａ、第１ソース電極７１１、第１ドレイン電極７１２、第１ゲート電極７１３、および第３ゲート電極７１４を備えている。素子主面７１０ａは、半導体素子７の素子主面７ａと同様の面であり、第１リード１とは反対側を向き、第１ソース電極７１１、第１ドレイン電極７１２、第１ゲート電極７１３、および第３ゲート電極７１４が配置されている。
本実施形態では、第１ソース電極７１１は、半導体素子７の第１ソース電極７１および第３ソース電極７７に相当する電極であり、図８における左下側に配置され、ボンディングワイヤ９によって第１リード１および第６リード６に電気的に接続されている。第１ドレイン電極７１２は、半導体素子７の第１ドレイン電極７２に相当する電極であり、図８における右上側に配置され、ボンディングワイヤ９によって第２リード２に電気的に接続されている。第１ゲート電極７１３は、半導体素子７の第１ゲート電極７３に相当する電極であり、図８における右下側に配置され、ボンディングワイヤ９によって第３リード３に電気的に接続されている。第３ゲート電極７１４は、第１半導体素子７１０内部で第１ゲート電極７１３に電気的に接続し、図８における左上側に配置され、ボンディングワイヤ９によって第２半導体素子７２０の第２ドレイン電極７２２（後述）に電気的に接続されている。なお、第１ソース電極７１１、第１ドレイン電極７１２、第１ゲート電極７１３、および第３ゲート電極７１４の配置のレイアウトは、これに限定されない。
第２半導体素子７２０は、窒化物半導体を用いた半導体素子であり、本実施形態では、窒化ガリウム（ＧａＮ）が用いられたＨＥＭＴである。第２半導体素子７２０は、素子主面７２０ａ、第２ソース電極７２１、第２ドレイン電極７２２、および第２ゲート電極７２３を備えている。素子主面７２０ａは、半導体素子７の素子主面７ａと同様の面であり、第１リード１とは反対側を向き、第２ソース電極７２１、第２ドレイン電極７２２、および第２ゲート電極７２３が配置されている。
本実施形態では、第２ソース電極７２１は、半導体素子７の第２ソース電極７４に相当する電極であり、図８における右下側に配置され、ボンディングワイヤ９によって第５リード５に電気的に接続されている。第２ゲート電極７２３は、半導体素子７の第２ゲート電極７６に相当する電極であり、図８における左下側に配置され、ボンディングワイヤ９によって第４リード４に電気的に接続されている。第２ドレイン電極７２２は、半導体素子７の配線７０９ｄ（第２ドレイン電極７５）に相当する配線が接続する電極である。第２ドレイン電極７２２は、図８における上側に配置され、ボンディングワイヤ９によって第１半導体素子７１０の第３ゲート電極７１４に電気的に接続されている。なお、第２ソース電極７２１、第２ドレイン電極７２２、および第２ゲート電極７２３の配置のレイアウトは、これに限定されない。
本実施形態においても、第１トランジスタ７９１（第１半導体素子７１０）のゲート－ソース間に、クランプ用の第２トランジスタ７９２（第２半導体素子７２０）が接続されている。第１トランジスタ７９１がオフの間、第２トランジスタ７９２をオンにすることで、第１トランジスタ７９１のゲート-ソース間の電圧変動を抑制することができる。また、第１ソース電極７１１と第２ソース電極７２１とは電気的に接続されていないので、第１ソース電極７１１と第２ソース電極７２１とを異なる電位にすることができる。したがって、第２ソース電極７２１を第１ソース電極７１１より低い電位にして、第１トランジスタ７９１のゲート-ソース間の電圧の基準を負電圧にすることができる。これにより、第１トランジスタ７９１のドレイン-ソース間電圧が急激に上昇して、ゲート-ソース間の電圧が変動しても、ゲートしきい値を超えることが抑制される。よって、ゲートしきい値が低い場合でも、ドレイン-ソース間電圧の急激な上昇に基づく誤点弧をより抑制することができる。
また、本実施形態によると、第１ドレイン電極７１２は、ｙ方向において、第２リード２側（図８における上側）に配置されている。したがって、第１ドレイン電極７１２と第２リード２とに接続するボンディングワイヤ９を短くすることができる。また、図８における右側に配置された第１半導体素子７１０の素子主面７１０ａの右下側に第１ゲート電極７１３が配置され、左下側に第１ソース電極７１１が配置されている。また、図８における左側に配置された第２半導体素子７２０の素子主面７２０ａの右下側に第２ソース電極７２１が配置され、左下側に第２ゲート電極７２３が配置されている。したがって、第１ゲート電極７１３と第３リード３、第１ソース電極７１１と第６リード６、第２ソース電極７２１と第５リード５、および、第２ゲート電極７２３と第４リード４をそれぞれ接続するボンディングワイヤ９をできるだけ短くすることができる。これらにより、各ボンディングワイヤ９の寄生インダクタンスを低減することができる。よって、第１トランジスタ７９１のドレイン－ソース間のサージ電圧、および、ゲート－ソース間のサージ電圧を抑制することができる。
また、本実施形態によると、第１半導体素子７１０の素子主面７１０ａの図８における左上側に第３ゲート電極７１４が配置され、第２半導体素子７２０の素子主面７２０ａの図８における上側に第２ドレイン電極７２２が配置されている。したがって、第３ゲート電極７１４と第２ドレイン電極７２２とを接続するボンディングワイヤ９をできるだけ短くすることができる。これにより、ボンディングワイヤ９の寄生インダクタンスを低減することができる。よって、第１トランジスタ７９１のゲート－ソース間のサージ電圧を抑制することができる。
〔第３実施形態〕
図９に基づき、本開示の第３実施形態にかかる半導体装置Ａ３について説明する。図９において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図９は、半導体装置Ａ３を示す平面図である。図９においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。
本実施形態にかかる半導体装置Ａ３は、コンデンサ９５を内部に備えている点で、半導体装置Ａ１と異なる。コンデンサ９５は、第１トランジスタ７９１の第３ソース電極７７と、第２トランジスタ７９２の第２ソース電極７４とを異なる電位にするために設けられており、容量がたとえば１０μＦ程度のコンデンサである。コンデンサ９５の一方の端子は、第５リード５のワイヤボンディング部主面５１１に接合されており、他方の端子は、第６リード６のワイヤボンディング部主面６１１に接合されている。第５リード５はボンディングワイヤ９によって第２ソース電極７４に接続されており、第６リード６はボンディングワイヤ９によって第３ソース電極７７に接続されている。したがって、コンデンサ９５は、第２ソース電極７４と第３ソース電極７７との間に接続されている。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、半導体装置Ａ３のパッケージ内部にコンデンサ９５が内蔵されているので、パッケージ外部でコンデンサ９５を接続する必要がない。また、パッケージ外部でコンデンサ９５を接続する場合と比較して、第１トランジスタ７９１のゲート－ソース間を短絡させるための電流経路の寄生インダクタンスを低減し、かつ、使用者によって寄生インダクタンスの値が変動することを防ぐことができる。これにより、第１トランジスタ７９１のゲート－ソース間のサージ電圧を安定して抑制することができる。
なお、本実施形態では、コンデンサ９５の一方の端子が第５リード５に接合され、他方の端子が第６リード６に接合されている場合について説明したが、これに限られない。コンデンサ９５の一方の端子が第２ソース電極７４に接合され、他方の端子が第３ソース電極７７に接合されてもよい。この場合、第１トランジスタ７９１のゲート－ソース間を短絡させるための電流経路の寄生インダクタンスをより低減することができる。したがって、第１トランジスタ７９１のゲート－ソース間のサージ電圧をより抑制することができる。また、第３ソース電極７７と第１ソース電極７１とは電気的に接続されているので、コンデンサ９５の他方の端子は、ボンディングワイヤ９によって第１ソース電極７１に接続されている第１リード１に接合されてもよい。また、コンデンサ９５の一方の端子が第２ソース電極７４に接合され、他方の端子が第１ソース電極７１に接合されてもよい。
〔第４実施形態〕
図１０および図１１に基づき、本開示の第４実施形態にかかる半導体装置Ａ４について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１０は、半導体装置Ａ４を示す平面図である。図１０においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図１１は、半導体装置Ａ４が備える半導体素子７を示す模式的な断面図である。
本実施形態にかかる半導体装置Ａ４は、図１０に示すように、第１ソース電極７１と第１リード１とがボンディングワイヤ９によって接続されておらず、図１１に示すように、半導体素子７の内部で導電部７０７と裏面電極７８とが電気的に接続している点で、半導体装置Ａ１と異なる。本実施形態にかかる半導体素子７の基板７０１は、孔７０１ａを有する。孔７０１ａは、ｚ方向視において導電部７０７に重なる位置に配置され、基板７０１の裏面からバッファ層７０２に向かってｚ方向に延び、導電部７０７まで達している。裏面電極７８は、孔７０１ａの内部にも形成されており、導電部７０７に電気的に接続している。裏面電極７８は導電性接合材によって第１リード１に電気的に接続されているので、第１ソース電極７１と第１リード１とがボンディングワイヤ９によって接続されていなくても、第１ソース電極７１から第１リード１に主電流を流すことができる。本実施形態においては、裏面電極７８が、本開示の「第１ソース電極」に相当する。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、第１ソース電極７１と第１リード１とをボンディングワイヤ９で接続する工程を省略でき、ボンディングワイヤ９の使用量を抑制できる。また、第１ソース電極７１と第１リード１とがボンディングワイヤ９によって接続される場合と比較して、寄生インダクタンスを低減することができる。よって、第１トランジスタ７９１のドレイン－ソース間のサージ電圧を抑制することができる。
なお、本実施形態においては、素子主面７ａに第１ソース電極７１が配置されている場合について説明したが、これに限られない。第１ソース電極７１は、素子主面７ａに配置されていなくてもよい。
〔第５実施形態〕
図１２および図１３に基づき、本開示の第５実施形態にかかる半導体装置Ａ５について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１２は、半導体装置Ａ５を示す平面図である。図１２においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図１３は、図１２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。
本実施形態にかかる半導体装置Ａ５は、半導体素子７の各電極と各リード１～６との接続方法が半導体装置Ａ１と異なる。
半導体装置Ａ５は、ボンディングワイヤ９を備えておらず、絶縁シート９１およびめっき層９２を備えている。また、本実施形態にかかる第１リード１の搭載部１１０は、搭載部主面側凹部１１４を有する。搭載部主面側凹部１１４は、搭載部１１０の一部が搭載部主面１１１からｚ方向に凹んだ部分である。搭載部１１０のうち搭載部主面側凹部１１４が位置する部分の厚さ（ｚ方向の寸法）は、搭載部主面１１１が位置する部分の厚さの半分程度である。搭載部主面側凹部１１４は、たとえばハーフエッチング処理により形成される。本実施形態では、半導体素子７は、搭載部主面側凹部１１４の内部に配置されている。また、第１リード１の搭載部裏面１１２から搭載部主面側凹部１１４に配置された半導体素子７の素子主面７ａまでの厚さ（ｚ方向の寸法）は、搭載部裏面１１２から搭載部主面１１１までの厚さ（ｚ方向の寸法）と同程度になっている。
絶縁シート９１は、たとえばポリイミド樹脂製のシートであり、各リード１～６の各主面および素子主面７ａに接するように配置されている。絶縁シート９１は、複数の開口９１ａを備えている。各開口９１ａは、ｚ方向視において、各リード１～６または各電極７１～７４，７６～７７に重なる位置に配置され、絶縁シート９１を貫通している。開口９１ａは、絶縁シート９１が各リード１～６の各主面および素子主面７ａ上に配置された後に、たとえばレーザーによって形成される。めっき層９２は、絶縁シート９１上に形成されており、各開口９１ａ内にも充填されている。めっき層９２によって、各リード１～６が素子主面７ａに配置された所定の電極に、電気的に接続されている。つまり、半導体素子７の各電極と各リード１～６とは、ボンディングワイヤ９に代えて、めっき層９２によって、電気的に接続されている。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、各電極と各リード１～６とをボンディングワイヤ９で接続する必要がない。また、各電極と各リード１～６とがボンディングワイヤ９によって接続されている場合と比較して、寄生インダクタンスを低減することができる。よって、第１トランジスタ７９１のドレイン－ソース間のサージ電圧、および、ゲート－ソース間のサージ電圧を抑制することができる。
なお、図１４に示すように、第１リード１の搭載部１１０が搭載部主面側凹部１１４を有さず、半導体素子７が搭載部主面１１１に配置され、各リード１～６における絶縁シート９１の開口９１ａに重なる位置に、各リード１～６とめっき層９２とに電気的に接続するたとえばＣｕからなる金属スペーサ９３を配置してもよい。また、各電極と各リード１～６とは、ボンディングワイヤ９やめっき層９２に代えて、たとえばＣｕなどの金属板やリードフレームによって電気的に接続されてもよい。
〔第６実施形態〕
図１５および図１６に基づき、本開示の第６実施形態にかかる半導体装置Ａ６について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１５は、半導体装置Ａ６を示す平面図である。図１５においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図１６は、半導体装置Ａ６を示す回路図である。
本実施形態にかかる半導体装置Ａ６は、第３ソース電極７７および第６リード６を備えていない点で、半導体装置Ａ１と異なる。図１５に示すように、本実施形態にかかる第５リード５は、ｘ方向において、第３リード３の近くまで延びており、端子部５２０を２個備えている。なお、第５リード５はそのままで、第１実施形態にかかる半導体装置Ａ１から第６リード６を取り除いたものであってもよい。また、図１６に示すように、駆動信号である電圧信号は、第１トランジスタ７９１のソース端子（Ｓ１）である第１リード１と、第１トランジスタ７９１のゲート端子（Ｇ１）である第３リード３との間に印加され、コンデンサ９５の他方の端子は、第１リード１に接続されている。
本実施形態においても、第１実施形態と同様の効果を奏することができる。
本開示にかかる半導体装置は、先述した実施形態に限定されるものではない。本開示にかかる半導体装置の各部の具体的な構成は、種々に設計変更自在である。
〔付記１〕
窒化物半導体からなる電子走行層、第１ゲート電極、第１ソース電極、および第１ドレイン電極を有する第１トランジスタと、
第２ゲート電極、第２ソース電極、および第２ドレイン電極を有する第２トランジスタと、
を備え、
前記第１ゲート電極と前記第２ドレイン電極とは、電気的に接続されており、
前記第１ソース電極と前記第２ソース電極とは、電気的に接続されていない、
半導体装置。
〔付記２〕
厚さ方向において互いに反対側を向く第１主面および第１裏面を有し、かつ、前記第１ソース電極に電気的に接続された第１リードと、
前記第１リードの少なくとも一部を覆う封止樹脂と、
をさらに備え、
前記第１裏面は、前記封止樹脂から露出している、
付記１に記載の半導体装置。
〔付記３〕
前記第１ドレイン電極に電気的に接続され、かつ、一部が前記封止樹脂から露出している第２リードと、
前記第１ゲート電極に電気的に接続され、かつ、一部が前記封止樹脂から露出している第３リードと、
前記第２ゲート電極に電気的に接続され、かつ、一部が前記封止樹脂から露出している第４リードと、
前記第２ソース電極に電気的に接続され、かつ、一部が前記封止樹脂から露出している第５リードと、
をさらに備える、
付記２に記載の半導体装置。
〔付記４〕
前記厚さ方向視において、前記第２リードと、前記第３リード、前記第４リード、および前記第５リードとは、前記第１リードを挟んで互いに反対側に配置されている、
付記３に記載の半導体装置。
〔付記２〕
前記第４リードと前記第５リードとは隣接して配置されている、
付記４に記載の半導体装置。
〔付記５〕
前記第１トランジスタは、前記第１ソース電極と電気的に接続されている第３ソース電極をさらに有し、
前記第３ソース電極に電気的に接続され、かつ、一部が前記封止樹脂から露出している第６リードをさらに備え、
前記厚さ方向視において、前記第６リードは、前記第１リードに対して、前記第３リードと同じ側に配置されている、
付記４または５に記載の半導体装置。
〔付記７〕
前記第３リードと前記第６リードとは隣接して配置されている、
付記６に記載の半導体装置。
〔付記８〕
前記第１トランジスタと前記第２トランジスタとは、１個の半導体素子にモノリシック集積されており、
前記第１ゲート電極と前記第２ドレイン電極とは、当該半導体素子の内部で電気的に接続されている、
付記６または７に記載の半導体装置。
〔付記９〕
前記半導体素子は、前記厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、
前記素子裏面は、前記第１主面に接合され、
前記第１ゲート電極、前記第１ソース電極、前記第１ドレイン電極、前記第２ゲート電極、前記第２ソース電極、および前記第３ソース電極は、前記素子主面に配置され、
前記第１ドレイン電極と、前記第１ゲート電極、前記第２ゲート電極、前記第２ソース電極、および前記第３ソース電極とは、前記第１ソース電極を挟んで互いに反対側に配置されている、
付記８に記載の半導体装置。
〔付記１０〕
前記第１ドレイン電極は、前記第１ソース電極に対して前記第２リード側に配置され、
前記第３リード、前記第６リード、前記第５リード、および前記第４リードは、前記厚さ方向に直交する第１方向に沿って、この順に配置されており、
前記第１ゲート電極、前記第３ソース電極、前記第２ソース電極、および前記第２ゲート電極は、前記第１方向に沿って、この順に配置されている、
付記９に記載の半導体装置。
〔付記１１〕
前記半導体素子は、前記厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、
前記素子裏面は、前記第１主面に接合され、
前記第１ゲート電極、前記第１ドレイン電極、前記第２ゲート電極、前記第２ソース電極、および前記第３ソース電極は、前記素子主面に配置され、
前記第１ソース電極は、前記素子裏面に配置されている、
付記８に記載の半導体装置。
〔付記１２〕
前記第１トランジスタは、第１半導体素子として形成され、
前記第２トランジスタは、第２半導体素子として形成されている、
付記６または７に記載の半導体装置。
〔付記１３〕
前記第１トランジスタは、前記第１半導体素子の内部で前記第１ゲート電極と電気的に接続されており、かつ、前記第１ゲート電極より前記第２半導体素子の近くに配置されている第３ゲート電極をさらに有し、
前記第３ゲート電極と前記第２ドレイン電極とが電気的に接続されている、
付記１２に記載の半導体装置。
〔付記１４〕
前記第３ゲート電極と前記第２ドレイン電極とに接続するボンディングワイヤをさらに備える、
付記１３に記載の半導体装置。
〔付記１５〕
前記第２トランジスタの前記第２ドレイン電極と前記第２ソース電極との間の耐電圧は、前記第１トランジスタの前記第１ドレイン電極と前記第１ソース電極との間の耐電圧より小さい、
付記１ないし１４のいずれかに記載の半導体装置。
〔付記１６〕
前記厚さ方向視において、前記第１リードと前記第２リードとの第１離間距離は、前記第１リードと前記第３リードとの第２離間距離より大きい、
付記３ないし１４のいずれかに記載の半導体装置。
〔付記１７〕
前記第２ソース電極と前記第３ソース電極との間に接続されたコンデンサをさらに備える、
付記６ないし１４のいずれかに記載の半導体装置。
〔付記１８〕
前記第１トランジスタは、ノーマリオフ動作のトランジスタである、
付記１ないし１７のいずれかに記載の半導体装置。
Ａ１～Ａ６：半導体装置
１ ：第１リード
１１０ ：搭載部
１１１ ：搭載部主面
１１２ ：搭載部裏面
１１３ ：搭載部裏面側凹部
１１４ ：搭載部主面側凹部
１２０ ：連結部
１２１ ：連結部主面
１２２ ：連結部裏面
１２３ ：連結部端面
２ ：第２リード
２１０ ：ワイヤボンディング部
２１１ ：ワイヤボンディング部主面
２１２ ：ワイヤボンディング部裏面
２１３ ：ワイヤボンディング部裏面側凹部
２２０ ：端子部
２２１ ：端子部主面
２２２ ：端子部裏面
２２３ ：端子部端面
２３０ ：連結部
２３１ ：連結部主面
２３２ ：連結部裏面
２３３ ：連結部端面
３ ：第３リード
３１０ ：ワイヤボンディング部
３１１ ：ワイヤボンディング部主面
３１２ ：ワイヤボンディング部裏面
３１３ ：ワイヤボンディング部裏面側凹部
３２０ ：端子部
３２１ ：端子部主面
３２２ ：端子部裏面
３２３ ：端子部端面
３３０ ：連結部
３３１ ：連結部主面
３３２ ：連結部裏面
３３３ ：連結部端面
４ ：第４リード
４１０ ：ワイヤボンディング部
４１１ ：ワイヤボンディング部主面
４１２ ：ワイヤボンディング部裏面
４１３ ：ワイヤボンディング部裏面側凹部
４２０ ：端子部
４２１ ：端子部主面
４２２ ：端子部裏面
４２３ ：端子部端面
４３０ ：連結部
４３１ ：連結部主面
４３２ ：連結部裏面
４３３ ：連結部端面
５ ：第５リード
５１０ ：ワイヤボンディング部
５１１ ：ワイヤボンディング部主面
５１２ ：ワイヤボンディング部裏面
５１３ ：ワイヤボンディング部裏面側凹部
５２０ ：端子部
５２１ ：端子部主面
５２２ ：端子部裏面
５２３ ：端子部端面
６ ：第６リード
６１０ ：ワイヤボンディング部
６１１ ：ワイヤボンディング部主面
６１２ ：ワイヤボンディング部裏面
６１３ ：ワイヤボンディング部裏面側凹部
６２０ ：端子部
６２１ ：端子部主面
６２２ ：端子部裏面
６２３ ：端子部端面
７ ：半導体素子
７９１ ：第１トランジスタ
７９２ ：第２トランジスタ
７１ ：第１ソース電極
７２ ：第１ドレイン電極
７３ ：第１ゲート電極
７４ ：第２ソース電極
７５ ：第２ドレイン電極
７６ ：第２ゲート電極
７７ ：第３ソース電極
７８ ：裏面電極
７０ ：素子本体
７ａ ：素子主面
７ｂ ：素子裏面
７０１ ：基板
７０１ａ ：孔
７０２ ：バッファ層
７０３ ：第１窒化物半導体層
７０４ ：第２窒化物半導体層
７０５ ：第３窒化物半導体層
７０６ ：保護膜
７０７ ：導電部
７０８ ：絶縁部
７０９，７０９ａ～７０９ｆ：配線
７１０ ：第１半導体素子
７１０ａ ：素子主面
７１１ ：第１ソース電極
７１２ ：第１ドレイン電極
７１３ ：第１ゲート電極
７１４ ：第３ゲート電極
７２０ ：第２半導体素子
７２０ａ ：素子主面
７２１ ：第２ソース電極
７２２ ：第２ドレイン電極
７２３ ：第２ゲート電極
８ ：封止樹脂
８１ ：樹脂主面
８２ ：樹脂裏面
８３ ：樹脂側面
９ ：ボンディングワイヤ
９１ ：絶縁シート
９１ａ ：開口
９２ ：めっき層
９３ ：金属スペーサ
９５ ：コンデンサ

Claims (17)

  1. 窒化物半導体からなる電子走行層、第１ゲート電極、第１ソース電極、および第１ドレイン電極を有する第１トランジスタと、
    第２ゲート電極、第２ソース電極、および第２ドレイン電極を有する第２トランジスタと、
    厚さ方向において互いに反対側を向く第１主面および第１裏面を有し、かつ、前記第１ソース電極に電気的に接続された第１リードと、
    前記第１リードの少なくとも一部を覆う封止樹脂と、
    を備え、
    前記第１ゲート電極と前記第２ドレイン電極とは、電気的に接続されており、
    前記第１ソース電極と前記第２ソース電極とは、電気的に接続されておらず、
    前記第１裏面は、前記封止樹脂から露出している、
    半導体装置。
  2. 前記第１ドレイン電極に電気的に接続され、かつ、一部が前記封止樹脂から露出している第２リードと、
    前記第１ゲート電極に電気的に接続され、かつ、一部が前記封止樹脂から露出している第３リードと、
    前記第２ゲート電極に電気的に接続され、かつ、一部が前記封止樹脂から露出している第４リードと、
    前記第２ソース電極に電気的に接続され、かつ、一部が前記封止樹脂から露出している第５リードと、
    をさらに備える、
    請求項１に記載の半導体装置。
  3. 前記厚さ方向に視て、前記第２リードと、前記第３リード、前記第４リード、および前記第５リードとは、前記第１リードを挟んで互いに反対側に配置されている、
    請求項２に記載の半導体装置。
  4. 前記第４リードと前記第５リードとは隣接して配置されている、
    請求項３に記載の半導体装置。
  5. 前記第１トランジスタは、前記第１ソース電極と電気的に接続されている第３ソース電極をさらに有し、
    前記第３ソース電極に電気的に接続され、かつ、一部が前記封止樹脂から露出している第６リードをさらに備え、
    前記厚さ方向に視て、前記第６リードは、前記第１リードに対して、前記第３リードと同じ側に配置されている、
    請求項３または４に記載の半導体装置。
  6. 前記第３リードと前記第６リードとは隣接して配置されている、
    請求項５に記載の半導体装置。
  7. 前記第１トランジスタと前記第２トランジスタとは、１個の半導体素子にモノリシック集積されており、
    前記第１ゲート電極と前記第２ドレイン電極とは、当該半導体素子の内部で電気的に接 続されている、
    請求項５または６に記載の半導体装置。
  8. 前記半導体素子は、前記厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、
    前記素子裏面は、前記第１主面に接合され、
    前記第１ゲート電極、前記第１ソース電極、前記第１ドレイン電極、前記第２ゲート電極、前記第２ソース電極、および前記第３ソース電極は、前記素子主面に配置され、
    前記第１ドレイン電極と、前記第１ゲート電極、前記第２ゲート電極、前記第２ソース電極、および前記第３ソース電極とは、前記第１ソース電極を挟んで互いに反対側に配置されている、
    請求項７に記載の半導体装置。
  9. 前記第１ドレイン電極は、前記第１ソース電極に対して前記第２リード側に配置され、
    前記第３リード、前記第６リード、前記第５リード、および前記第４リードは、前記厚さ方向に直交する第１方向に沿って、この順に配置されており、
    前記第１ゲート電極、前記第３ソース電極、前記第２ソース電極、および前記第２ゲート電極は、前記第１方向に沿って、この順に配置されている、
    請求項８に記載の半導体装置。
  10. 前記半導体素子は、前記厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、
    前記素子裏面は、前記第１主面に接合され、
    前記第１ゲート電極、前記第１ドレイン電極、前記第２ゲート電極、前記第２ソース電極、および前記第３ソース電極は、前記素子主面に配置され、
    前記第１ソース電極は、前記素子裏面に配置されている、
    請求項７に記載の半導体装置。
  11. 前記第１トランジスタは、第１半導体素子として形成され、
    前記第２トランジスタは、第２半導体素子として形成されている、
    請求項５または６に記載の半導体装置。
  12. 前記第１トランジスタは、前記第１半導体素子の内部で前記第１ゲート電極と電気的に接続されており、かつ、前記第１ゲート電極より前記第２半導体素子の近くに配置されている第３ゲート電極をさらに有し、
    前記第３ゲート電極と前記第２ドレイン電極とが電気的に接続されている、
    請求項１１に記載の半導体装置。
  13. 前記第３ゲート電極と前記第２ドレイン電極とに接続するボンディングワイヤをさらに備える、
    請求項１２に記載の半導体装置。
  14. 前記第２トランジスタの前記第２ドレイン電極と前記第２ソース電極との間の耐電圧は、前記第１トランジスタの前記第１ドレイン電極と前記第１ソース電極との間の耐電圧より小さい、
    請求項１ないし１３のいずれかに記載の半導体装置。
  15. 前記厚さ方向に視て、前記第１リードと前記第２リードとの第１離間距離は、前記第１リードと前記第３リードとの第２離間距離より大きい、
    請求項２ないし１３のいずれかに記載の半導体装置。
  16. 前記第２ソース電極と前記第３ソース電極との間に接続されたコンデンサをさらに備える、
    請求項５ないし１３のいずれかに記載の半導体装置。
  17. 前記第１トランジスタは、ノーマリオフ動作のトランジスタである、
    請求項１ないし１６のいずれかに記載の半導体装置。
JP2019092622A 2019-05-16 2019-05-16 半導体装置 Active JP7368054B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019092622A JP7368054B2 (ja) 2019-05-16 2019-05-16 半導体装置
US16/868,886 US11444009B2 (en) 2019-05-16 2020-05-07 Semiconductor device
US17/882,274 US11817376B2 (en) 2019-05-16 2022-08-05 Semiconductor device
US18/481,843 US20240030110A1 (en) 2019-05-16 2023-10-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019092622A JP7368054B2 (ja) 2019-05-16 2019-05-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2020188177A JP2020188177A (ja) 2020-11-19
JP7368054B2 true JP7368054B2 (ja) 2023-10-24

Family

ID=73222497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019092622A Active JP7368054B2 (ja) 2019-05-16 2019-05-16 半導体装置

Country Status (2)

Country Link
US (3) US11444009B2 (ja)
JP (1) JP7368054B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7426786B2 (ja) * 2019-05-30 2024-02-02 ローム株式会社 窒化物半導体装置
US11848333B2 (en) * 2021-08-24 2023-12-19 Innolux Corporation Electronic device
CN118591886A (zh) * 2022-01-28 2024-09-03 罗姆股份有限公司 半导体模块和半导体组件
CN118591889A (zh) * 2022-01-28 2024-09-03 罗姆股份有限公司 半导体装置和半导体模块
WO2024034359A1 (ja) * 2022-08-10 2024-02-15 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165749A (ja) 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
WO2015099030A1 (ja) 2013-12-26 2015-07-02 ローム株式会社 パワー回路およびパワーモジュール
WO2018186353A1 (ja) 2017-04-05 2018-10-11 ローム株式会社 パワーモジュール
WO2019053905A1 (ja) 2017-09-15 2019-03-21 サンケン電気株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299641B2 (en) * 2012-08-10 2016-03-29 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
US9917578B2 (en) * 2016-02-19 2018-03-13 Infineon Technologies Austria Ag Active gate-source capacitance clamp for normally-off HEMT

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165749A (ja) 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
WO2015099030A1 (ja) 2013-12-26 2015-07-02 ローム株式会社 パワー回路およびパワーモジュール
WO2018186353A1 (ja) 2017-04-05 2018-10-11 ローム株式会社 パワーモジュール
WO2019053905A1 (ja) 2017-09-15 2019-03-21 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP2020188177A (ja) 2020-11-19
US20200365495A1 (en) 2020-11-19
US20220375835A1 (en) 2022-11-24
US11817376B2 (en) 2023-11-14
US20240030110A1 (en) 2024-01-25
US11444009B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
JP7368054B2 (ja) 半導体装置
US11955411B2 (en) Semiconductor device
US10535625B2 (en) Semiconductor device with first and second transistors and support part
CN101950744B (zh) 半导体器件
JP6701641B2 (ja) 半導体モジュール
EP3605594B1 (en) Bidirectional switch and bidirectional switch device comprising same
WO2022075003A1 (ja) 半導体装置
US20230361006A1 (en) Semiconductor device
JP7562529B2 (ja) 半導体装置
US11711887B2 (en) Substrate structure
WO2023145316A1 (ja) 半導体装置および半導体モジュール
WO2023145317A1 (ja) 半導体モジュールおよび半導体ユニット
US11842949B2 (en) Semiconductor device
JP6996332B2 (ja) 半導体モジュール
JP6274380B1 (ja) 半導体モジュール
JP2021034432A (ja) 半導体装置
JPWO2023145316A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231006

R150 Certificate of patent or registration of utility model

Ref document number: 7368054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150