JP7562529B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7562529B2
JP7562529B2 JP2021529962A JP2021529962A JP7562529B2 JP 7562529 B2 JP7562529 B2 JP 7562529B2 JP 2021529962 A JP2021529962 A JP 2021529962A JP 2021529962 A JP2021529962 A JP 2021529962A JP 7562529 B2 JP7562529 B2 JP 7562529B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
resin
back surface
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021529962A
Other languages
English (en)
Other versions
JPWO2021002225A1 (ja
Inventor
稔 阿久津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2021002225A1 publication Critical patent/JPWO2021002225A1/ja
Application granted granted Critical
Publication of JP7562529B2 publication Critical patent/JP7562529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本開示は、半導体装置に関する。
窒化ガリウム（ＧａＮ）などのＩＩＩ－Ｖ族窒化物半導体（以下では、「窒化物半導体」と記載する場合がある）を用いたＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）である半導体素子が開発されている。ＨＥＭＴをパッケージ化した半導体装置が、特許文献１に開示されている。
当該半導体装置は、半導体素子が搭載され、ソース電極に導通したソース用リード、ドレイン電極に導通したドレイン用リード、ゲート電極に導通したゲート用リード、および、半導体素子と各リードを覆う封止樹脂を備えている。各リードの一部は、それぞれ封止樹脂から露出して、回路基板に実装するための端子になっている。当該半導体装置においては、スイッチングの対象である主電流が、ドレイン用リードから入力されてドレイン電極に流れ、ＨＥＭＴ内をドレイン電極からソース電極に流れ、ソース電極からソース用リードに流れて出力される。この電流経路の長さに応じて、インダクタンスが増加する。当該インダクタンスは、半導体装置のスイッチング性能に影響を及ぼす可能性がある。
特開２０１５－８４３１号公報
上記した事情に鑑み、本開示は、インダクタンスを低減できる半導体装置を提供することを一の課題とする。
本開示によって提供される半導体装置は、窒化物半導体からなる電子走行層と、厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子主面に配置されたゲート電極、ソース電極、およびドレイン電極と、を有する半導体素子と、前記ドレイン電極が接合されている第１リードと、前記ソース電極が接合されている第２リードと、前記第２リードに接続し、かつ、前記素子裏面側に、前記厚さ方向視において前記半導体素子に重なるように配置されている接続リードとを備え、前記接続リードにはスイッチングの対象である主電流が流れる。
本開示によれば、主電流が第１リードから入力されてドレイン電極に流れ、半導体素子内をドレイン電極からソース電極に流れ、ソース電極から第２リードに流れ、第２リードから接続リードを流れる。ドレイン電極が第１リードに接合され、ソース電極が第２リードに接合されているので、ボンディングワイヤで接続された場合と比較して、インダクタンスは低減される。また、接続リードは、素子裏面側に半導体素子に重なるように配置されており、第１リードから第２リードまでの電流経路とは反対方向に主電流が流れる。第１リードから第２リードまでの電流経路を流れる主電流により発生する磁場と、接続リードを流れる主電流により発生する磁場とが打ち消し合うので、発生するインダクタンスは低減される。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
第１実施形態にかかる半導体装置を示す斜視図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の右側面図である。 図１のＶＩＩ－ＶＩＩ線に沿う断面図である。 半導体素子を示す平面図である。 半導体素子を示す模式的な断面図である。 第２実施形態にかかる半導体装置を示す断面図である。 第３実施形態にかかる半導体装置を示す断面図である。 第４実施形態にかかる半導体装置を示す断面図である。 第５実施形態にかかる半導体装置を示す断面図である。 第５実施形態にかかる半導体装置を示す正面図である。 第６実施形態にかかる半導体装置を示す断面図である。 第７実施形態にかかる半導体装置を示す平面図である。 第７実施形態にかかる半導体装置を示す右側面図である。 第８実施形態にかかる半導体装置を示す平面図である。 第９実施形態にかかる半導体装置を示す平面図である。 第１０実施形態にかかる半導体装置を示す平面図である。 第１１実施形態にかかる半導体装置を示す底面図である。 第１２実施形態にかかる半導体装置を示す底面図である。
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
図１～図９に基づき、本開示の第１実施形態にかかる半導体装置Ａ１について説明する。半導体装置Ａ１は、複数のリード１～５、接続リード６、半導体素子７、および封止樹脂８を備えている。
図１は、半導体装置Ａ１を示す斜視図である。図２および図３は、半導体装置Ａ１を示す平面図である。図２においては、理解の便宜上、封止樹脂８および接続リード６を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図３においては、さらに半導体素子７を透過している。図４は、半導体装置Ａ１を示す正面図である。図５は、半導体装置Ａ１を示す底面図である。図６は、半導体装置Ａ１を示す右側面図である。図７は、図１のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、半導体素子７を示す平面図である。図９は、半導体素子７を示す模式的な断面図である。
これらの図に示す半導体装置Ａ１は、様々な機器の回路基板に表面実装される装置である。半導体装置Ａ１の厚さ方向視の形状は矩形状である。説明の便宜上、半導体装置Ａ１の厚さ方向をｚ方向とし、ｚ方向に直交する半導体装置Ａ１の一方の辺に沿う方向（図２における左右方向）をｘ方向、ｚ方向およびｘ方向に直交する方向（図２における上下方向）をｙ方向とする。ｚ方向が本開示の「厚さ方向」に相当する。半導体装置Ａ１の大きさは特に限定されず、本実施形態においては、たとえばｘ方向寸法が１～１０ｍｍ程度、ｙ方向寸法が１～２０ｍｍ程度、ｚ方向寸法が０．３～３ｍｍ程度である。
複数のリード１～５は、半導体素子７を支持するとともに、半導体素子７と導通している。リード１～５は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。本実施形態においては、リード１～５が、Ｃｕからなる場合を例に説明する。リード１～５の厚さは、たとえば０．０８～１ｍｍであり、本実施形態においては０．５ｍｍ程度である。リード１～５は、たとえば、金属板にエッチング加工を施すことで形成されている。なお、リード１～５は、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されてもよい。以降の説明においては、リード１～５を個別に説明する場合は、第１リード１、第２リード２、第３リード３、第４リード４、および第５リード５と記載する。なお、まとめて示す場合は、リード１～５のように記載する。
図３に示すように、第１リード１は、半導体装置Ａ１のｙ方向の略中央に配置され、ｘ方向の全体に広がっている。第２リード２と第３リード３とは、ｙ方向において、第１リード１を挟んで互いに反対側に、それぞれ第１リード１から離間して配置されている。第２リード２は、ｙ方向の一方側（図３においては下側）の端部であり、かつ、ｘ方向の略中央に配置されている。第３リード３は、ｙ方向の他方側（図３においては上側）の端部に配置され、ｘ方向の全体に広がっている。第４リード４および第５リード５は、ｙ方向において、第１リード１に対して第２リード２と同じ側（図３においては下側）に、それぞれ第１リード１から離間して配置されている。つまり、ｚ方向視において、第３リード３と、第２リード２、第４リード４、および第５リード５とは、第１リード１を挟んで互いに反対側に配置されている。また、第４リード４および第５リード５は、ｘ方向において、第２リード２を挟んで互いに反対側に、それぞれ第２リード２から離間して配置されている。第４リード４は、ｙ方向の一方側の端部であり、かつ、ｘ方向の一方側（図３においては左側）の端部に配置されている。第５リード５は、ｙ方向の一方側の端部であり、かつ、ｘ方向の他方側（図３においては右側）の端部に配置されている。第１リード１は、ｚ方向視寸法が、他のリード２～５に比べて大きい。ｚ方向視寸法は、第３リード３、第２リード２の順に小さくなり、第４リード４および第５リード５が同程度であって最小である。
第１リード１は、端子部１１０、連結部１２０、および延出部１３０を備えている。
端子部１１０は、ｚ方向視において、ｘ方向に長い矩形状である。端子部１１０は、端子部主面１１１および端子部裏面１１２を有する。端子部主面１１１および端子部裏面１１２は、ｚ方向において互いに反対側を向いている。端子部主面１１１は、図４、図６および図７の上方を向く面である。端子部主面１１１は、半導体素子７の一部が接合される面である。端子部裏面１１２は、図４、図６および図７の下方を向く面である。端子部裏面１１２は、封止樹脂８から露出して、裏面端子になる。なお、端子部１１０は、端子部１１０の一部が端子部裏面１１２からｚ方向に凹んだ裏面側凹部を、たとえばハーフエッチング処理により形成されてもよい。
連結部１２０は、端子部１１０に繋がっており、ｚ方向視矩形状である。連結部１２０は、端子部１１０のｘ方向の一方端面に１個配置されている。また、連結部１２０は、端子部１１０のｘ方向の他方端面にも１個配置されている。つまり、連結部１２０は、合計２個配置されている。各連結部１２０は、連結部主面１２１、連結部裏面１２２、および連結部端面１２３を有する。連結部主面１２１および連結部裏面１２２は、ｚ方向において互いに反対側を向いている。連結部主面１２１は、図４、図６および図７の上方を向く面である。連結部主面１２１と端子部主面１１１とは、面一になっている。連結部裏面１２２は、図４、図６および図７の下方を向く面である。連結部１２０の厚さ（ｚ方向の寸法）は、端子部１１０の厚さの半分同程度である。連結部１２０は、たとえばハーフエッチング処理により形成される。連結部端面１２３は、連結部主面１２１および連結部裏面１２２を繋ぐ面であり、ｘ方向外側を向いている。連結部端面１２３は、封止樹脂８から露出している（図１および図６参照）。
延出部１３０は、端子部１１０に繋がっており、ｚ方向視においてｙ方向に長い矩形状である。延出部１３０は、端子部１１０のｙ方向の一方端面（図３における下方の端面）から、ｙ方向に延びている。つまり、延出部１３０は、端子部１１０から第２リード２側に向かって延びている。本実施形態では、延出部１３０は、ｘ方向に等間隔で並んで、３個配置されている。つまり、第１リード１は、ｚ方向視において、全体として櫛歯状に形成されている。各延出部１３０は、延出部主面１３１および延出部裏面１３２を有する。延出部主面１３１および延出部裏面１３２は、ｚ方向において互いに反対側を向いている。延出部主面１３１は、図４、図６および図７の上方を向く面である。延出部主面１３１は、半導体素子７の一部が接合される面である。延出部主面１３１と端子部主面１１１とは、面一になっている。したがって、端子部主面１１１、連結部主面１２１、および延出部主面１３１は、面一の一体となった面になっている（図３参照）。延出部裏面１３２は、図４、図６および図７の下方を向く面である。延出部１３０の厚さ（ｚ方向の寸法）は、端子部１１０の厚さの半分同程度である。延出部１３０は、たとえばハーフエッチング処理により形成される。延出部１３０は、全体が封止樹脂８に覆われており、封止樹脂８から露出していない。延出部１３０が、本開示の「第１延出部」に相当する。
第２リード２は、支持部２１０および延出部２３０を備えている。
支持部２１０は、ｚ方向視において、ｘ方向に長い矩形状である。支持部２１０は、支持部主面２１１、支持部裏面２１２、および支持部端面２１３を有する。支持部主面２１１および支持部裏面２１２は、ｚ方向において互いに反対側を向いている。支持部主面２１１は、図４、図６および図７の上方を向く面である。支持部主面２１１は、半導体素子７の一部が接合される面である。支持部裏面２１２は、図４、図６および図７の下方を向く面である。支持部２１０の厚さ（ｚ方向の寸法）は、第１リード１の端子部１１０の厚さの半分同程度である。支持部２１０は、たとえばハーフエッチング処理により形成される。支持部主面２１１および支持部裏面２１２は、封止樹脂８から露出していない。支持部端面２１３は、支持部主面２１１および支持部裏面２１２を繋ぐ面であり、ｙ方向外側（図３においては下側）を向いている。支持部端面２１３は、封止樹脂８から露出している（図１および図４参照）。
延出部２３０は、支持部２１０に繋がっており、ｚ方向視においてｙ方向に長い矩形状である。延出部２３０は、支持部２１０のｙ方向の他方端面（図３における上方の端面）から、ｙ方向に延びている。つまり、延出部２３０は、支持部２１０から第１リード１側に向かって延びている。本実施形態では、延出部２３０は、ｘ方向に並んで２個配置されている。つまり、第２リード２は、ｚ方向視において、全体として櫛歯状に形成されている。また、各延出部２３０は、第１リード１の延出部１３０の間に配置されている。つまり、延出部１３０と延出部２３０とは、ｘ方向において交互に配置されている。各延出部２３０は、延出部主面２３１および延出部裏面２３２を有する。延出部主面２３１および延出部裏面２３２は、ｚ方向において互いに反対側を向いている。延出部主面２３１は、図４、図６および図７の上方を向く面である。延出部主面２３１は、半導体素子７の一部が接合される面である。延出部主面２３１と支持部主面２１１とは、面一になっている。延出部裏面２３２は、図４、図６および図７の下方を向く面である。延出部裏面２３２と支持部裏面２１２とは、面一になっている。つまり、延出部２３０の厚さ（ｚ方向の寸法）は、支持部２１０の厚さと同程度である。延出部２３０は、たとえばハーフエッチング処理により形成される。延出部２３０は、全体が封止樹脂８に覆われており、封止樹脂８から露出していない。延出部２３０が、本開示の「第２延出部」に相当する。
第３リード３は、端子部３１０および連結部３２０を備えている。
端子部３１０は、ｚ方向視において、ｘ方向に長い矩形状である。端子部３１０は、端子部主面３１１、端子部裏面３１２、および端子部端面３１３を有する。端子部主面３１１および端子部裏面３１２は、ｚ方向において互いに反対側を向いている。端子部主面３１１は、図４、図６および図７の上方を向く面である。端子部主面３１１は、半導体素子７の一部が接合される面である。端子部裏面３１２は、図４、図６および図７の下方を向く面である。端子部裏面３１２は、封止樹脂８から露出して、裏面端子になる。端子部３１０の厚さ（ｚ方向の寸法）は、第１リード１の端子部１１０の厚さと同程度である。なお、端子部３１０は、端子部３１０の一部が端子部裏面３１２からｚ方向に凹んだ裏面側凹部を、たとえばハーフエッチング処理により形成されてもよい。端子部端面３１３は、端子部主面３１１および端子部裏面３１２を繋ぐ面であり、ｙ方向外側（図３においては上側）、すなわち、第１リード１とは反対側を向いている。端子部端面３１３は、封止樹脂８から露出して端子になる。端子部端面３１３が、本開示の「第３端面」に相当する。
連結部３２０は、端子部３１０に繋がっており、ｚ方向視矩形状である。連結部３２０は、端子部３１０のｘ方向の一方端面に１個配置されている。また、連結部３２０は、端子部３１０のｘ方向の他方端面にも１個配置されている。つまり、連結部３２０は、合計２個配置されている。各連結部３２０は、連結部主面３２１、連結部裏面３２２、および連結部端面３２３を有する。連結部主面３２１および連結部裏面３２２は、ｚ方向において互いに反対側を向いている。連結部主面３２１は、図４、図６および図７の上方を向く面である。連結部主面３２１と端子部主面３１１とは、面一になっている。連結部裏面３２２は、図４、図６および図７の下方を向く面である。連結部３２０の厚さ（ｚ方向の寸法）は、端子部３１０の厚さの半分同程度である。連結部３２０は、たとえばハーフエッチング処理により形成される。連結部端面３２３は、連結部主面３２１および連結部裏面３２２を繋ぐ面であり、ｘ方向外側を向いている。連結部端面３２３は、封止樹脂８から露出している（図１および図６参照）。
第４リード４は、端子部４１０および連結部４２０を備えている。
端子部４１０は、ｚ方向視において、ｘ方向に長い矩形状である。端子部４１０は、端子部主面４１１、端子部裏面４１２および端子部端面４１３を有する。端子部主面４１１および端子部裏面４１２は、ｚ方向において互いに反対側を向いている。端子部主面４１１は、図４、図６および図７の上方を向く面である。端子部主面４１１は、半導体素子７の一部が接合される面である。端子部裏面４１２は、図４、図６および図７の下方を向く面である。端子部裏面４１２は、封止樹脂８から露出して、裏面端子になる。端子部４１０の厚さ（ｚ方向の寸法）は、第１リード１の端子部１１０の厚さと同程度である。なお、端子部４１０は、端子部４１０の一部が端子部裏面４１２からｚ方向に凹んだ裏面側凹部を、たとえばハーフエッチング処理により形成されてもよい。端子部端面４１３は、端子部主面４１１および端子部裏面４１２を繋ぐ面であり、ｙ方向外側（図３においては下側）、すなわち、第１リード１とは反対側を向いている。端子部端面４１３は、封止樹脂８から露出して端子になる。端子部端面４１３が、本開示の「第４端面」に相当する。
連結部４２０は、端子部４１０に繋がっており、ｚ方向視においてｘ方向に長い矩形状である。連結部４２０は、端子部４１０のｘ方向の一方端面（図３における左側の端面）に１個配置されている。連結部４２０は、連結部主面４２１、連結部裏面４２２、および連結部端面４２３を有する。連結部主面４２１および連結部裏面４２２は、ｚ方向において互いに反対側を向いている。連結部主面４２１は、図４、図６および図７の上方を向く面である。連結部主面４２１と端子部主面４１１とは、面一になっている。連結部裏面４２２は、図４、図６および図７の下方を向く面である。連結部４２０の厚さ（ｚ方向の寸法）は、端子部４１０の厚さの半分同程度である。連結部４２０は、たとえばハーフエッチング処理により形成される。連結部端面４２３は、連結部主面４２１および連結部裏面４２２を繋ぐ面であり、ｘ方向外側を向いている。連結部端面４２３は、封止樹脂８から露出している。
第５リード５は、端子部５１０および連結部５２０を備えている。
端子部５１０は、ｚ方向視において、ｘ方向に長い矩形状である。端子部５１０は、端子部主面５１１、端子部裏面５１２および端子部端面５１３を有する。端子部主面５１１および端子部裏面５１２は、ｚ方向において互いに反対側を向いている。端子部主面５１１は、図４、図６および図７の上方を向く面である。端子部主面５１１は、半導体素子７の一部が接合される面である。端子部裏面５１２は、図４、図６および図７の下方を向く面である。端子部裏面５１２は、封止樹脂８から露出して、裏面端子になる。端子部５１０の厚さ（ｚ方向の寸法）は、第１リード１の端子部１１０の厚さと同程度である。なお、端子部５１０は、端子部５１０の一部が端子部裏面５１２からｚ方向に凹んだ裏面側凹部を、たとえばハーフエッチング処理により形成されてもよい。端子部端面５１３は、端子部主面５１１および端子部裏面５１２を繋ぐ面であり、ｙ方向外側（図３においては下側）を向いている。端子部端面５１３は、封止樹脂８から露出して端子になる。
連結部５２０は、端子部５１０に繋がっており、ｚ方向視においてｘ方向に長い矩形状である。連結部５２０は、端子部５１０のｘ方向の他方端面（図３における右側の端面）に１個配置されている。連結部５２０は、連結部主面５２１、連結部裏面５２２、および連結部端面５２３を有する。連結部主面５２１および連結部裏面５２２は、ｚ方向において互いに反対側を向いている。連結部主面５２１は、図４、図６および図７の上方を向く面である。連結部主面５２１と端子部主面５１１とは、面一になっている。連結部裏面５２２は、図４、図６および図７の下方を向く面である。連結部５２０の厚さ（ｚ方向の寸法）は、端子部５１０の厚さの半分同程度である。連結部５２０は、たとえばハーフエッチング処理により形成される。連結部端面５２３は、連結部主面５２１および連結部裏面５２２を繋ぐ面であり、ｘ方向外側を向いている。連結部端面５２３は、封止樹脂８から露出している（図１および図６参照）。
半導体素子７は、半導体装置Ａ１の電気的機能を発揮する要素である。半導体素子７は、窒化物半導体を用いた半導体素子であり、本実施形態では、窒化ガリウム（ＧａＮ）を用いたＨＥＭＴである。半導体素子７は、素子本体７０、ドレイン電極７１、ソース電極７２、ゲート電極７３，７４、および裏面電極７５を備えている。半導体素子７は、ゲート電極７３,７４に印加される電圧信号に応じて、ドレイン電極７１からソース電極７２に流れる主電流を、流れる状態と流れない状態とで切り替える。つまり、半導体素子７は、主電流のスイッチングを行う。
素子本体７０は、素子主面７ａおよび素子裏面７ｂを備えている。図４、図６および図７に示すように、素子主面７ａおよび素子裏面７ｂは、ｚ方向において互いに反対側を向いている。素子主面７ａは、図４、図６および図７の上方を向く面である。素子裏面７ｂは、図４、図６および図７の下方を向く面である。また、素子本体７０は、図９に示すように、基板７０１、バッファ層７０２、第１窒化物半導体層７０３、第２窒化物半導体層７０４、第３窒化物半導体層７０５、保護膜７０６、配線７０９、および導電部７０７を備えている。配線７０９は、配線７０９ａ，７０９ｂ，７０９ｃを含んでいる。
基板７０１は、たとえば低抵抗のＳｉ基板である。基板７０１の厚さ（ｚ方向の寸法）は、２５０～４００μｍ程度である。バッファ層７０２は、基板７０１上に形成された窒化物半導体膜の多層バッファ層によって構成されている。本実施形態では、バッファ層７０２は、基板７０１に接するＡｌＮ膜からなる第１バッファ層と、当該第１バッファ層に積層されたＡｌＧａＮ膜からなる第２バッファ層とによって構成されている。第２バッファ層は、ＡｌＮ膜とＧａＮ膜が交互に多重積層された超格子構造などでもよい。第１窒化物半導体層７０３は、バッファ層７０２上にエピタキシャル成長により積層されたＧａＮ層からなり、電子走行層を構成している。第２窒化物半導体層７０４は、第１窒化物半導体層７０３上にエピタキシャル成長により積層されたＡｌＧａＮ層からなり、電子供給層を構成している。バッファ層７０２、第１窒化物半導体層７０３および第２窒化物半導体層７０４を合わせた厚さ（ｚ方向の寸法）は、２μｍ程度であり、基板７０１の厚さに比べて薄い。第１窒化物半導体層７０３の第２窒化物半導体層７０４との界面に近い位置に発生する二次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）が通電経路に用いられる。
第３窒化物半導体層７０５は、第２窒化物半導体層７０４上にエピタキシャル成長により積層されたｐ型ＧａＮ層からなる。第３窒化物半導体層７０５上に、配線７０９ａが形成されている。保護膜７０６は、たとえばＳｉＮ膜からなり、第２窒化物半導体層７０４、第３窒化物半導体層７０５、配線７０９ａを覆う。配線７０９ａの一部は、保護膜７０６から露出して、ゲート電極７３，７４に接続している。ゲート電極７３，７４は、半導体素子７のゲート電極として機能する。保護膜７０６上には、配線７０９ｂ，７０９ｃが形成されている。配線７０９ｂ，７０９ｃは、互いに離間して配置され、それぞれの一部が保護膜７０６を貫通して第２窒化物半導体層７０４に接している。配線７０９ｂは、第３窒化物半導体層７０５および配線７０９ａを覆うように形成され、ソース電極７２に接続している。ソース電極７２は半導体素子７のソース電極として機能する。配線７０９ｃは、配線７０９ｂに隣接して形成され、ドレイン電極７１に接続している。ドレイン電極７１は、半導体素子７のドレイン電極として機能する。
図８に示すように、ドレイン電極７１、ソース電極７２、ゲート電極７３、およびゲート電極７４は、素子主面７ａに配置されている。各電極７１～７４は、互いに離間しており、リード１～５の配置に応じて配置されている。ドレイン電極７１は、素子主面７ａのｙ方向の一方側（図８における下側）に配置され、ｘ方向の全体に広がっている。ドレイン電極７１は、帯状部７１１および３個の延出部７１２を有する。帯状部７１１は、ｚ方向視においてｘ方向に長い矩形状であり、素子主面７ａのｙ方向の一方端に配置されている。各延出部７１２は、帯状部７１１のｘ方向における両端および中心からｙ方向にそれぞれ延び、ｚ方向視においてｙ方向に長い矩形状である。ソース電極７２は、素子主面７ａのｙ方向の他方側（図８における上側）で、ｘ方向の中央に配置されている。ソース電極７２は、帯状部７２１および２個の延出部７２２を有する。帯状部７２１は、ｚ方向視においてｘ方向に長い矩形状であり、素子主面７ａのｙ方向の他方端に配置されている。各延出部７２２は、帯状部７２１のｘ方向における両端からｙ方向にそれぞれ延び、ｚ方向視においてｙ方向に長い矩形状である。各延出部７２２は、延出部７１２の間に配置されている。つまり、延出部７１２と延出部７２２とは、ｘ方向において交互に配置されている。ゲート電極７３は、素子主面７ａのｙ方向の他方側で、ｘ方向の一方側（図８における左側）に配置されている。ゲート電極７３は、ｚ方向視においてｘ方向に長い矩形状である。ゲート電極７４は、素子主面７ａのｙ方向の他方側で、ｘ方向の他方側（図８における右側）に配置されている。ゲート電極７４は、ｚ方向視においてｘ方向に長い矩形状である。なお、各電極７１～７４の配置および形状は限定されず、リード１～５の配置および形状と連動して設計される。
裏面電極７５は、基板７０１の裏面（バッファ層７０２が形成される面とは反対側を向く面）に形成されており、素子裏面７ｂに配置されている。
導電部７０７は、たとえばビアホールであり、第２窒化物半導体層７０４、第１窒化物半導体層７０３、およびバッファ層７０２を貫通して基板７０１まで達している。導電部７０７は、保護膜７０６を貫通した配線７０９ｂに接して導通しており、基板７０１を介して裏面電極７５にも導通している。したがって、ソース電極７２と裏面電極７５とは導通して同電位になる。なお、導電部７０７は、基板７０１も貫通して裏面電極７５まで達してもよい。また、後述するように、ソース電極７２と裏面電極７５とは、第２リード２および接続リード６を介して導通し、同電位になるので、半導体素子７は、導電部７０７を備えなくてもよい。
半導体素子７は、第１リード１、第２リード２、第４リード４、および第５リード５にフリップチップボンディングされている。つまり、半導体素子７は、素子主面７ａをリード１，２，４，５の各主面に向けて、図示しない導電性接合材を介して、リード１，２，４，５に接合されている。半導体素子７は、ｚ方向視において、第１リード１の延出部１３０および第２リード２の延出部２３０に重なり、第１リード１の端子部１１０、第２リード２の支持部２１０、第４リード４の端子部４１０、および第５リード５の端子部５１０のそれぞれ一部ずつに重なるように配置されている。つまり、半導体素子７は、延出部１３０および延出部２３０と、端子部１１０、支持部２１０、端子部４１０、および端子部５１０のそれぞれ一部ずつとによって支持されている。
ドレイン電極７１は、第１リード１に接合されている。より具体的には、ドレイン電極７１の帯状部７１１は第１リード１の端子部主面１１１に接合され、ドレイン電極７１の各延出部７１２は、それぞれ、第１リード１の延出部主面１３１に接合されている。これにより、第１リード１は、半導体素子７のドレイン電極７１に電気的に接続されて、半導体素子７のドレイン端子として機能する。ソース電極７２は、第２リード２に接合されている。より具体的には、ソース電極７２の帯状部７２１は第２リード２の支持部主面２１１に接合され、ソース電極７２の各延出部７２２は、それぞれ、第２リード２の延出部主面２３１に接合されている。また、後述するように、第２リード２は、接続リード６によって第３リード３に電気的に接続されている。これにより、第３リード３は、半導体素子７のソース電極７２に電気的に接続されて、半導体素子７のソース端子として機能する。ゲート電極７３は、第４リード４の端子部主面４１１に接合されている。これにより、第４リード４は、半導体素子７のゲート電極７３に電気的に接続され、半導体素子７のゲート端子として機能する。また、ゲート電極７４は、第５リード５の端子部主面５１１に接合されている。これにより、第５リード５は、半導体素子７のゲート電極７４に電気的に接続され、半導体素子７のゲート端子として機能する。
接続リード６は、第２リード２と第３リード３とを電気的に接続し、主電流の電流経路となる部材である。接続リード６は、金属板からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。本実施形態においては、接続リード６が、Ｃｕからなる場合を例に説明する。接続リード６の厚さは、たとえば０．０８～１ｍｍであり、本実施形態においては０．５ｍｍ程度である。接続リード６は、たとえば、金属板に打ち抜き加工および折り曲げ加工等を施すことにより形成されている。接続リード６は、第１板部６１、第２板部６２、および第３板部６３を有する。
図１に示すように、第１板部６１は、略矩形板状であり、ｚ方向に直交するように、半導体素子７の素子裏面７ｂ側に配置されている。第１板部６１は、ｚ方向視において、一部が半導体素子７に重なっている。また、第１板部６１は、ｚ方向視において、第１リード１、第２リード２、および第３リード３に重なっている。半導体素子７は、ｚ方向視において、第１板部６１と、第１リード１および第２リード２とによって挟まれている。第１板部６１は、第１板部主面６１ａおよび第１板部裏面６１ｂを有する。第１板部主面６１ａおよび第１板部裏面６１ｂは、ｚ方向において互いに反対側を向いている。第１板部主面６１ａは、図４、図６および図７の上方を向く面である。第１板部主面６１ａは、封止樹脂８から露出している。第１板部裏面６１ｂは、図４、図６および図７の下方を向く面である。第１板部裏面６１ｂは、半導体素子７の素子裏面７ｂに接触しており、図示しない導電性接合材を介して素子裏面７ｂに接合されている。素子裏面７ｂに形成されている裏面電極７５は、導電性接合材を介して第１板部裏面６１ｂに接合されている。第１板部６１は、ｙ方向の各端部で、第２板部６２および第３板部６３に繋がっている。第１板部６１の第２板部６２と繋がる端部のｘ方向の寸法は第２板部６２のｘ方向の寸法に一致し、第１板部６１の第３板部６３と繋がる端部のｘ方向の寸法は第３板部６３のｘ方向の寸法に一致している。
第２板部６２は、略矩形板状であり、ｚ方向およびｘ方向に平行になるように、半導体素子７のｙ方向の一方側（図６および図７においては左側）に配置されている。第２板部６２のｚ方向の一方端（図６および図７における上方端）は、第１板部６１に接続している。第１板部６１と第２板部６２とは直交している。第２板部６２のｚ方向の他方端（図６および図７における下方端）は、図示しない導電性接合材を介して、第２リード２の支持部主面２１１に接続している。第２板部６２と第２リード２とは直交している。第２板部６２は、封止樹脂８に覆われており、樹脂側面８３から露出していない。
第３板部６３は、略矩形板状であり、ｚ方向およびｘ方向に平行になるように、半導体素子７のｙ方向の他方側（図６および図７においては右側）に配置されている。第３板部６３のｚ方向の一方端（図６および図７における上方端）は、第１板部６１に接続している。第１板部６１と第３板部６３とは直交している。第３板部６３のｚ方向の他方端（図６および図７における下方端）は、図示しない導電性接合材を介して、第３リード３の端子部主面３１１に接続している。第３板部６３と第３リード３とは直交している。第３板部６３は、封止樹脂８に覆われており、樹脂側面８３から露出していない。
半導体素子７が導通状態のとき、半導体装置Ａ１の内部には、図７の破線矢印に示すように電流が流れる。すなわち、電流は、ドレイン端子である第１リード１から入力されて、第１リード１から半導体素子７のドレイン電極７１に流れる。そして、電流は、半導体素子７の内部において、ドレイン電極７１からソース電極７２に流れる。半導体素子７の内部においては、電流はさまざまな方向に流れるが、各電流が打ち消し合って、総合的にみると、図７の半導体素子７の内部に示す破線矢印の方向に流れる。ソース電極７２から出力された電流は、第２リード２および接続リード６を流れ、ソース端子である第３リード３から出力される。
封止樹脂８は、各リード１～５および接続リード６の一部ずつと、半導体素子７とを覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂からなる。
封止樹脂８は、樹脂主面８１、樹脂裏面８２および樹脂側面８３を有する。樹脂主面８１と樹脂裏面８２とは、ｚ方向において互いに反対側を向いている。樹脂主面８１は、図４、図６および図７の上方を向く面であり、樹脂裏面８２は、図４、図６および図７の下方を向く面である。樹脂側面８３は、樹脂主面８１および樹脂裏面８２を繋ぐ面であり、ｘ方向またはｙ方向を向いている。
本実施形態においては、第１リード１の連結部端面１２３と、第２リード２の支持部端面２１３と、第３リード３の端子部端面３１３および連結部端面３２３と、第４リード４の端子部端面４１３および連結部端面４２３と、第５リード５の端子部端面５１３および連結部端面５２３とが、封止樹脂８の樹脂側面８３と互いに面一である。また、第１リード１の端子部裏面１１２と、第３リード３の端子部裏面３１２と、第４リード４の端子部裏面４１２と、第５リード５の端子部裏面５１２とが、封止樹脂８の樹脂裏面８２と互いに面一である。また、接続リード６の第１板部主面６１ａが、封止樹脂８の樹脂主面８１と互いに面一である。
次に、半導体装置Ａ１の製造方法の一例について、以下に説明する。
まず、リードフレームを用意する。リードフレームは、各リード１～５となる板状の材料である。リードフレームのうち、第１リード１の連結部１２０および延出部１３０と、第２リード２の支持部２１０および延出部２３０と、第３リード３の連結部３２０と、第４リード４の連結部４２０と、第５リード５の連結部５２０となる領域は、たとえばハーフエッチング処理によって、他の領域より、厚さ（ｚ方向の寸法）を薄く形成されている。本実施形態においては、リードフレームの母材は、Ｃｕからなる。
次いで、リードフレームの所定の位置に、半導体素子７を導電性接合材によって、フリップチップボンディングする。次いで、別途形成された接続リード６を、半導体素子７に跨るように配置し、導電性接合材によって、リードフレームのうち第２リード２および第３リード３になる領域と、半導体素子７の素子裏面７ｂとに接合する。
次いで、樹脂材料を硬化させることにより、半導体素子７、リードフレームの一部、および接続リード６の一部を覆う封止樹脂を形成する。次いで、リードフレームおよび封止樹脂を、切断線に沿って切断する。これにより、半導体装置Ａ１となる個片が形成される。以上の工程を経ることにより、上述した半導体装置Ａ１が得られる。
次に、半導体装置Ａ１の作用効果について説明する。
本実施形態によると、半導体素子７が導通状態のとき、スイッチングの対象である主電流は、ドレイン端子である第１リード１から入力されて、第１リード１から半導体素子７のドレイン電極７１に流れ、半導体素子７の内部において、ドレイン電極７１からソース電極７２に流れる。そして、ソース電極７２から出力された主電流は、第２リード２および接続リード６を流れ、ソース端子である第３リード３から出力される。半導体素子７はフリップチップボンディングされ、ドレイン電極７１が第１リード１に接合され、ソース電極７２が第２リード２に接合されている。したがって、ボンディングワイヤで接続された場合と比較して、電流経路が短縮されるので、インダクタンスは低減される。また、接続リード６は、第１板部６１が半導体素子７の素子裏面７ｂ側でｚ方向視において一部が半導体素子７に重なるように配置されており、第２リード２と第３リード３とに接続している。したがって、接続リード６には、第１リード１から第２リード２までの電流経路とは反対方向に主電流が流れる。第１リード１から第２リード２までの電流経路を流れる主電流により発生する磁場と、接続リード６を流れる主電流により発生する磁場とが打ち消し合うので、発生するインダクタンスは低減される。
また、本実施形態によると、接続リード６の第１板部６１は、第１板部裏面６１ｂが半導体素子７の素子裏面７ｂに接合されており、第１板部主面６１ａが封止樹脂８から露出している。つまり、第１板部６１は、半導体素子７から発生する熱を放熱する放熱板として機能する。これにより、半導体素子７の温度上昇が抑制される。また、接続リード６は、半導体素子７から発生するノイズの遮蔽板としても機能する。これにより、半導体装置Ａ１から放射されるノイズは低減される。
また、本実施形態によると、第１リード１が延出部１３０を備え、第２リード２が延出部２３０を備えている。これにより、半導体素子７は適切に支持され、ドレイン電極７１と第１リード１、および、ソース電極７２と第２リード２の導通がより確実に行われる。また、延出部１３０および延出部２３０は、樹脂裏面８２から露出していない。これにより、半導体装置Ａ１を実装するときに、はんだペーストによって延出部１３０と延出部２３０とが繋がることがなく、第１リード１と第２リード２との短絡が防止される。
なお、本実施形態では、半導体素子７がＨＥＭＴである場合について説明したが、これに限られない。半導体素子７は、ドレイン電極７１とソース電極７２とが同じ面に配置され、半導体素子７の内部をｚ方向に直交する方向に主電流が流れるものであればよい。
また、本実施形態では、第１板部裏面６１ｂが半導体素子７の素子裏面７ｂに接合されている場合について説明したが、これに限られない。第１板部裏面６１ｂは、素子裏面７ｂに接合されていなくてもよいし、素子裏面７ｂとの間に封止樹脂８が充填されていてもよい。
図１０に基づき、本開示の第２実施形態にかかる半導体装置Ａ２について説明する。図１０において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１０は、半導体装置Ａ２を示す断面図であり、第１実施形態における図７に対応する図である。
本実施形態にかかる半導体装置Ａ２は、接続リード６の形状が半導体装置Ａ１と異なる。第２実施形態にかかる接続リード６は、第２板部６２および第３板部６３が、ｚ方向に対して傾斜している。
本実施形態においても、半導体素子７がフリップチップボンディングされているので、インダクタンスは低減される。また、接続リード６には、第１リード１から第２リード２までの電流経路とは反対方向に主電流が流れるので、発生する磁場が打ち消し合って、発生するインダクタンスは低減される。したがって、本実施形態においても、第１実施形態と同様の効果を奏することができる。
図１１に基づき、本開示の第３実施形態にかかる半導体装置Ａ３について説明する。図１１において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１１は、半導体装置Ａ３を示す断面図であり、第１実施形態における図７に対応する図である。
本実施形態にかかる半導体装置Ａ３は、第１板部主面６１ａが封止樹脂８の樹脂主面８１から露出しない点で、半導体装置Ａ１と異なる。第３実施形態にかかる接続リード６は、全体が封止樹脂８によって覆われている。
本実施形態においても、半導体素子７がフリップチップボンディングされているので、インダクタンスは低減される。また、接続リード６には、第１リード１から第２リード２までの電流経路とは反対方向に主電流が流れるので、発生する磁場が打ち消し合って、発生するインダクタンスは低減される。また、接続リード６は半導体素子７から発生するノイズの遮蔽板として機能するので、半導体装置Ａ１から放射されるノイズは低減される。
図１２に基づき、本開示の第４実施形態にかかる半導体装置Ａ４について説明する。図１２において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１２は、半導体装置Ａ４を示す断面図であり、第１実施形態における図７に対応する図である。
本実施形態にかかる半導体装置Ａ４は、接続リード６の第２板部６２および第３板部６３が樹脂側面８３から露出している点で、半導体装置Ａ１と異なる。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、接続リード６の第２板部６２および第３板部６３も樹脂側面８３から露出しているので、放熱性がさらに向上する。
図１３および図１４に基づき、本開示の第５実施形態にかかる半導体装置Ａ５について説明する。図１３および図１４において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１３は、半導体装置Ａ５を示す断面図であり、第１実施形態における図７に対応する図である。図１４は、半導体装置Ａ５を示す正面図であり、第１実施形態における図４に対応する図である。
本実施形態にかかる半導体装置Ａ５は、接続リード６と第２リード２および第３リード３との接続方法が異なる点で、半導体装置Ａ１と異なる。
第５実施形態にかかる接続リード６は、第２板部６２および第３板部６３を備えておらず、第１板部６１だけである。接続リード６と第２リード２および第３リード３とは、それぞれ２個の柱状部６５によって接続されている。柱状部６５は、接続リード６と第２リード２および第３リード３とを接続する導電体である。本実施形態では、柱状部６５は、ｚ方向に直交する断面が矩形の角柱形状である。なお、柱状部６５の形状は限定されず、たとえば円柱形状などであってもよい。柱状部６５のｚ方向の一方端（図１３および図１４における上方端）は、図示しない導電性接合材を介して、第１板部６１に接続している。柱状部６５のｚ方向の他方端（図１３および図１４における下方端）は、図示しない導電性接合材を介して、第２リード２の支持部主面２１１または第３リード３の端子部主面３１１に接続している。本実施形態では、柱状部６５は、たとえばＣｕからなる。なお、柱状部６５の材料や形成方法、形状、個数は限定されない。
本実施形態においても、第１実施形態と同様の効果を奏することができる。なお、本実施形態においては、接続リード６と第２リード２および第３リード３とが柱状部６５によって接続される場合ついて説明したが、これに限られない。接続リード６と第２リード２および第３リード３とは、たとえばボンディングワイヤなどのその他の導電部材によって接続されてもよい。
図１５に基づき、本開示の第６実施形態にかかる半導体装置Ａ６について説明する。図１５において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１５は、半導体装置Ａ６を示す断面図であり、第１実施形態における図７に対応する図である。
本実施形態にかかる半導体装置Ａ６は、ソース端子がドレイン端子（第１リード１）とは反対側を向く面に配置されている点で、半導体装置Ａ１と異なる。
第６実施形態にかかる半導体装置Ａ６は、第２リード２を備えていない。また、第６実施形態にかかる接続リード６は、第３板部６３を備えていない。接続リード６の第１板部６１は、第１板部主面６１ａからｚ方向に突出した突出面６１ｃを備えている。第１板部主面６１ａは、封止樹脂８によって覆われている。一方、突出面６１ｃは封止樹脂８から露出し、樹脂主面８１と互いに面一になっている。封止樹脂８から露出した突出面６１ｃが、ソース端子になる。
本実施形態においても、第１実施形態と同様の効果を奏することができる。さらに、本実施形態によると、第２リード２が配置されていないので、ｙ方向の寸法を小さくすることができる。
図１６および図１７に基づき、本開示の第７実施形態にかかる半導体装置Ａ７について説明する。図１６および図１７において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１６は、半導体装置Ａ７を示す平面図であり、第１実施形態における図３に対応する図である。図１６においては、理解の便宜上、封止樹脂８、接続リード６、および半導体素子７を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図１７は、半導体装置Ａ７を示す右側面図であり、第１実施形態における図６に対応する図である。
本実施形態にかかる半導体装置Ａ７は、ゲート端子（第４リード４および第５リード５）とソース端子（第３リード３）の形状が、半導体装置Ａ１と異なる。
第７実施形態にかかる第３リード３は、端子部端面３１３からｙ方向に突出する突出部３１４を備えている。突出部３１４は、ｚ方向視においてｘ方向に長い矩形状である。突出部３１４は、端子部３１０のｙ方向外側を向く端面に、ｘ方向に等間隔で並んで４個配置されている。なお、突出部３１４の個数は限定されない。
また、第７実施形態においては、第４リード４の端子部端面４１３および第５リード５の端子部端面５１３が、樹脂側面８３と面一ではなく、樹脂側面８３から突出している。
本実施形態においても、第１実施形態と同様の効果を奏することができる。なお、第４リード４の端子部端面４１３および第５リード５の端子部端面５１３は、樹脂側面８３から凹んでいてもよい。また、これらの各端面は、平坦であってもよいし、湾曲していてもよいし、凹凸が形成されていてもよい。また、これらの各端面の形状も限定されない。また、第３リード３の端子部端面３１３が樹脂側面８３に覆われ、突出部３１４が樹脂側面８３から露出してもよい。また、第３リード３が突出部３１４を備えず、端子部端面３１３が樹脂側面８３に覆われてもよい。
図１８に基づき、本開示の第８実施形態にかかる半導体装置Ａ８について説明する。図１８において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１８は、半導体装置Ａ８を示す平面図であり、第１実施形態における図２に対応する図である。図１８においては、理解の便宜上、封止樹脂８および接続リード６を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。
本実施形態にかかる半導体装置Ａ８は、半導体素子７のドレイン電極７１およびソース電極７２の形状と、第１リード１および第２リード２の形状とが、半導体装置Ａ１と異なる。
第８実施形態においては、第１リード１が延出部１３０を２個備え、第２リード２が延出部２３０を１個備えている。また、ドレイン電極７１は延出部７１２を２個備え、ソース電極７２は延出部７２２を１個備えている。
本実施形態においても、第１実施形態と同様の効果を奏することができる。なお、第１リード１の延出部１３０の数、および、第２リード２の延出部２３０の数は限定されない。たとえば、延出部１３０が１個で、延出部２３０が２個であってもよい。ドレイン電極７１の形状（延出部７１２の数も含む）およびソース電極７２の形状（延出部７２２の数も含む）は、それぞれ、第１リード１の延出部１３０および第２リード２の延出部２３０の数および配置に応じて設計される。
図１９に基づき、本開示の第９実施形態にかかる半導体装置Ａ９について説明する。図１９において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１９は、半導体装置Ａ９を示す平面図であり、第１実施形態における図２に対応する図である。図１９においては、理解の便宜上、封止樹脂８および接続リード６を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。
本実施形態にかかる半導体装置Ａ９は、半導体素子７のドレイン電極７１およびソース電極７２の形状と、第１リード１および第２リード２の形状とが、半導体装置Ａ１と異なる。
第９実施形態においては、第１リード１が延出部１３０を備えておらず、第２リード２が延出部２３０を備えていない。また、ドレイン電極７１は延出部７１２を備えておらず、ソース電極７２は延出部７２２を備えていない。つまり、半導体素子７は、第１リード１の端子部１１０の一部、第２リード２の支持部２１０の一部、第４リード４の端子部４１０の一部、および第５リード５の端子部５１０の一部だけで支持されている。また、ドレイン電極７１は、帯状部７１１だけで第１リード１の端子部主面１１１に接合され、ソース電極７２は、帯状部７２１だけで第２リード２の支持部主面２１１に接合されている。
本実施形態においても、半導体素子７がフリップチップボンディングされているので、インダクタンスは低減される。また、接続リード６には、第１リード１から第２リード２までの電流経路とは反対方向に主電流が流れるので、発生する磁場が打ち消し合って、発生するインダクタンスは低減される。また、接続リード６は半導体素子７から発生する熱を放熱する放熱板として機能するので、半導体素子７の温度上昇が抑制される。また、接続リード６は半導体素子７から発生するノイズの遮蔽板として機能するので、半導体装置Ａ１から放射されるノイズは低減される。
図２０に基づき、本開示の第１０実施形態にかかる半導体装置Ａ１０について説明する 。図２０において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図２０は、半導体装置Ａ１０を示す平面図であり、第１実施形態における図２に対応する図である。図２０においては、理解の便宜上、封止樹脂８および接続リード６を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。
本実施形態にかかる半導体装置Ａ１０は、半導体素子７のドレイン電極７１およびソース電極７２の形状が、半導体装置Ａ１と異なる。
第１０実施形態においては、ドレイン電極７１は帯状部７１１を備えておらず、ソース電極７２は帯状部７２１を備えていない。つまり、ドレイン電極７１は、延出部７１２だけで第１リード１の延出部主面１３１および端子部主面１１１に接合され、ソース電極７２は、延出部７２２だけで第２リード２の延出部主面２３１および支持部主面２１１に接合されている。
本実施形態においても、第１実施形態と同様の効果を奏することができる。
図２１に基づき、本開示の第１１実施形態にかかる半導体装置Ａ１１について説明する。図２１において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図２１は、半導体装置Ａ１１を示す底面図であり、第１実施形態における図５に対応する図である。
本実施形態にかかる半導体装置Ａ１１は、第２リード２の支持部裏面２１２が封止樹脂８の樹脂裏面８２から露出し、支持部裏面２１２と樹脂裏面８２とが互いに面一である点で、半導体装置Ａ１と異なる。なお、半導体装置Ａ１１が回路基板に表面実装される際に、第２リード２は、ソース端子として回路基板の配線に接合されない。
本実施形態においても、第１実施形態と同様の効果を奏することができる。
図２２に基づき、本開示の第１２実施形態にかかる半導体装置Ａ１２について説明する。図２２において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図２２は、半導体装置Ａ１２を示す底面図であり、第１実施形態における図５に対応する図である。
本実施形態にかかる半導体装置Ａ１２は、第１リード１の延出部裏面１３２が封止樹脂８の樹脂裏面８２から露出し、延出部裏面１３２と樹脂裏面８２とが互いに面一である点で、半導体装置Ａ１と異なる。なお、第２リード２の延出部裏面２３２は樹脂裏面８２から露出しないので、半導体装置Ａ１２が回路基板に表面実装される際に、はんだペーストによって延出部１３０と延出部２３０とが繋がることがなく、第１リード１と第２リード２との短絡が防止される。
本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、延出部裏面１３２が樹脂裏面８２から露出しているので、半導体装置Ａ１２が回路基板に表面実装された場合に、延出部裏面１３２を介して放熱することができる。したがって、放熱性がさらに向上する。なお、本実施形態では、第１リード１の延出部裏面１３２が樹脂裏面８２から露出し、第２リード２の延出部裏面２３２が樹脂裏面８２から露出しない場合について説明したが、第２リード２の延出部裏面２３２が樹脂裏面８２から露出し、第１リード１の延出部裏面１３２が樹脂裏面８２から露出しない場合も同様である。
本開示にかかる半導体装置は、先述した実施形態に限定されるものではない。本開示にかかる半導体装置の各部の具体的な構成は、種々に設計変更自在である。
〔付記１〕
窒化物半導体からなる電子走行層と、厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子主面に配置されたゲート電極、ソース電極、およびドレイン電極と、を有する半導体素子と、
前記ドレイン電極が接合されている第１リードと、
前記ソース電極が接合されている第２リードと、
前記第２リードに接続し、かつ、前記素子裏面側に、前記厚さ方向視において前記半導体素子に重なるように配置されている接続リードと、
を備え、
前記接続リードにはスイッチングの対象である主電流が流れる、
半導体装置。
〔付記２〕
前記接続リードは、前記素子裏面に接触している、付記１に記載の半導体装置。
〔付記３〕
前記半導体素子は、前記素子裏面に配置され、かつ、前記ソース電極と電気的に接続された裏面電極をさらに備え、
前記接続リードには、前記裏面電極が接合されている、付記２に記載の半導体装置。
〔付記４〕
前記半導体素子を覆う封止樹脂をさらに備え、
前記接続リードの一部は、前記封止樹脂から露出している、付記１ないし３のいずれかに記載の半導体装置。
〔付記５〕
前記封止樹脂は、前記厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面と、前記樹脂主面および前記樹脂裏面に繋がる樹脂側面とを有する、付記４に記載の半導体装置。
〔付記６〕
前記第２リードは、前記樹脂主面および前記樹脂裏面から露出していない、付記５に記載の半導体装置。
〔付記７〕
前記接続リードは、金属板である、付記５または６に記載の半導体装置。
〔付記８〕
前記接続リードは、前記厚さ方向視において前記半導体素子に重なる第１板状部と、
前記第２リードと前記第１板状部とに接続する第２板状部と、
を備えている、付記７に記載の半導体装置。
〔付記９〕
前記第１リードに対して、前記第２リードとは反対側に配置されている第３リードをさらに備え、
前記接続リードは、前記第３リードと前記第１板状部とに接続する第３板状部をさらに備えている、付記８に記載の半導体装置。
〔付記１０〕
前記第２板状部および前記第３板状部は、前記厚さ方向に平行である、付記９に記載の半導体装置。
〔付記１１〕
前記第１リードおよび前記第３リードの一部は、前記樹脂裏面から露出している、付記９または１０に記載の半導体装置。
〔付記１２〕
前記第３リードは、前記第１リードとは反対側を向き、かつ、前記樹脂側面から露出する第３端面を備え、
前記第３端面と前記樹脂側面とは、互いに面一である、付記９ないし１１のいずれかに記載の半導体装置。
〔付記１３〕
前記第１リードに対して、前記第２リードと同じ側に配置され、かつ、前記ゲート電極が接合されている第４リードをさらに備えている、付記５ないし１２のいずれかに記載の半導体装置。
〔付記１４〕
前記第４リードは、前記第１リードとは反対側を向き、かつ、前記樹脂側面から露出する第４端面を備え、
前記第４端面と前記樹脂側面とは、互いに面一である、付記１３に記載の半導体装置。
〔付記１５〕
前記第１リードは、前記厚さ方向視において前記第２リード側に向かって延びる複数の第１延出部を備え、
前記第２リードは、前記厚さ方向視において前記第１リード側に向かって延び、かつ、前記複数の第１延出部の間に配置される第２延出部を備え、
前記半導体素子は、前記第１延出部および前記第２延出部によって支持されている、付記４ないし１４のいずれかに記載の半導体装置。
〔付記１６〕
前記第２リードは、前記厚さ方向視において前記第１リード側に向かって延びる複数の第２延出部を備え、
前記第１リードは、前記厚さ方向視において前記第２リード側に向かって延び、かつ、前記複数の第２延出部の間に配置される第１延出部を備え、
前記半導体素子は、前記第１延出部および前記第２延出部によって支持されている、付記４ないし１４のいずれかに記載の半導体装置。
〔付記１７〕
前記第１リードは、前記第１延出部を２個以上備えており、
前記第２リードは、前記第２延出部を２個以上備えており、
前記第１延出部と前記第２延出部とは、前記第１延出部が延びる方向と前記厚さ方向とに直交する方向において、交互に配置されている、付記１５または１６に記載の半導体装置。
〔付記１８〕
前記第１延出部および前記第２延出部は、前記封止樹脂に覆われている、付記１５ないし１７のいずれかに記載の半導体装置。
Ａ１～Ａ１２：半導体装置
１ ：第１リード
１１０ ：端子部
１１１ ：端子部主面
１１２ ：端子部裏面
１２０ ：連結部
１２１ ：連結部主面
１２２ ：連結部裏面
１２３ ：連結部端面
１３０ ：延出部
１３１ ：延出部主面
１３２ ：延出部裏面
２ ：第２リード
２１０ ：支持部
２１１ ：支持部主面
２１２ ：支持部裏面
２１３ ：支持部端面
２３０ ：延出部
２３１ ：延出部主面
２３２ ：延出部裏面
３ ：第３リード
３１０ ：端子部
３１１ ：端子部主面
３１２ ：端子部裏面
３１３ ：端子部端面
３１４ ：突出部
３２０ ：連結部
３２１ ：連結部主面
３２２ ：連結部裏面
３２３ ：連結部端面
４ ：第４リード
４１０ ：端子部
４１１ ：端子部主面
４１２ ：端子部裏面
４１３ ：端子部端面
４２０ ：連結部
４２１ ：連結部主面
４２２ ：連結部裏面
４２３ ：連結部端面
５ ：第５リード
５１０ ：端子部
５１１ ：端子部主面
５１２ ：端子部裏面
５１３ ：端子部端面
５２０ ：連結部
５２１ ：連結部主面
５２２ ：連結部裏面
５２３ ：連結部端面
６ ：接続リード
６１ ：第１板部
６１ａ ：第１板部主面
６１ｂ ：第１板部裏面
６１ｃ ：突出面
６２ ：第２板部
６３ ：第３板部
６５ ：柱状部
７ ：半導体素子
７１ ：ドレイン電極
７１１ ：帯状部
７１２ ：延出部
７２ ：ソース電極
７２１ ：帯状部
７２２ ：延出部
７３，７４：ゲート電極
７５ ：裏面電極
７０ ：素子本体
７ａ ：素子主面
７ｂ ：素子裏面
７０１ ：基板
７０２ ：バッファ層
７０３ ：第１窒化物半導体層
７０４ ：第２窒化物半導体層
７０５ ：第３窒化物半導体層
７０６ ：保護膜
７０７ ：導電部
７０９，７０９ａ～７０９ｃ：配線
８ ：封止樹脂
８１ ：樹脂主面
８２ ：樹脂裏面
８３ ：樹脂側面

Claims (15)

  1. 窒化物半導体からなる電子走行層と、厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子主面に配置されたゲート電極、ソース電極、およびドレイン電極と、を有する半導体素子と、
    前記ドレイン電極が接合されている第１リードと、
    前記ソース電極が接合されている第２リードと、
    前記第１リードに対して、前記第２リードとは反対側に配置されている第３リードと、
    前記第２リードに接続し、かつ、前記素子裏面側に、前記厚さ方向視において前記半導体素子に重なるように配置されている接続リードと、
    を備え、
    前記接続リードは、
    金属板であり、スイッチングの対象である主電流が流れ、
    前記厚さ方向視において前記半導体素子に重なる第１板状部と、
    前記第２リードと前記第１板状部とに接続する第２板状部と、
    前記第３リードと前記第１板状部とに接続する第３板状部と、
    を備えている、
    半導体装置。
  2. 前記第２板状部および前記第３板状部は、前記厚さ方向に平行である、請求項１に記載の半導体装置。
  3. 前記接続リードは、前記素子裏面に接触している、請求項１または２に記載の半導体装置。
  4. 前記半導体素子は、前記素子裏面に配置され、かつ、前記ソース電極と電気的に接続された裏面電極をさらに備え、
    前記接続リードには、前記裏面電極が接合されている、請求項３に記載の半導体装置。
  5. 前記半導体素子を覆う封止樹脂をさらに備え、
    前記接続リードの一部は、前記封止樹脂から露出している、請求項１ないし４のいずれかに記載の半導体装置。
  6. 前記封止樹脂は、前記厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面と、前記樹脂主面および前記樹脂裏面に繋がる樹脂側面とを有する、請求項５に記載の半導体装置。
  7. 前記第２リードは、前記樹脂主面および前記樹脂裏面から露出していない、請求項６に記載の半導体装置。
  8. 前記第１リードおよび前記第３リードの一部は、前記樹脂裏面から露出している、請求項６または７に記載の半導体装置。
  9. 前記第３リードは、前記第１リードとは反対側を向き、かつ、前記樹脂側面から露出する第３端面を備え、
    前記第３端面と前記樹脂側面とは、互いに面一である、請求項６ないし８のいずれかに記載の半導体装置。
  10. 前記第１リードに対して、前記第２リードと同じ側に配置され、かつ、前記ゲート電極が接合されている第４リードをさらに備えている、請求項６ないし９のいずれかに記載の半導体装置。
  11. 前記第４リードは、前記第１リードとは反対側を向き、かつ、前記樹脂側面から露出する第４端面を備え、
    前記第４端面と前記樹脂側面とは、互いに面一である、請求項１０に記載の半導体装置。
  12. 前記第１リードは、前記厚さ方向視において前記第２リード側に向かって延びる複数の第１延出部を備え、
    前記第２リードは、前記厚さ方向視において前記第１リード側に向かって延び、かつ、前記複数の第１延出部の間に配置される第２延出部を備え、
    前記半導体素子は、前記第１延出部および前記第２延出部によって支持されている、請求項５ないし１１のいずれかに記載の半導体装置。
  13. 前記第２リードは、前記厚さ方向視において前記第１リード側に向かって延びる複数の第２延出部を備え、
    前記第１リードは、前記厚さ方向視において前記第２リード側に向かって延び、かつ、前記複数の第２延出部の間に配置される第１延出部を備え、
    前記半導体素子は、前記第１延出部および前記第２延出部によって支持されている、請求項５ないし１１のいずれかに記載の半導体装置。
  14. 前記第１リードは、前記第１延出部を２個以上備えており、
    前記第２リードは、前記第２延出部を２個以上備えており、
    前記第１延出部と前記第２延出部とは、前記第１延出部が延びる方向と前記厚さ方向とに直交する方向において、交互に配置されている、請求項１２または１３に記載の半導体装置。
  15. 前記第１延出部および前記第２延出部は、前記封止樹脂に覆われている、請求項１２ないし１４のいずれかに記載の半導体装置。
JP2021529962A 2019-07-01 2020-06-19 半導体装置 Active JP7562529B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019122873 2019-07-01
JP2019122873 2019-07-01
PCT/JP2020/024238 WO2021002225A1 (ja) 2019-07-01 2020-06-19 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021002225A1 JPWO2021002225A1 (ja) 2021-01-07
JP7562529B2 true JP7562529B2 (ja) 2024-10-07

Family

ID=74100598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021529962A Active JP7562529B2 (ja) 2019-07-01 2020-06-19 半導体装置

Country Status (3)

Country Link
US (1) US12165957B2 (ja)
JP (1) JP7562529B2 (ja)
WO (1) WO2021002225A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7636219B2 (ja) * 2021-03-19 2025-02-26 ローム株式会社 半導体装置
WO2024181293A1 (ja) * 2023-03-01 2024-09-06 ローム株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222781A (ja) 2012-04-16 2013-10-28 Sharp Corp 半導体装置のデバイス実装構造
JP2015216346A (ja) 2014-05-07 2015-12-03 サムソン エレクトロ−メカニックス カンパニーリミテッド． タンタルキャパシタ及びその製造方法
JP2018056538A (ja) 2016-09-26 2018-04-05 株式会社パウデック 半導体パッケージ、モジュールおよび電気機器
JP2018082011A (ja) 2016-11-15 2018-05-24 ローム株式会社 半導体デバイス
JP2018113429A (ja) 2016-12-28 2018-07-19 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2941523B2 (ja) 1991-10-25 1999-08-25 ローム株式会社 半導体装置
JPH07201914A (ja) * 1993-12-29 1995-08-04 Nippon Steel Corp 半導体装置及びその製造方法
JP2005175512A (ja) * 2005-02-16 2005-06-30 Nec Electronics Corp 半導体装置
JP6211829B2 (ja) 2013-06-25 2017-10-11 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222781A (ja) 2012-04-16 2013-10-28 Sharp Corp 半導体装置のデバイス実装構造
JP2015216346A (ja) 2014-05-07 2015-12-03 サムソン エレクトロ−メカニックス カンパニーリミテッド． タンタルキャパシタ及びその製造方法
JP2018056538A (ja) 2016-09-26 2018-04-05 株式会社パウデック 半導体パッケージ、モジュールおよび電気機器
JP2018082011A (ja) 2016-11-15 2018-05-24 ローム株式会社 半導体デバイス
JP2018113429A (ja) 2016-12-28 2018-07-19 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2021002225A1 (ja) 2021-01-07
US20220319964A1 (en) 2022-10-06
WO2021002225A1 (ja) 2021-01-07
US12165957B2 (en) 2024-12-10

Similar Documents

Publication Publication Date Title
JP7520177B2 (ja) 半導体装置
US12347752B2 (en) Semiconductor device
JP6744610B2 (ja) 半導体パッケージ、モジュールおよび電気機器
CN102074538A (zh) 半导体装置及其引线框
JP7562529B2 (ja) 半導体装置
JP7649127B2 (ja) 半導体装置
CN115777142A (zh) 半导体装置及半导体模组
US20230230904A1 (en) Semiconductor device
JP7582301B2 (ja) 半導体装置
US20230361006A1 (en) Semiconductor device
JP2021190556A (ja) 半導体装置の実装構造
JP7385414B2 (ja) 半導体装置
US12463119B2 (en) Semiconductor device and semiconductor device manufacturing method
US20250226295A1 (en) Multi-die semiconductor package
US20250226351A1 (en) Semiconductor package with heat flow restricting connector
JP7835681B2 (ja) 半導体装置
JP7535077B2 (ja) 半導体装置および半導体装置の製造方法
CN117913087A (zh) 氮化物半导体元件及氮化物半导体装置
KR20260041001A (ko) 컴팩트한 직접 본딩된 금속 기판 패키지 및 이를 조립하는 방법
WO2023140046A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240925

R150 Certificate of patent or registration of utility model

Ref document number: 7562529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150