JPH07201914A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07201914A JPH07201914A JP5352988A JP35298893A JPH07201914A JP H07201914 A JPH07201914 A JP H07201914A JP 5352988 A JP5352988 A JP 5352988A JP 35298893 A JP35298893 A JP 35298893A JP H07201914 A JPH07201914 A JP H07201914A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- semiconductor element
- semiconductor device
- back surface
- conductor portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の表裏両面に電気的接続が必要な
ものでも超小型のパッケージングを可能にする。 【構成】 半導体チップ１は表面に一対の電極部１１を
有し裏面の全体が電極部１２となっている。フィルムキ
ャリア２はフィルム基材３の表面に導体部４が形成され
裏面に一対の導体部５が形成されている。表面導体部４
はパッド４１とアウターリード４２とを有し、裏面導体
部５はインナーリード５１とアウターリード５２とを有
する。半導体チップ１の裏面がフィルムキャリア２の表
面導体部４のパッド４１上に導電性接着剤６により固着
され、裏面電極部１２が表面導体部４に接続される。フ
ィルムキャリア２の裏面導体部５のインナーリード５１
は、半導体チップ１の表面にまで屈曲されて表面電極部
１１に接続される。表面電極部１１に関してワイヤボン
ディングの必要がなく、ボンディングエリア及びワイヤ
ループ高さのスペース等が不要になり、超小型のパッケ
ージが得られる。
ものでも超小型のパッケージングを可能にする。 【構成】 半導体チップ１は表面に一対の電極部１１を
有し裏面の全体が電極部１２となっている。フィルムキ
ャリア２はフィルム基材３の表面に導体部４が形成され
裏面に一対の導体部５が形成されている。表面導体部４
はパッド４１とアウターリード４２とを有し、裏面導体
部５はインナーリード５１とアウターリード５２とを有
する。半導体チップ１の裏面がフィルムキャリア２の表
面導体部４のパッド４１上に導電性接着剤６により固着
され、裏面電極部１２が表面導体部４に接続される。フ
ィルムキャリア２の裏面導体部５のインナーリード５１
は、半導体チップ１の表面にまで屈曲されて表面電極部
１１に接続される。表面電極部１１に関してワイヤボン
ディングの必要がなく、ボンディングエリア及びワイヤ
ループ高さのスペース等が不要になり、超小型のパッケ
ージが得られる。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、表裏両面に電極部を有
する半導体素子をフィルムキャリアに搭載した半導体装
置及びその製造方法に関する。
する半導体素子をフィルムキャリアに搭載した半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】従来、例えばトランジスタ等のように、
半導体素子の表裏両面に電気的接続が必要な半導体装置
の実装技術の一つとして、図６に示すものがあり、
（ａ）は半導体装置の平面図、（ｂ）は（ａ）のＣ−Ｃ
線断面図である。
半導体素子の表裏両面に電気的接続が必要な半導体装置
の実装技術の一つとして、図６に示すものがあり、
（ａ）は半導体装置の平面図、（ｂ）は（ａ）のＣ−Ｃ
線断面図である。
【０００３】即ち、導電性金属材料からなるリード１０
１とリード１０２とを同一平面上に隣接して配置する。
そして、リード１０１のマウント部１０１ａ上に半導体
チップ１０３の裏面を導電性接着剤１０４等により接着
し、ワイヤ（金線）１０５を半導体チップ１０３の表面
の電極部１０３ａとリード１０２のパッド部１０２ａと
にボンディングする。これによって、表面電極部１０３
ａとリード１０２との電気的接続及び裏面電極部（裏面
全体の電極面）１０３ｂとリード１０１との電気的接続
を行う。なお、１０６は封止樹脂である。
１とリード１０２とを同一平面上に隣接して配置する。
そして、リード１０１のマウント部１０１ａ上に半導体
チップ１０３の裏面を導電性接着剤１０４等により接着
し、ワイヤ（金線）１０５を半導体チップ１０３の表面
の電極部１０３ａとリード１０２のパッド部１０２ａと
にボンディングする。これによって、表面電極部１０３
ａとリード１０２との電気的接続及び裏面電極部（裏面
全体の電極面）１０３ｂとリード１０１との電気的接続
を行う。なお、１０６は封止樹脂である。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たように、表裏両面に電極部１０３ａ及び１０３ｂを有
する半導体チップ１０３を用いる半導体装置において
は、裏面電極部１０３ｂとリード１０１との電気的接続
をマウント部１０１ａへの直接ダイボンディングによっ
て行うことができても、表面電極部１０３ａとリード１
０２との電気的接続はパッド部１０２ａへのワイヤボン
ディングに頼らざるを得ない。
たように、表裏両面に電極部１０３ａ及び１０３ｂを有
する半導体チップ１０３を用いる半導体装置において
は、裏面電極部１０３ｂとリード１０１との電気的接続
をマウント部１０１ａへの直接ダイボンディングによっ
て行うことができても、表面電極部１０３ａとリード１
０２との電気的接続はパッド部１０２ａへのワイヤボン
ディングに頼らざるを得ない。
【０００５】このため、半導体チップ１０３が搭載され
るマウント部１０１ａと同一平面の外方でワイヤ１０５
を接続するための接続平面（即ちパッド部１０２ａ）、
半導体チップ１０３の上方でワイヤ１０５のルーピング
のための高さ、等が必要となり、パッケージの小型化に
限界があるという問題があった。
るマウント部１０１ａと同一平面の外方でワイヤ１０５
を接続するための接続平面（即ちパッド部１０２ａ）、
半導体チップ１０３の上方でワイヤ１０５のルーピング
のための高さ、等が必要となり、パッケージの小型化に
限界があるという問題があった。
【０００６】そこで本発明は、上記課題を解決するため
になされたもので、半導体素子の表裏両面に電気的接続
が必要なものでも超小型のパッケージングが可能な半導
体装置及びその製造方法を提供することを目的とする。
になされたもので、半導体素子の表裏両面に電気的接続
が必要なものでも超小型のパッケージングが可能な半導
体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置は、表裏両面に電極部を有
する半導体素子と、この半導体素子の前記裏面電極部に
接続される導体部と前記表面電極部に接続される導体部
とが絶縁性フィルム基材の表裏両面に形成されたフィル
ムキャリアとからなり、前記半導体素子がその裏面で前
記フィルムキャリアの表面に搭載されて、その半導体素
子の裏面電極部がフィルムキャリアの表面導体部に接続
されていると共に、前記フィルムキャリアの裏面導体部
が前記半導体素子の表面にまで屈曲されて、その裏面導
体部が半導体素子の表面電極部に接続されているもので
ある。
に、本発明による半導体装置は、表裏両面に電極部を有
する半導体素子と、この半導体素子の前記裏面電極部に
接続される導体部と前記表面電極部に接続される導体部
とが絶縁性フィルム基材の表裏両面に形成されたフィル
ムキャリアとからなり、前記半導体素子がその裏面で前
記フィルムキャリアの表面に搭載されて、その半導体素
子の裏面電極部がフィルムキャリアの表面導体部に接続
されていると共に、前記フィルムキャリアの裏面導体部
が前記半導体素子の表面にまで屈曲されて、その裏面導
体部が半導体素子の表面電極部に接続されているもので
ある。
【０００８】また、本発明は、前記半導体装置の製造方
法であって、前記フィルムキャリアの裏面導体部が平面
的な状態で、この裏面導体部と前記半導体素子の表面電
極部とを接続し、その半導体素子を反転させることによ
り前記フィルムキャリアの裏面導体部を屈曲させ、前記
半導体素子をその裏面で前記フィルムキャリアの表面に
搭載してその半導体素子の裏面電極部をフィルムキャリ
アの表面導体部に接続するものである。
法であって、前記フィルムキャリアの裏面導体部が平面
的な状態で、この裏面導体部と前記半導体素子の表面電
極部とを接続し、その半導体素子を反転させることによ
り前記フィルムキャリアの裏面導体部を屈曲させ、前記
半導体素子をその裏面で前記フィルムキャリアの表面に
搭載してその半導体素子の裏面電極部をフィルムキャリ
アの表面導体部に接続するものである。
【０００９】
【作用】上記のように構成された本発明の半導体装置に
よれば、半導体素子の裏面電極部はフィルムキャリアの
表面導体部に接続されるが、フィルムキャリアの裏面導
体部は半導体素子の表面にまで屈曲されて半導体素子の
表面電極部に接続される。フィルムキャリアの表面導体
部と裏面導体部とはフィルム基材の表裏両面に形成され
ており、裏面導体部が屈曲されて半導体素子の表面電極
部に接続されるので、半導体素子の表面電極部に関して
ワイヤボンディングの必要がなくなり、ワイヤを接続す
るための入出力端子側のボンディングエリア、ワイヤル
ープのための高さ、等を考慮する必要がなくなる。これ
により、半導体素子の表裏両面に電気的接続が必要なも
のでも、超小型のパッケージングが可能になる。
よれば、半導体素子の裏面電極部はフィルムキャリアの
表面導体部に接続されるが、フィルムキャリアの裏面導
体部は半導体素子の表面にまで屈曲されて半導体素子の
表面電極部に接続される。フィルムキャリアの表面導体
部と裏面導体部とはフィルム基材の表裏両面に形成され
ており、裏面導体部が屈曲されて半導体素子の表面電極
部に接続されるので、半導体素子の表面電極部に関して
ワイヤボンディングの必要がなくなり、ワイヤを接続す
るための入出力端子側のボンディングエリア、ワイヤル
ープのための高さ、等を考慮する必要がなくなる。これ
により、半導体素子の表裏両面に電気的接続が必要なも
のでも、超小型のパッケージングが可能になる。
【００１０】なお、半導体素子をフィルムキャリアの表
面に搭載した後、そのフィルムキャリアの裏面導体部を
屈曲させながら半導体素子の表面電極部に接続するの
は、組立性や精度の点から困難さを伴う。しかし、本発
明の製造方法によれば、まず、フィルムキャリアの裏面
導体部を平面的な状態にして半導体素子の表面電極部と
接続し、次に、半導体素子を反転させることにより裏面
導体部を屈曲させて半導体素子の裏面をフィルムキャリ
アの表面に搭載する。これにより、半導体素子の表裏両
面の電極部とフィルムキャリアの表裏両面の導体部とを
極めて簡単かつ高精度に接続することが可能となる。
面に搭載した後、そのフィルムキャリアの裏面導体部を
屈曲させながら半導体素子の表面電極部に接続するの
は、組立性や精度の点から困難さを伴う。しかし、本発
明の製造方法によれば、まず、フィルムキャリアの裏面
導体部を平面的な状態にして半導体素子の表面電極部と
接続し、次に、半導体素子を反転させることにより裏面
導体部を屈曲させて半導体素子の裏面をフィルムキャリ
アの表面に搭載する。これにより、半導体素子の表裏両
面の電極部とフィルムキャリアの表裏両面の導体部とを
極めて簡単かつ高精度に接続することが可能となる。
【００１１】
【実施例】以下、本発明による半導体装置及びその製造
方法の実施例について図１〜図５を参照して説明する。
方法の実施例について図１〜図５を参照して説明する。
【００１２】まず、図１は第１実施例による半導体装置
を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断
面図である。
を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断
面図である。
【００１３】この半導体装置は、半導体チップ１とフィ
ルムキャリア２とによって構成されている。半導体チッ
プ１は、例えばトランジスタであり、表面（上面）に一
対の電極部１１を有し、かつ裏面（下面）が全体的に電
極部１２にて構成されている。フィルムキャリア２は、
フィルム基材３の表面（上面）に導体部４が形成され、
裏面（下面）に一対の導体部５が形成されている。な
お、フィルム基材３には低伸縮性で耐熱性及び電気絶縁
性が良好なポリイミドを用い、導体部４及び５には銅を
使用している。
ルムキャリア２とによって構成されている。半導体チッ
プ１は、例えばトランジスタであり、表面（上面）に一
対の電極部１１を有し、かつ裏面（下面）が全体的に電
極部１２にて構成されている。フィルムキャリア２は、
フィルム基材３の表面（上面）に導体部４が形成され、
裏面（下面）に一対の導体部５が形成されている。な
お、フィルム基材３には低伸縮性で耐熱性及び電気絶縁
性が良好なポリイミドを用い、導体部４及び５には銅を
使用している。
【００１４】フィルムキャリア２の表面導体部４は、フ
ィルム基材３上で半導体チップ１を搭載可能な面積のパ
ッド４１と、フィルム基材３の外周から突出するアウタ
ーリード（外部接続用リード）４２とを有している。
ィルム基材３上で半導体チップ１を搭載可能な面積のパ
ッド４１と、フィルム基材３の外周から突出するアウタ
ーリード（外部接続用リード）４２とを有している。
【００１５】フィルムキャリア２の一対の裏面導体部５
は、それぞれ、フィルム基材３の外周から突出するイン
ナーリード（内部接続用リード）５１と、フィルム基材
３の外周から突出するアウターリード（外部接続用リー
ド）５２とを有している。なお、一対のインナーリード
５１はフィルム基材３の一部として残存された保持片３
１により一体的に保持されている。
は、それぞれ、フィルム基材３の外周から突出するイン
ナーリード（内部接続用リード）５１と、フィルム基材
３の外周から突出するアウターリード（外部接続用リー
ド）５２とを有している。なお、一対のインナーリード
５１はフィルム基材３の一部として残存された保持片３
１により一体的に保持されている。
【００１６】そして、半導体チップ１の裏面がフィルム
キャリア２の表面導体部４のパッド４１上に導電性接着
剤６によって固着されている。これにより、半導体チッ
プ１の裏面電極部１２がパッド４１を介してアウターリ
ード４２に電気的に接続されている。
キャリア２の表面導体部４のパッド４１上に導電性接着
剤６によって固着されている。これにより、半導体チッ
プ１の裏面電極部１２がパッド４１を介してアウターリ
ード４２に電気的に接続されている。
【００１７】一方、フィルムキャリア２の裏面導体部５
のインナーリード５１は、半導体チップ１の表面にまで
屈曲され、その半導体チップ１の表面電極部１１にＡｕ
等のバンプ７を介して接続されている。これにより、半
導体チップ１の表面電極部１１がインナーリード５１を
介してアウターリード５２に電気的に接続されている。
なお、保持片３１は、屈曲されたインナーリード５１の
変形防止及び半導体チップ１との絶縁の役割を果たして
いる。
のインナーリード５１は、半導体チップ１の表面にまで
屈曲され、その半導体チップ１の表面電極部１１にＡｕ
等のバンプ７を介して接続されている。これにより、半
導体チップ１の表面電極部１１がインナーリード５１を
介してアウターリード５２に電気的に接続されている。
なお、保持片３１は、屈曲されたインナーリード５１の
変形防止及び半導体チップ１との絶縁の役割を果たして
いる。
【００１８】上記のように、半導体チップ１がフィルム
キャリア２に搭載されかつ電気的な接続がとられる。そ
して、必要に応じて、アウターリード４２及び５２が露
出するように半導体チップ１及びフィルムキャリア２
が、例えばトランスファモールド法による樹脂８によっ
て封止される。
キャリア２に搭載されかつ電気的な接続がとられる。そ
して、必要に応じて、アウターリード４２及び５２が露
出するように半導体チップ１及びフィルムキャリア２
が、例えばトランスファモールド法による樹脂８によっ
て封止される。
【００１９】このように、フィルムキャリア２の裏面導
体部５のインナーリード５１を屈曲させて半導体チップ
１の表面電極部１１に接続することにより、従来のワイ
ヤボンディング技術を用いた場合に必要であった、ワイ
ヤ接続のための入出力端子側のボンディングエリアのス
ペース、ワイヤループのための高さ方向のスペース、等
を省略することができる。これにより、例えば従来（図
６参照）と同じ大きさの半導体チップ１を用いた場合で
も、面積比で１／２、体積比で１／４の超小型のパッケ
ージを得ることができる。
体部５のインナーリード５１を屈曲させて半導体チップ
１の表面電極部１１に接続することにより、従来のワイ
ヤボンディング技術を用いた場合に必要であった、ワイ
ヤ接続のための入出力端子側のボンディングエリアのス
ペース、ワイヤループのための高さ方向のスペース、等
を省略することができる。これにより、例えば従来（図
６参照）と同じ大きさの半導体チップ１を用いた場合で
も、面積比で１／２、体積比で１／４の超小型のパッケ
ージを得ることができる。
【００２０】次に、上記フィルムキャリア２の構成につ
いて説明する。図２はフィルムキャリアの概略平面図で
あり、図３は図２のＢ部拡大を示し、（ａ）は表面図、
（ｂ）は裏面図である。
いて説明する。図２はフィルムキャリアの概略平面図で
あり、図３は図２のＢ部拡大を示し、（ａ）は表面図、
（ｂ）は裏面図である。
【００２１】まず、図２に示すように、フィルムキャリ
ア２は長尺テープ状をなし、前記１つの半導体装置を構
成する１ブロックがテープの幅方向に複数（例えば４ブ
ロック）列設され、さらに、これら各ブロックがテープ
の長手方向に沿って多数列設されている。なお、２１は
スプロケット孔である。即ち、この半導体装置を構成す
るフィルムキャリア２には、いわゆるＴＡＢ（Tape Aut
omated Bonding）方式を用いることができる。
ア２は長尺テープ状をなし、前記１つの半導体装置を構
成する１ブロックがテープの幅方向に複数（例えば４ブ
ロック）列設され、さらに、これら各ブロックがテープ
の長手方向に沿って多数列設されている。なお、２１は
スプロケット孔である。即ち、この半導体装置を構成す
るフィルムキャリア２には、いわゆるＴＡＢ（Tape Aut
omated Bonding）方式を用いることができる。
【００２２】次に、図３（ａ）及び（ｂ）に示すよう
に、フィルムキャリア２において、半導体チップ１が搭
載されるフィルム基材３の外周囲はリード孔２２となっ
ている。そして、図３（ａ）に示すように、前記表面導
体部４のアウターリード４２はリード孔２２に架橋さ
れ、その先端がスルーホール４３を介してフィルム基材
３の裏面に導かれ、テストパッド４４となっている。
に、フィルムキャリア２において、半導体チップ１が搭
載されるフィルム基材３の外周囲はリード孔２２となっ
ている。そして、図３（ａ）に示すように、前記表面導
体部４のアウターリード４２はリード孔２２に架橋さ
れ、その先端がスルーホール４３を介してフィルム基材
３の裏面に導かれ、テストパッド４４となっている。
【００２３】また、図３（ｂ）に示すように、前記一対
の裏面導体部５はフィルム基材３の裏面で直角状にパタ
ーン形成されている。そして、裏面導体部５のインナー
リード５１はフィルム基材３の外周の一辺から突出し、
アウターリード５２は他の一辺から突出してリード孔２
２に架橋され、その先端がテストパッド５３となってい
る。
の裏面導体部５はフィルム基材３の裏面で直角状にパタ
ーン形成されている。そして、裏面導体部５のインナー
リード５１はフィルム基材３の外周の一辺から突出し、
アウターリード５２は他の一辺から突出してリード孔２
２に架橋され、その先端がテストパッド５３となってい
る。
【００２４】次に、本実施例による半導体装置の組立工
程を図４を参照して説明する。
程を図４を参照して説明する。
【００２５】まず、工程（ａ）に示すように、前述のよ
うに構成されたフィルムキャリア２が搬送されて位置決
めされる。このとき、裏面導体部５のインナーリード５
１は平面的な状態となっている。
うに構成されたフィルムキャリア２が搬送されて位置決
めされる。このとき、裏面導体部５のインナーリード５
１は平面的な状態となっている。
【００２６】そして、工程（ｂ）に示すように、平面的
な状態のインナーリード５１と半導体チップ１の表面電
極部１１とを接合する。この接合は、ＴＡＢ方式におけ
るインナーリードボンディングと同様に行うことができ
る。
な状態のインナーリード５１と半導体チップ１の表面電
極部１１とを接合する。この接合は、ＴＡＢ方式におけ
るインナーリードボンディングと同様に行うことができ
る。
【００２７】次に、工程（ｃ）に示すように、半導体チ
ップ１を反転させることによってインナーリード５１を
屈曲させ、半導体チップ１の裏面を表面導体部４のパッ
ド４１上に導電性接着剤６を介して固定する。
ップ１を反転させることによってインナーリード５１を
屈曲させ、半導体チップ１の裏面を表面導体部４のパッ
ド４１上に導電性接着剤６を介して固定する。
【００２８】次に、工程（ｄ）に示すように、アウター
リード４２及び５２が露出するように、半導体チップ１
及びフィルムキャリア２を樹脂８により封止する。
リード４２及び５２が露出するように、半導体チップ１
及びフィルムキャリア２を樹脂８により封止する。
【００２９】次に、工程（ｅ）に示すように、アウター
リード４２及び５２部分を切断して半導体装置をフィル
ムキャリア２から分離し、アウターリード４２及び５２
を基板等への表面実装が可能な形状にフォーミングす
る。
リード４２及び５２部分を切断して半導体装置をフィル
ムキャリア２から分離し、アウターリード４２及び５２
を基板等への表面実装が可能な形状にフォーミングす
る。
【００３０】ところで、半導体チップ１をフィルムキャ
リア２の表面に搭載した後、裏面導体部５のインナーリ
ード５１を屈曲させて半導体チップ１の表面電極部１１
に接合するのは、そのインナーリード５１が極めて薄く
微細なことから、組立性や精度の点で容易ではない。
リア２の表面に搭載した後、裏面導体部５のインナーリ
ード５１を屈曲させて半導体チップ１の表面電極部１１
に接合するのは、そのインナーリード５１が極めて薄く
微細なことから、組立性や精度の点で容易ではない。
【００３１】そこで、上記方法のように、まず最初に、
裏面導体部５のインナーリード５１が平面的な状態で半
導体チップ１の表面電極部１１と接合すれば、この接合
を極めて簡単かつ高精度に行うことができる。そして次
に、既にインナーリード５１が接続されている半導体チ
ップ１を反転させれば、そのインナーリード５１を容易
に屈曲させることができる。従って、半導体チップ１の
表裏両面への電気的接続を極めて簡単かつ高精度に行う
ことができる。
裏面導体部５のインナーリード５１が平面的な状態で半
導体チップ１の表面電極部１１と接合すれば、この接合
を極めて簡単かつ高精度に行うことができる。そして次
に、既にインナーリード５１が接続されている半導体チ
ップ１を反転させれば、そのインナーリード５１を容易
に屈曲させることができる。従って、半導体チップ１の
表裏両面への電気的接続を極めて簡単かつ高精度に行う
ことができる。
【００３２】次に、図５は第２実施例による半導体装置
の分解斜視図である。この例においては裏面にも複数の
電極部を有する半導体チップを用いている。
の分解斜視図である。この例においては裏面にも複数の
電極部を有する半導体チップを用いている。
【００３３】即ち、フィルムキャリア２の複数の表面導
体部４は、それぞれ、フィルム基材３の表面に形成され
たパッド４１と、フィルム基材３の外周から突出するア
ウターリード４２とを有している。また、フィルムキャ
リア２の複数の裏面導体部５は、それぞれ、フィルム基
材３の外周から突出するインナーリード５１とアウター
リード５２とを有している。
体部４は、それぞれ、フィルム基材３の表面に形成され
たパッド４１と、フィルム基材３の外周から突出するア
ウターリード４２とを有している。また、フィルムキャ
リア２の複数の裏面導体部５は、それぞれ、フィルム基
材３の外周から突出するインナーリード５１とアウター
リード５２とを有している。
【００３４】この第２実施例においては、前記第１実施
例と同様に、半導体チップ１がその裏面でフィルムキャ
リア２の表面に搭載されるが、このとき、半導体チップ
１の複数の裏面電極部１２は、それぞれフィルムキャリ
ア２の表面導体部４のパッド４１に接続される。また、
フィルムキャリア２の裏面導体部５のインナーリード５
１は、それぞれ半導体チップ１の表面にまで屈曲され
て、表面電極部１１に接続される。このように、半導体
チップ１が表裏両面にそれぞれ複数の電極部１１及び１
２を有していても、超小型のパッケージを得ることがで
きる。
例と同様に、半導体チップ１がその裏面でフィルムキャ
リア２の表面に搭載されるが、このとき、半導体チップ
１の複数の裏面電極部１２は、それぞれフィルムキャリ
ア２の表面導体部４のパッド４１に接続される。また、
フィルムキャリア２の裏面導体部５のインナーリード５
１は、それぞれ半導体チップ１の表面にまで屈曲され
て、表面電極部１１に接続される。このように、半導体
チップ１が表裏両面にそれぞれ複数の電極部１１及び１
２を有していても、超小型のパッケージを得ることがで
きる。
【００３５】以上、本発明の実施例について説明した
が、本発明は上記実施例に限定されることなく、本発明
の技術的思想に基づいて各種の有効な変更並びに応用が
可能である。例えば、実施例ではフィルムキャリアの裏
面導体部をフィルム基材の外周から突出するインナーリ
ード部分で屈曲させたが、裏面導体部をフィルム基材と
共に屈曲させてもよい。また、実施例では裏面導体部の
屈曲されるインナーリードを一辺だけに設けたが、表面
導体部及び裏面導体部のアウターリードとの位置関係を
考慮して、必要に応じて複数辺に設けることも可能であ
る。
が、本発明は上記実施例に限定されることなく、本発明
の技術的思想に基づいて各種の有効な変更並びに応用が
可能である。例えば、実施例ではフィルムキャリアの裏
面導体部をフィルム基材の外周から突出するインナーリ
ード部分で屈曲させたが、裏面導体部をフィルム基材と
共に屈曲させてもよい。また、実施例では裏面導体部の
屈曲されるインナーリードを一辺だけに設けたが、表面
導体部及び裏面導体部のアウターリードとの位置関係を
考慮して、必要に応じて複数辺に設けることも可能であ
る。
【００３６】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、フィルム基材の表裏両面に導体部を形成し
たフィルムキャリアを用い、このフィルムキャリアの裏
面導体部を屈曲させて半導体素子の表面電極部に接続す
ることにより、従来のワイヤボンディング技術を用いた
場合に必要であった、ワイヤ接続のための入出力端子側
のボンディングエリアのスペース、ワイヤループのため
の高さ方向のスペース、等を不要にできる。従って、半
導体素子の表裏両面に電気的接続が必要なものでも、超
小型のパッケージを得ることができ、実装密度の大幅な
向上を図ることができる。
置によれば、フィルム基材の表裏両面に導体部を形成し
たフィルムキャリアを用い、このフィルムキャリアの裏
面導体部を屈曲させて半導体素子の表面電極部に接続す
ることにより、従来のワイヤボンディング技術を用いた
場合に必要であった、ワイヤ接続のための入出力端子側
のボンディングエリアのスペース、ワイヤループのため
の高さ方向のスペース、等を不要にできる。従って、半
導体素子の表裏両面に電気的接続が必要なものでも、超
小型のパッケージを得ることができ、実装密度の大幅な
向上を図ることができる。
【００３７】また、本発明の半導体装置の製造方法によ
れば、予めフィルムキャリアの裏面導体部が平面的な状
態で半導体素子の表面電極部と接続することによって、
その接続を極めて簡単かつ高精度に行え、その後の裏面
導体部の屈曲も極めて容易に行うことができるので、こ
の種の半導体装置を高効率並びに高歩留りで組立製造す
ることができる。
れば、予めフィルムキャリアの裏面導体部が平面的な状
態で半導体素子の表面電極部と接続することによって、
その接続を極めて簡単かつ高精度に行え、その後の裏面
導体部の屈曲も極めて容易に行うことができるので、こ
の種の半導体装置を高効率並びに高歩留りで組立製造す
ることができる。
【図１】本発明の第１実施例による半導体装置を示し、
（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断面図であ
る。
（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断面図であ
る。
【図２】上記第１実施例におけるフィルムキャリアの概
略平面図である。
略平面図である。
【図３】上記第１実施例におけるフィルムキャリアの図
２のＢ部拡大を示し、（ａ）は表面図、（ｂ）は裏面図
である。
２のＢ部拡大を示し、（ａ）は表面図、（ｂ）は裏面図
である。
【図４】上記第１実施例による半導体装置の組立工程を
順に示す図である。
順に示す図である。
【図５】本発明の第２実施例による半導体装置の分解斜
視図である。
視図である。
【図６】表裏両面に電極部を有する半導体素子を用いた
従来の半導体装置を示し、（ａ）は平面図、（ｂ）は
（ａ）のＣ−Ｃ線断面図である。
従来の半導体装置を示し、（ａ）は平面図、（ｂ）は
（ａ）のＣ−Ｃ線断面図である。
１ 半導体チップ １１ 表面電極部 １２ 裏面電極部 ２ フィルムキャリア ２２ リード孔 ３ フィルム基材 ３１ 保持片 ４ 表面導体部 ４１ パッド ４２ アウターリード ５ 裏面導体部 ５１ インナーリード ５２ アウターリード ６ 導電性接着剤 ８ 封止樹脂
Claims (8)
- 【請求項１】 表裏両面に電極部を有する半導体素子
と、この半導体素子の前記裏面電極部に接続される導体
部と前記表面電極部に接続される導体部とが絶縁性フィ
ルム基材の表裏両面に形成されたフィルムキャリアとか
らなり、 前記半導体素子がその裏面で前記フィルムキャリアの表
面に搭載されて、その半導体素子の裏面電極部がフィル
ムキャリアの表面導体部に接続されていると共に、前記
フィルムキャリアの裏面導体部が前記半導体素子の表面
にまで屈曲されて、その裏面導体部が半導体素子の表面
電極部に接続されていることを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、少
なくとも前記半導体素子の表面電極部と前記フィルムキ
ャリアの裏面導体部とが複数で構成されていることを特
徴とする半導体装置。 - 【請求項３】 請求項２記載の半導体装置において、前
記フィルムキャリアの複数の裏面導体部が前記フィルム
基材の外周から突出する内部接続用リードを有し、これ
ら内部接続用リードの屈曲部分の少なくとも一部が絶縁
性材料からなる保持片により保持されていることを特徴
とする半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、前
記フィルムキャリアの表面導体部及び裏面導体部が前記
フィルム基材の外周から突出する外部接続用リードを有
することを特徴とする半導体装置。 - 【請求項５】 請求項４記載の半導体装置において、前
記外部接続用リードが露出するように前記半導体素子及
び前記フィルムキャリアが樹脂封止されていることを特
徴とする半導体装置。 - 【請求項６】 請求項１記載の半導体装置において、前
記フィルムキャリアがテープ状であり、このフィルムキ
ャリアに前記半導体素子の搭載位置が複数列設され、各
々の位置にそれぞれ半導体素子が搭載されることによっ
て、複数のパッケージが構成されていることを特徴とす
る半導体装置。 - 【請求項７】 請求項１記載の半導体装置の製造方法で
あって、 前記フィルムキャリアの裏面導体部が平面的な状態で、
この裏面導体部と前記半導体素子の表面電極部とを接続
し、その半導体素子を反転させることにより前記フィル
ムキャリアの裏面導体部を屈曲させ、前記半導体素子を
その裏面で前記フィルムキャリアの表面に搭載してその
半導体素子の裏面電極部をフィルムキャリアの表面導体
部に接続することを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項７記載の半導体装置の製造方法に
おいて、少なくとも前記半導体素子の表面電極部と前記
フィルムキャリアの裏面導体部との接続を複数箇所で行
うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5352988A JPH07201914A (ja) | 1993-12-29 | 1993-12-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5352988A JPH07201914A (ja) | 1993-12-29 | 1993-12-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201914A true JPH07201914A (ja) | 1995-08-04 |
Family
ID=18427814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5352988A Withdrawn JPH07201914A (ja) | 1993-12-29 | 1993-12-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201914A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195502A (ja) * | 2011-03-17 | 2012-10-11 | Yazaki Corp | モジュールの端子構造 |
| WO2021002225A1 (ja) * | 2019-07-01 | 2021-01-07 | ローム株式会社 | 半導体装置 |
-
1993
- 1993-12-29 JP JP5352988A patent/JPH07201914A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195502A (ja) * | 2011-03-17 | 2012-10-11 | Yazaki Corp | モジュールの端子構造 |
| WO2021002225A1 (ja) * | 2019-07-01 | 2021-01-07 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI528522B (zh) | 具有中央接觸及改良式接地或功率分佈之增強型堆疊式微電子總成以及系統 | |
| JP2001024135A (ja) | 半導体装置の製造方法 | |
| JPH1056129A (ja) | 積層型ボトムリード半導体パッケージ | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH11312780A (ja) | 半導体装置およびその製造方法 | |
| JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06216182A (ja) | チップ・オン・ボード組立体およびその製造方法 | |
| JPH06503446A (ja) | 集積回路のダイとリードフレームの接続組立システム | |
| JPH11135682A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| JPH07201914A (ja) | 半導体装置及びその製造方法 | |
| JP3381447B2 (ja) | 半導体装置 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| KR100520409B1 (ko) | 볼 그리드 어레이 타입의 멀티 칩 패키지 | |
| JP3466354B2 (ja) | 半導体装置 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10189864A (ja) | モールドパッケージ用多層リードフレーム | |
| JPH09172033A (ja) | 半導体装置およびその製造方法 | |
| JPS62260343A (ja) | 半導体装置 | |
| JP2642074B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JPH1117094A (ja) | 半導体チップ搭載ボード及びその実装構造 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |