KR100259357B1 - 반도체 소자의 배선형성방법 - Google Patents

반도체 소자의 배선형성방법 Download PDF

Info

Publication number
KR100259357B1
KR100259357B1 KR1019980003580A KR19980003580A KR100259357B1 KR 100259357 B1 KR100259357 B1 KR 100259357B1 KR 1019980003580 A KR1019980003580 A KR 1019980003580A KR 19980003580 A KR19980003580 A KR 19980003580A KR 100259357 B1 KR100259357 B1 KR 100259357B1
Authority
KR
South Korea
Prior art keywords
copper
thin film
reflow
semiconductor device
insulating layer
Prior art date
Application number
KR1019980003580A
Other languages
English (en)
Other versions
KR19990069376A (ko
Inventor
이승윤
황용섭
박종욱
김동원
라사균
김준기
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980003580A priority Critical patent/KR100259357B1/ko
Priority to US09/140,834 priority patent/US6057228A/en
Priority to TW087114421A priority patent/TW383478B/zh
Priority to DE19843173A priority patent/DE19843173A1/de
Priority to JP11029761A priority patent/JPH11274159A/ja
Publication of KR19990069376A publication Critical patent/KR19990069376A/ko
Application granted granted Critical
Publication of KR100259357B1 publication Critical patent/KR100259357B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 구리를 이용한 반도체 소자의 배선형성방법에 관한 것으로, 이와같은 배선형성방법은 반도체 기판상에 홈(groove)을 가진 절연층을 형성하는 공정과; 상기 홈을 포함한 상기 절연층상에 구리박막을 형성하는 공정과; 할로겐가스(halogen gas)를 포함하는 공정분위기에서 상기 구리박막을 리플로우(reflow)시키는 공정을 포함하여 이루어지고, 450℃ 이하의 낮은 어닐링온도(annealing temperature)와 30분 이하의 짧은 어닐링시간(annealing time)에서 고단차를 가진 반도체 기판상에 증착된 구리박막을 리플로우시키는 효과가 있다.
또한, 열소모를 줄임으로서 반도체 소자의 형성시 구리가 실리콘기판, 유전물질, 전극등으로 빠르게 확산하는 것을 저온공정으로 억제함으로서 생산성을 향상시키는 효과가 있다.

Description

반도체 소자의 배선형성방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 고집적, 고성능 소자의 배선물질로 적합한 구리를 이용한 반도체 소자의 배선형성방법에 관한 것이다.
일반적으로, 고집적회로의 전기적 상호연결에 적합한 전도성 물질로 알루미늄이 가장 널리 사용되어져 왔다.
그러나, 요즈음 전기적 상호연결의 폭이 좁아짐에 따라, 알루미늄의 저항은 회로의 RC 시정수를 지연시키는데 상당히 기여할 정도로 무시할 수 없게 되고, 또한, 넓이(Dimension)가 감소함에 따라, 디자인룰(design rule)이 제한된다.
따라서, 알루미늄보다 고유저항이 약 40% 낮고, 전기이동도와 같은 신뢰성 문제에 훨씬 저항력을 가지는 구리가 반도체 소자의 배선물질로 각광받고 있고, 이러한 구리는 통상적으로 상감공정(damascene process)을 통해 형성한다.
종래, 구리를 이용한 반도체 소자의 배선형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 에 도시된 바와 같이, 반도체 제조공정에 의해 활성소자가 집적된 반도체 기판(1)상에 홈(2a)을 갖는 절연층(2)을 형성하고, 상기 홈(2a)을 포함한 상기 절연층(2)상에 구리박막(3)을 스퍼터링증착(sputtering deposition)방법에 의해 형성한다. 여기서, 상기 홈(2a)을 메우기 위해 구리(Cu)를 스퍼터링증착방법에 의해 계속하여 증착하면, 도 2 에 도시된 바와 같이, 상기 홈(2a)의 내부에 보이드(void)(5)가 생기게 된다.
또한, 상기 홈(2a)을 메우기 위해 상기 구리박막(2)이 증착된 반도체 기판(1)을 진공(vacuum)의 퍼니스(furnace)에 넣고, 수소/산소 분위기에서 500℃ 이상의 온도로 1 시간 이상 어닐링(annealing)하면, 도 3 에 도시된 바와 같이, 상기 구리박막(3)이 플로우되어 상기 홈(2a)이 보이드(5)없이 메워지는데, 이러한 공정을 구리 리플로우공정(Cu reflow process)이라한다.
상기한 바와 같은 종래 구리를 이용한 반도체 소자의 배선형성방법은 보이드없는 컨포멀(conformal)한 구리층을 형성하기 위해 수소/산소 분위기에서 500℃이상의 어닐링온도, 1 시간이상의 어닐링시간이 요구되는 구리 리플로우공정이 수반되어 생산성이 저하되는 문제점이 있었다.
따라서, 본 발명은 낮은 어닐링온도와 짧은 어닐링시간내에 증착된 구리박막을 리플로우시키고자 하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 배선형성방법은 반도체 기판상에 홈을 가진 절연층을 형성하는 공정과; 상기 홈을 포함한 상기 절연층상에 구리박막을 형성하는 공정과; 할로겐가스를 포함하는 공정분위기에서 상기 구리박막을 리플로우시키는 공정을 포함하여 이루어지는 것을 특징으로 한다.
도1 내지 도3은 종래 구리를 이용한 반도체 소자의 배선형성방법을 설명하기 위한 종단면도.
도4 내지 도5는 본 발명에 따른 구리를 이용한 반도체 소자의 배선형성방법을 설명하기 위한 종단면도.
도6은 1 기압하에서, 벌크상태(bulk state)의 구리와 구리-할로겐화물(Cu-halide)의 녹는점을 나타낸 도표.
** 도면의 주요부분에 대한 부호설명 **
10 : 반도체 기판 20 : 절연층
21 : 홈(groove) 30 : 구리박막
40 : 구리층
이하, 본 발명에 따른 구리를 이용한 반도체 소자의 배선형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 4에 도시된 바와 같이, 반도체 제조공정에 의해 활성소자가 집적된 반도체 기판(10)상에 홈(groove)(21)을 가지는 절연층(20)을 형성하고, 상기 홈(21)을 포함한 상기 절연층(20)상에 구리박막(30)을 스퍼터링증착방법에 의해 형성한다.
여기서, 상기 홈(21)을 완전히 메우기 위해 상기 구리박막(30)이 증착된 반도체 기판(10)을 진공의 퍼니스에 넣고, 불활성가스(inert gas)에 할로겐가스(halogen gas)를 혼합한 분위기에서 450℃ 이하의 온도로 30분 이하로 어닐링하거나, 또는 상기 절연층상에 구리박막을 형성시 할로겐가스를 소량첨가하여 구리-할로겐화물을 형성시킨 후, 동일한 조건하에서 어닐링하면 구리원자(Cu atom)의 이동도가 증가되어, 도 5 에 도시된 바와 같이, 상기 구리박막이(30) 리플로우되어 상기 홈(21)의 보이드(void)없이 메워진다. 상기 할로겐가스로는 F2, Cl2, Br, I 등이 있고, 이중에서, F2 또는 Cl2는 기체상태로 주입할 수 있고, 액상의 Br 또는 I 는 버블러(bubbler)에 담겨진 후, 불활성가스인 Ar, He 를 이용한 버블링에 의해 증기상태로 주입하거나, 액체 엠에프씨(MFC : Mass Flow controller)와 기화기(evaporator)를 사용하여 주입할 수 있다. 이러한 할로겐 가스는 어닐링 후, 퍼징(purging)과정을 거쳐 제거되어진다.
이와같은 할로겐 가스분위기에서의 구리 리플로우방법은 펴니스에 주입된 할로겐가스의 분압을 10-2torr이하로 유지하여 구리박막의 표면에만 구리-할로겐화물(Cu-halide)이 형성되도록 한다. 이러한 구리-할로겐화물의 녹는점은, 도 6 에 도시된 바와 같이, 순수한 구리보다 현저히 낮아, 상기한 어닐링온도에서 상기 구리박막의 표면에 형성된 구리-할로겐화물이 유동성을 가지게 함으로서 이루어진다.
이러한, 구리 리플로우방법의 기본원리에 대해 설명하면 다음과 같다.
박막 표면의 한 지점의 곡률(curvature)를 K라 하면 각 지점의 화학적 전위(chemical potential) μ는 μ = μ0+ KrΩ(r : 표면장력을, Ω : 원자 1개의 부피)로 표시된다. 도 4에 도시된 바와 같이, 반도체 기판의 표면에 구리박막을 스퍼터링증착방법에 의해 증착한 경우, 구리박막의 표면 곡률은 각 지점마다 다르기 때문에 열에너지가 가해지면 화학적 전위기울기(chemical potential gradient)에 따른 표면원자들의 표면확산으로 보이드없이 홈이 메워진다.
상기한 바와 같은 본 발명에 따른 구리를 이용한 반도체 소자의 배선형성방법은 종래기술에 비해 450℃ 이하의 낮은 어닐링온도와 30분 이하의 짧은 어닐링시간에서 고단차표면을 가진 반도체 기판상에 증착된 구리박막을 리플로우시키는 효과가 있다.
또한, 저온공정으로 열소모를 줄임으로서 반도체 소자의 배선형성시 구리가 실리콘기판, 유전물질, 전극등으로 빠르게 확산하는 것을 억제함으로서 생산성을 향상시키는 효과가 있다.

Claims (4)

  1. 반도체 기판(10)상에 홈(21)을 가진 절연층(20)을 형성하는 공정과;
    상기 홈(21)을 포함한 상기 절연층(20)상에 구리박막(30)을 형성하는 공정과;
    할로겐가스를 포함하는 공정분위기에서 상기 구리박막(30)을 리플로우시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 배선형성방법.
  2. 제 1 항에 있어서, 상기 구리박막(30)과 상기 리플로우는 동일 챔버에서 수행하는 것을 특징으로 하는 반도체 소자의 배선형성방법.
  3. 제 1 항에 있어서, 상기 할로겐 가스는 F2, Cl2, Br, I 또는 그 조합 중 어느 하나를 주입하는 것을 특징으로 하는 반도체 소자의 배선형성방법.
  4. 제 1 항에 있어서, 상기 리플로우는 약 450℃ 이하의 온도에서 30분 이하로 실시하는 것을 특징으로 하는 반도체 소자의 배선형성방법.
KR1019980003580A 1998-02-07 1998-02-07 반도체 소자의 배선형성방법 KR100259357B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019980003580A KR100259357B1 (ko) 1998-02-07 1998-02-07 반도체 소자의 배선형성방법
US09/140,834 US6057228A (en) 1998-02-07 1998-08-26 Method of forming interconnection for semiconductor device
TW087114421A TW383478B (en) 1998-02-07 1998-08-31 Method of forming interconnection for semiconductor device
DE19843173A DE19843173A1 (de) 1998-02-07 1998-09-21 Verfahren zum Bilden einer Verdrahtung für eine Halbleitervorrichtung
JP11029761A JPH11274159A (ja) 1998-02-07 1999-02-08 半導体素子の銅を用いる配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003580A KR100259357B1 (ko) 1998-02-07 1998-02-07 반도체 소자의 배선형성방법

Publications (2)

Publication Number Publication Date
KR19990069376A KR19990069376A (ko) 1999-09-06
KR100259357B1 true KR100259357B1 (ko) 2000-06-15

Family

ID=19532693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003580A KR100259357B1 (ko) 1998-02-07 1998-02-07 반도체 소자의 배선형성방법

Country Status (5)

Country Link
US (1) US6057228A (ko)
JP (1) JPH11274159A (ko)
KR (1) KR100259357B1 (ko)
DE (1) DE19843173A1 (ko)
TW (1) TW383478B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103620746A (zh) * 2011-09-30 2014-03-05 株式会社爱发科 半导体装置的制造方法及半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4669605B2 (ja) * 2000-11-20 2011-04-13 東京エレクトロン株式会社 半導体製造装置のクリーニング方法
US6939796B2 (en) * 2003-03-14 2005-09-06 Lam Research Corporation System, method and apparatus for improved global dual-damascene planarization
JP5023505B2 (ja) * 2006-02-09 2012-09-12 東京エレクトロン株式会社 成膜方法、プラズマ成膜装置及び記憶媒体
US8796853B2 (en) * 2012-02-24 2014-08-05 International Business Machines Corporation Metallic capped interconnect structure with high electromigration resistance and low resistivity
US11430692B2 (en) 2020-07-29 2022-08-30 Taiwan Semiconductor Manufacturing Company Limited Thermally stable copper-alloy adhesion layer for metal interconnect structures and methods for forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098516A (en) * 1990-12-31 1992-03-24 Air Products And Chemicals, Inc. Processes for the chemical vapor deposition of copper and etching of copper
US5144049A (en) * 1991-02-04 1992-09-01 Air Products And Chemicals, Inc. Volatile liquid precursors for the chemical vapor deposition of copper
US5085731A (en) * 1991-02-04 1992-02-04 Air Products And Chemicals, Inc. Volatile liquid precursors for the chemical vapor deposition of copper
US5714418A (en) * 1995-11-08 1998-02-03 Intel Corporation Diffusion barrier for electrical interconnects in an integrated circuit
US5891803A (en) * 1996-06-26 1999-04-06 Intel Corporation Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits
US5968847A (en) * 1998-03-13 1999-10-19 Applied Materials, Inc. Process for copper etch back

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103620746A (zh) * 2011-09-30 2014-03-05 株式会社爱发科 半导体装置的制造方法及半导体装置
US9337092B2 (en) 2011-09-30 2016-05-10 Ulvac, Inc. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
TW383478B (en) 2000-03-01
DE19843173A1 (de) 1999-08-19
US6057228A (en) 2000-05-02
JPH11274159A (ja) 1999-10-08
KR19990069376A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
KR100236668B1 (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법
KR960000950B1 (ko) 배선층의 드라이에칭(Dry etching) 방법
JP2003507888A (ja) 半導体ウェーハ上に銅の特徴を生じさせる方法
US8053892B2 (en) Low resistance and reliable copper interconnects by variable doping
KR100259357B1 (ko) 반도체 소자의 배선형성방법
US7087524B2 (en) Method of forming copper wiring in semiconductor device
JP4638140B2 (ja) 半導体素子の銅配線形成方法
JPH04234149A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
JP2002203857A (ja) 半導体装置およびその製造方法
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100510914B1 (ko) 반도체 소자의 제조 방법
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
KR100546940B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR101006522B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100640162B1 (ko) 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법
KR20050006468A (ko) 반도체 소자의 구리 배선 형성 방법
JPH1064995A (ja) 半導体装置の製造方法
KR100753420B1 (ko) 반도체 소자의 제조방법
KR100452042B1 (ko) 반도체 소자의 구리배선 형성 방법
KR100257856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20030059456A (ko) 반도체 소자의 금속배선 형성방법
KR20010046222A (ko) 반도체소자의 배선 형성방법
JPH05251382A (ja) 半導体装置
KR20000015238A (ko) 반도체소자의 금속배선 형성방법
KR19990003484A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee