JP2607503B2 - 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 - Google Patents
二重誘電体ｍｏｓゲート絶縁装置とその形成方法Info
- Publication number
- JP2607503B2 JP2607503B2 JP62036864A JP3686487A JP2607503B2 JP 2607503 B2 JP2607503 B2 JP 2607503B2 JP 62036864 A JP62036864 A JP 62036864A JP 3686487 A JP3686487 A JP 3686487A JP 2607503 B2 JP2607503 B2 JP 2607503B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon dioxide
- gate
- layer
- silicon
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 110
- 235000012239 silicon dioxide Nutrition 0.000 claims description 55
- 239000000377 silicon dioxide Substances 0.000 claims description 55
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005979 thermal decomposition reaction Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical class [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten halogen Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明はMOSFET装置の改良、更に具体的に云えば、
MOSFET装置の二重誘電体ゲート装置とこの装置の製法に
関する。
MOSFET装置の二重誘電体ゲート装置とこの装置の製法に
関する。
従来の技術及び問題点 MOSFET装置を製造する時の重要な歩留りの低下は、二
酸化シリコンの成長の間又はその後の金属処理中の粒子
状物質によるものである。こういう影響を少なくする為
に誘電体を一層厚手にすれば、装置のトランスコンダク
タンスがそれに応じて低下する傾向がある。更に、普通
の金属又はポリシリコン・ゲート構造は、電界の強さに
対して容赦がなく、従ってESDの影響を受け易い。普通
の二酸化シリコン・ゲート装置は、トラップ効果の為に
湿気の影響を受け易い。
酸化シリコンの成長の間又はその後の金属処理中の粒子
状物質によるものである。こういう影響を少なくする為
に誘電体を一層厚手にすれば、装置のトランスコンダク
タンスがそれに応じて低下する傾向がある。更に、普通
の金属又はポリシリコン・ゲート構造は、電界の強さに
対して容赦がなく、従ってESDの影響を受け易い。普通
の二酸化シリコン・ゲート装置は、トラップ効果の為に
湿気の影響を受け易い。
ゲート酸化物の欠陥が、MOSFET装置の歩留りが低下す
る最大のメカニズムの１つである。この故障のメカニズ
ムは、＜100＞の平面状の面に対して54.7゜斜めの平面
にチャンネル領域がある様な電力用VMOS装置では一層痛
切である。薄い酸化物に伴なうピンホール又はその他の
欠陥による歩留りの低下を少なくする為には、二酸化シ
リコン・ゲートを厚くすることが絶対命令である。都合
の悪いことに、この様に厚いゲートの酸化物が装置のト
ランスコンダクタンスを減少させる。これは、ゲート酸
化物の比静電容量に比例する装置の重要なパラメータで
ある。現在のポリシリコン・ゲート技術は、熱的な二酸
化シリコンに重なる燐をドープしたポリシリコンの厚い
（典型的には5,000Å）層を用いている。この様に著し
くドープされたポリシリコン層がMOSFETのゲート電極と
して作用する。この燐をドープした厚いポリシリコン・
ゲートは、その後の化学的な処理の間、その下にあるゲ
ート酸化物を保護する助けになるが、薄い二酸化シリコ
ン中のピンホール又は微孔を介してのゲート基板間の短
絡の問題を軽減するものではない。更に、燐を著しくド
ープしたポリシリコンに対して接触するアルミニウム
は、湿気が存在する時、電気化学的な腐食を起す傾向が
あり、こうして重大な信頼性を損うメカニズムとなる。
る最大のメカニズムの１つである。この故障のメカニズ
ムは、＜100＞の平面状の面に対して54.7゜斜めの平面
にチャンネル領域がある様な電力用VMOS装置では一層痛
切である。薄い酸化物に伴なうピンホール又はその他の
欠陥による歩留りの低下を少なくする為には、二酸化シ
リコン・ゲートを厚くすることが絶対命令である。都合
の悪いことに、この様に厚いゲートの酸化物が装置のト
ランスコンダクタンスを減少させる。これは、ゲート酸
化物の比静電容量に比例する装置の重要なパラメータで
ある。現在のポリシリコン・ゲート技術は、熱的な二酸
化シリコンに重なる燐をドープしたポリシリコンの厚い
（典型的には5,000Å）層を用いている。この様に著し
くドープされたポリシリコン層がMOSFETのゲート電極と
して作用する。この燐をドープした厚いポリシリコン・
ゲートは、その後の化学的な処理の間、その下にあるゲ
ート酸化物を保護する助けになるが、薄い二酸化シリコ
ン中のピンホール又は微孔を介してのゲート基板間の短
絡の問題を軽減するものではない。更に、燐を著しくド
ープしたポリシリコンに対して接触するアルミニウム
は、湿気が存在する時、電気化学的な腐食を起す傾向が
あり、こうして重大な信頼性を損うメカニズムとなる。
アルミニウム／窒化シリコン／二酸化シリコンの二重
誘電体ゲート構造が用いられている。窒化シリコンはア
ルカリ・イオンの移動を通さないが、有害な記憶作用が
あり（メモリ以外の装置に用いたとき）、比誘電率が5.
8乃至6.1で、二酸化シリコンに較べて比誘電率の利点が
僅かしかない。デポジットされた窒化シリコン被膜は、
700℃で成長させた時、大量の引張り応力（約５×109ダ
イン/cm2）が組込まれており、その結果窒化シリコン被
膜では、剥離及びひゞ割れは普通に起る問題である。
誘電体ゲート構造が用いられている。窒化シリコンはア
ルカリ・イオンの移動を通さないが、有害な記憶作用が
あり（メモリ以外の装置に用いたとき）、比誘電率が5.
8乃至6.1で、二酸化シリコンに較べて比誘電率の利点が
僅かしかない。デポジットされた窒化シリコン被膜は、
700℃で成長させた時、大量の引張り応力（約５×109ダ
イン/cm2）が組込まれており、その結果窒化シリコン被
膜では、剥離及びひゞ割れは普通に起る問題である。
単結晶／二酸化シリコン界面に於ける応力及び歪みも
問題であった。これは界面の応力と歪みが二酸化シリコ
ンの電子的な性質に及ぼす影響が大きいからである。普
通、熱成長の二酸化シリコンは圧縮応力状態にある。単
結晶シリコンと二酸化シリコンの間の応力と歪みの違い
により、単結晶／二酸化シリコン界面に於ける化学結合
の強さが弱くなる。ジャーナルオブエレクトロケミカル
・ソサエティ：ソリッド・ステート・サイエンス・アン
ド・エクノロジー誌、1984年12月号、第2969頁乃至2974
頁所載のヘルツオークの論文「硼素及びゲルマニウムで
ドープされたシリコン・エピタキシャル層のＸ線検査」
により、硼素及びシリコンに較べて、その原子半径が一
層大きい為に、ゲルマニウム原子で反対ドープした時
の、著しく硼素でドープされたシリコン・エピタキシャ
ル層に於ける応力除去が実証されている。
問題であった。これは界面の応力と歪みが二酸化シリコ
ンの電子的な性質に及ぼす影響が大きいからである。普
通、熱成長の二酸化シリコンは圧縮応力状態にある。単
結晶シリコンと二酸化シリコンの間の応力と歪みの違い
により、単結晶／二酸化シリコン界面に於ける化学結合
の強さが弱くなる。ジャーナルオブエレクトロケミカル
・ソサエティ：ソリッド・ステート・サイエンス・アン
ド・エクノロジー誌、1984年12月号、第2969頁乃至2974
頁所載のヘルツオークの論文「硼素及びゲルマニウムで
ドープされたシリコン・エピタキシャル層のＸ線検査」
により、硼素及びシリコンに較べて、その原子半径が一
層大きい為に、ゲルマニウム原子で反対ドープした時
の、著しく硼素でドープされたシリコン・エピタキシャ
ル層に於ける応力除去が実証されている。
問題点を解決する為の手段及び作用 この発明は随意選択によってゲルマニウムで反対ドー
プされた、単結晶シリコン基板の表面又は終端部に二酸
化シリコン誘電体被膜を持つ二重誘電体ゲート装置を提
案する。この装置は従来技術について上に述べた欠点を
解決し、熱成長の二酸化シリコン中にゲルマニウムを導
入すると共に、二酸化シリコンの応力除去を行なうこと
により、酸化物固定電荷密度が一層低いことによって、
表面移動度を高めた。このゲート装置は広い範囲の種々
のMOSFETの用途に用いることが出来、電界が分布してい
る為に、従来のゲート構造よりも静電放電（ESD）の影
響を受けることが本質的に一層少ない。
プされた、単結晶シリコン基板の表面又は終端部に二酸
化シリコン誘電体被膜を持つ二重誘電体ゲート装置を提
案する。この装置は従来技術について上に述べた欠点を
解決し、熱成長の二酸化シリコン中にゲルマニウムを導
入すると共に、二酸化シリコンの応力除去を行なうこと
により、酸化物固定電荷密度が一層低いことによって、
表面移動度を高めた。このゲート装置は広い範囲の種々
のMOSFETの用途に用いることが出来、電界が分布してい
る為に、従来のゲート構造よりも静電放電（ESD）の影
響を受けることが本質的に一層少ない。
即ち、この二重誘電体の考えは、その下にある二酸化
シリコンを保護し、電界を二重誘電体に分布させ、その
下にある二酸化シリコンに対する欠陥を電流で制限し、
二酸化シリコンの酸化物固定電荷密度及び移動性イオン
密度を減少し、金属処理に対して二酸化シリコンを影響
を受けない様にすると共に、誘電体の絶縁強度を高める
様に作用することにより、単結晶領域に一番近い誘電体
を保護すると共に強化することにより、ゲートの性能を
改善する。更にこの発明はゲート構造のESD能力を高め
る。最後にこの発明は大量低コスト製造技術と両立し得
る。
シリコンを保護し、電界を二重誘電体に分布させ、その
下にある二酸化シリコンに対する欠陥を電流で制限し、
二酸化シリコンの酸化物固定電荷密度及び移動性イオン
密度を減少し、金属処理に対して二酸化シリコンを影響
を受けない様にすると共に、誘電体の絶縁強度を高める
様に作用することにより、単結晶領域に一番近い誘電体
を保護すると共に強化することにより、ゲートの性能を
改善する。更にこの発明はゲート構造のESD能力を高め
る。最後にこの発明は大量低コスト製造技術と両立し得
る。
実 施 例 次に第１図について説明すると、VMOS装置と共に使う
この発明の二重誘電体装置10が示されている。VMOS装置
は公知であり、例えばソリッド・ステート・エレクトロ
ニクス誌、第17巻、第791頁（1974年）所載のホームズ
他の論文「VMOS−新しいMOS集積回路技術」に記載され
ている。必要であれば、この論文を参照されたい。この
発明をVMOS装置の場合について説明するが、この発明が
広い範囲の種々のMOSFETの用途に使えることを承知され
たい。
この発明の二重誘電体装置10が示されている。VMOS装置
は公知であり、例えばソリッド・ステート・エレクトロ
ニクス誌、第17巻、第791頁（1974年）所載のホームズ
他の論文「VMOS−新しいMOS集積回路技術」に記載され
ている。必要であれば、この論文を参照されたい。この
発明をVMOS装置の場合について説明するが、この発明が
広い範囲の種々のMOSFETの用途に使えることを承知され
たい。
ゲート装置10が、単結晶基板の表面又は終端部12に二
酸化シリコン誘電体被膜11を持っており、タングステン
・ハロゲン・ランプを加熱源として用いた急速熱アニー
ル装置に於ける急速熱酸化又は炉による熱酸化を用い
て、普通の化学的な清浄化の後に成長させる。急速熱酸
化は、AGアソシエイツから頒布される処理装置、ヒート
パルス、カリフォルニア州のラピッド・サーマル・プロ
セッシング・システム社のヒートパルス2101の様な急速
熱処理装置内で、乾いた酸素を用いて、1,150℃で４分
間行なうのが典型的である。二酸化シリコンの典型的な
厚さは200乃至1,000Åの間で変化し得るが、475乃至525
Åが好ましい。成長温度で約30秒のアルゴン中の後アニ
ーリング・サイクルを酸化後に実施する。
酸化シリコン誘電体被膜11を持っており、タングステン
・ハロゲン・ランプを加熱源として用いた急速熱アニー
ル装置に於ける急速熱酸化又は炉による熱酸化を用い
て、普通の化学的な清浄化の後に成長させる。急速熱酸
化は、AGアソシエイツから頒布される処理装置、ヒート
パルス、カリフォルニア州のラピッド・サーマル・プロ
セッシング・システム社のヒートパルス2101の様な急速
熱処理装置内で、乾いた酸素を用いて、1,150℃で４分
間行なうのが典型的である。二酸化シリコンの典型的な
厚さは200乃至1,000Åの間で変化し得るが、475乃至525
Åが好ましい。成長温度で約30秒のアルゴン中の後アニ
ーリング・サイクルを酸化後に実施する。
次に540乃至580℃の温度範囲内でモノシラン（SiH4）
の熱分解により、LPCVD反応器内で、二酸化シリコンの
上にドープされていない非晶質シリコン層13をデポジッ
トする。このドープされていない非晶質シリコンの厚さ
は典型的には500乃至1,000Åである。非晶質シリコンの
デポジッション速度を制御する為、モノシランは不活性
ガス、普通はアルゴンで希釈する。モノシランを５容積
％にするのが典型的である。ウェーハにわたって良好な
一様性を達成する為には、LPCVD反応器内の装置圧力を
低くすることが不可欠である。アルゴン担体ガスの典型
的な流量は50cc/分である。デポジッション温度を一層
低くしたい場合、ジシラン（Si2H6）に置換えることが
出来、この場合の典型的なデポジッション温度は約450
乃至500℃である。この金属−非晶質シリコン−酸化物
−単結晶シリコン（MSOS）は、これに較べて極く普通の
金属−窒化物−酸化物−シリコン（MNOS）ゲートに較べ
て数多くの利点がある。非晶質シリコンは、窒化シリコ
ンの非誘電率が約６であるのに較べて、非誘電率が11.7
と一層高い。この為、非晶質シリコン層を一層厚くして
も、単位面積当りの実効ゲート静電容量を小さくすると
云う悪影響がない。非晶質シリコンは窒化シリコンより
もずっと低い温度（450乃至580℃）でデポジットするこ
とが出来る。窒化シリコンに較べて、非晶質シリコンの
応力が一層小さい為、その下にある二酸化シリコンに加
わる応力が一層少なくなり、これはその下にある二酸化
シリコンの完全さを温存する助けになる。その下にある
二酸化シリコンに対する、ドープされていない非晶質シ
リコンの電荷補償効果がある為、この誘電体装置の実効
的な酸化物固定電荷密度は従来の二酸化シリコン・ゲー
トよりも一層小さい。
の熱分解により、LPCVD反応器内で、二酸化シリコンの
上にドープされていない非晶質シリコン層13をデポジッ
トする。このドープされていない非晶質シリコンの厚さ
は典型的には500乃至1,000Åである。非晶質シリコンの
デポジッション速度を制御する為、モノシランは不活性
ガス、普通はアルゴンで希釈する。モノシランを５容積
％にするのが典型的である。ウェーハにわたって良好な
一様性を達成する為には、LPCVD反応器内の装置圧力を
低くすることが不可欠である。アルゴン担体ガスの典型
的な流量は50cc/分である。デポジッション温度を一層
低くしたい場合、ジシラン（Si2H6）に置換えることが
出来、この場合の典型的なデポジッション温度は約450
乃至500℃である。この金属−非晶質シリコン−酸化物
−単結晶シリコン（MSOS）は、これに較べて極く普通の
金属−窒化物−酸化物−シリコン（MNOS）ゲートに較べ
て数多くの利点がある。非晶質シリコンは、窒化シリコ
ンの非誘電率が約６であるのに較べて、非誘電率が11.7
と一層高い。この為、非晶質シリコン層を一層厚くして
も、単位面積当りの実効ゲート静電容量を小さくすると
云う悪影響がない。非晶質シリコンは窒化シリコンより
もずっと低い温度（450乃至580℃）でデポジットするこ
とが出来る。窒化シリコンに較べて、非晶質シリコンの
応力が一層小さい為、その下にある二酸化シリコンに加
わる応力が一層少なくなり、これはその下にある二酸化
シリコンの完全さを温存する助けになる。その下にある
二酸化シリコンに対する、ドープされていない非晶質シ
リコンの電荷補償効果がある為、この誘電体装置の実効
的な酸化物固定電荷密度は従来の二酸化シリコン・ゲー
トよりも一層小さい。
アルミニウムと非晶質シリコンの相間反応は、577℃
の共晶融点の大体半分の温度で始まる。この相間反応
は、450℃のマイクロアロイ温度の水素アニーリング中
に起る。このアルミニウム−シリコン相間の問題を避け
る為、非晶質シリコン層13の上に化学反応気相成長によ
る薄い（100乃至200Å）二酸化シリコン層16をデポジッ
トする。これは400乃至420℃の典型的なデポジッション
温度でLPCVD反応器内で行われる。任意のLPCVD反応器を
使うことが出来るが、ドーム形反応器を使うことによ
り、優れた品質の被膜が得られることが判った。こう言
う反応器は公知であり、例えばジャーナル・オブ・ジ・
エレクトロケミカル・ソサエティ誌第132巻第２号（198
5年２月号）、第390頁−第393頁所載のラーンの論文
「二酸化シリコンの低圧化学反応気相成長の反応モデ
ル」に記載されている。100mTの圧力で400乃至420℃
で、酸素（250cc/分）の存在のもとに、希釈しないモノ
シラン（250cc/分）の熱分解を行う。ゲート金属が非晶
質シリコン被膜と反応するのを防ぐことが非常に重要で
あり、この為LPCVD SiO2層16の上にゲート金属17を蒸着
又は、スパッタリングする。図示の実施例では、アルミ
ニウム・ゲート金属17に5,000Åの厚さを用いた。
の共晶融点の大体半分の温度で始まる。この相間反応
は、450℃のマイクロアロイ温度の水素アニーリング中
に起る。このアルミニウム−シリコン相間の問題を避け
る為、非晶質シリコン層13の上に化学反応気相成長によ
る薄い（100乃至200Å）二酸化シリコン層16をデポジッ
トする。これは400乃至420℃の典型的なデポジッション
温度でLPCVD反応器内で行われる。任意のLPCVD反応器を
使うことが出来るが、ドーム形反応器を使うことによ
り、優れた品質の被膜が得られることが判った。こう言
う反応器は公知であり、例えばジャーナル・オブ・ジ・
エレクトロケミカル・ソサエティ誌第132巻第２号（198
5年２月号）、第390頁−第393頁所載のラーンの論文
「二酸化シリコンの低圧化学反応気相成長の反応モデ
ル」に記載されている。100mTの圧力で400乃至420℃
で、酸素（250cc/分）の存在のもとに、希釈しないモノ
シラン（250cc/分）の熱分解を行う。ゲート金属が非晶
質シリコン被膜と反応するのを防ぐことが非常に重要で
あり、この為LPCVD SiO2層16の上にゲート金属17を蒸着
又は、スパッタリングする。図示の実施例では、アルミ
ニウム・ゲート金属17に5,000Åの厚さを用いた。
ゲート構造10は、フォトレジストのパターンを選択的
に定め、完全ドライ又はドライ／ウェット・エッチ・プ
ロセスを実施することにより、容易にパターンを定める
ことが出来る。アルミニウム層17はドライ・エッチ又は
ウェット形燐酸溶液を用いてエッチングすることが出来
る。二酸化シリコン層16及び非晶質シリコン層13はCF4
プラズマ・ドライ・エッチを用いてエッチングすること
が出来る。最後に、二酸化シリコン層11は、ドライ・エ
ッチにより、又は緩衝弗化水素酸を用いたウェット・エ
ッチによってエッチングすることが出来る。
に定め、完全ドライ又はドライ／ウェット・エッチ・プ
ロセスを実施することにより、容易にパターンを定める
ことが出来る。アルミニウム層17はドライ・エッチ又は
ウェット形燐酸溶液を用いてエッチングすることが出来
る。二酸化シリコン層16及び非晶質シリコン層13はCF4
プラズマ・ドライ・エッチを用いてエッチングすること
が出来る。最後に、二酸化シリコン層11は、ドライ・エ
ッチにより、又は緩衝弗化水素酸を用いたウェット・エ
ッチによってエッチングすることが出来る。
この発明をある程度具体的に説明したが、以上の説明
は例に過ぎず、当業者であれば、この発明の範囲内で各
部分又は工程の組合せと配置に種々の変更を加えること
が出来ることは云うまでもない。
は例に過ぎず、当業者であれば、この発明の範囲内で各
部分又は工程の組合せと配置に種々の変更を加えること
が出来ることは云うまでもない。
以上の説明に関連して更に下記の項を開示する。
（１） 表面を持つ単結晶基板と、該基板の表面にある
二酸化シリコン層と、該二酸化シリコン層の上にあるド
ープされていない非晶質シリコン層とを有する二重誘電
体MOSFETゲート装置。
二酸化シリコン層と、該二酸化シリコン層の上にあるド
ープされていない非晶質シリコン層とを有する二重誘電
体MOSFETゲート装置。
（２） 第（１）項に記載した二重誘電体MOSFETゲート
装置に於て、二酸化シリコンの第１層が急速熱酸化によ
って形成される二重誘電体MOSFETゲート装置。
装置に於て、二酸化シリコンの第１層が急速熱酸化によ
って形成される二重誘電体MOSFETゲート装置。
（３） 第（２）項に記載した二重誘電体MOSFETゲート
装置に於て、二酸化シリコンの第１層の厚さが約200乃
至1,000Åである二重誘電体MOSFETゲート装置。
装置に於て、二酸化シリコンの第１層の厚さが約200乃
至1,000Åである二重誘電体MOSFETゲート装置。
（４） 第（３）項に記載した二重誘電体MOSFETゲート
装置に於て、二酸化シリコンの上にあるドープされてい
ない非晶質シリコン層の厚さが約500乃至1,000Åである
二重誘電体MOSFETゲート装置。
装置に於て、二酸化シリコンの上にあるドープされてい
ない非晶質シリコン層の厚さが約500乃至1,000Åである
二重誘電体MOSFETゲート装置。
（５） 第（４）項に記載した二重誘電体MOSFETゲート
装置に於て、前記非晶質シリコン層の上に約100乃至200
Åの厚さを持つ二酸化シリコンの第２層を有する二重誘
電体MOSFETゲート装置。
装置に於て、前記非晶質シリコン層の上に約100乃至200
Åの厚さを持つ二酸化シリコンの第２層を有する二重誘
電体MOSFETゲート装置。
（６） 第（１）項に記載した二重誘電体MOSFETゲート
装置に於て、前記基板がゲルマニウムを反対ドープした
シリコンである二重誘電体MOSFETゲート装置。
装置に於て、前記基板がゲルマニウムを反対ドープした
シリコンである二重誘電体MOSFETゲート装置。
（７） 第（５）項に記載した二重誘電体MOSFETゲート
装置に於て、二酸化シリコンの第２層の上にゲート金属
を有する二重誘電体MOSFETゲート装置。
装置に於て、二酸化シリコンの第２層の上にゲート金属
を有する二重誘電体MOSFETゲート装置。
（８） 第（７）項に記載した二重誘電体MOSFETゲート
装置に於て、前記ゲート金属が約5,000Åの厚さを持つ
アルミニウム・ゲート金属で構成される二重誘電体MOSF
ETゲート装置。
装置に於て、前記ゲート金属が約5,000Åの厚さを持つ
アルミニウム・ゲート金属で構成される二重誘電体MOSF
ETゲート装置。
（９） 単結晶基板と、該基板の表面にある約200乃至
1,000Åの厚さを持つ第１の二酸化シリコン誘電体被膜
と、該二酸化シリコンの上にある約500乃至1,000Åの厚
さを持つドープされていない非晶質シリコン層と、該非
晶質シリコンの上にあって、二重誘電体ゲートをアルミ
ニウム−非晶質シリコンの相間反応から保護する、約10
0乃至200Åの厚さを持つ二酸化シリコンの第２層と、該
二酸化シリコンの第２層の上にあるゲート金属とを有す
る二重誘電体ゲート装置。
1,000Åの厚さを持つ第１の二酸化シリコン誘電体被膜
と、該二酸化シリコンの上にある約500乃至1,000Åの厚
さを持つドープされていない非晶質シリコン層と、該非
晶質シリコンの上にあって、二重誘電体ゲートをアルミ
ニウム−非晶質シリコンの相間反応から保護する、約10
0乃至200Åの厚さを持つ二酸化シリコンの第２層と、該
二酸化シリコンの第２層の上にあるゲート金属とを有す
る二重誘電体ゲート装置。
（10） 第（８）項に記載した二重誘電体ゲート装置に
於て、前記二酸化シリコンの第１層が急速熱酸化によっ
て作られる二重誘電体ゲート装置。
於て、前記二酸化シリコンの第１層が急速熱酸化によっ
て作られる二重誘電体ゲート装置。
（11） 第（９）項に記載した二重誘電体ゲート装置に
於て、前記ゲート金属が約5,000Åの厚さを持つアルミ
ニウムで構成される二重誘電体ゲート装置。
於て、前記ゲート金属が約5,000Åの厚さを持つアルミ
ニウムで構成される二重誘電体ゲート装置。
（12） 二重誘電体ゲート装置を作る方法に於て、単結
晶基板の表面に二酸化シリコン誘電体の第１層を形成
し、該二酸化シリコンの第１層の上にドープされていな
い非晶質シリコン層を形成する工程を含む方法。
晶基板の表面に二酸化シリコン誘電体の第１層を形成
し、該二酸化シリコンの第１層の上にドープされていな
い非晶質シリコン層を形成する工程を含む方法。
（13） 第（12）項に記載した方法に於て、二酸化シリ
コンの上にドープされていない非晶質シリコン層をデポ
ジットする工程が、アルゴンで希釈したシラン・ガスの
熱分解によって行なわれ、該シランが典型的に５容積％
である方法。
コンの上にドープされていない非晶質シリコン層をデポ
ジットする工程が、アルゴンで希釈したシラン・ガスの
熱分解によって行なわれ、該シランが典型的に５容積％
である方法。
（14） 第（13）項に記載した方法に於て、シランの熱
分解がLPCVD反応器内で約450乃至580℃の温度で行なわ
れ、非晶質シリコンの厚さが約500乃至1,000Åになるま
で続けられる方法。
分解がLPCVD反応器内で約450乃至580℃の温度で行なわ
れ、非晶質シリコンの厚さが約500乃至1,000Åになるま
で続けられる方法。
（15） 第（13）項に記載した方法に於て、シランの熱
分解が540乃至580℃の温度でモノシラン（SiH4）を用い
て行なわれる方法。
分解が540乃至580℃の温度でモノシラン（SiH4）を用い
て行なわれる方法。
（16） 第（13）項に記載した方法に於て、シランの熱
分解が450乃至500℃の温度でジシラン（Si2H6）を用い
て実施される方法。
分解が450乃至500℃の温度でジシラン（Si2H6）を用い
て実施される方法。
（17） 第（13）項に記載した方法に於て、非晶質シリ
コンの上に二酸化シリコンの第２層をデポジットするこ
とを含む方法。
コンの上に二酸化シリコンの第２層をデポジットするこ
とを含む方法。
（18） 第（17）項に記載した方法に於て、二酸化シリ
コンの第２層が約100乃至200Åの厚さにデポジットさ
れ、約100mTの圧力で、400乃至420℃の温度で、酸素の
存在のもとにモノシランの熱分解によって実施される方
法。
コンの第２層が約100乃至200Åの厚さにデポジットさ
れ、約100mTの圧力で、400乃至420℃の温度で、酸素の
存在のもとにモノシランの熱分解によって実施される方
法。
（19） 第（16）項に記載した方法に於て、二酸化シリ
コンの第２層の上にゲート金属を形成することを含む方
法。
コンの第２層の上にゲート金属を形成することを含む方
法。
（20） 第（16）項に記載した方法に於て、前記ゲート
がアルミニウムであって、約5,000Åの厚さに適用され
る方法。
がアルミニウムであって、約5,000Åの厚さに適用され
る方法。
第１図はこの発明の方法に従って、非プレーナ形VMOSゲ
ート領域の上に構成されたこの発明の二重誘電体ゲート
構造の側面断面図である。
ート領域の上に構成されたこの発明の二重誘電体ゲート
構造の側面断面図である。
Claims (2)
- 【請求項１】表面を持つ単結晶基板と、 上記基板の表面に形成された、ゲルマニウムを含む、第
１の二酸化シリコン膜と、 上記ゲルマニウムを含む第１の二酸化シリコン膜の上に
形成されたドープされていない非晶質シリコン層と、 上記非晶質シリコン層の表面に形成された第２の二酸化
シリコン膜と、 を有する二重誘電体MOSゲート絶縁装置。 - 【請求項２】表面を持つ単結晶基板を用意し、 上記基板の表面上に、ゲルマニウムを含む、第１の二酸
化シリコン膜を形成し、 上記ゲルマニウムを含む第１の二酸化シリコン膜の上に
ドープされていない非晶質シリコン層を形成し、 上記非晶質シリコン層の表面に第２の二酸化シリコン膜
を形成する、 二重誘電体MOSゲート絶縁装置の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US832919 | 1986-02-20 | ||
| US06/832,919 US4729009A (en) | 1986-02-20 | 1986-02-20 | Gate dielectric including undoped amorphous silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62248259A JPS62248259A (ja) | 1987-10-29 |
| JP2607503B2 true JP2607503B2 (ja) | 1997-05-07 |
Family
ID=25262929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036864A Expired - Fee Related JP2607503B2 (ja) | 1986-02-20 | 1987-02-19 | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4729009A (ja) |
| JP (1) | JP2607503B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5141898A (en) * | 1988-02-02 | 1992-08-25 | Analog Devices, Incorporated | Integrated circuit with means for reducing ESD damage |
| US5024962A (en) * | 1990-04-20 | 1991-06-18 | Teledyne Industries, Inc. | Method for preventing auto-doping in the fabrication of metal gate CMOS devices |
| KR950013784B1 (ko) | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
| US5849601A (en) * | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7098479B1 (en) | 1990-12-25 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US7576360B2 (en) * | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
| US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| US5937310A (en) * | 1996-04-29 | 1999-08-10 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| US5882993A (en) | 1996-08-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Integrated circuit with differing gate oxide thickness and process for making same |
| US6033943A (en) * | 1996-08-23 | 2000-03-07 | Advanced Micro Devices, Inc. | Dual gate oxide thickness integrated circuit and process for making same |
| US5872376A (en) * | 1997-03-06 | 1999-02-16 | Advanced Micro Devices, Inc. | Oxide formation technique using thin film silicon deposition |
| US5962914A (en) * | 1998-01-14 | 1999-10-05 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| US6531364B1 (en) | 1998-08-05 | 2003-03-11 | Advanced Micro Devices, Inc. | Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer |
| US6323090B1 (en) * | 1999-06-09 | 2001-11-27 | Ixys Corporation | Semiconductor device with trenched substrate and method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3996656A (en) * | 1974-08-28 | 1976-12-14 | Harris Corporation | Normally off Schottky barrier field effect transistor and method of fabrication |
| GB2086135B (en) * | 1980-09-30 | 1985-08-21 | Nippon Telegraph & Telephone | Electrode and semiconductor device provided with the electrode |
| JPS59207673A (ja) * | 1983-05-11 | 1984-11-24 | Fuji Electric Corp Res & Dev Ltd | 半導体装置 |
| US4656497A (en) * | 1984-11-01 | 1987-04-07 | Ncr Corporation | Trench isolation structures |
-
1986
- 1986-02-20 US US06/832,919 patent/US4729009A/en not_active Expired - Lifetime
-
1987
- 1987-02-19 JP JP62036864A patent/JP2607503B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4729009A (en) | 1988-03-01 |
| JPS62248259A (ja) | 1987-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755348B2 (ja) | 不活性化二重誘電体システムとその製造方法 | |
| JP2607503B2 (ja) | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 | |
| US6432779B1 (en) | Selective removal of a metal oxide dielectric | |
| US6300202B1 (en) | Selective removal of a metal oxide dielectric | |
| US7591959B2 (en) | Etchants and etchant systems with plural etch selectivities | |
| JP3584129B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR20010074387A (ko) | 실리콘질화막 형성방법 | |
| US4791071A (en) | Dual dielectric gate system comprising silicon dioxide and amorphous silicon | |
| US6624093B1 (en) | Method of producing high dielectric insulator for integrated circuit | |
| US7535047B2 (en) | Semiconductor device containing an ultra thin dielectric film or dielectric layer | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| JPH04184932A (ja) | パッシベーション膜の形成方法 | |
| JPS61216331A (ja) | 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 | |
| JPH07161996A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| JPH06291253A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JPH10294290A (ja) | 半導体装置の製造方法 | |
| KR100261560B1 (ko) | 캐패시터및그제조방법 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JPH0950995A (ja) | シリコン系酸化物および半導体装置の層間絶縁膜 | |
| KR100395912B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100338939B1 (ko) | 커패시터의 제조방법 | |
| JPH01140632A (ja) | 半導体装置の製造方法 | |
| TW427028B (en) | Method for forming MOSFET | |
| JP3340429B2 (ja) | 半導体装置 | |
| JPH06268155A (ja) | 半導体装置の絶縁膜保護方法と容量素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |