JP2755348B2 - 不活性化二重誘電体システムとその製造方法 - Google Patents
不活性化二重誘電体システムとその製造方法Info
- Publication number
- JP2755348B2 JP2755348B2 JP62036865A JP3686587A JP2755348B2 JP 2755348 B2 JP2755348 B2 JP 2755348B2 JP 62036865 A JP62036865 A JP 62036865A JP 3686587 A JP3686587 A JP 3686587A JP 2755348 B2 JP2755348 B2 JP 2755348B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon dioxide
- gate
- layer
- dielectric
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 94
- 235000012239 silicon dioxide Nutrition 0.000 claims description 47
- 239000000377 silicon dioxide Substances 0.000 claims description 47
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 10
- 230000009977 dual effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 description 22
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 208000010518 Burns Diseases 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010053615 Thermal burn Diseases 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical class [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 208000018811 burn Diseases 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明はMOSFET装置の改良、更に具体的に云えば、
MOSFET装置の不活性化二重誘電体ゲート装置とこの装置
の製法に関する。 従来の技術及び問題点 MOSFET装置を製造する時の重要な歩留りの低下は、二
酸化シリコンの成長の間又はその後の金属処理中の粒子
状物質によるものである。こういう影響を少なくする為
に誘電体を一層厚手にすれば、装置のトランスコンダク
タンスがそれに応じて低下する傾向がある。更に、普通
の金属又はポリシリコン・ゲート構造は、電界の強さに
対して容赦がなく、従ってESDの影響を受け易い。普通
の二酸化シリコン・ゲート装置は、トラップ効果の為に
湿気の影響を受け易い。 ゲート酸化物の欠陥が、MOSFET装置の歩留りが低下す
る最大のメカニズムの１つである。この故障のメカニズ
ムは、＜100＞の平面状の面に対して54.7゜斜めの平面
にチャンネル領域がある様な電力用VMOS装置では一層痛
切である。薄い酸化物に伴なうピンホール又はその他の
欠陥による歩留りの低下を少なくする為には、二酸化シ
リコン・ゲートを厚くすることが絶対命令である。都合
の悪いことに、この様に厚いゲートの酸化物が装置のト
ランスコンダクタンスを減少させる。これは、ゲート酸
化物の比静電容量に比例する装置の重要なパラメータで
ある。現在のポリシリコン・ゲート技術は、熱的な二酸
化シリコンに重なる燐をドープしたポリシリコンの厚い
（典型的には5,000Å）層を用いている。この様に著し
くドープされたポリシリコン層がMOSFETのゲート電極と
して作用する。この燐をドープした厚いポリシリコン・
ゲートは、その後の化学的な処理の間、その下にあるゲ
ート酸化物を保護する助けになるが、薄い二酸化シリコ
ン中のピンホール又は微孔を介してのゲート基板間の短
絡の問題を軽減するものではない。更に、燐を著しくド
ープしたポリシリコンに対して接触するアルミニウム
は、湿気が存在する時、電気化学的な腐食を起す傾向が
あり、こうして重大な信頼性を損うメカニズムとなる。 アルミニウム／窒化シリコン／二酸化シリコンの二重
誘電体ゲート構造が用いられている。窒化シリコンはア
ルカリ・イオンの移動を通さないが、有害な記憶作用が
あり、比誘電率が5.8乃至6.1で、二酸化シリコンに較べ
て比誘電率の利点が僅かしかない。デポジットされた窒
化シリコン被膜は、700℃で成長させた時、大量の引張
り応力（約５×109ダイン/cm2）が組込まれており、そ
の結果窒化シリコン被膜では、剥離及びひゞ割れは普通
に起る問題である。 問題点を解決する為の手段及び作用 この発明は低温処理と両立すると共に、固定電化密度
が一層低いことによって、表面移動度を高め、且つ一層
滑かで一層急峻な誘電体／単結晶の界面領域を持つ様
な、従来技術について前に説明した欠点を解決する不活
性化二重誘電体ゲート装置を提案する。このゲート装置
は広い範囲に及ぶ種々のMOSFETの用途に用いることが出
来、電界が分布している為に、従来のゲート構造より
も、本質的に静電放電（ESD）の影響を受け難い。 この発明は、単結晶の端部に第一の誘電体被膜を構成
する周密化した低圧化学反応気相成長（LPCVD）二酸化
シリコンを持ち、その上に第二の誘電体被膜を構成する
ドープしていない非晶質シリコンを持つ二重誘電体装置
に関する。つまり、この発明の二重誘電体装置は、二酸
化シリコンと非晶質シリコンより構成され、ゲート電極
は窒化チタン／窒化アルミニウム又はチタンより構成さ
れる。 この為、二重誘電体の考えが、その下にある二酸化シ
リコンを保護し、二重誘電体内に電界を分布させ、その
下にある二酸化シリコンに対する欠陥を電流によって制
限し、二酸化シリコンの固定電荷密度及び移動イオン密
度を減少し、金属処理に対して二酸化シリコンを影響さ
れない様にし、ゲート構造を外部のイオン及び湿気の影
響を受けない様に作用することによって、単結晶領域に
一番近い誘電体を保護し且つ強化することにより、ゲー
トの性能を改善する。ゲート構造がデポジットされたも
のであることにより、熱処理のコストを下げたことによ
って、薄い急峻接合装置に使える様になると共に、輪郭
を定めたことにより、非プレー形の形状の用途にも使え
る様になる。更にこの発明は、ゲート構造のESD能力を
高める。最後に、この発明は現在の大量低コスト製造技
術と両立し得る。 次に図面についてこの発明を説明する。 実 施 例 次に第１図について説明すると、VMOS装置と共に使う
この発明の二重誘電体装置10が示されている。VMOS装置
は公知であり、例えばソリッド・ステート・エレクトロ
ニクス誌、第17巻、791頁（1974年）所載のホームズ他
の論文「VMOS−新しいMOS集積回路技術」に記載されて
いる。必要であれば、この論文を参照されたい。この発
明をVMOS装置の場合について説明するが、この発明が広
い範囲の種々のMOSFETの用途に使えることを承知された
い。 二重誘電体装置10が単結晶基板の表面又は終端部12に
二酸化シリコン誘電体被膜11を持っている。二酸化シリ
コン被膜11は公知の様に、普通の熱酸化によって形成す
ることが出来るが、稠密化低圧化学反応気相成長（LPCV
D）二酸化シリコン・プロセスによって形成することが
好ましい。この為、普通の化学的な処理によってウェー
ハを清浄化した後、基板５をLPCVD反応器（図面に示し
てない）に挿入し、反応器を低圧に減圧する。任意のLP
CVD反応器を使うことが出来るが、ドーム形反応器を利
用することにより、優れた品質の被膜が得られることが
判った。こういう反応器は例えば、ジャーナル・オブ・
ジ・エレクトロケミカル・ソサエティ誌、第132巻第２
号（1985年２月号）、第390頁乃至第393頁所載のラーン
の論文「二酸化シリコンの低圧化学反応気相成長の反応
モデル」に記載されている。100mTの圧力で420℃で、酸
素（250cc/分）の存在のもとにモノシラン（250cc/分）
の熱分解を行なう。酸化物の典型的な厚さは200乃至1,0
00Å（又はそれ以上）にわたって変えることが出来、典
型的なデポジッション速度は200Å／分である。デポジ
ットされた酸化物によると、段が完全にカバーされる為
に、デポジットされた酸化物は非プレーナ形装置の形状
では、熱酸化物に較べて特に有利である。酸化物をデポ
ジットした後、ハロゲン・ランプを利用した二重雰囲気
急速熱アニールを用いることにより、部分的な酸化物を
稠密化して二酸化シリコン層11を形成する。ウェーハ５
は典型的には1,000乃至1,200℃の温度で、例えば1,100
℃で、乾いた酸素中で60秒間最初にアニールした後、や
はり1,000乃至1,200℃、例えば1,100℃の温度で60秒
間、例えばアルゴンの不活性アニールを行なう。 酸素中の急速熱アニーリングの間、酸化剤がデポジッ
トされたLPCVD二酸化シリコンの中に拡散することによ
り、面間熱酸化物の成長によって、優れた面間の性質及
び一層低い酸化物固定電荷密度が得られることが判っ
た。 他方、随意選択により、場合によっては、図示の様
に、希望により、LPCVD二酸化シリコン層11をデポジッ
トする前に、酸化物層14を最初に成長させ、化学的に清
浄化された単結晶シリコン表面を不活性化することが出
来る。急速熱酸化物成長は、例えばIEEEエレクトロン・
デバイス・レターズ誌、EDL−６巻第５号（1985年５月
号）、第205頁乃至第207頁所載のナルマン他の論文「薄
いゲート誘電体の急速熱処理。シリコンの酸化」に記載
される様な、従来公知の方法によって行なうことが出来
る。即ち、酸化物層14は、急速熱処理装置内で、約1,15
0℃の典型的な温度で、乾いた酸素雰囲気内で1/2乃至１
分間で形成して、約140乃至280Åの酸化物の厚さが得ら
れる。 次に540乃至580℃の温度範囲内でモノシラン（SiH4）
の熱分解により、LPCVD反応器内で、二酸化シリコンの
上にドープされていない非晶質シリコン層13をデポジッ
トする。このドープされていない非晶質シリコンの厚さ
は典型的には500乃至1,000Åである。非晶質シリコンの
デポジッション速度を制御する為、モノシランは不活性
ガス、普通はアルゴンで希釈する。モノシランを５容積
％にするのが典型的である。ウェーハにわたって良好な
一様性を達成する為には、LPCVD反応器内の装置圧力を
低くすることが不可欠である。アルゴン担体ガスの典型
的な流量は50cc/分である。デポジッション温度を一層
低くしたい場合、ジシラン（Si2H6）に置換えることが
出来、この場合の典型的なデポジッション温度は約450
乃至500℃である。この金属−非晶質シリコン−酸化物
−単結晶シリコン（MSOS）は、これに較べて極く普通の
金属−窒化物−酸化物−シリコン（MNOS）ゲートに較べ
て数多くの利点がある。非晶質シリコンは、窒化シリコ
ンの非誘電率が約６であるのに較べて、非誘電率が11.7
と一層高い。この為、非晶質シリコン層を一層厚くして
も、単位面積当りの実効ゲート静電容量を小さくすると
云う悪影響がない。非晶質シリコンは窒化シリコンより
もずっと低い温度（450乃至580℃）でデポジットするこ
とが出来る。窒化シリコンに較べて、非晶質シリコンの
応力が一層小さい為、その下にある二酸化シリコンに加
わる応力が一層少なくなり、これはその下にある二酸化
シリコンの完全さを温存する助けになる。その下にある
二酸化シリコンに対する、ドープされていない非晶質シ
リコンの電荷補償効果がある為、この誘電体装置の実効
的な酸化物固定電荷密度は従来の二酸化シリコン・ゲー
トよりも一層小さい。 アルミニウムと非晶質シリコンの相間反応は、577℃
の共晶融点の大体半分の温度で始まる。この相間反応
は、450℃のマイクロアロイ温度の水素アニーリング中
に起る。このアルミニウム−シリコン相間の問題を避け
る為、非晶質シリコン層13の上に薄い（500乃至1,000
Å）の窒化チタン層16をスパッタリングする。IBMテク
ニカル・ディスクロージャ・ビューレチン誌、第24巻第
４号（1981年９月号）、第1976頁乃至1977頁所載のチン
の論文「VLSI接点に窒化チタン及び窒化シリコンを使
う」に記載されている様に、窒化チタンを接点として
（ゲート電極としてではないが）使うことは公知であ
る。この為、低い圧力、典型的には約10乃至15mTの窒素
／アルゴン・プラズマ内で、4.5kVAの電力を用いてチタ
ンをスパッタリングすることにより、窒化チタンを作
る。窒化チタン層16が導電硝子として作用し、これが金
属、イオン及び湿気に対する拡散障壁として作用して、
二重誘電体ゲート10を不活性化して保護する。ゲート金
属が非晶質シリコン被膜と反応しないようにすることが
非常に重要であり、こうして窒化チタン層16の上にゲー
ト金属層17が蒸着され又はスパッタリングされる。図示
の実施例で、厚さ5,000Åのアルミニウムのゲート金属1
7を用いている。第１図のゲート構造が、窒化物形のフ
ィールド酸化物を持つ非プレーナ領域の上の熱酸化物の
代りに、輪郭を定めてデポジットされたゲートの利点を
持つことに注意されたい。ある場合、ドープされていな
い非晶質シリコン層13の上に約5,000Åの厚さを持つ厚
い窒化チタン層をスパッタリングし、こうしてアルミニ
ウムのゲート金属層17を省くことが出来る。 ゲート構造10は、フォトレジストのパターンを選択的
に定め、完全ドライ又はドライ／ウェット・エッチ・プ
ロセスを実施することにより、容易にパターンを定める
ことが出来る。アルミニウム層17はドライ・エッチ又は
ウェット形燐酸溶液を用いてエッチングすることが出来
る。窒化チタン層16及び非晶質シリコン層13はCF4プラ
ズマ・ドライ・エッチを用いてエッチングすることが出
来る。最後に、稠密化された二酸化シリコン層11は、ド
ライ・エッチにより、又は緩衝弗化水素酸を用いたウェ
ット・エッチによってエッチングすることが出来る。 この発明をある程度具体的に説明したが、以上の説明
は例に過ぎず、当業者であれば、この発明の範囲内で各
部分又は工程の組合せと配置に種々の変更を加えること
が出来ることは云うまでもない。 以上の説明に関連して更に下記の項を開示する。 （１） 表面を持つ単結晶基板と、該基板の表面にある
不活性化した二酸化シリコン誘電体被膜とを有する不活
性化二重誘電体ゲート装置。 （２） 第（１）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記二酸化シリコンが稠密化した低圧化
学反応気相成長（LPCVD）二酸化シリコンである不活性
化二重誘電体ゲート装置。 （３） 第（２）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記二酸化シリコンの厚さが約200乃至
1,000Åである不活性化二重誘電体ゲート装置。 （４） 第（３）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記二酸化シリコンの上に約500乃至1,0
00Åの厚さを持つドープされていない非晶質シリコン層
を有する不活性化二重誘電体ゲート装置。 （５） 第（４）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記非晶質シリコンの上に約500乃至1,0
00Åの厚さを持つ薄い窒化チタン層を設けて、二重誘電
体ゲートを不活性化し且つ保護する不活性化二重誘電体
ゲート装置。 （６） 第（４）項に記載した不活性化二重誘電体ゲー
ト装置に於て、約5,000Åの厚さを持つ厚い窒化チタン
層を設けてゲート電極を形成した不活性化二重誘電体ゲ
ート装置。 （７） 第（５）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記窒化チタンの上にゲート金属を有す
る不活性化二重誘電体ゲート装置。 （８） 第（７）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記ゲート金属が約5,000Åの厚さを持
つアルミニウム・ゲート金属で構成されている不活性化
二重誘電体ゲート装置。 （９） 単結晶基板と、該基板の表面にある約200乃至
1,000Åの厚さを持つ二酸化シリコン誘電体被膜と、該
二酸化シリコンの上にある約500乃至1,000Åの厚さを持
つドープされていない非晶質シリコン層と、該非晶質シ
リコンの上にあって、二重誘電体ゲートを不活性して保
護する、約500乃至1,000Åの厚さを持つ薄い窒化チタン
層と、該窒化チタンの上にあるゲート金属とを有する不
活性化二重誘電体ゲート装置。 （10） 第（９）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記二酸化シリコンが稠密化された低圧
化学反応気相成長（LPCVD）二酸化シリコンであり、前
記ゲート金属が約5,000Åの厚さを持つアルミニウムで
構成されている不活性化二重誘電体ゲート装置。 （11） 不活性化二重誘電体ゲート装置を製造する方法
に於て、単結晶基板の表面に二酸化シリコン誘電体被膜
を形成し、該二酸化シリコン被膜の上に窒化チタン層を
形成する工程を含む方法。 （12） 第（11）項に記載した方法に於て、単結晶基板
を表面に二酸化シリコン誘電体被膜を形成する工程が、
清浄化したウェーハを用意し、前記ウェーハをLPCVDド
ーム形反応器内で鉄圧で処理して、約100mTの圧力の酸
素の存在のもとにモノシランを熱分解して、約200乃至
1,000Åの部分的な酸化物の厚さを作り、最初は乾いた
酸素中で、その後不活性ガス中で、ハロゲン・ランプを
用いた二重雰囲気急速熱アニールにより、前記部分的な
酸化物を稠密化して二酸化シリコンを形成することを含
む方法。 （13） 第（12）項に記載した方法に於て、前記二酸化
シリコン被膜を形成する前に、品質の高い面間二酸化シ
リコン層を形成することを含む方法。 （14） 第（12）項に記載した方法に於て、前記乾いた
酸素中のアニールが約1,000乃至1,200℃の温度で約60秒
間行なわれ、前記不活性ガス中のアニールがアルゴンの
雰囲気中で約1,000乃至1,200℃の温度で約60秒間行なわ
れる方法。 （15） 第（12）項に記載した方法に於て、前記二酸化
シリコンの上にドープされていない非晶質シリコン層を
デポジットすることを含む方法。 （16） 第（15）項に記載した方法に於て、前記二酸化
シリコンの上にドープされていない非晶質シリコン層を
デポジットする工程が、アルゴンで希釈されたシラン・
ガスの熱分解によって行なわれ、該シランが典型的には
５容積％である方法。 （17） 第（16）項に記載した方法に於て、シランの熱
分解がLPCVD反応器内で約450乃至580℃の温度で行なわ
れ、非晶質シリコンが約500乃至1,000Åの厚さを持つま
で続けられる方法。 （18） 第（16）項に記載した方法に於て、シランの熱
分解が540乃至580℃の温度でモノシラン（SiH4）を用い
て行なわれる方法。 （19） 第（16）項に記載した方法に於て、シランの熱
分解が540乃至500℃の温度でジシラン（Si2H6）を用い
て行なわれる方法。 （20） 第（16）項に記載した方法に於て、前記非晶質
シリコンの上に窒化チタンがスパッタリングされる方
法。 （21） 第（20）項に記載した方法に於て、前記窒化チ
タン層が約500乃至1,000Åの厚さに適用されると共に、
4,5kVAの電力を用いて、約10乃至15mTの低い圧力の窒素
／アルゴン・プラズマ中で行なわれる方法。 （22） 第（20）項に記載した方法に於て、前記窒化チ
タンの上にゲート金属を形成することを含む方法。 （23） 第（20）項に記載した方法に於て、前記ゲート
がアルミニウムであり、約5,000Åの厚さに適用される
方法。
MOSFET装置の不活性化二重誘電体ゲート装置とこの装置
の製法に関する。 従来の技術及び問題点 MOSFET装置を製造する時の重要な歩留りの低下は、二
酸化シリコンの成長の間又はその後の金属処理中の粒子
状物質によるものである。こういう影響を少なくする為
に誘電体を一層厚手にすれば、装置のトランスコンダク
タンスがそれに応じて低下する傾向がある。更に、普通
の金属又はポリシリコン・ゲート構造は、電界の強さに
対して容赦がなく、従ってESDの影響を受け易い。普通
の二酸化シリコン・ゲート装置は、トラップ効果の為に
湿気の影響を受け易い。 ゲート酸化物の欠陥が、MOSFET装置の歩留りが低下す
る最大のメカニズムの１つである。この故障のメカニズ
ムは、＜100＞の平面状の面に対して54.7゜斜めの平面
にチャンネル領域がある様な電力用VMOS装置では一層痛
切である。薄い酸化物に伴なうピンホール又はその他の
欠陥による歩留りの低下を少なくする為には、二酸化シ
リコン・ゲートを厚くすることが絶対命令である。都合
の悪いことに、この様に厚いゲートの酸化物が装置のト
ランスコンダクタンスを減少させる。これは、ゲート酸
化物の比静電容量に比例する装置の重要なパラメータで
ある。現在のポリシリコン・ゲート技術は、熱的な二酸
化シリコンに重なる燐をドープしたポリシリコンの厚い
（典型的には5,000Å）層を用いている。この様に著し
くドープされたポリシリコン層がMOSFETのゲート電極と
して作用する。この燐をドープした厚いポリシリコン・
ゲートは、その後の化学的な処理の間、その下にあるゲ
ート酸化物を保護する助けになるが、薄い二酸化シリコ
ン中のピンホール又は微孔を介してのゲート基板間の短
絡の問題を軽減するものではない。更に、燐を著しくド
ープしたポリシリコンに対して接触するアルミニウム
は、湿気が存在する時、電気化学的な腐食を起す傾向が
あり、こうして重大な信頼性を損うメカニズムとなる。 アルミニウム／窒化シリコン／二酸化シリコンの二重
誘電体ゲート構造が用いられている。窒化シリコンはア
ルカリ・イオンの移動を通さないが、有害な記憶作用が
あり、比誘電率が5.8乃至6.1で、二酸化シリコンに較べ
て比誘電率の利点が僅かしかない。デポジットされた窒
化シリコン被膜は、700℃で成長させた時、大量の引張
り応力（約５×109ダイン/cm2）が組込まれており、そ
の結果窒化シリコン被膜では、剥離及びひゞ割れは普通
に起る問題である。 問題点を解決する為の手段及び作用 この発明は低温処理と両立すると共に、固定電化密度
が一層低いことによって、表面移動度を高め、且つ一層
滑かで一層急峻な誘電体／単結晶の界面領域を持つ様
な、従来技術について前に説明した欠点を解決する不活
性化二重誘電体ゲート装置を提案する。このゲート装置
は広い範囲に及ぶ種々のMOSFETの用途に用いることが出
来、電界が分布している為に、従来のゲート構造より
も、本質的に静電放電（ESD）の影響を受け難い。 この発明は、単結晶の端部に第一の誘電体被膜を構成
する周密化した低圧化学反応気相成長（LPCVD）二酸化
シリコンを持ち、その上に第二の誘電体被膜を構成する
ドープしていない非晶質シリコンを持つ二重誘電体装置
に関する。つまり、この発明の二重誘電体装置は、二酸
化シリコンと非晶質シリコンより構成され、ゲート電極
は窒化チタン／窒化アルミニウム又はチタンより構成さ
れる。 この為、二重誘電体の考えが、その下にある二酸化シ
リコンを保護し、二重誘電体内に電界を分布させ、その
下にある二酸化シリコンに対する欠陥を電流によって制
限し、二酸化シリコンの固定電荷密度及び移動イオン密
度を減少し、金属処理に対して二酸化シリコンを影響さ
れない様にし、ゲート構造を外部のイオン及び湿気の影
響を受けない様に作用することによって、単結晶領域に
一番近い誘電体を保護し且つ強化することにより、ゲー
トの性能を改善する。ゲート構造がデポジットされたも
のであることにより、熱処理のコストを下げたことによ
って、薄い急峻接合装置に使える様になると共に、輪郭
を定めたことにより、非プレー形の形状の用途にも使え
る様になる。更にこの発明は、ゲート構造のESD能力を
高める。最後に、この発明は現在の大量低コスト製造技
術と両立し得る。 次に図面についてこの発明を説明する。 実 施 例 次に第１図について説明すると、VMOS装置と共に使う
この発明の二重誘電体装置10が示されている。VMOS装置
は公知であり、例えばソリッド・ステート・エレクトロ
ニクス誌、第17巻、791頁（1974年）所載のホームズ他
の論文「VMOS−新しいMOS集積回路技術」に記載されて
いる。必要であれば、この論文を参照されたい。この発
明をVMOS装置の場合について説明するが、この発明が広
い範囲の種々のMOSFETの用途に使えることを承知された
い。 二重誘電体装置10が単結晶基板の表面又は終端部12に
二酸化シリコン誘電体被膜11を持っている。二酸化シリ
コン被膜11は公知の様に、普通の熱酸化によって形成す
ることが出来るが、稠密化低圧化学反応気相成長（LPCV
D）二酸化シリコン・プロセスによって形成することが
好ましい。この為、普通の化学的な処理によってウェー
ハを清浄化した後、基板５をLPCVD反応器（図面に示し
てない）に挿入し、反応器を低圧に減圧する。任意のLP
CVD反応器を使うことが出来るが、ドーム形反応器を利
用することにより、優れた品質の被膜が得られることが
判った。こういう反応器は例えば、ジャーナル・オブ・
ジ・エレクトロケミカル・ソサエティ誌、第132巻第２
号（1985年２月号）、第390頁乃至第393頁所載のラーン
の論文「二酸化シリコンの低圧化学反応気相成長の反応
モデル」に記載されている。100mTの圧力で420℃で、酸
素（250cc/分）の存在のもとにモノシラン（250cc/分）
の熱分解を行なう。酸化物の典型的な厚さは200乃至1,0
00Å（又はそれ以上）にわたって変えることが出来、典
型的なデポジッション速度は200Å／分である。デポジ
ットされた酸化物によると、段が完全にカバーされる為
に、デポジットされた酸化物は非プレーナ形装置の形状
では、熱酸化物に較べて特に有利である。酸化物をデポ
ジットした後、ハロゲン・ランプを利用した二重雰囲気
急速熱アニールを用いることにより、部分的な酸化物を
稠密化して二酸化シリコン層11を形成する。ウェーハ５
は典型的には1,000乃至1,200℃の温度で、例えば1,100
℃で、乾いた酸素中で60秒間最初にアニールした後、や
はり1,000乃至1,200℃、例えば1,100℃の温度で60秒
間、例えばアルゴンの不活性アニールを行なう。 酸素中の急速熱アニーリングの間、酸化剤がデポジッ
トされたLPCVD二酸化シリコンの中に拡散することによ
り、面間熱酸化物の成長によって、優れた面間の性質及
び一層低い酸化物固定電荷密度が得られることが判っ
た。 他方、随意選択により、場合によっては、図示の様
に、希望により、LPCVD二酸化シリコン層11をデポジッ
トする前に、酸化物層14を最初に成長させ、化学的に清
浄化された単結晶シリコン表面を不活性化することが出
来る。急速熱酸化物成長は、例えばIEEEエレクトロン・
デバイス・レターズ誌、EDL−６巻第５号（1985年５月
号）、第205頁乃至第207頁所載のナルマン他の論文「薄
いゲート誘電体の急速熱処理。シリコンの酸化」に記載
される様な、従来公知の方法によって行なうことが出来
る。即ち、酸化物層14は、急速熱処理装置内で、約1,15
0℃の典型的な温度で、乾いた酸素雰囲気内で1/2乃至１
分間で形成して、約140乃至280Åの酸化物の厚さが得ら
れる。 次に540乃至580℃の温度範囲内でモノシラン（SiH4）
の熱分解により、LPCVD反応器内で、二酸化シリコンの
上にドープされていない非晶質シリコン層13をデポジッ
トする。このドープされていない非晶質シリコンの厚さ
は典型的には500乃至1,000Åである。非晶質シリコンの
デポジッション速度を制御する為、モノシランは不活性
ガス、普通はアルゴンで希釈する。モノシランを５容積
％にするのが典型的である。ウェーハにわたって良好な
一様性を達成する為には、LPCVD反応器内の装置圧力を
低くすることが不可欠である。アルゴン担体ガスの典型
的な流量は50cc/分である。デポジッション温度を一層
低くしたい場合、ジシラン（Si2H6）に置換えることが
出来、この場合の典型的なデポジッション温度は約450
乃至500℃である。この金属−非晶質シリコン−酸化物
−単結晶シリコン（MSOS）は、これに較べて極く普通の
金属−窒化物−酸化物−シリコン（MNOS）ゲートに較べ
て数多くの利点がある。非晶質シリコンは、窒化シリコ
ンの非誘電率が約６であるのに較べて、非誘電率が11.7
と一層高い。この為、非晶質シリコン層を一層厚くして
も、単位面積当りの実効ゲート静電容量を小さくすると
云う悪影響がない。非晶質シリコンは窒化シリコンより
もずっと低い温度（450乃至580℃）でデポジットするこ
とが出来る。窒化シリコンに較べて、非晶質シリコンの
応力が一層小さい為、その下にある二酸化シリコンに加
わる応力が一層少なくなり、これはその下にある二酸化
シリコンの完全さを温存する助けになる。その下にある
二酸化シリコンに対する、ドープされていない非晶質シ
リコンの電荷補償効果がある為、この誘電体装置の実効
的な酸化物固定電荷密度は従来の二酸化シリコン・ゲー
トよりも一層小さい。 アルミニウムと非晶質シリコンの相間反応は、577℃
の共晶融点の大体半分の温度で始まる。この相間反応
は、450℃のマイクロアロイ温度の水素アニーリング中
に起る。このアルミニウム−シリコン相間の問題を避け
る為、非晶質シリコン層13の上に薄い（500乃至1,000
Å）の窒化チタン層16をスパッタリングする。IBMテク
ニカル・ディスクロージャ・ビューレチン誌、第24巻第
４号（1981年９月号）、第1976頁乃至1977頁所載のチン
の論文「VLSI接点に窒化チタン及び窒化シリコンを使
う」に記載されている様に、窒化チタンを接点として
（ゲート電極としてではないが）使うことは公知であ
る。この為、低い圧力、典型的には約10乃至15mTの窒素
／アルゴン・プラズマ内で、4.5kVAの電力を用いてチタ
ンをスパッタリングすることにより、窒化チタンを作
る。窒化チタン層16が導電硝子として作用し、これが金
属、イオン及び湿気に対する拡散障壁として作用して、
二重誘電体ゲート10を不活性化して保護する。ゲート金
属が非晶質シリコン被膜と反応しないようにすることが
非常に重要であり、こうして窒化チタン層16の上にゲー
ト金属層17が蒸着され又はスパッタリングされる。図示
の実施例で、厚さ5,000Åのアルミニウムのゲート金属1
7を用いている。第１図のゲート構造が、窒化物形のフ
ィールド酸化物を持つ非プレーナ領域の上の熱酸化物の
代りに、輪郭を定めてデポジットされたゲートの利点を
持つことに注意されたい。ある場合、ドープされていな
い非晶質シリコン層13の上に約5,000Åの厚さを持つ厚
い窒化チタン層をスパッタリングし、こうしてアルミニ
ウムのゲート金属層17を省くことが出来る。 ゲート構造10は、フォトレジストのパターンを選択的
に定め、完全ドライ又はドライ／ウェット・エッチ・プ
ロセスを実施することにより、容易にパターンを定める
ことが出来る。アルミニウム層17はドライ・エッチ又は
ウェット形燐酸溶液を用いてエッチングすることが出来
る。窒化チタン層16及び非晶質シリコン層13はCF4プラ
ズマ・ドライ・エッチを用いてエッチングすることが出
来る。最後に、稠密化された二酸化シリコン層11は、ド
ライ・エッチにより、又は緩衝弗化水素酸を用いたウェ
ット・エッチによってエッチングすることが出来る。 この発明をある程度具体的に説明したが、以上の説明
は例に過ぎず、当業者であれば、この発明の範囲内で各
部分又は工程の組合せと配置に種々の変更を加えること
が出来ることは云うまでもない。 以上の説明に関連して更に下記の項を開示する。 （１） 表面を持つ単結晶基板と、該基板の表面にある
不活性化した二酸化シリコン誘電体被膜とを有する不活
性化二重誘電体ゲート装置。 （２） 第（１）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記二酸化シリコンが稠密化した低圧化
学反応気相成長（LPCVD）二酸化シリコンである不活性
化二重誘電体ゲート装置。 （３） 第（２）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記二酸化シリコンの厚さが約200乃至
1,000Åである不活性化二重誘電体ゲート装置。 （４） 第（３）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記二酸化シリコンの上に約500乃至1,0
00Åの厚さを持つドープされていない非晶質シリコン層
を有する不活性化二重誘電体ゲート装置。 （５） 第（４）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記非晶質シリコンの上に約500乃至1,0
00Åの厚さを持つ薄い窒化チタン層を設けて、二重誘電
体ゲートを不活性化し且つ保護する不活性化二重誘電体
ゲート装置。 （６） 第（４）項に記載した不活性化二重誘電体ゲー
ト装置に於て、約5,000Åの厚さを持つ厚い窒化チタン
層を設けてゲート電極を形成した不活性化二重誘電体ゲ
ート装置。 （７） 第（５）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記窒化チタンの上にゲート金属を有す
る不活性化二重誘電体ゲート装置。 （８） 第（７）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記ゲート金属が約5,000Åの厚さを持
つアルミニウム・ゲート金属で構成されている不活性化
二重誘電体ゲート装置。 （９） 単結晶基板と、該基板の表面にある約200乃至
1,000Åの厚さを持つ二酸化シリコン誘電体被膜と、該
二酸化シリコンの上にある約500乃至1,000Åの厚さを持
つドープされていない非晶質シリコン層と、該非晶質シ
リコンの上にあって、二重誘電体ゲートを不活性して保
護する、約500乃至1,000Åの厚さを持つ薄い窒化チタン
層と、該窒化チタンの上にあるゲート金属とを有する不
活性化二重誘電体ゲート装置。 （10） 第（９）項に記載した不活性化二重誘電体ゲー
ト装置に於て、前記二酸化シリコンが稠密化された低圧
化学反応気相成長（LPCVD）二酸化シリコンであり、前
記ゲート金属が約5,000Åの厚さを持つアルミニウムで
構成されている不活性化二重誘電体ゲート装置。 （11） 不活性化二重誘電体ゲート装置を製造する方法
に於て、単結晶基板の表面に二酸化シリコン誘電体被膜
を形成し、該二酸化シリコン被膜の上に窒化チタン層を
形成する工程を含む方法。 （12） 第（11）項に記載した方法に於て、単結晶基板
を表面に二酸化シリコン誘電体被膜を形成する工程が、
清浄化したウェーハを用意し、前記ウェーハをLPCVDド
ーム形反応器内で鉄圧で処理して、約100mTの圧力の酸
素の存在のもとにモノシランを熱分解して、約200乃至
1,000Åの部分的な酸化物の厚さを作り、最初は乾いた
酸素中で、その後不活性ガス中で、ハロゲン・ランプを
用いた二重雰囲気急速熱アニールにより、前記部分的な
酸化物を稠密化して二酸化シリコンを形成することを含
む方法。 （13） 第（12）項に記載した方法に於て、前記二酸化
シリコン被膜を形成する前に、品質の高い面間二酸化シ
リコン層を形成することを含む方法。 （14） 第（12）項に記載した方法に於て、前記乾いた
酸素中のアニールが約1,000乃至1,200℃の温度で約60秒
間行なわれ、前記不活性ガス中のアニールがアルゴンの
雰囲気中で約1,000乃至1,200℃の温度で約60秒間行なわ
れる方法。 （15） 第（12）項に記載した方法に於て、前記二酸化
シリコンの上にドープされていない非晶質シリコン層を
デポジットすることを含む方法。 （16） 第（15）項に記載した方法に於て、前記二酸化
シリコンの上にドープされていない非晶質シリコン層を
デポジットする工程が、アルゴンで希釈されたシラン・
ガスの熱分解によって行なわれ、該シランが典型的には
５容積％である方法。 （17） 第（16）項に記載した方法に於て、シランの熱
分解がLPCVD反応器内で約450乃至580℃の温度で行なわ
れ、非晶質シリコンが約500乃至1,000Åの厚さを持つま
で続けられる方法。 （18） 第（16）項に記載した方法に於て、シランの熱
分解が540乃至580℃の温度でモノシラン（SiH4）を用い
て行なわれる方法。 （19） 第（16）項に記載した方法に於て、シランの熱
分解が540乃至500℃の温度でジシラン（Si2H6）を用い
て行なわれる方法。 （20） 第（16）項に記載した方法に於て、前記非晶質
シリコンの上に窒化チタンがスパッタリングされる方
法。 （21） 第（20）項に記載した方法に於て、前記窒化チ
タン層が約500乃至1,000Åの厚さに適用されると共に、
4,5kVAの電力を用いて、約10乃至15mTの低い圧力の窒素
／アルゴン・プラズマ中で行なわれる方法。 （22） 第（20）項に記載した方法に於て、前記窒化チ
タンの上にゲート金属を形成することを含む方法。 （23） 第（20）項に記載した方法に於て、前記ゲート
がアルミニウムであり、約5,000Åの厚さに適用される
方法。
【図面の簡単な説明】
第１図はこの発明の方法に従って、非プレーナ形VMOSゲ
ート領域の上に形成されたこの発明の二重誘電体ゲート
構造の側面断面図である。 主な符号の説明 5:基板 11:二酸化シリコン誘電体被膜 13:ドープされていない非晶質シリコン層
ート領域の上に形成されたこの発明の二重誘電体ゲート
構造の側面断面図である。 主な符号の説明 5:基板 11:二酸化シリコン誘電体被膜 13:ドープされていない非晶質シリコン層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 パトリック エイ カーラン
アメリカ合衆国テキサス州プラノ，イン
バーネス レーン 3909
(56)参考文献 特開 昭62−111466（ＪＰ，Ａ)
特開 昭57−7972（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．表面を持つ単結晶基板と、 該基板の表面に形成された二酸化シリコン誘電体被膜
と、 上記二酸化シリコン被膜の上に形成されたドープされな
い非晶質シリコン層と、 上記非晶質シリコン層の表面に形成された窒化チタン層
と、 上記窒化チタン層の上に形成されたアルミニウム層と、 を有する二重誘電体システム。 ２．表面を持つ単結晶基板を用意し、 該基板の表面に二酸化シリコン誘電体被膜を形成し、 上記二酸化シリコン被膜の上にドープされない非晶質シ
リコン層を形成し、 上記非晶質シリコン層の表面に窒化チタン層を形成し、 上記窒化チタン層の上にアルミニウム層を形成する、 ことを特徴とする二重誘電体システムの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US831379 | 1979-02-01 | ||
| US06/831,379 US4707721A (en) | 1986-02-20 | 1986-02-20 | Passivated dual dielectric gate system and method for fabricating same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62248260A JPS62248260A (ja) | 1987-10-29 |
| JP2755348B2 true JP2755348B2 (ja) | 1998-05-20 |
Family
ID=25258916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036865A Expired - Lifetime JP2755348B2 (ja) | 1986-02-20 | 1987-02-19 | 不活性化二重誘電体システムとその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4707721A (ja) |
| JP (1) | JP2755348B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791071A (en) * | 1986-02-20 | 1988-12-13 | Texas Instruments Incorporated | Dual dielectric gate system comprising silicon dioxide and amorphous silicon |
| US5160491A (en) * | 1986-10-21 | 1992-11-03 | Texas Instruments Incorporated | Method of making a vertical MOS transistor |
| US5016067A (en) * | 1988-04-11 | 1991-05-14 | Texas Instruments Incorporated | Vertical MOS transistor |
| GB2229575B (en) * | 1989-03-22 | 1993-05-12 | Intel Corp | Method of reducing hot-electron degradation in semiconductor devices |
| US5229311A (en) * | 1989-03-22 | 1993-07-20 | Intel Corporation | Method of reducing hot-electron degradation in semiconductor devices |
| KR920005242A (ko) * | 1990-08-20 | 1992-03-28 | 김광호 | 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법 |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TW232751B (en) | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| JPH0730125A (ja) * | 1993-07-07 | 1995-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US5854132A (en) * | 1994-11-29 | 1998-12-29 | Advanced Micro Devices, Inc. | Method for exposing photoresist |
| US5937310A (en) * | 1996-04-29 | 1999-08-10 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| US5882993A (en) | 1996-08-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Integrated circuit with differing gate oxide thickness and process for making same |
| US6033943A (en) * | 1996-08-23 | 2000-03-07 | Advanced Micro Devices, Inc. | Dual gate oxide thickness integrated circuit and process for making same |
| US5872376A (en) * | 1997-03-06 | 1999-02-16 | Advanced Micro Devices, Inc. | Oxide formation technique using thin film silicon deposition |
| US5851603A (en) * | 1997-07-14 | 1998-12-22 | Vanguard International Semiconductor Corporation | Method for making a plasma-enhanced chemical vapor deposited SiO2 Si3 N4 multilayer passivation layer for semiconductor applications |
| US5962914A (en) * | 1998-01-14 | 1999-10-05 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| US6531364B1 (en) | 1998-08-05 | 2003-03-11 | Advanced Micro Devices, Inc. | Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer |
| US7153592B2 (en) * | 2000-08-31 | 2006-12-26 | Fujitsu Limited | Organic EL element and method of manufacturing the same, organic EL display device using the element, organic EL material, and surface emission device and liquid crystal display device using the material |
| US7485579B2 (en) | 2002-12-13 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2004200378A (ja) * | 2002-12-18 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4663963B2 (ja) | 2003-02-17 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100653543B1 (ko) * | 2004-09-17 | 2006-12-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US20060131633A1 (en) * | 2004-12-21 | 2006-06-22 | Micron Technology, Inc. | Integrated two device non-volatile memory |
| JP2011243948A (ja) * | 2010-04-22 | 2011-12-01 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3996656A (en) * | 1974-08-28 | 1976-12-14 | Harris Corporation | Normally off Schottky barrier field effect transistor and method of fabrication |
| JPS577972A (en) * | 1980-06-19 | 1982-01-16 | Nec Corp | Insulated gate type thin film transistor |
| US4570328A (en) * | 1983-03-07 | 1986-02-18 | Motorola, Inc. | Method of producing titanium nitride MOS device gate electrode |
| JPS62111466A (ja) * | 1985-11-09 | 1987-05-22 | Toshiba Corp | 半導体装置 |
-
1986
- 1986-02-20 US US06/831,379 patent/US4707721A/en not_active Expired - Fee Related
-
1987
- 1987-02-19 JP JP62036865A patent/JP2755348B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4707721A (en) | 1987-11-17 |
| JPS62248260A (ja) | 1987-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755348B2 (ja) | 不活性化二重誘電体システムとその製造方法 | |
| JP2738831B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| US6218735B1 (en) | Process to improve adhesion of cap layers in intergrated circuits | |
| JP2607503B2 (ja) | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 | |
| US5217567A (en) | Selective etching process for boron nitride films | |
| US20010009809A1 (en) | Method for forming a shallow trench isolation structure in a semiconductor device | |
| JPH0574803A (ja) | 半導体装置の製造方法 | |
| JP3176017B2 (ja) | 半導体装置の製造方法 | |
| KR0159016B1 (ko) | 반도체소자의 금속배선간 절연막의 제조방법 | |
| US4791071A (en) | Dual dielectric gate system comprising silicon dioxide and amorphous silicon | |
| JPH06291253A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JPH10214816A (ja) | 半導体装置の製造方法及び半導体装置の容量素子の製造方法 | |
| KR100623587B1 (ko) | 반도체소자 및 그의 제조 방법 | |
| JP4616492B2 (ja) | 半導体素子の絶縁膜形成方法 | |
| KR100492790B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| JP4236805B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS62174944A (ja) | 半導体装置の製造方法 | |
| TWI248660B (en) | Method of forming a conductor in a fluoride silicate glass (FSG) layer | |
| KR20080029151A (ko) | 반도체 장치의 절연막 형성 방법 | |
| KR100197766B1 (ko) | 반도체장치의 제조방법 | |
| JPH0669361A (ja) | 半導体装置とその製造方法 | |
| JPH10294290A (ja) | 半導体装置の製造方法 | |
| KR100395912B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPS6223134A (ja) | 半導体集積回路装置の製造方法 | |
| KR20010010919A (ko) | 반도체 소자의 층간절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |