KR20010074387A - 실리콘질화막 형성방법 - Google Patents
실리콘질화막 형성방법 Download PDFInfo
- Publication number
- KR20010074387A KR20010074387A KR1020000003432A KR20000003432A KR20010074387A KR 20010074387 A KR20010074387 A KR 20010074387A KR 1020000003432 A KR1020000003432 A KR 1020000003432A KR 20000003432 A KR20000003432 A KR 20000003432A KR 20010074387 A KR20010074387 A KR 20010074387A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon nitride
- nitride film
- forming
- pecvd
- plasma
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 41
- 239000010409 thin film Substances 0.000 title description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 28
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 230000000295 complement effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 48
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Abstract
PECVD 공정을 이용하는 실리콘질화막 형성방법에 관하여 개시한다. 본 발명에 따른 실리콘질화막 형성방법은 200W 내지 1000W 범위의 고주파전력에 의해 형성/유지되는 플라즈마를 이용하여 550℃ 내지 700℃의 온도범위에서 PECVD 공정으로 실리콘질화막을 형성하는 것을 특징으로 한다. 여기서, 플라즈마는 SiH4, NH3, 및 N2의 혼합기체를 사용하여 형성시킨다. 본 발명에 의하면, PECVD공정에 고온공정을 접목시킴으로써, PECVD공정과 LPCVD공정에 의해 각각 형성되는 실리콘질화막의 문제점들이 보완된 실리콘질화막을 형성시킬 수 있다.
Description
본 발명은 실리콘질화막 형성방법에 관한 것으로서, 특히 PECVD(plasma enhanced chemical vapor deposition) 공정을 이용하는 실리콘질화막 형성방법에 관한 것이다.
반도체소자를 제조함에 있어서, 실리콘질화막은 IMD막(Inter Metal dielectric film)이나 식각저지막(Etch stop layer) 또는 보호막(Passivative film) 등에 많이 적용된다. 이러한 실리콘질화막은 대부분 LPCVD(low pressure chemical vapor deposition) 또는 PECVD 공정을 사용하여 형성한다.
LPCVD공정의 경우는, 일반적으로 약 750℃ 이상의 온도에서 아래의 화학반응식 1을 이용한다.
LPCVD 공정에 의해 형성된 실리콘질화막은 단차도포성(step coverage), 수소 함유량, 및 치밀성 등에서 뛰어나므로, 이러한 LPCVD 공정은 주로 임계 공정에 상용화되어 있다.
그러나, LPCVD 공정으로 실리콘질화막을 형성할 경우에는 다음과 같은 몇가지 문제점이 있다.
첫째, 고온에서 공정이 진행되기 때문에 실리콘질화막이 상대적으로 높은 열 스트레스(thermal stress)를 갖게 되어, 실리콘질화막이 두꺼울 경우에는 막에 균열(Crack)이 발생하기 쉽다. 따라서, LPCVD 공정은 실리콘질화막을 얇게 형성하는데에 한정되어 적용되고 있다. 더구나, 최근에는 반도체장치가 고접적화되면서 실리콘질화막이 얇은 경우에도 이러한 균열이 발생하고 있다. 또한, 고온에서 공정이 진행되기 때문에 열 버짓(budget) 부족으로 반도체장치의 특성이 퇴화되기 쉽다.
둘째, 고온공정에 사용되는 로(furnace)는 거의 대부분 배치형(batch type)이기 때문에 매 공정마다 고온에서 안정화되는 시간 등이 많이 소요된다.
셋째, LPCVD방법은 증착속도가 매우 느리기 때문에 생산성 면에서 바람직하지 못하다.
넷째, 일반적으로 LPCVD방법에 사용되는 장비의 특성상, 기판의 양면에 실리콘질화막이 증착됨에 따라 기판의 뒷면에 불필요한 박막이 형성되게 된다. 따라서, 후속되는 습식식각공정 등에서 뒷면에 형성된 막이 불안정하게 식각되어, 반도체장치의 전기적 특성에 치명적인 악영향을 미칠 수 있으며 또한, 사진공정에서도 초점이 잘 안 맞는 현상이 발생하여 반도체장치의 특성에 악영향을 미치게 된다.
한편, PECVD공정의 경우는, 플라즈마에 의해 반응기체들이 활성화되기 때문에 그 증착속도가 빠르고, 250℃ 내지 400℃의 비교적 낮은 온도범위에서도 실리콘질화막의 증착이 가능하다. 증착속도가 빠르므로 생산성 면에서 유리하며, IMD막 및 보호막 형성공정 등과 같은 비임계(non-critical) 공정에 광범위하게 적용할 수 있다.
그러나, PECVD 공정으로 실리콘질화막을 형성할 경우 역시 다음과 같은 몇가지 문제점이 있다.
첫째, 실리콘질화막내에 수소가 다량 함유됨으로써, 트랜지스터의 문턱전압(Threshold voltage)이 변하는 등 반도체소자의 전기적 특성이 나빠지게 된다. 이렇게 수소가 다량 함유되는 이유는, 비교적 저온 공정이기 때문에 반응기체에 존재하는 수소원자가 완전히 분리되지 않아 플라즈마내에 라디칼 형태로 잔존함에 기인한 것이다.
둘째, 막이 치밀하지 못하다.
셋째, 단차도포성이 상당히 나쁘기 때문에 고집적 반도체장치의 제조방법에 적용하기에는 한계가 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, PECVD공정에 고온공정을 접목시킴으로써 PECVD공정 및 LPCVD공정에 의해 각각 형성되는 실리콘질화막의 문제점들을 보완할 수 있는 실리콘질화막 형성방법을 제공하는 데 있다.
도 1a 및 도 1b는 실리콘질화막의 단차도포성을 설명하기 위한 단면도들;
도 2a 및 도 2b는 실리콘질화막의 식각률을 설명하기 위한 그래프들;
도 3a 및 도 3b는 트렌치의 측벽에 형성된 실리콘질화막의 밀도를 설명하기 위한 단면도들이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 예에 따른 실리콘질화막 형성방법은 200W 내지 1000W 범위의 고주파전력에 의해 형성/유지되는 플라즈마를 이용하여 550℃ 내지 700℃의 온도범위에서 PECVD 공정으로 실리콘질화막을 형성하는 것을 특징으로 한다.
여기서, 상기 PECVD 공정은 온벽형 반응 챔버(warm wall type chamber) 내에서 진행되는 것이 바람직하다. 실리콘 질화막을 형성하기 위한 상기 플라즈마는 SiH4, NH3, 및 N2의 혼합기체를 사용하여 형성시킨다. 이 때, 만약 수소원자들이 완전히 분해되지 못하여 SiH4기체가 SiH*, SiH2 *, 또는 SiH3 *의 라디칼 형태로, 그리고, NH3기체가 NH*또는 NH2 *의 라디칼 형태로 플라즈마 내에 잔존하게 되면, 증착된 실리콘질화막 내에 수소가 SiH*, SiH2 *, SiH3 *, NH*, 또는 NH2 *의 형태로 함유되어 반도체소자의 전기적 특성이 나빠지게 된다.
따라서, 이러한 현상을 방지하기 위해, 수소원자들이 완전히 분해되어 기체상태로 날아갈 수 있도록 그 증착온도를 통상적인 PECVD공정의 경우보다 더 높은 550℃ 내지 700℃의 온도범위로 하고, 플라즈마를 발생/유지시키기 위한 고주파 전력도 200W 내지 1000W 정도로 인가한다. 증착온도가 종래의 PECVD 경우보다 높으므로 본 발명에 의한 경우가 종래의 PECVD에 의한 경우보다 막이 더 치밀하다.
상기 혼합기체는, 샤워헤드(shower head)가 아닌, 적어도 하나 이상의 인젝터에 의해 상기 반응 챔버 내에 도입되는 것이 바람직하다.
도 1a 및 도 1b는 실리콘질화막의 단차도포성을 설명하기 위한 단면도들로서, 도 1a는 종래의 PECVD 공정에 의한 경우를, 그리고, 도 1b는 본 발명에 따른 PECVD 공정에 의한 경우를 각각 나타낸다.
도 1a 및 도 1b를 각각 참조하면, 기판(100) 위의 절연막(110)에 구멍(h)이 형성되어 있으며, 이 위에 실리콘질화막(120)이 증착되어 있다.
표 1은 도 1a 및 도 1b로부터 측정된 데이터를 비교한 것이다. 표 1을 참고하면, 종래의 PECVD에 의한 경우보다 본 발명에 의한 경우가 우수한 단차도포성을 나타냄을 알 수 있다.
| 구분 | 종래의 PECVD | 본 발명에 따른 PECVD |
| 접촉창 크기 | 0.503㎛ | 0.511㎛ |
| 종횡비 | 1.0 | 1.05 |
| 단차도포성(c/b) | 57.6 % | 76.1 % |
| d/a | 50.0 % | 70.0 % |
도 2a 및 도 2b는 실리콘질화막의 식각률을 설명하기 위한 것으로서, 도 2a는 50:1의 불산을 이용하여 실리콘질화막을 습식식각한 경우를, 그리고 도 2b는 실리콘질화막을 건식식각한 경우를 각각 나타낸 것이다.
도 2a 및 도 2b를 참조하면, 종래의 PECVD에 의한 실리콘질화막보다 본 발명에 의한 것이 더 치밀한 막질을 가지므로 식각률이 작음을 알 수 있다. 따라서, 본 발명에 의해 형성된 실리콘질화막은 식각저지막으로서의 역할을 충분히 할 수 있다.
도 3a 및 도 3b는 트렌치의 측벽에 형성된 실리콘질화막의 밀도를 설명하기 위한 단면도들로서, 도 3a는 종래의 PECVD 공정에 의한 경우를, 그리고, 도 3b는 본 발명에 따른 PECVD 공정에 의한 경우를 각각 나타낸다.
도 3a 및 도 3b를 참조하면, 종래의 PECVD 공정에 의한 경우는 식각공정에 의해서 측벽(W)의 실리콘질화막이 제거되어 버리지만, 본 발명에 따른 PECVD 공정에 의한 경우는 막의 밀도가 높아 측벽(W)의 실리콘질화막이 식각되지 않고 여전히 존재하고 있음을 보여준다.
상술한 바와 같은 본 발명에 따른 실리콘질화막 형성방법에 의하면, PECVD공정에 고온공정을 접목시킴으로써, PECVD공정과 LPCVD공정에 의해 각각 형성되는 실리콘질화막의 문제점들이 보완된 실리콘질화막을 형성시킬 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
Claims (4)
- 200W 내지 1000W 범위의 고주파전력에 의해 형성/유지되는 플라즈마를 이용하여 550℃ 내지 700℃의 온도범위에서 PECVD 공정으로 실리콘질화막을 형성하는 것을 특징으로 하는 실리콘질화막 형성방법.
- 제1항에 있어서, 상기 PECVD 공정이 온벽형 반응 챔버 내에서 진행되는 것을 특징으로 하는 실리콘질화막 형성방법.
- 제2항에 있어서, 상기 플라즈마는 SiH4와 NH3를 함유하는 혼합기체에 의해 형성되는 것을 특징으로 하는 실리콘질화막 형성방법.
- 제3항에 있어서, 상기 혼합기체가 적어도 하나 이상의 인젝터에 의해 상기 반응 챔버 내에 도입되는 것을 특징으로 하는 실리콘질화막 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003432A KR20010074387A (ko) | 2000-01-25 | 2000-01-25 | 실리콘질화막 형성방법 |
| US09/767,682 US20010012701A1 (en) | 2000-01-25 | 2001-01-24 | Method of forming a silicon nitride thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000003432A KR20010074387A (ko) | 2000-01-25 | 2000-01-25 | 실리콘질화막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010074387A true KR20010074387A (ko) | 2001-08-04 |
Family
ID=19641222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000003432A KR20010074387A (ko) | 2000-01-25 | 2000-01-25 | 실리콘질화막 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010012701A1 (ko) |
| KR (1) | KR20010074387A (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664198B1 (en) | 2002-07-03 | 2003-12-16 | Micron Technology, Inc. | Method of forming a silicon nitride dielectric layer |
| US9564309B2 (en) | 2013-03-14 | 2017-02-07 | Asm Ip Holding B.V. | Si precursors for deposition of SiN at low temperatures |
| US9824881B2 (en) | 2013-03-14 | 2017-11-21 | Asm Ip Holding B.V. | Si precursors for deposition of SiN at low temperatures |
| US9543140B2 (en) | 2013-10-16 | 2017-01-10 | Asm Ip Holding B.V. | Deposition of boron and carbon containing materials |
| US9576790B2 (en) | 2013-10-16 | 2017-02-21 | Asm Ip Holding B.V. | Deposition of boron and carbon containing materials |
| US9401273B2 (en) | 2013-12-11 | 2016-07-26 | Asm Ip Holding B.V. | Atomic layer deposition of silicon carbon nitride based materials |
| US9576792B2 (en) | 2014-09-17 | 2017-02-21 | Asm Ip Holding B.V. | Deposition of SiN |
| US10410857B2 (en) | 2015-08-24 | 2019-09-10 | Asm Ip Holding B.V. | Formation of SiN thin films |
| US11056353B2 (en) | 2017-06-01 | 2021-07-06 | Asm Ip Holding B.V. | Method and structure for wet etch utilizing etch protection layer comprising boron and carbon |
| US10580645B2 (en) | 2018-04-30 | 2020-03-03 | Asm Ip Holding B.V. | Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors |
| KR20220081905A (ko) | 2020-12-09 | 2022-06-16 | 에이에스엠 아이피 홀딩 비.브이. | 실리콘 질화물 증착용 실리콘 전구체 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012534A (ja) * | 1996-06-27 | 1998-01-16 | Nec Corp | レジスト膜パターンの形成方法 |
| KR980011672A (ko) * | 1996-07-13 | 1998-04-30 | 황철주 | 반도체 소자 제조방법 |
| KR19990021109A (ko) * | 1997-08-30 | 1999-03-25 | 김영환 | 반도체 소자 분리 방법 |
| KR19990057863A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 실리콘산화막과 실리콘질화막 간의 스트레스에 의한 균열 방지를 위한 반도체 소자 제조방법 |
| KR20000003952A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체소자 제조방법 |
-
2000
- 2000-01-25 KR KR1020000003432A patent/KR20010074387A/ko not_active Application Discontinuation
-
2001
- 2001-01-24 US US09/767,682 patent/US20010012701A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012534A (ja) * | 1996-06-27 | 1998-01-16 | Nec Corp | レジスト膜パターンの形成方法 |
| KR980011672A (ko) * | 1996-07-13 | 1998-04-30 | 황철주 | 반도체 소자 제조방법 |
| KR19990021109A (ko) * | 1997-08-30 | 1999-03-25 | 김영환 | 반도체 소자 분리 방법 |
| KR19990057863A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 실리콘산화막과 실리콘질화막 간의 스트레스에 의한 균열 방지를 위한 반도체 소자 제조방법 |
| KR20000003952A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체소자 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010012701A1 (en) | 2001-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6183655B1 (en) | Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon | |
| US7591959B2 (en) | Etchants and etchant systems with plural etch selectivities | |
| KR101225642B1 (ko) | Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법 | |
| KR20060104232A (ko) | 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들 | |
| KR20000069813A (ko) | 붕소의 외부 확산을 방지하고 응력을 감소시키는 ｎ２ｏ 질화산화물 트렌치 측벽 | |
| US6372672B1 (en) | Method of forming a silicon nitride layer in a semiconductor device | |
| KR100274601B1 (ko) | 반도체장치의식각마스크형성방법 | |
| US5217567A (en) | Selective etching process for boron nitride films | |
| KR20010074387A (ko) | 실리콘질화막 형성방법 | |
| JP2607503B2 (ja) | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 | |
| KR100470973B1 (ko) | 고밀도 플라즈마 화학기상증착 공정 | |
| KR100729989B1 (ko) | 게이트 절연막의 형성 방법 | |
| JP4423021B2 (ja) | 半導体素子の製造方法 | |
| KR20050041415A (ko) | 반도체 소자의 제조방법 | |
| KR20080012056A (ko) | 반도체 메모리 소자의 유전체막 형성방법 | |
| KR100691016B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100871368B1 (ko) | 반도체 소자의 비트라인 스페이서 제조방법 | |
| KR100438660B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100510061B1 (ko) | 자기정렬콘택 공정에서의 식각베리어층 형성방법 | |
| CN115985840A (zh) | 改善沟槽填充能力的方法及其应用 | |
| KR100539578B1 (ko) | 반도체 소자 제조 방법 | |
| KR20010055915A (ko) | 반도체 제조방법의 층간절연막 형성방법 | |
| KR19990004577A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20020041582A (ko) | 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법 | |
| KR20050071082A (ko) | 반도체 소자의 금속전 유전체막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |