KR19990021109A - 반도체 소자 분리 방법 - Google Patents
반도체 소자 분리 방법 Download PDFInfo
- Publication number
- KR19990021109A KR19990021109A KR1019970044614A KR19970044614A KR19990021109A KR 19990021109 A KR19990021109 A KR 19990021109A KR 1019970044614 A KR1019970044614 A KR 1019970044614A KR 19970044614 A KR19970044614 A KR 19970044614A KR 19990021109 A KR19990021109 A KR 19990021109A
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- gas
- nitride film
- oxide film
- wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 단일 플라즈마 화학 증착(PECVD) 장치를 이용하여 여러 웨이퍼 공정을 하나의 플라즈마 화학 증착 장치에서 연속적으로 진행하여 이물질 침입, 웨이퍼 레벨의 휨 현상, 및 스트레스를 방지하는 반도체 소자 분리방법을 제공한다.
소자 분리 공정에서, 패드 질화막의 증착 및 질화막의 표면 산소 플라즈마 처리를 단일 플라즈마 화학 증착(PECVD) 장치를 이용한다. 또한, 패드산화막 형성전 벌크 웨이퍼 표면에 존재하는 자연 산화막의 제거를 동일 장치에서 수소 기체 원거리 플라즈마를 이용하여 제거하고 난 후 패드 산화막을 증착한다. 패드 산화막 증착이 끝난 후 웨이퍼는 그 위치에서 질화막 증착 기체로 바뀌고 플라즈마가 켜져서 원하는 두께의 실리콘 질화막이 생성되고, 패드 질화막 증착이 완료된 다음, 다시 플라즈마 처리용 기체인 산소나 N20기체로 다시 반응실이 채워져 플라즈마 처리가 진행되어 패드 질화막의 표면이 산화된 상태에서 공정용 웨이퍼는 장치 밖으로 나오게 된다. 이렇게 되면, 전면 증착되는 플라즈마 화학증착 특성상 후면 박막에 의한 웨이퍼 휨이 제거 된다.
Description
본 발명은 반도체 장치의 제조방법, 특히 CVD에 의한 패드 산화막 및 패드 질화막 증착 및 플라즈마 표면처리 등의 여러 웨이퍼 공정을 하나의 플라즈마 화학 증착 장치에서 연속적으로 진행하여 박막의 접착력 증대 및 스트레스를 완화시킬 수 있는 반도체 소자 분리방법에 관한 것이다.
기존의 패드 산화막(4)과 패드 질화막(5)에 의한 소자 분리기술은 다음과 같이 설명한다. 도 1은 기존의 패드 산화막(4)과 패드 질화막(5)에 의한 소자 분리기술을 설명하기 위한 단면도이며, 제 1도를 참조하면, 수 십~수 백Å 정도의 패드 산화막(4)과 수 백~수 천Å 정도의 패드 질화막(5)을 실리콘 웨이퍼상 각각 반응로장치를 이용한 열적 산화공정과 CVD 공정으로 증착하는데, 각 증착 공정전에 자연 산화막 혹은 표면 이물질 제거를 위한 클리닝(CLEANING) 장치에서 클리닝을 한다. 이 때 형성된 산화막(4) 및 질화막(5)은 웨이퍼(3) 양면에 존재한다. 또한, 반응로에서 CVD 특성에 따라 단일박막 증착 후 후속 장치에 들어가기까지는 공정용 웨이퍼(3)가 외부에 노출되므로, 소자 제조공정 중 게이트 산화막(4) 공정 이전의 초기 단계서부터 웨이퍼(3) 표면에 이물질에 의한 오염이 심해진다는 단점이 있다. 물론 각 증착공정 전·후로 습식 클리닝을 해주지만 웨이퍼(3)이동 단계에서의 오염은 방지할 수 없다. 이 위에 소자 분리 패턴을 형성하기 위해 노광공정으로 감광막 패턴을 형성해야 하는데, Deep-UV용 감광막을 이용한 Deep-UV 노광 공정인 경우 Dee-UV용 감광막의 산성(ACID) 성분과 Si-N 혹은 N-H 결합을 다량으로 함유하는 박막 사이의 상호작용에 의해, 감광된 부분에 원하지 않는 감광막 찌꺼기가 남게 된 단면을 나타낸 도 2A와 같이, 감광된 부분에 원하지 않는 감광막 찌꺼기(Scum 혹은 감광막 Tail)(7)가 남게 된다. 그러므로, 패드 질화막(5) 상의 Deep-UV 감광막 패턴(6)을 형성하려면, 노광공전 전 산소 혹은 N2O 기체등 산소를 포함한 플라즈마를 이용하여 질화막(5) 표면의 수 십 Å정도를 산화시킨 후 노광공정을 하면, 제 2B도와 같은 깨끗한 강광막 패턴(6)을 얻을 수 있다. 이러한 감광막 패턴(6)을 가지고 패드 질화막(5)과 패드 산화막(4) 식각하고 감광막을 제거하면, 소자분리 산화막(4')이 형성될 부분에는, 노출된 실리콘 기판을 나타낸 도 3에서와 같이, 기판 실리콘이 노출된다. 이와 같은 공정이 완료된 후 전반적인 웨이퍼 관점에서 보면, 도 4와 같이, 웨이퍼(3) 양면은 패터닝에 의해 웨이퍼(3) 전체 면적에 대하여 패드산화막(4)/패드질화막(5) 적층이 실리콘에 접촉하는 면적비율이 약 20~90%(패턴 밀도에 따라 다름) 정도이고 벌크(BULK) 실리콘/패드산화막(4)/패드질화막(5) 구조의 패턴은 각각 분리되어 있는 것과는 달리, 웨이퍼 후면은 증착시와 동일하게 전체 웨이퍼 표면에 패드산화막(4)/패드질화막(5)의 적층구조가 존재하게 된다. 이러한 실리콘 웨이퍼(3) 앞면과 후면의 패드산화막(4)/패드질화막(5)의 밀도의 차이는 실리콘 웨이퍼(3)에 스트레스(STRESS)를 유발시켜, 도 4에서와 같은 웨이퍼 -레벨의 휨현상(WARPAGE)을 유발시킨다. 이후 소자분리 산화막(4')을 열적 산화 공정으로 노출된 실리콘을 산화시켜, 도 5와 같은 형상을 얻는데, 계속 웨이퍼-레벨의 휨현상은 증가하며 실제 200㎜ 웨이퍼(3) 상 50㎛ 이상의 웨이퍼 휨을 유발한다. 또한, 웨이퍼-레벨의 휨현상은 실리콘 웨이퍼(3) 직경이 작고 제작할 소자의 디자인 룰(DESIGN RULE)이 작은 경우 별 문제가 없지만 웨이퍼 직경이 커지면 커질수록 디자인 룰이 작을수록, 즉 200㎜ 혹은 300㎜ 이상의 웨이퍼에서 0.25㎛ 이하의 디자인 룰을 갖는 소자를 기존의 방법으로 제작하는 경우, 소자가 및 소자 분리막이 형성될 부분이 왜곡되어 소자간 절연 특성 및 게이트 산화막(4)의 전기적인 특성이 나빠진다. 더구나 기존의 CVD 공정으로 절연막 및 도전막을 증착할 때에는 두 물질의 열 팽창계수 차이에 의한 스트레스가 문제되는 경우도 있다.
도 1은 웨이퍼가 외부에 노출된 기존의 패드 산화막과 패드 질화막에 의한 소자 분리기술을 도시한 단면도,
도 2a는 감광된 부분에 원하지 않는 감광막 찌꺼기가 남게 된 단면도,
도 2b는 도 2a, b의 노광 공정후 깨끗한 감광막 패턴을 얻을 수 있는 단면도,
도 3은 노출된 실리콘 기판을 나타낸 단면도,
도 4는 전체 웨이퍼 표면을 패드산화막/패드질화막의 적층구조가 존재하게 된 단면도,
도 5는 웨이퍼-레벨의 휨현상을 유발시킨 후 열적 산화 공정에 의해 노출된 실리콘을 산화시킨 도 4의 단면도,
도 6은 정전 결합된 플라즈마 장치에서의 공정 흐름을 설명하는 단면도, 및
도 7은 마이크로파를 전원으로 하며, 공정용 웨이퍼가 놓여 있는 하단 전극과 멀리 떨어진 실린더형 방전관 내 국부적으로 플라즈마를 발생시키는 보조 플라즈마 장치를 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 히터 2 : 석영 튜브
3 : 웨이퍼 4 : 패드실리콘 산화막
4' : 소자분리 산화막 5 : 패드실리콘 질화막
6 : 감광막 패턴 7 : 감광막 찌꺼기
8 : 산화된 표면 9 : 노출된 실리콘 표면
10 : 휘어진 웨이퍼 11 : 플라즈마 반응실
12 : 바이어스 전원 13 : 하부전극
14 : 상부전극 15 : 기체흐름 방향
16 : 플라즈마 발생용 전원
17 : 보조 플라즈마 발생 장치
18 : 수소 원거리 플라즈마
19 : 마이크로파 발생 전원
20 : 내부실린더형 석영 반응실
21 : 외부실린더형 석영 도파관
22 : 국부 발생된 프라즈마
24 : 마이크로파 진행 방향
이상 설명한 바, 소자 분리 공정에서의 반응로를 이용한 기존 공정에 있어서의 이물질 침입, 웨이퍼 레벨의 휨 현상, 및 스트레스의 문제점을 해결하기 위해서, 본 발명에서는 패드 산화막(4)과 패드 질화막(5)의 증착 및 질화막(5)의 표면 산소 플라즈마 처리를 단일 플라즈마 화학 증착(PECVD) 장치를 이용한다. 또한, 패드 산화막 형성 전 벌크 웨이퍼(3) 표면에 존재하는 자연 산화막의 제거를 동일 장치에서 수소기체 원거리 플라즈마(18)를 이용하여 제거하고 난 후 패드 산화막(4)을 증착한다. 패드 산화막(4) 증착이 끝난 후 웨이퍼(3)는 그 위치에서 질화막(5) 증착 기체로 바뀌고 플라즈마가 켜져서 원하는 두께의 실리콘 질화막(5)이 생성되고, 패드 질화막(5) 증착이 완료된 다음, 다시 플라즈마 처리용 기체인 산소나 N2O기체로 다시 반응실이 채워져 플라즈마 처리가 진행되어 패드 질화막(5)의 표면이 산화된 상태에서 공정용 웨이퍼(3)는 장치 밖으로 나오게 된다. 이렇게 되면, 전면(前面) 증착되는 플라즈마 화학 증착 특성 상 후면(後面) 박막에 의한 웨이퍼(3)의 휨이 제거 된다.
본 발명으로 기존 공정에서 자연 산화막(4)을 제거하기 위한 클리닝 장치, 패드 산화막 형성 반응로, 산화막(4) 표면 오염 제거를 위한 클리닝 장치, 패드 질화막 형성 CVD장치, 그리고 플라즈마 처리장치 등 5개의 장치를 단 한 개의 장치로 줄일 수 있다.
본 발명에서의 소자분리를 위한 첫 단계인 패드산화막(4)/패드질화막(5) 증착은 플라즈마 화학 증착장치에서 수행하며, 패드 산화막(4)증착서부터 산소 플라즈마 공정 순서는 아래와 같다. 플라즈마를 이용한 절연막 증착 및 표면처리 공정은 전형적인 정전 결합된(CAPACITIVE-COUPLED) 플라즈마 장치를 사용할 수 있으며, 이 외에 Electron Cyclotron Resonance(ECR) 플라즈마 CVD 장치, Inductive Coupled 플라즈마1(ICP) CVD 장치, Helical 플라즈마 CVD 장치, Helical 플라즈마 CVD 장치, Helicon 플라즈마 CVD 장치등 고 밀도 플라즈마 (HDR) CVD 장치를 사용할 수 있다. 본 발명에서는, 정전 결합된 플라즈마 장치에서의 공정 흐름을 도 6에 그려진 바와 플라즈마 장치를 참조하여, 설명하겠다.
도 6에서와 같이 20Å 이하의 자연 산화막(4)이 존재하는 공정용 웨이퍼(3)가 플라즈마 장치에 들어와서, 패드 산화막(4) 증착 전 자연 산화막(4) 제거를 먼저 한다. 자연 산화막(4) 제거는 수소 플라즈마를 이용하는데, 수소 플라즈마는 자연 산화막(4)의 하단부에 존재하는 결정성 실리콘 표면이 플라즈마에 의해서 격자 손상 받는 것을 최소화 하기 위해, 정전 결합된 플라즈마를 이용하는 것이 아니라, 정전 결합된 플라즈마 주장치에서 반응실로 기체 유입되는 상단 전극 부분에 부착되는 보조 플라즈마 방전 장치에 의해 발생시킨다. 보조 플라즈마 방전 정비의 반응실은 재질이 실린더형 석영으로 되어 있어 수소 기체가 내부에 흐르며, 그 외부가 실린더형 금속관으로 되어 있어 마이크로파가 전원으로부터 실린더형 석영에 반경 방향으로 입사하며, 실린더형 반응실의 축방향으로 마이크로파가 진행하면서 그 전력이 감소될 수 있도록 실린더형 금속관의 직경을 작게 하여, 보조 플라즈마 방전 장치의 반응실 내 국부적으로 수소 플라즈마를 발생시킨다. 보조 플라즈마 방전 장치는, 도 7과 같이 마이크로파(2.45GHz)를 전원으로 하며, 공정용 웨이퍼(3)가 놓여 있는 하단 전극과 멀리 떨어진 실린더형 방전관 내 국부적으로 플라즈마를 발생시키기 때문에, 공정중 플라즈마 내 수소 이온들에 의한 손상이나 플라즈마 방사선에 의한 손상을 최소화 하면서, 수소 라디칼(RADICAL)에 의해서 자연 산화막(4)의 제거를 원할히 한다. 또한, 보조 플라즈마 방전 장치에 의한 수소 원거리 플라즈마 공정시 반응실 내 양단 전극 사이에 고주파 전력(13.56MHz 혹은 100~800KHz)을 10~500W 정도 인가하여 약한 정전 결합된 플라즈마를 발생시켜 수소 플라즈마에 의한 자연 산화막 제거속도를 조절할 수 있다. 마이크로파를 이용한 수소 원거리 플라즈마는 수소 유량은 10~10000sccm, 보조 플라즈마 방전관 내 기체 압력은 0.01~100Torr, 마이크로파 전력은 10~1000W의 조건에서 수행한다.
수소 플라즈마에 의한 자연 산화막(4)이 제거된 다음, 보조 방전장치와 주장치 사이는 밸브로 분리되고, 공정용 웨이퍼(3)가 들어있는 반응실은 질소 기체나 불활성 기체로 정화(PURGE)시키고 난 후 펌핑하여 반응실 내 모든 기체를 제거한다. 다시 반응실은 실리콘 산화막(4) 증착용 기체로 채워지고 일정 압력이 되면 고주파를 인가하여 플라즈마를 발생시켜 공정용 웨이퍼(3) 상에 패드 산화막(4)이 10~500Å 정도 증착된다.
패드용 실리콘 산화막(4)은, SiH4 유량은 5~100sccm, N2O 유량은 10~10000sccm, 기체 압력은 0.01~100Torr, 고주파 전력은 10~3000W, 기판온도는 100~500℃, 그리고 상단전극과 하단 전극 사이의 거리는 100~1000mils 사이의 조건에서 수행하고, 경우에 따라 박막 균일도를 조절하기 위해서 분위기 기체로 Ar이나 He등의 불활성 기행하고, 경우에 따라 박막 균일도를 조절하기 위해서 분위기 기체로 Ar이나 He등의 불활성 기체나 N2기체를 0~10000sccm으로 혼입할 수 있다.
플라즈마에 의한 산화막(4) 증착이 완료된 후 증착용 기체를 잠그고 다시 반응실은 질소 기체나 불활성 기체로 정화시키고 난 후 펌핑하여 반응실 내 모든 기체를 제거한다. 후속 패드 질화막(5) 증착용 기체가 반응실 내로 유입되고 일정 압력이 유지되면, 플라즈마가 켜지면서 패드 산화막(4)이 증착되어 있는 공정용 웨이퍼(3)상 패드질화막(5)이 증착 된다. 증착되는 패드질화막(5)의 두께는 후속 열적 산화 공정에 의한 소자 분리 산화막(4) 형성시에 발생되는 버즈 빅(BIRD'S BEAK)을 최소화하기 위한 두께로 결정되며, 증착시간에 선형적으로 비례한다. 패드용 실리콘 질화막(5)은, SiH4 유량은 5~1000sccm, NH3 유량을 10~10000sccm, N2 유량을 100~10000sccm, 기체 압력은 0.01~100Toor, 고주파 전력은 10~300W, 기판온도는 100~600℃, 그리고 상단전극과 하단 전극 사이의 거리는 100~1000mils 사이의 조건에서 수행하고, 경우에 따라 박막 균일도를 조절하기 위해서 분위기 기체로 Ar이나 He 등의 불활성 기체를 0~10000sccm으로 혼입 할 수 있다. 또한, 증착되는 패드 질화막(5)의 스트레스를 조절하기 위해서 증착증 플라즈마를 발생시키는 고주파 전력 인가와는 별도로 하부전극 혹은 상부전극에 플라즈마 내 이온들이 전계에 의해 움직일 수 있는 저주파(100~1000KHz)를 인가하여 공정을 진행할 수 있다. 물론 각 증착공정 전·후로 습식 클리닝을 해주지만 웨이퍼(3)이동단계에서의 오염은 방지할 수 없다. 이 위에 소자 분리 패턴을 형성하기 위해, 노광공정으로 감광막 패턴(6)을 형성해야 하는데, Deep-UV용 감광막을 이용한 Deep-UV 노광 공정인 경우 Deep-UV용 감광막의 ACID 성분과 Si-N 혹은 N-H 결합을 다량으로 함유하는 박막 사이의 상호 작용에 의해, 도 2A의 (부호 7 참조)와 같은 감광된 부분에 원하지 않는 감광막 찌꺼기(7)가 남게 된다. 그러므로, 패드 질화막(5)상 Deep-UV 감광막 패턴(6)을 형성하려면, 노광 공정 전 산소 혹은 N2O 기체등 산소를 포함한 플라즈마를 이용하여 질화막(5) 표면 수 십 Å 정도를 산화시키고 난 후 누광공정을 하면, 제 2B도와 같은 깨끗한 감광막 패턴(6)을 얻을 수 있다. 이러한 감광막 패턴(6)을 가지고 패드 질화막(5) 식각과 패드 산화막(4) 식각하고 감광막을 제거하면, 소자분리 산화막(4')이 형성될 부분에는, 도 3에서와 같이 기판인 실리콘이 노출된다. 이와 같은 공정이 완료된 후 전반적인 웨이퍼(3) 관점에서 보면, 도 4와 같이 웨이퍼(3) 전면은 패터닝에 의해 웨이퍼(3) 전체 면적에 대하여 패드산화막(4)/패드질화막(5) 적층이 실리콘에 접촉하는 면적비율이 약 20~90%(패턴 밀도에 따라 다름) 정도고 벌크 실리콘/패드산화막(4)/패드질화막(5) 구조의 패턴은 각각 분리되어 있는 것과는 달리, 웨이퍼(3) 후면은 증착시와 동일하게 전체 웨이퍼 표면에 패드산화막(4)/패드질화막(5)의 적층구조가 존재하게 된다. 이러한 실리콘 웨이퍼(3) 앞면과 후면의 패드산화막(4)/패드질화막(5)의 밀도의 차이는 실리콘 웨이퍼(3)에 스트레스를 유발시켜, 제 4도에서와 같은 웨이퍼(3) -레벨의 휨현상을 유발시킨다. 이 후 소자분리 산화막(4')을 열적 산화 공정으로 노출된 실리콘을 산화시켜, 도 5와 같은 형상을 얻고 난 다음까지 계속 웨이퍼-레벨의 휨현상은 증가하며 실제 200㎜ 웨이퍼상에 50㎛ 이상의 웨이퍼의 휨을 유발한다. 또한, 웨이퍼-레벨의 휘현상은 실리콘 웨이퍼 직경이 작고 제작할 소자의 디자인 룰이 작은 경우 별 문제가 없지만 웨이퍼 직경이 커지면 커질수록 디자인 룰이 작을수록, 즉 200㎜ 혹은 300㎜ 이상의 웨이퍼(3)에서 0.25㎛ 이하의 디자인 룰을 갖는 소자를 기존의 방법으로 제작하는 경우, 소자 및 소자 분리막이 형성될 부분이 왜곡되어 소자간 절연특성 및 게이트 산화막의 전기적인 특성이 나빠진다.
본 발명은 자연 산화막을 제거하기 위한 클리닝 장치, 패드 산화막(4) 형성 반응로, 산화막 표면 오염 제거를 위한 클리닝 장치, 패드 질화막(5) 형성 CVD장치, 그리고 플라즈마 처리 장치등 5개의 장치를 단 한 개의 장치로 줄일 수 있어 장치 투자 면에서도 유리하고, 이에 따라 공정 시간이 단축되며, 공정용 웨이퍼(3)의 외부 노출에 의한 표면 오염을 최소화한다.
본 발명에서의 소자분리를 위한 첫 단계인 패드산화막(4)/패드질화막(5) 증착은 플라즈마 화학 증착장치에서 수행하며, 패드 산화막(4) 증착서부터 산소 플라즈마 공정 순서는 아래와 같다. 플라즈마를 이용한 절연막 증착 및 표면처리 공정은 전형적인 정전 결합된 플라즈마 장치를 사용할 수 있으며, 이 외에 Electron Cyclotr on Resonance(ECR) 플라즈마 CVD 장치, Inductive Coupled 플라즈마1(ICP) CVD 장치, Helical 플라즈마 CVD 장치, Helical 플라즈마 CVD 장치, Helicon 플라즈마 CVD 장치등 High Density 플라즈마(HDP) CVD 장치를 사용할 수 있다.
본 발명에서는, 도 6에 그려진 정전 결합된 플라즈마 장치에서의 공정 흐름을 설명하겠다. 도 6에서와 같이 플라즈마 장치에 20Å 이하의 자연 산화막(4)이 존재하는 공정용 웨이퍼(3)가 위치되어, 패드 산화막(4) 증착 전 자연 산화막(4) 제거를 먼저 한다. 자연 산화막 제거는 수소 플라즈마를 이용하는데, 수소 플라즈마는 자연 산화막 하단부에 존재하는 결합성 실리콘 표면이 플라즈마에 의해서 격자손상받는 것을 최소화 하기 위해, 정전 결정된 플라즈마를 이용하는 것이 아니라, 주요 장치에서 반응실로 유입되는 상단 전극 부분에 기체가 부착되는 보조 플라즈마 방전 장치에 의해 발생시킨다.
보조 플라즈마 방전장치는, 도 7과 같이 마이크로파(2.45GHz)를 전원으로 하며, 공정용 웨이퍼(3)가 놓여 있는 하단 전극과 멀리 떨어진 실린더형 방전관 내 국부적으로 플라즈마를 발생시키기 때문에, 공정중 플라즈마 내 수소 이온들에 의한 손상이나 플라즈마 방사선에 의한 손상을 최소화 하면서, 수소 방사선에 의해서 자연 산화막의 제거를 원할히 한다. 또한, 보조 플라즈마 방전 장치에 의한 수소 원거리 플라즈마 공정시 반응실 내 양단 전극 사이에 고주파 전력을 10~500W 정도 인가하여 약한 정전 결합된 플라즈마를 발생시켜 수소 플라즈마에 의한 자연 산화막 제거 속도를 조절할 수 있다.
즉, 플라즈마 화학 증착법에 의한 실리콘 질화막 증착 초기에, 산화막과 증착되는 질화막 사이의 박막 스트레스를 조절하기 위해서 저주파(100~1000KHz) 혹은 고주파(13.56MHz) 전압을 공정용 웨이퍼가 있는 전극 부분에 인가한다. 마이크로파를 이용한 수소 원거리 플라즈마는 수소 유량은 10~1000sccm, 보조 플라즈마 방전관 내 기체 압력은 0.01~100Torr, 마이크로파 전력은 10~1000W의 조건에서 수행한다. 수소 플라즈마에 의한 자연 산화막(4)이 제거된 다음, 보초 방전장치와 주장치 사이는 밸브로 분리되고, 공정용 웨이퍼(3)가 들어있는 반응실은 질소 기체나 불활성 기체로 정화시키고 난 후 펌핑하여 반응실 내 모든 기체를 제거한다. 다시 반응실은 실리콘 산화막(4) 증착용 기체로 채워지고 일정 압력이 되면 고주파를 인가하여 플라즈마를 발생시켜 공정용 웨이퍼(3)상의 패드 산화막(4)이 10~500Å정도 증착된다. 패드용 실리콘 산화막(4)에 대해, SiH4 유량은 5~1000sccm, N2O 유량은 10~10000sccm, 기체 압력은 0.01~100Torr, 고주파 전력은 10~3000W, 기판온도는 100~500℃, 그리고 상단전극과 하단 전극 사이의 거리는 100~1000mils 사이의 조건에서 수행하고, 경우에 따라 박막 균일도를 조절하기 위해서 분위기 기체로 Ar이나 He등의 불활성 기행하고, 경우에 따라 박막 균일도를 조절하기 위해서 분위기 기체로 Ar이나 He등의 불활성 기체나 N2기체를 0~10000sccm으로 혼입할 수 있다.
플라즈마에 의한 산화막 증착이 완료된 후 증착용 기체를 잠그고 다시 반응실은 질소 기체나 불활성 기체로 정화시키고 난 후 펌핑하여 반응실 내 모든 기체를 제거한다. 후속 패드 질화막(5) 증착용 기체가 반응실 내로 유입되고 일정 압력이 유지되면, 플라즈마가 켜지면서 패드 산화막(4)이 증착되어 있는 공정용 웨이퍼(3)상 패드질화막(5)이 증착 된다. 증착되는 패드질화막(5)의 두께는 후속 열적 산화 공정에 의한 소자 분리 산화막(4) 형성시에 발생되는 버즈 빅을 최소화하기 위한 두께로 결정되며, 증착시간에 선형적으로 비례한다. 패드용 실리콘 질화막(5)은, SiH4 유량은 5~1000sccm, NH3 유량을 10~10000sccm, N2 유량을 100~10000sccm, 기체 압력은 0.01~100Toor, 고주파 전력은 10~300W, 기판온도는 100~600℃, 그리고 상단전극과 하단 전극 사이의 거리는 100~1000mils 사이의 조건에서 수행하고, 경우에 따라 박막 균일도를 조절하기 위해서 분위기 기체로 Ar이나 He 등의 불활성 기체를 0~10000sccm으로 혼입 할 수 있다. 또한, 증착되는 패드 질화막(5)의 스트레스를 조절하기 위해서 증착증 플라즈마를 발생시키는 고주파 전력 인가와는 별도로 하부전극 혹은 상부전극에 플라즈마 내 이온들이 전계에 의해 움직일 수 있는 저주파(100~1000KHz)를 인가하여 공정을 진행할 수 있다.
실리콘 질화막(5) 증착이 완료된 후에도 마찬가지로 증착용 기체를 잠그고 다시 반응실은 질소 기체나 불활성 기체로 정환시키고 난 후 펌핑하여 반응실 내 모든 기체를 제거한다. 패드 질화막(5) 표면의 수 십 Å 정도를 플라즈마로 산화사키기 위하여 반응실은 다시 산화용 기체로 채워진다. 패드 질화막(5)의 표면 산화 공정은 질화막(5)과 후속 노광공정에서 도포되는 Deep-UV용 감광막 사이의 상호작용에 의해 발생되는 감광막 찌꺼기(7)를 없애기 위한 추가공정으로, i-라인용이나 g-라인용 감광막을 사용하는 경우에는 이 표면 처리 공정을 생략할 수 있다.
산화용 기체로는 산소 혹은 N2O, 혹은 산소+N2O의 혼합기체를 사용하며, 산소기체를 사용하는 경우 유량은 100~10000sccm, 기체 압력은 0.01~100Toor, 고주파 전력은 10~300W, 기판온도는 100~500℃, 그리고 상단전극과 하단 전극 사이의 거리는 100~1000mils 사이의 조건에서 수행하고, 표면 처리 균일도를 향상시키기 위해서 분위기 기체로 Ar이나 He 등의 불활성 기체를 0~10000sccm으로 혼입 할 수 있다. 플라즈마에 의한 질화막(5) 표면 산화공정이 완료된 후 산화용 기체를 잠그고 반응실은 질소 기체나 불활성 기체로 정화시키고 난 후 펌프하여 반응실 내 모든 기체를 제거한다. 모든 기체가 완전히 펌핑된 후 비로소 공정용 웨이퍼(3)는 패드산화막(4)/패드질화막(5) 증착공정이 완료되어 장착 밖으로 나오게 된다. 이후의 Deep-UV 노광 공정 및 건식식각 공정은 종래의 기술과 동일하다.
본 발명의 상기 언급한 공정 흐름에 의하면, 기존 반응로를 이용하였을 때와는 달리 단지 하나의 플라즈마 화학 증착 장치에서 여러 공정을 외부 노출없이 연속적으로 수행하므로, 공정시간이 1/3 이하로 단축되고 웨이퍼(3) 표면 오염이 최소화되며 증착중의 플라즈마 조건을 변화시켜 박막 깊이 방향으로 다른 물성을 주어 적층박막 특성중 스트레스 최소화 등 여러 가지 특성을 최적화할 수 있으며, 기존 공정에서 5~6대 필요 하던 장치 댓수를 플라즈마 장치 한 대로 줄일 수 있어 장치 투자 측면과 기존 FAB 라인 면적을 줄일 수 있는 측면등을 고려할 때 매우 획기적이라 말할 수 있다. 또, 공정용 웨이퍼상 존재하는 자연 산화막을 실리콘 결자 손상없이 제거하기 위해서, 도 6와 같은 주 플라즈마 장치에 부착된, 마이크로파를 이용한 보조 플라즈마 방전 장치(도 7참조)를 이용하여 수소 원거리 플라즈마를 사용하는 효과를 가져온다.
Claims (18)
- 열적 산화공정에 의한 반도체 소자 분리 공정방법에 있어서,공정용 웨이퍼인 결정형 실리콘상에 존재하는 자연산화막을 수소 플라즈마로 제거하는 단계,이 위에 플라즈마 화학 증착법에 의한 패드용 실리콘 산화막을 증착하는 단계,패드 산화막 위에 플라즈마 화학 증착법에 의해 패드용 실리콘 질화막을 증착하는 단계,패드 질화막 위에 후속 DUV 노광공저엥서의 감광막 찌꺼기를 제거하기 위한 플라즈마 표면 처리 단계, 및후속 소자분리용 DUV 노광공정 및 건식식각 공정을 거쳐 패드 산화막/패드질화막의 적층구조를 산화 방지막으로 하여 노출된 실리콘을 열적 산화시켜 형성되는 절연성 산화막에 의해 전기적으로 절연시키는 단계를 포함하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 1항에 있어서,자연산화막 제거공정과 실리콘 산화막 증착공정과 실리콘 질화막 증착 공정과 질화막 표면 플라즈마처리 공정을 하나의 플라즈마 화학 증착(PECVD)용 반응실에서 연속적으로 진행하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 1항에 있어서,자연산화막 제거공정과 실리콘 산화막 증착공정과 실리콘 질화막 증착 공정과 질화막 표면 플라즈마처리 공정을 한 개 이상의 플라즈마 화학 증착(PECVD)용 반응실에서 외부 대기 노출 없이 연속적으로 진행하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 2항 또는 제 3항에 있어서,플라즈마 화학 증착용 장치는 정전 결합된 플라즈마 장치를 사용할 수 있으며, 이 외에 Electron Cyclotron Resonance(ECR) 플라즈마 CVD 장치, Inductive Coupled 플라즈마1(ICV) CVD 장치, Helical 플라즈마 CVD 장치, Helicon 플라즈마 CVD 장치등 High Density 플라즈마(HDP) CVD 장치를 사용하여 연속적으로 진행하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 1항 또는 제 3항에 있어서,공정용 웨이퍼상 존재하는 자연 산화막을 실리콘 결자 손상없이 제거하기 위해서, 주 플라즈마 장치에 부착된 마이크로파를 이용한 보조 플라즈마 방전 장치를 사용하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 5항에 있어서,보조 플라즈마 방전 장치는 플라즈마 발생주파수가 2.45GHz이고, 그 전력이 10~1000W의 범위에 있는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 5항에 있어서,보조 플라즈마 방전 정비의 반응실은 재질이 실린더형 석영으로 되며, 그 외부가 실린더형 금속관으로 되며, 실린더형 금속관의 직경을 주 플라즈마 방전 장치보다 작게 하여, 보조 플라즈마 방전 장치의 반응실 내 국부적으로 수소 플라즈마를 발생시키는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 5항에 있어서,수소 유량은 10~10000sccm, 보조 플라즈마 방전관 내 기체 압력은 0.01~100Torr로 수소 플라즈마 공정을 수행하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 5항에 있어서,보조 플라즈마 방전 장치에 의한 수소 원거리 플라즈마 공정시 반응실 내 양단 전극 사이에 13.56MHz 혹은 100~800KHz의 고주파를 10~500W 인가시켜 자연산화막을 제거하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 1항 또는 제 3항에 있어서,플라즈마 화학 증착법에 의한 실리콘 산화막증착 공정은, SiH4 유량은 5~1000sccm, N2O 유량은 10~10000sccm, 기체 압력은 0.01~100Toor, 고주파(13.56MHz) 전력은 10~3000W, 기판온도는 100~500℃, 그리고 상단전극과 하단 전극 사이의 거리는 100~1000mils 사이의 조건에서 수행하고, 기체로 Ar이나 He 등의 불활성 기체 혹은 N2 기체를 0~10000sccm으로 혼입하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 1항 또는 제 3항에 있어서,실리콘 질화막 증착 공정에서, SiH4 유량은 5~1000sccm, NH3 유량을 10~10000sccm, N2 유량은 100~10000sccm, 기체 압력은 0.01~100Toor, 고주파 전력은 10~3000W, 기판온도는 100~600℃, 그리고 상단전극과 하단 전극 사이의 거리는 100~1000mils 사이에서 수행하고, N2기체의 유량을 조절하거나 분위기 기체 Ar이나 He 등의 불활성 기체를 0~10000sccm으로 혼입하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 1항, 제 3항 또는 제 11항에 있어서,실리콘 질화막 증착 초기에, 산화막과 증착되는 질화막 사이에 저주파(100~1000KHz) 혹은 고주파(13.56MHz) 전압을 공정용 웨이퍼가 있는 전극 부분에 인가하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 1항 또는 제 3항에 있어서,감광막 찌꺼기를 제거하기 위한 플라즈마 표면 처리 공정에서, 질화막 표면 산화용 기체로는 산소 기체 혹은 N2O 기체, 혹은 산소와 N2O의 혼합기체를 사용하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 13항에 있어서,산소 기체를 산화용 플라즈마로 사용하는 경우, 유량은 10~10000sccm, 반응실 압력은 0.01~100Toor, 고주파 전력은 10~3000W, 기판온도는 100~500℃, 그리고 상단전극과 하단 전극 사이의 거리는 100~1000mils 사이의 조건에서 수행하고, 표면 처리 균일도를 향상시키기 위해서 분위기 기체로 Ar이나 He 등의 불활성 기체를 0~10000sccm으로 혼입하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 13항에 있어서,N20 기체를 산화용 플라즈마로 사용하는 경우, 유량은 10~10000sccm, 반응실 압력은 0.01~100Toor, 고주파 전력은 10~3000W, 기판온도는 100~500℃, 그리고 상단전극과 하단 전극 사이의 거리는 100~1000mils 사이의 조건에서 수행하고, 표면 처리 균일도를 향상시키기 위해서 분위기 기체로 Ar이나 He 등의 불활성 기체를 0~10000sccm으로 혼입하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 13항에 있어서,산소 기체와 N20 기체를 혼입하여 산화용 플라즈마로 사용하는 경우, 산소기체에 대한 N20 기채의 혼합비가 0.1~0.95, 유량은 10~10000sccm, 반응실 압력은 0.01~100Toor, 고주파 전력은 10~3000W, 기판온도는 100~500℃, 그리고 상단전극과 하단 전극 사이의 거리는 100~1000mils 사이의 조건에서 수행하고, 표면 처리 균일도를 향상시키기 위해서 분위기 기체로 Ar이나 He 등의 불활성 기체를 0~10000sccm으로 혼입하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 1항에 있어서,플라즈마 화학 증착법에 의한 실리콘 질화막을 증착하는 공정과 질화막 위에 후속 Deep-UV 노광공정에서의 감광막 찌꺼기를 제거하기 위한 플라즈마 표면 산화 처리 공정을, 플라즈마 중단없이 계속 진행하여 질화막 증착시 질화막 플라즈마 내에서 발생되는 미소 입자를 제거하는 것을 특징으로 한 반도체 소자 분리 방법.
- 제 17항에 있어서,질화막 증착공정을 중단 없이 연속적으로 하기 위해서, 질화막 증착 공정이 완료되고 난 후 플라즈마 처리용 기체로 반응실 내 혼합기체가 바뀌는 일정 시간동안, 질화막 증착용 고주파 전력값으로 플라즈마 처리용 고주파 전력값으로 선형증가 혹은 선형 감소 혹은 두 고주파 전력값 사이의 임의의 전력값으로 고정시켜 진행하는 것을 특징으로 한 반도체 소자 분리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044614A KR100458851B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의소자분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970044614A KR100458851B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의소자분리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990021109A true KR19990021109A (ko) | 1999-03-25 |
| KR100458851B1 KR100458851B1 (ko) | 2005-04-06 |
Family
ID=37301868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970044614A KR100458851B1 (ko) | 1997-08-30 | 1997-08-30 | 반도체소자의소자분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100458851B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010074387A (ko) * | 2000-01-25 | 2001-08-04 | 황 철 주 | 실리콘질화막 형성방법 |
| KR100731102B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이의 제조방법 |
| KR101026383B1 (ko) * | 2008-10-23 | 2011-04-07 | 주식회사 하이닉스반도체 | 얕은트렌치소자분리 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8808564B2 (en) | 2011-11-15 | 2014-08-19 | Applied Materials, Inc. | Method and apparatus for selective nitridation process |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210638A (ja) * | 1985-03-15 | 1986-09-18 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| KR0176155B1 (ko) * | 1995-06-22 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리 방법 |
| KR970003816A (ko) * | 1995-06-30 | 1997-01-29 | 김주용 | 소자분리막 제조방법 |
| KR100234542B1 (ko) * | 1997-03-07 | 1999-12-15 | 윤종용 | 반도체장치의 제조방법 |
-
1997
- 1997-08-30 KR KR1019970044614A patent/KR100458851B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010074387A (ko) * | 2000-01-25 | 2001-08-04 | 황 철 주 | 실리콘질화막 형성방법 |
| KR100731102B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 이의 제조방법 |
| KR101026383B1 (ko) * | 2008-10-23 | 2011-04-07 | 주식회사 하이닉스반도체 | 얕은트렌치소자분리 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100458851B1 (ko) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102651766B1 (ko) | 단일 처리 챔버에서 반도체 필름으로부터의 산화물 및 탄소를 제거하는 장치 및 방법 | |
| US5211825A (en) | Plasma processing apparatus and the method of the same | |
| KR102023784B1 (ko) | 질화규소막 에칭 방법 | |
| US4363868A (en) | Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process | |
| US6187688B1 (en) | Pattern formation method | |
| EP1100119A1 (en) | Plasma processing method | |
| KR20090129417A (ko) | 유전체 커버를 갖는 에지 전극 | |
| JP2005311141A (ja) | プラズマエッチング法 | |
| KR100563610B1 (ko) | 반도체소자의제조방법 | |
| KR102638568B1 (ko) | 조정 가능한 원격 해리 | |
| KR100564168B1 (ko) | 플라즈마 처리 장치 및 플라즈마 처리 방법 | |
| JP5750496B2 (ja) | プラズマ処理方法 | |
| KR100595090B1 (ko) | 포토레지스트 마스크를 사용한 개선된 엣칭방법 | |
| KR101226274B1 (ko) | 카본 하드마스크층 형성방법 및 이를 이용한 반도체소자의 패턴 형성방법 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JP2004363558A (ja) | 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法 | |
| KR20000071755A (ko) | 샐로우트렌치분리구조를 형성하는 방법 | |
| US20050161435A1 (en) | Method of plasma etching | |
| KR19990021109A (ko) | 반도체 소자 분리 방법 | |
| JPH08124902A (ja) | プラズマ処理装置 | |
| CN116110775A (zh) | 提高远程等离子体产生的氧化膜的质量的表面预处理工艺 | |
| KR0176271B1 (ko) | 플라즈마처리 장치 및 플라즈마 처리 방법 | |
| JP2016066801A (ja) | プラズマ処理方法 | |
| KR20240012526A (ko) | 고온 세정들을 위한 처리 | |
| JPH04132220A (ja) | プラズマテーパエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |