JPH06268155A - 半導体装置の絶縁膜保護方法と容量素子の製造方法 - Google Patents
半導体装置の絶縁膜保護方法と容量素子の製造方法Info
- Publication number
- JPH06268155A JPH06268155A JP5410493A JP5410493A JPH06268155A JP H06268155 A JPH06268155 A JP H06268155A JP 5410493 A JP5410493 A JP 5410493A JP 5410493 A JP5410493 A JP 5410493A JP H06268155 A JPH06268155 A JP H06268155A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- capacitive element
- silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】容量素子等の絶縁膜の膜厚が目減りしないよう
に絶縁膜を保護する方法および高精度な容量素子の製造
方法を提供する。 【構成】半導体基板１に第１の電極２を形成する工程
と、上記半導体基板１上に層間絶縁膜３を成膜する工程
と、上記層間絶縁膜３にコンタクトホールを開口する工
程と、上記層間絶縁膜３上に絶縁膜４を成膜した後、後
工程における処理による上記絶縁膜４のエッチングを防
止するため、上記絶縁膜４上に保護膜５を成膜する工程
と、上記保護膜５と絶縁膜４をパターニングし上記誘電
体膜４ａを形成する工程と、上記保護膜４ａ上に第２の
電極８を形成する。
に絶縁膜を保護する方法および高精度な容量素子の製造
方法を提供する。 【構成】半導体基板１に第１の電極２を形成する工程
と、上記半導体基板１上に層間絶縁膜３を成膜する工程
と、上記層間絶縁膜３にコンタクトホールを開口する工
程と、上記層間絶縁膜３上に絶縁膜４を成膜した後、後
工程における処理による上記絶縁膜４のエッチングを防
止するため、上記絶縁膜４上に保護膜５を成膜する工程
と、上記保護膜５と絶縁膜４をパターニングし上記誘電
体膜４ａを形成する工程と、上記保護膜４ａ上に第２の
電極８を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の絶縁膜保
護方法および容量素子の製造方法に係り、特に容量素子
の誘電体膜を保護し高精度な容量素子の製造方法に関す
るものである。
護方法および容量素子の製造方法に係り、特に容量素子
の誘電体膜を保護し高精度な容量素子の製造方法に関す
るものである。
【０００２】
【従来の技術】半導体装置における容量素子は、酸化膜
（Oxide）あるいはシリコン窒化膜（Nitride）等の導電
材料からなる誘電体膜を挟んでシリコンあるいはアルミ
ニウム合金等の誘電材料からなる電極から構成される。
この容量素子は、例えばＭＳＮＳ（Metal Silicon Nitr
ide Silicon）あるいはＭＳＯＳ（Metal Silicon Oxide
Silicon）等の構造を有する。
（Oxide）あるいはシリコン窒化膜（Nitride）等の導電
材料からなる誘電体膜を挟んでシリコンあるいはアルミ
ニウム合金等の誘電材料からなる電極から構成される。
この容量素子は、例えばＭＳＮＳ（Metal Silicon Nitr
ide Silicon）あるいはＭＳＯＳ（Metal Silicon Oxide
Silicon）等の構造を有する。
【０００３】図３および図４は従来例によるＭＳＮＳ容
量製造工程断面図である。以下、この製造工程を説明す
る。
量製造工程断面図である。以下、この製造工程を説明す
る。
【０００４】まず図３（ａ）に示すように、シリコン基
板１にＮ型拡散層２を形成する。次にＣＶＤ（化学気相
成長）法により層間絶縁膜３を形成し、その後リソグラ
フィーおよびＲＩＥ（反応性イオンエッチング）により
ＭＳＮＳ容量を形成する領域にコンタクトホールを開口
する。次にＣＶＤ法により全面にシリコン窒化膜１１４
を形成する。
板１にＮ型拡散層２を形成する。次にＣＶＤ（化学気相
成長）法により層間絶縁膜３を形成し、その後リソグラ
フィーおよびＲＩＥ（反応性イオンエッチング）により
ＭＳＮＳ容量を形成する領域にコンタクトホールを開口
する。次にＣＶＤ法により全面にシリコン窒化膜１１４
を形成する。
【０００５】次にＭＳＮＳ容量の誘電体膜を形成するた
め、まず硫酸過水およびフッ酸等を含む水溶液（以下、
表面洗浄液と呼ぶ）に浸漬し表面洗浄を行い、乾燥した
後、図３（ｂ）に示すようにリソグラフィーによりレジ
ストパターン１１５を形成する。次に、図３（ｃ）に示
すように、レジストパターン１１５をマスクとしてＲＩ
Ｅによりシリコン窒化膜１１４をパターニングし誘電体
膜１１４ａを形成する。次に図３（ｄ）に示すように、
レジストパターン１１５を剥離除去する。
め、まず硫酸過水およびフッ酸等を含む水溶液（以下、
表面洗浄液と呼ぶ）に浸漬し表面洗浄を行い、乾燥した
後、図３（ｂ）に示すようにリソグラフィーによりレジ
ストパターン１１５を形成する。次に、図３（ｃ）に示
すように、レジストパターン１１５をマスクとしてＲＩ
Ｅによりシリコン窒化膜１１４をパターニングし誘電体
膜１１４ａを形成する。次に図３（ｄ）に示すように、
レジストパターン１１５を剥離除去する。
【０００６】次に、表面洗浄液に浸漬し表面洗浄を行
い、乾燥した後、リソグラフィーによりレジストパター
ン（図示せず）を形成し、図４（ａ）に示すようにこの
レジストパターンをマスクとしてＲＩＥにより層間絶縁
膜３にコンタクトホールを開口する。次にレジストパタ
ーンを剥離除去する。次に、表面洗浄液に浸漬し表面洗
浄を行う。
い、乾燥した後、リソグラフィーによりレジストパター
ン（図示せず）を形成し、図４（ａ）に示すようにこの
レジストパターンをマスクとしてＲＩＥにより層間絶縁
膜３にコンタクトホールを開口する。次にレジストパタ
ーンを剥離除去する。次に、表面洗浄液に浸漬し表面洗
浄を行う。
【０００７】次にＣＶＤ法によりバリアメタルとしてポ
リシリコン膜１１６を形成し、その後スパッタ法により
アルミニウム膜１１７を形成する。次にリソグラフィー
およびＲＩＥによりアルミニウム膜１１７およびポリシ
リコン膜１１６をパターニングする。以上の工程を経て
図４（ｂ）に示すようにアルミニウム膜１１７（Meta
l）／ポリシリコン膜１１６（Silicon）／シリコン窒化
膜１１４ａ（Nitride）／Ｎ型拡散層２（Silicon）から
なるＭＳＮＳ容量が製造される。
リシリコン膜１１６を形成し、その後スパッタ法により
アルミニウム膜１１７を形成する。次にリソグラフィー
およびＲＩＥによりアルミニウム膜１１７およびポリシ
リコン膜１１６をパターニングする。以上の工程を経て
図４（ｂ）に示すようにアルミニウム膜１１７（Meta
l）／ポリシリコン膜１１６（Silicon）／シリコン窒化
膜１１４ａ（Nitride）／Ｎ型拡散層２（Silicon）から
なるＭＳＮＳ容量が製造される。
【０００８】
【発明が解決しようとする課題】上述したように、従来
の方法では図３（ｃ）に示したレジストパターン１１５
を形成する前処理と、図４（ａ）に示したコンタクトホ
ールを開口するためレジストパターンを形成する前処理
と、コンタクトホールを開口後の後処理において硫酸過
水およびフッ酸を含む水溶液により表面洗浄を行うが、
この時シリコン窒化膜１１４または１１４ａの表面が露
出しており、この表面洗浄の際にシリコン窒化膜１１４
または１１４ａの表面の一部が硫酸過水およびフッ酸に
よりエッチングされてしまう。
の方法では図３（ｃ）に示したレジストパターン１１５
を形成する前処理と、図４（ａ）に示したコンタクトホ
ールを開口するためレジストパターンを形成する前処理
と、コンタクトホールを開口後の後処理において硫酸過
水およびフッ酸を含む水溶液により表面洗浄を行うが、
この時シリコン窒化膜１１４または１１４ａの表面が露
出しており、この表面洗浄の際にシリコン窒化膜１１４
または１１４ａの表面の一部が硫酸過水およびフッ酸に
よりエッチングされてしまう。
【０００９】しかし容量はシリコン窒化膜１１４ａとＮ
型拡散層２との接触面積とシリコン窒化膜１１４ａの膜
厚により決まるので、シリコン窒化膜１１４ａの一部が
エッチングされて膜厚にバラツキが生じると、容量にバ
ラツキが生じてしまい半導体装置の特性上問題となる。
型拡散層２との接触面積とシリコン窒化膜１１４ａの膜
厚により決まるので、シリコン窒化膜１１４ａの一部が
エッチングされて膜厚にバラツキが生じると、容量にバ
ラツキが生じてしまい半導体装置の特性上問題となる。
【００１０】そこで本発明は、容量素子等の絶縁膜の膜
厚が目減りしないように絶縁膜を保護する方法および高
精度な容量素子の製造方法を提供することを目的とす
る。
厚が目減りしないように絶縁膜を保護する方法および高
精度な容量素子の製造方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】上記課題は本発明によれ
ば、半導体基板上に絶縁膜を成膜した後、後工程におけ
る処理による前記絶縁膜のエッチングを防止するため、
前記絶縁膜上に保護膜を連続的に成膜することを特徴と
する半導体装置の絶縁膜保護方法によって解決される。
ば、半導体基板上に絶縁膜を成膜した後、後工程におけ
る処理による前記絶縁膜のエッチングを防止するため、
前記絶縁膜上に保護膜を連続的に成膜することを特徴と
する半導体装置の絶縁膜保護方法によって解決される。
【００１２】また上記課題は本発明によれば、第１の電
極と第２の電極と誘電体膜を有する容量素子の製造方法
において、半導体基板に前記第１の電極を形成する工程
と、前記半導体基板上に層間絶縁膜を成膜する工程と、
前記層間絶縁膜にコンタクトホールを開口する工程と、
前記層間絶縁膜上に絶縁膜を成膜した後、後工程におけ
る処理による前記絶縁膜のエッチングを防止するため、
前記絶縁膜上に保護膜を連続的に成膜する工程と、前記
保護膜と絶縁膜をパターニングし前記誘電体膜を形成す
る工程と、前記保護膜上に前記第２の電極を形成する工
程とを、含むことを特徴とする容量素子の製造方法によ
って解決される。
極と第２の電極と誘電体膜を有する容量素子の製造方法
において、半導体基板に前記第１の電極を形成する工程
と、前記半導体基板上に層間絶縁膜を成膜する工程と、
前記層間絶縁膜にコンタクトホールを開口する工程と、
前記層間絶縁膜上に絶縁膜を成膜した後、後工程におけ
る処理による前記絶縁膜のエッチングを防止するため、
前記絶縁膜上に保護膜を連続的に成膜する工程と、前記
保護膜と絶縁膜をパターニングし前記誘電体膜を形成す
る工程と、前記保護膜上に前記第２の電極を形成する工
程とを、含むことを特徴とする容量素子の製造方法によ
って解決される。
【００１３】
【作用】本発明によれば、図１（ａ）に示すように半導
体基板１上に絶縁膜４を成膜した後、保護膜５を連続的
に成膜するので、以降の工程において絶縁膜４が保護膜
５により被膜保護された状態で処理されて、絶縁膜４が
例えば表面洗浄の際にエッチングされることがない。ま
た図１（ｂ）に示すように容量素子の第１の電極２を形
成した後、容量素子の誘電体膜４ａを保護膜５ａにより
被膜保護するので、誘電体膜４ａの膜厚が安定して高精
度な容量素子を実現することができる。
体基板１上に絶縁膜４を成膜した後、保護膜５を連続的
に成膜するので、以降の工程において絶縁膜４が保護膜
５により被膜保護された状態で処理されて、絶縁膜４が
例えば表面洗浄の際にエッチングされることがない。ま
た図１（ｂ）に示すように容量素子の第１の電極２を形
成した後、容量素子の誘電体膜４ａを保護膜５ａにより
被膜保護するので、誘電体膜４ａの膜厚が安定して高精
度な容量素子を実現することができる。
【００１４】また保護膜５ａがシリコン膜である時、特
にシリコン膜は表面洗浄等でエッチングされ難いので保
護膜として好適であり、しかも容量素子の第２の電極８
を形成する際、このシリコン膜が電極材料と合金反応し
て第２の電極８の一部となる。
にシリコン膜は表面洗浄等でエッチングされ難いので保
護膜として好適であり、しかも容量素子の第２の電極８
を形成する際、このシリコン膜が電極材料と合金反応し
て第２の電極８の一部となる。
【００１５】また誘電体膜４ａがＳｉＨ2Ｃｌ2とＮＨ3
とを原料ガスとして成膜されたＳｉ3Ｎ4である時、誘電
体膜４ａ内部および表面にＣｌが付着し誘電体膜４ａの
特性のバラツキの原因となるが、Ｈ2を添加することに
よりＣｌとＨ2とを反応させてＨＣｌとして放出させて
誘電体膜４ａの膜質を安定化させることができる。
とを原料ガスとして成膜されたＳｉ3Ｎ4である時、誘電
体膜４ａ内部および表面にＣｌが付着し誘電体膜４ａの
特性のバラツキの原因となるが、Ｈ2を添加することに
よりＣｌとＨ2とを反応させてＨＣｌとして放出させて
誘電体膜４ａの膜質を安定化させることができる。
【００１６】また誘電体膜４ａがＳｉＨ4とＮ2Ｏとを原
料ガスとして成膜されたシリコン酸化膜であり、保護膜
５ａがＳｉＨ4を原料ガスとして成膜されたシリコン膜
である時、誘電体膜４ａと保護膜５ａを同じ炉内で成膜
することができる。
料ガスとして成膜されたシリコン酸化膜であり、保護膜
５ａがＳｉＨ4を原料ガスとして成膜されたシリコン膜
である時、誘電体膜４ａと保護膜５ａを同じ炉内で成膜
することができる。
【００１７】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１８】図１は本発明に係るＭＳＮＳ容量製造方法
を示す第１実施例による工程断面図である。まず、図１
（ａ）に示すようにイオン注入法によりヒ素（Ａｓ）を
選択的にシリコン基板１に導入し、熱処理を行ってＮ型
拡散層２を形成する。次にＣＶＤ法により全面に層間絶
縁膜３を形成する。
を示す第１実施例による工程断面図である。まず、図１
（ａ）に示すようにイオン注入法によりヒ素（Ａｓ）を
選択的にシリコン基板１に導入し、熱処理を行ってＮ型
拡散層２を形成する。次にＣＶＤ法により全面に層間絶
縁膜３を形成する。
【００１９】次に表面洗浄液に浸漬し表面洗浄を行い、
リソグラフィーおよびＲＩＥにより容量を形成する領域
に例えば開口面積３５７１１４μｍ2でコンタクトホー
ルを開口する。次にＳｉＨ2Ｃｌ2（ジクロロシラン）と
ＮＨ3を原料ガスとして、７５０〜７８０°Ｃの温度で
減圧ＣＶＤ法により厚さ５０ｎｍのシリコン窒化膜４
（Ｓｉ3Ｎ4）を成膜する。次に、ＳｉＨ4（シラン）を
原料ガスとして、５００〜６５０°Ｃの温度で減圧ＣＶ
Ｄ法により例えば厚さ２ｎｍのポリシリコンまたはアモ
ルファスシリコンからなる保護膜５を連続的に成膜す
る。なお、この保護膜５の厚さは後で形成する第２の電
極形成時に合金反応によりこの電極の一部となるような
厚さであれば良い。
リソグラフィーおよびＲＩＥにより容量を形成する領域
に例えば開口面積３５７１１４μｍ2でコンタクトホー
ルを開口する。次にＳｉＨ2Ｃｌ2（ジクロロシラン）と
ＮＨ3を原料ガスとして、７５０〜７８０°Ｃの温度で
減圧ＣＶＤ法により厚さ５０ｎｍのシリコン窒化膜４
（Ｓｉ3Ｎ4）を成膜する。次に、ＳｉＨ4（シラン）を
原料ガスとして、５００〜６５０°Ｃの温度で減圧ＣＶ
Ｄ法により例えば厚さ２ｎｍのポリシリコンまたはアモ
ルファスシリコンからなる保護膜５を連続的に成膜す
る。なお、この保護膜５の厚さは後で形成する第２の電
極形成時に合金反応によりこの電極の一部となるような
厚さであれば良い。
【００２０】次に表面洗浄を行う。この時、シリコン窒
化膜４が保護膜５により被膜保護され、しかもシリコン
は表面洗浄に使用するフッ酸および硫酸過水にエッチン
グされ難いので、シリコン窒化膜４の膜厚が目減りする
ことがない。リソグラフィーにより上述したコンタクト
ホールを含む所定の領域にレジストパターン（図示せ
ず）を形成し、このレジストパターンをマスクとしてＲ
ＩＥにより保護膜５、シリコン窒化膜４をパターニング
する。次にレジストパターンを剥離除去すると、図１
（ｂ）に示すように保護膜５ａにより被膜保護されたシ
リコン窒化膜４ａからなる誘電体膜が形成される。
化膜４が保護膜５により被膜保護され、しかもシリコン
は表面洗浄に使用するフッ酸および硫酸過水にエッチン
グされ難いので、シリコン窒化膜４の膜厚が目減りする
ことがない。リソグラフィーにより上述したコンタクト
ホールを含む所定の領域にレジストパターン（図示せ
ず）を形成し、このレジストパターンをマスクとしてＲ
ＩＥにより保護膜５、シリコン窒化膜４をパターニング
する。次にレジストパターンを剥離除去すると、図１
（ｂ）に示すように保護膜５ａにより被膜保護されたシ
リコン窒化膜４ａからなる誘電体膜が形成される。
【００２１】次に表面洗浄し、リソグラフィーにより容
量の取り出し電極を形成する以外の領域にレジストパタ
ーンを形成し、このレジストパターンをマスクとしてＲ
ＩＥにより図１（ｃ）に示すように、コンタクトホール
を開口し、このレジストパターンを剥離除去する。
量の取り出し電極を形成する以外の領域にレジストパタ
ーンを形成し、このレジストパターンをマスクとしてＲ
ＩＥにより図１（ｃ）に示すように、コンタクトホール
を開口し、このレジストパターンを剥離除去する。
【００２２】次にＳｉＨ4を原料ガスとして、図１
（ｄ）に示すように減圧ＣＶＤ法により厚さ３０ｎｍの
ポリシリコン膜６をバリアメタル層として形成する。そ
の後、アルミニウムをターゲットとしてスパッタ法によ
り厚さ１１００ｎｍのアルミニウム膜７を形成する。こ
の時アルミニウムがポリシリコン膜６および保護膜５ａ
と反応し、Ａｌ−Ｓｉ合金膜となり、ポリシリコン膜６
および保護膜５ａが電極の一部となる。
（ｄ）に示すように減圧ＣＶＤ法により厚さ３０ｎｍの
ポリシリコン膜６をバリアメタル層として形成する。そ
の後、アルミニウムをターゲットとしてスパッタ法によ
り厚さ１１００ｎｍのアルミニウム膜７を形成する。こ
の時アルミニウムがポリシリコン膜６および保護膜５ａ
と反応し、Ａｌ−Ｓｉ合金膜となり、ポリシリコン膜６
および保護膜５ａが電極の一部となる。
【００２３】次に表面洗浄し、リソグラフィーおよびＲ
ＩＥによりアルミニウム膜７およびポリシリコン膜をパ
ターニングする。以上の工程を経て、図１（ｄ）に示す
ようにアルミニウム膜７（Metal）／ポリシリコン膜
６、保護膜５ａ（Silicon）／シリコン窒化膜４ａ（Nit
ride）／Ｎ型拡散層２（Silicon）からなるＭＳＮＳ容
量が形成される。この実施例では電極開口部３５７１１
４μｍ2、シリコン窒化膜４ａからなる厚さ５０ｎｍの
誘電体膜、容量値４５６．１ＰＦのＭＳＮＳ容量が得ら
れる。しかも誘電体膜４ａの膜厚の目減りがないので容
量素子を高精度に製造することができる。
ＩＥによりアルミニウム膜７およびポリシリコン膜をパ
ターニングする。以上の工程を経て、図１（ｄ）に示す
ようにアルミニウム膜７（Metal）／ポリシリコン膜
６、保護膜５ａ（Silicon）／シリコン窒化膜４ａ（Nit
ride）／Ｎ型拡散層２（Silicon）からなるＭＳＮＳ容
量が形成される。この実施例では電極開口部３５７１１
４μｍ2、シリコン窒化膜４ａからなる厚さ５０ｎｍの
誘電体膜、容量値４５６．１ＰＦのＭＳＮＳ容量が得ら
れる。しかも誘電体膜４ａの膜厚の目減りがないので容
量素子を高精度に製造することができる。
【００２４】また図１（ａ）に示したシリコン窒化膜４
を形成する際、Ｈ2ガスを添加することにより、シリコ
ン窒化膜４の内部および表面に付着するＣｌをＨＣｌと
して放出するので誘電体膜の誘電率を一定にし、容量の
バラツキを減少させることができる。
を形成する際、Ｈ2ガスを添加することにより、シリコ
ン窒化膜４の内部および表面に付着するＣｌをＨＣｌと
して放出するので誘電体膜の誘電率を一定にし、容量の
バラツキを減少させることができる。
【００２５】図２は本発明に係るＭＳＮＳ容量製造方法
を示す第２実施例による工程断面図である。本第２実施
例は容量の第１の電極をシリコン基板上に形成した場合
である。
を示す第２実施例による工程断面図である。本第２実施
例は容量の第１の電極をシリコン基板上に形成した場合
である。
【００２６】まず、図２（ａ）に示すようにＣＶＤ法に
よりシリコン基板１上に層間絶縁膜１０を形成する。次
に、ＳｉＨ4とＰＯＣｌ3を原料ガスとして、減圧ＣＶＤ
法によりＮ型にドープされたポリシリコン膜１１を形成
する。次に表面洗浄し、リソグラフィーおよびＲＩＥに
よりポリシリコン膜１１をパターニングし第１の電極１
１を形成する。次にＣＶＤ法により層間絶縁膜１２を形
成し、表面洗浄後、リソグラフィーおよびＲＩＥにより
容量形成領域に例えば開口面積３５７１１４μｍ2でコ
ンタクトホールを開口する。次にＣＶＤ法により第１実
施例と同じ条件で厚さ５０ｎｍのシリコン窒化膜１３お
よびポリシリコンまたはアモルファスシリコンからなる
厚さ２ｎｍの保護膜１４を形成する。
よりシリコン基板１上に層間絶縁膜１０を形成する。次
に、ＳｉＨ4とＰＯＣｌ3を原料ガスとして、減圧ＣＶＤ
法によりＮ型にドープされたポリシリコン膜１１を形成
する。次に表面洗浄し、リソグラフィーおよびＲＩＥに
よりポリシリコン膜１１をパターニングし第１の電極１
１を形成する。次にＣＶＤ法により層間絶縁膜１２を形
成し、表面洗浄後、リソグラフィーおよびＲＩＥにより
容量形成領域に例えば開口面積３５７１１４μｍ2でコ
ンタクトホールを開口する。次にＣＶＤ法により第１実
施例と同じ条件で厚さ５０ｎｍのシリコン窒化膜１３お
よびポリシリコンまたはアモルファスシリコンからなる
厚さ２ｎｍの保護膜１４を形成する。
【００２７】次に表面洗浄を行う。この時、シリコン窒
化膜１３が保護膜１４により被膜保護されているのでシ
リコン窒化膜１３の膜厚が目減りすることがない。次に
図２（ｂ）に示すようにリソグラフィーおよびＲＩＥに
より保護膜１４およびシリコン窒化膜１３をパターニン
グし、保護膜１４ａにより被膜保護されたシリコン窒化
膜１３ａが形成する。
化膜１３が保護膜１４により被膜保護されているのでシ
リコン窒化膜１３の膜厚が目減りすることがない。次に
図２（ｂ）に示すようにリソグラフィーおよびＲＩＥに
より保護膜１４およびシリコン窒化膜１３をパターニン
グし、保護膜１４ａにより被膜保護されたシリコン窒化
膜１３ａが形成する。
【００２８】次に図２（ｃ）に示すように、リソグラフ
ィーおよびＲＩＥによりコンタクトホールを開口し、第
１実施例に示したと同様にしてポリシリコン膜１５、ア
ルミニウム膜１６を順次成膜する。次にリソグラフィー
およびＲＩＥによりアルミニウム膜１６およびポリシリ
コン膜１５をパターニングし、第２の電極１７を形成す
る。以上の工程を経て、アルミニウム膜１６（Metal）
／ポリシリコン膜１５、保護膜１４ａ（Silicon）／シ
リコン窒化膜１３ａ（Nitride）／ポリシリコン膜１５
（Silicon）からなるＭＳＮＳ容量が形成される。第１
実施例と同様に容量値４５６．１ＰＦのＭＳＮＳ容量が
得られる。
ィーおよびＲＩＥによりコンタクトホールを開口し、第
１実施例に示したと同様にしてポリシリコン膜１５、ア
ルミニウム膜１６を順次成膜する。次にリソグラフィー
およびＲＩＥによりアルミニウム膜１６およびポリシリ
コン膜１５をパターニングし、第２の電極１７を形成す
る。以上の工程を経て、アルミニウム膜１６（Metal）
／ポリシリコン膜１５、保護膜１４ａ（Silicon）／シ
リコン窒化膜１３ａ（Nitride）／ポリシリコン膜１５
（Silicon）からなるＭＳＮＳ容量が形成される。第１
実施例と同様に容量値４５６．１ＰＦのＭＳＮＳ容量が
得られる。
【００２９】以上は、ＭＳＮＳ容量素子について説明し
たが、ＭＳＯＳ容量素子についても適用可能であり、こ
の場合の誘電体膜は以下の方法により形成することがで
きる。
たが、ＭＳＯＳ容量素子についても適用可能であり、こ
の場合の誘電体膜は以下の方法により形成することがで
きる。
【００３０】ＳｉＨ4およびＮ2Ｏを原料ガスとして、減
圧ＣＶＤ法により８００°Ｃの温度でＳｉＯ2膜（Oxici
de）を成膜する。次に、ＳｉＨ4を原料として減圧ＣＶ
Ｄ法により８００°Ｃの温度で多結晶シリコンからなる
保護膜を同一の減圧ＣＶＤ装置により連続的に成膜し、
ＳｉＯ2膜を保護膜により被膜保護すると同時に汚染か
ら防止する。
圧ＣＶＤ法により８００°Ｃの温度でＳｉＯ2膜（Oxici
de）を成膜する。次に、ＳｉＨ4を原料として減圧ＣＶ
Ｄ法により８００°Ｃの温度で多結晶シリコンからなる
保護膜を同一の減圧ＣＶＤ装置により連続的に成膜し、
ＳｉＯ2膜を保護膜により被膜保護すると同時に汚染か
ら防止する。
【００３１】あるいは、Ｏ2を原料ガスとして熱酸化法
によりＳｉＯ2膜を形成し、その後ＳｉＨ4を原料ガスと
して減圧ＣＶＤ法により５００〜６５０°Ｃの温度で多
結晶シリコンあるいはアモルファスシリコンからなる保
護膜を成膜する。
によりＳｉＯ2膜を形成し、その後ＳｉＨ4を原料ガスと
して減圧ＣＶＤ法により５００〜６５０°Ｃの温度で多
結晶シリコンあるいはアモルファスシリコンからなる保
護膜を成膜する。
【００３２】以上のようにＳｉＯ2膜および保護膜を形
成した後、第１および第２実施例に示したと同様にして
ポリシリコン膜、アルミニウム膜の成膜およびパターニ
ングによりＭＳＯＳ容量素子を製造することができる。
成した後、第１および第２実施例に示したと同様にして
ポリシリコン膜、アルミニウム膜の成膜およびパターニ
ングによりＭＳＯＳ容量素子を製造することができる。
【００３３】また、本発明は容量素子の誘電体膜に限ら
ず、高精度な絶縁膜の膜厚を必要とする半導体装置に勿
論適用可能である。
ず、高精度な絶縁膜の膜厚を必要とする半導体装置に勿
論適用可能である。
【００３４】
【発明の効果】以上説明したように、本発明によれば絶
縁膜を保護した状態で後工程処理を行うので、絶縁膜の
膜厚を目減りさせることなく安定した特性を有する半導
体装置を製造することができ、特に容量素子に用いるこ
とにより、安定した容量をもつ容量素子を製造すること
ができる。また絶縁膜としてのシリコン窒化膜を形成し
た後、このシリコン窒化膜を被膜保護するための保護膜
を形成する時、水素ガスを添加することによりシリコン
窒化膜表面上の塩素をとり除くことができ、絶縁膜の特
性の劣化を抑制することができる。
縁膜を保護した状態で後工程処理を行うので、絶縁膜の
膜厚を目減りさせることなく安定した特性を有する半導
体装置を製造することができ、特に容量素子に用いるこ
とにより、安定した容量をもつ容量素子を製造すること
ができる。また絶縁膜としてのシリコン窒化膜を形成し
た後、このシリコン窒化膜を被膜保護するための保護膜
を形成する時、水素ガスを添加することによりシリコン
窒化膜表面上の塩素をとり除くことができ、絶縁膜の特
性の劣化を抑制することができる。
【図１】第１実施例によるＭＳＮＳ容量製造工程断面図
である。
である。
【図２】第２実施例によるＭＳＮＳ容量製造工程断面図
である。
である。
【図３】従来例によるＭＳＮＳ容量製造工程断面図
（Ｉ）である。
（Ｉ）である。
【図４】従来例によるＭＳＮＳ容量製造工程断面図（I
I）である。
I）である。
１ シリコン基板 ２ Ｎ型拡散層（第１の電極） ３ 層間絶縁膜 ４ シリコン窒化膜（絶縁膜） ４ａ シリコン窒化膜（誘電体膜） ５，５ａ 保護膜 ６ ポリシリコン膜 ７ アルミニウム膜 ８ 第２の電極 １０ 層間絶縁膜 １１ ポリシリコン膜（第１の電極） １２ 層間絶縁膜 １３ シリコン窒化膜（絶縁膜） １３ａ シリコン窒化膜（誘電体膜） １４，１４ａ 保護膜 １５ ポリシリコン膜 １６ アルミニウム膜 １７ 第２の電極
Claims (6)
- 【請求項１】 半導体基板上に絶縁膜を成膜した後、後
工程における処理による前記絶縁膜のエッチングを防止
するため、前記絶縁膜上に保護膜を連続的に成膜するこ
とを特徴とする半導体装置の絶縁膜保護方法。 - 【請求項２】 第１の電極と第２の電極と誘電体膜を有
する容量素子の製造方法において、 半導体基板に前記第１の電極を形成する工程と、 前記半導体基板上に層間絶縁膜を成膜する工程と、 前記層間絶縁膜にコンタクトホールを開口する工程と、 前記層間絶縁膜上に絶縁膜を成膜した後、後工程におけ
る処理による前記絶縁膜のエッチングを防止するため、
前記絶縁膜上に保護膜を連続的に成膜する工程と、 前記保護膜と絶縁膜をパターニングし前記誘電体膜を形
成する工程と、 前記保護膜上に前記第２の電極を形成する工程とを、 含むことを特徴とする容量素子の製造方法。 - 【請求項３】 前記絶縁膜がシリコン窒化膜であり、前
記保護膜がシリコン膜であることを特徴とする請求項２
記載の容量素子の製造方法。 - 【請求項４】 前記絶縁膜がＳｉＨ2Ｃｌ2とＮＨ3とＨ2
とを原料ガスとして成膜されたシリコン窒化膜であるこ
とを特徴とする請求項３記載の容量素子の製造方法。 - 【請求項５】 前記絶縁膜がシリコン酸化膜であり、前
記保護膜がシリコン膜であることを特徴とする請求項２
記載の容量素子の製造方法。 - 【請求項６】 前記絶縁膜がＳｉＨ4とＮ2Ｏとを原料ガ
スとして成膜されたシリコン酸化膜であり、前記保護膜
がＳｉＨ4を原料ガスとして成膜されたシリコン膜であ
ることを特徴とする請求項５記載の容量素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5410493A JPH06268155A (ja) | 1993-03-15 | 1993-03-15 | 半導体装置の絶縁膜保護方法と容量素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5410493A JPH06268155A (ja) | 1993-03-15 | 1993-03-15 | 半導体装置の絶縁膜保護方法と容量素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268155A true JPH06268155A (ja) | 1994-09-22 |
Family
ID=12961311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5410493A Pending JPH06268155A (ja) | 1993-03-15 | 1993-03-15 | 半導体装置の絶縁膜保護方法と容量素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268155A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360184B1 (ko) * | 1995-03-30 | 2003-01-15 | 산요 덴키 가부시키가이샤 | 반도체집적회로장치의제조방법 |
| KR100538729B1 (ko) * | 2001-06-25 | 2005-12-26 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
-
1993
- 1993-03-15 JP JP5410493A patent/JPH06268155A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360184B1 (ko) * | 1995-03-30 | 2003-01-15 | 산요 덴키 가부시키가이샤 | 반도체집적회로장치의제조방법 |
| KR100374464B1 (ko) * | 1995-03-30 | 2003-03-03 | 산요 덴키 가부시키가이샤 | 반도체 집적 회로 장치 |
| KR100538729B1 (ko) * | 2001-06-25 | 2005-12-26 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8703005B2 (en) | Methods for removing dielectric materials | |
| US6300202B1 (en) | Selective removal of a metal oxide dielectric | |
| KR0140379B1 (ko) | 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법 | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| JP2007335891A (ja) | 半導体デバイス | |
| JP2607503B2 (ja) | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 | |
| US7384486B2 (en) | Chamber cleaning method | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| JPH06268155A (ja) | 半導体装置の絶縁膜保護方法と容量素子の製造方法 | |
| US6124218A (en) | Method for cleaning wafer surface and a method for forming thin oxide layers | |
| KR19980028826A (ko) | 메모리용 플라트늄(Pt) 박막 형성방법 | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| US20020093066A1 (en) | Method for forming a gate of a high integration semiconductor device | |
| KR100317338B1 (ko) | 반도체 소자 제조 방법 | |
| KR960014721B1 (ko) | Mos트랜지스터 제조방법 | |
| KR100228275B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100223831B1 (ko) | 커패시터의 제조 방법 | |
| KR100447989B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100261560B1 (ko) | 캐패시터및그제조방법 | |
| US20090087957A1 (en) | Method of fabricating semiconductor device | |
| KR100380269B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100222671B1 (ko) | 반도체 장치의 전하저장 전극 형성방법 | |
| KR970053938A (ko) | 선택적 텅스텐 질화박막 형성방법 및 이를 이용한 캐패시터 제조방법 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JP2003023145A (ja) | 半導体装置の製造方法 |