KR19980015749A - 반도체 소자의 커패시터 제조방법 - Google Patents
반도체 소자의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR19980015749A KR19980015749A KR1019960035187A KR19960035187A KR19980015749A KR 19980015749 A KR19980015749 A KR 19980015749A KR 1019960035187 A KR1019960035187 A KR 1019960035187A KR 19960035187 A KR19960035187 A KR 19960035187A KR 19980015749 A KR19980015749 A KR 19980015749A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- semiconductor device
- capacitor
- manufacturing
- present
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 커패시터 제조 방법에 대해 기재되어 있다. 스토리지 전극 표면의 산화를 방지하기 위한 질화 공정시 저온에서 공정이 가능한 메틸 하이드라진 또는 디메틸 하이드라진 가스를 사용함으로써 반도체 기판 상에 형성된 막질이 열적으로 안정성을 가질 수 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 질화 공정시 반도체 기판 상에 형성된 막질이 열적으로 안정성을 가질 수 있는 반도체 소자의 커패시터 제조 방법에 관한 것이다.
커패시터를 제조함에 있어서 용량을 크게하기 위해서는 스토리지 전극 상에 TaO와 같이 유전율이 큰 물질을 사용하여 유전막을 형성한다.
그러나 유전막 증착 공정시 스토리지 전극과 유전막 사이에서 스토리지 전극 표면이 산화되어 유전율이 낮은 SiO2가 형성된다. 특히 불순물이 도핑된 폴리실리콘으로 형성된 스토리지 전극의 불순물 도핑 농도가 높을수록 산화는 빨리 진행된다.
이를 막기위해 유전막을 형성하기 전에 반응성이 우수한 NH3 가스를 사용하여 스토리지 전극 표면을 질화하여 질화막을 형성한다.
여기에는 RTP(Rapid Thermal Processing)방법이나 플라즈마 방법이 있는데, 플라즈마 방법은 스토리지 전극이 복잡할 경우 스토리지 전극의 측벽에서 잘 증착되지 않아 유니포미티(Uniformity)가 불량하게 나타나는 단점이 있다.
또한 RTP 방법은 고온에서 실시하므로 COB(Capacitor On Bit-Line)구조와 같이 비트 라인 형성 후 커패시터를 형성할 경우 비트 라인의 열적 안정성에 영향을 미친다. 즉 텅스텐(W)으로 형성된 비트 라인 상에 스토리지 전극을 형성하고 상기 스토리지 전극 상에 NH3 가스를 사용하여 800℃ 온도에서 플라즈마 방법으로 질화막을 형성하면, 상기 비트 라인이 열적으로 불안정하여 리프팅(Lifting) 현상이 나타난다.
본 발명이 이루고자 하는 기술적 과제는, 질화 공정시 반도체 기판 상에 형성된 막질이 열적으로 안정성을 가질 수 있는 반도체 소자의 커패시터 제조 방법을 제공하는데 있다.
도 1a 내지 1b는 본 발명에 의한 반도체 소자의 커패시터 제조 방법을 설명하기 위해 도시한 단면도들이다.
상기 과제를 이루기 위하여 본 발명은, 반도체 기판 상에 도전 물질을 증착하고 패터닝하여 스토리지 전극을 형성하는 단계; 및 메틸 하이드라진(Methylhydrazine,［H2N-NH(CH3)］)및 디메틸 하이드라진(Dimethylhydrazine,［H2N-N(CH3)2］) 가스중 어느 하나를 사용하여 상기 스토리지 전극 표면에 질화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법을 제공한다.
본 발명에 의한 반도체 소자의 커패시터 제조 방법은, 스토리지 전극 표면의 산화를 방지하기 위한 질화 공정시 저온에서 공정이 가능한 메틸 하이드라진 또는 디메틸 하이드라진 가스를 사용함으로써 반도체 기판 상에 형성된 막질이 열적으로 안정성을 가질 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 1b는 본 발명에 의한 반도체 소자의 커패시터 제조 방법을 설명하기 위해 도시한 단면도들이다.
도면 참조 번호 1은 반도체 기판을, 3은 층간 절연층을, 4는 콘택 홀을, 5는 스토리지 전극을 그리고 7은 질화막을 각각 나타낸다.
도 1a를 참조하면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(1) 상에 산화막을 사용하여 층간 절연층(후속 공정에서 3으로 패터닝됨)을 형성하는 공정, 상기 층간 절연층(3) 상에 감광막(도시하지 않음)을 증착하는 공정, 상기 트랜지스터중 소오스/드레인 영역(도시하지 않음)이 노출될 수 있게 상기 감광막을 사진 식각 방법으로 패터닝하는 공정 그리고 상기 패터닝된 감광막을 마스크로하여 상기 층간 절연층(3)을 식각함으로써 콘택 홀(4) 및 층간 절연층(3)을 형성하는 공정을 차례로 진행한다.
이어서 상기 콘택 홀(4)을 충분히 매립할 수 있도록 상기 반도체 기판 전면에 도전 물질을 증착한 후 패터닝함으로써 스토리지 전극(5)을 형성한다.
상기 도전 물질로는 금속 또는 불순물이 도핑된 다결정 실리콘 등을 사용할 수 있다.
도 1b를 참조하면, 상기 스토리지 전극(5) 표면에 질화막(7)을 형성한다.
상기 질화막(7)은 500℃ 온도 이하에서 메틸 하이드라진［H2N-NH(CH3)］및 디메틸 하이드라진［H2N-N(CH3)2］ 가스중 어느 하나를 사용하여 형성하는 것이 바람직하다.
후속 공정으로 상기 공정들로 형성된 결과물에 TaO를 사용하여 유전막을 형성한 후 플레이트 전극을 형성함으로써 커패시터를 완성할 수 있다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상, 설명된 바와 같이 본 발명에 의한 반도체 소자의 커패시터 제조 방법은, 스토리지 전극 표면의 산화를 방지하기 위한 질화 공정시 저온에서 공정이 가능한 메틸 하이드라진 또는 디메틸 하이드라진 가스를 사용함으로써 반도체 기판 상에 형성된 막질이 열적으로 안정성을 가질 수 있다.
Claims (1)
- 반도체 기판 상에 도전 물질을 증착하고 패터닝하여 스토리지 전극을 형성하는 단계; 및메틸 하이드라진(Methylhydrazine,［H2N-NH(CH3)］)및 디메틸 하이드라진(Dimethylhydrazine,［H2N-N(CH3)2］) 가스중 어느 하나를 사용하여 상기 스토리지 전극 표면에 질화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960035187A KR19980015749A (ko) | 1996-08-23 | 1996-08-23 | 반도체 소자의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960035187A KR19980015749A (ko) | 1996-08-23 | 1996-08-23 | 반도체 소자의 커패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980015749A true KR19980015749A (ko) | 1998-05-25 |
Family
ID=66250819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960035187A KR19980015749A (ko) | 1996-08-23 | 1996-08-23 | 반도체 소자의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980015749A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373159B1 (ko) * | 1999-11-09 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
-
1996
- 1996-08-23 KR KR1019960035187A patent/KR19980015749A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373159B1 (ko) * | 1999-11-09 | 2003-02-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100422063B1 (ko) | 반도체 장치의 캐패시터 및 그 제조방법 | |
| US6617250B2 (en) | Methods of depositing a layer comprising tungsten and methods of forming a transistor gate line | |
| KR100234379B1 (ko) | 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 | |
| KR100253270B1 (ko) | 반도체소자의 자기정합 스택캐패시터 형성방법 | |
| KR100290782B1 (ko) | 반도체 소자의 제조방법 | |
| KR19980015749A (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR100379528B1 (ko) | 커패시터 및 그의 제조방법 | |
| KR100401525B1 (ko) | 캐패시터 및 그 제조방법 | |
| US6319806B1 (en) | Integrated circuit wiring and fabricating method thereof | |
| KR100505407B1 (ko) | 반도체 소자의 하드 마스크막 식각방법 | |
| KR100291415B1 (ko) | 반도체장치의콘택형성방법 | |
| KR100408686B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR20000003511A (ko) | 질화티타늄막을 이용한 반도체 소자의 캐패시터 형성 방법 | |
| KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100419879B1 (ko) | 반도체 소자의 제조방법 | |
| KR100456260B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100359784B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100332126B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100222049B1 (ko) | 반도체소자의 폴리사이드 라인 형성방법 | |
| KR100235676B1 (ko) | 반도체 캐패시터 제조방법 | |
| KR100380269B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20020047519A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR19980038456A (ko) | 반도체 소자의 비트라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |