JP2003023145A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003023145A JP2003023145A JP2001205867A JP2001205867A JP2003023145A JP 2003023145 A JP2003023145 A JP 2003023145A JP 2001205867 A JP2001205867 A JP 2001205867A JP 2001205867 A JP2001205867 A JP 2001205867A JP 2003023145 A JP2003023145 A JP 2003023145A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- metal oxide
- semiconductor device
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 大きな容量値と小さなリーク電流を有する金
属酸化膜を有する半導体装置の製造方法を提供する。 【解決手段】 シリコン１をフッ酸系溶液(例えばＨＦ)
を用いてエッチングして表面に形成された自然酸化膜を
除去し、清浄なシリコン表面を露出させる。次に、減圧
ＣＶＤ法により金属酸化膜２を堆積させる。次に金属酸
化膜２に水素を含む不活性ガス雰囲気中の常圧で熱処理
を加え、膜質が改善された金属酸化膜２ａを形成する。
最後に、上部電極３を堆積する。これにより、金属酸化
膜を用いたゲート絶縁膜を製造する。
属酸化膜を有する半導体装置の製造方法を提供する。 【解決手段】 シリコン１をフッ酸系溶液(例えばＨＦ)
を用いてエッチングして表面に形成された自然酸化膜を
除去し、清浄なシリコン表面を露出させる。次に、減圧
ＣＶＤ法により金属酸化膜２を堆積させる。次に金属酸
化膜２に水素を含む不活性ガス雰囲気中の常圧で熱処理
を加え、膜質が改善された金属酸化膜２ａを形成する。
最後に、上部電極３を堆積する。これにより、金属酸化
膜を用いたゲート絶縁膜を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は金属酸化膜を用いた
ゲート絶縁膜を有する半導体装置の製造方法に関するも
のである。
ゲート絶縁膜を有する半導体装置の製造方法に関するも
のである。
【０００２】
【従来の技術】近年、ゲート絶縁膜を薄膜化せずに容量
値を増加させるために、高誘電体膜である金属酸化膜を
適用する試みがなされている。
値を増加させるために、高誘電体膜である金属酸化膜を
適用する試みがなされている。
【０００３】これは、金属酸化膜は高い比誘電率を有し
（例えばシリコン酸化膜３．９に対して、アルミニウム
酸化膜は９、ジルコニウム酸化膜は２０、ハフニウム酸
化膜は２３、タンタル酸化膜は２５、チタン酸化膜は４
０）、この高い比誘電率を利用すればゲート容量が増加
し、実効的ゲート絶縁膜の膜厚を薄くできるからであ
る。
（例えばシリコン酸化膜３．９に対して、アルミニウム
酸化膜は９、ジルコニウム酸化膜は２０、ハフニウム酸
化膜は２３、タンタル酸化膜は２５、チタン酸化膜は４
０）、この高い比誘電率を利用すればゲート容量が増加
し、実効的ゲート絶縁膜の膜厚を薄くできるからであ
る。
【０００４】しかしながらＣＶＤ法やスパッタ法によっ
て堆積した金属酸化膜は、膜中に水や炭素などの不純物
を含み、さらには結晶欠陥も形成されている。この様な
堆積膜では電気的に絶縁性が低く、リーク電流が大きい
という課題が生じる。
て堆積した金属酸化膜は、膜中に水や炭素などの不純物
を含み、さらには結晶欠陥も形成されている。この様な
堆積膜では電気的に絶縁性が低く、リーク電流が大きい
という課題が生じる。
【０００５】例えばＣＶＤ法を用いて堆積すれば、ＣＶ
Ｄ原料の副生成物である水、炭素、塩素などの不純物が
金属酸化膜に混入してしまう。一方、スパッタ法を用い
る場合には、酸素雰囲気中で金属粒子をスパッタリング
させて金属酸化膜をシリコン単結晶上に堆積させるが、
スパッタリングによる電子・イオンの衝突によって金属
酸化膜にダメージを与え、欠陥を形成してしまう。
Ｄ原料の副生成物である水、炭素、塩素などの不純物が
金属酸化膜に混入してしまう。一方、スパッタ法を用い
る場合には、酸素雰囲気中で金属粒子をスパッタリング
させて金属酸化膜をシリコン単結晶上に堆積させるが、
スパッタリングによる電子・イオンの衝突によって金属
酸化膜にダメージを与え、欠陥を形成してしまう。
【０００６】以上の課題を解決する方法として、Ｓ．
Ｊ．ＬＥＥ ｅｔ ａｌ．，ＩＥＥＥ２０００ Ｓ２−
４に示すように、堆積後に膜質を改善するために金属酸
化膜に熱処理を行うことが提案されている。
Ｊ．ＬＥＥ ｅｔ ａｌ．，ＩＥＥＥ２０００ Ｓ２−
４に示すように、堆積後に膜質を改善するために金属酸
化膜に熱処理を行うことが提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら金属酸化
膜の熱処理による膜質改善は７００℃以上の高温が必要
であるが、従来技術の場合、金属酸化膜の膜中に元来含
有する酸素が拡散してシリコン基板と反応し、シリコン
基板は酸化される。
膜の熱処理による膜質改善は７００℃以上の高温が必要
であるが、従来技術の場合、金属酸化膜の膜中に元来含
有する酸素が拡散してシリコン基板と反応し、シリコン
基板は酸化される。
【０００８】さらに雰囲気ガスが酸素の場合には、金属
酸化膜に存在する酸素に加えて、熱処理雰囲気中の酸素
が金属酸化膜を透過してシリコン基板が酸化され、同様
にシリコン酸化膜が形成される。
酸化膜に存在する酸素に加えて、熱処理雰囲気中の酸素
が金属酸化膜を透過してシリコン基板が酸化され、同様
にシリコン酸化膜が形成される。
【０００９】この界面に形成されたシリコン酸化膜は１
ｎｍ以下という非常に薄膜ながら、約４を示す比誘電率
は他の金属酸化膜に比べて小さく、シリコン酸化膜と金
属酸化膜の直列接合となるゲート絶縁膜容量は、全体と
して低下し、実効的なゲート絶縁膜膜厚が厚くなるとい
う課題を有していた。
ｎｍ以下という非常に薄膜ながら、約４を示す比誘電率
は他の金属酸化膜に比べて小さく、シリコン酸化膜と金
属酸化膜の直列接合となるゲート絶縁膜容量は、全体と
して低下し、実効的なゲート絶縁膜膜厚が厚くなるとい
う課題を有していた。
【００１０】本発明では、上記の点に鑑み、大きな容量
値と小さなリーク電流を有する金属酸化膜を用いたゲー
ト絶縁膜を有する半導体装置の製造方法を提供すること
を目的とする。
値と小さなリーク電流を有する金属酸化膜を用いたゲー
ト絶縁膜を有する半導体装置の製造方法を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】本発明に係わる半導体装
置の製造方法は、シリコン上に金属酸化膜を堆積する工
程と、金属酸化膜を熱処理する工程と、金属酸化膜上に
上部電極を堆積する工程において、金属酸化膜を熱処理
する工程は水素を含む不活性ガス中で処理することを特
徴とするものである。
置の製造方法は、シリコン上に金属酸化膜を堆積する工
程と、金属酸化膜を熱処理する工程と、金属酸化膜上に
上部電極を堆積する工程において、金属酸化膜を熱処理
する工程は水素を含む不活性ガス中で処理することを特
徴とするものである。
【００１２】この方法によれば、水素を含む不活性ガス
雰囲気中で熱処理を行うために、熱処理によって単結晶
シリコンと金属酸化膜の界面に形成されるシリコン酸化
膜は、水素によって還元され除去される。同時に金属酸
化膜中の不純物や欠陥は熱処理によって除去される。
雰囲気中で熱処理を行うために、熱処理によって単結晶
シリコンと金属酸化膜の界面に形成されるシリコン酸化
膜は、水素によって還元され除去される。同時に金属酸
化膜中の不純物や欠陥は熱処理によって除去される。
【００１３】なお本発明の半導体装置の製造方法におい
て、金属酸化膜を熱処理する工程の温度は７００℃以上
であることがより好ましい。
て、金属酸化膜を熱処理する工程の温度は７００℃以上
であることがより好ましい。
【００１４】なお本発明の半導体装置の製造方法におい
て、水素を含む不活性ガスの水素含有量は４％以下であ
ることがより好ましい。
て、水素を含む不活性ガスの水素含有量は４％以下であ
ることがより好ましい。
【００１５】なお本発明の半導体装置の製造方法におい
て、不活性ガスはアルゴンであることがより好ましい。
て、不活性ガスはアルゴンであることがより好ましい。
【００１６】なお本発明の半導体装置の製造方法におい
て、金属酸化膜はジルコニウム酸化膜あるいはハフニウ
ム酸化膜であり、かつ上部電極は窒化チタン膜であるこ
とがより好ましい。
て、金属酸化膜はジルコニウム酸化膜あるいはハフニウ
ム酸化膜であり、かつ上部電極は窒化チタン膜であるこ
とがより好ましい。
【００１７】なお本発明の半導体装置の製造方法におい
て、金属酸化膜は、アルミニウム酸化膜、ジルコニウム
酸化膜、ハフニウム酸化膜、タンタル酸化膜、チタン酸
化膜のいずれか一つを含むことがより好ましい。
て、金属酸化膜は、アルミニウム酸化膜、ジルコニウム
酸化膜、ハフニウム酸化膜、タンタル酸化膜、チタン酸
化膜のいずれか一つを含むことがより好ましい。
【００１８】なお本発明の半導体装置の製造方法におい
て、上部電極は、シリコン、アルミニウム、チタン、ジ
ルコニウム、ハフニウム、タンタル、タングステン、窒
化シリコン、窒化チタン、窒化ジルコニウム、窒化ハフ
ニウム、窒化タンタル、窒化タングステンのいずれか一
つを含むことがより好ましい。
て、上部電極は、シリコン、アルミニウム、チタン、ジ
ルコニウム、ハフニウム、タンタル、タングステン、窒
化シリコン、窒化チタン、窒化ジルコニウム、窒化ハフ
ニウム、窒化タンタル、窒化タングステンのいずれか一
つを含むことがより好ましい。
【００１９】
【発明の実施の形態】本発明の実施の形態を、図面を参
照しながら説明する。図１は、本発明の実施の形態にお
けるゲート絶縁膜の製造方法の工程断面図を示すもので
ある。
照しながら説明する。図１は、本発明の実施の形態にお
けるゲート絶縁膜の製造方法の工程断面図を示すもので
ある。
【００２０】はじめに、図１（ａ）に示すように、シリ
コン１をフッ酸系溶液（例えばＨＦ、希釈フッ酸（ＤＨ
Ｆ）、緩衝フッ酸（ＢＨＦ））を用いてエッチングして
表面に形成された自然酸化膜を除去し、清浄なシリコン
表面を露出させる。
コン１をフッ酸系溶液（例えばＨＦ、希釈フッ酸（ＤＨ
Ｆ）、緩衝フッ酸（ＢＨＦ））を用いてエッチングして
表面に形成された自然酸化膜を除去し、清浄なシリコン
表面を露出させる。
【００２１】次に、図１（ｂ）に示すように、減圧ＣＶ
Ｄ法により金属酸化膜２としてジルコニウム酸化膜を堆
積させる。ジルコニウム酸化膜の膜厚は１ｎｍ以上１０
ｎｍ以下とした。
Ｄ法により金属酸化膜２としてジルコニウム酸化膜を堆
積させる。ジルコニウム酸化膜の膜厚は１ｎｍ以上１０
ｎｍ以下とした。
【００２２】ジルコニウム酸化膜の減圧ＣＶＤ堆積で
は、原料ガスとして四塩化ジルコニウムと水を同時に供
給、もしくは交互に供給することで堆積し、堆積温度は
３００℃である。この場合、堆積時にシリコン１と金属
酸化膜２の間にシリコン酸化膜が形成されても構わな
い。
は、原料ガスとして四塩化ジルコニウムと水を同時に供
給、もしくは交互に供給することで堆積し、堆積温度は
３００℃である。この場合、堆積時にシリコン１と金属
酸化膜２の間にシリコン酸化膜が形成されても構わな
い。
【００２３】また本実施形態では堆積方法としてＣＶＤ
法を例に挙げたが、スパッタ法でも構わない。金属酸化
膜２材料としてジルコニウム酸化膜を例に挙げたが、ア
ルミニウム酸化膜、ハフニウム酸化膜、タンタル酸化
膜、チタン酸化膜、もしくはいずれか一つを含む金属酸
化膜であっても構わない。
法を例に挙げたが、スパッタ法でも構わない。金属酸化
膜２材料としてジルコニウム酸化膜を例に挙げたが、ア
ルミニウム酸化膜、ハフニウム酸化膜、タンタル酸化
膜、チタン酸化膜、もしくはいずれか一つを含む金属酸
化膜であっても構わない。
【００２４】次に図１（ｃ）に示すように、金属酸化膜
２に水素を含む不活性ガスであるアルゴンガス雰囲気中
の常圧で熱処理を加え、膜質が改善された金属酸化膜２
ａを形成する。熱処理の条件は温度７００℃以上、時間
３０秒以上、水素含有アルゴン流量５ＳＬＭである。
２に水素を含む不活性ガスであるアルゴンガス雰囲気中
の常圧で熱処理を加え、膜質が改善された金属酸化膜２
ａを形成する。熱処理の条件は温度７００℃以上、時間
３０秒以上、水素含有アルゴン流量５ＳＬＭである。
【００２５】またアルゴンに対する水素の含有量は４％
以下である。水素含有量が４％より高濃度では水素は爆
発限界を越えるので、４％以下である必要がある。ま
た、熱処理温度は膜中から水が脱離する温度が５００℃
から６００℃であるので、７００℃以上である必要があ
る。
以下である。水素含有量が４％より高濃度では水素は爆
発限界を越えるので、４％以下である必要がある。ま
た、熱処理温度は膜中から水が脱離する温度が５００℃
から６００℃であるので、７００℃以上である必要があ
る。
【００２６】この熱処理によって膜質が改善された金属
酸化膜２ａの膜質は不純物や欠陥が除かれ改善されるの
みでなく、図１（ｂ）の工程で形成されたシリコン１と
金属酸化膜２の界面に形成されたシリコン酸化膜は水素
によって還元除去される。
酸化膜２ａの膜質は不純物や欠陥が除かれ改善されるの
みでなく、図１（ｂ）の工程で形成されたシリコン１と
金属酸化膜２の界面に形成されたシリコン酸化膜は水素
によって還元除去される。
【００２７】したがってシリコン酸化膜が除去されるの
で比誘電率が低下せず、かつ膜質が改善されるのでリー
ク電流を低減することができる。
で比誘電率が低下せず、かつ膜質が改善されるのでリー
ク電流を低減することができる。
【００２８】なお本実施形態では不活性ガスとしてアル
ゴンを用いたが窒素を用いてもよい。
ゴンを用いたが窒素を用いてもよい。
【００２９】最後に、図１（ｄ）に示すように、上部電
極３となる膜厚が１００ｎｍの窒化チタンをＣＶＤ法に
て堆積する。窒化チタンのＣＶＤ堆積条件は、基板温度
７００℃、塩化チタン流量２０ＳＣＣＭ、アンモニア流
量４００ＳＣＣＭ、成膜圧力４０Ｐａである。堆積方法
は、本実施形態ではＣＶＤ法を用いたが、スパッタ法も
同様に用いることが出来る。
極３となる膜厚が１００ｎｍの窒化チタンをＣＶＤ法に
て堆積する。窒化チタンのＣＶＤ堆積条件は、基板温度
７００℃、塩化チタン流量２０ＳＣＣＭ、アンモニア流
量４００ＳＣＣＭ、成膜圧力４０Ｐａである。堆積方法
は、本実施形態ではＣＶＤ法を用いたが、スパッタ法も
同様に用いることが出来る。
【００３０】上部電極３材料は、シリコン、アルミニウ
ム、チタン、ジルコニウム、ハフニウム、タンタル、タ
ングステン、窒化シリコン、窒化チタン、窒化ジルコニ
ウム、窒化ハフニウム、窒化タンタル、窒化タングステ
ンのいずれか一つを含む導電性膜を用いることが出来
る。
ム、チタン、ジルコニウム、ハフニウム、タンタル、タ
ングステン、窒化シリコン、窒化チタン、窒化ジルコニ
ウム、窒化ハフニウム、窒化タンタル、窒化タングステ
ンのいずれか一つを含む導電性膜を用いることが出来
る。
【００３１】以上、図１の工程により金属酸化膜２から
なるゲート絶縁膜と上部電極３を形成した。
なるゲート絶縁膜と上部電極３を形成した。
【００３２】なお実施形態では金属酸化膜２にジルコニ
ウム酸化膜、上部電極３にチタン窒化膜を用いた。しか
し、望ましくはジルコニウム酸化膜、あるいはハフニウ
ム酸化膜と窒化チタン膜の組み合わせがよい。これは、
ジルコニウム酸化膜あるいはハフニウム酸化膜とチタン
窒化膜の組み合わせを選択した場合、界面で相互拡散が
生じても形成される界面層はチタン酸化膜であり、この
チタン酸化膜は比誘電率が大きく、ＭＯＳキャパシタの
容量値を減少させないためである。
ウム酸化膜、上部電極３にチタン窒化膜を用いた。しか
し、望ましくはジルコニウム酸化膜、あるいはハフニウ
ム酸化膜と窒化チタン膜の組み合わせがよい。これは、
ジルコニウム酸化膜あるいはハフニウム酸化膜とチタン
窒化膜の組み合わせを選択した場合、界面で相互拡散が
生じても形成される界面層はチタン酸化膜であり、この
チタン酸化膜は比誘電率が大きく、ＭＯＳキャパシタの
容量値を減少させないためである。
【００３３】図２は、金属酸化膜２としてジルコニウム
酸化膜、上部電極３としてアルミニウムを用いたＭＯＳ
キャパシターの特性を示す。図２（ａ）はＣＶ測定であ
り縦軸に容量値、横軸に電圧を示す。また、図２（ｂ）
はＩＶ測定を示し、縦軸にリーク電流、横軸に電圧を示
す。
酸化膜、上部電極３としてアルミニウムを用いたＭＯＳ
キャパシターの特性を示す。図２（ａ）はＣＶ測定であ
り縦軸に容量値、横軸に電圧を示す。また、図２（ｂ）
はＩＶ測定を示し、縦軸にリーク電流、横軸に電圧を示
す。
【００３４】堆積後に熱処理を行わない場合４には、図
２（ａ）から容量値は大きいが、図２（ｂ）からリーク
電流値も大きいことがわかる。
２（ａ）から容量値は大きいが、図２（ｂ）からリーク
電流値も大きいことがわかる。
【００３５】堆積後に酸素雰囲気中で熱処理を行った場
合５は、図２（ｂ）から熱処理なしの場合４に比べてリ
ーク電量値は小さいが、同時に図２（ａ）から容量値も
小さくなることがわかる。
合５は、図２（ｂ）から熱処理なしの場合４に比べてリ
ーク電量値は小さいが、同時に図２（ａ）から容量値も
小さくなることがわかる。
【００３６】しかし本願発明の製造方法である水素を添
加したアルゴン雰囲気で熱処理を行った場合６には図２
（ａ）に示すように容量値は大きく、かつ図２（ｂ）に
示すようにリーク電流のみを小さくすることが出来る。
加したアルゴン雰囲気で熱処理を行った場合６には図２
（ａ）に示すように容量値は大きく、かつ図２（ｂ）に
示すようにリーク電流のみを小さくすることが出来る。
【００３７】以上のように本実施の形態によれば、不純
物と欠陥を含む金属酸化膜２を、水素を含む不活性ガス
雰囲気中で熱処理を行うことにより、シリコン１と金属
酸化膜２の界面にシリコン酸化膜を形成することなく、
金属酸化膜２の膜質を改善することができる。したがっ
て大きな容量値と小さなリーク電流値を実現することが
できる。
物と欠陥を含む金属酸化膜２を、水素を含む不活性ガス
雰囲気中で熱処理を行うことにより、シリコン１と金属
酸化膜２の界面にシリコン酸化膜を形成することなく、
金属酸化膜２の膜質を改善することができる。したがっ
て大きな容量値と小さなリーク電流値を実現することが
できる。
【００３８】
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、シリコンと金属酸化膜の界面にシリコ
ン酸化膜を形成することなく、金属酸化膜の膜質を改善
することができる。したがって大きな容量値と小さなリ
ーク電流値を実現することができる。
造方法によれば、シリコンと金属酸化膜の界面にシリコ
ン酸化膜を形成することなく、金属酸化膜の膜質を改善
することができる。したがって大きな容量値と小さなリ
ーク電流値を実現することができる。
【図１】本発明の実施形態の半導体装置の製造方法を示
す工程断面図
す工程断面図
【図２】本発明の実施の形態により作製したＭＯＳキャ
パシターの電気的特性図
パシターの電気的特性図
１ 単結晶シリコン
２ 金属酸化膜
２ａ 改質された金属酸化膜
３ 上部電極
４ 堆積後に熱処理を行わない条件
５ 堆積後に酸素雰囲気中で熱処理を行う条件
６ 堆積後に水素を添加したアルゴン雰囲気で熱処理を
行う条件
行う条件
フロントページの続き
Ｆターム(参考） 4M104 AA01 BB01 BB02 BB13 BB14
BB29 BB30 BB32 BB33 CC05
DD37 DD43 EE03 EE14 EE16
GG09 GG10 GG14 GG19 HH20
5F058 BA11 BC03 BE03 BF02 BF12
BH02 BH05 BJ04 BJ10
5F140 AA24 BA01 BD11 BD12 BE03
BE09 BE10 BE17 BF01 BF04
BF05 BF07 BF10 BG27 BG28
Claims (7)
- 【請求項１】 シリコン上に金属酸化膜を堆積する工程
と、前記金属酸化膜を熱処理する工程と、前記金属酸化
膜上に上部電極を堆積する工程において、 前記金属酸化膜を熱処理する工程は水素を含む不活性ガ
ス中で処理することを特徴とする半導体装置の製造方
法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記金属酸化膜を熱処理する工程の処理温度は７００℃
以上であることを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１または２に記載の半導体装置の
製造方法において、 前記水素を含む不活性ガスの水素含有量は４％以下であ
ることを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３記載の半導体装置の製造方法に
おいて、 前記不活性ガスはアルゴンであることを特徴とする半導
体装置の製造方法。 - 【請求項５】 請求項１記載の半導体装置の製造方法に
おいて、 前記金属酸化膜はジルコニウム酸化膜あるいはハフニウ
ム酸化膜であり、かつ前記上部電極は窒化チタン膜であ
ることを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項１記載の半導体装置の製造方法に
おいて、 前記金属酸化膜は、アルミニウム酸化膜、ジルコニウム
酸化膜、ハフニウム酸化膜、タンタル酸化膜、チタン酸
化膜のいずれか一つであることを特徴とする半導体装置
の製造方法。 - 【請求項７】 請求項１記載の半導体装置の製造方法に
おいて、 前記上部電極はシリコン、アルミニウム、チタン、ジル
コニウム、ハフニウム、タンタル、タングステン、窒化
シリコン、窒化チタン、窒化ジルコニウム、窒化ハフニ
ウム、窒化タンタル、窒化タングステンのいずれか一つ
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001205867A JP2003023145A (ja) | 2001-07-06 | 2001-07-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001205867A JP2003023145A (ja) | 2001-07-06 | 2001-07-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003023145A true JP2003023145A (ja) | 2003-01-24 |
Family
ID=19042098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001205867A Pending JP2003023145A (ja) | 2001-07-06 | 2001-07-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003023145A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200088104A (ko) * | 2019-01-14 | 2020-07-22 | 단국대학교 천안캠퍼스 산학협력단 | 누설전류를 차단한 유전체 박막의 제조방법 |
-
2001
- 2001-07-06 JP JP2001205867A patent/JP2003023145A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200088104A (ko) * | 2019-01-14 | 2020-07-22 | 단국대학교 천안캠퍼스 산학협력단 | 누설전류를 차단한 유전체 박막의 제조방법 |
| KR102172776B1 (ko) * | 2019-01-14 | 2020-11-02 | 단국대학교 천안캠퍼스 산학협력단 | 누설전류를 차단한 유전체 박막의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4804603B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| US7465617B2 (en) | Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer | |
| JP2000188400A (ja) | 半導体デバイスを形成する方法 | |
| US6806146B1 (en) | Method for making a semiconductor device having a high-k gate dielectric | |
| JPH0629311A (ja) | 半導体装置の製法 | |
| US6171941B1 (en) | Method for fabricating capacitor of semiconductor memory device using titanium aluminum nitride as diffusion-inhibiting layer | |
| US6277736B1 (en) | Method for forming gate | |
| JP3189771B2 (ja) | 半導体装置の製造方法 | |
| JP3466174B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
| JP2003023145A (ja) | 半導体装置の製造方法 | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| US6800922B2 (en) | Semiconductor device with layer peeling resistance | |
| US8748260B2 (en) | Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits | |
| US20050272210A1 (en) | Method for manufacturing gate electrode of semiconductor device using aluminium nitride film | |
| TW469569B (en) | Method for manufacturing low-resistance polysilicon/metal gate structure | |
| JPH06232155A (ja) | 半導体装置の製造方法 | |
| JP2003258243A (ja) | 半導体装置およびその製造方法 | |
| JPH08250463A (ja) | 半導体装置の製造方法 | |
| US20020160617A1 (en) | Method of etching a dielectric layer | |
| JP4106513B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPS63272037A (ja) | 半導体基板の処理方法 | |
| JPH04208535A (ja) | 半導体装置の製造方法 |