KR19980028826A - 메모리용 플라트늄(Pt) 박막 형성방법 - Google Patents
메모리용 플라트늄(Pt) 박막 형성방법 Download PDFInfo
- Publication number
- KR19980028826A KR19980028826A KR1019960048003A KR19960048003A KR19980028826A KR 19980028826 A KR19980028826 A KR 19980028826A KR 1019960048003 A KR1019960048003 A KR 1019960048003A KR 19960048003 A KR19960048003 A KR 19960048003A KR 19980028826 A KR19980028826 A KR 19980028826A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- forming
- dielectric film
- high dielectric
- capacitor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000010409 thin film Substances 0.000 title claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 title claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 title description 59
- 229910052697 platinum Inorganic materials 0.000 title description 2
- 239000002184 metal Substances 0.000 claims abstract description 69
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000010408 film Substances 0.000 claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract 6
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- -1 oxygen ions Chemical class 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 230000003116 impacting effect Effects 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/937—Hillock prevention
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 고유전막을 이용한 반도체소자 제조방법에 관한 것으로서 Pt금속층 표면에 나타나는 힐록을 인위적으로 균일하게 형성시켜 캐패시터 형성시 유효면적을 최대화하고 절연파괴 현상을 방지하여 소자의 전기적특성을 향상시키는데 적당한 메모리용 Pt박막 형성방법을 제공하기 위한 것이다.
이를위한 본 발명의 메모리용 Pt박막 형성방법은 고유전막을 이용한 반도체소자 제조에 있어서, 반도체기판상에 Pt금속층을 형성하는 스텝과, 상기 Pt금속층의 표면에 균일한 그레인을 형성하는 스텝과, 상기 그레인이 형성된 Pt금속층의 표면에 고유전막을 형성하는 스텝을 포함하여 이루어진다.
Description
본 발명은 박막 형성방법에 관한 것으로 특히, 고유전막을 이용한 고집적 메모리소자용 하부전극에 적당하도록 한 메모리용 Pt 박막 형성방법에 관한 것이다.
일반적으로 고유전막을 이용하여 디램 캐패시터를 제조할 경우, 고유전막을
폴리실리콘상에 직접 증착하면 상기 고유전막과 실리콘(Si)이 반응하여 소자의 전기적특성을 저하시킨다.
디램 캐패시터에서 하부전극을 Pt와 같은 금속으로 하고 그 위에 고유전막을 증착하는데 캐패시터의 상부전극도 Pt를 사용하는 것이 일반적이다.
상부전극을 Pt와 같은 금속을 사용하는 것은 후공정에서 실시될 열처리중의 반응을 고려하기 위한 것이다.
이와같이 Pt를 사용하는 것은 Pt와 같은 금속이 큰 일함수를 가지며 PZT 또는 BST와 같은 고유전막과 반응성이 양호하기 때문이다.
이하, 종래의 메모리용 Pt박막 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1a 내지 1c은 종래기술에 따른 Pt박막 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와같이 반도체기판(11)상에 캐패시터의 하부전극으로 사용될 제 1 Pt금속층(12)을 형성한다.
그리고 도 1b에 도시한 바와같이 상기 제 1 Pt금속층(12)상에 BST 또는 PZT와 같은 고유전막(13)을 종착한 후 열처리 공정을 수행한다.
이어 도 1c에 도시한 바와같이 상기 고유전막(13)상에 캐패시터 상부전극으로 사용될 제 2 Pt금속층(14)을 형성한다.
이때 상기 도 1b에 도시한 바와같이 제 1 Pt금속층(12)상에 고유전막(13)을 증착하고 열처리 공정을 수행하면 상기 제 1 Pt금속층(12)과 고유전막(13)의 계면에 국부적으로 불균일적인 힐록(hilock)이 발생한다.
여기서 힐록이란 Pt금속층 형성과정이나 형성 후 열처리 과정 등에 의하여 생성된 내부응력을 해소하기 위하여 Pt원자가 이동하는 현상으로서 상기 Pt금속층 표면에 불균일한 언덕이 형성되는 것을 말한다.
이와같이 국부적으로 형성된 힐록은 전기적인 특성을 급격히 저하시키거나 낮은 전장에서 절연파괴 현상을 유발한다.
다시말해서 캐패시터의 하부전극으로 사용되는 제 1 Pt금속층(12)상에 고유전막(13)을 증착하고 열처리를 행하면 상기 제 1 Pt금속층(12)의 표면에 형성된 힐록이 상기 증착두께가 얇은 고유전막(13)을 뚫고 형성되면 후공정에서 캐패시터의 상부전극을 형성 할 경우 상기 하부전극과 상부전극이 직접 접촉되는 절연파괴 현상이 발생한다.
이와같은 종래의 Pt박막 형성방법은 다음과 같은 문제점이 있었다.
국부적으로 발생하는 힐록에 의해 누설전류가 발생되고 절연이 파괴되어 소자의 전기적특성을 저하시킨다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 힐록발생을 인위적으로 조절하여 캐패시터의 유효면적을 최대화하고 힐록에 의한 전기적 열화현상을 제거하여 소자의 전기적특성을 향상시키는데 적당한 메모리용 Pt박막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 1c는 종래기술에 따른 공정단면도
도 2a 내지 2c는 본 발명의 제 1 실시예에 따른 공정단면도
도 3a 내지 3c는 본 발명의 제 2 실시예에 따른 공정단면도
도 4a 내지 4c는 본 발명의 제 3 실시예에 따른 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : Pt금속층
23 : 고유전막 24 : 캐패시터 상부전극
43 : 반응층
상기의 목적을 달성하기 위한 본 발명의 메모리용 Pt박막 형성방법은 고유전막을 이용한 반도체소자 제조에 있어서, 반도체기판상에 Pt금속층을 형성하는 스텝과, 상기 Pt금속층의 표면에 균일한 그레인을 형성하는 스텝과, 상기 Pt금속층의 표면에 고유전막을 형성하는 스텝을 포함하여 이루어진다.
이하 본 발명의 메모리용 Pt박막 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2a 내지 2c는 본 발명의 제 1 실시예에 따른 공정단면도이다.
도 2a에 도시한 바와같이 반도체기판(21)상에 캐패시터의 하부전극으로 사용될 제 1 Pt금속층(22)을 형성한다.
이때 상기 제 1 Pt금속층(22)은 상온에서 형성한다.
이어서 도 2b에 도시한 바와같이 상기 제 1 Pt금속층(22)의 표면에서 발생할 수 있는 힐록을 억제하기 위해서 상온에서 증착된 제 1 Pt금속층(22)상에 외부에서 원자들을 충돌시켜 제 1 Pt금속층(22)내의 응력을 유도하여 인위적으로 균일한 힐록이 형성된 제 1 Pt금속층(23a)를 형성한다.
여기서 상기 외부원자들을 인위적으로 충돌시키는 방법으로서는 아르곤(Ar)플라즈마 등에 제 1 Pt금속층(22)을 노출시킨 후 상기 제 1 Pt금속층(22)에 네가티브 바이어스(Negative bias)를 인가하여 상기 아르곤(Ar)이온을 충돌시키는 방법이 있다.
또한 산소플라즈마에 노출시켜 산소이온을 충돌시키는 방법이 있다.
상기 산소플라즈마에 노출시키면 힐록을 방지할 뿐만 아니라 상기 제 1 Pt금속층(22)내의 산소함유량을 증가시켜 고유전막의 전기적특성을 향상시킨다.
그리고 상기 균일하게 힐록이 형성된 제 1 Pt금속층(22a)상에 고유전막(23)을 증착한다.
그리고 도 2c에 도시한 바와같이 상기 고유전막(23)상에 캐패시터 상부전극(24)을 형성한다.
이러한 공정을 통해 캐패시터의 하부전극의 표면에 균일한 힐록을 발생시켜 캐패시터의 유효면적을 증가시킨다.
도 3a 내지 3b는 본 발명의 메모리용 Pt박막 형성방법에 따른 제 2 실시예를 나타난 단면도이다.
본 발명의 제 2 실시예는 캐패시터 하부전극의 표면에 인위적으로 굴곡을 형성하는 것으로 에칭가스를 이용하여 캐패시터 하부전극의 표면에 굴곡(Grain)을 형성한다.
즉, 도 3a에 도시한 바와같이 반도체기판(31)상에 캐패시터의 하부전극용 Pt금속층(32)을 형성한다.
여기서 상기 Pt금속층(32)은 저온에서 형성한다.
그리고 도 3b에 도시한 바와같이 에칭가스를 이용하여 상기 Pt금속층(32)의 표면을 식각한다.
여기서 상기 Pt금속층(32)을 물리적으로 에치할 때 결정립계가 결정립내부보다 빨리 에칭되는 성질을 이용하여 Ar, C12, SF3등의 에칭가스를 이용하면 그 표면 이 균일한 그레인을 갖는 Pt금속층(32a)을 얻을 수 있다.
상기 Pt금속층(32)은 저온에서 종착한 후 유전막을 증착하기 이전에 에칭을 행하면 균일한 응력을 가할 수 있을 뿐만 아니라 충돌입자들의 에너지를 조절하여 에칭하므로서 표면에 균일한 그레인을 형성할 수 있다.
다시말해서 Pt금속층(32)을 반도체기판(31)상에 형성하면 그 물질의 특성으로 인해 표면에 미세한 그레인 바운더리(Grain boundary)를 갖는다.
이러한 그레인 바운더리를 갖는 Pt금속층(32)을 에칭하므로서 처음 Pt금속층(32)을 형성하였을 때에 비해 보다 큰 바운더리를 갖는 그레인이 형성된다.
이는 처음 미세하게 그레인이 형성된 Pt금속층(32)을 에칭하게 되면 각 그레인들간의 접촉부분(즉, 결정립계)가 상기 그레인의 볼록한 부분(즉, 결정립계 내부)에 비해 에칭속도가 빠르므로 큰 바운더리를 갖는 그레인이 형성된다.
이와같은 큰 바운더리를 갖는 그레인으로 인해 캐패시터의 유효면적을 크게 할 수 있다.
이어서, 도 3c에 도시한 바와같이 상기 그레인이 형성된 Pt금속층(32a)상에 고유전막(33)을 형성한 후 상기 고유전막(33)상에 캐패시터 상부전극(34)을 형성한다.
한편 도 4a 내지 4b는 본 발명의 메모리용 Pt박막 형성방법에 따른 제 3 실시예를 도시한 공정단면도이다.
일반적으로 두 물질을 접합하였을 경우, 물질들간의 확산은 주로 결정립계를 따라 발생한다.
본 발명에 따른 제 3 실시예는 이러한 물질들간의 확산성질을 이용한 것이다.
도 4a에 도시한 바와같이 반도체기판(41)상에 캐패시터의 하부전극으로 사용될 제 1 Pt금속층(42)을 형성한다.
이어서, 도 4b에 도시한 바와같이 상기 제 1 Pt금속층(42)상에 Ti, Ru, Ir중 어느하나를 포함하고 있는 반응층(43)을 형성한다.
이후, 산소분위기에서 열처리를 수행하면 상기 Ti, Ru, Ir 등이 제 1 Pt금속층(42)의 결성립계로 확산되어 산화되므로 고유전막내의 산소가 상기 제 1 Pt금속층(42)의 결성립계로 빠져나가는 현상을 방지한다.
따라서 그 표면에 그레인이 균일하게 형성된 제 1 Pt금속층(42a)이 형성된다.
이어서, 도 4c에 도시한 바와같이 상기 반응층(43)만을 제거한 후 그레인이 형성된 제 1 금속층(42a)상에 고유전막(44)과 캐패시터 상부전극(45)을 차례로 형성한다.
이와같이 본 발명의 제 1, 제 2, 제 3 실시예는 캐패시터의 하부전극의 표면에 균일한 힐록을 형성하거나 상기 캐패시터의 하부전극을 물리적인 방법으로 균일한 그레인을 형성한 것이다.
이상 상술한 바와같이 본 발명의 메모리용 Pt박막 형성방법은 다음과 같은 효과가 있다.
캐패시터의 하부전극으로 사용되는 Pt금속층의 표면에 균일한 힐록을 형성시키거나 균일한 그레인을 형성시켜 캐패시터의 유효면적을 증가시킨다.
그리고 절연파괴 현상을 방지하여 소자의 전기적특성을 향상시킨다.
Claims (17)
- 고유전막을 이용한 반도체소자 제조에 있어서, 반도체기판상에 Pt금속층을 형성하는 스텝과, 상기 Pt금속층의 표면에 균일한 그레인을 형성하는 스텝과, 상기 그레인이 형성된 Pt금속층의 표면에 고유전막을 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제1 항에 있어서, 상기 Pt금속층이 표면에 균일한 그레인을 형성하는 방법으로서 외부원자들을 인위적으로 충돌시키거나 또는 Pt금속층의 표면을 에칭하는 것을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제 2 항에 있어서, 상기 외부원자들을 인위적으로 충돌시키는 방법으로서 Ar 플라즈마에 상기 Pt금속층을 노출시켜 Ar이온을 충돌시키거나 또는 산소플라즈마에 노출시켜 산소이온을 충돌시키는 것을 특징으로 하는 메모리용 Pt박막 형성방법.
- 고유전막을 사용하는 캐패시터제조에 있어서, 기판상에 캐패시터 하부전극용 Pt금속층을 형성하는 스텝과, 상기 Pt금속층의 표면에 외부원자들을 충돌시킨 후 열처리하여 균일한 힐록을 발생시키는 스텝과, 상기 Pt금속층상에 고유전막을 형성하는 스텝과, 상기 고유전막상에 캐패시터 상부전극을 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제 4 항에 있어서, 상기 외부원자는 아르곤(Ar) 또는 산소이온을 사용함을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제 4 항에 있어서, 상기 고유전막은 PZT 또는 BST를 사용함을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제 4 항에 있어서, 상기 Pt금속층은 상온에서 형성함을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제 5 항에 있어서, 외부원자들의 충돌은 Ar 플라즈마에 상기 Pt금속층을 노출시켜 Ar이온을 충돌시키거나 또는 산소플라즈마에 노출시켜 산소이온을 충돌시키는 것을 특징으로 하는 메모리용 Pt박막 형성방법.
- 고유전막을 이용한 캐패시터 제조에 있어서, 반도체기판상에 캐패시터 하부전극용 Pt금속층을 형성하는 스텝과, 상기 Pt금속층을 에칭하여 그 표면에 균일한 그레인을 형성하는 스텝과, 상기 Pt금속층상에 고유전막을 형성하는 스텝과, 상기 고유전막상에 캐패시터 하부전극을 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제 9 항에 있어서, 상기 에칭에 사용되는 에칭가스는 Ar, C12, SF3중 어느하나임을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제 9 항에 있어서, 상기 Pt금속층은 저온에서 형성함을 특징으로 하는 메모리용 Pt박막 형성방법.
- 고유전막을 이용한 캐패시터 제조에 있어서, 반도체기판상에 캐패시터 하부전극용 Pt금속층을 형성하는 스텝과, 상기 Pt금속층과 반응하는 반응층을 형성한 후 열처리하는 스텝과, 상기 반응층을 제거한 후 고유전막을 형성하는 스텝과, 상기 고유전막상에 캐패시터 상부전극을 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제 12 항에 있어서, 상기 반응층은 Ti, Ru, Ir중 어느하나의 원소를 포함하는 물질임을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제 12 항에 있어서, 상기 열처리는 산소분위기에서 실시함을 특징으로 하는 메모리용 Pt박막 형성방법.
- 고유전막을 사용한 캐패시터 제조에 있어서, 반도체기판상에 캐패시터 하부전극용 Pt금속층을 형성하는 스텝과, 상기 Pt금속층상에 힐록방지층을 형성한 후 열처리하는 스텝과, 상기 힐록방지층상에 고유전막을 형성하는 스텝과, 상기 고유전막상에 캐패시터 상부전극을 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제 15 항에 있어서, 상기 Pt금속층은 저온에서 형성함을 특징으로 하는 메모리용 Pt박막 형성방법.
- 제 15 항에 있어서, 상기 힐록방지층은 실리콘 산화막 또는 실리콘 질화막을 사용함을 특징으로 하는 메모리용 Pt박막 형성방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960048003A KR100232223B1 (ko) | 1996-10-24 | 1996-10-24 | 메모리용 플라트늄 박막 형성방법 |
JP9285011A JP2955847B2 (ja) | 1996-10-24 | 1997-10-17 | 白金薄膜の形成方法及びメモリ用キャパシタの形成方法 |
US09/522,840 US6518179B1 (en) | 1996-10-24 | 2000-03-10 | Method of controlling hillock formation of platinum thin film of semiconductor memory device by ion bombardment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960048003A KR100232223B1 (ko) | 1996-10-24 | 1996-10-24 | 메모리용 플라트늄 박막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980028826A true KR19980028826A (ko) | 1998-07-15 |
KR100232223B1 KR100232223B1 (ko) | 1999-12-01 |
Family
ID=19478729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960048003A KR100232223B1 (ko) | 1996-10-24 | 1996-10-24 | 메모리용 플라트늄 박막 형성방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6518179B1 (ko) |
JP (1) | JP2955847B2 (ko) |
KR (1) | KR100232223B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100431820B1 (ko) * | 1999-12-28 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의 저장전극 형성방법 |
KR100565767B1 (ko) * | 2000-12-21 | 2006-03-29 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그의 제조 방법 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999066558A1 (fr) * | 1998-06-19 | 1999-12-23 | Hitachi, Ltd. | Dispositif a semiconducteur et son procede de production |
KR100425450B1 (ko) * | 2001-06-26 | 2004-03-30 | 삼성전자주식회사 | 금속-절연층-금속 캐패시터 제조 방법 |
US20100055045A1 (en) | 2008-02-26 | 2010-03-04 | William Gerhart | Method and system for the treatment of chronic obstructive pulmonary disease with nebulized anticholinergic administrations |
CA2716936C (en) * | 2008-02-26 | 2018-06-05 | Elevation Pharmaceuticals, Inc. | Method and system for the treatment of chronic obstructive pulmonary disease with nebulized anticholinergic administrations |
JP2009212448A (ja) * | 2008-03-06 | 2009-09-17 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JP5875752B2 (ja) * | 2010-07-26 | 2016-03-02 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4704367A (en) | 1986-04-21 | 1987-11-03 | Alvis John R | Suppression of hillock growth through multiple thermal cycles by argon implantation |
KR950000156B1 (ko) * | 1989-02-08 | 1995-01-10 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치 |
NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
JP2677168B2 (ja) * | 1993-09-17 | 1997-11-17 | 日本電気株式会社 | 半導体装置の製造方法 |
KR0174594B1 (ko) | 1994-11-26 | 1999-04-01 | 이재복 | 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자 |
JP3142457B2 (ja) * | 1995-04-25 | 2001-03-07 | 松下電子工業株式会社 | 強誘電体薄膜キャパシタの製造方法 |
US5612560A (en) * | 1995-10-31 | 1997-03-18 | Northern Telecom Limited | Electrode structure for ferroelectric capacitors for integrated circuits |
-
1996
- 1996-10-24 KR KR1019960048003A patent/KR100232223B1/ko not_active IP Right Cessation
-
1997
- 1997-10-17 JP JP9285011A patent/JP2955847B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-10 US US09/522,840 patent/US6518179B1/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100431820B1 (ko) * | 1999-12-28 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의 저장전극 형성방법 |
KR100565767B1 (ko) * | 2000-12-21 | 2006-03-29 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2955847B2 (ja) | 1999-10-04 |
KR100232223B1 (ko) | 1999-12-01 |
US6518179B1 (en) | 2003-02-11 |
JPH10135419A (ja) | 1998-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5672527A (en) | Method for fabricating an electrostatic discharge protection circuit | |
KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
KR20030044800A (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
US6831319B2 (en) | Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors | |
US4866003A (en) | Plasma vapor deposition of an improved passivation film using electron cyclotron resonance | |
US6635568B2 (en) | Refractory metal roughness reduction using high temperature anneal in hydrides or organo-silane ambients | |
KR19980028826A (ko) | 메모리용 플라트늄(Pt) 박막 형성방법 | |
US6211054B1 (en) | Method of forming a conductive line and method of forming a local interconnect | |
US7566644B2 (en) | Method for forming gate electrode of semiconductor device | |
KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
US7535047B2 (en) | Semiconductor device containing an ultra thin dielectric film or dielectric layer | |
KR0124489B1 (ko) | 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법 | |
US5872055A (en) | Method for fabricating polysilicon conducting wires | |
KR100265839B1 (ko) | 반도체 소자의 금속배선 형 성방법 | |
KR100332122B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
JPH0878411A (ja) | 半導体装置およびその製造方法 | |
KR100548598B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
KR0172843B1 (ko) | 반도체소자의 제조방법 | |
KR100239904B1 (ko) | 아날로그 반도체소자의 전극구조 및 그 제조방법 | |
JPH11176959A (ja) | 半導体装置の製造方法 | |
KR100405452B1 (ko) | 반도체 소자 및 그의 제조방법 | |
JP2005517285A (ja) | 薄い酸化物ライナーを含む半導体デバイスおよびその製造方法 | |
KR19990058295A (ko) | 모스형 반도체 소자의 폴리실리콘 전극 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070827 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |