JPH05326511A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH05326511A JPH05326511A JP12500392A JP12500392A JPH05326511A JP H05326511 A JPH05326511 A JP H05326511A JP 12500392 A JP12500392 A JP 12500392A JP 12500392 A JP12500392 A JP 12500392A JP H05326511 A JPH05326511 A JP H05326511A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- layer
- tin
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体素子の配線層の形成方法に関するもの
で、特にＡｌ系配線を形成する際にその下層に形成され
るバリアメタル或いは密着層の影響でＡｌの粒径が小さ
くなったり、ばらついたりしてエレクトロマイグレーシ
ョン特性が劣化することを除去する方法を提供するもの
である。 【構成】 バリアメタル（密着層）（実施例ではＴｉＮ
層）２５を形成して、その表面をプラズマ処理でアモル
ファス化してからＡｌ系配線層２８を形成するようにし
たものである。コンタクトホール２３をＷ膜２６で埋め
込む（Ｗプラグ２７）処理として、プラズマエッチング
を行ない、そのとき同時に前記アモルファス化も行な
う。
で、特にＡｌ系配線を形成する際にその下層に形成され
るバリアメタル或いは密着層の影響でＡｌの粒径が小さ
くなったり、ばらついたりしてエレクトロマイグレーシ
ョン特性が劣化することを除去する方法を提供するもの
である。 【構成】 バリアメタル（密着層）（実施例ではＴｉＮ
層）２５を形成して、その表面をプラズマ処理でアモル
ファス化してからＡｌ系配線層２８を形成するようにし
たものである。コンタクトホール２３をＷ膜２６で埋め
込む（Ｗプラグ２７）処理として、プラズマエッチング
を行ない、そのとき同時に前記アモルファス化も行な
う。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子における
配線層の形成方法に関するものである。
配線層の形成方法に関するものである。
【０００２】
【従来の技術】従来、半導体素子の配線部分は図２で示
すように、図示しないトランジスタ等を有する半導体基
板１１の上に絶縁膜１２を設け、そこに電極を接続する
ためのコンタクトホール１３を開孔し、そこに下地のＳ
ｉ（シリコン）やＰｏｌｙ−Ｓｉ（ポリシリコン）とＡ
ｌ（アルミニウム）系合金との反応を抑えるためのバリ
アメタル１４を堆積し、その上にＡｌ系合金膜１５を堆
積し、それをフォトリソ（フォトリソグラフィ）、エッ
チングによりパターニングすることにより形成される。
すように、図示しないトランジスタ等を有する半導体基
板１１の上に絶縁膜１２を設け、そこに電極を接続する
ためのコンタクトホール１３を開孔し、そこに下地のＳ
ｉ（シリコン）やＰｏｌｙ−Ｓｉ（ポリシリコン）とＡ
ｌ（アルミニウム）系合金との反応を抑えるためのバリ
アメタル１４を堆積し、その上にＡｌ系合金膜１５を堆
積し、それをフォトリソ（フォトリソグラフィ）、エッ
チングによりパターニングすることにより形成される。
【０００３】上記バリアメタル１４は通常ＴｉＮ、Ｔｉ
Ｗ、ＭｏＳｉX 等の高融点金属を用い、バリアメタルと
しての用途のみでなく、配線のストレスマイグレーショ
ンやエレクトロマイグレーションによるＡｌの断線時に
も下地のメタルで導通をとることができるため、信頼性
を高くできる効果があるため広く用いられている。
Ｗ、ＭｏＳｉX 等の高融点金属を用い、バリアメタルと
しての用途のみでなく、配線のストレスマイグレーショ
ンやエレクトロマイグレーションによるＡｌの断線時に
も下地のメタルで導通をとることができるため、信頼性
を高くできる効果があるため広く用いられている。
【０００４】
【発明が解決しようとする課題】しかし、以上述べたよ
うなバリアメタルを用いた配線においてはＡｌが下地メ
タルの結晶性の影響をうけるため、単層Ａｌ系合金配線
に比べてアルミ粒径が小さくなったり、粒径のバラツキ
が大きくなってしまうため、通常単層のＡｌ系合金配線
において、バンブー構造が形成される配線幅において
も、バンブー構造にならないため、エレクトロマイグレ
ーション特性が逆に悪くなってしまうという問題点があ
った。バンブー構造とは、周知のようにＡｌの粒径より
配線幅が細くなったため、粒界が全て配線幅を横切るよ
うな形になったものであり、Ａｌの粒界拡散が妨げられ
るためにエレクトロマイグレーション特性が非常に良好
になる。
うなバリアメタルを用いた配線においてはＡｌが下地メ
タルの結晶性の影響をうけるため、単層Ａｌ系合金配線
に比べてアルミ粒径が小さくなったり、粒径のバラツキ
が大きくなってしまうため、通常単層のＡｌ系合金配線
において、バンブー構造が形成される配線幅において
も、バンブー構造にならないため、エレクトロマイグレ
ーション特性が逆に悪くなってしまうという問題点があ
った。バンブー構造とは、周知のようにＡｌの粒径より
配線幅が細くなったため、粒界が全て配線幅を横切るよ
うな形になったものであり、Ａｌの粒界拡散が妨げられ
るためにエレクトロマイグレーション特性が非常に良好
になる。
【０００５】この発明は、以上述べたバリアメタルを用
いた積層配線において、アルミの粒径が小さくなった
り、粒径のバラツキが大きくなるため細い配線でエレク
トロマイグレーション特性が劣化する場合があるという
問題点を除去するため、Ａｌのグレインを微細化しない
バリアメタルを形成する方法を提供することを目的とす
る。
いた積層配線において、アルミの粒径が小さくなった
り、粒径のバラツキが大きくなるため細い配線でエレク
トロマイグレーション特性が劣化する場合があるという
問題点を除去するため、Ａｌのグレインを微細化しない
バリアメタルを形成する方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】前記目的のためこの発明
は、半導体素子の配線の形成方法においてバリアメタル
形成後に、フッ素系、塩素系ガスまたはＡｒガスでバリ
アメタル表面をプラズマ処理またはプラズマエッチする
ことにより表面をアモルファス化し、その上にＡｌ系合
金を堆積することでバリアメタルの結晶性が上層のＡｌ
の結晶に与える影響をなくし、アルミの粒径を大きくす
るようにしたものである。
は、半導体素子の配線の形成方法においてバリアメタル
形成後に、フッ素系、塩素系ガスまたはＡｒガスでバリ
アメタル表面をプラズマ処理またはプラズマエッチする
ことにより表面をアモルファス化し、その上にＡｌ系合
金を堆積することでバリアメタルの結晶性が上層のＡｌ
の結晶に与える影響をなくし、アルミの粒径を大きくす
るようにしたものである。
【０００７】
【作用】前述のように本発明は、積層配線におけるバリ
アメタルの表面にプラズマ処理をほどこしてから、Ａｌ
合金を堆積するようにしたので、バリアメタル表面がア
モルファス化され、上層のＡｌ合金の結晶性に影響を与
えなくなり、Ａｌ合金の粒径を大きく、バラツキを小さ
くすることができ、従って、配線のエレクトロマイグレ
ーション耐性の向上が期待できるのである。
アメタルの表面にプラズマ処理をほどこしてから、Ａｌ
合金を堆積するようにしたので、バリアメタル表面がア
モルファス化され、上層のＡｌ合金の結晶性に影響を与
えなくなり、Ａｌ合金の粒径を大きく、バラツキを小さ
くすることができ、従って、配線のエレクトロマイグレ
ーション耐性の向上が期待できるのである。
【０００８】
【実施例】本発明の第１の実施例としては、図示しない
が以下説明する工程で行うものである。半導体基板上
に、従来同様絶縁膜（例えばＢＰＳＧ）を５０００Å堆
積し、その上にＴｉ膜を７００Å堆積し、これをＮ2 中
で８００℃、３０〜６０秒前後のアニールを行なうこと
により、ＴｉＮを形成する。これをＳＦ6 ガスを用い、
圧力１０ｍＴｏｒｒ、マイクロ波４００Ｗ、ＲＦ（Ｒａ
ｄｉｏ−ｆｒｅｑｕｅｎｃｙ）パワー２０Ｗにて１０秒
程度のプラズマエッチング処理を行ない、表面をアモル
ファス化する。このアモルファス化する処理が従来と異
なる点である。そしてその上にＡｌ系合金（例えばＡｌ
−Ｓｉ−Ｃｕ）を５０００Å堆積し、フォトリソグラフ
ィ・エッチングにより配線パターンを形成する。
が以下説明する工程で行うものである。半導体基板上
に、従来同様絶縁膜（例えばＢＰＳＧ）を５０００Å堆
積し、その上にＴｉ膜を７００Å堆積し、これをＮ2 中
で８００℃、３０〜６０秒前後のアニールを行なうこと
により、ＴｉＮを形成する。これをＳＦ6 ガスを用い、
圧力１０ｍＴｏｒｒ、マイクロ波４００Ｗ、ＲＦ（Ｒａ
ｄｉｏ−ｆｒｅｑｕｅｎｃｙ）パワー２０Ｗにて１０秒
程度のプラズマエッチング処理を行ない、表面をアモル
ファス化する。このアモルファス化する処理が従来と異
なる点である。そしてその上にＡｌ系合金（例えばＡｌ
−Ｓｉ−Ｃｕ）を５０００Å堆積し、フォトリソグラフ
ィ・エッチングにより配線パターンを形成する。
【０００９】エレクトロマイグレーションの寿命はＡｌ
の平均粒径をバーｘ、標準偏差をσとした場合、バーｘ
／σ2 に比例すると言われている（例えばＴｈｉｎ Ｓ
ｏｌｉｄ Ｆｉｌｍ，７５（１９８１）（オランダ）
Ｐ．２５３−２５９参照）。
の平均粒径をバーｘ、標準偏差をσとした場合、バーｘ
／σ2 に比例すると言われている（例えばＴｈｉｎ Ｓ
ｏｌｉｄ Ｆｉｌｍ，７５（１９８１）（オランダ）
Ｐ．２５３−２５９参照）。
【００１０】上記ＴｉＮ上に直接Ａｌ−Ｓｉ−Ｃｕを堆
積、シンターを行なった場合、バーｘ＝１．０７μｍ，
σ＝０．７３μｍとなり、バーｘ／σ2 ＝２．００とな
るが、ＴｉＮ表面をエッチング処理したものではバーｘ
＝１．２７μｍ、σ＝０．５３μｍとなり、バーｘ／σ
2 ＝４．５４と２倍以上の値を持っていることからエレ
クトロマイグレーションの向上が期待できるものであ
る。
積、シンターを行なった場合、バーｘ＝１．０７μｍ，
σ＝０．７３μｍとなり、バーｘ／σ2 ＝２．００とな
るが、ＴｉＮ表面をエッチング処理したものではバーｘ
＝１．２７μｍ、σ＝０．５３μｍとなり、バーｘ／σ
2 ＝４．５４と２倍以上の値を持っていることからエレ
クトロマイグレーションの向上が期待できるものであ
る。
【００１１】本発明の第２の実施例を図１に示し、以下
に説明する。
に説明する。
【００１２】まず、図１（ａ）に示すように、図示しな
いトランジスタ等を有する半導体基板２１上に絶縁膜２
２（例えばＢＰＳＧ）を７０００Å堆積する。
いトランジスタ等を有する半導体基板２１上に絶縁膜２
２（例えばＢＰＳＧ）を７０００Å堆積する。
【００１３】ここに、電極を接続するためのコンタクト
ホール２３を開孔する。そしてその上に、Ｔｉを５００
Åの厚さスパッタ法により堆積し、Ｎ2 ガス中で７５０
〜８００℃で３０〜９０秒のアニールを行なって、コン
タクトホール２３底部にＴｉＮ／ＴｉＳｉ2 層２４を、
また絶縁膜２２上にはＴｉＮ層２５を形成する。
ホール２３を開孔する。そしてその上に、Ｔｉを５００
Åの厚さスパッタ法により堆積し、Ｎ2 ガス中で７５０
〜８００℃で３０〜９０秒のアニールを行なって、コン
タクトホール２３底部にＴｉＮ／ＴｉＳｉ2 層２４を、
また絶縁膜２２上にはＴｉＮ層２５を形成する。
【００１４】次いで、図１（ｂ）のように、ＷＦ6 １５
０ＳＣＣＭ，ＳｉＨ4 ５０ＳＣＣＭ，Ｈ2 １５００ＳＣ
ＣＭ，３００℃にて、全面にＣＶＤ（化学的気相成長）
法によりＷ膜２６を堆積する。この際ＴｉＮ膜２５が密
着層となる。
０ＳＣＣＭ，ＳｉＨ4 ５０ＳＣＣＭ，Ｈ2 １５００ＳＣ
ＣＭ，３００℃にて、全面にＣＶＤ（化学的気相成長）
法によりＷ膜２６を堆積する。この際ＴｉＮ膜２５が密
着層となる。
【００１５】その後、図１（ｃ）のように、ＳＦ6 １０
ｍＴｏｒｒ，マイクロ波パワー４００Ｗ、ＲＦパワー２
０Ｗにてプラズマエッチング処理を行ないコンタクトホ
ール２３内のＷプラグ部２７を残すよう、Ｗ膜２６のエ
ッチバックを行なう。この際、上記ＴｉＮ膜２５の表面
をもプラズマ処理することにより、ＴｉＮ層２５の表面
を同時にアモルファス化する。
ｍＴｏｒｒ，マイクロ波パワー４００Ｗ、ＲＦパワー２
０Ｗにてプラズマエッチング処理を行ないコンタクトホ
ール２３内のＷプラグ部２７を残すよう、Ｗ膜２６のエ
ッチバックを行なう。この際、上記ＴｉＮ膜２５の表面
をもプラズマ処理することにより、ＴｉＮ層２５の表面
を同時にアモルファス化する。
【００１６】次いで、その上にスパッタ法によりＡｌ系
合金膜２８（例えばＡｌ−Ｓｉ−Ｃｕ）を５０００Å堆
積し、フォトリソグラフィ、エッチングによりパターニ
ングを行ない、Ａｌ合金／ＴｉＮ積層配線を形成する。
合金膜２８（例えばＡｌ−Ｓｉ−Ｃｕ）を５０００Å堆
積し、フォトリソグラフィ、エッチングによりパターニ
ングを行ない、Ａｌ合金／ＴｉＮ積層配線を形成する。
【００１７】この方法を用いる場合、前述のエレクトロ
マイグレーション耐性向上の効果のみではなく、密着層
に用いたＴｉＮ２５をそのまま積層配線で用いるため新
たなるＴｉＮ形成の工程が省略されるとともに、エッチ
バックでＷ膜２６を除去する工程で同時にＴｉＮ層２５
の表面のアモルファス化が可能であり、工程を短縮する
上でも大きな効果が期待できるものである。即ち、従来
は、密着層として用いたＴｉＮはＷのエッチバック時に
一旦除去してしまい、除去した上で再度バリアメタルと
してＴｉＮ等をつけている。このＴｉＮ膜の再度の形成
が不要となるのである。
マイグレーション耐性向上の効果のみではなく、密着層
に用いたＴｉＮ２５をそのまま積層配線で用いるため新
たなるＴｉＮ形成の工程が省略されるとともに、エッチ
バックでＷ膜２６を除去する工程で同時にＴｉＮ層２５
の表面のアモルファス化が可能であり、工程を短縮する
上でも大きな効果が期待できるものである。即ち、従来
は、密着層として用いたＴｉＮはＷのエッチバック時に
一旦除去してしまい、除去した上で再度バリアメタルと
してＴｉＮ等をつけている。このＴｉＮ膜の再度の形成
が不要となるのである。
【００１８】
【発明の効果】以上詳細に説明したようにこの発明によ
れば、バリアメタルの表面にプラズマ処理をほどこして
からＡｌ合金を堆積するようにしたので、バリアメタル
表面がアモルファス化され、上層のＡｌ合金の結晶性に
影響を与えることがなくなり、Ａｌ合金の粒径を大き
く、バラツキを小さくすることができる。従って、配線
のエレクトロマイグレーション耐性の向上が期待できる
のである。
れば、バリアメタルの表面にプラズマ処理をほどこして
からＡｌ合金を堆積するようにしたので、バリアメタル
表面がアモルファス化され、上層のＡｌ合金の結晶性に
影響を与えることがなくなり、Ａｌ合金の粒径を大き
く、バラツキを小さくすることができる。従って、配線
のエレクトロマイグレーション耐性の向上が期待できる
のである。
【図１】本発明の第２の実施例
【図２】従来例
２１ 基板 ２２ 絶縁膜 ２３ コンタクトホール ２４ ＴｉＮ／ＴｉＳｉ2 層 ２５ ＴｉＮ層 ２６ Ｗ層 ２７ Ｗプラグ ２８ Ａｌ合金膜
Claims (2)
- 【請求項１】 （ａ）半導体基板上に、配線層の信頼性
向上のためのバリアメタルを形成する工程、（ｂ）前記
バリアメタル表面をプラズマ処理にてアモルファス化す
る工程、（ｃ）前記処理の後、前記バリアメタルの上に
配線層を形成する工程、以上の工程を含むことを特徴と
する半導体素子の製造方法。 - 【請求項２】 （ａ）半導体基板上に絶縁膜を形成し、
該絶縁膜の所定箇所にコンタクトホールを形成する工
程、（ｂ）前記構造の上に高融点金属層を形成する工
程、（ｃ）前記コンタクトホール内を金属材で埋め込む
処理を行なうとともに、前記高融点金属の表面をアモル
ファス化する工程、（ｄ）前記処理の後、配線層を形成
する工程、以上の工程を含むことを特徴とする半導体素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12500392A JPH05326511A (ja) | 1992-05-18 | 1992-05-18 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12500392A JPH05326511A (ja) | 1992-05-18 | 1992-05-18 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326511A true JPH05326511A (ja) | 1993-12-10 |
Family
ID=14899472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12500392A Pending JPH05326511A (ja) | 1992-05-18 | 1992-05-18 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326511A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990025483A (ko) * | 1997-09-12 | 1999-04-06 | 윤종용 | 플라즈마를 이용한 금속 배선 형성 방법 |
| KR100294257B1 (ko) * | 1997-03-10 | 2001-10-24 | 로버트 에이치. 씨. 챠오 | 도전성플러그의형성방법 |
| WO2002041391A3 (en) * | 2000-11-18 | 2003-01-09 | Advanced Micro Devices Inc | Amorphized barrier layer for integrated circuit interconnects |
| KR100494320B1 (ko) * | 1997-12-30 | 2005-08-31 | 주식회사 하이닉스반도체 | 반도체소자의확산방지막형성방법 |
| US7067920B2 (en) | 2002-01-22 | 2006-06-27 | Elpida Memory, Inc. | Semiconductor device and method of fabricating the same |
| JP2019125754A (ja) * | 2018-01-19 | 2019-07-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
1992
- 1992-05-18 JP JP12500392A patent/JPH05326511A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100294257B1 (ko) * | 1997-03-10 | 2001-10-24 | 로버트 에이치. 씨. 챠오 | 도전성플러그의형성방법 |
| KR19990025483A (ko) * | 1997-09-12 | 1999-04-06 | 윤종용 | 플라즈마를 이용한 금속 배선 형성 방법 |
| KR100494320B1 (ko) * | 1997-12-30 | 2005-08-31 | 주식회사 하이닉스반도체 | 반도체소자의확산방지막형성방법 |
| WO2002041391A3 (en) * | 2000-11-18 | 2003-01-09 | Advanced Micro Devices Inc | Amorphized barrier layer for integrated circuit interconnects |
| US6583051B2 (en) | 2000-11-18 | 2003-06-24 | Advanced Micro Devices, Inc. | Method of manufacturing an amorphized barrier layer for integrated circuit interconnects |
| US7067920B2 (en) | 2002-01-22 | 2006-06-27 | Elpida Memory, Inc. | Semiconductor device and method of fabricating the same |
| JP2019125754A (ja) * | 2018-01-19 | 2019-07-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| JP2540024B2 (ja) | 金属配線のためのタングステンプラグの形成方法 | |
| US4801559A (en) | Process for forming planar wiring using polysilicon to fill gaps | |
| JP3382357B2 (ja) | 配線形成方法 | |
| JPH08232080A (ja) | 新規なタングステン溶着プロセス | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| JPH05326511A (ja) | 半導体素子の製造方法 | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JPH10209278A (ja) | 半導体装置およびその製造方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JP2000091266A (ja) | タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| JPH1022390A (ja) | 半導体装置の製造方法 | |
| JP3956118B2 (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
| JPH0629409A (ja) | 半導体装置の製造方法 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JP2000077417A (ja) | 半導体素子の配線形成方法 | |
| JPH07183250A (ja) | コンタクト形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010417 |