JPH08293581A - 強誘電体薄膜キャパシタ - Google Patents
強誘電体薄膜キャパシタInfo
- Publication number
- JPH08293581A JPH08293581A JP7099140A JP9914095A JPH08293581A JP H08293581 A JPH08293581 A JP H08293581A JP 7099140 A JP7099140 A JP 7099140A JP 9914095 A JP9914095 A JP 9914095A JP H08293581 A JPH08293581 A JP H08293581A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ferroelectric thin
- lower electrode
- platinum
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】下電極の耐酸化性が強く、しかも下電極中に強
誘電体の結晶化工程時に発生するボイドを抑制すること
ができる強誘電体薄膜キャパシタを提供する。 【構成】下電極８と、この下電極８上に結晶化された強
誘電体薄膜９と、この強誘電体薄膜９上に形成された上
電極１０とを備え、下電極８を白金を主成分とし白金族
の他の金属元素を含む白金合金薄膜としたものである。
誘電体の結晶化工程時に発生するボイドを抑制すること
ができる強誘電体薄膜キャパシタを提供する。 【構成】下電極８と、この下電極８上に結晶化された強
誘電体薄膜９と、この強誘電体薄膜９上に形成された上
電極１０とを備え、下電極８を白金を主成分とし白金族
の他の金属元素を含む白金合金薄膜としたものである。
Description
【０００１】
【産業上の利用分野】この発明は、強誘電体薄膜を容量
絶縁膜として用いた強誘電体薄膜キャパシタに関するも
のである。
絶縁膜として用いた強誘電体薄膜キャパシタに関するも
のである。
【０００２】
【従来の技術】近年、半導体デバイスにおいて、容量絶
縁膜として従来のシリコン酸化膜やシリコン窒化膜に代
わり、酸化物強誘電体薄膜を用いたデバイスの応用が注
目されている。強誘電体の特徴である高誘電率や、ヒス
テリシス特性による残留分極を利用して、大容量コンデ
ンサや不揮発性機能を有するメモリ等が実現できるから
である。
縁膜として従来のシリコン酸化膜やシリコン窒化膜に代
わり、酸化物強誘電体薄膜を用いたデバイスの応用が注
目されている。強誘電体の特徴である高誘電率や、ヒス
テリシス特性による残留分極を利用して、大容量コンデ
ンサや不揮発性機能を有するメモリ等が実現できるから
である。
【０００３】この酸化物強誘電体薄膜を用いたキャパシ
タは、下電極を形成した後、その上に酸化物強誘電体薄
膜を形成し、さらにその上に上電極を形成する。酸化物
強誘電体薄膜の成膜法としてはスパッタ法、ゾルゲル
法、ＣＶＤ法などが用いられているが、いずれの方法に
おいても堆積された直後の薄膜は強誘電性を有する結晶
にはなっておらず、結晶化するための熱処理が必要であ
る。このため、この結晶化工程は、通常酸素雰囲気中で
６００℃以上の温度で熱処理することにより行われる。
タは、下電極を形成した後、その上に酸化物強誘電体薄
膜を形成し、さらにその上に上電極を形成する。酸化物
強誘電体薄膜の成膜法としてはスパッタ法、ゾルゲル
法、ＣＶＤ法などが用いられているが、いずれの方法に
おいても堆積された直後の薄膜は強誘電性を有する結晶
にはなっておらず、結晶化するための熱処理が必要であ
る。このため、この結晶化工程は、通常酸素雰囲気中で
６００℃以上の温度で熱処理することにより行われる。
【０００４】しかし、半導体デバイスのキャパシタ電極
材料として従来広く利用されているアルミニウム薄膜や
多結晶シリコン薄膜などをキャパシタ電極として用いる
と、前記結晶化工程あるいはキャパシタ形成後のアニー
ル工程時にこれらが酸化され、結果として電極と酸化物
強誘電体薄膜との間に誘電特性の異なる別の絶縁膜が形
成されることになり、所望のキャパシタ特性が得られな
くなる。
材料として従来広く利用されているアルミニウム薄膜や
多結晶シリコン薄膜などをキャパシタ電極として用いる
と、前記結晶化工程あるいはキャパシタ形成後のアニー
ル工程時にこれらが酸化され、結果として電極と酸化物
強誘電体薄膜との間に誘電特性の異なる別の絶縁膜が形
成されることになり、所望のキャパシタ特性が得られな
くなる。
【０００５】このため、酸化物強誘電体薄膜を容量絶縁
膜として用いる強誘電体薄膜キャパシタにおいては、耐
酸化性の強い白金薄膜が広く用いられている。従来の技
術による酸化物強誘電体薄膜キャパシタの製造方法を図
２に示す工程順断面図により説明する。まず図２（ａ）
に示すようにシリコン基板１上にシリコン酸化膜２をＣ
ＶＤ法により１５０ｎｍ堆積した後、下電極として白金
薄膜３をスパッタ法により３００ｎｍ堆積する。つぎに
図２（ｂ）に示すように酸化物強誘電体薄膜４を、例え
ばスピン塗布により３００ｎｍ形成し結晶化した後、図
２（ｃ）に示すように上電極として白金薄膜５をスパッ
タ法により２００ｎｍ堆積する。
膜として用いる強誘電体薄膜キャパシタにおいては、耐
酸化性の強い白金薄膜が広く用いられている。従来の技
術による酸化物強誘電体薄膜キャパシタの製造方法を図
２に示す工程順断面図により説明する。まず図２（ａ）
に示すようにシリコン基板１上にシリコン酸化膜２をＣ
ＶＤ法により１５０ｎｍ堆積した後、下電極として白金
薄膜３をスパッタ法により３００ｎｍ堆積する。つぎに
図２（ｂ）に示すように酸化物強誘電体薄膜４を、例え
ばスピン塗布により３００ｎｍ形成し結晶化した後、図
２（ｃ）に示すように上電極として白金薄膜５をスパッ
タ法により２００ｎｍ堆積する。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の技術による強誘電体薄膜キャパシタでは、強誘電体
薄膜４の記結晶化工程後、下電極の白金薄膜３中に多数
の大きな空隙（以下これをボイドと呼ぶ）が発生し、歩
留まりの低下や信頼性の低下の原因となっている。ボイ
ドは酸化物強誘電体薄膜４が結晶化する工程において下
電極の白金薄膜３が強いストレスを受けることが原因で
発生する。
来の技術による強誘電体薄膜キャパシタでは、強誘電体
薄膜４の記結晶化工程後、下電極の白金薄膜３中に多数
の大きな空隙（以下これをボイドと呼ぶ）が発生し、歩
留まりの低下や信頼性の低下の原因となっている。ボイ
ドは酸化物強誘電体薄膜４が結晶化する工程において下
電極の白金薄膜３が強いストレスを受けることが原因で
発生する。
【０００７】したがって、この発明の目的は、下電極の
耐酸化性が強く、しかも下電極中に強誘電体の結晶化工
程時に発生するボイドを抑制することができる強誘電体
薄膜キャパシタを提供することである。
耐酸化性が強く、しかも下電極中に強誘電体の結晶化工
程時に発生するボイドを抑制することができる強誘電体
薄膜キャパシタを提供することである。
【０００８】
【課題を解決するための手段】請求項１の強誘電体薄膜
キャパシタは、下電極と、この下電極上に結晶化された
強誘電体薄膜と、この強誘電体薄膜上に形成された上電
極とを備え、下電極が白金を主成分とし白金族の他の金
属元素を含む白金合金薄膜であることを特徴とするもの
である。
キャパシタは、下電極と、この下電極上に結晶化された
強誘電体薄膜と、この強誘電体薄膜上に形成された上電
極とを備え、下電極が白金を主成分とし白金族の他の金
属元素を含む白金合金薄膜であることを特徴とするもの
である。
【０００９】
【作用】請求項１の強誘電体薄膜キャパシタによれば、
下電極が白金合金薄膜であるため、耐酸化性が強いとと
もに、下電極が白金のみの場合と比べて抗ストレス性を
強めることができるので、結晶化工程時に問題になる下
電極中のボイドの発生を防ぐことができる。特に白金よ
り高融点であるロジウムあるいはイリジウムとの合金は
抗ストレス性が強い。したがって、ボイドのない電極に
より、高歩留まり、高信頼性の強誘電体キャパシタを提
供することができる。
下電極が白金合金薄膜であるため、耐酸化性が強いとと
もに、下電極が白金のみの場合と比べて抗ストレス性を
強めることができるので、結晶化工程時に問題になる下
電極中のボイドの発生を防ぐことができる。特に白金よ
り高融点であるロジウムあるいはイリジウムとの合金は
抗ストレス性が強い。したがって、ボイドのない電極に
より、高歩留まり、高信頼性の強誘電体キャパシタを提
供することができる。
【００１０】
【実施例】以下、この発明の一実施例について、図面を
参照しながら説明する。図１はこの発明による半導体デ
バイスにおける強誘電体薄膜キャパシタを製造工程順を
追って示した工程順断面図である。図１（ｃ）に示すよ
うに、この強誘電体薄膜キャパシタは、下電極８と、こ
の下電極８上に結晶化された強誘電体薄膜９と、この強
誘電体薄膜９上に形成された白金薄膜を実施例とする上
電極１０とを備え、下電極８を白金を主成分とし白金族
の他の金属元素を含む白金合金薄膜としている。白金族
の他の金属元素には、パラジウム、イリジウム、ロジウ
ム、オスミウム、ルテニウムなどがあるが、実施例では
ロジウムを用いて白金ロジウム薄膜としている。６はシ
リコン基板、７はシリコン酸化膜である。
参照しながら説明する。図１はこの発明による半導体デ
バイスにおける強誘電体薄膜キャパシタを製造工程順を
追って示した工程順断面図である。図１（ｃ）に示すよ
うに、この強誘電体薄膜キャパシタは、下電極８と、こ
の下電極８上に結晶化された強誘電体薄膜９と、この強
誘電体薄膜９上に形成された白金薄膜を実施例とする上
電極１０とを備え、下電極８を白金を主成分とし白金族
の他の金属元素を含む白金合金薄膜としている。白金族
の他の金属元素には、パラジウム、イリジウム、ロジウ
ム、オスミウム、ルテニウムなどがあるが、実施例では
ロジウムを用いて白金ロジウム薄膜としている。６はシ
リコン基板、７はシリコン酸化膜である。
【００１１】この強誘電体薄膜キャパシタの製造方法
は、図１の（ａ）に示すように、ＣＭＯＳを含むシリコ
ン基板６上に層間膜としてシリコン酸化膜７をＣＶＤ法
により１５０ｎｍ堆積し、続いてシリコン酸化膜７上に
白金ロジウム薄膜を用いた下電極８をスパッタ法により
３００ｎｍ堆積する。つぎに図１の（ｂ）に示すように
強誘電体の形成に必要な結晶成分を含む溶液をスピンコ
ートにより堆積した後、８００℃の酸素雰囲気中で結晶
化させ、酸化物強誘電体薄膜９を形成する。白金ロジウ
ムは白金より高融点であるため、結晶化工程時のストレ
スに対して強く、白金ロジウム薄膜を用いた下電極８中
のボイドは抑制される。つぎに図１の（ｃ）に示すよう
に酸化物強誘電体薄膜９上に白金薄膜からなる上電極１
０をスパッタ法により２００ｎｍ堆積する。
は、図１の（ａ）に示すように、ＣＭＯＳを含むシリコ
ン基板６上に層間膜としてシリコン酸化膜７をＣＶＤ法
により１５０ｎｍ堆積し、続いてシリコン酸化膜７上に
白金ロジウム薄膜を用いた下電極８をスパッタ法により
３００ｎｍ堆積する。つぎに図１の（ｂ）に示すように
強誘電体の形成に必要な結晶成分を含む溶液をスピンコ
ートにより堆積した後、８００℃の酸素雰囲気中で結晶
化させ、酸化物強誘電体薄膜９を形成する。白金ロジウ
ムは白金より高融点であるため、結晶化工程時のストレ
スに対して強く、白金ロジウム薄膜を用いた下電極８中
のボイドは抑制される。つぎに図１の（ｃ）に示すよう
に酸化物強誘電体薄膜９上に白金薄膜からなる上電極１
０をスパッタ法により２００ｎｍ堆積する。
【００１２】以降、通常の半導体プロセスに従い、エッ
チング、層間膜形成、コンタクトホール形成、ＡＬ配線
形成等の工程を行う。この実施例によれば、下電極８が
白金合金薄膜であるため、耐酸化性が強いとともに、下
電極が白金のみの場合と比べて抗ストレス性を強めるこ
とができるので、結晶化工程時に問題になる下電極中の
ボイドの発生を防ぐことができる。
チング、層間膜形成、コンタクトホール形成、ＡＬ配線
形成等の工程を行う。この実施例によれば、下電極８が
白金合金薄膜であるため、耐酸化性が強いとともに、下
電極が白金のみの場合と比べて抗ストレス性を強めるこ
とができるので、結晶化工程時に問題になる下電極中の
ボイドの発生を防ぐことができる。
【００１３】特に白金より高融点であるロジウムあるい
はイリジウムとの合金は抗ストレス性が強い。なお、こ
の実施例では、上電極１０に白金薄膜を用いたが、白金
ロジウム薄膜等の白金合金薄膜を用いても同様の効果が
得られることは言うまでもない。
はイリジウムとの合金は抗ストレス性が強い。なお、こ
の実施例では、上電極１０に白金薄膜を用いたが、白金
ロジウム薄膜等の白金合金薄膜を用いても同様の効果が
得られることは言うまでもない。
【００１４】
【発明の効果】請求項１の強誘電体薄膜キャパシタによ
れば、下電極が白金合金薄膜であるため、耐酸化性が強
いとともに、下電極が白金のみの場合と比べて抗ストレ
ス性を強めることができるので、結晶化工程時に問題に
なる下電極中のボイドの発生を防ぐことができる。特に
白金より高融点であるロジウムあるいはイリジウムとの
合金は抗ストレス性が強い。したがって、ボイドのない
電極により、高歩留まり、高信頼性の強誘電体キャパシ
タを提供することができるという効果かある。
れば、下電極が白金合金薄膜であるため、耐酸化性が強
いとともに、下電極が白金のみの場合と比べて抗ストレ
ス性を強めることができるので、結晶化工程時に問題に
なる下電極中のボイドの発生を防ぐことができる。特に
白金より高融点であるロジウムあるいはイリジウムとの
合金は抗ストレス性が強い。したがって、ボイドのない
電極により、高歩留まり、高信頼性の強誘電体キャパシ
タを提供することができるという効果かある。
【図１】この発明の一実施例の強誘電体キャパシタを製
造工程順に示す断面図である。
造工程順に示す断面図である。
【図２】従来例の強誘電体キャパシタを製造工程順に示
す断面図である。
す断面図である。
６ シリコン基板 ７ シリコン酸化膜 ８ 下電極 ９ 強誘電体薄膜 １０ 上電極
Claims (1)
- 【請求項１】 下電極と、この下電極上に結晶化された
強誘電体薄膜と、この強誘電体薄膜上に形成された上電
極とを備え、前記下電極が白金を主成分とし白金族の他
の金属元素を含む白金合金薄膜であることを特徴とする
強誘電体薄膜キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7099140A JPH08293581A (ja) | 1995-04-25 | 1995-04-25 | 強誘電体薄膜キャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7099140A JPH08293581A (ja) | 1995-04-25 | 1995-04-25 | 強誘電体薄膜キャパシタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293581A true JPH08293581A (ja) | 1996-11-05 |
Family
ID=14239408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7099140A Pending JPH08293581A (ja) | 1995-04-25 | 1995-04-25 | 強誘電体薄膜キャパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293581A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232174B1 (en) | 1998-04-22 | 2001-05-15 | Sharp Kabushiki Kaisha | Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film |
| JP2002524872A (ja) * | 1998-09-03 | 2002-08-06 | マイクロン テクノロジー，インコーポレイティド | 拡散バリアー層及びその製造方法 |
| WO2018056100A1 (ja) * | 2016-09-26 | 2018-03-29 | 株式会社村田製作所 | 高速シリアル信号イコライザおよび高速シリアルインターフェース |
| US10361320B2 (en) | 2016-06-16 | 2019-07-23 | Sumitomo Electric Device Innovations, Inc. | Process of forming metal-insulator-metal (MIM) capacitor |
| CN114284361A (zh) * | 2021-12-29 | 2022-04-05 | 湘潭大学 | 半导体存储器、铁电场效应晶体管和铁电薄膜电容器 |
-
1995
- 1995-04-25 JP JP7099140A patent/JPH08293581A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232174B1 (en) | 1998-04-22 | 2001-05-15 | Sharp Kabushiki Kaisha | Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film |
| JP2002524872A (ja) * | 1998-09-03 | 2002-08-06 | マイクロン テクノロジー，インコーポレイティド | 拡散バリアー層及びその製造方法 |
| US10361320B2 (en) | 2016-06-16 | 2019-07-23 | Sumitomo Electric Device Innovations, Inc. | Process of forming metal-insulator-metal (MIM) capacitor |
| US11335816B2 (en) | 2016-06-16 | 2022-05-17 | Sumitomo Electric Device Innovations, Inc. | Metal-insulator-metal (MIM) capacitor |
| WO2018056100A1 (ja) * | 2016-09-26 | 2018-03-29 | 株式会社村田製作所 | 高速シリアル信号イコライザおよび高速シリアルインターフェース |
| CN114284361A (zh) * | 2021-12-29 | 2022-04-05 | 湘潭大学 | 半导体存储器、铁电场效应晶体管和铁电薄膜电容器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929475A (en) | Capacitor for integrated circuit and its fabrication method | |
| KR100356348B1 (ko) | 기산화 고 유전상수 재료로 만든 전극 | |
| US6204111B1 (en) | Fabrication method of capacitor for integrated circuit | |
| JP2000208744A (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| JPH0621391A (ja) | 強誘電体コンデンサ及びその形成方法 | |
| JP2000091539A (ja) | 半導体装置及びその製造方法 | |
| US6171941B1 (en) | Method for fabricating capacitor of semiconductor memory device using titanium aluminum nitride as diffusion-inhibiting layer | |
| JPH11297964A (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| JP2002076293A (ja) | キャパシタ及び半導体装置の製造方法 | |
| US6146963A (en) | Methods for forming ferroelectric capacitors having a bottom electrode with decreased leakage current | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| KR100658259B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JPH11177048A (ja) | 半導体素子およびその製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| US20040131762A1 (en) | Manufacturing of a high-capacitance capacitor | |
| EP1504460B1 (en) | Improved electrode for thin film capacitor devices | |
| JPH04287968A (ja) | 集積回路装置およびその製造方法 | |
| JP2004146559A (ja) | 容量素子の製造方法 | |
| JP3239852B2 (ja) | 高誘電率キャパシタ及びその製造方法 | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| JP2001501374A (ja) | 貴金属からなる層を有する半導体装置及びその製造方法 | |
| JP2006245612A (ja) | 容量素子の製造方法 | |
| JPH10214944A (ja) | 半導体装置の製造方法 | |
| JPH1168048A (ja) | 半導体装置およびその形成方法 |