CN114284361A - 半导体存储器、铁电场效应晶体管和铁电薄膜电容器 - Google Patents

半导体存储器、铁电场效应晶体管和铁电薄膜电容器 Download PDF

Info

Publication number
CN114284361A
CN114284361A CN202111634378.3A CN202111634378A CN114284361A CN 114284361 A CN114284361 A CN 114284361A CN 202111634378 A CN202111634378 A CN 202111634378A CN 114284361 A CN114284361 A CN 114284361A
Authority
CN
China
Prior art keywords
ferroelectric
layer
ferroelectric layer
interlayer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111634378.3A
Other languages
English (en)
Other versions
CN114284361B (zh
Inventor
曾斌建
谢世昌
廖敏
彭强祥
杨琼
周益春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN202111634378.3A priority Critical patent/CN114284361B/zh
Publication of CN114284361A publication Critical patent/CN114284361A/zh
Application granted granted Critical
Publication of CN114284361B publication Critical patent/CN114284361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明实施例公开了一种半导体存储器、铁电场效应晶体管和铁电薄膜电容器。其中,该铁电场效应晶体管包括:衬底、形成于所述衬底中的源极和漏极、位于所述衬底上且投影介于所述源极和漏极之间的绝缘层、以及在所述绝缘层上依次设置的第一铁电层、夹层、第二铁电层和栅极层,其中,所述夹层的导带底高于或等于所述第一和第二铁电层的导带底且两者之间的差值小于或等于0.3eV,所述夹层的价带顶低于或等于所述第一和第二铁电层的价带顶且两者之间的差值小于或等于0.3eV。本实施例,通过能带工程抑制电荷俘获,因此能够提高铁电层的抗疲劳特性,从而提高相应元件的性能。

Description

半导体存储器、铁电场效应晶体管和铁电薄膜电容器
技术领域
本发明涉及半导体存储领域,尤其涉及一种半导体存储器、铁电场效应晶体管和铁电薄膜电容器。
背景技术
铁电薄膜,是指具有铁电性且厚度在数纳米至数微米的薄膜材料,其是一类重要的功能薄膜材料;所谓“铁电性”是指在一些电介质晶体中,晶胞的结构使正负电荷中心不重合而出现电偶极矩,产生不等于零的电极化强度,使晶体具有自发极化,且电偶极矩方向可以因外电场而改变,呈现出类似于铁磁体的特点,晶体的这种性质叫铁电性。
在新型半导体存储器中,铁电薄膜因铁电性能优异且与现有集成电路制造工艺兼容和可微缩性强等特点,常被用作半导体存储器中场效应晶体管的栅介质层。在现有技术中,铁电薄膜一般采用叠层结构,例如铁电薄膜从下至上依次为第一铁电层、由氧化铝或氧化硅制成的夹层和第二铁电层。但是,在实际应用中,本申请的发明人发现:基于铁电薄膜的场效应晶体管或半导体存储器在使用一段时间之后,铁电层通常会出现比较严重的疲劳问题,即“铁电疲劳”,所谓铁电疲劳是指铁电体在多次极化反转后,可反转的极化逐渐减小的状态,从而影响场效应晶体管或半导体存储器的性能。
发明内容
本发明的主要目的在于提供一种半导体存储器、铁电场效应晶体管和铁电薄膜电容器,能够提高铁电层的抗疲劳能力,从而提高半导体存储器、场效应晶体管和电容器的性能。
为了实现上述发明目的,本发明实施例一种铁电场效应晶体管,包括:衬底、形成于所述衬底中的源极和漏极、位于所述衬底上且投影介于所述源极和漏极之间的绝缘层、以及在所述绝缘层上依次设置的第一铁电层、夹层、第二铁电层和栅极层,所述夹层的导带底高于或等于所述第一和第二铁电层的导带底且两者之间的差值小于或等于0.3eV,所述夹层的价带顶低于或等于所述第一和第二铁电层的价带顶且两者之间的差值小于或等于0.3eV。
本发明实施例还提供了一种半导体存储器,包括:多个场效应晶体管,所述场效应晶体管为上述的铁电场效应晶体管。
本发明实施例还提供了一种铁电薄膜电容器,包括:第一电极层,和在所述第一电极层上由下至上依次设置的第一铁电层、夹层、第二铁电层和第二电极层,所述夹层的导带底高于或等于所述第一和第二铁电层的导带底且两者之间的差值小于或等于0.3eV,所述夹层的价带顶小于或等于所述第一和第二铁电层的价带顶且两者之间的差值小于或等于0.3eV。
在一种实施方式中,所述夹层的材料的相对介电常数大于或等于15。
在一种实施方式中,所述夹层的材料为:氮氧化铪、氮氧化锆或铝酸镧。
在一种实施方式中,所述第一、第二铁电层和夹层的数量可以为多层,且多层的铁电层和夹层交错层叠布置。
在一种实施方式中,所述第一铁电层和第二铁电层的材料相同,且所述第一铁电层和第二铁电层的材料为:氧化铪、掺杂的氧化铪、氧化锆或者掺杂的氧化锆。
本发明实施例的有益效果:
本发明实施例的半导体存储器、铁电场效应晶体管和铁电薄膜电容器,夹层的导带底高于或等于铁电层的导带底且两者之间的差值小于或等于0.3eV,同时夹层的价带顶低于或等于铁电层的价带顶且两者之间的差值小于或等于0.3eV。因此,两层之间的势垒极小,电荷在通过夹层与铁电层时,可以降低电荷俘获现象,从而提高铁电层的抗疲劳性能,进而提高半导体存储器、场效应晶体管和电容器的性能。
附图说明
图1是本发明的铁电场效应晶体管的实施例的结构示意图;
图2是本发明的多层的叠层结构的实施例的示意图;
图3是本发明的铁电场效应晶体管的制造方法的流程示意图;
图4是本发明的铁电薄膜电容器的实施例的结构示意图;
图5是本发发明的铁电薄膜电容器的制造方法的实施例的流程示意图;
图6是以氧化铝为夹层材料时的铁电薄膜电容器的能带示意图;以及
图7是以氮氧化铪为夹层材料时的铁电薄膜电容器的能带示意图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白,以下结合附图和实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅以解释本发明,并不用于限定本发明。
在后续的描述中,使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明,其本身没有特定的意义。因此,“模块”、“部件”或“单元”可以混合地使用。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。
以下结合附图,通过实施例来对本发明进行说明。
在基于铁电场效应晶体管的半导体存储器件中,其使用叠层结构的铁电薄膜来制造场效应晶体管的栅介质层。由于在叠层结构中,夹层的材料(即夹层材料)一般为氧化铝、氧化硅等具有很大禁带宽度的电介质材料,因此夹层的带隙比铁电层的带隙大很多,导致夹层与铁电层之间存在较大势垒。由于较大势垒的存在,导致电荷在通过铁电层与夹层时,电荷在界面处积累。并且,氧化铝、氧化硅等材料的相对介电常数较小、器件工作时分压大。随着叠层结构极化反转次数的增加,氧化铝、氧化硅等夹层性能退化甚至被击穿,产生电荷陷阱;电荷陷阱缺陷的产生又进一步增强了叠层结构的电荷俘获能力,从而加剧了铁电层在极化反转的循环过程中剩余极化的退化,最终降低了铁电层的抗疲劳性能,进而导致基于该叠层结构的其他器件,如电容器、场效应晶体管和半导体存储器件性能降低。有鉴于此,本发明实施例,对夹层材料进行了改进,降低铁电层和夹层之间的势垒以及进一步选用高相对介电常数的夹层材料,如此,电荷在通过夹层与铁电层时,可以降低电荷俘获现象,从而提高铁电层的抗疲劳性能,进而提高半导体存储器、场效应晶体管和电容器的性能。
具体地,如图1所示,是本发明的铁电场效应晶体管的实施例的结构示意图。该铁电场效应晶体管可以作为半导体存储器的基本元件,从而实现基于铁电的半导体存储器,至于铁电场效应晶体管如何组装成半导体存储器对于本领域技术人员而言是熟悉的,在此不赘述。因此在下述中,主要描述铁电场效应晶体管。
如图1所示,该铁电场效应晶体管包括:衬底10、形成于衬底10中的源极11和漏极12、位于衬底10上且投影介于源极11和漏极12之间的绝缘层13、以及在绝缘层13上依次设置的叠层结构14和栅极层15。
其中,衬底10可以为半导体衬底,其材料例如为硅、锗、硅锗、砷化镓或者其他半导体材料。
其中,源极11和漏极12可以通过离子注子的方式在衬底10中形成。
其中,绝缘层13的材料例如可以为:氧化硅、氮化硅、氮氧化硅、氧化铝、氧化铪、氮氧化铪、氧化锆、氮氧化锆、氧化钛、氧化镧、氮氧硅铪和氧化锗中的一种或多种的组合。
其中,栅极层15可以为重掺杂的多晶硅,金属氮化物、金属硅化物、金属氧化物、铂、钨、铱、钛、钽、钼、和钌中的一种或多种的组合。
其中,叠层结构14自下而上包括:铁电层141、夹层142和铁电层143。
其中,铁电层141和铁电层143的材料相同。
其中,铁电层141和143的材料可以为氧化铪、掺杂的氧化铪、氧化锆或者掺杂的氧化锆。其中,向氧化铪和氧化锆中掺杂的元素可以包括如下至少一种:硅、铝、锆、镧、铈、锶、镥、钆、钪、钕、锗和氮,即可以将上述元素的一种掺至氧化铪或氧化锆中,也可以将上述元素中的多种同时掺至氧化铪或氧化锆中。
其中,铁电层141和/或143可以有多层,夹层142也可以有多层,且铁电层与夹层交错层叠;例如,在一种实施方式中,叠层结构14可以自下而上依次为:铁电层、夹层、铁电层、夹层和铁电层。例如,多层的叠层结构14可以参考图2所示,在图2中,以交错层叠的方式堆叠了多层的铁电层和夹层。
其中,夹层142的导带底高于或等于所述铁电层141、143的导带底且两者之间的差值小于或等于0.3eV,所述夹层142的价带顶低于或等于所述铁电层141、143的价带顶且两者之间的差值不小于或等于0.3eV。
另外,夹层142的材料的相对介电常数大于或等于15,在工作时,在夹层142上施加的电压将较小,铁电层141、143中能获得更大的电压,这样可以有效地降低铁电层141、143的极化反转电压,从而降低器件工作电压。并且,夹层142中施加的电压较小,能有效地降低夹层142中的电荷陷阱的产生与被击穿的风险,提高铁电层141、143在极化反转过程中的抗疲劳性能。需要说明的是,在现有技术中,由于夹层142一般采用氧化铝、氧化硅等相对介电常数较小的材料,因此将导致采用这些材料的叠层结构具有较大的极化反转电压和抗疲劳性能差等问题。
另外,夹层142的材料可以为:氮氧化铪、氮氧化锆或铝酸镧,以满足上述的带隙和相对介电常数的要求。
下面对图1中的铁电场效应晶体管的制造方法进行简单说明,以帮助实现本发明实施例。
如图3所示,是本发明的铁电场效应晶体管的制造方法的实施例的流程示意图,其包括如下步骤:
步骤S301、清洗轻掺杂浓度的p型硅组成的硅基底。
步骤S302、利用光刻工艺和刻蚀工艺定义源极、漏极窗口,通过离子注入形成源极、漏极。
其中,注入离子为P+,其注入能量为30keV和剂量为2×1015cm-2,完成后对硅基底进行掺杂退火处理,退火温度为1050℃。
步骤S303、在沟道表面通过干氧氧化形成SiO2绝缘层,SiO2绝缘层的厚度尺寸位于1~3nm之间。
步骤S304、在SiO2绝缘层上依次沉积形成第一铁电层、夹层和第二铁电层以形成叠层结构。
其中,此步骤的沉积工艺包括但不限于:化学气相沉积、原子层沉积、磁控溅射和脉冲激光沉积法。其中第一和第二铁电层的厚度尺寸位于3~20nm之间,夹层3的厚度尺寸位于0.5~3nm之间。
其中,叠层结构中第一和第二铁电层以及夹层的堆叠顺序可根据实际情况进行调整,同时铁电层的数量可以为多层,夹层的数量可以为多层,且多层铁电层和多层夹层交错层叠布置。
其中,第一铁电层和第二铁电层材料相同。
其中,铁电层的材料可以为氧化铪、掺杂的氧化铪、氧化锆或掺杂的氧化锆。
其中,夹层的材料可以为:氮氧化铪、氮氧化锆或铝酸镧。
步骤S305、在叠层结构背离硅衬底的表面形成金属电极层。
其中,此步骤中通过磁控溅射、化学气相沉积或原子层沉积法在叠层结构背离绝缘层的表面形成金属栅电极层。
其中,金属电极层的材质包括但不限于:重掺杂的多晶硅,金属氮化物、金属硅化物、金属氧化物、铂、钨、铱、钛、钽、钼、和钌中的一种或多种的组合。
步骤S306、通过光刻工艺和刻蚀工艺定义栅极窗口形成栅电极,完成后去除残余光刻胶。
步骤S307、快速退火处理,在氮气或氩气气氛中进行快速退火处理,快速退火处理温度位于400℃~600℃之间,且快速退火处理时间持续30~180s,并得到最终产品。
在上述铁电场效应晶体管中,采用了铁电层和夹层堆叠的结构,该结构同样可以用于铁电薄膜电容器中,以提高铁电薄膜电容器的抗铁电疲劳性能。
具体地,如图4所示,是本发明实施例的铁电薄膜电容器的实施例的结构示意图。该铁电薄膜电容器包括:第一电极层40,和在第一电极层40上由下至上依次设置的铁电层41、夹层42、铁电层43和第二电极层44。其中,电极层40和44的材料可以为金属氮化物、金属硅化物、金属氧化物、铂、钨、铱、钛、钽、钼、和钌中的一种或多种的组合。而关于铁电层和夹层的说明可以参考图1~3的实施例所述,在此不赘述。
另外,对图4的铁电薄膜电容器的制造方法进行简单说明,以帮助实现本发明实施例。
如图5所示,是本发明的铁电薄膜电容器的制造方法的实施例的流程示意图,其包括如下步骤:
步骤S501、形成第一电极层。
此步骤中,通过射频磁控溅射方法在清洗过的p型硅衬底上沉积氮化钛(TiN),以形成一层厚度为20-40nm的氮化钛层,作为铁电薄膜电容器的第一电极层。
步骤S502、形成第一铁电层。
此步骤中,在温度为200~300℃、压强为0.1~0.5Torr(托)的环境下,采用原子层沉积工艺在第一电极层上沉积锆掺杂氧化铪(Hf0.5Zr0.5O2,以下简称HZO),沉积厚度为10nm,以作为第一铁电层。
步骤S503、形成夹层。
此步骤中,在温度为200~300℃、压强为0.1~0.5Torr的环境下,依次通入铪源、氧源和氮源,铪源为四(二甲胺基)铪(TEMAHf),氧源为水(H2O),氮源为氨气(NH3)。采用等离子体增强原子层沉积工艺在第一铁电层上沉积氮氧化铪夹层,厚度为0.5~3nm。
步骤S504、形成第二铁电层。
此步骤中,在温度为200~300℃、压强为0.1~0.5Torr的环境下,采用原子层沉积法在夹层上沉积HZO,厚度为10nm,以作为第二铁电层。
步骤S505、形成第二电极层。
此步骤中,采用射频磁控溅射方法在第二铁电层上沉积氮化钛,以形成一层厚度为20~40nm的氮化钛层,作为上电极。
步骤S506、退火。
此步骤中,将整个器件在温度为400~600℃环境下,退火30~180s,得到铁电薄膜电容器。
以上对本发明实施例的铁电场效应晶体管和铁电薄膜电容器的结构和制备方法进行了说明。在本发明实施例中,由于对夹层结构进行了改进,因此可以提高铁电场效应晶体管和铁电薄膜电容器的性能,例如抗疲劳特性。下面结合图6和7说明本发明实施例的优势。
如图6和7所示,是以不同材料作为夹层材料时铁电薄膜电容器的能带示意图。在图6中,夹层材料为氧化铝(Al2O3),在图7中夹层材料为氮氧化铪;其中,在图6和7中铁电层均为HZO,电极层均为氮化钛(TiN)。在图6中,可见夹层和铁电层存在很大的带隙差,即Al2O3在上下方向中支出HZO的部分,该带隙差导致电荷(图中的小黑圆点)在界面处大量积累,从而导致图6的铁电薄膜电容器的抗疲劳性能差。在图7中,夹层和铁电层的带隙差极小或者不存在,电荷不会在界面处大量积累,可以降低电荷俘获现象,从而提高了图7中铁电薄膜电容器的抗疲劳性能。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端设备(可以是手机,计算机,服务器,控制器,或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种铁电场效应晶体管,包括:衬底、形成于所述衬底中的源极和漏极、位于所述衬底上且投影介于所述源极和漏极之间的绝缘层、以及在所述绝缘层上依次设置的第一铁电层、夹层、第二铁电层和栅极层,其特征在于,所述夹层的导带底高于或等于所述第一和第二铁电层的导带底且两者之间的差值小于或等于0.3eV,所述夹层的价带顶低于或等于所述第一和第二铁电层的价带顶且两者之间的差值小于或等于0.3eV。
2.如权利要求1所述的铁电场效应晶体管,其特征在于,所述夹层的材料的相对介电常数大于或等于15。
3.如权利要求1所述的铁电场效应晶体管,其特征在于,所述夹层的材料为:氮氧化铪、氮氧化锆或铝酸镧。
4.如权利要求1至3中任一项所述的铁电场效应晶体管,其特征在于,所述第一、第二铁电层和夹层的数量可以为多层,且多层的铁电层和夹层交错层叠布置。
5.如权利要求1至3中任一项所述的铁电场效应晶体管,其特征在于,所述第一铁电层和第二铁电层的材料相同,且所述第一和第二铁电层的材料为:氧化铪、掺杂的氧化铪、氧化锆或者掺杂的氧化锆。
6.一种半导体存储器,包括:多个场效应晶体管,其特征在于,所述场效应晶体管为如权利要求1至5中任一项所述的铁电场效应晶体管。
7.一种铁电薄膜电容器,包括:第一电极层,和在所述第一电极层上由下至上依次设置的第一铁电层、夹层、第二铁电层和第二电极层,其特征在于,所述夹层的导带底高于或等于所述第一和第二铁电层的导带底且两者之间的差值小于或等于0.3eV,所述夹层的价带顶低于或等于所述第一和第二铁电层的价带顶且两者之间的差值小于或等于0.3eV。
8.如权利要求7所述铁电薄膜电容器,其特征在于,所述夹层的材料的相对介电常数大于或等于15,或者,所述夹层的材料为:氮氧化铪、氮氧化锆或铝酸镧。
9.如权利要求7或8所述铁电薄膜电容器,其特征在于,所述第一和第二电极层的材料为:金属氮化物、金属硅化物、金属氧化物、铂、钨、铱、钛、钽、钼、或者钌;所述第一铁电层和第二铁电层的材料相同,且所述第一铁电层和第二铁电层的材料为:氧化铪、掺杂的氧化铪、氧化锆或者掺杂的氧化锆。
10.如权利要求7或8所述铁电薄膜电容器,其特征在于,所述第一、第二铁电层和夹层的数量可以为多层,且多层的铁电层和夹层交错层叠布置。
CN202111634378.3A 2021-12-29 2021-12-29 半导体存储器、铁电场效应晶体管和铁电薄膜电容器 Active CN114284361B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111634378.3A CN114284361B (zh) 2021-12-29 2021-12-29 半导体存储器、铁电场效应晶体管和铁电薄膜电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111634378.3A CN114284361B (zh) 2021-12-29 2021-12-29 半导体存储器、铁电场效应晶体管和铁电薄膜电容器

Publications (2)

Publication Number Publication Date
CN114284361A true CN114284361A (zh) 2022-04-05
CN114284361B CN114284361B (zh) 2023-03-24

Family

ID=80877666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111634378.3A Active CN114284361B (zh) 2021-12-29 2021-12-29 半导体存储器、铁电场效应晶体管和铁电薄膜电容器

Country Status (1)

Country Link
CN (1) CN114284361B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293581A (ja) * 1995-04-25 1996-11-05 Matsushita Electron Corp 強誘電体薄膜キャパシタ
JP2004134507A (ja) * 2002-10-09 2004-04-30 Matsushita Electric Ind Co Ltd 積層絶縁膜を備えた不揮発電界効果型トランジスタ
CN101047189A (zh) * 2007-04-12 2007-10-03 复旦大学 一种铁电电容器和铁电场效应管及其制造方法
US20180240804A1 (en) * 2017-02-23 2018-08-23 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
CN110459611A (zh) * 2019-08-19 2019-11-15 湘潭大学 一种铁电场效应晶体管及其制备方法
CN110649092A (zh) * 2019-09-18 2020-01-03 西北工业大学 二维材料异质结背栅负电容隧穿晶体管及制备方法
CN111223873A (zh) * 2020-01-16 2020-06-02 华中科技大学 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法
US20200312949A1 (en) * 2019-03-28 2020-10-01 Intel Corporation Mfm capacitor with multilayered oxides and metals and processes for forming such
CN112271255A (zh) * 2020-10-23 2021-01-26 湘潭大学 一种铁电电容器和存储单元及其制备方法
CN112349774A (zh) * 2019-08-06 2021-02-09 爱思开海力士有限公司 具有铁电感应层的铁电存储器件及其制造方法
US20210066502A1 (en) * 2019-08-27 2021-03-04 Micron Technology, Inc. Ferroelectric Transistors and Assemblies Comprising Ferroelectric Transistors
US20210375890A1 (en) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelectric memory device and method of forming the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293581A (ja) * 1995-04-25 1996-11-05 Matsushita Electron Corp 強誘電体薄膜キャパシタ
JP2004134507A (ja) * 2002-10-09 2004-04-30 Matsushita Electric Ind Co Ltd 積層絶縁膜を備えた不揮発電界効果型トランジスタ
CN101047189A (zh) * 2007-04-12 2007-10-03 复旦大学 一种铁电电容器和铁电场效应管及其制造方法
US20180240804A1 (en) * 2017-02-23 2018-08-23 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
US20200312949A1 (en) * 2019-03-28 2020-10-01 Intel Corporation Mfm capacitor with multilayered oxides and metals and processes for forming such
CN112349774A (zh) * 2019-08-06 2021-02-09 爱思开海力士有限公司 具有铁电感应层的铁电存储器件及其制造方法
US20210043654A1 (en) * 2019-08-06 2021-02-11 SK Hynix Inc. Ferroelectric memory device having ferroelectric induction layer and method of manufacturing the same
CN110459611A (zh) * 2019-08-19 2019-11-15 湘潭大学 一种铁电场效应晶体管及其制备方法
US20210066502A1 (en) * 2019-08-27 2021-03-04 Micron Technology, Inc. Ferroelectric Transistors and Assemblies Comprising Ferroelectric Transistors
CN110649092A (zh) * 2019-09-18 2020-01-03 西北工业大学 二维材料异质结背栅负电容隧穿晶体管及制备方法
CN111223873A (zh) * 2020-01-16 2020-06-02 华中科技大学 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法
US20210375890A1 (en) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelectric memory device and method of forming the same
CN112271255A (zh) * 2020-10-23 2021-01-26 湘潭大学 一种铁电电容器和存储单元及其制备方法

Also Published As

Publication number Publication date
CN114284361B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
US11342437B2 (en) Semiconductor device and method for fabricating the same
US5440157A (en) Semiconductor integrated-circuit capacitor having a carbon film electrode
US20180240804A1 (en) Ferroelectric memory device and method of manufacturing the same
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US8722484B2 (en) High-K dielectric stack and method of fabricating same
US8815695B2 (en) Methods to improve leakage for ZrO2 based high K MIM capacitor
US7564114B2 (en) Semiconductor devices and methods of manufacture thereof
US7390719B2 (en) Method of manufacturing a semiconductor device having a dual gate structure
US20060073706A1 (en) Selective etching processes of silicon nitride and indium oxide thin films for FeRAM device applications
US20080121963A1 (en) Semiconductor devices and methods of manufacture thereof
US8674479B2 (en) Method for producing MIM capacitors with high K dielectric materials and non-noble electrodes
US8581318B1 (en) Enhanced non-noble electrode layers for DRAM capacitor cell
US20080116543A1 (en) Semiconductor devices and methods of manufacture thereof
US20200006157A1 (en) Method for Patterning a Lanthanum Containing Layer
US20080164582A1 (en) Semiconductor devices and methods of manufacture thereof
KR100947064B1 (ko) 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치
CN112542460B (zh) 具有减少的边缘缺陷的铁电存储器件及其制造方法
US20070166931A1 (en) Methods of Manufacturing A Semiconductor Device for Improving the Electrical Characteristics of A Dielectric Film
US20050082593A1 (en) Capacitor, method of manufacturing the same and memory device including the same
US9318546B1 (en) Doped electrode for DRAM capacitor stack
KR102314131B1 (ko) 강유전체 커패시터 소자 및 그 제조 방법
CN114284361B (zh) 半导体存储器、铁电场效应晶体管和铁电薄膜电容器
US20230377901A1 (en) Methods for patterning substrates to adjust voltage properties
KR100772685B1 (ko) 캐패시터 형성 방법
CN115633507A (zh) 基于铁电相/反铁电相多相薄膜的铁电器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant