JP2023016793A - キャパシタ、それを含む電子装置、及びその製造方法 - Google Patents

キャパシタ、それを含む電子装置、及びその製造方法 Download PDF

Info

Publication number
JP2023016793A
JP2023016793A JP2022117303A JP2022117303A JP2023016793A JP 2023016793 A JP2023016793 A JP 2023016793A JP 2022117303 A JP2022117303 A JP 2022117303A JP 2022117303 A JP2022117303 A JP 2022117303A JP 2023016793 A JP2023016793 A JP 2023016793A
Authority
JP
Japan
Prior art keywords
layer
capacitor
thin film
dielectric
anionized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022117303A
Other languages
English (en)
Inventor
垠徹 都
Eun Cheol Do
炳勲 羅
Byunghoon Na
基榮 李
Ki Young Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2023016793A publication Critical patent/JP2023016793A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】キャパシタ、それを含む電子装置、及びその製造方法を提供する。【解決手段】第１薄膜電極層；第２薄膜電極層；第１薄膜電極層と第２薄膜電極層との間に配される誘電体層；並びに第１薄膜電極層と誘電体層との間、及び第２薄膜電極層と誘電体層との間のうち１以上に配される中間層を含み、該中間層が、該中間層と接触する電極層及び誘電体層のうち１以上と同一形態の結晶構造を有し、それらと互いに異なる組成を有し、該中間層が、第１陰イオン化層を含むか、第２陰イオン化層を含むか、あるいは第１中性層を含み、第１陰イオン化層が、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンを含み、第２陰イオン化層が、一価陽イオンを含み、第１中性層が、複数の三価陽イオンを含むキャパシタ、それを含む電子装置、及び該キャパシタの製造方法が提供される。【選択図】図１Ａ

Description

本発明は、キャパシタ、それを含む電子装置（electronic device）、及びその製造方法に関する。
多様な家庭用機器及び産業用機器に、メモリ、トランジスタのような半導体素子が使用される。家庭用機器及び産業用機器の高性能化により、半導体素子の高集積化及び微細化が進められている。
半導体素子の高集積化及び微細化により、半導体素子の大きさが低減される。例えば、キャパシタの大きさ低減により、キャパシタ容量が低減され、漏れ電流が増大するので、そのような問題を解決するために、多様な方法が提案されている。
例えば、キャパシタの電極面積を増大させるか、あるいは誘電体厚を低減させることで、キャパシタの構造を変化させたり、キャパシタ製造工程を改善させることで、キャパシタの容量を維持したりする。
しかしながら、キャパシタの電極面積を増大させたり、誘電体厚を低減させたりするというような構造的な改善、または製造工程上の改善によるキャパシタ容量維持には、限界がある。
高キャパシタ容量のために、三元系酸化物誘電体物質を使用することができる。代表的な三元系酸化物誘電体は、二価陽イオンと四価陽イオンとを含む三元系酸化物であり、二価陽イオンと四価陽イオンと酸素との組成比が１：１：３である、ペロブスカイト結晶構造の物質である。該三元系酸化物誘電体は、例えば、ＳｒＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３、ＳｒＨｆＯ３、ＳｒＺｒＯ３、ＰｂＴｉＯ３のような物質である。該三元系酸化物誘電体は、それらに限定されるものではなく、他の陽イオンを含む三元系酸化物も誘電体として使用される。しかしながら、該三元系酸化物誘電体のバンドギャップは、３ｅＶないし４ｅＶと小さいために、電極と誘電体との間の漏れ電流が大きい。
従って、電極と誘電体との間の漏れ電流の抑制が重要である。
電極と誘電体との間の漏れ電流特性を改善させるための方法としては、ショットキー障壁（Schottky barrier）を調節する方法が考慮されうる。
該ショットキー障壁は、電極の仕事関数（Φ）と、誘電体の誘電膜の電子親和度（χ）（electron affinity）との差であり、電極と誘電体とが接触すれば、それらのフェルミ準位（Fermi level）が同じになり、それにより、電極と誘電体との界面から、ショットキー障壁と呼ばれるエネルギー障壁が形成され、電荷の移動が抑制され、漏れ電流が改善される。誘電体がｎ型半導体である場合、電極の仕事関数が、誘電体の電子親和度より大きいほど、ショットキー障壁高（ＳＢＨ：Schottky barrier height）が高くなる。
誘電体と電極との高いショットキー障壁高（ＳＢＨ）を具現するために、誘電体と電極との結晶構造、格子定数が類似しており、誘電体と電極との界面の安定性が高く、電極の仕事関数が、誘電体の電子親和度より大きいという条件を満足しなければならない。誘電体と電極との高いショットキー障壁高を有するキャパシタの具現が容易ではない。
従って、従来のキャパシタに比べ、増大された誘電体と電極とのショットキー障壁高を有することにより、漏れ電流を抑制する、新たなキャパシタが要求される。
本発明が解決しようとする課題は、新たな構造を有する中間層を含むことにより、漏れ電流が抑制されるキャパシタを提供することである。
本発明が解決しようとする課題は、また、前記誘電体を含む電子装置（electronic device）を提供することである。
本発明が解決しようとする課題は、また、前記キャパシタの製造方法を提供することである。
一態様により、
第１薄膜電極層；第２薄膜電極層；前記第１薄膜電極層と前記第２薄膜電極層との間に配される誘電体層；並びに
前記第１薄膜電極層と誘電体層との間、及び前記第２薄膜電極層と前記誘電体層との間のうち１以上に配される中間層（interlayer）を含み、
前記中間層が、前記中間層と接触する電極層及び誘電体層のうち１以上と同一形態（type）の結晶構造を有し、それらと互いに異なる組成を有し、
前記中間層が、第１陰イオン化層（first anionized layer）を含むか、第２陰イオン化層（second anionized layer）を含むか、あるいは第１中性層（first neutral layer）を含み、
前記第１陰イオン化層が、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンを含み、
前記第２陰イオン化層が、一価陽イオンを含み、
前記第１中性層が、複数の三価陽イオンを含むキャパシタが提供される。
前記第１陰イオン化層が、
［Ｂ１Ｏ２］ａ－で表され、
前記Ｂ１は、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンであり、
前記ａは、１、２または３であってもよい。
前記Ｂ１は、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｍｇ、Ｂｅ、Ｂａ、Ｃａ、ＧａまたはＩｎでありうる。
前記第１陰イオン化層が、
［ＧａＯ２］－、［ＩｎＯ２］－、［ＢｅＯ２］２－、［ＭｇＯ２］２－、［ＢａＯ２］２－、［ＣａＯ２］２－、［ＬｉＯ２］３－、［ＮａＯ２］３－、［ＫＯ２］３－または［ＲｂＯ２］３－で表されてもよい。
前記中間層が、前記第１陰イオン化層を含み、
第２中性層をさらに含み、
前記第２中性層が［Ａ１Ｏ］で表され、前記Ａ１は、二価陽イオンでありうる。
前記Ａ１は、Ｓｒ、Ｃａ、Ｂａ、ＭｇまたはＢｅであることができる。
前記第２中性層が、［ＳｒＯ］、［ＣａＯ］、［ＢａＯ］、［ＭｇＯ］または［ＢｅＯ］で表されてもよい。
前記中間層が、第１陰イオン化層及び第２中性層を含み、
前記第１陰イオン化層と前記第２中性層とが相互に積層され、
前記第１陰イオン化層と前記第２中性層とが互いに異なる金属を含むことができる。
前記中間層が、下記化学式１で表され、ペロブスカイト型結晶構造を有する金属酸化物を含んでもよい：
［化学式１］
［Ａ１Ｂ１Ｏｘ］
前記化学式１で、
Ａ１は、二価陽イオンであり、
Ｂ１は、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンであり、
２．５＜ｘ≦３．０である。
前記中間層が、
［ＳｒＧａＯｘ］、［ＣａＧａＯｘ］、［ＢａＧａＯｘ］、［ＰｂＧａＯｘ］、
［ＳｒＩｎＯｘ］、［ＣａＩｎＯｘ］、［ＢａＩｎＯｘ］、［ＰｂＩｎＯｘ］、
［ＳｒＢｅＯｘ］、［ＣａＢｅＯｘ］、［ＢａＢｅＯｘ］、［ＰｂＢｅＯｘ］、
［ＳｒＭｇＯｘ］、［ＣａＭｇＯｘ］、［ＢａＭｇＯｘ］、［ＰｂＭｇＯｘ］、
［ＳｒＢａＯｘ］、［ＣａＢａＯｘ］、［ＰＢＢａＯｘ］、
［ＳｒＣａＯｘ］、［ＢａＣａＯｘ］、［ＰｂＣａＯｘ］、
［ＳｒＬｉＯｘ］、［ＣａＬｉＯｘ］、［ＢａＬｉＯｘ］、［ＰｂＬｉＯｘ］、
［ＳｒＮａＯｘ］、［ＣａＮａＯｘ］、［ＢａＮａＯｘ］、［ＰｂＮａＯｘ］
［ＳｒＫＯｘ］、［ＣａＫＯｘ］、［ＢａＫＯｘ］、［ＰｂＫＯｘ］、
［ＳｒＲｂＯｘ］、［ＣａＲｂＯｘ］、［ＢａＲｂＯｘ］または［ＰｂＲｂＯｘ］のうちから選択された金属酸化物を含み、
２．５＜ｘ≦３．０であってもよい。
前記第２陰イオン化層が、
［Ａ２Ｏ］－で表され、前記Ａ２は、一価陽イオンでありうる。
前記Ａ２は、Ｌｉ、Ｎａ、Ｋ、ＲｂまたはＣｓであってもよい。
前記第２陰イオン化層が、
［ＬｉＯ］－、［ＮａＯ］－、［ＫＯ］－または［ＲｂＯ］－で表されてもよい。
前記中間層が、前記第２陰イオン化層を含み、
第３中性層をさらに含み、
前記第３中性層が［Ｂ２Ｏ２］で表され、前記Ｂ２は、四価陽イオンでありうる。
前記Ｂ２は、Ｔｉ、ＨｆまたはＺｒであってもよい。
前記第３中性層が、
［ＴｉＯ２］、［ＺｒＯ２］または［ＨｆＯ２］で表されてもよい。
前記中間層が、下記化学式２で表され、ペロブスカイト型結晶構造を有する金属酸化物を含むことができる：
［化学式２］
［Ａ２Ｂ２Ｏｘ］
前記化学式１で、
Ａ２は、一価陽イオンであり、
Ｂ２は、四価陽イオンであり、
２．５≦ｘ≦３．０である。
前記中間層が、
［ＬｉＴｉＯｘ］、［ＮａＴｉＯｘ］、［ＫＴｉＯｘ］、［ＲｂＴｉＯｘ］、
［ＬｉＺｒＯｘ］、［ＮａＺｒＯｘ］、［ＫＺｒＯｘ］、［ＲｂＺｒＯｘ］、
［ＬｉＨｆＯｘ］、［ＮａＨｆＯｘ］、［ＫＨｆＯｘ］または［ＲｂＨｆＯｘ］のうちから選択された金属酸化物を含み、
２．５＜ｘ≦３．０でありうる。
前記第１中性層が下記化学式３で表され、ペロブスカイト型結晶構造を有する金属酸化物を含むことができる：
［化学式３］
［Ａ３Ｂ３Ｏ３］
前記化学式３で、
Ａ３は、三価陽イオンであり、
Ｂ３は、三価陽イオンである。
前記中間層が、
［ＳｃＡｌＯ３］、［ＹＡｌＯ３］、［ＬａＡｌＯ３］、［ＣｅＡｌＯ３］、［ＰｒＡｌＯ３］、［ＮｄＡｌＯ３］、［ＳｍＡｌＯ３］、［ＤｙＡｌＯ３］、
［ＳｃＧａＯ３］、［ＹＧａＯ３］、［ＬａＧａＯ３］、［ＣｅＧａＯ３］、［ＰｒＧａＯ３］、［ＮｄＧａＯ３］、［ＳｍＧａＯ３］、［ＤｙＧａＯ３］、
［ＳｃＩｎＯ３］、［ＹＩｎＯ３］、［ＬａＩｎＯ３］、［ＣｅＩｎＯ３］、［ＰｒＩｎＯ３］、［ＮｄＩｎＯ３］、［ＳｍＩｎＯ３］または［ＤｙＩｎＯ３］のうちから選択された金属酸化物を含んでもよい。
前記第１中性層が、
［Ａ３Ｏ］＋で表される第１陽イオン化層と、
［Ｂ３Ｏ２］－で表される第３陰イオン化層と、を含み、
前記Ａ３は、三価陽イオンであり、前記Ｂ３は、三価陽イオンであり、Ａ３とＢ３は、互いに異なる金属でありうる。
前記Ａ３は、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、ＳｍまたはＤｙであり、
前記Ｂ３は、Ａｌ、ＧａまたはＩｎでありうる。
前記中間層が、
［ＳｃＯ］＋、［ＹＯ］＋、［ＬａＯ］＋、［ＣｅＯ］＋、［ＰｒＯ］＋、［ＮｄＯ］＋、［ＳｍＯ］＋または［ＤｙＯ］＋で表される第１陽イオン化層と、
［ＡｌＯ２］－、［ＧａＯ２］－または［ＩｎＯ２］－で表される第３陰イオン化層と、を含むことができる。
前記中間層が、１単位セルないし３単位セルを含み、前記中間層の厚みは、１Åないし１５Åであり、
前記第１薄膜電極層または前記第２薄膜電極層と、前記誘電体層とのショットキー障壁高（ＳＢＨ）が、１．５ｅＶ以上であり、
前記中間層が、エピタキシャル成長によって形成されうる。
前記誘電体層が下記化学式４で表され、ペロブスカイト型結晶構造を有する誘電体を含むことができる：
［化学式４］
Ａ４Ｂ４Ｏ３
前記化学式４で、
Ａ４は、一価陽イオン、二価陽イオンまたは三価陽イオンであり、
Ｂ４は、三価陽イオン、四価陽イオンまたは五価陽イオンである。
前記誘電体層が、
ＳｒＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３、ＳｒＨｆＯ３、ＣａＨｆＯ３、ＢａＨｆＯ３、ＳｒＺｒＯ３、ＣａＺｒＯ３、ＢａＺｒＯ３、ＰｂＴｉＯ３、ＮａＮｂＯ３、ＮａＴａＯ３、ＲｂＴａＯ３、ＲｂＮｂＯ３、ＲｂＴａＯ３またはＥｕＴｉＯ３のうちから選択された誘電体を含んでもよい。
前記誘電体層の厚みが１０ｎｍないし１００ｎｍであり、
前記第１薄膜電極層及び前記第２薄膜電極層の厚みがそれぞれ１０ｎｍないし１，０００ｎｍであり、
前記第１薄膜電極層及び前記第２薄膜電極層のうち１以上がペロブスカイト型結晶構造を有することができる。
他の一態様により、
前述のところによるキャパシタを含む電子装置（electronic device）が提供される。
前記電子装置は、半導体素子であり得る。
さらに他の一態様により、
第１薄膜電極層または第２薄膜電極層を提供する段階と、
前記第１薄膜電極層または前記第２薄膜電極層の一面上に、エピタキシャル成長（epitaxial growth）によって中間層を配する段階と、
前記中間層上に誘電体層を配する段階と、
前記誘電体層上に他の薄膜電極層を配し、キャパシタを提供する段階と、を含み、
前記キャパシタが、第１薄膜電極層；第２薄膜電極層；前記第１薄膜電極層と前記第２薄膜電極層との間に配される誘電体層；並びに
前記第１薄膜電極層と誘電体層との間、及び前記第２薄膜電極層と前記誘電体層との間のうち１以上に配される中間層を含み、
前記中間層が、前記中間層と接触する電極層及び誘電体層のうち１以上と同一形態の結晶構造を有し、それらと互いに異なる組成を有し、
前記中間層が、第１陰イオン化層を含むか、第２陰イオン化層を含むか、あるいは第１中性層を含み、
前記第１陰イオン化層が、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンを含み、
前記第２陰イオン化層が、一価陽イオンを含み、
前記第１中性層が、複数の三価陽イオンを含み、
前記誘電体層が、ペロブスカイト結晶構造の三元系酸化物を含むキャパシタの製造方法が提供される。
一態様によれば、新たな構造を有する中間層を含むことにより、キャパシタの漏れ電流が低減される。
一具現例による、中間層を含むキャパシタの模式図である。 一具現例による、中間層を含むキャパシタの中間層部分の構造を拡大して示す模式図である。 一具現例による、中間層を含むキャパシタの模式図である。 一具現例による、中間層を含むキャパシタの中間層部分の構造を拡大して示す模式図である。 一具現例による、中間層を含むキャパシタの模式図である。 一具現例による、中間層を含むキャパシタの中間層部分の構造を拡大して示す模式図である。 一具現例による、中間層を含むキャパシタの中間層部分の構造を拡大して示す模式図である。 一具現例による、中間層を含むキャパシタの中間層部分の構造を拡大して示す模式図である。 一具現例によるキャパシタの模式図である。 一具現例によるキャパシタの模式図である。 一具現例によるキャパシタの模式図である。 一具現例によるキャパシタの模式図である。 一具現例による金属・絶縁体・金属キャパシタ（ＭＩＭ（metal-insulator-metal） capacitor）の構造を示した断面図である。 一具現例によるトレンチキャパシタ型ＤＲＡＭ（trench capacitor type dynamic random access memory）の構造を示した図である。 一具現例による誘電体層を有する層構造の電子装置（electronic device）であり、メモリ装置を示す断面図である。 一具現例による半導体素子を示す配置図である。 一具現例による電子装置に適用されうる装置アーキテクチャを概略的に示す概念図である。 一具現例による電子装置に適用されうる装置アーキテクチャを概略的に示す概念図である。
以下で説明される本創意的思想（present inventive concept）は、多様な変換を加えることができ、さまざまな実施例を有することができるが、特定実施例を図面に例示し、詳細に説明する。しかしながら、それらは、本創意的思想を、特定の実施形態について限定するものではなく、本創意的思想の技術範囲に含まれる全ての変換、均等物または代替物を含むものであると理解されなければならない。
以下で使用される用語は、単に、特定実施例について説明するために使用されたものであり、本創意的思想を限定する意図ではない。単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。以下において、「含む」または「有する」というような用語は、明細書上に記載された特徴、数、段階、動作、構成要素、部品、成分、材料、またはそれらの組み合わせが存在するということを示すものであり、１またはそれ以上の他の特徴、数、段階、動作、構成要素、部品、成分、材料、またはそれらの組み合わせの存在または付加の可能性を事前に排除するものではないと理解されなければならない。以下で使用される「／」は、状況により、「及び」とも解釈され、「または」とも解釈される。
図面において、さまざまな層及び領域を明確に表現するために、厚みは、拡大されたり縮小されたりして示されている。明細書全体を通じ、類似した部分については、同一図面符号を付した。明細書全体において、層、膜、領域、板のような部分が、他部分の「上」または「上部」にあるとするとき、それは、他部分の真上にある場合だけではなく、その中間に、さらに他部分がある場合も含む。明細書全体において、第１、第２のような用語は、多様な構成要素についての説明に使用されうるが、該構成要素は、該用語によって限定されるものではない。該用語は、１つの構成要素を他の構成要素から区別する目的のみに使用される。本明細書及び本図面において、実質的に同一な機能・構成を有する構成要素については、同一符号を参照することにより、重複説明を省略する。
以下において、例示的な具現例によるキャパシタ、それを含む電子装置（electronic device）、及び該キャパシタの製造方法につき、さらに詳細に説明する。
一具現例によるキャパシタは、第１薄膜電極層；第２薄膜電極層；第１薄膜電極層と第２薄膜電極層との間に配される誘電体層；並びに第１薄膜電極層と誘電体層との間、及び第２薄膜電極層と誘電体層との間のうち１以上に配される中間層（interlayer）を含み、中間層が、中間層と接触する電極層及び誘電体層のうち１以上と同一形態（type）の結晶構造を有し、それらと互いに異なる組成を有し、中間層が、第１陰イオン化層（first anionized layer）を含むか、第２陰イオン化層（second anionized layer）を含むか、あるいは第１中性層（first neutral layer）を含み、第１陰イオン化層が、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンを含み、第２陰イオン化層が、一価陽イオンを含み、第１中性層が、複数の三価陽イオンを含む。例えば、第１陰イオン化層が、一価陽イオン、二価陽イオン、または原子量４０以上の三価陽イオンを含む。
該中間層が、第１陰イオン化層を含むか、第２陰イオン化層を含むか、あるいは第１中性層を含むことにより、中間層が、隣接した薄膜電極層に遮蔽電荷（screening charge）を誘導する。そのような遮蔽電子は、薄膜電極層と誘電体層との間に、さらなる静電気的電位差（electrostatic potential difference）を誘導する。従って、該薄膜電極層と該誘電体層とのショットキー障壁高（ＳＢＨ：Schottky barrier height）がさらに増大し、結果として、中間層を含むキャパシタの漏れ電流が低減される。例えば、第１陰イオン化層及び第２陰イオン化層は、負電荷を有するので、隣接した薄膜電極層に、正電荷を有する遮蔽電荷が誘導される。例えば、第１中性層は、全体として中性であるが、該第１中性層内に、第３正電荷層及び第１負電荷層を含むことにより、それらにより、隣接した薄膜電極層に遮蔽電荷が誘導される。結果として、そのような中間層を含むキャパシタの漏れ電流が低減される。
図１Ａ及び図１Ｂを参照すれば、キャパシタは、第１薄膜電極層；第２薄膜電極層；第１薄膜電極層と第２薄膜電極層との間に配される誘電体層；並びに第１薄膜電極層と誘電体層との間、及び第２薄膜電極層と誘電体層との間のうち１以上に配される中間層を含み、中間層が、第１陰イオン化層を含む。当該第１薄膜電極層、第２薄膜電極層、誘電体層及び中間層は、例えば、ペロブスカイト型結晶構造（perovskite type crystal structure）を有することができる。該ペロブスカイト型結晶構造は、ＡＢＯ３組成を有するか、あるいはそれと類似したＡＢＯｘ（０＜ｘ≦３）組成を有しうる。ペロブスカイト構造を有する上記組成において、Ａは、１２個の酸素原子が配位される立方八面体サイト（cuboctahedral site）に配され、Ｂは、６個の酸素原子が配位される八面体サイト（octahedral site）に配されることができる。該誘電体層は、例えば、二価のＡ陽イオンと、四価のＢ陽イオンとによって構成されたペロブスカイト結晶構造の三元系酸化物（ＡＢＯ３）を含む。該誘電体層が含む三元系酸化物は、例えば、ＳｒＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３、ＳｒＨｆＯ３、ＳｒＺｒＯ３、ＰｂＴｉＯ３などである。誘電体層が含む酸化物は、それらに限定されるものではなく、他の陽イオンを含むペロブスカイト三元系酸化物も可能である。
第１陰イオン化層は、例えば、［Ｂ１Ｏ２］ａ－で表されうる。Ｂ１は、例えば、一価陽イオン、二価陽イオン、あるいは原子量２０以上または原子量４０以上の三価陽イオンでもあり、ａは、１、２または３である。キャパシタが、そのような第１陰イオン化層を含むことにより、キャパシタの漏れ電流をさらに効果的に抑制することができる。該第１陰イオン化層が含むＢ１は、例えば、ペロブスカイト構造において、６個の酸素原子が配位される八面体サイトに配されうる。
Ｂ１は、例えば、一価陽イオンを形成するアルカリ金属元素であり、Ｌｉ、Ｎａ、Ｋ、ＲｂまたはＣｓを含むものでもある。Ｂ１は、例えば、二価陽イオンを形成するアルカリ土類金属元素であり、Ｍｇ、Ｂｅ、ＢａまたはＣａを含むものでもある。Ｂ１は、例えば、三価陽イオンを形成する元素であり、周期表第１３族に属する金属元素として、ＧａまたはＩｎを含むものでもある。Ｂ１がそのような元素を有することにより、増大されたショットキー障壁高（ＳＢＨ）を効果的に誘導することができる。
Ｂ１が、原子量２０未満または原子量４０未満の三価陽イオンを形成する元素である場合には、電極または誘電体が含む対応する金属陽イオンとイオンサイズ（ionic radii）が顕著に異なることにより、中間層の構造的安定性が低下されうる。従って、原子量２０未満または原子量４０未満の三価陽イオンを含む中間層を具備したキャパシタの構造的安定性が低下されうる。
該第１陰イオン化層は、例えば、［ＧａＯ２］－、［ＩｎＯ２］－、［ＢｅＯ２］２－、［ＭｇＯ２］２－、［ＢａＯ２］２－、［ＣａＯ２］２－、［ＬｉＯ２］３－、［ＮａＯ２］３－、［ＫＯ２］３－または［ＲｂＯ２］３－で表されうる。該中間層が、そのような第１陰イオン化層を含むことにより、該中間層を含むキャパシタの漏れ電流が、さらに効果的に抑制されうる。該第１陰イオン化層は、例えば、ＨＡＡＤＦ－ＳＴＥＭ（high-angle annular dark-field-scanning transmission electron microscopy）を使用して確認することができる。
該中間層は、第１陰イオン化層以外に、第２中性層（second neutral layer）をさらに含むものでもある。すなわち、該中間層は、第１陰イオン化層及び第２中性層を含むものでもある。
該第２中性層は、例えば、［Ａ１Ｏ］で表されうる。Ａ１は、例えば、二価陽イオンでもある。Ａ１は、キャパシタを構成する誘電体物質において、１２個の酸素原子が配位される陽イオンである。例えば、ＳｒＴｉＯ３，ＳｒＨｆＯ３，ＳｒＺｒＯ３誘電体の場合、該第２中性層は、［ＳｒＯ］であり、ＣａＴｉＯ３誘電体の場合、第２中性層は、［ＣａＯ］であり、ＢａＴｉＯ３誘電体の場合、第２中性層は、［ＢａＯ］であり、ＰｂＴｉＯ３誘電体の場合、第２中性層は、［ＰｂＯ］でありうる。該第２中性層の組成は、使用された誘電体物質のＡサイト物質による。
該中間層が、第２中性層をさらに含むことにより、第１陰イオン化層の構造的安定性が向上されうる。また、中間層と、薄膜電極層及び誘電体層との構造的類似性が増大し、該中間層の全体的な構造的安定性が向上されうる。結果として、キャパシタの構造的安定性が向上されうる。該第２中性層は、例えば、ＨＡＡＤＦ－ＳＴＥＭを使用して確認することができる。
該中間層は、例えば、第１陰イオン化層及び第２中性層を含み、第１陰イオン化層と第２中性層とが相互に積層されうる。該第１陰イオン化層と該第２中性層は、基材、例えば、薄膜電極層または誘電体層の（００１）面上に、［００１］方向に沿って順次に積層されうる。該第１陰イオン化層と該第２中性層とが積層される順序は、基材、例えば、薄膜電極層または誘電体層の表面構造により、変更または選択されうる。
該中間層が含む第１陰イオン化層と第２中性層は、それぞれ互いに異なる金属を含むものでもある。該第１陰イオン化層と該第２中性層とが互いに異なる金属を含むことにより、該中間層が、例えば、ペロブスカイト型結晶構造を有しうる。
該中間層が、第１陰イオン化層及び第２中性層を含むことにより、１つの化合物を構成することができる。該中間層を形成する化合物は、バルク状態では不安定でもあるが、数ｎｍ厚を有する場合には、安定性が維持されうる。
該中間層は、例えば、下記化学式１で表され、ペロブスカイト型結晶構造を有する金属酸化物を含むものでもある：
［化学式１］
［Ａ１Ｂ１Ｏｘ］
化学式１で、
Ａ１は、二価陽イオンであり、
Ｂ１は、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンであり、
２．５＜ｘ≦３．０である。
Ｂ１は、例えば、一価陽イオン、二価陽イオン、または原子量４０以上の三価陽イオンである。
化学式１で表される金属酸化物は、バルク状態では不安定でもあるが、数ｎｍ厚を有する中間層においては、安定性が維持されうる。
該中間層は、［ＳｒＧａＯｘ］、［ＣａＧａＯｘ］、［ＢａＧａＯｘ］、［ＰｂＧａＯｘ］、［ＳｒＩｎＯｘ］、［ＣａＩｎＯｘ］、［ＢａＩｎＯｘ］、［ＰｂＩｎＯｘ］、［ＳｒＢｅＯｘ］、［ＣａＢｅＯｘ］、［ＢａＢｅＯｘ］、［ＰｂＢｅＯｘ］、［ＳｒＭｇＯｘ］、［ＣａＭｇＯｘ］、［ＢａＭｇＯｘ］、［ＰｂＭｇＯｘ］、［ＳｒＢａＯｘ］、［ＣａＢａＯｘ］、［ＰｂＢａＯｘ］、［ＳｒＣａＯｘ］、［ＢａＣａＯｘ］、［ＰｂＣａＯｘ］、［ＳｒＬｉＯｘ］、［ＣａＬｉＯｘ］、［ＢａＬｉＯｘ］、［ＰｂＬｉＯｘ］、［ＳｒＮａＯｘ］、［ＣａＮａＯｘ］、［ＢａＮａＯｘ］、［ＰｂＮａＯｘ］、［ＳｒＫＯｘ］、［ＣａＫＯｘ］、［ＢａＫＯｘ］、［ＰｂＫＯｘ］、［ＳｒＲｂＯｘ］、［ＣａＲｂＯｘ］、［ＢａＲｂＯｘ］または［ＰｂＲｂＯｘ］のうちから選択された金属酸化物を含み、そのような金属酸化物において、２．５＜ｘ≦３．０でもある。
図２Ａ及び図２Ｂを参照すれば、キャパシタは、第１薄膜電極層；第２薄膜電極層；第１薄膜電極層と第２薄膜電極層との間に配される誘電体層；並びに第１薄膜電極層と誘電体層との間、及び第２薄膜電極層と誘電体層との間のうち１以上に配される中間層を含み、中間層が、第２陰イオン化層を含む。当該第１薄膜電極層、第２薄膜電極層、誘電体層及び中間層は、例えば、ペロブスカイト型結晶構造を有しうる。該誘電体層は、例えば、二価のＡ陽イオンと、四価のＢ陽イオンとによって構成されたペロブスカイト結晶構造の三元系酸化物（ＡＢＯ３）を含む。該誘電体層が含む三元系酸化物は、例えば、ＳｒＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３、ＳｒＨｆＯ３、ＳｒＺｒＯ３、ＰｂＴｉＯ３などである。該誘電体層が含む酸化物は、それらに限定されるものではなく、他の陽イオンを含むペロブスカイト三元系酸化物も可能である。
該第２陰イオン化層は、例えば、［Ａ２Ｏ］－で表されうる。Ａ２は、例えば、一価陽イオンでもある。キャパシタがそのような第２陰イオン化層を含むことにより、該キャパシタの漏れ電流をさらに効果的に抑制することができる。該第２陰イオン化層が含むＡ２は、例えば、ペロブスカイト構造において、１２個の酸素原子が配位される立方八面体サイトに配されうる。
Ａ２は、例えば、一価陽イオンを形成するアルカリ金属元素であり、Ｌｉ、Ｎａ、Ｋ、ＲｂまたはＣｓを含むものでもある。Ａ２が、そのような元素を有することにより、増大されたショットキー障壁高（ＳＢＨ）を効果的に誘導することができる。
該第２陰イオン化層は、例えば、［ＬｉＯ］－、［ＮａＯ］－、［ＫＯ］－または［ＲｂＯ］－で表されうる。該中間層がそのような第２陰イオン化層を含むことにより、該中間層を含むキャパシタの漏れ電流がさらに効果的に抑制されうる。該第２陰イオン化層は、例えば、ＨＡＡＤＦ－ＳＴＥＭを使用して確認することができる。
該中間層は、第２陰イオン化層以外に、第３中性層（third neutral layer）をさらに含むものでもある。すなわち、該中間層は、第２陰イオン化層及び第３中性層を含むものでもある。
該第３中性層は、例えば、［Ｂ２Ｏ２］で表されうる。Ｂ２は、誘電体層物質において、６個の酸素原子が配位される陽イオンであり、Ｂ２は、例えば、四価陽イオンでもある。例えば、ＳｒＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３、ＳｒＨｆＯ３、ＳｒＺｒＯ３、ＰｂＴｉＯ３のような誘電体物質において、Ｂ２は、例えば、Ｔｉ、ＨｆまたはＺｒでもある。該第３中性層は、例えば、［ＴｉＯ２］、［ＺｒＯ２］または［ＨｆＯ２］で表されうる。
該中間層が、第３中性層をさらに含むことにより、第２陰イオン化層の構造的安定性が向上されうる。また、該中間層と、薄膜電極層及び誘電体層との構造的類似性が増大し、該中間層の全体的な構造的安定性が向上されうる。結果として、キャパシタの構造的安定性が向上されうる。該第３中性層は、例えば、ＨＡＡＤＦ－ＳＴＥＭを使用して確認することができる。
該中間層は、例えば、第２陰イオン化層及び第３中性層を含み、第２陰イオン化層と第３中性層とが相互に積層されうる。該第２陰イオン化層と該第３中性層は、基材、例えば、薄膜電極層または誘電体層の（００１）面上に、［００１］方向に沿って順次に積層されうる。該第２陰イオン化層と該第３中性層とが積層される順序は、基材、例えば、薄膜電極層または誘電体層の表面構造により、変更または選択されうる。
該中間層が含む第２陰イオン化層と第３中性層は、それぞれ互いに異なる金属を含むものでもある。該第２陰イオン化層と該第３中性層とが互いに異なる金属を含むことにより、該中間層が、例えば、ペロブスカイト型結晶構造を有しうる。
該中間層が、第２陰イオン化層及び第３中性層を含むことにより、１つの化合物を構成することができる。該中間層を形成する化合物は、バルク状態では不安定でもあるが、数ｎｍ厚を有する場合には、安定性が維持されうる。
該中間層は、例えば、下記化学式２で表され、ペロブスカイト型結晶構造を有する金属酸化物を含むものでもある：
［化学式２］
［Ａ２Ｂ２Ｏｘ］
化学式２で、
Ａ２は、一価陽イオンであり、
Ｂ２は、四価陽イオンであり、
２．５＜ｘ≦３．０である。
化学式２で表される金属酸化物は、バルク状態では不安定でもあるが、数ｎｍ厚を有する中間層においては、安定性が維持されうる。
該中間層は、例えば、［ＬｉＴｉＯｘ］、［ＮａＴｉＯｘ］、［ＫＴｉＯｘ］、［ＲｂＴｉＯｘ］、［ＬｉＺｒＯｘ］、［ＮａＺｒＯｘ］、［ＫＺｒＯｘ］、［ＲｂＺｒＯｘ］、［ＬｉＨｆＯｘ］、［ＮａＨｆＯｘ］、［ＫＨｆＯｘ］または［ＲｂＨｆＯｘ］のうちから選択された金属酸化物を含み、そのような金属酸化物において、２．５＜ｘ≦３．０でもある。
図３Ａ及び図３Ｂを参照すれば、キャパシタは、第１薄膜電極層；第２薄膜電極層；第１薄膜電極層と第２薄膜電極層との間に配される誘電体層；並びに第１薄膜電極層と誘電体層との間、及び第２薄膜電極層と誘電体層との間のうち１以上に配される中間層を含み、中間層が、第１中性層を含む。当該第１薄膜電極層、第２薄膜電極層、誘電体層及び中間層は、例えば、ペロブスカイト型結晶構造を有しうる。該誘電体層は、例えば、二価のＡ陽イオンと、四価のＢ陽イオンとによって構成されたペロブスカイト結晶構造の三元系酸化物（ＡＢＯ３）を含む。該誘電体層が含む三元系酸化物は、例えば、ＳｒＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３、ＳｒＨｆＯ３、ＳｒＺｒＯ３、ＰｂＴｉＯ３などである。該誘電体層が含む酸化物は、それらに限定されるものではなく、他の陽イオンを含むペロブスカイト三元系酸化物も可能である。
該中間層は、第１中性層でもある。該第１中性層は、例えば、下記化学式３で表され、ペロブスカイト型結晶構造を有する金属酸化物を含むものでもある：
［化学式３］
［Ａ３Ｂ３Ｏ３］
化学式３で、
Ａ３は、三価陽イオンであり、
Ｂ３は、三価陽イオンである。
Ａ３とＢ３は、例えば、互いに異なる金属である。
該第１中性層は、例えば、［ＳｃＡｌＯ３］、［ＹＡｌＯ３］、［ＬａＡｌＯ３］、［ＣｅＡｌＯ３］、［ＰｒＡｌＯ３］、［ＮｄＡｌＯ３］、［ＳｍＡｌＯ３］、［ＤｙＡｌＯ３］、［ＳｃＧａＯ３］、［ＹＧａＯ３］、［ＬａＧａＯ３］、［ＣｅＧａＯ３］、［ＰｒＧａＯ３］、［ＮｄＧａＯ３］、［ＳｍＧａＯ３］、［ＤｙＧａＯ３］、［ＳｃＩｎＯ３］、［ＹＩｎＯ３］、［ＬａＩｎＯ３］、［ＣｅＩｎＯ３］、［ＰｒＩｎＯ３］、［ＮｄＩｎＯ３］、［ＳｍＩｎＯ３］または［ＤｙＩｎＯ３］のうちから選択された金属酸化物を含むものでもある。
該第１中性層を形成する化合物は、バルク状態では不安定でもあるが、数ｎｍ厚を有する場合には、安定性が維持されうる。
第１中性層は、第１陽イオン化層（first cationized layer）と、第３陰イオン化層（third anionized layer）とを含むものでもある。該第１中性層が、第１陽イオン化層及び第３陰イオン化層を含むことにより、該第１中性層が構造的に安定しうる。また、該第１中性層を含む中間層と、薄膜電極層及び誘電体層との構造的類似性が増大し、該中間層の全体的な構造的安定性が向上されうる。結果として、キャパシタの構造的安定性が向上されうる。該第３中性層は、例えば、ＨＡＡＤＦ－ＳＴＥＭを使用して確認することができる。
該第１陽イオン化層は、［Ａ３Ｏ］＋で表されうる。Ａ３は、三価陽イオンでもある。該第１陽イオン化層が含むＡ３は、例えば、ペロブスカイト構造において、１２個の酸素原子が配位される立方八面体サイトに配されうる。Ａ３は、例えば、三価陽イオンを形成する元素周期表第３族に属する金属元素であり、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、ＳｍまたはＤｙを含むものでもある。該第１陽イオン化層は、例えば、［ＳｃＯ］＋、［ＹＯ］＋、［ＬａＯ］＋、［ＣｅＯ］＋、［ＰｒＯ］＋、［ＮｄＯ］＋、［ＳｍＯ］＋または［ＤｙＯ］＋で表されうる。
該第３陰イオン化層は、［Ｂ３Ｏ２］－で表されうる。Ｂ３は、三価陽イオンでもある。Ａ３とＢ３は、例えば、互いに異なる金属である。該第３陰イオン化層が含むＢ３は、例えば、ペロブスカイト構造において、６個の酸素原子が配位される八面体サイトに配されうる。Ｂ３は、例えば、三価陽イオンを形成する周期表第１３族に属する金属元素であり、Ａｌ、ＧａまたはＩｎを含むものでもある。該第３陰イオン化層は、例えば、［ＡｌＯ２］－、［ＧａＯ２］－または［ＩｎＯ２］－で表されうる。
該第１中性層が、第１陽イオン化層及び第３陰イオン化層を含むことにより、増大されたショットキー障壁高（ＳＢＨ）を効果的に誘導することができる。
該中間層がそのような第１中性層を含むことにより、該中間層を含むキャパシタの漏れ電流がさらに効果的に抑制されうる。該第１陽イオン化層及び該第３陰イオン化層は、例えば、ＨＡＡＤＦ－ＳＴＥＭを使用して確認することができる。
図４Ａ及び図４Ｂを参照すれば、キャパシタは、第１薄膜電極層；第２薄膜電極層；第１薄膜電極層と第２薄膜電極層との間に配される誘電体層；並びに第１薄膜電極層と誘電体層との間、及び第２薄膜電極層と誘電体層との間のうち１以上に配される中間層を含む。該中間層は、例えば、１単位セル（unit cell）ないし３単位セル、あるいは１単位セルまたは２単位セルを含むものでもある。当該第１薄膜電極層、第２薄膜電極層、誘電体層及び中間層は、例えば、ペロブスカイト型結晶構造を有しうる。該中間層が、１単位セルないし３単位セルを有することにより、中間層の構造的安定性を維持しながら、増大されたショットキー障壁高（ＳＢＨ）を有しうる。
該中間層の厚みは、例えば、１Åないし１５Å、２Åないし１２Å、または２Åないし１０Åでもある。該中間層がそのような範囲の厚みを有することにより、該中間層の構造的安定性を維持しながら、増大されたショットキー障壁高（ＳＢＨ）を有しうる。
該中間層を含むキャパシタにおいて、第１薄膜電極層または第２薄膜電極層と、誘電体層とのショットキー障壁高（ＳＢＨ）は、１．５ｅＶ以上または１．８ｅＶ以上でもある。
例えば、該中間層を含むキャパシタにおいて、第１薄膜電極層または第２薄膜電極層と、誘電体層とのショットキー障壁高（ＳＢＨ）は、１．５ｅＶないし２．５ｅＶ、または１．８ｅＶないし２．１ｅＶでもある。
該中間層は、例えば、エピタキシャル成長（epitaxial growth）によっても形成される。従って、該中間層は、薄膜電極層及び／または誘電体層と類似しているか、あるいは同一の結晶構造、類似しているか、あるいは同一の格子定数を有し、界面安定性が向上されうる。
図１Ａないし図４Ｂを参照すれば、キャパシタは、第１薄膜電極層；第２薄膜電極層；第１薄膜電極層と第２薄膜電極層との間に配される誘電体層；並びに第１薄膜電極層と誘電体層との間、及び第２薄膜電極層と誘電体層との間のうち１以上に配される中間層を含む。該誘電体層が含む誘電体は、特別に限定されるものではなく、当該技術分野において誘電体として使用されるものであるならば、いずれも可能である。該誘電体の常温（２５℃）の１ｋＨｚないし１ＭＨｚにける誘電率は、例えば、５０以上、１００以上、２５０以上または５００以上でもある。該誘電体の常温（２５℃）の１ｋＨｚないし１ＭＨｚにおける誘電率は、例えば、１００，０００以下、５０，０００以下、１０，０００以下、５，０００以下、１，０００以下または５００以下でもある。該誘電体の常温（２５℃）の１ｋＨｚないし１ＭＨｚにおける誘電率は、１００ないし１００，０００、または１００ないし１０，０００、または１００ないし１０００、または１００ないし５００でもある。
該誘電体層は、例えば、下記化学式４で表され、ペロブスカイト型結晶構造を有する誘電体を含むものでもある：
［化学式４］
Ａ４Ｂ４Ｏ３
化学式４で、
Ａ４は、一価陽イオン、二価陽イオンまたは三価陽イオンであり、
Ｂ４は、三価陽イオン、四価陽イオンまたは五価陽イオンである。
該誘電体層は、例えば、ＳｒＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３、ＳｒＨｆＯ３、ＣａＨｆＯ３、ＢａＨｆＯ３、ＳｒＺｒＯ３、ＣａＺｒＯ３、ＢａＺｒＯ３、ＰｂＴｉＯ３、ＮａＮｂＯ３、ＮａＴａＯ３、ＲｂＴａＯ３、ＲｂＮｂＯ３、ＲｂＴａＯ３またはＥｕＴｉＯ３のうちから選択された誘電体を含むものでもある。
キャパシタが含む誘電体層の厚みは、１０ｎｍよりも大きく、かつ／または１００ｎｍ未満、例えば、１０ｎｍないし１００ｎｍでもある。該誘電体層の厚みが過度に増大すれば、キャパシタの単位体積当たり容量が低下してしまう。また、該誘電体層の厚みが過度に薄ければ、界面の誘電率低下領域の比率が高くなるので、キャパシタの単位体積当たり容量が低下してしまう。
キャパシタが含む第１薄膜電極層及び／または第２薄膜電極層の厚みは、例えば、それぞれ１０ｎｍないし１，０００ｎｍ、または１０ｎｍないし１００ｎｍでもある。該薄膜電極層の厚みが過度に増大すれば、キャパシタの単位体積当たり容量が低下してしまう。また、該薄膜電極層の厚みが過度に薄く、該誘電体層の厚みが過度に薄ければ、界面の誘電率低下領域の比率が高くなるので、キャパシタの単位体積当たり容量が低下してしまう。
キャパシタが含む第１薄膜電極層及び第２薄膜電極層のうち１以上が、ペロブスカイト型結晶構造を有しうる。該薄膜電極層がペロブスカイト型結晶構造を有することにより、誘電体層との界面安定性が向上されうる。
キャパシタが、前述の中間層を含むことにより、キャパシタの容量が増大し、漏れ電流が低減される。該キャパシタの種類は、特別に限定されるものではない。該キャパシタは、例えば、メモリセルに含まれるキャパシタ素子、積層セラミックコンデンサに使用される積層型キャパシタなどである。
図５Ａは、前述の中間層（図示せず）を含むキャパシタ２０の１つの構造である。該構造においては、絶縁性基材１００と、１対の電極である第１薄膜電極１１、誘電体層１２及び第２薄膜電極１３と、を含む。第１薄膜電極１１と第２薄膜電極１３は、それぞれ下部薄膜電極、上部薄膜電極として作用する。第１薄膜電極１１と第２薄膜電極１３は、電気的に接続されず、第１薄膜電極１１と第２薄膜電極１３との間に誘電体層１２が配され、第１薄膜電極１１と誘電体層１２との間、及び／または第２薄膜電極１３と誘電体層１２との間に、中間層（図示せず）が配される。
図５Ｂないし図５Ｄは、前述の中間層（図示せず）を含むキャパシタ２０の他構造の例である。
図５Ｂにおいては、絶縁性基材１００上の第１薄膜電極１１を被覆するように、誘電体層１２が配され、誘電体層１２を被覆するように、第２電極１３が配される。第１薄膜電極１１と誘電体層１２との間、及び／または第２薄膜電極１３と誘電体層１２との間に、中間層（図示せず）が配される。
図５Ｃにおいては、絶縁性基材１００上に、第１薄膜電極１１、第２薄膜電極１３が配され、それらの間に誘電体層１２が配される。第１薄膜電極１１と誘電体層１２との間、及び／または第２薄膜電極１３と誘電体層１２との間に、中間層（図示せず）が配される。
図５Ｄにおいては、絶縁性基材１００上の第１薄膜電極１１の一部を被覆するように、誘電体層１２が配され、誘電体層１２の他の一部を被覆するように、第２電極１３が配される。第１薄膜電極１１と誘電体層１２との間、及び／または第２薄膜電極１３と誘電体層１２との間に、中間層（図示せず）が配される。
図６は、他の一具現例によるＭＩＭ（metal-insulator-metal）キャパシタの構造を示す。
図６を参照し、半導体基板２０１上に、層間絶縁膜２０３が積層され、その上部に、半導体基板２０１を露出させるコンタクトホールを充填するコンタクトプラグ２０５が形成される。コンタクトプラグ２０５を有する基板上に、モールド絶縁膜２１３が形成され、モールド絶縁膜２１３は、コンタクトプラグ２０５を有する基板上に、下部モールド絶縁膜２０７、エッチング阻止膜２０９及び上部モールド絶縁膜２１１を順に積層した構造を有する。エッチング阻止膜２０９は、図６に図示された位置に限定されるものではなく、コンタクトプラグ２０５及び層間絶縁膜２０３の上部面上にも直接形成される。代案としては、モールド絶縁膜２１３は、下部モールド絶縁膜２０７及び上部モールド絶縁膜２１１の二重層（double layered）のモールド絶縁膜としても形成されるか、あるいは単一モールド絶縁膜（single mold insulating layer）としても形成される。下部モールド絶縁膜２０７及び上部モールド絶縁膜２１１は、エッチング阻止膜２０９に対し、エッチング選択比を有しうる。例えば、下部モールド絶縁膜２０７及び上部モールド絶縁膜２１１がシリコン酸化膜によって形成される場合、エッチング阻止膜２０９は、シリコン窒化膜によって形成されうる。モールド絶縁膜２１３をパターニングし、コンタクトプラグ２０５の上部表面、及びそれと隣接した層間絶縁膜２０３上部表面を露出させるストレージノードホール２１５を形成する。
ストレージノードホール２１５を有する半導体基板の全面上に、下部電極膜２１７’、すなわち、下部電極用導電膜を形成する。下部電極用導電膜２１７’は、段差塗布性にすぐれ、後続の誘電膜を形成する工程中において変形が少なく、耐酸化性（oxidation resistant property）を有する導電膜によって形成する。例えば、下部電極用導電膜２１７’は、ストロンチウム・ルテニウム酸化物（ＳｒＲｕＯ３）、イリジウム・ルテニウム酸化物（ＩｒＲｕＯ３）、ストロンチウム・イリジウム酸化物（ＳｒＩｒＯ３）、カルシウム・ルテニウム酸化物（ＣａＲｕＯ３）、カルシウム・ニッケル酸化物（ＣａＮｉＯ３）、バリウム・ルテニウム酸化物（ＢａＲｕＯ３）、バリウム・ストロンチウム・ルテニウム酸化物（（Ｂａ，Ｓｒ）ＲｕＯ３）のうちから選択された少なくとも１つの金属酸化膜によっても形成される。
下部電極膜２１７’上に、バッファ絶縁膜２１９が形成されており、ストレージノードホール２１５内に、孤立した下部電極膜２１７’及びバッファ絶縁膜パターン（図示せず）が形成されている。バッファ絶縁膜パターン（図示せず）は、選択的に除去され、下部電極膜２１７’の内壁を露出させた構造を有する。そして、下部電極膜２１７’を有する半導体基板２０１の全面上に、下部誘電膜２１９及び上部誘電膜２２３が順に積層された誘電膜２２４が形成されている。下部誘電膜２１９及び上部誘電膜２２３は、誘電体を含むものでもある。例えば、上部誘電膜２２３は、下部誘電膜２１９に比べ、高い誘電定数を有する高誘電膜によっても形成される。また、下部誘電膜２１９は、上部誘電膜２２３に比べ、大きいエネルギーバンドギャップを有する誘電膜によっても形成される。
例えば、下部誘電膜２１９または上部誘電膜２２３は、ストロンチウム・チタン酸化物（ＳｒＴｉＯ３）、リチウム・ニオブ酸化物（ＬｉＮｂＯ３、）、カリウム・ニオブ酸化物（ＫＮｂＯ３）、カリウム・タンタル酸化物（ＫＴａＯ３）、バリウム・チタン酸化物（ＢａＴｉＯ３）、ナトリウム・ニオブ酸化物（ＮａＮｂＯ３）、ナトリウム・タンタル酸化物（ＮａＴａＯ３）、カルシウム・ジルコニウム酸化物（ＣａＺｒＯ３）、バリウム・ジルコニウム酸化物（ＢａＺｒＯ３）、ストロンチウム・ジルコニウム酸化物（ＳｒＺｒＯ３）のうちから選択された１つの金属酸化膜によっても形成される。
代案としては、図面に図示されていないが、下部誘電膜２１９及び上部誘電膜２２３が１層の誘電膜を形成し、そのような誘電膜が、前述の金属酸化膜によっても形成される。
上部誘電膜２２３上には、上部電極２２５が形成され、上部電極２２５は、下部電極２１７’より大きい仕事関数を有する金属膜によっても形成される。
上部電極２２５は、Ｒｕ膜、Ｐｔ膜及びＩｒ膜からなる群のうちから選択された少なくとも１層の貴金属膜によっても形成される。
例えば、上部誘電膜２２３は、Ｔａ２Ｏ５膜、ＴｉＯ２膜、ドーピングされたＴｉＯ２膜、及びＳＴＯ膜からなる群のうちから選択された少なくとも１層の膜によっても形成され、下部誘電膜２１９は、ＨｆＯ２膜、ＺｒＯ２膜、Ａｌ２Ｏ３膜及びＬａ２Ｏ３膜からなる群のうちから選択された少なくとも１層の膜によっても形成される。
例えば、上部誘電膜２２３及び下部誘電膜２１９は、ストロンチウム・チタン酸化物（ＳｒＴｉＯ３）膜によっても形成される。
下部誘電膜２１９と上部誘電膜２２３との間に、中間誘電膜２２１が介在される。下部誘電膜２１９及び上部誘電膜２２３は、結晶質誘電膜または非晶質誘電膜によっても形成され、中間誘電膜２２１は、結晶質誘電膜または非晶質誘電膜によっても形成される。すなわち、下部誘電膜２１９は、結晶質構造または非晶質構造のＨｆＯ２膜、ＺｒＯ２膜、Ａｌ２Ｏ３膜及びＬａ２Ｏ３膜からなる群のうちから選択された少なくとも１層の膜によっても形成され、中間誘電膜２２１は、ストロンチウム・チタン酸化物（ＳｒＴｉＯ３）膜によっても形成される。
例えば、中間誘電膜２２１は、結晶質構造または非晶質構造のＨｆＯ２膜、ＺｒＯ２膜、Ａｌ２Ｏ３膜、Ｌａ２Ｏ３膜、Ｔａ２Ｏ５膜、ＴｉＯ膜、ドーピングされたＴｉＯ膜、及びＳＴＯ膜からなる群のうちから選択された少なくとも１層の膜によっても形成される。例えば、中間誘電膜２２１は、ストロンチウム・チタン酸化物（ＳｒＴｉＯ３）膜によっても形成される。また、上部誘電膜２２３は、結晶質構造または非晶質構造のＴａ２Ｏ５膜、ＴｉＯ膜、ドーピングされたＴｉＯ膜、及びＳＴＯ膜からなる群のうちから選択された少なくとも１層の膜によっても形成される。そのように、中間誘電膜２２１を、結晶質構造または非晶質構造の誘電膜で形成することにより、誘電膜２２４のブレークダウン電圧（breakdown voltage）特性を改善させることができる。例えば、下部誘電膜２１９及び上部誘電膜２２３を、結晶質構造の誘電膜で形成する場合、下部誘電膜２１９及び上部誘電膜２２３のブレークダウン電圧は、改善されるが、それらの漏れ電流特性（leakage current characteristic）は、低下してしまう。それにより、非晶質構造の誘電膜である中間誘電膜２２１を、下部誘電膜２１９と上部誘電膜２２３との間に形成することにより、漏れ電流特性及びブレークダウン電圧特性の電気的特性にすぐれるキャパシタを提供することができる。
そして、下部電極膜２１７’を有する半導体基板２０１の前面と、下部誘電膜２１９、中間誘電膜２２１及び上部誘電膜２２３が順に積層された誘電膜２２４との間に、中間層（図示せず）が形成されている。
ＭＩＭキャパシタが中間層（図示せず）をさらに含むことにより、漏れ電流特性がさらに向上される。
図６に示されたＭＩＭキャパシタは、例えば、凹状構造またはシリンダ構造を有する。
他の一具現例による電子装置は、前述のキャパシタを含む。該電子装置が中間層を含むキャパシタを具備することにより、漏れ電流が低減されるので、優秀な素子特性を提供する。
該電子装置は、例えば、半導体素子である。該電子装置は、例えば、メモリ素子である。該メモリ素子は例えば、ＤＲＡＭ（dynamic random access memory）、フラッシュメモリなどである。
図７は、トレンチキャパシタ型ＤＲＡＭ（trench capacitor type dynamic random access memory）の構造を図示する。
図７を参照すれば、ｐ型半導体基板３２０上に、フィールド酸化膜３２１でもって素子分離領域を形成し、該素子分離領域内に、ゲート電極３２３とソース／ドレイン不純物領域３２２，３２２’が形成される。層間絶縁膜３２４とし、てＨＴＯ（high temperature oxide）膜が形成され、トレンチバッファ層でもって、トレンチが形成されていない部分をキャッピング（capping）させた後、ソース領域３２２のうち一部をオープンさせ、コンタクト部（図示せず）が形成される。
層間絶縁膜３２４の側壁には、トレンチが形成され、該トレンチの側壁全体にわたり、側壁酸化膜３２５が形成される。側壁酸化膜３２５は、トレンチ形成のためのエッチング時、シリコン基板に加えられた損傷を補償し、また、シリコン基板と、今後形成されるストレージ電極との間の誘電膜として作用する。該トレンチ側壁に形成されたソース領域３２２において、ゲート側ソース領域３２２を除いた残り部分のソース領域３２２の側壁全体が露出された構造を有する。
ソース領域３２２の側壁部には、不純物注入により、ＰＮ接合部３３２が形成され、ゲート電極の左側には、ソース領域３２２が形成され、その右側には、ドレイン領域３２２’が形成される。ソース領域３２２には、トレンチが形成され、該トレンチの側壁において、ゲート側は、ソース領域３２２と直接当接しており、それ以外には、ソース領域３２２に不純物をさらに注入し、ＰＮ接合部３３２を形成する。
層間絶縁膜３２４の一部、露出されたソース領域３２２、及びトレンチ内の側壁酸化膜３２５の表面に、ストレージ電極３２６として、ポリシリコン層が形成される。ストレージ電極３２６は、ゲート電極３２３側のソース領域３２２だけではなく、トレンチ上側壁の周囲と当接しているソース領域３２２全体にわたって接触するように形成される。前述のトレンチ上側壁の周囲に形成されているソース領域３２２は、注入された不純物により、その領域が拡大され、ストレージ電極３２６とさらに明確に接触することになる。ストレージ電極３２６の上部表面に沿い、キャパシタの誘電体として、絶縁膜３２７を形成し、その上部に、プレート電極３２８として、ポリシリコン層を形成する工程を行うことにより、トレンチキャパシタ型ＤＲＡＭを完成する。
そのようなトレンチキャパシタ型ＤＲＡＭにおいて、ストレージ電極３２６と誘電体絶縁膜３２７との間に、前述の中間層（図示せず）がさらに配される。
他の一具現例によるキャパシタの製造方法は、第１薄膜電極層または第２薄膜電極層を提供する段階と、第１薄膜電極層または第２薄膜電極層の一面上に、エピタキシャル成長により、中間層を配する段階と、中間層上に誘電体層を配する段階と、誘電体層上に、他の薄膜電極層を配し、キャパシタを提供する段階と、を含み、キャパシタが、第１薄膜電極層；第２薄膜電極層；第１薄膜電極層と第２薄膜電極層との間に配される誘電体層；並びに第１薄膜電極層と誘電体層との間、及び第２薄膜電極層と誘電体層との間のうち１以上に配される中間層を含み、中間層が、中間層と接触する電極層及び誘電体層のうち１以上と同一形態の結晶構造を有し、それらと互いに異なる組成を有し、中間層が、第１陰イオン化層を含むか、第２陰イオン化層を含むか、あるいは第１中性層を含み、第１陰イオン化層が、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンを含み、第２陰イオン化層が、一価陽イオンを含み、第１中性層が、複数の三価陽イオンを含む。例えば、第１陰イオン化層が、一価陽イオン、二価陽イオン、または原子量４０以上の三価陽イオンを含むものでもある。前述の製造方法によって製造されたキャパシタは、中間層を含むことにより、漏れ電流が低減されうる。
図５Ａないし図５Ｄを参照すれば、まず、第１薄膜電極１１または第２薄膜電極１３が提供される。
第１薄膜電極１１及び／または第２薄膜電極１３は、それぞれ、例えば、ストロンチウム・ルテニウム酸化物（ＳｒＲｕＯ３）、イリジウム・ルテニウム酸化物（ＩｒＲｕＯ３）、ストロンチウム・イリジウム酸化物（ＳｒＩｒＯ３）、カルシウム・ルテニウム酸化物（ＣａＲｕＯ３）、カルシウム・ニッケル酸化物（ＣａＮｉＯ３）、バリウム・ルテニウム酸化物（ＢａＲｕＯ３）、バリウム・ストロンチウム・ルテニウム酸化物（（Ｂａ，Ｓｒ）ＲｕＯ３）、イリジウム（Ｉｒ）、イリジウム・ルテニウム合金（ＩｒＲｕ）、イリジウム酸化物（ＩｒＯ２）、チタン・アルミニウム窒化物（ＴｉＡｌＮ）、チタン酸化物（ＴｉＯ２）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、ジルコニウム酸化物（ＺｒＯ２）、スズ酸化物（ＳｎＯ２）、インジウム・スズ酸化物（ＩＴＯ）などを含むが、それらに限定されるものではなく、当該技術分野において、電極材料として使用されるものであるならば、いずれも可能である。それらは、単独、または互いに混合されて使用される。
第１薄膜電極１１及び第２薄膜電極１３のうち少なくとも一つは、ペロブスカイト型構造を有する酸化物でもある。例えば、第１薄膜電極１１及び／または第２薄膜電極１３のうち少なくとも一つは、ストロンチウム・ルテニウム酸化物（ＳｒＲｕＯ３）、イリジウム・ルテニウム酸化物（ＩｒＲｕＯ３）、ストロンチウム・イリジウム酸化物（ＳｒＩｒＯ３）、カルシウム・ルテニウム酸化物（ＣａＲｕＯ３）、カルシウム・ニッケル酸化物（ＣａＮｉＯ３）、バリウム・ルテニウム酸化物（ＢａＲｕＯ３）、バリウム・ストロンチウム・ルテニウム酸化物（（Ｂａ，Ｓｒ）ＲｕＯ３）のうちからも選択される。
第１電極１１及び／または第２電極１３は、金属、金属酸化物、金属窒化物、金属酸窒化物または合金を、電子ビームエピタキシャル工程、液状エピタキシャル工程、気相エピタキシャル工程、化学気相蒸着工程、スパッタリング工程、原子層積層工程、パルスレーザ蒸着工程などで蒸着して形成する。第１電極１１及び第２電極１３は、単層構造または多層構造である。
代案としては、第１電極１１または第２電極１３は、導電材料を含む電極ペーストをコーティング及び乾燥させることによって得られたコーティング膜を熱処理して形成される。
該コーティング法は、真空プロセスや高温プロセスを使用しないので、簡単に第１電極１１または第２電極１３の製造が可能である。
該電極ペーストは、導電材料粒子、有機成分及び溶媒を含む。
該導電材料は、一般的に、電極として使用されうる材料であるならば、いずれも可能である。該導電材料は、例えば、酸化スズ、酸化インジウム、酸化スズインジウム（ＩＴＯ）のような導電性金属酸化物；白金、金、銀、銅、鉄、スズ、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、非晶質シリコンやポリシリコンのような金属やそれらの合金；ヨウ化銅、硫化銅のような無機導電性物質；錯体やヨウ素などのドーピングで導電率を向上させた、ポリチオフェン、ポリピロール、ポリアニリン、ポリエチレンジオキシチオフェン、ポリスチレンスルホン酸などの導電性重合体；炭素材料などである。そのような導電材料は、単独で使用してもよいが、複数の材料を、積層または混合して使用することが可能である。
該導電材料は、例えば、金属粒子である。該金属粒子を使用することにより、キャパシタの曲折耐性が向上され、電圧を反復印加しても抗電界が増大しない。それは、導電膜表面に凹凸が形成され、その凹凸上に誘電体層が配されることによって生じるアンカー効果により、電極と誘電体層との密着性が向上されるからである。金属粒子は、例えば、金、銀、銅、白金、鉛、スズ、ニッケル、アルミニウム、タングステン、モリブデン、酸化ルテニウム、クロム、チタン、カーボンまたはインジウムのうち少なくとも１種を含む金属粒子である。
有機成分及び溶媒は、誘電体層と同一材料を使用することが可能である。
次に、第１薄膜電極１１または第２薄膜電極１３の一面上に、エピタキシャル成長により、中間層（図示せず）を配する。
該中間層は、前述の第１陰イオン化層を含むか、第２陰イオン化層を含むか、あるいは第１中性層を含む。該中間層に係わるさらに具体的な内容は、キャパシタ部分を参照する。
エピタキシャル成長は、例えば、分子ビームエピタキシャル工程、液状エピタキシャル工程、気相エピタキシャル工程などを使用することができる。
分子ビームエピタキシャル工程を利用して中間層（図示せず）を形成する場合、例えば、表面処理された第１薄膜電極１１が形成された絶縁性基材１００を、反応チャンバ内にローディングさせた後、第１薄膜電極１１を、約４００℃ないし約８００℃ほどの温度に維持し、チャンバ内の酸化剤分圧、例えば、酸素分圧を、１０－８Ｔｏｒｒないし１０－５Ｔｏｒｒに維持した。金属前駆体から金属を昇華させ、中間層を構成する金属を供給した。次に、気相（gaseous）金属を、表面処理された第１薄膜電極１１上に導入した後、酸化剤を供給し、表面処理された第１薄膜電極１１上に、中間層（図示せず）を形成する。中間層（図示せず）が［ＧａＯ２］－層を含み、金属前駆体が、ガリウムまたはガリウムを含む第１前駆体化合物によってなる場合、酸化剤は、酸素（Ｏ２）、オゾン（Ｏ３）、二酸化窒素（ＮＯ２）または酸化二窒素（Ｎ２Ｏ）などを含む。該酸化剤は、例えば、酸素である。
次に、中間層（図示せず）上に、誘電体層１２を配する。
誘電体層１２は、例えば、ストロンチウム・チタン酸化物（ＳｒＴｉＯ３）、リチウム・ニオブ酸化物（ＬｉＮｂＯ３、）、カリウム・ニオブ酸化物（ＫＮｂＯ３）、カリウム・タンタル酸化物（ＫＴａＯ３）、バリウム・チタン酸化物（ＢａＴｉＯ３）、カルシウム・チタン酸化物（ＣａＴｉＯ３）、鉛・チタン酸化物（ＰｂＴｉＯ３）、ナトリウム・ニオブ酸化物（ＮａＮｂＯ３）、ナトリウム・タンタル酸化物（ＮａＴａＯ３）、カルシウム・ジルコニウム酸化物（ＣａＺｒＯ３）、バリウム・ジルコニウム酸化物（ＢａＺｒＯ３）、ストロンチウム・ジルコニウム酸化物（ＳｒＺｒＯ３）のうちからも選択される。
誘電体層１２は、ペロブスカイト型構造を有する酸化物でもある。例えば、誘電体層１２は、ストロンチウム・チタン酸化物（ＳｒＴｉＯ３）でもある。
誘電体層１２は、例えば、化学気相蒸着工程、有機金属化学気相蒸着工程、分子ビームエピタキシャル工程、気相エピタキシャル工程、液状エピタキシャル工程、ゾル・ゲル工程、スパッタリング工程、パルスレーザ蒸着工程、原子層積層工程などを利用して形成される。
分子ビームエピタキシャル工程を利用し、誘電体層１２を形成する場合、例えば、表面処理された第１薄膜電極１１が形成された絶縁性基材１００を、反応チャンバ内にローディングさせた後、第１薄膜電極１１を、約４００℃ないし約８００℃ほどの温度に維持し、チャンバ内の酸化剤分圧、例えば、酸素分圧を、１０－８Ｔｏｒｒないし１０－５Ｔｏｒｒに維持する。金属前駆体から金属を気化させ、中間層を構成する気相金属を供給する。次に、該気相金属を、表面処理された第１薄膜電極１１上に導入した後、酸化剤を供給し、表面処理された第１薄膜電極１１上に、中間層（図示せず）を形成する。誘電体層１２がＳｒＴｉＯ３層を含む場合、第１金属前駆体は、ストロンチウム、またはストロンチウムを含む第１前駆体化合物、チタン、またはチタンを含む第２前駆体化合物によってなり、酸化剤は、酸素（Ｏ２）、オゾン（Ｏ３）、二酸化窒素（ＮＯ２）または酸化二窒素（Ｎ２Ｏ）などを含む。該酸化剤は、例えば、酸素である。
化学気相蒸着工程を利用し、誘電体層１２を形成する場合、表面処理された第１薄膜電極１１が形成された絶縁性基材１００を、反応チャンバ内にローディングさせた後、反応チャンバを、約５００℃ないし約６００℃ほどの温度、及び約１Ｔｏｒｒないし約１０Ｔｏｒｒほどの圧力に維持する。次に、有機金属前駆体を、表面処理された第１電極１１上に導入した後、酸化剤を供給し、表面処理された第１電極１１上に誘電体層１２を形成する。誘電体層１２がＳｒＴｉＯ３を含む場合、有機金属前駆体は、ストロンチウム、またはストロンチウムを含む第１前駆体化合物、チタン、またはチタンを含む第２前駆体化合物によってなり、酸化剤は、酸素（Ｏ２）、オゾン（Ｏ３）、二酸化窒素（ＮＯ２）または酸化二窒素（Ｎ２Ｏ）などを含む。
誘電体層１２に対して熱処理工程を遂行し、誘電体層１２を構成する物質のさらなる結晶化が可能である。例えば、誘電体層１２は、酸素（Ｏ２）ガス、窒素（Ｎ２）ガス、アルゴン（Ａｒ）ガス、アンモニア（ＮＨ４）ガス、またはそれらの混合ガス雰囲気下において、急速熱処理工程（ＲＴＰ）によって熱処理される。該急速熱処理工程は、例えば、約５００℃ないし約６５０℃ほどの温度で、約３０秒ないし約３分間遂行される。
代案としては、誘電体層１２は、前述の誘電体を含む誘電体ペーストをコーティングして乾燥させることによって得られたコーティング膜を熱処理して形成される。
該コーティング法は、真空プロセスや高温プロセスを使用しないので、簡単に誘電体層１２の製造が可能である。
誘電体ペーストは、前述の誘電体、有機成分及び溶媒を含む。該誘電体ペーストは、誘電体粒子を含む。該有機成分は、誘電体粒子間の空隙に埋め込まれ、キャパシタの短絡を防止し、キャパシタの生産収率を向上させる。
該有機成分は、例えば、単量体、オリゴマーまたは重合体、光重合開始剤、可塑剤、レベリング剤、界面活性剤、シランカップリング剤、消泡剤、顔料、分散剤などである。キャパシタの曲折耐性向上の観点においては、例えば、該有機成分は、オリゴマーまたは重合体である。該オリゴマーまたは該重合体は、例えば、熱可塑性樹脂、熱硬化性樹脂などである。例えば、アクリル樹脂、エポキシ樹脂、ノボラック、フェノール樹脂、ポリイミド前駆体樹脂、ポリイミド樹脂、ポリシロキサン樹脂、フッ素系樹脂、ポリビニルアセタール樹脂などである。
該溶媒は、誘電体粒子を分散させ、有機成分が溶解されるものであるならば、いずれも可能である。例えば、メチルエチルケトン、アセトン、ジエチルケトン、メチルイソブチルケトン、メチルイソプロピルケトン、シクロペンタノン、シクロヘキサノンのようなケトン系溶媒；メタノール、エタノール、イソプロパノール、イソブチルアルコール、ベンジルアルコール、メトキシメチルブタノール、エチレングリコール、ジエチレングリコール、グリセリンのようなアルコール系溶媒；ジエチルエーテル、ジイソプロピルエーテル、１，２－ジメトキシエタン、１，４－ジオキサン、テトラヒドロフラン、テトラヒドロピラン、アニソール、ジエチレングリコールジメチルエーテル（ジグライム）、ジエチレングリコールエチルエーテル（カルビトール）のようなエーテル系溶媒；メチルセロソルブ、エチルセロソルブ、フェニルセロソルブのようなセロソルブ系溶媒；ヘキサン、ペンタン、ヘプタン、シクロヘキサンのような脂肪族炭化水素系溶媒；トルエン、キシレン、ベンゼンのような芳香族炭化水素系溶媒；ピリジン、ピラジン、フラン、ピロール、チオフェン、Ｎ－メチルピロリドンのような芳香族複素環化合物系溶媒；Ｎ，Ｎ－ジメチルホルムアミド、Ｎ，Ｎ－ジメチルアセトアミドのようなアミド系溶媒；トリクロロエチレン、ジクロロメタン、クロロホルム、１，２－ジクロロエタン、クロロベンゼンのようなハロゲン化合物系溶媒；酢酸エチル、酢酸メチル、ギ酸エチル、乳酸エチル、炭酸ジメチル、炭酸ジエチル、炭酸プロピレン、γ－ブチロラクトンのようなエステル系溶媒；ジメチルスルホキシド、スルホランのような硫黄化合物系溶媒；アセトニトリル、プロピオニトリル、アクリロニトリルのようなニトリル系溶媒；ギ酸、酢酸、卜リクロロ酢酸、トリフルオロ酢酸のような有機酸系溶媒のような各種有機溶媒、またはそれらを含む混合溶媒などである。
コーティング方法は、例えば、スピンコーティング法、ブレードコーティング法、スリットダイコーティング法、スクリーン印刷法、バーコータ法、鋳型法、グラビア印刷法、フレキソ印刷法、オフセット印刷法、浸漬印刷法、インクジェット法、ディスペンサ法などである。そのようなコーティング方法のうち、パターン加工性、除膜性の観点において、例えば、スクリーン印刷法、グラビア印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、ディスペンサ法が使用される。
コーティング膜から溶媒を除去する方法は、例えば、オーブン、ホットプレート、赤外線などによる加熱乾燥や真空乾燥などであり、例えば、５０℃ないし１４０℃の範囲で、１分ないし数時間遂行する。
次に、誘電体特性を向上させるために、コーティング膜を硬化させる。硬化温度は、誘電体化合物の種類、使用する溶媒、基材の種類によって選択される。例えば、誘電体ペースト中の有機成分がアクリル樹脂である場合、耐熱性の観点から、５０℃ないし３００℃の範囲である。また、絶縁性基材がポリエチレンテレフタレートである場合、該基材の熱膨脹による加工精密度の低下を防止する観点から、５０℃ないし１５０℃の範囲にあることが望ましい。硬化する方法としては、オーブン、イナートオーブン、ホットプレート、赤外線などによる加熱硬化や真空硬化、キセノンフラッシュランプによる硬化、ＵＶ光による光硬化などを挙げることができる。
誘電体層の平坦性を高めるために、誘電体ペーストをコーティングして乾燥させることによって得られたコーティング膜上に、平坦化層を形成することが可能である。平坦化層の材料としては、例えば、ポリイミド樹脂、ポリシロキサン樹脂、アクリル樹脂、エポキシ樹脂などの公知された樹脂である。平坦化層の膜厚としては、例えば、誘電体特性の観点においては、誘電体層に比べて薄い。
該誘電体層は、パターン加工されるか、あるいはパターン加工されない。誘電体素子間のクロストークの低減による読み取り間違い防止の観点から、パターン加工されることが可能である。該パターン加工の方法は、例えば、微細加工の観点においては、有機成分が感光性有機成分を含むフォトリソグラフィ加工が使用される。該フォトリソグラフィ加工を使用することにより、誘電体素子の高集積化が可能である。
次に、誘電体層１２上に、他の薄膜電極層を配し、キャパシタ２０を提供する。
他の薄膜電極層を配する方法は、第１薄膜電極１１または第２薄膜電極１３を配する方法と同一である。
まず、第１薄膜電極１１が配された場合には、誘電体層１２上に、第２薄膜電極１３が配され、まず、第２薄膜電極１３が配された場合には、誘電体層１２上に、第１薄膜電極１１が配される。
誘電体層１２上に、第２薄膜電極１３または第１薄膜電極１１が配されることにより、キャパシタ２０が準備される。
図８は、例示的な具現例による層構造を含むメモリ装置１２００を示す。メモリ装置１２００は、例えば、不揮発性強誘電体メモリ装置（例：ＦＲＡＭ（登録商標）（ferroelectric random access memory））でもある。
図８を参照すれば、メモリ装置１２００は、基板１２１０、基板１２１０内に形成された第１ドーピング領域１２２０及び第２ドーピング領域１２３０、ゲートスタック１２４０、導電性プラグ１２６０、データ保存要素１２７０、及び層間絶縁膜１２５０を含むものでもある。基板１２１０は、半導体基板を含むものでもある。第１ドーピング領域１２２０及び第２ドーピング領域１２３０は、互いに分離されている。第１ドーピング領域１２２０及び第２ドーピング領域１２３０は、基板１２１０の所定領域に、Ｐ型導電性不純物またはＮ型導電性不純物をドーピングして形成することができる。例えば、基板１２１０がＰ型半導体基板である場合、第１ドーピング領域１２２０及び第２ドーピング領域１２３０は、Ｎ型伝導性不純物がドーピングされた領域でもある。第１ドーピング領域１２２０及び第２ドーピング領域１２３０のうち一つは、ソース領域であり、他の一つは、ドレイン領域でもある。
ゲートスタック１２４０は、第１ドーピング領域１２２０と第２ドーピング領域１２３０との間の基板１２１０上に形成される。ゲートスタック１２４０は、順次に積層されたゲート絶縁層及びゲート電極を含むものでもある。ゲートスタック１２４０と、第１ドーピング領域１２２０及び第２ドーピング領域１２３０は、トランジスタを形成することができる。
層間絶縁膜１２５０は、トランジスタを覆うように形成される。層間絶縁膜１２５０の上面は、平坦でもある。一例として、層間絶縁膜１２５０は、シリコン酸化膜を含むものでもあるが、それに制限されるものではない。層間絶縁膜１２５０には、第２ドーピング領域１２３０が露出されるビアホールＨ１が形成される。ビアホールＨ１は、第２ドーピング領域１２３０上に位置することができる。導電性プラグ１２６０は、ビアホールＨ１にも含まれる。例えば、ビアホールＨ１は、導電性プラグ１２６０で完全に充填されうる。導電性プラグ１２６０の一面（例：底面）は、第２ドーピング領域１２３０と直接接触する。
層間絶縁膜１２５０上に、ビアホールＨ１及び導電性プラグ１２６０を覆うように、データ保存素子であるキャパシタ２０が提供されうる。キャパシタ２０は、導電性プラグ１２６０と直接接触しうる。該データ保存素子は、下部電極１１、誘電体層１２及び上部電極１３を含むものでもある。順次に積層された下部電極１１、誘電体層１２及び上部電極１３を含むキャパシタ２０は、それぞれ図５Ａないし図５Ｄのキャパシタ２０、第１薄膜電極１１、誘電体層１２及び第２薄膜電極１３でもある。例示的な具現例において、ゲート絶縁膜は、誘電体層１２を含むものでもある。
しかし、メモリ装置１２００は、それに限定されない。例えば、一部具現例において、キャパシタ２０は、トランジスタに直接連結され、かつ／あるいはキャパシタ２０及びトランジスタは、ドーピングされた領域（例えば、第２ドーピングされた領域１２３０）を共有することができる。
図９を参照すれば、半導体素子Ｄ１０は、複数のキャパシタ２０と、複数の電界効果トランジスタとが反復的に配列された構造を有することができる。
図９を参照すれば、半導体素子Ｄ１０は、ゲートスタック１２４０、及びソース、ドレイン及びチャネルを有する基板１２１０を含む電界効果トランジスタ；ゲートスタック１２４０と重畳せず、基板１２１０上に配列されたコンタクト構造体１２３０；並びにコンタクト構造体１２３０上に配されたキャパシタ２０を含む。半導体素子Ｄ１０は、電界効果トランジスタを互いに電気的に連結するビットライン構造体９３０をさらに含むものでもある。図９には、コンタクト構造体１２３０とキャパシタ２０とがＸ方向及びＹ方向に反復的に配列された半導体素子Ｄ１０が図示されているが、それは、非制限的例である。例えば、コンタクト構造体１２３０は、Ｘ方向及びＹ方向にも配列され、キャパシタ２０は、ハニカム構造のような六角形状にも配列される。
図１０及び図１１は、本発明の実施形態による電子装置に適用可能な電子装置アーキテクチャを概略的に示す概念図である。
図１０を参照すれば、電子装置アーキテクチャ３０００は、メモリユニット３０１０、算術論理ユニット（ＡＬＵ）３０２０及び制御ユニット３０３０を含むものでもある。メモリユニット３０１０、ＡＬＵ ３０２０及び制御ユニット３０３０は、互いに電気的に連結されうる。例えば、電子装置アーキテクチャ３０００は、メモリユニット３０１０、ＡＬＵ ３０２０及び／または制御ユニット３０３０を含む単一チップによっても具現される。例えば、メモリユニット３０１０、ＡＬＵ ３０２０及び制御ユニット３０３０は、チップ上の金属ラインを介して互いに連結され、直接通信することができる。メモリユニット３０１０、ＡＬＵ ３０２０及び／または制御ユニット３０３０は、単一基板上にモノリシックに集積され、単一チップを形成することができる。入出力装置２０００は、電子装置アーキテクチャ（チップ）３０００にも連結される。制御ユニット３０３０は、論理回路を含むハードウェアのような処理回路；ソフトウェアを実行するプロセッサのようなハードウェア／ソフトウェアの組み合わせ；またはそれらの組み合わせでもある。例えば、該処理回路は、さらに具体的には、中央処理装置（ＣＰＵ）、算術論理装置（ＡＬＵ）、デジタル信号プロセッサ、マイクロコンピュータ、ＦＰＧＡ（field programmable gate array）、及びプログラマブルロジックユニット、マイクロプロセッサ、ＡＳＩＣ（application specific integrated circuit）などを含むものでもある。類似して、電子装置アーキテクチャ３０００が、ＡＬＵ ３０２０を含むように図示されているが、電子装置アーキテクチャ３０００は、それに制限されるものではなく、さらなる及び／または代替の処理回路を含むものでもある。メモリユニット３０１０は、メインメモリ及びキャッシュメモリを含むものでもある。電子装置アーキテクチャ（チップ）３０００は、オンチップ（on-chip）メモリ処理装置でもある。メモリユニット３０１０、ＡＬＵ ３０２０及び／または制御ユニット３０３０は、それぞれ独立して、前述の層構造を含むものでもある。
図１１を参照すれば、キャッシュメモリ１５１０、ＡＬＵ １５２０及び制御ユニット１５３０は、ＣＰＵ １５００を構成し、キャッシュメモリ１５１０は、ＳＲＡＭ（static random access memory）を含むものでもある。メインメモリ１６００及び補助保存装置１７００は、ＣＰＵ １５００と別途にも提供される。メインメモリ１６００は、前述のような層構造を含むＤＲＡＭ（dynamic random access memory）を含むものでもある。入出力装置２５００は、ＣＰＵ １５００にも連結されうる。
場合によっては、該電子装置アーキテクチャは、サブユニットなしに、１つのチップでもって、単位コンピュータ装置と単位メモリ装置とが隣接した形態にも具現される。
以下の実施例及び比較例を介し、本発明についてさらに詳細に説明される。ただし、該実施例は、本発明を例示するためのものであり、それらだけにより、本発明の範囲が限定されるものではない。
（誘電体の製造）
実施例１：［ＧａＯ ２ ］ － 第１陰イオン化層：１単位セル（unit cell）
厚み１００ÅのＳｒＲｕＯ３第１薄膜電極の（００１）面上に、分子ビームエピタキシャル工程を使用し、［００１］方向に、［ＧａＯ２］－第１陰イオン化層及び［ＳｒＯ］第２中性層を順次に成長させ、中間層を形成した。
該中間層は、化合物として、ＳｒＧａＯｘ（２．５＜ｘ≦３．０）で表される。１単位セルを含む中間層の厚みは、４．０Åであった。該分子ビームエピタキシャル工程は、５×１０－８ないし８×１０－８Ｔｏｒｒの酸素分圧で遂行され、第１薄膜電極の温度は、７００℃であった。
ＳｒＧａＯｘ中間層上に、同一方法でもって、ＳｒＴｉＯ３誘電体層を１００Å厚に成長させた。
ＳｒＴｉＯ３誘電体層上に、同一方法でもって、厚み２００ÅのＳｒＲｕＯ３第２薄膜電極を配し、キャパシタを製造した。
実施例２：［ＩｎＯ ２ ］ － 第１陰イオン化層：１単位セル
［ＧａＯ２］－陰イオン化層の代わりに、［ＩｎＯ２］－陰イオン化層を形成させたことを除いては、実施例１と同一方法でもって、キャパシタを製造した。
実施例３：［ＢｅＯ ２ ］ ２－ 第１陰イオン化層：１単位セル
［ＧａＯ２］－陰イオン化層の代わりに、［ＢｅＯ２］２－陰イオン化層を形成させたことを除いては、実施例１と同一方法でもって、キャパシタを製造した。
実施例４：［ＭｇＯ ２ ］ ２－ 第１陰イオン化層：１単位セル
［ＧａＯ２］－陰イオン化層の代わりに、［ＭｇＯ２］２－陰イオン化層を形成させたことを除いては、実施例１と同一方法でもって、キャパシタを製造した。
実施例５：［ＬｉＯ ２ ］ ３－ 第１陰イオン化層：１単位セル
［ＧａＯ２］－陰イオン化層の代わりに、［ＬｉＯ２］３－陰イオン化層を形成させたことを除いては、実施例１と同一方法でもって、キャパシタを製造した。
実施例６：［ＬｉＯ］ － 第２陰イオン化層：１単位セル
厚み１００ÅのＳｒＲｕＯ３第１薄膜電極の（００１）面上に、分子ビームエピタキシャル工程を使用し、［００１］方向に、［ＬｉＯ］－第２陰イオン化層及び［ＴｉＯ２］第３中性層を順次に成長させ、中間層を形成した。
該中間層は、化合物として、ＬｉＴｉＯｘ（２．５＜ｘ≦３．０）で表される。１単位セルを含む中間層の厚みは、４．０Åであった。分子ビームエピタキシャル工程は、５×１０－８ないし８×１０－８Ｔｏｒｒの酸素分圧で遂行され、第１薄膜電極の温度は、７００℃であった。
ＬｉＴｉＯｘ中間層上に、同一方法でもって、ＳｒＴｉＯ３誘電体層を１００Å厚に成長させた。
ＳｒＴｉＯ３誘電体層上に、同一方法でもって、厚み１００ÅのＳｒＲｕＯ３第２薄膜電極を配し、キャパシタを製造した。
実施例７：［ＮａＯ］ － 第２陰イオン化層：１単位セル
［ＬｉＯ］－陰イオン化層の代わりに、［ＮａＯ］－陰イオン化層を形成させたことを除いては、実施例６と同一方法でもって、キャパシタを製造した。
実施例８：［ＫＯ］ － 第２陰イオン化層：１単位セル
［ＬｉＯ］－陰イオン化層の代わりに、［ＫＯ］－陰イオン化層を形成させたことを除いては、実施例６と同一方法でもって、キャパシタを製造した。
実施例９：［ＲｂＯ］ － 第２陰イオン化層：１単位セル
［ＬｉＯ］－陰イオン化層の代わりに、［ＲｂＯ］－陰イオン化層を形成させたことを除いては、実施例６と同一方法でもって、キャパシタを製造した。
実施例１０：［ＳｃＯ］ ＋ 第１陽イオン化層及び［ＧａＯ ２ ］ － 第３陰イオン化層：１単位セル
厚み１００ÅのＳｒＲｕＯ３第１薄膜電極の（００１）面上に、分子ビームエピタキシャル工程を使用し、［００１］方向に、［ＳｃＯ］＋第１陽イオン化層及び［ＧａＯ２］－第３陰イオン化層を順次に成長させ、中間層を形成した。
該中間層は、ペロブスカイト化合物であり、ＳｃＧａＯ３で表される。１単位セルを含む中間層の厚みは、４．０Åであった。分子ビームエピタキシャル工程は、５×１０－８ないし８×１０－８Ｔｏｒｒの酸素分圧で遂行され、第１薄膜電極の温度は、７００℃であった。
ＳｃＧａＯ３中間層上に、同一方法でもって、ＳｒＴｉＯ３誘電体層を１００Å厚に成長させた。
ＳｒＴｉＯ３誘電体層上に、同一方法でもって、厚み１００ÅのＳｒＲｕＯ３第２薄膜電極を配し、キャパシタを製造した。
実施例１１：［ＬａＯ］ ＋ 第１陽イオン化層及び［ＡｌＯ ２ ］ － 第３陰イオン化層：１単位セル
厚み１００ÅのＳｒＲｕＯ３第１薄膜電極の（００１）面上に、分子ビームエピタキシャル工程を使用し、［００１］方向に、［ＬａＯ］＋第１陽イオン化層及び［ＡｌＯ２］－陰イオン化層を順次に成長させ、中間層を形成した。
該中間層は、ペロブスカイト化合物であり、ＬａＡｌＯ３で表される。１単位セルを含む中間層の厚みは、４．０Åであった。分子ビームエピタキシャル工程は、５×１０－８ないし８×１０－８Ｔｏｒｒの酸素分圧で遂行され、電極の温度は、７００℃であった。
ＬａＡｌＯ３中間層上に、同一方法でもって、ＳｒＴｉＯ３誘電体層を１００Å厚に成長させた。ＳｒＴｉＯ３誘電体層上に、同一方法でもって、厚み１００ÅのＳｒＲｕＯ３第２薄膜電極を配し、キャパシタを製造した。
実施例１２：［ＧａＯ ２ ］ － 第１陰イオン化層：２単位セル
ＳｒＧａＯｘ中間層の厚みを、２単位セルに変更したことを除いては、実施例１と同一方法でもって、キャパシタを製造した。
比較例１：［ＬａＯ］ ＋ 第１陽イオン化層：１単位セル
厚み１００ÅのＳｒＲｕＯ３第１薄膜電極の（００１）面上に、分子ビームエピタキシャル工程を使用し、［００１］方向に、［ＬａＯ］＋第１陽イオン化層及び［ＴｉＯ２］第３中性層を順次に成長させ、中間層を形成した。
該中間層は、化合物であり、ＬａＴｉＯｘ（２．５＜ｘ≦３．０）で表される。１単位セルを含む中間層の厚みは、４．０Åであった。分子ビームエピタキシャル工程は、５×１０－８ないし８×１０－８Ｔｏｒｒの酸素分圧で遂行され、第１薄膜電極の温度は、７００℃であった。
ＬａＴｉＯｘ中間層上に、同一方法でもって、ＳｒＴｉＯ３誘電体層を１００Å厚に成長させた。
ＳｒＴｉＯ３誘電体層上に、同一方法でもって、厚み１００ÅのＳｒＲｕＯ３第２薄膜電極を配し、キャパシタを製造した。
比較例２：［ＹＯ］ ＋ 第１陽イオン化層：１単位セル
［ＬａＯ］＋陽イオン化層の代わりに、［ＹＯ］＋陽イオン化層を形成させたことを除いては、比較例１と同一方法でもって、キャパシタを製造した。
比較例３：［ＹＯ］ ＋ 第１陽イオン化層：２単位セル
中間層の厚みを２単位セルに増大させたことを除いては、比較例２と同一方法でもって、キャパシタを製造した。
比較例４：中間層不在（free）：１単位セル
中間層を導入する段階を省略したことを除いては、実施例１と同一方法でもって、キャパシタを製造した。
評価例１：ショットキー障壁高（ＳＢＨ）計算：第１陰イオン化層
ＳｒＲｕＯ３（電極）／ＳｒＴｉＯ３（誘電体）の積層体に対比させ、ＳｒＲｕＯ３／ＳｒＴｉＯ３間に、中間層として、第１陰イオン化層が配された積層体のショットキー障壁高（ＳＢＨ）の変化量（ΔＶ）を計算し、その結果の一部を、下記表１に示した。
図１Ａ及び図１Ｂを参照すれば、ＳｒＲｕＯ３／ＳｒＴｉＯ３間に、中間層として、第１陰イオン化層が配される。該中間層が含む金属陽イオンの位置は、ペロブスカイト構造において、６個の酸素原子が配位される八面体サイトである。ＡＢＯ３において、Ｂに該当する。
誘電定数及びバンドギャップは、Vienna Ａｂ initioシミュレーションパッケージ（ＶＡＳＰ）を使用し、密度関数理論（ＤＦＴ：density functional theory）の基盤（framework）において計算された。
該中間層が配された積層体のショットキー障壁高は、下記数式１で表される。許容因子（ｔ：Goldschmidt tolerance factor）は、立方晶系ペロブスカイト（cubic perovskite）構造の安定性を示すパラメータである。１に近いほど、立方晶系ペロブスカイトの構造安定性が高く、下記数式２で表される。
［数式１］
ＳＢＨ＝Φ－χ＋ΔＶ
数式１で、Φは、電極の仕事関数、χは、誘電体の電子親和度（electron affinity））、ΔＶは、ＳＢＨの変化量である。
Figure 2023016793000002
数式２で、ｒＡは、Ａイオンのイオン半径であり、ｒＢは、Ｂイオンのイオン半径であり、ｒＯは、酸素のイオン半径であり、tは、許容因子（Goldschmidt tolerance factor）である。
Figure 2023016793000003
表１から分かるように、電極と誘電体層との間に、中間層として第１陰イオン化層が配されることにより、安定した許容因子が０．９から１．１０の範囲である立方晶系ペロブスカイト構造を有する中間層を含む積層体のショットキー障壁高が増大したことを確認した。
そのようなショットキー障壁高増大は、第１陰イオン化層が、対応する電極側に反対極性を有する遮蔽電荷を誘導し、電極と誘電体層との間にさらなる静電気的電位差を誘導したためであると判断される。
従って、電極と誘電体層との間に、中間層として配される第１陰イオン化層が、キャパシタの漏れ電流遮断層として適するということを確認した。
評価例２：ショットキー障壁高（ＳＢＨ）計算：第２陰イオン化層
ＳｒＲｕＯ３（電極）／ＳｒＴｉＯ３（誘電体）の積層体に対比させ、ＳｒＲｕＯ３／ＳｒＴｉＯ３間に、中間層として、第２陰イオン化層が配された積層体のショットキー障壁高（ＳＢＨ）の変化量（ΔＶ）を計算し、その結果の一部を、下記表２に示した。
図２Ａ及び図２Ｂを参照すれば、ＳｒＲｕＯ３／ＳｒＴｉＯ３間に、中間層として、第２陰イオン化層が配される。該中間層が含む金属陽イオンの位置は、ペロブスカイト構造において、１２個の酸素原子が配位される立方八面体サイトである。ＡＢＯ３において、Ａに該当する。誘電定数及びバンドギャップは、Vienna Ａｂ initioシミュレーションパッケージ（ＶＡＳＰ）を使用し、密度関数理論（ＤＦＴ）の基盤において計算された。
該中間層が配された積層体のショットキー障壁高は、下記数式１で表される。許容因子（ｔ：Goldschmidt tolerance factor）は、立方晶系ペロブスカイト構造の安定性を示すパラメータである。１に近いほど、立方晶系ペロブスカイトの構造安定性が高く、下記数式２で表される。
［数式１］
ＳＢＨ＝Φ－χ＋ΔＶ
数式１で、Φは、電極の仕事関数、χは、誘電体の電子親和度（electron affinity））、ΔＶは、ＳＢＨの変化量である。
Figure 2023016793000004
数式２で、ｒＡは、Ａイオンのイオン半径であり、ｒＢは、Ｂイオンのイオン半径であり、ｒＯは、酸素のイオン半径であり、tは、許容因子（Goldschmidt tolerance factor）である。
Figure 2023016793000005
表２から分かるように、電極と誘電体層との間に、一価陽イオンが適用された中間層として、第２陰イオン化層が配されることにより、積層体のショットキー障壁高がほとんど増大したことと、許容因子が１に近い値で立方晶系ペロブスカイト構造が安定するということと、を確認した。
従って、電極と誘電体層との間に、中間層として配される第２陰イオン化層が、キャパシタの漏れ電流遮断層として適するということを確認した。
それに対し、電極と誘電体層との間に、中間層として、陽イオン層が配される場合、積層体のショットキー障壁高がむしろ低減した。
評価例３：ショットキー障壁高（ＳＢＨ）計算：第１中性層
ＳｒＲｕＯ３（電極）／ＳｒＴｉＯ３（誘電体）の積層体に対比させ、ＳｒＲｕＯ３／ＳｒＴｉＯ３間に、中間層として、第１中性層が配された積層体のショットキー障壁高（ＳＢＨ）の変化量（ΔＶ）を計算し、その結果の一部を、下記表３に示した。
図３Ａ及び図３Ｂを参照すれば、ＳｒＲｕＯ３／ＳｒＴｉＯ３間に、中間層として、第１中性層が配される。第１中性層は、ＡＢＯ３組成のペロブスカイト化合物である。
誘電定数及びバンドギャップは、Vienna Ａｂ initioシミュレーションパッケージ（ＶＡＳＰ）を使用し、密度関数理論（ＤＦＴ）の基盤において計算された。
中間層が配された積層体のショットキー障壁高は、下記数式１で表される。
［数式１］
ＳＢＨ＝Φ－χ＋ΔＶ
数式１で、Φは、電極の仕事関数、χは、誘電体の電子親和度（electron affinity））、ΔＶは、ＳＢＨの変化量である。
Figure 2023016793000006
表３から分かるように、電極と誘電体層との間に、中間層として第１中性層が配されることにより、積層体のショットキー障壁高が増大した。
従って、電極と誘電体層との間に、中間層として配される第１中性層が、キャパシタの漏れ電流遮断層として適するということを確認した。
評価例４：ショットキー障壁高（ＳＢＨ）計算：厚み変化
ＳｒＲｕＯ３（電極）／ＳｒＴｉＯ３（誘電体）の積層体に対比させ、ＳｒＲｕＯ３／ＳｒＴｉＯ３間に、中間層として、第１陰イオン化層または陽イオン化層が配された積層体において、中間層の厚みによるショットキー障壁高（ＳＢＨ）の変化量（ΔＶ）を計算し、その結果の一部を、下記表４に示した。図４Ａ及び図４Ｂを参照すれば、ＳｒＲｕＯ３／ＳｒＴｉＯ３間に、中間層として、第１陰イオン化層が配される。該中間層の厚みは、１単位セル及び２単位セルである。
誘電定数及びバンドギャップは、Vienna Ａｂ initioシミュレーションパッケージ（ＶＡＳＰ）を使用し、密度関数理論（ＤＦＴ）の基盤において計算された。
該中間層が配された積層体のショットキー障壁高は、下記数式１で表される。
［数式１］
ＳＢＨ＝Φ－χ＋ΔＶ
数式１で、Φは、電極の仕事関数、χは、誘電体の電子親和度（electron affinity））、ΔＶは、ＳＢＨの変化量である。
Figure 2023016793000007
表４から分かるように、中間層として第１陰イオン化層が配された積層体において、該中間層の厚みが増大するほど、積層体のショットキー障壁高が増大した。
従って、電極と誘電体層との間に配される中間層に配される第１陰イオン化層の厚みが増大することにより、該中間層がキャパシタの漏れ電流遮断層として適するということを確認した。
それに対し、中間層として、陽イオン化層が配される積層体において、中間層の厚みが増大するほど、積層体のショットキー障壁高が低減した。
評価例５：漏れ電流測定
実施例１、実施例１２、比較例１及び比較例４で製造されたキャパシタにつき、漏れ電流を測定した。
該漏れ電流は、キャパシタに１Ｖの電圧が加えられたときの電流密度である。測定結果を、下記表５に示した。
Figure 2023016793000008
表５から分かるように、中間層を含む実施例のキャパシタは、中間層を含んでいない比較例４のキャパシタ、及び陽イオン中間層のみを含む比較例１のキャパシタに比べ、漏れ電流が低減された。
従って、中間層を含むキャパシタが、高い誘電定数を有する誘電体層を含むキャパシタの製造に適するということを確認した。
１１ 第１電極、第１薄膜電極
１２ 誘電体層
１３ 第２電極、第２薄膜電極
２０ キャパシタ
１００ 絶縁性基材
２０１ 半導体基板
２０３ 層間絶縁膜
２０５ コンタクトプラグ
２０７ 下部モールド絶縁膜
２０９ エッチング阻止膜
２１１ 上部モールド絶縁膜
２１３ モールド絶縁膜
２１５ ストレージノードホール
２１７’ 下部電極膜、下部電極用導電膜 ２１９ バッファ絶縁膜、下部誘電膜
２２１ 中間誘電膜
２２３ 上部誘電膜
２２４ 誘電膜
２２５ 上部電極
３２０ ｐ型半導体基板
３２１ フィールド酸化膜
３２２ ソース領域
３２２’ ドレイン領域
３２３ ゲート電極
３２４ 層間絶縁膜
３２５ 側壁酸化膜
３２６ ストレージ電極
３２７ 絶縁膜
３２８ プレート電極
３３２ ＰＮ接合部
９３０ ビットライン構造体
１２００ メモリ装置
１２１０ 基板
１２２０ 第１ドーピング領域
１２３０ 第２ドーピング領域
１２４０ ゲートスタック
１２５０ 層間絶縁膜
１５００ ＣＰＵ
１５１０ キャッシュメモリ
１５２０ ＡＬＵ
１５３０ 制御ユニット
１６００ メインメモリ
１７００ 補助保存装置
２０００ 入出力装置
２５００ 入出力装置
３０００ 電子装置アーキテクチャ
３０１０ メモリユニット
３０２０ ＡＬＵ
３０３０ 制御ユニット

Claims (30)

  1. 第１薄膜電極層；第２薄膜電極層；前記第１薄膜電極層と前記第２薄膜電極層との間に配される誘電体層；並びに
    前記第１薄膜電極層と誘電体層との間、及び前記第２薄膜電極層と前記誘電体層との間のうち１以上に配される中間層を含み、
    前記中間層が、前記中間層と接触する電極層及び誘電体層のうち１以上と同一形態の結晶構造を有し、それらと互いに異なる組成を有し、
    前記中間層が、第１陰イオン化層を含むか、第２陰イオン化層を含むか、あるいは第１中性層を含み、
    前記第１陰イオン化層が、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンを含み、
    前記第２陰イオン化層が、一価陽イオンを含み、
    前記第１中性層が、複数の三価陽イオンを含む、キャパシタ。
  2. 前記第１陰イオン化層が、
    ［Ｂ１Ｏ２］ａ－で表され、
    前記Ｂ１は、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンであり、
    前記ａは、１、２または３である、請求項１に記載のキャパシタ。
  3. 前記Ｂ１は、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｍｇ、Ｂｅ、Ｂａ、Ｃａ、ＧａまたはＩｎである、請求項２に記載のキャパシタ。
  4. 前記第１陰イオン化層が、
    ［ＧａＯ２］－、［ＩｎＯ２］－、［ＢｅＯ２］２－、［ＭｇＯ２］２－、［ＢａＯ２］２－、［ＣａＯ２］２－、［ＬｉＯ２］３－、［ＮａＯ２］３－、［ＫＯ２］３－または［ＲｂＯ２］３－で表される、請求項１に記載のキャパシタ。
  5. 前記中間層が、前記第１陰イオン化層を含み、
    第２中性層をさらに含み、
    前記第２中性層が［Ａ１Ｏ］で表され、前記Ａ１は、二価陽イオンである、請求項１に記載のキャパシタ。
  6. 前記Ａ１は、Ｓｒ、Ｃａ、Ｂａ、ＭｇまたはＢｅである、請求項５に記載のキャパシタ。
  7. 前記第２中性層が、［ＳｒＯ］、［ＣａＯ］、［ＢａＯ］、［ＭｇＯ］または［ＢｅＯ］で表される、請求項５に記載のキャパシタ。
  8. 前記中間層が、第１陰イオン化層及び第２中性層を含み、
    前記第１陰イオン化層と前記第２中性層とが相互に積層され、
    前記第１陰イオン化層と前記第２中性層とが互いに異なる金属を含む、請求項１に記載のキャパシタ。
  9. 前記中間層が、下記化学式１で表され、ペロブスカイト型結晶構造を有する金属酸化物を含む、請求項１に記載のキャパシタ：
    ［化学式１］
    ［Ａ１Ｂ１Ｏｘ］
    前記化学式１で、
    Ａ１は、二価陽イオンであり、
    Ｂ１は、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンであり、
    ２．５＜ｘ≦３．０である。
  10. 前記中間層が、
    ［ＳｒＧａＯｘ］、［ＣａＧａＯｘ］、［ＢａＧａＯｘ］、［ＰｂＧａＯｘ］、
    ［ＳｒＩｎＯｘ］、［ＣａＩｎＯｘ］、［ＢａＩｎＯｘ］、［ＰｂＩｎＯｘ］、
    ［ＳｒＢｅＯｘ］、［ＣａＢｅＯｘ］、［ＢａＢｅＯｘ］、［ＰｂＢｅＯｘ］、
    ［ＳｒＭｇＯｘ］、［ＣａＭｇＯｘ］、［ＢａＭｇＯｘ］、［ＰｂＭｇＯｘ］、
    ［ＳｒＢａＯｘ］、［ＣａＢａＯｘ］、［ＰＢＢａＯｘ］、
    ［ＳｒＣａＯｘ］、［ＢａＣａＯｘ］、［ＰｂＣａＯｘ］、
    ［ＳｒＬｉＯｘ］、［ＣａＬｉＯｘ］、［ＢａＬｉＯｘ］、［ＰｂＬｉＯｘ］、
    ［ＳｒＮａＯｘ］、［ＣａＮａＯｘ］、［ＢａＮａＯｘ］、［ＰｂＮａＯｘ］
    ［ＳｒＫＯｘ］、［ＣａＫＯｘ］、［ＢａＫＯｘ］、［ＰｂＫＯｘ］、
    ［ＳｒＲｂＯｘ］、［ＣａＲｂＯｘ］、［ＢａＲｂＯｘ］または［ＰｂＲｂＯｘ］のうちから選択された金属酸化物を含み、
    ２．５＜ｘ≦３．０である、請求項１に記載のキャパシタ。
  11. 前記第２陰イオン化層が、
    ［Ａ２Ｏ］－で表され、前記Ａ２は、一価陽イオンである、請求項１に記載のキャパシタ。
  12. 前記Ａ２は、Ｌｉ、Ｎａ、Ｋ、ＲｂまたはＣｓである、請求項１１に記載のキャパシタ。
  13. 前記第２陰イオン化層が、
    ［ＬｉＯ］－、［ＮａＯ］－、［ＫＯ］－または［ＲｂＯ］－で表される、請求項１１に記載のキャパシタ。
  14. 前記中間層が、前記第２陰イオン化層を含み、
    第３中性層をさらに含み、
    前記第３中性層が［Ｂ２Ｏ２］で表され、前記Ｂ２は、四価陽イオンである、請求項１に記載のキャパシタ。
  15. 前記Ｂ２は、Ｔｉ、ＨｆまたはＺｒである、請求項１４に記載のキャパシタ。
  16. 前記第３中性層が、
    ［ＴｉＯ２］、［ＺｒＯ２］または［ＨｆＯ２］で表される、請求項１４に記載のキャパシタ。
  17. 前記中間層が、下記化学式２で表され、ペロブスカイト型結晶構造を有する金属酸化物を含む、請求項１に記載のキャパシタ：
    ［化学式２］
    ［Ａ２Ｂ２Ｏｘ］
    前記化学式１で、
    Ａ２は、一価陽イオンであり、
    Ｂ２は、四価陽イオンであり、
    ２．５≦ｘ≦３．０である。
  18. 前記中間層が、
    ［ＬｉＴｉＯｘ］、［ＮａＴｉＯｘ］、［ＫＴｉＯｘ］、［ＲｂＴｉＯｘ］、
    ［ＬｉＺｒＯｘ］、［ＮａＺｒＯｘ］、［ＫＺｒＯｘ］、［ＲｂＺｒＯｘ］、
    ［ＬｉＨｆＯｘ］、［ＮａＨｆＯｘ］、［ＫＨｆＯｘ］または［ＲｂＨｆＯｘ］のうちから選択された金属酸化物を含み、
    ２．５＜ｘ≦３．０である、請求項１に記載のキャパシタ。
  19. 前記第１中性層が下記化学式３で表され、ペロブスカイト型結晶構造を有する金属酸化物を含む、請求項１に記載のキャパシタ：
    ［化学式３］
    ［Ａ３Ｂ３Ｏ３］
    前記化学式３で、
    Ａ３は、三価陽イオンであり、
    Ｂ３は、三価陽イオンである。
  20. 前記中間層が、
    ［ＳｃＡｌＯ３］、［ＹＡｌＯ３］、［ＬａＡｌＯ３］、［ＣｅＡｌＯ３］、［ＰｒＡｌＯ３］、［ＮｄＡｌＯ３］、［ＳｍＡｌＯ３］、［ＤｙＡｌＯ３］、
    ［ＳｃＧａＯ３］、［ＹＧａＯ３］、［ＬａＧａＯ３］、［ＣｅＧａＯ３］、［ＰｒＧａＯ３］、［ＮｄＧａＯ３］、［ＳｍＧａＯ３］、［ＤｙＧａＯ３］、
    ［ＳｃＩｎＯ３］、［ＹＩｎＯ３］、［ＬａＩｎＯ３］、［ＣｅＩｎＯ３］、［ＰｒＩｎＯ３］、［ＮｄＩｎＯ３］、［ＳｍＩｎＯ３］または［ＤｙＩｎＯ３］のうちから選択された金属酸化物を含む、請求項１に記載のキャパシタ。
  21. 前記第１中性層が、
    ［Ａ３Ｏ］＋で表される第１陽イオン化層と、
    ［Ｂ３Ｏ２］－で表される第３陰イオン化層と、を含み、
    前記Ａ３は、三価陽イオンであり、前記Ｂ３は、三価陽イオンであり、Ａ３とＢ３は、互いに異なる金属である、請求項１に記載のキャパシタ。
  22. 前記Ａ３は、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、ＳｍまたはＤｙであり、
    前記Ｂ３は、Ａｌ、ＧａまたはＩｎである、請求項２１に記載のキャパシタ。
  23. 前記中間層が、
    ［ＳｃＯ］＋、［ＹＯ］＋、［ＬａＯ］＋、［ＣｅＯ］＋、［ＰｒＯ］＋、［ＮｄＯ］＋、［ＳｍＯ］＋または［ＤｙＯ］＋で表される第１陽イオン化層と、
    ［ＡｌＯ２］－、［ＧａＯ２］－または［ＩｎＯ２］－で表される第３陰イオン化層と、を含む、請求項２１に記載のキャパシタ。
  24. 前記中間層が、１単位セルないし３単位セルを含み、前記中間層の厚みは、１Åないし１５Åであり、
    前記第１薄膜電極層または前記第２薄膜電極層と、前記誘電体層とのショットキー障壁高（ＳＢＨ）が、１．５ｅＶ以上であり、
    前記中間層が、エピタキシャル成長によって形成される、請求項１に記載のキャパシタ。
  25. 前記誘電体層が下記化学式４で表され、ペロブスカイト型結晶構造を有する誘電体を含む、請求項１に記載のキャパシタ：
    ［化学式４］
    Ａ４Ｂ４Ｏ３
    前記化学式４で、
    Ａ４は、一価陽イオン、二価陽イオンまたは三価陽イオンであり、
    Ｂ４は、三価陽イオン、四価陽イオンまたは五価陽イオンである。
  26. 前記誘電体層が、
    ＳｒＴｉＯ３、ＣａＴｉＯ３、ＢａＴｉＯ３、ＳｒＨｆＯ３、ＣａＨｆＯ３、ＢａＨｆＯ３、ＳｒＺｒＯ３、ＣａＺｒＯ３、ＢａＺｒＯ３、ＰｂＴｉＯ３、ＮａＮｂＯ３、ＮａＴａＯ３、ＲｂＴａＯ３、ＲｂＮｂＯ３、ＲｂＴａＯ３またはＥｕＴｉＯ３のうちから選択された誘電体を含む、請求項１に記載のキャパシタ。
  27. 前記誘電体層の厚みが１０ｎｍないし１００ｎｍであり、
    前記第１薄膜電極層及び前記第２薄膜電極層の厚みがそれぞれ１０ｎｍないし１，０００ｎｍであり、
    前記第１薄膜電極層及び前記第２薄膜電極層のうち１以上がペロブスカイト型結晶構造を有する、請求項１に記載のキャパシタ。
  28. 請求項１ないし２７のうちいずれか１項に記載のキャパシタを含む、電子装置。
  29. 前記電子装置は、半導体素子である、請求項２８に記載の電子装置。
  30. 第１薄膜電極層または第２薄膜電極層を提供する段階と、
    前記第１薄膜電極層または前記第２薄膜電極層の一面上に、エピタキシャル成長によって中間層を配する段階と、
    前記中間層上に誘電体層を配する段階と、
    前記誘電体層上に他の薄膜電極層を配し、キャパシタを提供する段階と、を含み、
    前記キャパシタが、第１薄膜電極層；第２薄膜電極層；前記第１薄膜電極層と前記第２薄膜電極層との間に配される誘電体層；並びに
    前記第１薄膜電極層と誘電体層との間、及び前記第２薄膜電極層と前記誘電体層との間のうち１以上に配される中間層を含み、
    前記中間層が、前記中間層と接触する電極層及び誘電体層のうち１以上と同一形態の結晶構造を有し、それらと互いに異なる組成を有し、
    前記中間層が、第１陰イオン化層を含むか、第２陰イオン化層を含むか、あるいは第１中性層を含み、
    前記第１陰イオン化層が、一価陽イオン、二価陽イオン、または原子量２０以上の三価陽イオンを含み、
    前記第２陰イオン化層が、一価陽イオンを含み、
    前記第１中性層が、複数の三価陽イオンを含み、
    前記誘電体層が、ペロブスカイト結晶構造の三元系酸化物を含む、キャパシタの製造方法。
JP2022117303A 2021-07-23 2022-07-22 キャパシタ、それを含む電子装置、及びその製造方法 Pending JP2023016793A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210097212A KR102646793B1 (ko) 2021-07-23 2021-07-23 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법
KR10-2021-0097212 2021-07-23

Publications (1)

Publication Number Publication Date
JP2023016793A true JP2023016793A (ja) 2023-02-02

Family

ID=81328134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022117303A Pending JP2023016793A (ja) 2021-07-23 2022-07-22 キャパシタ、それを含む電子装置、及びその製造方法

Country Status (5)

Country Link
US (1) US20230035431A1 (ja)
EP (1) EP4123672A1 (ja)
JP (1) JP2023016793A (ja)
KR (1) KR102646793B1 (ja)
CN (1) CN115692023A (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040146138A1 (en) * 2003-01-23 2004-07-29 Motorola, Inc. Large flat panel gallium arsenide arrays on silicon substrate for low dose X-ray digital imaging
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
US20080038592A1 (en) * 2004-10-08 2008-02-14 Harlan Anderson Method of operating a solid oxide fuel cell having a porous electrolyte
JP4438963B2 (ja) * 2006-11-29 2010-03-24 セイコーエプソン株式会社 強誘電体キャパシタ
JP4535076B2 (ja) * 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
US7916513B2 (en) * 2008-11-05 2011-03-29 Seagate Technology Llc Non-destructive read back for ferroelectric data storage device
WO2010140307A1 (ja) * 2009-06-02 2010-12-09 パナソニック株式会社 プラズマディスプレイパネルの製造方法
US8906818B2 (en) * 2009-10-13 2014-12-09 Recapping, Inc. High energy density ionic dielectric materials and devices
CN103155063A (zh) * 2010-06-10 2013-06-12 日本硅电子技术株式会社 电能存储装置
US8722504B2 (en) * 2011-09-21 2014-05-13 Intermolecular, Inc. Interfacial layer for DRAM capacitor
KR20210028410A (ko) * 2019-09-04 2021-03-12 엘지디스플레이 주식회사 발광다이오드 및 발광장치
CN111341561A (zh) * 2020-03-20 2020-06-26 清华大学 一种双层介质薄膜及其制备方法和薄膜电容器
JP7168819B2 (ja) * 2020-10-16 2022-11-09 マクセル株式会社 電気化学素子用電極活物質およびその製造方法、電気化学素子用電極材料、電気化学素子用電極、電気化学素子、並びに移動体

Also Published As

Publication number Publication date
KR102646793B1 (ko) 2024-03-13
KR20230015725A (ko) 2023-01-31
EP4123672A1 (en) 2023-01-25
US20230035431A1 (en) 2023-02-02
CN115692023A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
US9281357B2 (en) DRAM MIM capacitor using non-noble electrodes
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
US8541283B2 (en) High performance dielectric stack for DRAM capacitor
US8542523B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US8574983B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
US8710564B2 (en) Semiconductor device including insulating layer of cubic system or tetragonal system
KR101368147B1 (ko) 커패시터들을 형성하는 방법
US8569819B1 (en) Doped electrodes for DRAM applications
US8575671B2 (en) Asymmetric MIM capacitor for DRAM devices
US8829647B2 (en) High temperature ALD process for metal oxide for DRAM applications
US11217660B2 (en) Dielectric, capacitor including dielectric, semiconductor device including dielectric, and method of manufacturing dielectric
JP2023016793A (ja) キャパシタ、それを含む電子装置、及びその製造方法
US20230063896A1 (en) Capacitor, electronic device including the same, and method of manufacturing the same
US20230402231A1 (en) Capacitor, electronic device including the same, and method of preparing the capacitor
KR102640209B1 (ko) 커패시터, 이를 포함하는 디바이스, 및 이의 제조방법
US20220406884A1 (en) Thin film structure, capacitor including thin film structure, semiconductor device including thin film structure, and method of manufacturing thin film structure
CN117219623A (zh) 电容器、包括其的电子器件及制备所述电容器的方法
KR20220169882A (ko) 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법
KR20050067571A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240520