WO2010140307A1 - プラズマディスプレイパネルの製造方法 - Google Patents

プラズマディスプレイパネルの製造方法 Download PDF

Info

Publication number
WO2010140307A1
WO2010140307A1 PCT/JP2010/003336 JP2010003336W WO2010140307A1 WO 2010140307 A1 WO2010140307 A1 WO 2010140307A1 JP 2010003336 W JP2010003336 W JP 2010003336W WO 2010140307 A1 WO2010140307 A1 WO 2010140307A1
Authority
WO
WIPO (PCT)
Prior art keywords
temperature
sealing
voltage
gas
display panel
Prior art date
Application number
PCT/JP2010/003336
Other languages
English (en)
French (fr)
Inventor
山内康弘
坂井全弘
福井裕介
岡田啓介
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US13/063,174 priority Critical patent/US8317563B2/en
Priority to JP2011518232A priority patent/JPWO2010140307A1/ja
Publication of WO2010140307A1 publication Critical patent/WO2010140307A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/52Means for absorbing or adsorbing the gas mixture, e.g. by gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/26Sealing together parts of vessels
    • H01J9/261Sealing together parts of vessels the vessel being for a flat panel display
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/38Exhausting, degassing, filling, or cleaning vessels
    • H01J9/39Degassing vessels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/40Layers for protecting or enhancing the electron emission, e.g. MgO layers

Definitions

  • the present invention relates to a method for manufacturing a plasma display panel (hereinafter, simply referred to as “PDP”), and more particularly to a technique for effectively removing impurities from the protective layer and modifying the protective layer.
  • PDP plasma display panel
  • Plasma display panels are attracting attention as display devices for applications such as computers and televisions.
  • a PDP is a flat display device that uses radiation from a gas discharge, and is relatively easy to achieve high-speed display, high-definition display, large size, thin and light weight, and is used in fields such as video display devices and public information display devices.
  • Patent Document 1 There are two types of PDP: DC type (DC type) and AC type (AC type). Of these, the surface discharge type AC type PDP has a particularly high technical potential in terms of life characteristics and enlargement, and has been commercialized.
  • a typical conventional AC type PDP has a pair of substrates (a front substrate and a back substrate) arranged opposite to each other with a discharge space interposed therebetween, and a sealing portion including a sealing material such as a low melting point glass is formed around both substrates. And having an internally sealed configuration.
  • the front substrate is formed by applying and baking Ag paste on one main surface of the front glass substrate serving as a base to form a plurality of pairs of display electrodes, and so as to cover each display electrode.
  • a dielectric glass layer mainly composed of lead oxide is formed by applying and baking glass paste.
  • a protective layer containing magnesium oxide (MgO) or a main component thereof is laminated by sputtering or the like.
  • the back substrate has a plurality of strip-shaped address (data) electrodes arranged in parallel on one main surface of the back glass substrate by applying and baking Ag paste.
  • a dielectric glass layer is sequentially laminated thereon by the same method as described above.
  • partition walls are provided in stripes by applying and baking glass paste so as to partition each address electrode.
  • a phosphor ink corresponding to any one of red (R), green (G), and blue (B) is applied to each side surface of adjacent barrier ribs and the surface of the dielectric glass layer between them.
  • a phosphor layer is formed by baking at about 500 ° C. to remove the resin component in the paste.
  • a sealing material obtained by mixing a resin (binder) and a solvent with a sealing material containing lead oxide glass and oxide filler with respect to the periphery of the substrate A paste is applied.
  • the sealing material paste is heated by pre-baking to remove organic components in the paste to some extent.
  • the surface of the front substrate on which the display electrodes are formed is opposed to the surface of the rear substrate on which the address electrodes are formed, and the both substrates are positioned so that the display electrodes and the address electrodes are orthogonal to each other.
  • main baking is performed to form a sealing portion, thereby achieving internal sealing between both substrates.
  • the tops of the partition walls of the rear substrate are in contact with the front substrate side, so that discharge cells are partitioned between adjacent partition walls.
  • the space between the adjacent barrier ribs is a discharge space, and after exhausting the gas inside both substrates after the sealing step, a rare gas such as Xe-Ne or Xe-He is used as the discharge gas at a predetermined pressure (usually 40 KPa to 80 KPa).
  • a gradation expression method for example, a time division display method in a field in which one field of video is divided into a plurality of subfields (SF) is used.
  • a discharge is generated in the discharge space.
  • the discharge gas is ionized to generate vacuum ultraviolet rays (mainly resonance lines mainly having a wavelength of 147 nm and molecular beams mainly having a wavelength of 173 nm) in the discharge space.
  • This vacuum ultraviolet light excites the phosphor layer to emit light, so that visible light is emitted and color display is performed on the entire panel.
  • PDPs of various standards exist due to diversification of uses of PDPs.
  • SD standard
  • HD high-definition
  • full HD full high-definition
  • the emission luminance can be improved. It has been known.
  • the protective layer contains various impurities such as various resins, solvents and solvents contained in the sealing material paste, and carbon impurities and water vapor generated when these impurities are burned off during the pre-baking process or the sealing process. It has the property of adsorbing impurity gases (hereinafter simply referred to as “impurities”) and easily changing in quality, but by using a protective layer material that prevents such adsorption or is difficult to adsorb, It is considered to maintain the secondary electron emission characteristics.
  • impurities adsorbing impurity gases
  • the protective layer is composed of a composite oxide film using an alkaline earth metal oxide such as SrO, CaO, BaO instead of MgO,
  • an alkaline earth metal oxide such as SrO, CaO, BaO instead of MgO
  • the protective layer forming process to the sealing process are continuously performed in an air, N 2 , or O 2 atmosphere adjusted to a dry atmosphere to protect impurities such as H 2 O.
  • a method for effectively preventing contamination into the layer is shown.
  • Patent Document 5 a protective layer made of a composite oxide film using an alkaline earth metal oxide such as SrO, CaO, BaO is formed, and H 2 O, CO, CO 2 in the atmosphere is formed on the protective layer.
  • a method is disclosed in which the sealing process and the exhausting process are performed consistently in a vacuum for the purpose of efficiently adsorbing impurities and preventing unnecessary reactions with the protective layer and exhausting the impurity gas in the discharge space efficiently. ing.
  • impurities caused by the sealing material paste are gasified by being heated at a high temperature in the pre-baking process and the sealing process, and most of them are exhausted and removed in the exhausting process, but the impurities are still completely removed. It ’s difficult.
  • the sealing material paste is heated at a high temperature above a certain temperature, tar is generated due to polymerization of organic components derived from the paste, and it is difficult to remove impurities. It has been revealed by.
  • the protective layer made of a composite oxide film of the above alkaline earth metal has good secondary electron emission characteristics, but at present, the protective layer containing MgO exhibits better secondary electron emission characteristics. It's easy to do. Therefore, for the purpose of reducing power consumption, there is a demand for using a MgO-based material as much as possible as the protective layer material.
  • An object of the present invention is to provide a method for manufacturing a plasma display panel capable of exhibiting the above with relatively low power consumption drive.
  • the present invention provides a paste containing a sealing material around the main surface of one of the back substrate and the front substrate on which a protective layer containing MgO is formed.
  • a second temperature lowering step for lowering the temperature of both the substrates from the first temperature to room temperature, and the first temperature lowering step can be performed in a shorter time than the second temperature lowering step.
  • the first temperature in the first temperature lowering step can be set to 200 ° C.
  • the time related to the first temperature lowering step can be set to 20 minutes to 30 minutes.
  • the time of the second temperature lowering step can be set to be 5 times longer than the time of the first temperature lowering step.
  • the non-oxidizing gas is preferably N 2 gas or Ar gas.
  • the reducing gas is preferably H 2 gas or NH 3 (ammonia) gas.
  • the reducing gas in the mixed atmosphere is preferably 0.1% or more and 3% or less as a gas partial pressure in the entire mixed atmosphere.
  • the pre-baking maximum temperature may be 10 ° C. or lower than the softening point of the sealing material.
  • the maximum temperature for pre-firing can be further lowered by 10 ° C. to 50 ° C. lower than the softening point of the sealing material.
  • a sealing material containing a low-melting glass as a component is used as the sealing material, and the temperature is not lower than the glass transition point of the low-melting glass and lower than the softening point of the low-melting glass by 10 ° C. Firing can be performed.
  • the glass transition point can be in the range of 336 ° C. or more and 365 ° C. or less.
  • the softening point of the sealing material may be 410 ° C. to 450 ° C., and the sealing temperature may be 450 ° C. to 500 ° C.
  • sealing material a sealing material containing at least one of cordierite, Al 2 O 3 , and SiO 2 as a filler can be used.
  • sealing material a sealing material containing bismuth oxide and cordierite can also be used.
  • sealing material containing lead oxide and cordierite can also be used as the sealing material.
  • the sealing temperature may be set to a temperature that is 40 ° C. or higher than the softening point temperature of the sealing material.
  • the pre-baking step can also be performed in an N 2 atmosphere having a dew point of ⁇ 45 ° C. or lower.
  • the pre-baking step can also be performed in an N 2 atmosphere containing O 2 at a partial pressure of 1% or less.
  • the pre-baking at the maximum pre-baking temperature can be maintained for 10 minutes to 50 minutes.
  • the pre-baking step is preferably performed in an oxidizing atmosphere.
  • a sealing temperature increasing step for increasing the temperature of both substrates from room temperature to the sealing temperature
  • a sealing temperature maintaining step for maintaining the sealing temperature for a certain time after the sealing temperature increasing step
  • the reducing temperature is mixed with the non-oxidizing gas in sequence
  • the sealing temperature decreasing step of decreasing the temperature of the both substrates from the sealing temperature to a temperature lower than the softening point of the sealing material. More preferably, it can be carried out in an atmosphere in which 0.1% to 3% of H 2 gas is mixed in N 2 gas or Ar gas.
  • an exhaust temperature maintaining step for maintaining the both substrates at a temperature equal to or higher than room temperature and lower than the softening point of the sealing material for a certain period of time;
  • the steps can be sequentially performed under a reduced pressure atmosphere.
  • the pitch of the barrier ribs adjacent to the main surface of the back substrate is set to 0.16 mm or less, and a plurality of barrier ribs are provided, and a phosphor layer is formed between the adjacent barrier ribs, A discharge gas containing Xe at a partial pressure of 15% or more can be sealed between the two substrates after the exhaust process.
  • a plurality of partition walls are formed by setting a pitch of partition walls adjacent to the main surface of the back substrate so that the number of panel pixels is 1920 or more in the horizontal direction and 1080 or more in the vertical direction.
  • a phosphor layer may be formed between adjacent barrier ribs, and a discharge gas containing Xe at a partial pressure of 15% or more may be sealed between the two substrates after the exhaust process.
  • the present invention also relates to a driving method of a plasma display panel manufactured by the plasma display panel manufacturing method according to any one of the above-described present invention, wherein the plasma display panel is a display composed of scan electrodes and sustain electrodes.
  • a plurality of electrode pairs, a plurality of data electrodes, a discharge cell at each of the positions where the display electrode pairs and the data electrodes intersect, and the plurality of display electrode pairs in a plurality of display electrode pair groups Dividing the display electrode pair group into one field period using a plurality of subfields having an address period for generating an address discharge in a discharge cell and a sustain period for generating a sustain discharge in the discharge cell;
  • the number of display electrode pair groups is N (N is an integer of 2 or more), and one address operation is performed in the discharge cells of the entire panel.
  • the pre-baking step in the pre-baking step, is performed with a temperature lower than the softening point temperature of the sealing material as the maximum temperature.
  • the organic component derived from the paste of the sealing material can be left between the two substrates in the low molecular state after the preliminary firing step.
  • the temperature of both substrates is lowered to room temperature in two steps.
  • the first temperature lowering step the temperature is rapidly decreased from the maximum temperature to the first temperature lower than the binder disappearing temperature and higher than the room temperature as compared with the subsequent second temperature lowering step.
  • the organic component derived from the paste of the sealing material remains in a low molecular state and is satisfactorily left between the two substrates. Therefore, together with other impurities, the organic component can be efficiently removed in the exhaust process. it can.
  • the organic component is excessively heated and polymerized, tarred, or excessively decomposed at a high temperature and taken into the sealing portion, and even after completion of the PDP, the glass component of the sealing material. The risk of remaining is reduced.
  • tar generated from the organic component of the sealant paste has a low vapor pressure and is difficult to remove even in the exhaust process, so it remains between the substrates. For this reason, the tar deteriorates the protective layer containing MgO and causes the discharge voltage of the PDP to increase, but in the present invention, as described above, tar generation is suppressed and organic components are efficiently removed in the exhaust process. Since it can be removed, deterioration of the protective layer of the PDP due to adsorption of impurities can be suppressed.
  • the sealing step by performing the sealing step in a non-oxidizing atmosphere or a reducing atmosphere, polymerization of the organic component of the sealing material paste can be prevented, and the organic component can be satisfactorily removed while being in a low molecular state in the exhausting step.
  • alteration of the protective layer is suppressed, and when the sealing step is performed in a reducing atmosphere, unnecessary oxidation of the protective layer is prevented, the crystal structure is modified, and the secondary electron emission characteristics are improved.
  • the improvement effect can also be expected.
  • Such an embodiment of the present invention can exhibit extremely effective effects when applied to a high-definition / ultra-high-definition panel or a large-screen panel.
  • FIG. 1 is a cross-sectional perspective view showing a schematic configuration of a PDP in Embodiment 1.
  • FIG. FIG. 3 is an electrode array diagram of the PDP in the first embodiment.
  • FIG. 2 is a circuit block diagram of the PDP device according to the first embodiment.
  • FIG. 3 is a circuit diagram of a scan electrode drive circuit in the PDP device according to the first embodiment.
  • FIG. 3 is a circuit diagram of a sustain electrode drive circuit in the PDP device according to the first embodiment.
  • FIG. 6 is another electrode arrangement diagram of the PDP in the PDP device according to the first embodiment.
  • FIG. 5 is a circuit diagram of another scan electrode driving circuit of the PDP in the PDP device according to the first embodiment.
  • FIG. 6 is a diagram for explaining a time chart during driving of the PDP device according to the first embodiment. 6 is a diagram for explaining a setting method of a subfield configuration in the PDP apparatus in the first embodiment.
  • FIG. It is a figure which shows the drive voltage waveform applied to each electrode of PDP in the PDP apparatus of Embodiment 1.
  • FIG. FIG. 5 is a flowchart for explaining a method of manufacturing a PDP included in the PDP device according to the first embodiment. It is a figure which shows the temperature profile of the temporary baking process of this invention. It is a figure which shows piping structures, such as a sealing apparatus and a gas introduction apparatus. It is a figure which shows the temperature profile of a sealing process, an exhaust process, and a discharge gas introduction process.
  • the PDP apparatus 1000 is configured by connecting predetermined drive circuits 111 to 113 to the PDP 1.
  • FIG. 1 is a partial perspective view showing a schematic configuration of the PDP 1 and partially shows a peripheral region around the sealing portion around the PDP 1.
  • FIG. 2 is a diagram schematically showing the overall configuration of the electrode array in the PDP 1.
  • the PDP 1 has a front substrate (front panel) 2 that is a first substrate and a rear substrate (back panel) 9 that is a second substrate arranged so that their inner main surfaces face each other.
  • the periphery of both the substrates 2 and 9 is sealed with the sealing portion 16.
  • a front substrate glass 3 serving as a substrate of the front substrate 2 has a pair of display electrode pairs 6 (scanning electrode 4 and sustaining electrode 5) disposed so as to form a predetermined discharge gap on one main surface thereof. (SC1 and SU1 in FIG. 2 are illustrated), and a plurality of pairs are formed in a stripe shape.
  • each display electrode pair 6 includes strip-like transparent electrodes 51 and 41 each made of a conductive metal oxide such as indium tin oxide (ITO), zinc oxide (ZnO), and tin oxide (SnO 2 ) as a transparent conductive material.
  • bus lines 52 and 42 made of Ag thick film, Al thin film, Cr / Cu / Cr laminated thin film or the like are laminated. The sheet resistance of the transparent electrodes 51 and 41 is lowered by the bus lines 52 and 42.
  • the display electrode pair 6 can also be composed of only a metal material such as Ag. Further, the electrode shape is not limited to a belt shape, and may be configured using a plurality of fine lines or a desired pattern.
  • the front substrate glass 3 on which the display electrode pair 6 is disposed is made of lead oxide (PbO), bismuth oxide (Bi 2 O 3 ), phosphorus oxide (PO 4 ), or zinc oxide (ZnO) over the entire main surface.
  • a dielectric layer 7 of low melting point glass (thickness of about 30 ⁇ m) as a main component is formed by a screen printing method or the like.
  • the dielectric layer 7 has a current limiting function peculiar to the AC type PDP, and is an element that realizes a longer life than the DC type PDP.
  • the protective layer 8 is a thin film disposed for the purpose of protecting the dielectric layer 7 from ion bombardment during discharge and reducing the discharge start voltage, and includes MgO having excellent sputter resistance and secondary electron emission coefficient ⁇ . Formed by material. The material has better optical transparency and electrical insulation.
  • a rear substrate glass 10 which is a substrate of the rear substrate 9 has a data (address) electrode 11 (in FIG. 1) made of Ag thick film, Al thin film, Cr / Cu / Cr laminated thin film or the like on one main surface.
  • D1-D4 in FIG. 2 are arranged in stripes at regular intervals in the y direction with the x direction as the longitudinal direction.
  • a dielectric layer 12 is disposed over the entire surface of the back substrate glass 9 so as to enclose each data electrode 11.
  • the dielectric layer 12 has the same configuration as the above 7, but in order to function as a visible light reflecting layer, the dielectric layer 12 is mixed so that particles having visible light reflection characteristics such as TiO 2 particles are dispersed in the glass material. May be.
  • a grid-shaped barrier rib 13 (combination of barrier rib portions 1231 and 1232) is formed in accordance with the gap between the adjacent data electrodes 11, and thereby discharge cells are partitioned.
  • the discharge cells are partitioned by the barrier ribs 13, thereby preventing erroneous discharge and optical crosstalk between adjacent ones.
  • the partition wall 13 is not limited to a cross-girder shape, and can be formed in various shapes such as a stripe shape and a honeycomb shape (including those having a deep depth in the thickness direction of the panel).
  • Phosphor layers 14 (corresponding to red (R), green (G), and blue (B) for color display on the side surfaces of two adjacent barrier ribs 13 and the surface of the dielectric layer 12 therebetween. 14 (R), 14 (G), or 14 (B)) is formed.
  • the dielectric layer 12 is not essential, and the data electrode 11 may be directly covered with the phosphor layer 14.
  • the front substrate 2 and the rear substrate 9 are aligned so that the respective surfaces on which the display electrode pair 6 and the data electrode 11 are formed face each other and the longitudinal directions of the display electrode pair 6 and the data electrode 11 intersect each other.
  • the outer peripheral edge portions of both substrates 2 and 9 are airtightly joined (sealed) by a sealing portion 16 containing a predetermined sealing material.
  • a discharge gas composed of an inert gas component containing He, Xe, Ne or the like (here, Ne—Xe-based gas containing Xe at 15 volume% or more). ) Is sealed at a predetermined pressure.
  • the discharge space 15 is a space between the adjacent barrier ribs 13, and is aligned with each position where a pair of adjacent display electrode pairs 6 and one data electrode 11 intersect with each other across the discharge space 15 to discharge cells for image display. (Also referred to as “sub-pixel”).
  • One pixel is composed of three discharge cells corresponding to adjacent RGB colors.
  • the 2160 display electrode pairs 6 including the scan electrodes SC1 to SC2160 and the sustain electrodes SU1 to SU2160 are divided into a plurality of display electrode pair groups.
  • the method of determining the number N of display electrode pair groups will be described later.
  • 1080 scan electrodes SC1 to SC1080 and 1080 sustain electrodes SU1 to SU1080 belong to the first display electrode pair group
  • 1080 scan electrodes SC1081 to SC2160 and 1080 sustain electrodes SU1081 to SU2160 are the second. It belongs to the display electrode pair group.
  • FIG. 3 is a circuit block diagram of the PDP apparatus 1000.
  • the PDP apparatus 1000 supplies necessary power to the image signal processing circuit 110, the data electrode drive circuit 113, the scan electrode drive circuit 111, the sustain electrode drive circuit 112, the timing generation circuit 114, and each circuit block in addition to the above PDP1. It is composed of a power supply circuit (not shown) and the like. Of these, scan electrodes SC1 to SC2160 are electrically connected to drive circuit 111, sustain electrodes SU1 to SU2160 are electrically connected to drive circuit 112, and data electrodes D1 to Dm are electrically connected to drive circuit 113, respectively.
  • the image signal processing circuit 110 converts an image signal input from the outside into image data indicating light emission / non-light emission for each subfield.
  • the data electrode drive circuit 113 includes m switches for applying a voltage Vd or a voltage 0 (V) to each of the m data electrodes D1 to Dm.
  • the image data output from the image signal processing circuit 110 is converted into address pulses corresponding to the data electrodes D1 to Dm and applied to the data electrodes D1 to Dm.
  • the timing generation circuit 114 generates various timing signals for controlling the operation of each circuit based on the horizontal synchronization signal and the vertical synchronization signal, and supplies them to each circuit.
  • Scan electrode drive circuit 111 drives scan electrodes SC1 to SC1080 belonging to the first display electrode pair group and scan electrodes SC1081 to SC2160 belonging to the second display electrode pair group based on the timing signal.
  • Sustain electrode drive circuit 112 drives sustain electrodes SU1 to SU1080 belonging to the first display electrode pair group and sustain electrodes SU1081 to SU2160 belonging to the second display electrode pair group based on the timing signal.
  • FIG. 4 is a circuit diagram of the scan electrode driving circuit 111.
  • Scan electrode driving circuit 111 includes scan electrode side sustain pulse generation circuit 500 (hereinafter simply referred to as “sustain pulse generation circuit 500”), ramp waveform generation circuit 600, scan pulse generation circuit 700a, scan pulse generation circuit 700b, scan The electrode side switch circuit 750a (hereinafter simply referred to as “switch circuit 750a”), the scan electrode side switch circuit 750b (hereinafter simply referred to as “switch circuit 750b”), and the like.
  • Sustain pulse generation circuit 500 includes power recovery unit 510 and voltage clamp unit 550, and scan electrodes SC1 to SC1080 belonging to the first display electrode pair group or scan electrodes SC1081 to SC2160 belonging to the second display electrode pair group. A sustain pulse to be applied to is generated.
  • the power recovery unit 510 includes a power recovery capacitor C510, switching elements Q510 and Q520, backflow prevention diodes D510 and D520, and resonance inductors L510 and L520, and an interelectrode capacitance between each pair of display electrodes. And the inductor L510 or the inductor L520 are LC-resonated to rise and fall the sustain pulse. When the sustain pulse rises, the charge stored in the power recovery capacitor C510 is transferred to the interelectrode capacitance via the switching element Q510, the diode D510, and the inductor L510.
  • the power recovery unit 510 rises and falls the sustain pulse by LC resonance without being supplied with power from the power source, and thus the power consumption is ideally “0”.
  • the power recovery capacitor C510 has a sufficiently large capacity compared to the interelectrode capacity, and is charged to about Vs / 2, which is half the voltage Vs, so as to serve as a power source for the power recovery unit 510.
  • the voltage clamp unit 550 includes switching elements Q550 and Q560. Then, by turning on switching element Q550, the output voltage of sustain pulse generating circuit 500 (the voltage at node C in FIG. 4) is clamped to voltage Vs. Further, by turning on switching element Q560, the output voltage of sustain pulse generating circuit 500 is clamped to voltage 0 (V). Therefore, the impedance at the time of voltage application by the voltage clamp unit 550 is small, and a large discharge current due to the sustain discharge can be flowed stably.
  • sustain pulse generating circuit 500 generates sustain pulses by controlling switching elements Q510, Q520, Q550, and Q560.
  • these switching elements can be configured using generally known elements such as MOSFETs and IGBTs.
  • FIG. 4 shows a circuit configuration using an IGBT as a switching element.
  • IGBTs IGBTs
  • a diode D550 is connected in parallel to the switching element Q550
  • a diode D560 is connected in parallel to the switching element Q560.
  • a diode may be connected in parallel to each of switching element Q510 and switching element Q520 in order to protect the IGBT.
  • the switching element Q590 is a separation switch, and when the voltage at the node C rises above Vs like Vi2 during the initialization period, the current flows from the ramp waveform generation circuit 600, which will be described later, to the voltage Vs via the diode D550. It is provided to prevent backflow.
  • the ramp waveform generation circuit 600 includes two Miller integration circuits 610 and 620.
  • Miller integrating circuit 610 gently increases the output voltage of ramp waveform generating circuit 600 (the voltage at node C in FIG. 4) toward voltage Vt.
  • Miller integrating circuit 620 gently increases the output voltage of ramp waveform generating circuit 600 toward voltage Vr.
  • Scan pulse generation circuit 700a includes power supply E710a of voltage Vp, Miller integration circuit 710a, switching elements Q710H1 to Q710H1080, and switching elements Q710L1 to Q710L1080.
  • Miller integrating circuit 710a gently decreases the voltage on the low voltage side of power supply E 710a (the voltage at node A in FIG. 4) toward voltage Va. Further, the voltage on the low voltage side of the power supply E 710a is clamped to the voltage Va.
  • Each of switching elements Q710L1 to Q710L1080 applies a low-voltage side voltage of power supply E710a to the corresponding scan electrode, and each of switching elements Q710H1 to Q710H1080 applies a high-voltage side voltage of power supply E710a to the corresponding scan electrode.
  • Scan pulse generation circuit 700b has the same configuration as scan pulse generation circuit 700a, and includes power supply E 710b having voltage Vp, Miller integration circuit 710b, switching elements Q710H1081 to Q710H2160, and switching elements Q710L1081 to Q710L2160. Then, the high voltage side voltage or the low voltage side voltage of the power supply E 710b is applied to each of the scan electrodes SC1081 to SC2160 belonging to the second display electrode pair group.
  • Switch circuit 750a has switching element Q760a, and electrically connects or disconnects sustain pulse generation circuit 500, ramp waveform generation circuit 600 and scan pulse generation circuit 700a.
  • Switch circuit 750b has switching element Q760b, and electrically connects or disconnects sustain pulse generating circuit 500, ramp waveform generating circuit 600 and scan pulse generating circuit 700b.
  • the drive waveforms shown in FIG. 10 to be described later are applied to the scan electrodes SC1 to SC1080 as the first display electrode pair group and the scan electrodes SC1081 to SC2160 as the second display electrode pair group. Can be applied.
  • the switching elements Q760a and Q760b of the switch circuits 750a and 750b are turned on, the switching elements Q710H1 to Q710H2160 of the scan pulse generation circuits 700a and 700b are turned on, and the Q710L1 to Q710L2160 are turned off.
  • a voltage obtained by adding the voltage Vp to the output from the generation circuit 600 can be applied simultaneously to the scan electrodes SC1 to SC2160.
  • the switching elements Q760a and Q760b of the switch circuits 750a and 750b are turned off, the switching elements Q710H1 to Q710H2160 of the scan pulse generation circuits 700a and 700b are turned off, the Q710L1 to Q710L2160 are turned on, and then the Miller integrating circuits 710a and 710b By turning on, a downward ramp voltage up to voltage Vi4 can be applied to scan electrodes SC1 to SC2160 all at once. Thereafter, by turning off Q710L1 to Q710L2160 and turning on switching elements Q710H1 to Q710H2160, voltage Vc can be applied simultaneously to scan electrodes SC1 to SC2160.
  • the switching elements Q710Hn and Q710Ln are turned on / off in a state where the switching element Q760a of the switch circuit 750a is turned off and the Miller integrating circuit 710a is turned on.
  • a scan pulse can be applied. This is because the scan pulse can be applied to the corresponding scan electrode SCn in the same manner during the address period of the second display electrode pair group.
  • the switching element Q760a of the switch circuit 750a is turned on, the switching elements Q710H1 to Q710H1080 of the scan pulse generation circuit 700a are turned off, and the switching elements Q710L1 to Q710L1080 are turned on.
  • the output of the generation circuit 500 can be applied to the first display electrode pair groups SC1 to SC1080.
  • the switching element Q760b of the switch circuit 750b is turned off, and the output of the sustain pulse generating circuit 500 is the scan electrode SC1081 belonging to the second display electrode pair group. No effect on SC2160. Therefore, the above-described address operation can be performed on scan electrodes SC1081 to SC2160 belonging to the second display electrode pair group without depending on the output of sustain pulse generating circuit 500.
  • the switching element Q760a of the switch circuit 750a is turned off. There is no effect on scan electrodes SC1 to SC1080 belonging to one display electrode pair group.
  • switching element Q760a of switch circuit 750a is turned on, switching elements Q710H1 to Q710H1080 of scan pulse generating circuit 700a are turned off, and switching elements Q710L1 to Q710L1080 are turned on.
  • the output from the ramp waveform generating circuit 600 is applied to the scan electrodes SC1 to SC1080.
  • the second display electrode pair group is in the writing period (more precisely, the period in which the writing operation is interrupted), and the switching element Q760b of the switch circuit 750b is turned off.
  • the output voltage has no effect on the scan electrodes SC1081 to SC2160 belonging to the second display electrode pair group.
  • the switching element Q760b Since the switching element Q760b is turned off, the output voltage of the ramp waveform generation circuit 600 is not applied to the scan electrodes SC1081 to SC2160 belonging to the second display electrode pair group. It does not affect.
  • the scan electrode drive circuit 111 is not affected by the applied voltage of the other display electrode pair group by turning off the switch circuits 750a and 750b in the period of applying the downward ramp voltage and the address period. A desired voltage can be applied.
  • FIG. 5 is a circuit diagram of the sustain electrode driving circuit 112.
  • Sustain electrode drive circuit 112 includes sustain electrode side sustain pulse generation circuit 800 (hereinafter simply referred to as “sustain pulse generation circuit 800”), constant voltage generation circuit 900a, constant voltage generation circuit 900b, and sustain electrode side switch circuit 100a (
  • the storage electrode side switch circuit 100b (hereinafter simply referred to as “switch circuit 100b”) is provided.
  • Sustain pulse generation circuit 800 includes power recovery unit 810 and voltage clamp unit 850, and sustain electrodes SU1 to SU1080 belonging to the first display electrode pair group or sustain electrodes SU1081 to SU2160 belonging to the second display electrode pair group. A sustain pulse to be applied to is generated.
  • the power recovery unit 810 includes a power recovery capacitor C810, switching elements Q810 and Q820, backflow prevention diodes D810 and D820, and resonance inductors L810 and L820.
  • the sustaining pulse rises and falls by causing LC resonance between the interelectrode capacitance between the display electrodes and the inductor L810 or the inductor L820.
  • Voltage clamp unit 850 includes switching elements Q850 and Q860. Similarly to voltage clamp unit 550, output voltage (voltage at node D in FIG. 5) of sustain pulse generation circuit 800 is set to voltage Vs or voltage 0 (V). Clamp to
  • the constant voltage generation circuit 900a includes switching elements Q910a, Q920a, Q930a, and Q940a.
  • Switching element Q930a and switching element Q940a form a bidirectional switch connected in series so that the directions of currents to be controlled are opposite to each other.
  • a constant voltage Ve1 is applied to sustain electrodes SU1 to SU1080 belonging to the first display electrode pair group via switching elements Q910a, Q930a, and Q940a, and constant voltage is applied to sustain electrodes SU1 to SU1080 via switching elements Q920a, Q930a, and Q940a.
  • a voltage Ve2 is applied.
  • the constant voltage generation circuit 900b has the same configuration as the constant voltage generation circuit 900a, and includes switching elements Q910b, Q920b, Q930b, and Q940b. Then, the constant voltage Ve1 or the constant voltage Ve2 is applied to the sustain electrodes SU1081 to SU2160 belonging to the second display electrode pair group.
  • FIG. 5 shows a circuit configuration using MOSFETs and IGBTs.
  • IGBTs are used for the switching elements Q940a and Q940b, and a diode D940a is connected in parallel to the switching element Q940a in order to secure a current path in a direction opposite to the direction of the current to be controlled, and the diode D940b in parallel to the switching element Q940b. Is connected.
  • the switching element Q940a is provided to allow current to flow from the sustain electrodes SU1 to SU1080 toward the power sources of the voltages Ve1 and Ve2. However, the switching element Q940a supplies current only from the power sources of the voltages Ve1 and Ve2 to the sustain electrodes SU1 to SU1080. When flowing, switching element Q940a may be omitted. The same applies to switching element Q940b.
  • a capacitor C930a is connected between the gate and drain of the switching element Q930a
  • a capacitor C930b is connected between the gate and drain of the switching element Q930b.
  • These capacitors C930a and C930b are provided in order to moderate the rise when the voltages Ve1 and Ve2 are applied, but are not necessarily required. In particular, when the voltage Ve1 and the voltage Ve2 are changed stepwise, these capacitors C930a and C930b are unnecessary.
  • the switch circuit 100a includes switching elements Q101a and Q102a, and the switching element Q101a and the switching element Q102a form a bidirectional switch connected in series so that the directions of currents to be controlled are opposite to each other. Then, sustain pulse generating circuit 800 and sustain electrodes SU1 to SU1080 belonging to the first display electrode pair group are electrically connected or separated.
  • the switch circuit 100b has switching elements Q101b and Q102b, and forms a bidirectional switch connected in series so that directions of currents to be controlled by the switching element Q101b and the switching element Q102b are opposite to each other. Then, sustain pulse generating circuit 800 and sustain electrodes SU1081 to SU2160 belonging to the second display electrode pair group are electrically connected or separated.
  • a drive waveform shown in FIG. 10 described later is applied to sustain electrodes SU1 to SU1080 as a first display electrode pair group and scan electrodes SU1081 to SU2160 as a second display electrode pair group. Can be applied. The operation will be specifically described below.
  • the switching elements Q101a, Q101b, Q102a, and Q102b of the switch circuits 100a and 100b are turned on and the output of the sustain pulse generation circuit 800 is set to 0 (V) during the period in which the upward ramp waveform is applied to the scan electrodes SC1 to SC2160. ), 0 (V) can be applied to the sustain electrodes SU1 to SU2160 all at once.
  • 0 (V) can be applied to the sustain electrodes SU1 to SU2160 all at once.
  • switching elements Q101a, Q101b, Q102a, Q102b of switch circuits 100a, 100b are turned off, and constant voltage generation circuits 900a, 900b are turned off.
  • voltage Ve1 can be applied to sustain electrodes SU1 to SU2160 all at once.
  • the switching element Q910a, Q910b is turned off and Q920a, Q920b is turned on to output the voltage Ve2.
  • the switching elements Q101a and Q102a of the switch circuit 100a are turned on, the switching elements Q930a and Q940a of the constant voltage generation circuit 900a are turned off, and the sustain pulse generation circuit 800 outputs A pulse can be applied to the sustain electrodes SU1 to SU1080.
  • the second display electrode pair group is in the address period, but since the switching elements Q101b and Q102b of the switch circuit 100b are turned off, the voltage output from the sustain pulse generation circuit 800 has no effect on the sustain electrodes SU1081 to SU2160. do not do.
  • the second display electrode pair group is the sustain period and the first display electrode pair group is the address period.
  • switching elements Q101b and Q102b of switch circuit 100b are turned on, switching elements Q930b and Q940b of constant voltage generation circuit 900b are turned off, and a sustain pulse output from sustain pulse generation circuit 800 is applied to sustain electrodes SU1081 to SU2160. Can do.
  • the first display electrode pair group is in the address period, but since the switching elements Q101a and Q102a of the switch circuit 100a are turned off, the voltage output from the sustain pulse generation circuit 800 does not affect the sustain electrodes SU1 to SU1080. do not do.
  • the sustain electrodes SU1 to SU1080 belonging to the subsequent first display electrode pair group output the potential 0 (V) from the sustain pulse generation circuit 800 during the erasing period, and during the rest period, the switching elements Q101a, By turning off Q102a and turning on switching elements Q910a, Q930a, and Q940a of constant voltage generating circuit 900a, voltage Ve1 can be applied to sustain electrodes SU1 through SU1080.
  • voltage Ve2 can be applied to sustain electrodes SU1 to SU1080 by turning off switching element Q910a and turning on Q920a of constant voltage generating circuit 900a.
  • the sustain electrodes SU1081 to SU2160 belonging to the second display electrode pair group are not affected even in the first erase period, the rest period, and the second erase period.
  • the sustain electrode SU1081 to SU2160 belonging to the second display electrode pair group are in the erasing period and the rest period, and the sustain electrodes SU1 to SU1080 belonging to the first display electrode pair group are in the address period, the sustain electrode SU1081 is similarly applied.
  • the voltage applied to SU2160 has no effect on sustain electrodes SU1 to SU1080.
  • the sustain electrode drive circuit 112 can apply a desired voltage without being affected by the applied voltage of the other display electrode pair group by turning off the switch circuits 100a and 100b in the address period. it can.
  • the sustain pulse generation circuit, the ramp waveform generation circuit, and the like shown in this embodiment are merely examples of specific examples. Other circuit configurations may be used as long as the same drive voltage waveform can be generated.
  • the power recovery unit 510 illustrated in FIG. 4 moves the charge of the capacitor C510 to the interelectrode capacitance via the switching element Q510, the diode D510, the inductor L510, and the switching element Q590 at the rising edge of the sustain pulse, and the falling of the sustain pulse
  • the circuit configuration sometimes returns the charge of the interelectrode capacitance to the capacitor C510 via the inductor L520, the diode D520, and the switching element Q520.
  • connection of one terminal of the inductor L510 is changed from the source of the switching element Q590 to the node C, and the charge of the capacitor C510 is moved to the interelectrode capacitance via the switching element Q510, the diode D510 and the inductor L510 at the rising edge of the sustain pulse.
  • a circuit configuration may be adopted. Further, a circuit configuration in which the inductor L510 and the inductor L520 are shared by one inductor may be employed.
  • FIG. 4 shows a circuit configuration including two Miller integration circuits 610 and 620, the circuit configuration includes one voltage switching circuit and one Miller integration circuit. Also good.
  • the capacitor C510 of the power recovery unit 510 shown in FIG. 4 is deleted, all of the power recovery unit 810 shown in FIG. 5 is deleted, and the connection point between the node D of FIG. 5 and the switching elements Q510 and Q520 of FIG. May be connected to each other.
  • the capacitor C810 of the power recovery unit 810 shown in FIG. 5 is deleted, and the connection point and the node C of the switching elements Q810 and Q820 of FIG. It may be a circuit configuration.
  • the first display electrode pair group is a pair of display electrodes SC1 to SC1080 and sustain electrodes SU1 to SU1080, and a pair of display electrodes SC2161 to SC3240 and sustain electrodes SU2161 to SU3240.
  • the display electrode pair group may be a pair of display electrodes SC1081 to SC2160 and sustain electrodes SU1081 to SU2160, and a pair of display electrodes SC3241 to SC4320 and sustain electrodes SU3241 to SU4320.
  • data electrodes D1 to Dm intersect only the display electrode pairs of the scan electrodes SC1 to SC2160 and the sustain electrodes SU1 to SU2160, no matter what operation the scan electrodes SC2161 to SC4320 and the sustain electrodes SU2161 to SU4320 perform. Not affected. Similarly, data electrodes Dm + 1 to D2m are not affected at all by scan electrodes SC1 to SC2160 and sustain electrodes SU1 to SU2160.
  • the PDP 101 shown in FIG. 6 can be regarded as a configuration that operates independently at the top and bottom, even if the number of display electrode pairs is double, the same is true if each data electrode is divided into two at the top and bottom of the panel. Is possible.
  • FIG. 7 is a circuit diagram of a scan electrode driving circuit 431 for driving the scan electrodes of the PDP 101 of FIG.
  • the difference from scan electrode driving circuit 111 is that switching elements Q710H2161 to Q710H3240 and Q710L2161 to Q710L3240 for driving scan electrodes SC2161 to SC3240 are added to scan pulse generating circuit 700e as compared to scan pulse generating circuit 700a.
  • scan pulse generating circuit 700f is additionally provided with switching elements Q710H3241 to Q710H4320 and Q710L3241 to Q710L4320 for driving scan electrodes SC3241 to SC4320.
  • the operation pulse generation circuit 500 and the ramp waveform generation circuit 600 are the same.
  • an address pulse can be applied to SC 2161 simultaneously with an address pulse applied to scan electrode SC1 in the address period of the first display electrode pair group.
  • the sustain electrode drive circuit may have the same configuration (not shown). That is, sustain electrodes SU2161 to SU3240 may be additionally connected to sustain electrode drive circuits connected to sustain electrodes SU1 to SU1080. Similarly, sustain electrodes SU3241 to SU4320 are connected to circuits connected to sustain electrodes SU1081 to SU2160. May be additionally connected.
  • ⁇ PDP driving method> an example of a method for driving the PDP apparatus 1000 having the above configuration will be described.
  • the description of the driving method is also described in, for example, Japanese Patent Application No. 2008-116719.
  • the timing of the scan pulse and the address pulse is set so that the address operation is continuously performed except for the initialization period.
  • the maximum number of subfields (SF) can be set within one field period.
  • the start time of the subfield of each display electrode pair group is set so that the write periods of two or more display electrode pair groups do not overlap in time among the N display electrode pair groups.
  • the setting is shifted.
  • Tw the time required to perform one address operation over all discharge cells of the entire PDP 1
  • Tw the time of the sustain period of each subfield in each display electrode pair group
  • each display electrode pair group is subjected to a write operation continuously over N groups, excluding the initialization period, within the entire time of one field.
  • Write period can be assigned.
  • the driving method disclosed in Patent Document 4 merely shifts the start time of the subfields so that the writing periods of two or more blocks do not overlap in time, and a sufficient number of subfields is always ensured. I can't say I can.
  • SF1 is written to the first group. From time t2 to time t3, SF1 is written to the second group. From time tN to time tN + 1, SF1 is written to the Nth group. In this way, SF1 is written at a constant time Tw / N (time t1 to time tN + 1).
  • SF3 is written at a fixed time Tw / N (time t2N + 1 to time t3N + 1).
  • the writing of the Kth subfield SFK is also performed at a fixed time Tw / N (time t (K ⁇ 1) N + 1 to time tKN + 1).
  • the time for performing one write operation is Tw / N
  • the time length of one subfield is a fixed time Tw, so that it is maintained in one subfield.
  • the maximum number of subfields can be set within one field period.
  • the writing operation can be continuously performed in any one of the display electrode pair groups in the period excluding the initialization period and the erasing period of each subfield.
  • FIG. 9 is a diagram illustrating the setting of the subfield of the driving method. 9A to 9D, the vertical axis represents scan electrodes SC1 to SC2160, and the horizontal axis represents time. The timing for performing the write operation is indicated by a solid line, and the timing of the sustain period and the erase period described later is indicated by hatching.
  • the time for one field period is set to 16.7 ms, but the present invention is not limited to this.
  • an initializing period for generating initializing discharges simultaneously in all the discharge cells is provided.
  • the time required for the initialization period is set to 500 ⁇ s.
  • the time Tw required to sequentially apply the scan pulses to the scan electrodes SC1 to SC2160 is estimated. At this time, it is desirable to apply the scan pulse as short as possible and continuously as much as possible so that the writing operation is continuously performed.
  • the number of display electrode pair groups is determined based on the required number of sustain pulses.
  • “60”, “44”, “30”, “18”, “11”, “6”, “3”, “2”, “1”, “1” in each subfield. ”Is applied. If the sustain pulse period is 10 ⁇ s, the maximum time Ts required to apply the sustain pulse is 10 ⁇ 60 600 ⁇ s.
  • the number N of display electrode pair groups is an inequality (2) obtained by modifying the inequality (1).
  • N ⁇ Tw / (Tw ⁇ Ts) Can be determined based on That is, Ts must not exceed Tw (N ⁇ 1) / N.
  • the display electrode pairs are divided into two display electrode pair groups as shown in FIG. Then, as shown in FIG. 9D, a sustain period in which a sustain pulse is applied is provided after writing of the scan electrodes belonging to each group. Although it is necessary to provide an erasing period subsequent to the end of the sustaining period of each subfield, in FIG. 9D, both the sustaining period and the erasing period are indicated by hatched hatching from upper right to lower left.
  • the erasing period is ignored, but it is desirable to set so that no writing operation is performed when any of the display electrode pair groups is in the erasing period. This is not only for erasing the wall voltage in the erasing period, but also for adjusting the wall voltage on the data electrode in preparation for the writing operation in the next writing period, so the voltage of the data electrode is fixed in the erasing period. It is desirable to keep it.
  • FIG. 10 is a diagram illustrating an example of a drive voltage waveform applied to each electrode of the PDP 1.
  • an initializing period for generating an initializing discharge in each discharge cell is provided at the beginning of one field. Further, after the sustain period of each subfield of each display electrode pair group, there is provided an erase period for generating an erase discharge for the discharge cells discharged in the sustain period.
  • FIG. 10 shows the initialization period, the writing periods of SF1 to SF2 and SF3 for the first display electrode pair group, and SF1 to SF2 for the second display electrode pair group.
  • the initialization period will be explained.
  • voltage 0 (V) is applied to data electrodes D1 to Dm and sustain electrodes SU1 to SU2160, respectively, and scan waveform SC1 to SC2160 has a ramp waveform voltage that gradually increases from voltage Vi1 to voltage Vi2. Apply. While this ramp waveform voltage rises, a weak initializing discharge is generated between scan electrodes SC1 to SC2160, sustain electrodes SU1 to SU2160, and data electrodes D1 to Dm. Negative wall voltage is accumulated on scan electrodes SC1 to SC2160, and positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SU2160.
  • the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like. Note that Vd may be applied to the data electrodes D1 to Dm during this period.
  • a positive constant voltage Ve1 is applied to sustain electrodes SU1 to SU2160, and a ramp waveform voltage that gently decreases from voltage Vi3 to voltage Vi4 is applied to scan electrodes SC1 to SC2160.
  • a weak initializing discharge is generated between scan electrodes SC1 to SC2160, sustain electrodes SU1 to SU2160, and data electrodes D1 to Dm.
  • the negative wall voltage on scan electrodes SC1 to SC2160 and the positive wall voltage on sustain electrodes SU1 to SU2160 are weakened, and the positive wall voltage on data electrodes D1 to Dm is adjusted to a value suitable for the write operation.
  • voltage Vc is applied to scan electrodes SC1 to SC2160.
  • the positive constant voltage Ve2 is applied to the sustain electrodes SU1 to SU1080.
  • a scan pulse having a negative voltage Va is applied to the scan electrode SC1
  • the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 is obtained by adding the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SC1 to the difference between the externally applied voltages (Vd ⁇ Va).
  • the discharge start voltage is exceeded.
  • a discharge starts between data electrode Dk and scan electrode SC1 progresses to a discharge between sustain electrode SU1 and scan electrode SC1, and an address discharge is generated.
  • a positive wall voltage is accumulated on scan electrode SC1
  • a negative wall voltage is accumulated on sustain electrode SU1
  • a negative wall voltage is also accumulated on data electrode Dk.
  • an address operation is performed in which an address discharge is generated in the discharge cells to be lit in the first row and the wall voltage is accumulated on each electrode.
  • the voltage at the intersection of the data electrodes D1 to Dm to which the address pulse is not applied and the scan electrode SC1 does not exceed the discharge start voltage, so the address discharge does not occur.
  • a scan pulse is applied to the scan electrode SC2 in the second row, and an address pulse is applied to the data electrode Dk corresponding to the discharge cell to emit light in the second row. Then, an address discharge occurs in the discharge cells in the second row to which the scan pulse and the address pulse are simultaneously applied, and an address operation is performed.
  • Voltage Vi1 is applied to scan electrodes SC1081 to SC2160 belonging to the second display electrode pair group.
  • a constant voltage Ve2 is applied to sustain electrodes SU1081 to SU2160.
  • the scan electrodes SC1081 to SC2160 are held as high as possible within a range where no discharge occurs, so that the wall charge can be suppressed from decreasing, and a stable address operation can be performed in the subsequent address period. Can do.
  • the voltage applied to each electrode belonging to the second display electrode pair group is not limited to the above, and another voltage in a range where no discharge is generated may be applied.
  • the positive constant voltage Ve2 is continuously applied to the sustain electrodes SU1081 to SU2160. Then, a scan pulse is applied to scan electrode SC1081, and an address pulse is applied to data electrode Dk corresponding to the discharge cell to emit light. Then, an address discharge occurs between data electrode Dk and scan electrode SC1081, and between sustain electrode SU1081 and scan electrode SC1081. Next, a scan pulse is applied to scan electrode SC1082, and an address pulse is applied to data electrode Dk corresponding to the discharge cell to emit light. Then, an address discharge is generated in the discharge cells in the 1082th row to which the scan pulse and the address pulse are simultaneously applied.
  • the above address operation is repeated until reaching the discharge cell in the 2160th row, and an address discharge is selectively generated in the discharge cells to be lit to form wall charges.
  • the sustain period of SF1 is applied to the first display electrode pair group, and “60” sustain pulses are alternately applied to scan electrodes SC1 to SC1080 and sustain electrodes SU1 to SU1080 belonging to the first display electrode pair group. This is applied to cause the discharge cell that has performed the address discharge to emit light.
  • the sustain pulses applied alternately to the display electrode pairs are sustain pulses having a timing at which the scan electrodes SC1 to SC1080 and the sustain electrodes SU1 to SU1080 are simultaneously at a high potential. That is, when positive voltage Vs is applied to scan electrodes SC1 to SC1080 and voltage 0 (V) is applied to sustain electrodes SU1 to SU1080, the voltage of scan electrodes SC1 to SC1080 is first changed from voltage 0 (V) to voltage. The voltage is increased toward Vs, and then the voltage of sustain electrodes SU1 to SU1080 is decreased from voltage Vs toward voltage 0 (V).
  • the sustain pulse so that the scan electrodes SC1 to SC1080 and the sustain electrodes SU1 to SU1080 have a high potential at the same time, the scan electrodes can be stabilized without being affected by the write pulse applied to the data electrodes.
  • the sustained discharge can be continued. The reason will be described below.
  • the first erasing period a ramp waveform voltage rising toward the voltage Vr is applied to the scan electrodes SC1 to SC1080, and the positive wall voltage on the data electrode Dk is left, and the walls on the scan electrode SCi and the sustain electrode SUi.
  • the voltage is being erased.
  • the erasing period is not only for erasing the wall voltage but also for adjusting the wall voltage on the data electrode in preparation for the writing operation in the next writing period, so it is desirable to fix the voltage of the data electrode. Therefore, in the driving voltage waveform in the driving method, the writing operation of the second display electrode pair group is stopped in the erasing period of the first display electrode pair group.
  • the first display electrode pair group is in the second half of the erase period, and after applying a constant voltage Ve1 to the sustain electrodes SU1 to SU1080, a ramp waveform voltage that decreases toward the voltage Vi4 is applied to the scan electrodes SC1 to SC1080.
  • the wall voltage on the data electrode is adjusted in preparation for an address operation in the next address period.
  • an address period starts and the address operation starts from scan electrode SC1.
  • the constant voltage Ve2 is continuously applied to the sustain electrodes SU1 to SU1080. Then, scan pulses are sequentially applied to scan electrodes SC1 to SC1080 in the same manner as the address period of SF1, and an address pulse is applied to data electrode Dk to perform an address operation in the discharge cells in the first to 1080th rows.
  • the sustain pulse applied alternately to the display electrode pair is a sustain pulse having a timing at which the scan electrodes SC1081 to SC2160 and the sustain electrodes SU1081 to SU2160 simultaneously become high potentials.
  • a ramp waveform voltage rising toward voltage Vr is applied to scan electrodes SC1081 to SC2160, and the positive wall voltage on data electrode Dk is left, and the walls on scan electrode SCi and sustain electrode SUi are left.
  • the voltage is being erased.
  • the address operation of the first display electrode pair group is stopped in the erasing period of the second display electrode pair group.
  • the second display electrode pair group is in the latter erasing period, and after applying a constant voltage Ve1 to the sustain electrodes SU1081 to SU2160, a ramp waveform voltage that decreases toward the voltage Vi4 is applied to the scan electrodes SC1081 to SC2160.
  • the wall voltage on the data electrode is adjusted in preparation for an address operation in the next address period.
  • an address period starts and the address operation starts from scan electrode SC1.
  • the SF2 address period for the second display electrode pair group the SF3 address period for the first display electrode pair group,..., The SF10 address period for the second display electrode pair group, and so on.
  • one field ends after the sustain period and erase period of SF10 for the second display electrode pair group.
  • the timing of the scan pulse and the address pulse is set so that the address operation is continuously performed in any one of the display electrode pair groups after the initialization period.
  • ten subfields can be set within one field period.
  • the number of subfields is the maximum number that can be set within one field period in the present embodiment.
  • one field ends with the sustain period and the erase period for the second display electrode pair group. Therefore, the driving time can be shortened by arranging the subfield having the smallest luminance weight in the last subfield.
  • the voltage Vi1 is 150 (V), the voltage Vi2 is 400 (V), the voltage Vi3 is 200 (V), the voltage Vi4 is ⁇ 150 (V), the voltage Vc is ⁇ 10 (V), and the voltage Vb is 150 (V), voltage Va is -160 (V), voltage Vs is 200 (V), voltage Vr is 200 (V), voltage Ve1 is 140 (V), voltage Ve2 is 150 (V), and voltage Vd is 60 (V).
  • the gradient of the upward ramp waveform voltage applied to scan electrodes SC1 to SC2160 is 10 (V / ⁇ s), and the gradient of the downward ramp waveform voltage is ⁇ 2 (V / ⁇ s).
  • these voltage values and gradients are not limited to the values described above, and are desirably set optimally based on the discharge characteristics of the PDP and the specifications of the PDP device.
  • FIG. 9 illustrates an example of a subfield configuration in which the subfield phases of the first display electrode pair group and the second display electrode pair group are shifted in all subfields.
  • the application of the present invention is not limited to the above-described subfield configuration.
  • the present invention is a subfield configuration including several subfields of an address / maintenance separation system in which the phases of the sustain periods for all the discharge cells are aligned. Can also be applied.
  • the protective layer is required to maintain and exhibit good secondary electron emission characteristics inside the product over the period of use after the product is completed. This is important from the viewpoint of lowering the drive voltage when the Xe partial pressure of the discharge gas is increased in order to improve the efficiency of the PDP.
  • a PDP having a high-definition or ultra-high-definition cell structure that exceeds the resolution of full HD, such as the PDP 1 mentioned as an example, and a large-screen PDP with many scanning lines an increase in power consumption is suppressed.
  • the front substrate 2 and the rear substrate 9 are heated and sealed in a mixed atmosphere of a non-oxidizing gas and a reducing gas.
  • a mixed atmosphere excluding oxygen
  • organic components such as a binder and a solvent contained in a sealing material paste that is a precursor material of the sealing portion 16 are oxidized and polymerized during the heating to discharge space. 15 is prevented from remaining.
  • the organic component is maintained in a low molecular state and is efficiently exhausted and removed from the inside of the panel in a later exhaust process. This prevents the organic component from adsorbing as an impurity gas to the protective layer 8 and deteriorating the organic component, thereby impairing the secondary electron emission characteristics.
  • Such an effect of the present invention is considered to be obtained more efficiently as the PDP becomes higher in definition and ultra-high in definition.
  • the surface area of the discharge cell facing the discharge space is relatively large, and the gas in the discharge space does not easily flow.
  • a relatively large amount of various organic components contained in the constituent elements of the PDP, such as phosphors and partition materials can adhere to the protective layer 8.
  • the surface area of a cell in contact with a gas in the discharge space is increased about 2.4 times compared to a 42-inch full HD panel. Accordingly, it is considered that impurities are more likely to adhere to the protective layer by the increased surface integration as the cell is miniaturized. And the effect of this invention is exhibited effectively in proportion to the increase in such a surface area.
  • the present invention by applying the present invention to a PDP having a particularly fine cell structure, it is possible to appropriately prevent alteration of the protective layer due to adhesion of impurities and maintain secondary electron emission characteristics in good quality. As a result, the driving voltage of the PDP 1 can be favorably reduced.
  • the PDP having a discharge cell having a deep honeycomb rib structure in which the surface area facing the discharge space is relatively large and the gas is likely to stay is excellent in low power drivability and image display. Expect to get performance.
  • a predetermined amount of reducing gas such as hydrogen gas is added to the mixed gas atmosphere in the sealing step (for example, H 2 gas having a partial pressure of 0.1% to 3% in the entire mixed gas is added).
  • H 2 gas having a partial pressure of 0.1% to 3% in the entire mixed gas is added.
  • the reduction effect of the reducing gas prevents unnecessary oxidation of the protective layer and forms an oxygen deficient portion in the MgO crystal structure forming the protective layer.
  • the oxygen deficient portion is formed, this is used as a so-called light emission center, and an effect of improving the secondary electron emission characteristics of the protective layer 8 can be expected.
  • the PDP 1 can be driven at a high speed and a high-speed response even when a driving method specialized for the PDP having fine cells is applied.
  • the display of excellent image display performance can be expected based on the property.
  • the PDP obtained by the manufacturing method of the present invention is particularly suitable for combination with a predetermined driving method (see FIGS. 3 to 10) using the above-described driving circuits 111 to 113 and the like.
  • FIG. 11 is a flowchart showing an outline of a method for manufacturing the PDP 1.
  • the front substrate 2 is manufactured (steps A1 to A4), and the rear substrate 9 is separately manufactured (steps B1 to B6).
  • the produced substrates 2 and 9 are superposed at a predetermined position (superposition process / positioning process).
  • the PDP 1 is completed through the sealing process, the exhaust process, and the discharge gas sealing process shown in FIG. (Front substrate manufacturing process)
  • the display electrode pair 6 is produced on one main surface of the front substrate glass 3 (step A2).
  • the display electrode pair 6 is formed by a printing method is shown, but other than this, it can be formed by a die coating method, a blade coating method, or the like.
  • a transparent electrode material such as ITO, SnO 2 , or ZnO is applied on the front substrate glass in a predetermined pattern such as a stripe with a final thickness of about 100 nm and dried. Thereby, the transparent electrodes 41 and 51 are produced.
  • a photosensitive paste obtained by mixing a photosensitive resin (photodegradable resin) with Ag powder and an organic vehicle is prepared, and this is applied to the transparent electrodes 41 and 51 so as to overlap with each other. Cover with a mask having openings matched to the pattern. Then, the mask is exposed and baked at a baking temperature of about 590 to 600 ° C. through a development process. As a result, bus lines 42 and 52 having a final thickness of several ⁇ m are formed on the transparent electrodes 41 and 51. According to this photomask method, the bus lines 42 and 52 can be thinned to a line width of about 30 ⁇ m as compared with the screen printing method in which the line width of 100 ⁇ m is conventionally limited.
  • bus lines 42 and 52 As a metal material of the bus lines 42 and 52, in addition to Ag, Pt, Au, Al, Ni, Cr, tin oxide, indium oxide, or the like can be used. In addition to the above method, the bus lines 42 and 52 can also be formed by performing an etching process after forming an electrode material by vapor deposition or sputtering.
  • an organic binder composed of lead-based or non-lead-based low melting glass having a softening point of 550 ° C. to 600 ° C., SiO 2 material powder, butyl carbitol acetate, or the like is mixed from above the display electrode pair 6.
  • firing is performed at about 550 ° C. to 650 ° C. to form a dielectric layer 7 having a final thickness of several ⁇ m to several tens of ⁇ m (step A3).
  • the lead-free low melting glass include bismuth oxide low melting glass.
  • glass material an example of this case, 60 wt% bismuth oxide (Bi 2 O 3), boron oxide (B 2 O 3) 15 wt% of silicon oxide (SiO 2) 10 wt%, zinc oxide (ZnO) 15 It can adjust as a composition of weight%.
  • a protective layer containing MgO is formed on the surface of the dielectric layer 7 by vacuum vapor deposition, sputtering, EB vapor deposition, or the like (step A4).
  • a protective layer can be obtained as a vapor deposition film by using MgO pellets and circulating O 2 in an EB vapor deposition apparatus at 0.1 (sccm).
  • a conductive material mainly composed of Ag is applied in stripes at regular intervals by screen printing to form a data electrode 11 having a thickness of several ⁇ m (for example, about 5 ⁇ m).
  • a conductive material mainly composed of Ag is applied in stripes at regular intervals by screen printing to form a data electrode 11 having a thickness of several ⁇ m (for example, about 5 ⁇ m).
  • materials such as metals such as Ag, Al, Ni, Pt, Cr, Cu, and Pd, conductive ceramics such as carbides and nitrides of various metals, combinations thereof, or combinations thereof are used.
  • a laminated electrode formed by laminating can also be used as necessary.
  • the interval is set to 0.16 mm or less, for example, in the range of 0.10 mm to 0.16 mm in accordance with the cell pitch. There is a need.
  • a glass paste made of lead or non-lead low melting point glass or SiO 2 material is applied to the entire surface of the back substrate glass 10 on which the data electrodes 11 are formed by a screen printing method with a thickness of about 20 to 30 ⁇ m. And firing to form the dielectric layer 12 (step B3).
  • partition walls 13 are formed in a predetermined pattern on the surface of the dielectric layer 12 (step B4).
  • the partition wall 13 is formed by applying a paste containing glass particles containing bismuth oxide as a main component, a filler, and a photosensitive resin based on a die coating method, exposing it in a predetermined pattern by a photolithography method, and then performing an etching process. To do.
  • the partition wall 13 having a predetermined pattern can be formed by sand blasting after applying a paste containing glass and then drying.
  • the red (R) phosphor and the green (G) fluorescent light normally used in the AC type PDP are formed on the wall surfaces of the barrier ribs 13 and the surface of the dielectric layer 12 exposed between the adjacent barrier ribs 13.
  • the fluorescent ink containing either the body or the blue (B) phosphor is applied. This is dried and baked to form phosphor layers 14 (step B5).
  • each color fluorescence examples include as follows. Red phosphor: (Y, Gd) BO 3 : Eu, Y (P, V) O 4 : Eu Green phosphor: Zn 2 SiO 4 : Mn, MgO or Al 2 O 3 coated Zn 2 SiO 4 : Mn, (Y, Gd) BO 3 : Tb, (Y, Gd) Al 3 (BO 3 4 : Tb Blue phosphor; BaMgAl 10 O 17 : Eu
  • the present invention is not limited to these composition examples, but in a PDP having a high-definition cell structure, it is necessary to make the charged state of the phosphor uniform in order to stably drive the PDP.
  • the phosphors used in PDPs are positively charged. Since Zn 2 SiO 4 : Mn used as the green phosphor is negatively charged, it is desirable to adjust the polarity. Specifically, it is preferable to coat the phosphor with positively charged MgO or Al 2 O 3 .
  • the back substrate 9 provided with the phosphor is sealed in a non-oxidizing atmosphere containing only N 2. It is desirable that sealing be performed in a mixed gas atmosphere containing 0.1% to 3% of a reducing gas such as H 2 or NH 3 in a non-oxidizing gas. Thereby, the brightness of the panel can be effectively improved, and the discharge start voltage (Vf) can be reduced.
  • a reducing gas such as H 2 or NH 3
  • Al 2 O 3 aluminum oxide
  • MgO magnesium oxide
  • the lysate to Zn 2 SiO 4 by introducing the Mn to prepare a mixed solution, stirred under heating.
  • the mixed solution is filtered and dried, and then the dried product is fired at 400 ° C. to 800 ° C. in the air.
  • Zn 2 SiO 4 Mn whose surface is coated with Al 2 O 3 or MgO is obtained.
  • the coating thickness is preferably 3 nm to 10 nm.
  • the film thickness can be adjusted by the stirring time, the concentration of the mixed solution, the pH of the mixed solution, or the like.
  • Each phosphor material preferably has an average particle size of 2.0 ⁇ m. This is put in a server at a rate of 50% by mass, 1.0% by mass of ethyl cellulose and 49% by mass of a solvent ( ⁇ -terpineol) are added, and stirred and mixed in a sand mill to give 1.5 ⁇ 10 ⁇ 2 Pa ⁇ s.
  • the phosphor ink is prepared. And this is sprayed and applied between the partition walls 13 from a nozzle having a diameter of 60 ⁇ m by a pump. At this time, the panel is moved in the longitudinal direction of the partition wall 20, and the phosphor ink is applied in a stripe shape. Thereafter, the phosphor layer 14 is formed by baking at 500 ° C. for 10 minutes.
  • a predetermined sealing material low melting point glass or the like
  • a resin binder and a solvent to obtain a sealing material paste.
  • various known materials such as acrylic resin, nitrocellulose, and ethylcellulose can be used as the resin binder.
  • the solvent various known materials such as isoamyl acetate and terpineol can be used.
  • the amount of the resin binder added can be adjusted, for example, to be about 5% by weight with respect to the solvent.
  • the softening point of the sealing material (the temperature at which the sealing material begins to soften) is preferably in the range of 410 ° C to 450 ° C.
  • the flow temperature of the sealing material (the temperature at which the sealing material flows) is preferably in the range of 450 ° C. to 500 ° C.
  • the glass transition point glass transition temperature, Tg
  • Tg glass transition temperature
  • a low melting point glass material such as bismuth oxide or lead oxide is mixed with a filler such as cordierite, Al 2 O 3 , or SiO 2 .
  • a filler such as cordierite, Al 2 O 3 , or SiO 2 .
  • the low melting point glass material is mixed at a ratio of 45 to 95% by volume and the filler is mixed at a ratio of 5 to 55% by volume.
  • the specific composition (as the composition after completion of the PDP) is as follows: Bi 2 O 3 is 67 to 90% by weight, B 2 O 3 is 2 to 12 wt%, Al 2 O 3 0-5 wt%, ZnO 1-20 wt%, SiO 2 0-0.3 wt%, BaO 0-10 wt%, CuO 0-5 wt%, A composition comprising Fe 2 O 3 in an amount of 0 to 2% by weight, CeO 2 in an amount of 0 to 5% by weight, and Sb 2 O 3 in an amount of 0 to 5% by weight can be obtained.
  • the low melting point glass material if the main component of lead oxide-based glass, concrete compositions (as composition after PDP completion) is 65 to 85 wt% of PbO, B 2 O 3 10 to 20 weight %, ZnO 0 to 20% by weight, SiO 2 0 to 2.0% by weight, CuO 0 to 10% by weight, and Fe 2 O 3 0 to 5% by weight. it can.
  • the sealing material paste thus obtained is applied so as to surround the periphery of the rear substrate outside the display area (sealing material paste application process).
  • This sealing material paste application step can be carried out at a certain high temperature for the purpose of volatilizing the solvent, but it is less than the softening point of the sealing material, which is the maximum temperature of the pre-baking step described below. Must be carried out at temperature.
  • glass tubes 31 for introducing exhaust gas are introduced and fixed (see B6 in FIG. 11).
  • the glass tube 31 can be disposed immediately after the sealing process and immediately before the exhaust process.
  • the back substrate is introduced into a firing furnace to perform temporary firing.
  • the maximum temperature in the pre-baking step is equal to or higher than the disappearance temperature of the binder of the sealing material paste (in the case of using a plurality of binders, the temperature is equal to or higher than the minimum disappearance temperature in the binder to be used). Adjust the temperature to be lower than the softening point of the material.
  • low melting glass when using low melting glass as a sealing material component, it adjusts more than the glass transition point of the said low melting glass, and 10 degreeC or more lower than the softening point of the said low melting glass.
  • the burning temperature here refers to the temperature at which the binder almost disappears from the paste. Specifically, it refers to a temperature that is 10 ° C. or less lower than the softening point, and more specifically, a temperature that is 10 ° C. to 50 ° C. lower than the softening point.
  • the components of the polymer confined in the PDP after completion are gradually released from the sealing portion into the discharge space, and adhere to the protective layer made of MgO to deteriorate the secondary electron emission characteristics. Cause the discharge voltage to rise.
  • the phosphor layer is also miniaturized, and the occupied area is increased by 2 to 4 times compared to the standard PDP. If the polymer component adheres to the phosphor layer as much as the surface area increases in this way, the luminance is lowered and the image display performance is deteriorated.
  • the organic components remain in a low molecular state without being oxidized, and can be effectively removed in the subsequent exhaust step. adjust.
  • FIG. 12 is a graph showing an example of a temperature profile in the temporary firing step.
  • the back substrate 9 in the state of B6 in FIG. 11 is introduced into the firing furnace.
  • the firing atmosphere can be set to an atmosphere containing some oxygen (for example, an atmosphere containing oxygen at a partial pressure of 1% or less).
  • a non-oxidizing atmosphere for example, an atmosphere containing nitrogen having a dew point of ⁇ 45 ° C. or lower.
  • the firing furnace is raised from room temperature to the pre-baking temperature (400 ° C.) (step 1, pre-baking temperature raising step).
  • This pre-baking temperature is the maximum temperature in the pre-baking step, and is a value set as below the softening point of the low-melting glass of the sealing material as described above.
  • the maximum temperature (400 ° C.) of the pre-baking is maintained for a predetermined period (for example, 10 to 30 minutes) and pre-baked (step 2, pre-baking temperature maintaining step).
  • the temperature lowering step includes a first temperature lowering step (“3-a” in FIG. 5) for lowering both the substrates from the maximum temperature (400 ° C.) to a first temperature higher than the binder disappearance temperature and room temperature, A second temperature lowering step (“3-b” in FIG. 5) for lowering both the substrates from temperature to room temperature is sequentially performed.
  • the first temperature lowering step is performed in a shorter time than the second temperature lowering step, and both the substrates are cooled relatively rapidly to the first temperature.
  • the first temperature is set to 200 ° C.
  • the first temperature lowering step is performed in a short time of 20 minutes to 30 minutes.
  • a 2nd temperature fall step it adjusts so that it may fall slowly over 2 hours or more until the temperature fall of at least about 50 degreeC.
  • the reason why the first temperature lowering step is set to the upper limit of 30 minutes or less is that the power consumption of the completed PDP is compared with the case where the first temperature lowering step is performed for a time exceeding 30 minutes according to the study by the present inventors. This is based on the fact that the knowledge that can be further reduced is obtained.
  • the power consumption of the PDP is favorably reduced by performing the first temperature lowering step at the above temperature setting and in a short time as described above.
  • the reason for this is that since the amount of impurities gradually released from the sealing portion 16 to the discharge space 15 after the completion of the PDP is reduced, the alteration of the protective layer 8 containing MgO is suppressed, and the secondary electron emission characteristics are improved. This is probably because the decrease was effectively prevented.
  • the reason why the amount of impurities released from the sealing portion 16 is reduced can be considered as follows.
  • the decomposition (lower molecular weight) of the organic component of the binder of the sealing material paste proceeds at a temperature higher than the disappearance temperature.
  • Such an organic component decomposed at a high temperature hereinafter referred to as a low molecular component
  • the low-molecular component is re-bonded (polymerized) before disappearing, so that the organic material that has been polymerized from the beginning, that is, is less likely to volatilize. It may become tar. This tar remains inside both substrates even after the exhaust process, and may cause a negative effect on the performance of the PDP.
  • the pre-baking temperature is set as a heating temperature of the organic component of the binder, a temperature higher than the disappearance temperature of the binder of the sealing material paste, and lower than the softening point of the low-melting glass of the sealing material. As described above, it is effective to perform tarring of the low molecular component.
  • Step 2 in which the maximum temperature of the pre-baking is maintained for a certain period, most of the organic components of the binder are decomposed (lower molecular weight) and disappear. However, the decomposition is not completely performed within the period of Step 2, and some organic components may remain without being reduced in molecular weight.
  • step 3 temperature lowering step
  • decomposition proceeds in that period.
  • the temperature of the entire step 3 is gradually decreased, the low molecular component generated by decomposition in the period of step 3 has a characteristic that it is difficult to disappear compared to step 2 in which the maximum temperature is kept.
  • the low molecular component is easily taken into the sealing portion 16. In this way, the low molecular component remaining in the sealing portion 16 is released as impurities (impure gas) from the sealing portion 16 in the completed PDP.
  • a first temperature lowering step is provided at the beginning of step 3, and both substrates are quickly moved from the maximum temperature of pre-baking to the first temperature lower than the disappearance temperature of the binder of the sealing material paste and higher than room temperature. The temperature is adjusted to drop.
  • the organic component is prevented from remaining as a low molecular component as much as possible, and the amount of impurities released from the sealing portion 16 to the discharge space 15 in the completed PDP is reduced. Yes.
  • the temperature lowering rate of the first temperature lowering step is as fast as possible for the above reason.
  • the rate of temperature drop in the first temperature drop step is too high, the glass substrate of the PDP may be broken, and the substrate may be damaged. Therefore, it is necessary to consider the setting of the temperature drop temperature including this point. There is.
  • the binder is not decomposed within the temperature range in the temperature lowering step below the binder disappearance temperature and to the room temperature. Therefore, the temperature decreasing pace in the temperature range may be arbitrarily determined.
  • the solvent or binder component in the sealing material paste is generally burned to generate and remove carbon dioxide (CO 2 ), but an oxidizing gas component such as oxygen in the pre-baking atmosphere. If a large amount of carbon dioxide is contained, carbon dioxide gas is rapidly generated, and the glass component of the sealing material is foamed, which may result in incomplete sealing. Incomplete sealing should be avoided because it will cause discharge gas leakage later.
  • CO 2 carbon dioxide
  • an oxidizing gas component such as oxygen in the pre-baking atmosphere.
  • a weak oxidizing atmosphere for example, a mixed atmosphere containing nitrogen as a main component and oxygen having a partial pressure of 1% or less
  • a non-oxidizing atmosphere It is desirable to perform pre-baking in an atmosphere containing nitrogen. If it contains an acrylic resin in the resin component of the sealing material paste and, if Bi 2 O 3 based glass and P 2 O 5 based glass is used in the sealing material, a non-oxidizing atmosphere with N 2, etc. It is preferable to carry out a temporary baking step.
  • FIG. 11 the sealing portion 16 before the sealing step is illustrated. However, after sealing, the glass of the sealing portion 16 is melted to reduce the height, and the top of the partition wall 13 is connected to the protective layer 8. Abut.
  • FIG. 13 shows a sealing furnace 220, an exhaust device 160, and a gas introduction device 140 (in FIG.
  • valves 180, 190, 200, 210, and 230 are shown. Exhaust, gas flow, and gas introduction from both substrates are adjusted by opening or closing any of the valves 180, 190, 200, 210, and 230 at a predetermined timing. Furthermore, the valve 190 can adjust the dew point and pressure inside the sealing and discharging furnace 220.
  • valves 180, 210, and 230 may be provided inside the gas introduction device 140, and the valve 200 may be provided inside the exhaust device 160.
  • FIG. 14 is a graph showing temperature profile examples of the sealing process, the exhaust process, and the discharge gas introduction process. In addition, these heating temperature and temperature and a maintenance period are only examples.
  • the sealing atmosphere in the sealing and discharging heating furnace 220 is adjusted. For this reason, the valves 190 and 210 are opened, and a non-oxidizing gas (Ar gas or dew point of ⁇ 45 ° C. or less as an example) is introduced from the gas introducing device 140 into the inside of both substrates or the inside of the sealing heating furnace 220. N 2 gas) and a reducing gas (H 2 gas as an example) are mixed and flowed and filled in a mixed atmosphere.
  • a non-oxidizing gas Ar gas or dew point of ⁇ 45 ° C. or less as an example
  • the amount of reducing gas added to the sealing atmosphere is preferably such that the partial pressure is in the range of 0.1% or more and 3% or less as a ratio of the entire mixed atmosphere. Even if the partial pressure is less than 0.1%, it is possible to lower the discharge start voltage. However, when a Zn 2 SiO 4 : Mn phosphor coated with MgO or Al 2 O 3 is used, the oxygen may be reduced depending on the coating. In addition, the adsorption amount of water and water increase, and the effect of reducing the discharge start voltage hardly appears. On the other hand, if the partial pressure exceeds 3%, defects are observed in the dielectric layer, and display unevenness can occur on the display surface of the PDP, which is not preferable.
  • oxidizing gas such as oxygen derived from the atmosphere may be mixed in the sealing atmosphere in some cases, but sealing in a gas atmosphere in which a small amount of reducing gas is substantially mixed in non-oxidizing gas. Adjust so that the influence of mixing of oxidizing gas is reduced as much as possible so that the deposition process can be performed.
  • a reducing gas as a sealing atmosphere component, even if an oxidizing gas such as oxygen is mixed in, the adverse effect is suppressed as much as possible by the reducing action, and the polymerization of organic components and the panel are performed. Residual inside can be suppressed.
  • the dew point and pressure in the gas furnace in which a small amount of reducing gas is mixed in the non-oxidizing gas are set to a slightly positive pressure by controlling the valve 190.
  • the heaters 260 are energized to heat both substrates while controlling the valves 180, 190, and 210 to send a gas obtained by mixing a small amount of a reducing gas into a non-oxidizing gas into both the substrates and the furnace. .
  • the temperature of both substrates is raised from room temperature to the softening point temperature (410 ° C. to 450 ° C.) of the sealing material.
  • step 1 When the temperature of both substrates rises to the softening point temperature, the temperature is maintained for a certain period (about 1 hour) as a sealing temperature maintenance step (step 1 so far). Note that maintaining the temperature at the softening point is not essential, and may be omitted if it is desired to moderate the temperature rise to the pour point of the sealing material.
  • both substrates are kept at the pour point (melting temperature, 450 ° C. to 500 ° C.) (sealing temperature increasing step). In other words, this temperature is 40 ° C. or more higher than the softening point of the sealing material. This temperature is maintained for a certain period (about 1 hour) (sealing temperature maintaining step), and then cooled to the exhaust temperature (400 ° C. to 420 ° C.) or lower as the sealing temperature lowering step (step 2 so far).
  • the low melting point glass of the sealing material is melted to become a dense structure, and is solidified again by cooling to form the completed sealing portion 16.
  • the valve 180 is closed, the valves 190, 200, and 210 are opened, and the gas between the two substrates is evacuated by the exhaust device 160, and the sealing / exhaust heating furnace 220 is brought into the vacuum exhaust furnace state.
  • the temperature of both the substrates is increased to a predetermined exhaust temperature.
  • the temperature is maintained for a certain time (4 hours).
  • the exhaust temperature is preferably set to be lower than the softening point of the sealing material (preferably a temperature lower by 10 ° C. to 30 ° C. than the softening point).
  • both substrate temperatures are cooled to room temperature (step 3).
  • an organic component (CH-based component) derived from the sealing material paste that has been kept in a low molecular state in the pre-baking process is vaporized and removed from between both substrates together with the flowing gas. Since this organic component is not polymerized and is in a low molecular state, it can be detached from the surfaces and sealing materials inside both substrates relatively easily by gas flow during the exhaust process, and efficiently from both substrates. Can be removed.
  • carbon dioxide gas such as CO and CO 2 generated between the two substrates is also removed simultaneously.
  • This carbon dioxide gas is generated by burning some organic components remaining between both substrates during the exhaust process, but the exhaust process is relatively low temperature, so it does not generate a large amount and generates a small amount. That's it.
  • the valve 190, 200, 210 is closed and the valve 180 is opened, and a discharge gas containing 15% or more of Xe, for example, a Ne—Xe-based discharge gas (for example, 70% Ne— 30% Xe gas) is introduced at a predetermined pressure (for example, 66 KPa).
  • a Ne—Xe-based discharge gas for example, 70% Ne— 30% Xe gas
  • the glass tube 31 After introducing the discharge gas, the glass tube 31 is chipped off and sealed internally (chip off process). This completes the PDP manufacturing process.
  • both the substrates being manufactured after the sealing step can be once taken out into the atmosphere, and then the exhaust step can be performed by connecting an exhaust device to the both substrates. Further, both substrates taken out into the atmosphere can be temporarily stored before the exhaust process.
  • the present invention unlike the prior art, there is no need to consistently manufacture the PDP in a reduced pressure atmosphere isolated from the atmosphere over each process, and a large scale for maintaining a reduced pressure atmosphere during or between each process.
  • a manufacturing device such as a decompression device is unnecessary.
  • the present invention can store both substrates being manufactured before the exhaust process as described above, there is also an advantage that the execution plan of the manufacturing process can be flexibly adjusted. As described above, the present invention is also very advantageous in that it has high feasibility.
  • Example 1 A PDP having a fine cell structure with a cell pitch of 0.10 mm is used, and MgO pellets for forming a protective layer are used in the front substrate manufacturing process, and 0.1 (sccm) of O 2 is circulated in the EB vapor deposition apparatus. A protective layer was formed.
  • (Y, Gd) BO 3 : Eu was used as the red phosphor
  • Zn 2 SiO 4 : Mn was used as the green phosphor
  • BaMgAl 10 O 17 : Eu was used as the blue phosphor.
  • the composition of the sealing material PbO—B 2 O 3 —RO—MO glass shown in Table 1 described later, which is mainly composed of lead oxide glass (PbO), was used.
  • the softening point is 430 ° C. and the pour point is 490 ° C.
  • the maximum temperature in the pre-baking process (step 2 of the temperature profile in FIG. 12) was set to 400 ° C., which is 30 ° C. lower than the softening point of the sealing material, and was performed in an air atmosphere for 50 minutes.
  • step 1 of the sealing process (step 1 of the temperature profile in FIG. 14), first, a gas in which 0.1% of H 2 gas is mixed with N 2 gas having a dew point temperature of ⁇ 50 ° C. in the heating furnace 120 for sealing exhaust. was filled. Next, the temperature in the furnace is adjusted by using the heater 160 in the sealing heating furnace 120 while blowing a gas in which 0.1% of H 2 gas is mixed with N 2 gas at a flow rate of 5 L / min. The temperature was raised to around the softening point (420 ° C.) of the sealing material (at this time, the valves 100, 90, 110 of the exhaust device 60 were closed).
  • step 2 of the sealing process subsequent to the above step 1, 0.1% of H 2 gas is added to N 2 gas having a dew point temperature of ⁇ 50 ° C.
  • the mixed gas was filled at a partial pressure of.
  • the flow rate of the gas obtained by mixing the N 2 gas with the H 2 gas at a partial pressure of 0.1% is set to be equal to or less than half of the step 1 (2 L / min).
  • the temperature of the sealing and discharging heating furnace 120 is raised to a sealing temperature (flow temperature) (490 ° C.) at which the sealing material is sufficiently softened. This sealing temperature was maintained for about 50 minutes, and then the furnace temperature was lowered to a temperature below the softening point of the sealing material (300 ° C.).
  • step 3 of FIG. 14 following the sealing process (steps 1 and 2), the valves 80 and 110 are closed and the valves 100, 90 and 130 are opened, thereby evacuating between the substrates and in the furnace. did.
  • the temperature of the heating furnace 120 for sealing and discharging is again increased from 300 ° C. to 410 ° C. below the softening point of the sealing material (20 ° C. lower than the softening point of the sealing material) and maintained at that temperature for about 4 hours. did. Thereafter, the temperature of the furnace was lowered to room temperature while evacuating.
  • Step 4 of FIG. 14 the valves 100, 90, and 130 are closed and the valve 80 is opened at room temperature, and the discharge gas (100% Xe) having the above composition is supplied from the gas introduction device 40. It was sealed between both substrates at a pressure of 66 KPa.
  • Example 2 As shown in Table 1, the sealing step was performed in an atmosphere in which H 2 gas was mixed with N 2 gas at a partial pressure of 3.0%. Points other than the above were basically set in the same manner as in Example 1.
  • Example 3 Cell pitch and PDP cell structure of 0.15 mm, in the front substrate preparing step, 100 ppm of SiO 2 to MgO, The pellets were added respectively Al 2 O 3 at a concentration of 500 ppm, an O 2 in the EB vapor deposition apparatus 0 .1 (sccm) was obtained to obtain a protective layer made of MgO to which the above materials were added.
  • the composition of the sealing material was a mixed composition of glass composed mainly of Bi 2 O 3 and filler composed of Al 2 O 3 , SiO 2 , and cordierite (Bi 2 O 3 —B 2 O shown in Table 1). 3 -Uses RO-MO glass). In this case, the softening point of the sealing material is 450 ° C., and the sealing temperature is 500 ° C.
  • the maximum temperature in the pre-baking step was set to 410 ° C. which was 40 ° C. lower than the softening point of the sealing material.
  • the sealing step was performed in an atmosphere in which N 2 gas having a dew point of ⁇ 55 ° C. was mixed with H 2 gas at a partial pressure of 1.5%.
  • step 3 of FIG. 14 following the sealing process (steps 1 and 2), the valves 80 and 110 are closed and the valves 100, 90 and 130 are opened, thereby evacuating between the substrates and in the furnace. did.
  • the temperature of the heating furnace 120 for sealing and discharging is again increased from 300 ° C. to 420 ° C. below the softening point of the sealing material (30 ° C. lower than the softening point of the sealing material) and maintained at that temperature for about 4 hours. did. Thereafter, the temperature of the furnace was lowered to room temperature while evacuating.
  • Step 4 of FIG. 14 the valves 100, 90, and 130 are closed and the valve 80 is opened at room temperature, and the discharge gas (85% Ne-15) having the above composition is supplied from the gas introduction device 40. % Xe) was sealed between both substrates at a pressure of 66 KPa.
  • Examples 1 to 3 and Comparative Examples 1 and 2 produced as described above were designated as Samples 1 to 5, respectively.
  • Vf Each value of Vf is summarized in Table 1. Samples 1 to 5 were all set to a temperature lower than the softening point of the sealing material when setting the maximum temperature in the preliminary firing step.
  • each of Examples 1 and 2 and Comparative Example 1 has a configuration in which the same PbO-based glass is used as the sealing material, and MgO is used as the protective layer in the front substrate forming process.
  • the sealing atmosphere mixed atmosphere
  • the sealing atmosphere was non-oxidizing.
  • the effect of reducing the discharge start voltage Vf is clearly exhibited.
  • Comparative Example 1 The reason is that in Comparative Example 1, the sealing step was performed in a sealing atmosphere containing only N 2 , so that the organic components in the sealing material paste were in contact with oxygen remaining in a minute amount during the sealing step and burned. In addition, it is considered that impurities such as the generated polymer are adsorbed to the protective layer as a gas, and the protective layer has been altered, leading to an increase in voltage. Meanwhile, since the sealing step in Examples 1 and 2 were carried out in sealed atmosphere of a mixture of reducing gas in N 2, the generation of such polymers is suppressed, while the organic component is a low molecular state exhausting process It is considered that the protective layer has been sufficiently removed and the alteration of the protective layer has been effectively suppressed.
  • Examples 1 and 2 it is considered that a good reduction effect of the driving voltage appears by mixing reducing gas with N 2 in a sealed atmosphere.
  • Examples 1 and 2 are compared. Then, in Example 2 in which the reducing gas was added at a partial pressure of 3.0%, the discharge was more effective than in Example 1 in which the reducing gas was added at a partial pressure of 0.1% in the sealing atmosphere. The effect of reducing the starting voltage Vf is obtained.
  • the results of Examples 1 and 2 show that the above effect can be obtained by adding a reducing gas. However, if the addition amount is about 3% compared to 0.1%, a better effect can be obtained. Appears. Accordingly, the amount of reducing gas added in the sealing atmosphere is preferably in the range of at least a partial pressure of 0.1% to 3%, and more preferably the partial pressure of the reducing gas is set higher in this range. It can be said.
  • Example 3 and Comparative Example 2 are compared, both use bismuth (Bi 2 O 3 ) -based glass as the sealing material, and the composition of the protective layer in the front substrate preparation step is MgO with 100 ppm of SiO 2 , the al 2 O 3 are used have been added 500 ppm.
  • a sealing atmosphere in which a reducing gas is mixed with a non-oxidizing gas in the sealing process is used.
  • Example 3 has a better effect of reducing the discharge start voltage Vf than the sample (Comparative Example 2) using only the non-oxidizing N 2 gas in the sealing atmosphere. .
  • the reason why such a result was obtained seems to be the same as the discussion in Examples 1 and 2 and Comparative Example 2.
  • the sealing atmosphere is used by mixing a non-oxidizing gas and a reducing gas in a predetermined ratio.
  • Examples 1 and 2 and Comparative Example 1 are configured to have fine cells having a cell pitch of 0.10 mm. From the above results, according to the present invention, even if the PDP has a high-definition cell structure with a small cell pitch, it can be expected to reduce the power consumption satisfactorily.
  • steps 1 and 2 in the sealing process were performed in an atmosphere using N 2 gas as a non-oxidizing gas and H 2 as a reducing gas. It can be expected that the same effect can be expected even when Ar or Xe gas is used as the reactive gas and NH 3 is used as the reducing gas.
  • a panel having the highest effect of the present invention and having a panel resolution of FHD or higher has been described as an example.
  • a panel having an ultra-high resolution such as SD, HD, or FHD. Needless to say, the same effect can be obtained.
  • the present invention is not limited to the above-described high definition or ultra high definition panel.
  • the present invention since a high-speed drive is required even for a large panel (50 inches or more) having a relatively large number of scanning lines, the present invention has a good effect even when applied to such a panel.
  • the application of the present invention is not limited to such a high-definition / ultra-high-definition panel or a large-screen panel, but is applied to a PDP having a relatively large discharge cell structure constituted by XGA, SXGA standards, etc. It is also possible to do.
  • the present invention is an invention useful for providing a large-screen, high-definition PDP device, and can be said to be extremely highly usable as a public facility, a home-use television, or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

本発明は、高精細セルを有するPDPでも保護層への不純物の吸着を効果的に防止し、優れた画像表示性能を消費電力の低減を図りつつ発揮できるPDPの製造方法を提供する。 具体的には仮焼成工程において、前記封着材の軟化点未満を最高温度として背面基板(9)を仮焼成する。背面基板(9)を前面基板(2)と重ね、非酸化性ガスに還元性ガスを所定量添加した封着雰囲気中で封着工程を行う。これにより、封着材ペーストに起因する有機成分による不純物を低分子状態で残存させ、封着工程後の排気工程でこれを排気除去し、不純物の保護層(8)への吸着を防止する。

Description

プラズマディスプレイパネルの製造方法
 本発明は、プラズマディスプレイパネル(以下、単に「PDP」という。)の製造方法に関し、特に保護層への不純物混入を効果的に除去するとともに、保護層の改質を図る技術に関する。
 コンピューターやテレビ等の用途のディスプレイ装置としてプラズマディスプレイパネル(Plasma Display Panel、以下「PDP」と記載する)が注目されている。PDPは、気体放電からの放射を利用した平面表示装置であって、高速表示や高精細表示、並びに大型化・薄型軽量化が比較的容易であり、映像表示装置や広報表示装置などの分野で広く実用化されている(特許文献1)。PDPには直流型(DC型)と交流型(AC型)がある。このうち面放電型AC型PDPが寿命特性や大型化の面で特に高い技術的ポテンシャルを持ち、商品化されている。
 代表的な従来のAC型PDPは、一対の基板(前面基板と背面基板)を、放電空間を挟んで対向配置させ、両基板周囲に低融点ガラスなどの封着材を含む封着部を形成して内部封止した構成を有する。
 前面基板は、ベースとなる前面ガラス基板の一方の主面上に、Agペーストを塗布・焼成することで一対の帯状電極からなる表示電極が複数対にわたり形成され、各表示電極を覆うように、ガラスペーストを塗布・焼成して、酸化鉛を主成分とする誘電体ガラス層が形成されている。誘電体ガラス層の上には、スパッタリング法等により酸化マグネシウム(MgO)やこれを主成分として含む保護層が積層されている。
 背面基板は、背面ガラス基板の一方の主面上に、Agペーストを塗布・焼成して、帯状のアドレス(データ)電極が複数にわたり並設される。その上に上記と同様の方法で、誘電体ガラス層が順次積層される。この保護層の上には各々のアドレス電極を区画するように、ガラスペーストを塗布・焼成して隔壁がストライプ状に設けられる。さらに隣接する隔壁の各側面とその間の誘電体ガラス層の表面には、赤色(R)、緑色(G)、青色(B)のいずれかの色に対応する蛍光体インクを塗布し、これを500℃程度で焼成してペースト中の樹脂成分を除去することで蛍光体層が形成される。
 前記蛍光体層を形成した背面基板の表面には、基板の周囲に対し、酸化鉛系ガラスと酸化物フィラーを含む封着材に、樹脂(バインダー)と溶剤とを混合してなる封着材ペーストが塗布される。製造工程において、封着材ペーストは仮焼成により加熱され、ペースト中の有機成分をある程度除去される。そして、表示電極が形成された前面基板の表面と、アドレス電極が形成された背面基板の表面を対向させ、表示電極とアドレス電極が直交するように両基板を重ね合わせて位置決めする。この状態で、本焼成(封着工程)を行って封着部を形成することで、両基板間の内部封止が図られる。
 これらの一対の基板において、背面基板の隔壁の頂部が前面基板側と当接することで、隣接隔壁の間で放電セルが区画されて形成される。隣接隔壁の間の空間は放電空間であり、前記封着工程後に両基板内部のガスを排気したのち、放電ガスとしてXe-Ne系あるいはXe-He系等の希ガスが所定圧力(通常40KPa~80KPa)で封入される。
 このPDPで画像表示するためには、1フィールドの映像を複数のサブフィールド(S.F.)に分割する階調表現方式(例えばフィールド内時分割表示方式)が用いられる。駆動時に所定のタイミングで表示電極及びアドレス電極に給電することによって、放電空間で放電が発生する。この放電に伴い、放電ガスがイオン化して放電空間内に真空紫外線(主には波長147nmを主体とする共鳴線と波長173nmを主体とする分子線)が発生する。この真空紫外線が蛍光体層を励起発光させることで、可視光発光がなされ、パネル全体でカラー表示がなされることとなる。
 ところで近年、PDPの用途の多様化により、様々な規格のPDPが存在する。具体的には、横方向(水平方向)に852本、縦方向(垂直方向)に480本)の走査線数を持つ従来の標準(SD)パネルに加え、横方向に1024本、縦方向に768本の走査線数を持つハイビジョン(HD)パネルがある。さらに現在では、ハイビジョンパネルよりも高精細なフルハイビジョン(フルHD)パネルが製造され、それ以上に高精細なパネルの開発もなされている。
 PDPの高精細化は、画素数の増大を伴う。例えば42インチのフルHDパネルでは、画素数が横方向に1920個×縦方向に1080個となり、横方向のセルピッチは0.16mm程度となる。さらに、フルHDパネルよりも高精細な超高精細パネルの場合、50インチのサイズでは画素線数が横方向に4000個程度、縦方向に2000個程度と膨大になる。また、横方向のセルピッチは0.1mm程度と極めて微細なサイズになる。
 このような膨大且つ微細な放電セルを用いて良好な画像表示性能を得るためには、必要な放電発光を所定タイミングで確実に行う必要がある。その方法の一つとして、放電ガス中のXe分圧を増やす(例えばNe-Xe系ガスのXe分圧を従来の10%程度から30%程度まで増大させる)と、発光輝度の向上が望めることが知られている。
 一方、近年の電化製品には消費電力を低減させる要求が存在し、低電力駆動が望まれている。しかしながら、上記のように放電ガス中のXe分圧を増やすと放電電圧が上昇し、消費電力が増大しやすくなる問題がある。また、駆動電圧が大きくなるために耐圧ドライバが必要となり、ドライバ回路を中心とするコスト増加の問題もある。さらには、放電強度が高まるため、放電に曝される保護層が摩耗しやすくなり(耐スパッタ性の低下)、ひいてはPDP自体の寿命が短くなるという問題がある。
 そこで従来では、保護層が有する二次電子放出特性を良好に維持することで、放電電圧の低減を図り、消費電力の低減をねらう対策が幾つか講じられている。保護層は製造過程において、封着材ペースト等に含まれる各種樹脂や溶媒、溶剤等の有機性不純物や、この不純物が仮焼成工程や封着工程で焼失する際に生じる炭素ガスや水蒸気などの不純物ガス(以下、まとめて単に「不純物」と称する。)を吸着し、変質しやすい性質を有するが、このような吸着を防止したり、吸着しにくい保護層材料を用いることによって保護層の二次電子放出特性を維持することが考えられている。
 具体的には特許文献3、4、非特許文献3に示すように、MgOの代わりにSrO、CaO、BaO等のアルカリ土類金属酸化物を用いた複合酸化膜で保護層を構成するとともに、放電ガス封入前の放電空間を1×10-4Pa程度の真空度まで排気して、不純物を除去する方法が提案されている。この従来技術では、併せて保護層形成工程から封着工程までを、乾燥雰囲気に調整した空気、N2、O2のいずれかの雰囲気中で連続して行い、H2O等の不純物が保護層に混入するのを効果的に防止する方法が示されている。
 また特許文献5には、SrO、CaO、BaO等のアルカリ土類金属酸化物を用いた複合酸化膜からなる保護層を形成するとともに、当該保護層に雰囲気中のH2O、CO、CO2が吸着したり、保護層と不要な反応を生ずるのを防止し、放電空間内の不純物ガスを効率よく排気する目的で、封着工程及び排気工程を真空中で一貫して行う方法が開示されている。
特開2003-131580号公報 特開2005-157338号公報 特開2002-231129号公報 特開2007-265768号公報 特開2007-119833号公報
NHK技研R&D No.103 2007.5 pp32-39
 しかしながら、上記したいずれの従来技術でも、保護層への不純物の混入を効果的に除去できるとは言い難い。
 すなわち、封着材ペーストに起因する不純物は、仮焼成工程及び封着工程において高温で加熱されることでガス化され、その大半が排気工程で排気除去されるが、それでも完全に不純物を除去することは難しい。また、一定温度以上の高温で封着材ペーストを加熱すると、当該ペースト由来の有機成分が重合することによるタールの発生を招き、かえって不純物が除去しにくくなることが、本願発明者らの鋭意検討によって明らかにされている。
 また、上記アルカリ土類金属の複合酸化膜からなる保護層は、良好な二次電子放出特性を有するものの、現状ではMgOを含んでなる保護層の方がより優れた二次電子放出特性を発揮しやすい。したがって、消費電力を低減する目的から、保護層材料としてはなるべくMgO系材料を用いたいという要求がある。
 このように、消費電力が低く、かつ、優れた画像表示性能を発揮できる高精細化なPDPを実現するためには、未だ解決すべき課題が存在する。
 本発明はこのような課題に鑑みてなされたものであって、たとえ高精細パネルであっても、不純物の吸着によってMgOを含む保護層が変質するのを防止することで、良好な画像表示性能を比較的低い消費電力駆動で発揮することの可能なプラズマディスプレイパネルの製造方法を提供することを目的とする。
 上記課題を解決するために、本発明は、背面基板又は表面にMgOを含む保護層が形成された前面基板のうち、一方の基板の主面の周囲に封着材を含むペーストを配設し、当該ペーストに含まれるバインダーの消失温度以上かつ封着材の軟化点温度未満の温度を仮焼成最高温度として、前記塗布したペーストを焼成する仮焼成工程と、前記仮焼成工程後に、前記一方の基板の主面に他方の基板の主面を対向配置させ、前記両基板を重ね合わせる位置決め工程と、位置決め工程後に、非酸化性ガスと還元性ガスの混合雰囲気下で、所定の封着温度で焼成して前記両基板を封着させる封着工程と、封着工程後に、前記両基板間のガスを排気させる排気工程とを経るものとした。
 ここで前記仮焼成工程では、前記最高温度で焼成を行った後、前記両基板の温度をバインダー消失温度未満且つ室温より高い第一温度まで下降させる第一降温ステップと、第一降温ステップ後に、前記両基板の温度を前記第一温度から室温まで温度降下させる第二降温ステップとを含み、第一降温ステップは、第二降温ステップよりも短時間で行うこともできる。
 この場合、前記第一降温ステップにおける前記第一温度を200℃とし、第一降温ステップに係る時間を20分以上30分以下に設定することもできる。
 また、前記第二降温ステップの時間を、第一降温ステップの時間よりも5倍以上長時間に設定することもできる。
 また、前記非酸化性ガスとしてはN2ガスあるいはArガスが好適である。
 また、前記還元性ガスとしてはH2ガスまたはNH3(アンモニア)ガスが望ましい。
 前記混合雰囲気(封着雰囲気)中における還元性ガスは、当該混合雰囲気全体におけるガス分圧として、0.1%以上3%以下とするのが好ましい。
 仮焼成最高温度としては、封着材の軟化点よりも10℃以上低い温度にすることもできる。
 また、仮焼成最高温度を、さらに封着材の軟化点よりも10℃から50℃以上低い温度とすることもできる。
 また前記仮焼成工程では、前記封着材として低融点ガラスを成分に含む封着材を用い、当該低融点ガラスのガラス転移点以上かつ当該低融点ガラスの軟化点よりも10℃以下の低い温度で焼成を実施することができる。
 この場合、前記ガラス転移点は336℃以上365℃以下の範囲とすることができる。
 また、前記封着材の軟化点が410℃~450℃であり、前記封着温度が450℃~500℃とすることもできる。
 前記封着材としては、コージライト、Al23、SiO2のうちのいずれか1種以上をフィラーとして含む封着材を用いることができる。
 また、前記封着材としては、酸化ビスマスとコージライトを含む封着材を用いることもできる。
 あるいは前記封着材として、酸化鉛とコージライトを含む封着材を用いることもできる。
 封着工程では、前記封着温度として封着材の軟化点温度より40℃以上の高温に設定することもできる。
 仮焼成工程は、露点が-45℃以下のN2雰囲気下で行うこともできる。
 また仮焼成工程は、O2を1%以下の分圧で含有するN2雰囲気下で行うこともできる。
 ここで前記仮焼成工程では、前記仮焼成最高温度での仮焼成を10分以上50分以下で維持することも可能である。
 前記仮焼成工程は、酸化性雰囲気で行うことが好適である。
 前記封着工程では、前記両基板の温度を室温から前記封着温度まで上昇させる封着温度上昇ステップと、封着温度上昇ステップ後に封着温度を一定時間維持する封着温度維持ステップと、封着温度維持ステップ後に、前記両基板の温度を前記封着温度から封着材の軟化点未満の温度まで下降させる封着温度下降ステップとを、順次、非酸化性ガス中に還元性ガスを混合した雰囲気下、より好ましくは、N2ガスあるいはArガス中にH2ガスを0.1%~3%混合した雰囲気下で行うこともできる。
 前記排気工程では、前記両基板を室温以上、前記封着材の軟化点未満の温度で一定時間維持する排気温度維持ステップと、排気温度維持ステップ後に、両基板温度を室温まで下降させる排気温度下降ステップとを、順次、減圧雰囲気下で行うこともできる。
 前記封着工程前においては、背面基板の主面に隣接する隔壁のピッチを0.16mm以下に設定して複数の隔壁を併設するとともに、隣接する前記各隔壁間に蛍光体層を形成し、排気工程後の前記両基板の間に、Xeを15%以上の分圧で含む放電ガスを封入することもできる。
 また前記封着工程前において、パネル画素数が横方向に1920個以上で且つ縦方向に1080個以上となるように、背面基板の主面に隣接する隔壁のピッチを設定して複数の隔壁を併設するとともに、隣接隔壁間に蛍光体層を形成し、排気工程後の前記両基板の間に、Xeを15%以上の分圧で含む放電ガスを封入することもできる。
 また本発明は、上記した本発明のいずれかのプラズマディスプレイパネルの製造方法によって作製されたプラズマディスプレイパネルの駆動方法であって、当該プラズマディスプレイパネルは、走査電極と維持電極とで構成された表示電極対を複数備えるとともに複数のデータ電極を備え、前記表示電極対と前記データ電極とが交差する位置のそれぞれに放電セルを備えており、前記複数の表示電極対を複数の表示電極対グループに分け、前記表示電極対グループ毎に、放電セルで書込み放電を発生させる書込み期間と前記放電セルで維持放電を発生させる維持期間とを有する複数のサブフィールドを用いて1フィールド期間を分割し、前記表示電極対グループの数をN(Nは2以上の整数)、パネル全体の放電セルで1回の書込み動作を行うために必要な時間をTwとするとき、各表示電極対グループの各サブフィールドの維持期間の時間を、Tw×(N-1)/N以下に設定して駆動するものとした。
 本発明のプラズマディスプレイパネルの製造方法では、仮焼成工程において、封着材の軟化点温度よりも低い温度を最高温度として仮焼成を実施する。このような温度設定を行うことで、封着材のペースト由来の有機成分は、当該仮焼成工程以後、低分子状態のままで両基板間に残留させることができる。
 さらに本発明では、仮焼成工程において両基板を前記最高温度で焼成した後、2段階の降温ステップに分けて両基板の温度を室温まで降下させている。ここで、第一降温ステップとして、前記最高温度からバインダー消失温度未満且つ室温よりも高い第一温度まで、これに続く第二降温ステップに比べて急激に温度降下させる。これにより、封着材のペースト中に含まれる低分子状態の有機成分が、前記最高温度の高温に長時間曝されて過度に分解されるのを防止できる。その結果、過度に分解された有機成分が封着部中に取り込まれて除去困難となる問題を回避することができる。また、第二降温ステップを第一降温ステップに比べて緩やかな時間で行うことで、急速冷却による基板の損傷を防止できる。
 このように本発明では、封着材のペースト由来の有機成分は低分子状態として両基板間に良好に残留されるので、その他の不純物とともに、当該有機成分を排気工程において効率よく除去することができる。これにより従来のように、前記有機成分が過度に加熱されて重合し、タール化したり、高温で過度に分解されて封着部中に取り込まれ、PDP完成後も封着材のガラス成分中に残存するおそれが低減される。
 従来、封着材ペーストの有機成分に由来して発生したタールは蒸気圧が低く、排気工程でも除去しにくいために基板間に残存する。このため前記タールはMgOを含む保護層を劣化させてPDPの放電電圧を上昇させる原因等になるが、本発明では上記のようにタールの発生を抑制するとともに、排気工程において有機成分を効率よく除去できるので、不純物の吸着によるPDPの保護層の劣化を抑制できる。
 また、封着工程を非酸化性雰囲気または還元雰囲気で実施することにより、封着材ペーストの有機成分の重合を防止し、排気工程において前記有機成分を低分子状態のままで良好に除去できる。これにより、保護層の変質が抑制されるとともに、封着工程を還元性雰囲気で実施した場合には保護層の不要な酸化を防止し、結晶構造を改質して、二次電子放出特性を向上させる効果も期待できる。
 その結果、本発明のPDPにおいては、優れた二次電子放出特性が発揮され、良好な放電開始電圧の低減効果とともに、高速応答性の基に優れた画像表示性能の発揮を期待できる。
 このような本発明は、特に高精細・超高精細パネル、あるいは大画面のパネルに適用することによって、極めて有効な効果を発揮できるものである。
実施の形態1におけるPDPの概略構成を示す断面斜視図である。 実施の形態1におけるPDPの電極配列図である。 実施の形態1のPDP装置の回路ブロック図である。 実施の形態1のPDP装置における走査電極駆動回路の回路図である。 実施の形態1のPDP装置における維持電極駆動回路の回路図である。 実施の形態1のPDP装置におけるPDPの、他の電極配列図である。 実施の形態1のPDP装置におけるPDPの、他の走査電極駆動回路の回路図である。 実施の形態1のPDP装置の駆動時におけるタイムチャートを説明するための図である。 実施の形態1のPDP装置におけるサブフィールド構成の設定方法を説明するための図である。 実施の形態1のPDP装置におけるPDPの各電極に印加する駆動電圧波形を示す図である。 実施の形態1のPDP装置が備えるPDPの製造方法を説明するためのフロー図である。 本発明の仮焼成工程の温度プロファイルを示す図である。 封着装置とガス導入装置等の配管構造を示す図である。 封着工程、排気工程、放電ガス導入工程の温度プロファイルを示す図である。
 以下、本発明の実施の形態について、各図面を用いて説明する。まず高精細セル構造を有するPDPと、当該PDPに適した駆動方法を説明する。続いて保護層への不純物の吸着を抑制してPDPを製造する方法を説明する。なお、当然ながら本発明はこれらの実施の形態に限定されるものではなく、その発明の範囲を逸脱しない範囲で適宜変更が可能である。
 <実施の形態1>
 (PDP装置の構成)
 実施の形態1のPDP装置1000は、PDP1に対し、所定の駆動回路111~113等を接続して構成される。
 図1はPDP1の概略構成を示す部分斜視図であって、当該PDP1周囲の封着部周辺領域を部分的に示すものである。また図2は、PDP1における電極配列の全体構成を模式的に示す図である。
 図1に示すように、PDP1は、第1の基板である前面基板(フロントパネル)2と第2の基板である背面基板(バックパネル)9を、互いの内側主面が対向するように配置し、両基板2、9の周囲が封着部16で封止されてなる。
 前面基板2の基板となる前面基板ガラス3には、その一方の主面に所定の放電ギャップを形成するように配設された一対の表示電極対6(走査電極4、維持電極5。図1中では図2のSC1、SU1を図示している)が、複数対にわたり、ストライプ状に形成されている。
 ここで各表示電極対6は、酸化インジウム錫(ITO)、酸化亜鉛(ZnO)、酸化錫(SnO2)等の導電性金属酸化物を透明導電性材料とする帯状の透明電極51、41に対して、Ag厚膜、Al薄膜、Cr/Cu/Cr積層薄膜などによるバスライン52、42が積層された構成である。このバスライン52、42によって透明電極51、41のシート抵抗が下げられる。なお、表示電極対6は、Ag等の金属材料のみで構成することもできる。また電極形状は帯状に限定せず、複数の細線を用いて構成したり、所望のパターンで構成することもできる。
 表示電極対6を配設した前面基板ガラス3には、その主面全体にわたり、酸化鉛(PbO)又は酸化ビスマス(Bi23)又は酸化燐(PO4)、あるいは酸化亜鉛(ZnO)を主成分とする低融点ガラス(厚み30μm程度)の誘電体層7が、スクリーン印刷法等によって形成されている。ここで誘電体層7は、AC型PDP特有の電流制限機能を有し、DC型PDPに比べて長寿命化を実現する要素になっている。
 保護層8は、放電時のイオン衝撃から誘電体層7を保護し、放電開始電圧を低減させる目的で配される薄膜であって、耐スパッタ性及び二次電子放出係数γに優れるMgOを含む材料により形成される。当該材料は、さらに良好な光学透明性、電気絶縁性を有する。
 一方、背面基板9の基板となる背面基板ガラス10には、その一方の主面に、Ag厚膜、Al薄膜、Cr/Cu/Cr積層薄膜などによるデータ(アドレス)電極11(図1中では、図2のD1~D4を図示している)が、x方向を長手方向としてy方向に一定間隔毎でストライプ状に並設される。
 そして、各々のデータ電極11を内包するように、背面基板ガラス9の全面にわたって、誘電体層12が配設されている。なお、誘電体層12は上記7と同様の構成であるが、可視光反射層としても機能させるため、ガラス材料中にTiO2粒子等の可視光反射特性を有する粒子を分散させるように混合してもよい。
 誘電体層12の上には、さらに隣接するデータ電極11の間隙に合わせ、井桁状の隔壁13(隔壁部1231、1232の組み合わせ)が形成され、これにより放電セルが区画される。放電セルは、この隔壁13により区画されることで、隣接間での誤放電や光学的クロストークの発生は防止できる。隔壁13のピッチを設定することで、PDP1の放電セルを横方向に1920個以上、且つ、縦方向に1080個以上にわたり形成することができる。
 なお、隔壁13は井桁状に限定されず、ストライプ状、ハニカム状(パネルの厚み方向深さが深いものも含む)等、各種形状に形成することができる。
 隣接する2つの隔壁13の側面とその間の誘電体層12の面上には、カラー表示のための赤色(R)、緑色(G)、青色(B)の各々に対応する蛍光体層14(14(R)、14(G)、14(B)のいずれか)が形成されている。
 なお、誘電体層12は必須ではなく、データ電極11を直接蛍光体層14で覆うような構成であっても良い。
 前面基板2と背面基板9は、それぞれ表示電極対6とデータ電極11が形成された各表面を対向させ、表示電極対6とデータ電極11の互いの長手方向が交差するように位置合わせされた状態で、両基板2、9の外周縁部が所定の封着材を含む封着部16で気密に接合(封着)されている。そして、両基板2、9の間に確保される放電空間15には、He、Xe、Ne等を含む不活性ガス成分による放電ガス(ここではXeを15体積%以上で含むNe-Xe系ガス)が所定圧力で封入される。
 放電空間15は隣接隔壁13の間のスペースであり、隣り合う一対の表示電極対6と1本のデータ電極11が放電空間15を挟んで交差するそれぞれの位置に合わせ、画像表示にかかる放電セル(「サブピクセル」とも言う)が形成されている。そして、隣り合うRGBの各色に対応する3つの放電セルで1画素が構成される。
 図2に示すように、PDP1の全体では、行方向(図1のY方向)に延伸されたn本の走査電極SC1~SCn(図1の走査電極4)、および同方向にn本の維持電極SU1~SUn(図1の維持電極5)が延伸して配列される。また、列方向(図1のX方向)にm本のデータ電極D1~Dm(図1のデータ電極11)が延伸して配列される。PDP1では、1対の走査電極SCi(i=1~n)および維持電極SUiと1つのデータ電極Dj(j=1~m)とが交差した部分に対応して、マトリクス状に複数(m×n個)の放電セル(図中の点線で囲まれた部分)が形成されている。PDP1に形成する表示電極対6の数は特に制限されないが、本実施の形態においてはn=2160として説明する。
 走査電極SC1~SC2160および維持電極SU1~SU2160からなる2160対の表示電極対6は、複数の表示電極対グループに分けられる。表示電極対グループの数Nの決め方については後述することとして、本実施の形態においては、パネル領域を上下に2分割して2つの表示電極対グループ(N=2)に分けたとして説明する。図2に示したように、パネル領域の上半分に位置する表示電極対6を第1の表示電極対グループとし、パネル領域の下半分に位置する表示電極対6を第2の表示電極対グループとする。すなわち1080本の走査電極SC1~SC1080および1080本の維持電極SU1~SU1080が第1の表示電極対グループに属し、1080本の走査電極SC1081~SC2160および1080本の維持電極SU1081~SU2160が第2の表示電極対グループに属している。
 次に、図3はPDP装置1000の回路ブロック図である。PDP装置1000は、上記したPDP1に加え、画像信号処理回路110、データ電極駆動回路113、走査電極駆動回路111、維持電極駆動回路112、タイミング発生回路114および各回路ブロックに必要な電源を供給する電源回路(図示せず)等で構成されている。このうち、走査電極SC1~SC2160は駆動回路111、維持電極SU1~SU2160は駆動回路112、データ電極D1~Dmは駆動回路113にそれぞれ電気接続される。
 画像信号処理回路110は、外部より入力される画像信号をサブフィールド毎の発光・非発光を示す画像データに変換する。
 データ電極駆動回路113は、m本のデータ電極D1~Dmのそれぞれに電圧Vdまたは電圧0(V)を印加するためのm個のスイッチを備えている。そして画像信号処理回路110から出力された画像データを各データ電極D1~Dmに対応する書込みパルスに変換し、各データ電極D1~Dmに印加する。
 タイミング発生回路114は、水平同期信号、垂直同期信号をもとにして各回路の動作を制御する各種のタイミング信号を発生し、それぞれの回路へ供給する。
 走査電極駆動回路111は、タイミング信号にもとづいて第1の表示電極対グループに属する走査電極SC1~SC1080および第2の表示電極対グループに属する走査電極SC1081~SC2160を駆動する。
 維持電極駆動回路112は、タイミング信号にもとづいて第1の表示電極対グループに属する維持電極SU1~SU1080および第2の表示電極対グループに属する維持電極SU1081~SU2160を駆動する。
 続いて、図4は走査電極駆動回路111の回路図である。走査電極駆動回路111は、走査電極側維持パルス発生回路500(以下、単に「維持パルス発生回路500」と略称する)、傾斜波形発生回路600、走査パルス発生回路700a、走査パルス発生回路700b、走査電極側スイッチ回路750a(以下、単に「スイッチ回路750a」と略称する)、走査電極側スイッチ回路750b(以下、単に「スイッチ回路750b」と略称する)等で構成される。
 維持パルス発生回路500は、電力回収部510と電圧クランプ部550とを有し、第1の表示電極対グループに属する走査電極SC1~SC1080または第2の表示電極対グループに属する走査電極SC1081~SC2160に印加する維持パルスを発生する。
 電力回収部510は、電力回収用のコンデンサC510、スイッチング素子Q510、Q520、逆流防止用のダイオードD510、D520、共振用のインダクタL510、L520を有し、各々の対の表示電極間の電極間容量とインダクタL510またはインダクタL520とをLC共振させて維持パルスの立上りおよび立下りを行う。維持パルスの立上り時には、電力回収用のコンデンサC510に蓄えられている電荷をスイッチング素子Q510、ダイオードD510およびインダクタL510を介して電極間容量に移動する。維持パルスの立下り時には、電極間容量に蓄えられた電荷を、インダクタL520、ダイオードD520およびスイッチング素子Q520を介して電力回収用のコンデンサC510に戻す。このように、電力回収部510は電源から電力を供給されることなくLC共振によって維持パルスの立上りおよび立下りを行うため、理想的には消費電力が「0」となる。なお、電力回収用のコンデンサC510は電極間容量に比べて十分に大きい容量を持ち、電力回収部510の電源として働くように、電圧Vsの半分の約Vs/2に充電されている。
 電圧クランプ部550は、スイッチング素子Q550、Q560を有する。そしてスイッチング素子Q550をオンにすることにより、維持パルス発生回路500の出力電圧(図4の節点Cの電圧)を電圧Vsにクランプする。また、スイッチング素子Q560をオンにすることにより、維持パルス発生回路500の出力電圧を電圧0(V)にクランプする。したがって、電圧クランプ部550による電圧印加時のインピーダンスは小さく、維持放電による大きな放電電流を安定して流すことができる。
 こうして維持パルス発生回路500は、スイッチング素子Q510、Q520、Q550、Q560を制御することによって維持パルスを発生する。なお、これらのスイッチング素子は、MOSFETやIGBT等の一般に知られた素子を用いて構成することができる。ただし、図4にはスイッチング素子としてIGBTを用いた回路構成を示した。スイッチング素子Q550、Q560としてIGBTを用いる場合には制御する電流の方向と逆の方向の電流経路を確保する必要がある。そのため図4に示したように、スイッチング素子Q550に並列にダイオードD550を接続し、スイッチング素子Q560に並列にダイオードD560を接続している。また図4には示していないが、IGBTを保護するためにスイッチング素子Q510およびスイッチング素子Q520のそれぞれに並列にダイオードを接続してもよい。
 またスイッチング素子Q590は分離スイッチであり、初期化期間に節点Cの電圧がVi2のようにVsよりも上昇する際にダイオードD550を介して電流が後述する傾斜波形発生回路600から電圧Vsに向かって逆流するのを防止するために設けられている。
 傾斜波形発生回路600は、2つのミラー積分回路610、620を備えている。ミラー積分回路610は、傾斜波形発生回路600の出力電圧(図4の節点Cの電圧)を電圧Vtに向かって緩やかに上昇させる。またミラー積分回路620は、傾斜波形発生回路600の出力電圧を電圧Vrに向かって緩やかに上昇させる。
 走査パルス発生回路700aは、電圧Vpの電源E710aと、ミラー積分回路710aと、スイッチング素子Q710H1~Q710H1080と、スイッチング素子Q710L1~Q710L1080とを有する。ミラー積分回路710aは、電源E710aの低圧側の電圧(図4の節点Aの電圧)を電圧Vaに向かって緩やかに降下させる。また電源E710aの低圧側の電圧を電圧Vaにクランプする。スイッチング素子Q710L1~Q710L1080のそれぞれは、対応する走査電極に電源E710aの低圧側の電圧を印加し、スイッチング素子Q710H1~Q710H1080のそれぞれは、対応する走査電極に電源E710aの高圧側の電圧を印加する。
 走査パルス発生回路700bは走査パルス発生回路700aと同様の構成であり、電圧Vpの電源E710bと、ミラー積分回路710bと、スイッチング素子Q710H1081~Q710H2160と、スイッチング素子Q710L1081~Q710L2160とを有する。そして第2の表示電極対グループに属する走査電極SC1081~SC2160のそれぞれに電源E710bの高圧側の電圧または低圧側の電圧を印加する。
 スイッチ回路750aはスイッチング素子Q760aを有し、維持パルス発生回路500および傾斜波形発生回路600と走査パルス発生回路700aとを電気的に接続または分離する。スイッチ回路750bはスイッチング素子Q760bを有し、維持パルス発生回路500および傾斜波形発生回路600と走査パルス発生回路700bとを電気的に接続または分離する。
 上記の走査電極駆動回路111を用いることで、後述する図10に示す駆動波形を第1の表示電極対グループである走査電極SC1~SC1080および第2の表示電極対グループである走査電極SC1081~SC2160に印加することができる。
 以下、具体的な当該回路111の動作を説明する。
 初期化期間においては、スイッチ回路750a、750bのそれぞれのスイッチング素子Q760a、Q760bをオンし、走査パルス発生回路700a、700bのスイッチング素子Q710H1~Q710H2160をオン、Q710L1~Q710L2160をオフすることにより、傾斜波形発生回路600からの出力に電圧Vpを上乗せした電圧を走査電極SC1~SC2160に一斉に印加することができる。続いて、スイッチ回路750a、750bのそれぞれのスイッチング素子Q760a、Q760bをオフし、走査パルス発生回路700a、700bのスイッチング素子Q710H1~Q710H2160をオフ、Q710L1~Q710L2160をオンした後、ミラー積分回路710a、710bをオンすることで、電圧Vi4までの下り傾斜電圧を走査電極SC1~SC2160に一斉に印加することができる。その後、Q710L1~Q710L2160をオフ、スイッチング素子Q710H1~Q710H2160をオンすることで電圧Vcを走査電極SC1~SC2160に一斉に印加することができる。
 第1の表示電極対グループの書込み期間においては、スイッチ回路750aのスイッチング素子Q760aをオフ、ミラー積分回路710aをオンした状態で、各スイッチング素子Q710HnおよびQ710Lnをオンオフすることで、対応する走査電極SCnに走査パルスを印加することができる。これは、第2の表示電極対グループの書込み期間も同様の方法で対応する走査電極SCnに走査パルスを印加することができる。
 第1の表示電極対グループの維持期間においては、スイッチ回路750aのスイッチング素子Q760aをオン、走査パルス発生回路700aのスイッチング素子Q710H1~Q710H1080をオフ、スイッチング素子Q710L1~Q710L1080をオンすることで、維持パルス発生回路500の出力を第1の表示電極対グループSC1~SC1080に印加することができる。この時、第2の表示電極対グループは書込み期間であるため、スイッチ回路750bのスイッチング素子Q760bはオフされており、維持パルス発生回路500の出力は第2の表示電極対グループに属する走査電極SC1081~SC2160に何ら影響しない。したがって、第2の表示電極対グループに属する走査電極SC1081~SC2160に対しては維持パルス発生回路500の出力に依存せずに、上述する書込み動作を行うことができる。
 第2の表示電極対グループが維持期間、第1の表示電極対グループが書込み期間の場合も同様に、スイッチ回路750aのスイッチング素子Q760aがオフされているので、維持パルス発生回路500の出力は第1の表示電極対グループに属する走査電極SC1~SC1080には何ら影響しない。
 続く第1の表示電極対グループの前半の消去期間においては、スイッチ回路750aのスイッチング素子Q760aをオンし、走査パルス発生回路700aのスイッチング素子Q710H1~Q710H1080をオフ、スイッチング素子Q710L1~Q710L1080をオンすることで、走査電極SC1~SC1080に傾斜波形発生回路600からの出力を印加する。
 この時、第2の表示電極対グループは書込み期間(より正確には書込み動作を中断している期間)であり、スイッチ回路750bのスイッチング素子Q760bはオフされているため、傾斜波形発生回路600の出力電圧は第2の表示電極対グループに属する走査電極SC1081~SC2160に何ら影響しない。
 続く休止期間および後半の消去期間についても同様であり、スイッチング素子Q760bがオフされているため、第2の表示電極対グループに属する走査電極SC1081~SC2160には傾斜波形発生回路600の出力電圧は何ら影響しない。
 以上説明したように、走査電極駆動回路111はスイッチ回路750a、750bは下り傾斜電圧を印加する期間と書込み期間においてオフすることで、もう一方の表示電極対グループの印加電圧に影響を受けずに所望の電圧を印加することができる。
 続いて図5は、維持電極駆動回路112の回路図である。維持電極駆動回路112は、維持電極側維持パルス発生回路800(以下、単に「維持パルス発生回路800」と略称する)、一定電圧発生回路900a、一定電圧発生回路900b、維持電極側スイッチ回路100a(以下、単に「スイッチ回路100a」と略称する)、維持電極側スイッチ回路100b(以下、単に「スイッチ回路100b」と略称する)を備えている。
 維持パルス発生回路800は、電力回収部810と電圧クランプ部850とを有し、第1の表示電極対グループに属する維持電極SU1~SU1080または第2の表示電極対グループに属する維持電極SU1081~SU2160に印加する維持パルスを発生する。
 電力回収部810は、電力回収用のコンデンサC810、スイッチング素子Q810、Q820、逆流防止用のダイオードD810、D820、共振用のインダクタL810、L820を有し、電力回収部510と同様にして、各一対の表示電極間の電極間容量とインダクタL810またはインダクタL820とをLC共振させて維持パルスの立上りおよび立下りを行う。
 電圧クランプ部850は、スイッチング素子Q850、Q860を有し、電圧クランプ部550と同様にして、維持パルス発生回路800の出力電圧(図5の節点Dの電圧)を電圧Vsまたは電圧0(V)にクランプする。
 一定電圧発生回路900aは、スイッチング素子Q910a、Q920a、Q930a、Q940aを有する。スイッチング素子Q930aとスイッチング素子Q940aとは制御する電流の方向が互いに逆になるように直列接続された双方向のスイッチを形成している。そしてスイッチング素子Q910a、Q930a、Q940aを介して第1の表示電極対グループに属する維持電極SU1~SU1080に一定電圧Ve1を印加し、スイッチング素子Q920a、Q930a、Q940aを介して維持電極SU1~SU1080に一定電圧Ve2を印加する。
 一定電圧発生回路900bは、一定電圧発生回路900aと同様の構成であり、スイッチング素子Q910b、Q920b、Q930b、Q940bを有する。そして第2の表示電極対グループに属する維持電極SU1081~SU2160に一定電圧Ve1または一定電圧Ve2を印加する。
 なお、これらのスイッチング素子も、MOSFETやIGBT等の一般に知られた素子を用いて構成することができる。ただし、図5にはMOSFETおよびIGBTを用いた回路構成を示した。スイッチング素子Q940a、Q940bにはIGBTを用いており、制御する電流の方向と逆の方向の電流経路を確保するためにスイッチング素子Q940aに並列にダイオードD940aを接続し、スイッチング素子Q940bに並列にダイオードD940bを接続している。
 また、スイッチング素子Q940aは維持電極SU1~SU1080から電圧Ve1、Ve2の電源に向かって電流を流すために設けられているが、電圧Ve1、Ve2の電源から維持電極SU1~SU1080に向かってのみ電流を流す場合にはスイッチング素子Q940aを省略してもよい。スイッチング素子Q940bについても同様である。
 また、スイッチング素子Q930aのゲート・ドレイン間にコンデンサC930aを、スイッチング素子Q930bのゲート・ドレイン間にコンデンサC930bをそれぞれ接続している。これらのコンデンサC930a、C930bは電圧Ve1、Ve2印加時の立上りを緩やかにするために設けているが、必ずしも必要なものではない。特に、電圧Ve1、電圧Ve2をステップ状に変化させる場合はこれらのコンデンサC930a、C930bは不要である。
 スイッチ回路100aはスイッチング素子Q101a、Q102aを有し、スイッチング素子Q101aとスイッチング素子Q102aとは制御する電流の方向が互いに逆になるように直列接続された双方向のスイッチを形成している。そして維持パルス発生回路800と第1の表示電極対グループに属する維持電極SU1~SU1080とを電気的に接続または分離する。
 スイッチ回路100bはスイッチング素子Q101b、Q102bを有し、スイッチング素子Q101bとスイッチング素子Q102bとも制御する電流の方向が互いに逆になるように直列接続された双方向のスイッチを形成している。そして維持パルス発生回路800と第2の表示電極対グループに属する維持電極SU1081~SU2160とを電気的に接続または分離する。
 上記の維持電極駆動回路112を用いることで、後述する図10に示す駆動波形を第1の表示電極対グループである維持電極SU1~SU1080および第2の表示電極対グループである走査電極SU1081~SU2160に印加することができる。以下、具体的に動作を説明する。
 初期化期間においては、走査電極SC1~SC2160に上り傾斜波形を印加する期間はスイッチ回路100a、100bのスイッチング素子Q101a、Q101b、Q102a、Q102bをオンし、維持パルス発生回路800の出力を0(V)にすることで、維持電極SU1~SU2160に一斉に0(V)を印加することができる。続く初期化期間の後半である走査電極SC1~SC2160に下り傾斜波形を印加する期間は、スイッチ回路100a、100bのスイッチング素子Q101a、Q101b、Q102a、Q102bをオフし、一定電圧発生回路900a、900bのスイッチング素子Q910a、Q910b、Q930a、Q930b、Q940a、Q940bをオンすることで、維持電極SU1~SU2160に一斉に電圧Ve1を印加することができる。
 書込み期間においては、スイッチング素子Q910a、Q910bをオフ、Q920a、Q920bをオンすることで電圧Ve2を出力する。
 第1の表示電極対グループが維持期間においては、スイッチ回路100aのスイッチング素子Q101a、Q102aをオン、一定電圧発生回路900aのスイッチング素子Q930a、Q940aをオフして、維持パルス発生回路800が出力する維持パルスを維持電極SU1~SU1080に印加することができる。この時第2の表示電極対グループは書込み期間であるが、スイッチ回路100bのスイッチング素子Q101b、Q102bはオフされているので、維持パルス発生回路800が出力する電圧は維持電極SU1081~SU2160に何ら影響しない。第2の表示電極対グループが維持期間で第1の表示電極対グループが書込み期間の場合も同様である。すなわち、スイッチ回路100bのスイッチング素子Q101b、Q102bをオン、一定電圧発生回路900bのスイッチング素子Q930b、Q940bをオフして、維持パルス発生回路800が出力する維持パルスを維持電極SU1081~SU2160に印加することができる。この時第1の表示電極対グループは書込み期間であるが、スイッチ回路100aのスイッチング素子Q101a、Q102aはオフされているので、維持パルス発生回路800が出力する電圧は維持電極SU1~SU1080に何ら影響しない。
 続く第1の表示電極対グループに属する維持電極SU1~SU1080が消去期間においては、維持パルス発生回路800から電位0(V)を出力し、続く休止期間においては、スイッチ回路100aのスイッチング素子Q101a、Q102aをオフ、一定電圧発生回路900aのスイッチング素子Q910a、Q930a、Q940aをオンすることで維持電極SU1~SU1080に電圧Ve1を印加することができる。
 続く後半の消去期間においては、一定電圧発生回路900aのスイッチング素子Q910aをオフ、Q920aをオンすることで電圧Ve2を維持電極SU1~SU1080に印加することができる。これら前半の消去期間、休止期間、後半の消去期間においても、第2の表示電極対グループに属する維持電極SU1081~SU2160には何ら影響しない。
 第2の表示電極対グループに属する維持電極SU1081~SU2160が消去期間および休止期間であり、第1の表示電極対グループに属する維持電極SU1~SU1080が書込み期間である場合も同様に、維持電極SU1081~SU2160に印加する電圧は維持電極SU1~SU1080に何ら影響しない。
 以上説明したように、維持電極駆動回路112はスイッチ回路100a、100bが書込み期間においてオフすることで、もう一方の表示電極対グループの印加電圧に影響を受けずに所望の電圧を印加することができる。
(その他の回路構成について)
 本実施の形態において示した維持パルス発生回路、傾斜波形発生回路等は、単に具体例の一つを示したに過ぎない。同様の駆動電圧波形を発生させることができれば他の回路構成であってもよい。
 例えば図4に示した電力回収部510は、維持パルスの立ち上り時にはスイッチング素子Q510、ダイオードD510、インダクタL510およびスイッチング素子Q590を介してコンデンサC510の電荷を電極間容量に移動し、維持パルスの立下り時にはインダクタL520、ダイオードD520およびスイッチング素子Q520を介して電極間容量の電荷をコンデンサC510に戻す回路構成である。しかしインダクタL510の一方の端子の接続をスイッチング素子Q590のソースから節点Cに変更して、維持パルスの立ち上り時にスイッチング素子Q510、ダイオードD510およびインダクタL510を介してコンデンサC510の電荷を電極間容量に移動する回路構成としてもよい。また、インダクタL510とインダクタL520とを1つのインダクタで兼用する回路構成であってもよい。
 また図4に示した傾斜波形発生回路600は2つのミラー積分回路610、620を備えた回路構成を示したが、1つの電圧切換回路と1つのミラー積分回路とを備えた回路構成であってもよい。
 また、図4に示した電力回収部510のコンデンサC510を削除し、図5に示した電力回収部810をすべて削除し、図5の節点Dと図4のスイッチング素子Q510とQ520との接続点とを接続した回路構成であってもよい。
 あるいは、図4に示した電力回収部510をすべて削除し、図5に示した電力回収部810のコンデンサC810を削除し、図5のスイッチング素子Q810とQ820の接続点と節点Cとを接続した回路構成であってもよい。
(その他の表示電極グループについて)
 PDP1では表示電極対6を合計2160対形成し、表示電極対グループを2グループに分ける例を説明したが、本発明ではこのグループ化の方法に限定しない。例えば図6のPDP101に示すように、表示電極対を4320対形成するとともに、データ電極D1~Dmを走査電極SC1~SC2160および維持電極SU1~SU2160と交差させ、別のデータ電極Dm+1~D2mを走査電極SC2161~SC4320および維持電極SU2161~SU4320と交差させたパネル構成とすることもできる。このPDP101の構成でもPDP1と同様の動作をさせることが可能である。
 すなわち、第1の表示電極対グループを走査電極SC1~SC1080と維持電極SU1~SU1080の一対の表示電極対および、走査電極SC2161~SC3240と維持電極SU2161~SU3240の一対の表示電極対とし、第2の表示電極対グループを走査電極SC1081~SC2160と維持電極SU1081~SU2160の一対の表示電極対および、走査電極SC3241~SC4320と維持電極SU3241~SU4320の一対の表示電極対とすればよい。データ電極D1~Dmは走査電極SC1~SC2160および維持電極SU1~SU2160の表示電極対としか交差していないため、走査電極SC2161~SC4320および維持電極SU2161~SU4320がどのような動作を行っても何ら影響されない。同様に、データ電極Dm+1~D2mが走査電極SC1~SC2160および維持電極SU1~SU2160にも何ら影響されない。
 したがって、図6に示すPDP101は、上下で独立した動作を行う構成と見なせるため、表示電極対が2倍の本数であっても、各々のデータ電極がパネルの上下で2分割されていれば同様の動作が可能である。
 図7は、図6のPDP101の走査電極を駆動する走査電極駆動回路431の回路図である。走査電極駆動回路111との相違点は、走査パルス発生回路700aと比較して、走査パルス発生回路700eには走査電極SC2161~SC3240を駆動するためのスイッチング素子Q710H2161~Q710H3240およびQ710L2161~Q710L3240が追加されている点、および、走査パルス発生回路700bと比較して、走査パルス発生回路700fには走査電極SC3241~SC4320を駆動するためのスイッチング素子Q710H3241~Q710H4320およびQ710L3241~Q710L4320が追加されている点である。操作パルス発生回路500および傾斜波形発生回路600は同様である。
 このような走査電極駆動回路を用いることで、例えば第1の表示電極対グループの書込み期間において走査電極SC1に書込みパルスを印加するのと同時にSC2161にも書込みパルスを印加することができる。第2の表示電極対グループの書込み期間においても同様に、走査電極SC1081に書込みパルスを印加するのと同時にSC3241にも書込みパルスを印加することができる。したがって、PDP101の上部と下部の両方の表示部で同時に書込み動作が行えるので、上述したn=2160本の時の動作と同じ駆動波形で駆動できる。
 なお、維持電極駆動回路も同様の構成とすればよい(図示しない)。すなわち、維持電極SU1~SU1080に接続される維持電極駆動回路に、維持電極SU2161~SU3240も追加で接続されればよく、同様に、維持電極SU1081~SU2160に接続される回路に維持電極SU3241~SU4320も追加で接続されればよい。
 <PDPの駆動方法>
 ここでは上記構成を有するPDP装置1000の駆動方法について例示する。なお、当該駆動方法の説明については、例えば特願2008-116719号にも記載されている。本実施の形態においては、初期化期間を除き、書込み動作が連続して行われるように、走査パルスおよび書込みパルスのタイミングを設定している。その結果、1フィールド期間内に最大限の数のサブフィールド(S.F.)を設定することができる。本実施の形態においては、n=2160として、パネルを駆動する駆動方法について説明する。
(各グループのサブフィールド時間設定)
 まず、N個に分割された各表示電極対グループにおいて、サブフィールドの開始時間などをどのように設定するかについて、図8のタイムチャート例を用いて説明する。
 ここで示す駆動方法は、N個の表示電極対グループのうち、2つ以上の表示電極対グループの書込み期間が時間的に重ならないように、それぞれの表示電極対グループのサブフィールドの開始時間をずらして設定している。この点は、特許文献4に開示された駆動方法と同様である。しかしながら当該駆動方法の特徴として、PDP1全体の全放電セルにわたって1回の書込み動作を行うために必要な時間をTwとするとき、各表示電極対グループにおける各サブフィールドの維持期間の時間をTw×(N-1)/N以下となるように設定している点が異なっている。
 これを言い換えると、不等式(1)
 Ts≦Tw×(N-1)/N
(Tsは最も輝度重みの大きいサブフィールドの維持期間に割り当てる時間)
 を満たすように設定している。
 このように設定することによって、PDP装置1000では、1フィールド全体の時間内において、初期化期間を除き、N個のグループにわたって連続して書込み動作が行われるように、各表示電極対グループに対して書き込み期間を割り当てることができる。これに対して特許文献4の駆動方法は、単に2つ以上のブロックの書込み期間が時間的に重ならないようにサブフィールドの開始時間をずらしているだけであり、必ずしも十分なサブフィールド数を確保できるとはいえない。
 図8のタイムチャート例を参照しながら、更に詳細を説明する。
 時刻t1~時刻t2では、第1グループに対してSF1の書き込みを行う。時刻t2~時刻t3では第2グループに対してSF1の書き込みを行う。そして、時刻tN~時刻tN+1では、第Nグループに対してSF1の書込みを行う。このようにSF1の書き込みを一定時間Tw/N(時刻t1~時刻tN+1)で行うものとする。
 次に、時刻tN+1~時刻tN+1では、第1グループに対してSF1の書き込みを行い、時刻tN+2~時刻tN+3では、第2グループに対してSF2の書き込みを行い、時刻t2N~時刻t2N+1では、第Nグループに対してSF2の書込みを行う。
 このようにして、SF2の書き込みを、一定時間Tw/N(時刻tN+1~時刻t2N+1)で行う。
 同様にして、SF3の書き込みを、一定時間Tw/N(時刻t2N+1~時刻t3N+1)で行う。
 一般にK番目のサブフィールドSFKの書き込みも、一定時間Tw/N(時刻t(K-1)N+1~時刻tKN+1)で行う。
 書き込み動作を連続的に行う場合、各グループにおいて、1回の書込み動作を行う時間はTw/Nであり、1つのサブフィールドの時間長さは一定時間Twであるから、1つのサブフィールで維持期間として割り当てることのできる最大時間は(Tw-Tw/N)=Tw(1-1/N)である。
 すなわち、PDP1の駆動方法としては、表示電極対グループの数Nと、最も輝度重みの大きいサブフィールドの維持期間に割り当てる時間Tsが、Ts≦Tw×(N-1)/Nを満たせば、連続した書込み動作を行うことができ、1フィールド期間内に、最大限の数のサブフィールドを設定することができる。
 また、1フィールドの中で、初期化期間および各サブフィールドの消去期間を除く期間に、いずれかの表示電極対グループで連続して書き込み動作を行うことができる。
 したがって、このような方法に基づけば、PDP1が高精細または超高精細パネルであっても、画質を確保する上で十分なサブフィールド数を確保することができる。
 以下、具体例を挙げて説明する。
 図9は、当該駆動方法のサブフィールドの設定を例示する図である。図9(a)~図9(d)の縦軸は走査電極SC1~SC2160を示し、横軸は時間を示している。また、書込み動作を行うタイミングは実線で示し、維持期間および後述する消去期間のタイミングはハッチングで示している。
 なお以下の説明では、1フィールド期間の時間を16.7msに設定しているが、これに限定されない。
 まず、図9(a)に示すように、1フィールド期間の最初に、すべての放電セルで一斉に初期化放電を発生させる初期化期間を設ける。本実施の形態においては、初期化期間に要する時間を500μsと設定した。
 次に、図9(b)に示すように、走査電極SC1~SC2160に走査パルスを順次印加するために要する時間Twを見積もる。このとき、書込み動作が連続して行われるように走査パルスを可能な限り短くかつ可能な限り連続して印加することが望ましい。本実施の形態においては、走査電極1本あたりの書込み動作に要する時間を0.7μsとした。走査電極の数が2160本であるため、すべての走査電極で書込み動作を1回行うために必要な時間Twは、0.7×2160=1512μsである。
 次に、サブフィールド数を見積もる。さしあたり消去期間に要する時間を無視するものとして、1フィールド期間の時間から初期化期間の時間を引いて、すべての走査電極で書込み動作を1回行うために必要な時間で割ると、(16.7-0.5)/1.5=10.8となり、図9(c)に示すように、最大で10のサブフィールド(SF1、SF2、・・・、SF10)を確保できることがわかる。
 次に、必要な維持パルス数に基づき、表示電極対グループの数を決める。本実施の形態においては、各サブフィールドにおいてそれぞれ「60」、「44」、「30」、「18」、「11」、「6」、「3」、「2」、「1」、「1」の維持パルスを印加するものと仮定する。維持パルス周期を10μsとすると、維持パルスを印加するために要する最大の時間Tsは、10×60=600μsである。
 ここで表示電極対グループの数Nは、上記不等式(1)を変形してなる不等式(2)
 N≧Tw/(Tw-Ts)
 に基づき求めることができる。すなわち、TsはTw(N-1)/Nを超えないことが必要である。
 本実施の形態においては、Tw=1512μs、Ts=600μsであるので、1512/(1512-600)=1.66となり、表示電極対グループの数N=2となる。
 以上の考察に基づき、図2に示したように表示電極対を2つの表示電極対グループに分ける。そして図9(d)に示すように、それぞれのグループに属する走査電極の書込みの後に、維持パルスを印加する維持期間を設ける。なお、各サブフィールドの維持期間の終了後に続いて消去期間を設ける必要があるが、図9(d)では維持期間と消去期間の両方とも右上から左下への斜線のハッチングで示している。
 なお、以上の計算では、消去期間については無視して計算したが、いずれかの表示電極対グループが消去期間であるときには、書込み動作を行わないように設定することが望ましい。これは、消去期間は壁電圧を消去するだけでなく、次の書込み期間の書込み動作に備えてデータ電極上の壁電圧を調整する期間でもあるため、消去期間においてはデータ電極の電圧を固定しておくことが望ましいからである。
 次に、駆動電圧波形の詳細とその動作について説明する。
 図10は、PDP1の各電極に印加される駆動電圧波形の一例を示す図である。
 PDP1の駆動方法においては、1フィールドの最初にそれぞれの放電セルで初期化放電を発生させる初期化期間を設けている。さらにそれぞれの表示電極対グループのそれぞれのサブフィールドの維持期間の後に、その維持期間で放電した放電セルに対して消去放電を発生させる消去期間を設けている。図10には、初期化期間と、第1の表示電極対グループに対するSF1~SF2およびSF3の書込み期間、第2の表示電極対グループに対するSF1~SF2を示している。
 まず初期化期間について説明する。初期化期間では、データ電極D1~Dm、維持電極SU1~SU2160にそれぞれ電圧0(V)を印加し、走査電極SC1~SC2160には電圧Vi1から電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極SC1~SC2160と維持電極SU1~SU2160、データ電極D1~Dmとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極SC1~SC2160上に負の壁電圧が蓄積されるとともに、データ電極D1~Dm上および維持電極SU1~SU2160上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。なお、この期間はデータ電極D1~DmにVdを印加してもよい。
 次に、維持電極SU1~SU2160に正の一定電圧Ve1を印加し、走査電極SC1~SC2160には電圧Vi3から電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極SC1~SC2160と維持電極SU1~SU2160、データ電極D1~Dmとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極SC1~SC2160上の負の壁電圧および維持電極SU1~SU2160上の正の壁電圧が弱められ、データ電極D1~Dm上の正の壁電圧は書込み動作に適した値に調整される。その後、走査電極SC1~SC2160に電圧Vcを印加する。以上により、すべての放電セルに対して初期化放電を行う初期化動作が終了する。
 次に第1の表示電極対グループに対するSF1の書込み期間について説明する。
 維持電極SU1~SU1080に正の一定電圧Ve2を印加する。そして走査電極SC1に負の電圧Vaを持つ走査パルスを印加するとともに、1行目に発光させるべき放電セルに対応するデータ電極Dk(k=1~m)に正の電圧Vdを持つ書込みパルスを印加する。するとデータ電極Dk上と走査電極SC1上との交差部の電圧差は、外部印加電圧の差(Vd-Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧の差とが加算されたものとなり放電開始電圧を超える。そして、データ電極Dkと走査電極SC1との間で放電が開始し、維持電極SU1と走査電極SC1との間の放電に進展して書込み放電が発生する。その結果、走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。このようにして、1行目に発光させるべき放電セルで書込み放電を発生して各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルスを印加しなかったデータ電極D1~Dmと走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
 次に、2行目の走査電極SC2に走査パルスを印加するとともに、2行目に発光させるべき放電セルに対応するデータ電極Dkに書込みパルスを印加する。すると走査パルスと書込みパルスとが同時に印加された2行目の放電セルでは書込み放電が発生し、書込み動作が行われる。
 以上の書込み動作を1080行目の放電セルに至るまで繰り返し、発光させるべき放電セルに対して選択的に書込み放電を発生させて壁電荷を形成する。
 この間、第2の表示電極対グループに対してはSF1の休止期間である。第2の表示電極対グループに属する走査電極SC1081~SC2160に電圧Vi1を印加する。また、維持電極SU1081~SU2160には一定電圧Ve2を印加する。このように休止期間においては、放電が発生しない範囲で走査電極SC1081~SC2160をできるだけ高電位に保持することで壁電荷の減少を抑制することができ、続く書込み期間において安定した書込み動作を行うことができる。ただし、第2の表示電極対グループに属する各電極に印加する電圧は上記に限定されるものではなく、放電を発生しない範囲の他の電圧を印加してもよい。
 次に第2の表示電極対グループに対するSF1の書込み期間について説明する。
 維持電極SU1081~SU2160に正の一定電圧Ve2を継続して印加する。そして走査電極SC1081に走査パルスを印加するとともに、発光させるべき放電セルに対応するデータ電極Dkに書込みパルスを印加する。するとデータ電極Dkと走査電極SC1081との間、維持電極SU1081と走査電極SC1081との間で書込み放電が発生する。次に、走査電極SC1082に走査パルスを印加するとともに、発光させるべき放電セルに対応するデータ電極Dkに書込みパルスを印加する。すると走査パルスと書込みパルスとが同時に印加された1082行目の放電セルで書込み放電が発生する。
 以上の書込み動作を2160行目の放電セルに至るまで繰り返し、発光させるべき放電セルに対して選択的に書込み放電を発生させて壁電荷を形成する。
 この間、第1の表示電極対グループに対してはSF1の維持期間であり、第1の表示電極対グループに属する走査電極SC1~SC1080および維持電極SU1~SU1080に「60」の維持パルスを交互に印加して、書込み放電を行った放電セルを発光させる。
 具体的には、まず走査電極SC1~SC1080に正の電圧Vsを印加するとともに維持電極SU1~SU1080に電圧0(V)を印加する。すると書込み放電を発生させた放電セルでは、走査電極SCi上の壁電圧と維持電極SUi上の壁電圧との差に維持パルス電圧Vsが加算されて放電開始電圧を超える。そして走査電極SCiと維持電極SUiとの間で維持放電が発生し、このとき発生した紫外線により蛍光体層35が発光する。そして走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。書込み期間において書込み放電を発生させなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
 続いて、走査電極SC1~SC1080には電圧0(V)を、維持電極SU1~SU1080には電圧Vsをそれぞれ印加する。すると、維持放電を発生した放電セルでは、維持電極SUi上と走査電極SCi上との電圧差が放電開始電圧を超えるので再び維持放電が発生し、維持電極SUi上に負の壁電圧が蓄積され走査電極SCi上に正の壁電圧が蓄積される。以降同様に、走査電極SC1~SC1080と維持電極SU1~SU1080とに交互に維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を発生した放電セルで維持放電が継続して発生し、放電セルが発光する。
 ここで表示電極対に交互に印加する維持パルスは、走査電極SC1~SC1080および維持電極SU1~SU1080が同時に高電位となるタイミングを有する維持パルスである。すなわち、走査電極SC1~SC1080に正の電圧Vsを印加するとともに維持電極SU1~SU1080に電圧0(V)を印加する場合には、まず走査電極SC1~SC1080の電圧を電圧0(V)から電圧Vsに向かって上昇させ、その後に維持電極SU1~SU1080の電圧を電圧Vsから電圧0(V)に向かって降下させる。また走査電極SC1~SC1080に電圧0(V)を印加するとともに維持電極SU1~SU1080に正の電圧Vsを印加する場合には、まず維持電極SU1~SU1080の電圧を電圧0(V)から電圧Vsに向かって上昇させ、その後に走査電極SC1~SC1080の電圧を電圧Vsから電圧0(V)に向かって降下させる。
 このように、走査電極SC1~SC1080および維持電極SU1~SU1080が同時に高電位となるタイミングが存在するように維持パルスを印加することにより、データ電極に印加される書込みパルスの影響を受けることなく安定した維持放電を継続することができる。以下にその理由について説明する。
 走査電極SC1~SC1080に電圧0(V)を印加するとともに維持電極SU1~SU1080に電圧Vsを印加する際に、仮に、まず走査電極SC1~SC1080の電圧を電圧Vsから電圧0(V)に向かって降下させ、その後に維持電極SU1~SU1080の電圧を電圧0(V)から電圧Vsに向かって上昇させたと仮定する。すると、データ電極に書込みパルスが印加されている場合、走査電極SC1~SC1080の電圧が降下した時点で、走査電極とデータ電極との間で放電が発生し、維持放電の継続に必要な壁電荷が減少する可能性がある。また走査電極SC1~SC1080に電圧Vsを印加するとともに維持電極SU1~SU1080に電圧0(V)を印加する際に、仮に、まず維持電極SU1~SU1080の電圧を電圧Vsから電圧0(V)に向かって降下させ、その後に走査電極SC1~SC1080の電圧を電圧0(V)から電圧Vsに向かって上昇させたと仮定する。すると、データ電極に書込みパルスが印加されている場合、維持電極SU1~SU1080の電圧が降下した時点で、維持電極とデータ電極との間で放電が発生し、維持放電の継続に必要な壁電荷が減少する可能性がある。
 ここで通常、表示電極対の一方の電極の電圧を降下した時点で放電が発生し壁電荷が減少すると、その後に他方の電極の電圧を上昇させて維持パルスを印加しても維持放電が発生しない、あるいは弱い維持放電となり、十分な壁電荷が蓄積されないため、継続して維持放電を発生させることができなくなるおそれがある。
 これに対して当該駆動方法では、表示電極対の一方の電極の電圧を上昇させた後に他方の電極の電圧を降下させて維持パルスを印加するので、データ電極に書込みパルスが印加されていても表示電極対の一方とデータ電極との間で先行して放電が発生するおそれがない。そのため、書込みパルスの有無にかかわらず維持放電を安定して継続することができる。
 そして、維持期間の後には2つの消去期間と休止期間が設けられている。前半の消去期間では、走査電極SC1~SC1080に電圧Vrに向かって上昇する傾斜波形電圧を印加し、データ電極Dk上の正の壁電圧を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧を消去している。このように消去動作を行うためにはある程度の時間が必要である。そして消去期間は壁電圧を消去するだけでなく、次の書込み期間の書込み動作に備えてデータ電極上の壁電圧を調整する期間でもあるため、データ電極の電圧を固定しておくことが望ましい。そのため、当該駆動方法における駆動電圧波形では、第1の表示電極対グループの消去期間において第2の表示電極対グループの書込み動作を停止している。
 その後、第1の表示電極対グループに対しては放電が発生しない休止期間であり、走査電極SC1~SC1080に電圧0(V)を印加した後、維持電極SU1~SU1080に電圧Ve2を印加する。そして、第2の表示電極対グループは書込み動作を再開し、走査電極SC2160の書込みが終了するまで第1の表示電極対グループは休止期間の動作を継続する。
 その後、第1の表示電極対グループは後半の消去期間であり、維持電極SU1~SU1080に一定電圧Ve1を印加した後、走査電極SC1~SC1080に電圧Vi4に向かって降下する傾斜波形電圧を印加し、次の書込み期間の書込み動作に備えてデータ電極上の壁電圧を調整する。その後直ちに書込み期間になり走査電極SC1から書込み動作を始める。このように電圧Vi4に向かって降下する傾斜電圧波形を印加した直後に書込み動作を開始することによって、壁電荷の減少を抑制することができ、続く書込み期間において安定した書込み動作を行うことができる。
 次に第1の表示電極対グループに対するSF2の書込み期間について説明する。
 維持電極SU1~SU1080に一定電圧Ve2を継続して印加する。そして走査電極SC1~SC1080には、SF1の書込み期間と同様に走査パルスを順次印加するとともに、データ電極Dkに書込みパルスを印加して、1~1080行目の放電セルで書込み動作を行う。
 第1の表示電極対グループが書込み期間となる間、第2の表示電極対グループは維持期間である。すなわち、走査電極SC1081~SC2160および維持電極SU1081~SU2160には「60」の維持パルスを交互に印加して、書込み放電を行った放電セルを発光させる。
 ここでも表示電極対に交互に印加される維持パルスは、走査電極SC1081~SC2160および維持電極SU1081~SU2160が同時に高電位となるタイミングを有する維持パルスである。
 そして、維持期間の後は2つの消去期間と休止期間である。前半の消去期間では、走査電極SC1081~SC2160に電圧Vrに向かって上昇する傾斜波形電圧を印加し、データ電極Dk上の正の壁電圧を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧を消去している。ここでも、前述したように第2の表示電極対グループの消去期間において第1の表示電極対グループの書込み動作を停止している。
 その後、第2の表示電極対グループに対しては放電が発生しない休止期間であり、走査電極SC1081~SC2160に電圧0(V)を印加した後、維持電極SU1081~SU2160に電圧Ve2を印加する。そして、第1の表示電極対グループは書込み動作を再開し、走査電極SC1080の書込みが終了するまで第2の表示電極対グループは休止期間の動作を継続する。
 その後、第2の表示電極対グループは後半の消去期間であり、維持電極SU1081~SU2160に一定電圧Ve1を印加した後、走査電極SC1081~SC2160に電圧Vi4に向かって降下する傾斜波形電圧を印加し、次の書込み期間の書込み動作に備えてデータ電極上の壁電圧を調整する。その後直ちに書込み期間になり走査電極SC1から書込み動作を始める。このように電圧Vi4に向かって降下する傾斜電圧波形を印加した直後に書込み動作を開始することによって、壁電荷の減少を抑制することができ、続く書込み期間において安定した書込み動作を行うことができる。
 以降同様に、第2の表示電極対グループに対するSF2の書込み期間、第1の表示電極対グループに対するSF3の書込み期間、・・・、第2の表示電極対グループに対するSF10の書込み期間と続き、最後に第2の表示電極対グループに対するSF10の維持期間および消去期間と続いて1フィールドを終える。
 このように当該駆動方法では、初期化期間の後に、いずれかの表示電極対グループで書込み動作が連続して行われるように走査パルスおよび書込みパルスのタイミングを設定している。その結果、1フィールド期間内に10のサブフィールドを設定することができる。そしてこのサブフィールドの数は、本実施の形態において1フィールド期間内に設定できる最大の数である。
 また当該駆動方法では、最後に第2の表示電極対グループに対する維持期間および消去期間で1フィールドを終える。そのために、最後のサブフィールドは輝度重みの最も小さいサブフィールドを配置することで、駆動時間を短縮することができる。
 なお、当該駆動方法では、電圧Vi1は150(V)、電圧Vi2は400(V)、電圧Vi3は200(V)、電圧Vi4は-150(V)、電圧Vcは-10(V)、電圧Vbは150(V)電圧Vaは-160(V)、電圧Vsは200(V)、電圧Vrは200(V)、電圧Ve1は140(V)、電圧Ve2は150(V)、電圧Vdは60(V)である。また走査電極SC1~SC2160に印加する上り傾斜波形電圧の勾配は10(V/μs)、下り傾斜波形電圧の勾配は-2(V/μs)である。しかしこれらの電圧値、勾配は上述した値に限定されるものではなく、PDPの放電特性やPDP装置の仕様に基づき最適に設定することが望ましい。
 また、図9では、すべてのサブフィールドにおいて第1の表示電極対グループと第2の表示電極対グループとのサブフィールドの位相をずらしたサブフィールド構成を例に説明した。しかしながら本発明の適用は上記サブフィールド構成に限定されるものではなく、例えば、すべての放電セルに対する維持期間の位相を揃えた書込み・維持分離方式のサブフィールドをいくつか含むサブフィールド構成であっても適用することができる。
 ここにおいてPDP1では、製造時に発生する有機成分に起因する不純物ガスの付着による保護層8の変質が十分に防止されており、良好な二次電子放出特性が維持されている。このため上記した駆動方法で駆動した場合において、低い消費電力でありながら優れた画像表示性能が発揮されるようになっている。この効果は特に、PDP1をフルHD以上の高精細または超高精細セル構造を有するように構成し、上記した駆動方法に基づいて高速駆動させた場合に得られる。
 一般に保護層には、製品完成後から使用期間にわたって、内部で二次電子放出特性が良好に維持及び発揮されることが要求される。これはPDPの効率を向上させるために放電ガスのXe分圧を上昇させたような場合、駆動電圧の低電圧化という観点で重要である。特に、例として挙げたPDP1のような、フルHDの解像度を超えるような高精細または超高精細なセル構造を有するPDPや、走査線が多い大画面のPDPにおいて、消費電力の上昇を抑制しつつ優れた画像表示性能を得るために重要となる。
 そこで本発明では、PDP1の製造工程において、前面基板2と背面基板9とを非酸化性ガスと還元ガスの混合雰囲気下で加熱し、封着する。酸素を排した所定の混合雰囲気で加熱することで、封着部16の前駆体材料となる封着材ペーストが含有するバインダーや溶剤等の有機成分が、加熱中に酸化・重合されて放電空間15に残留するのを防ぐ。このとき有機成分は低分子状態で維持され、後の排気工程でパネル内部から効率良く排気除去される。これにより、前記有機成分が不純物ガスとして保護層8に吸着し、これを劣化させて二次電子放出特性を損なうのを防止する。
 このような本発明の効果は、PDPの高精細化・超高精細化が進むほど効率よく得られるものと考えられる。このような微細なセル構造のPDPでは、放電空間に臨む放電セルの表面積が比較的広く、且つ放電空間中のガスが流通しにくい。このため、前記封着材ペーストに起因する有機成分に加え、蛍光体や隔壁材料等、PDPの構成要素に含まれる各種有機成分が比較的多く保護層8に付着しうる。一例として、42インチフルHDパネルに対し、50インチSHDパネルでは、放電空間でガスに接触するセルの表面積は約2.4倍に増加する。従って、セルの微細化に伴い、この増加した表面積分だけ、保護層に不純物が付着しやすくなるものと考えられる。そして、このような表面積の増加に比例して本発明の効果は有効に発揮される。
 以上のことから、特に微細なセル構造を持つPDPに本発明を適用することで、不純物の付着による保護層の変質を適切に防止し、二次電子放出特性を良質に維持できる。そしてその結果として、PDP1の駆動電圧を良好に低減することができる。
 また、上記した同様の理由で、放電空間に臨む表面積が比較的広く、ガスが滞留しやすい、深いハニカム状のリブ構造を持つ放電セルを有するPDPにおいても、優れた低電力駆動性と画像表示性能を得ることが期待できる。
 なお、本発明では封着工程の混合ガス雰囲気に水素ガス等の還元ガスを所定量添加(一例として、混合ガス全体中の分圧が0.1%~3%のH2ガスを添加)するが、この還元ガスによる還元効果により、保護層の不要な酸化が防止されるとともに、当該保護層をなすMgO結晶構造中に酸素欠損部分が形成されるものと考えられる。酸素欠損部分が形成されると、これをいわゆる発光センターとし、保護層8の二次電子放出特性の向上が図られる効果も期待できる。
 このように良質の電子放出特性を発揮できる保護層を備えることにより、上記した微細セルを有するPDPに特化した駆動方法を適用しても、PDP1を良好に高速駆動することができ、高速応答性の基に優れた画像表示性能の発揮が期待できる。この点において、本発明の製造方法で得たPDPは、上記した駆動回路111~113等を用いた所定の駆動方法(図3~図10参照)との組み合わせに特に適していると言える。
 以下、本発明のPDPの製造方法について説明する。
<PDPの製造方法>
 図11は、PDP1の製造方法の概略を示すフロー図である。図11に示すように、製造過程では前面基板2を作製するとともに(工程A1~A4)、背面基板9を別途作製する(工程B1~B6)。そして、作製した両基板2、9を所定の位置で重ね合わせる(重ね合わせ工程・位置決め工程)。その後、図14に示す封着工程、排気工程、放電ガス封入工程を順次経て、PDP1を完成する。
(前面基板作製工程)
 前面基板ガラス3の一方の主面上に表示電極対6を作製する(工程A2)。ここでは印刷法によって表示電極対6を形成する例を示すが、これ以外にもダイコート法、ブレードコート法等で形成することができる。
 まず、ITO、SnO2、ZnO等の透明電極材料を最終厚み約100nmで、ストライプ等所定のパターンで前面基板ガラス上に塗布し、乾燥させる。これにより透明電極41、51が作製される。
 一方、Ag粉末と有機ビヒクルに感光性樹脂(光分解性樹脂)を混合してなる感光性ペーストを調整し、これを前記透明電極41、51の上に重ねて塗布し、形成するバスラインのパターンに合わせた開口部を有するマスクで覆う。そして、当該マスク上から露光し、現像工程を経て、590~600℃程度の焼成温度で焼成する。これにより透明電極41、51上に最終厚みが数μmのバスライン42、52が形成される。このフォトマスク法によれば、従来は100μmの線幅が限界とされていたスクリーン印刷法に比べ、30μm程度の線幅までバスライン42、52を細線化することが可能である。バスライン42、52の金属材料としては、Agの他にPt、Au、Al、Ni、Cr、また酸化錫、酸化インジウム等を用いることができる。バスライン42、52は上記方法以外にも、蒸着法、スパッタリング法などで電極材料を成膜したのち、エッチング処理して形成することも可能である。
 次に、表示電極対6の上から、軟化点が550℃~600℃の鉛系あるいは非鉛系の低融点ガラスやSiO2材料粉末とブチルカルビトールアセテート等からなる有機バインダーを混合したペーストをスクリーン印刷法で塗布する。そして550℃~650℃程度で焼成し、最終厚みが膜厚数μm~数十μmの誘電体層7を形成する(工程A3)。上記非鉛系低融点ガラスとしては酸化ビスマス系低融点ガラスが挙げられる。この場合のガラス材料は、一例として、酸化ビスマス(Bi23)60重量%、酸化ホウ素(B23)15重量%、酸化ケイ素(SiO2)10重量%、酸化亜鉛(ZnO)15重量%の組成として調整できる。
 次に、誘電体層7の表面に、真空蒸着法やスパッタリング法、EB蒸着法等により、MgOを含む保護層を形成する(工程A4)。EB蒸着法によれば、MgOペレットを用い、EB蒸着装置内にO2を0.1(sccm)で流通させることにより蒸着膜として保護層を得ることができる。
 以上で前面基板2の作製が完了する。
(背面基板作製工程)
 背面基板ガラス10の一方の主面上に、スクリーン印刷法によりAgを主成分とする導電体材料を一定間隔でストライプ状に塗布し、厚さ数μm(例えば約5μm)のデータ電極11を形成する(工程B2)。データ電極11の電極材料としては、Ag、Al、Ni、Pt、Cr、Cu、Pd等の金属や、各種金属の炭化物や窒化物等の導電性セラミックスなどの材料やこれらの組み合わせ、あるいはそれらを積層して形成される積層電極も必要に応じて使用できる。
 ここで、作製予定のPDP1を40インチクラスの高精細セル構造のPDPを作製するためには、セルピッチに合わせて上記間隔を0.16mm以下、例えば0.10mm~0.16mmの範囲に設定する必要がある。
 続いて、データ電極11を形成した背面基板ガラス10の面全体にわたって、鉛系あるいは非鉛系の低融点ガラスやSiO2材料からなるガラスペーストを厚さ約20~30μmでスクリーン印刷法により塗布して焼成し、誘電体層12を形成する(工程B3)。
 次に、誘電体層12面上に所定のパターンで隔壁13を形成する(工程B4)。この隔壁13は、酸化ビスマスを主成分とするガラス粒子とフィラー、及び感光性樹脂を含むペーストをダイコート法に基づき塗布し、フォトリソグラフィ法で所定のパターンで感光させたのち、エッチング処理して形成する。あるいはガラスを含むペーストを塗布したのち、乾燥させて、サンドブラスト法により所定のパターンの隔壁13を形成することもできる。
 隔壁13が形成できたら、隔壁13の壁面と、隣接隔壁13間で露出している誘電体層12の表面に、AC型PDPで通常使用される赤色(R)蛍光体、緑色(G)蛍光体、青色(B)蛍光体のいずれかを含む蛍光インクを塗布する。これを乾燥・焼成し、それぞれ蛍光体層14とする(工程B5)。
 ここで適用可能なRGB各色蛍光の化学組成例は以下の通りである。
・赤色蛍光体;(Y、Gd)BO3:Eu、Y(P、V)O4:Eu
 ・緑色蛍光体;Zn2SiO4:Mn、MgOあるいはAl23がコートされた、Zn2SiO4:Mn、(Y、Gd)BO3:Tb、(Y、Gd)Al3(BO34:Tb
 ・青色蛍光体;BaMgAl1017:Eu
 本発明は当然ながら、これらの組成例に限定するものではないが、高精細セル構造のPDPにおいては、駆動を安定に行うためには蛍光体の帯電状態を均一にすることが必要である。
 一般に、PDPに使用されている蛍光体の多くは正帯電性のものが多い。上記した緑色蛍光体として用いられるZn2SiO4:Mnは負帯電性であるため、極性を調整することが望ましい。具体的には、当該蛍光体に対し、正帯電性のMgOあるいはAl23をコートすることが好適である。
 このようにZn2SiO4:Mn緑色蛍光体をMgOやAl23でコートした場合は、当該蛍光体を配設した背面基板9をN2のみの非酸化雰囲気中で封着するよりも、非酸化性ガスにH2やNH3等の還元性ガスを0.1%~3%含む混合ガス雰囲気中で封着することが望ましい。これにより効果的にパネルの輝度を向上でき、且つ、放電開始電圧(Vf)の低減も図ることができる。
 Zn2SiO4:Mnの表面上に酸化アルミニウム(Al23)や酸化マグネシウム(MgO)をコートする方法としては、Al、やMgの硝酸塩や(硝酸アルミニウム、硝酸マグネシウム)有機金属化合物を水またはアルカリ水溶液中に溶解し、その溶解液中にZn2SiO4:Mnを投入して混合液を作製し、加熱しながら攪拌する。次に、この混合液を濾過、乾燥し、その後、この乾燥物を空気中において400℃~800℃で焼成する。これにより、Al23やMgOが表面にコートされたZn2SiO4:Mnが得られる。コーティング膜厚は、3nm~10nmが好ましい。膜厚は前記攪拌時間や混合液の濃度、または混合液のpH等で調整することができる。
 各蛍光体材料は、平均粒径2.0μmのものが好適である。これをサーバー内に50質量%の割合で入れ、エチルセルロース1.0質量%、溶剤(α-ターピネオール)49質量%を投入し、サンドミルで撹拌混合して、1.5×10-2Pa・sの蛍光体インクを作製する。そして、これをポンプにて径60μmのノズルから隔壁13間に噴射させて塗布する。このとき、パネルを隔壁20の長手方向に移動させ、ストライプ状に蛍光体インクを塗布する。その後は500℃で10分間焼成し、蛍光体層14を形成する。
 以上で背面基板9が完成する。
 なお、背面基板9については後の封着工程のため、以下のように当該パネルの周囲に封着材ペースト16を塗布するとともに、これを仮焼成する(工程B6)。
(封着材塗布・仮焼成工程)
 まず、所定の封着材(低融点ガラス等)に樹脂バインダー、溶剤を混合して調整し、封着材ペーストを得る。
 ここで、樹脂バインダーには例えばアクリル樹脂、ニトロセルロース、エチルセルロース等の各種公知材料が利用できる。また、溶剤も例えば酢酸イソアミル、テルピネオール等の各種公知材料が利用できる。また、樹脂バインダーの添加量としては、一例として、溶剤に対して約5重量%の比率となるように調整することができる。
 封着材の軟化点(封着材が軟化し始める温度)は、410℃~450℃の範囲が好適である。また、封着材の流動温度(封着材が流動する温度)としては、450℃~500℃の範囲が望ましい。低融点ガラスとしては、ガラス転移点(ガラス転移温度、Tg)は336℃以上365℃以下に設定するのが望ましい。
 上記温度範囲に適した封着材としては、例えば酸化ビスマス系あるいは酸化鉛系等の低融点ガラス材料に対し、コージライト、Al23、SiO2等のフィラーを混合して作製する。この場合、低融点ガラス材料を45~95体積%、フィラーを5~55体積%の比率でそれぞれ混合させて作製するのが好適である。
 上記低融点ガラス材料として、酸化ビスマス系ガラスを主成分とする場合、具体的な組成(PDP完成後の組成として)は、Bi23を67~90重量%、B23を2~12重量%、Al23を0~5重量%、ZnOを1~20重量%、SiO2を0~0.3重量%、BaOを0~10重量%、CuOを0~5重量%、Fe23を0~2重量%、CeO2を0~5重量%、Sb23を0~5重量%の範囲で含んでなる組成とすることができる。
 あるいは上記低融点ガラス材料として、酸化鉛系ガラスを主成分とする場合、具体的な組成(PDP完成後の組成として)は、PbOを65~85重量%、B23を10~20重量%、ZnOを0~20重量%、SiO2を0~2.0重量%、CuOを0~10重量%、Fe23を0~5重量%の範囲で含んでなる組成とすることができる。
 このように調整して得た封着材ペーストを、背面基板の表示領域外の周囲を囲繞するように塗布する(封着材ペースト塗布工程)。
 なお、この封着材ペースト塗布工程は、溶剤を揮発させる等の目的で、ある程度高温で実施することもできるが、次に述べる仮焼成工程の最高温度である、封着材の軟化点未満の温度で実施する必要がある。
 次に、同じく背面基板の表示領域外の複数の箇所に穴を設け、排気兼ガス導入用のガラス管31を差し込み、固定して設ける(図11のB6を参照)。このガラス管31の配設は封着工程後、排気工程の直前に行うこともできる。
 その後、背面基板を焼成炉に導入して仮焼成を行う。ここで本発明の特徴として、仮焼成工程における最高温度を封着材ペーストのバインダーの消失温度以上(複数のバインダーを用いる場合には、用いるバインダー中の最低消失温度以上)で、かつ、封着材の軟化点未満の温度になるように低く調整する。また、封着材成分として低融点ガラスを用いる場合には、さらに当該低融点ガラスのガラス転移点以上かつ当該低融点ガラスの軟化点よりも10℃以上低い温度に調整する。
 ここで言う「焼失温度」とは、バインダーがペーストからほぼ消える温度を指すものとする。具体的には前記軟化点より10℃以下低い温度、さらに具体的には、前記軟化点より10℃から50℃低い温度を指す。
 なお封着材の軟化点以上の加熱を行うと、封着材ペースト中の有機成分が酸化され、揮発しにくい重合物が形成される。重合物は廃棄工程でも除去しにくく、排気工程後も両基板の内部に残留しうる。
 前記重合物が発生すると、完成後にPDP内部に閉じ込められた前記重合物の成分が封着部から少しずつ放電空間内部に放出され、MgOからなる保護層に付着して二次電子放出特性を低下させ、放電電圧を上昇させる原因となる。
 さらに、高精細パネルでは蛍光体層も微細化し、通常規格のPDPに比べて占有面積が2~4倍も増える。このように表面積が増大した分、蛍光体層に前記重合物の成分が付着すると、輝度低下を招き、画像表示性能の劣化の原因となる。
 そこで本発明では、仮焼成工程を上記したように所定の低温で実施することで、有機成分を酸化させずに低分子状態のままで残留させ、後の排気工程で効果的に除去できるように調整する。
 なお、封着工程では封着材を溶かす必要があるため、封着材の流動点以上の高温で行うが、当該工程を窒素(N2)や希ガス(Ar等)の非酸化性ガスだけでなく、還元性ガスとの混合雰囲気下で行うことによって、上記有機成分が酸化(燃焼)されて重合化するのを効果的に防止できる。
これによって、保護層や蛍光体層の劣化を防止するものとしている。
 ここで図12は、仮焼成工程の温度プロファイル例を示すグラフである。図11のB6の状態にある背面基板9を焼成炉に導入する。このとき、焼成雰囲気は若干の酸素を含む雰囲気(一例として、1%以下の分圧で酸素を含有する雰囲気)に設定することができる。また、非酸化性雰囲気(一例として、露点が-45℃以下の窒素を含む雰囲気)に設定することもできる。非酸化性雰囲気に設定する場合は、仮焼成工程ではパネルの有機成分をあまり燃焼除去できないので、のちの排気工程でこれを十分に除去するように留意する必要がある。
 背面基板9を導入した後、焼成炉を室温から仮焼成温度(400℃)まで上昇させる(ステップ1、仮焼成温度上昇ステップ)。この仮焼成温度は当該仮焼成工程における最高温度であって、前述したように封着材の低融点ガラスの軟化点未満として設定した値である。ここでは、この仮焼成の最高温度(400℃)を一定期間(例えば10分~30分)にわたり温度維持して仮焼成させる(ステップ2、仮焼成温度維持ステップ)。
 その後は、背面基板9の温度を前記最高温度から室温まで下降させる(ステップ3、仮焼成降温ステップ)。ここにおいて当該降温ステップは、前記最高温度(400℃)からバインダー消失温度且つ室温以上の第一温度まで両基板を降温させる第一降温ステップ(図5の「3-a」)と、前記第一温度から室温まで両基板を降温させる第二降温ステップ(図5の「3-b」)とを順次行う。また、第一降温ステップは、第二降温ステップよりも短時間で実施し、両基板を第一温度まで比較的急速に降温させる。当該温度プロファイルの例では、第一温度として200℃に設定するとともに、第一降温ステップを20分以上30分以下の短時間で実施する。そして、第二降温ステップについては、少なくとも50℃程度の温度下降まで、さらに2時間以上掛けて緩やかに降温するように調整する。
 具体的に、当該温度プロファイルの場合、第一降温ステップの降温速度は(400―200)/0.5=400(℃/hr)以上としている。一方、第二降温ステップの降温速度は(200-50)/2=75(℃/hr)以下としている。この降温速度の関係により、第二降温ステップでは、第一降温ステップに比べて5倍以上緩やかな降温速度で両基板を降温させている。このように第二降温ステップは、第一降温ステップよりも5倍以上の時間を掛けて実施するのが好適である。
 なお、第一降温ステップを30分以下の上限にしている理由は、本願発明者らの検討により、当該第一降温ステップを30分を超える時間まで実施した場合に比べ、完成したPDPの消費電力を更に低減できるとの知見が得られたことに基づくものである。
 ここで、上記のように第一降温ステップを上記温度設定で且つ短時間で実施することにより、PDPの消費電力が良好に低減される。その理由としては、PDPの完成後に封着部16から少しずつ放電空間15に放出される不純物の量が低減されるため、MgOを含む保護層8の変質が抑制され、二次電子放出特性の低下が効果的に防止されたためであると考えられる。そして、このように封着部16から放出される不純物の量が少なくなった理由については、さらに以下のように考えることができる。
 すなわち、前述したように、封着材ペーストのバインダーの有機成分の分解(低分子化)は、その消失温度以上の高温において進行する。このような高温下で分解した有機成分(以下、低分子成分と呼ぶ)は、通常、その時の加熱により消失する。しかしながら、その際の加熱温度が、封着材の軟化点以上であると、前記低分子成分は消失する前に、再度結合(重合)して、当初より高分子化した有機物、いわゆる揮発しにくいタールとなってしまう場合がある。このタールは排気工程後も両基板の内部に残留し、PDPの性能に悪影響を与えてしまう原因となりうる。
 そこで仮焼成工程では、前記仮焼成温度として、バインダーの有機成分の加熱温度として、封着材ペーストのバインダーの消失温度以上で、且つ、封着材の低融点ガラスの軟化点未満の温度設定を行うことが、低分子成分のタール化を抑制するためには有効であることも前述したとおりである。
 ここで仮焼成工程においては、仮焼成の最高温度を一定期間維持するステップ2において、バインダーの有機成分のほとんどは分解(低分子化)されて消失する。しかしながら、ステップ2の期間内では完全に分解が行われず、若干の有機成分が低分子化されずにそのまま残留する場合がある。
 このように残留した有機成分は、仮にステップ3(降温ステップ)中に消失温度以上となる期間が存在すると、当該期間で分解が進行する。しかしながらステップ3全体としては次第に降温するため、ステップ3の前記期間で分解されて生成した低分子成分は、最高温度がキープされるステップ2に比べ、消失しにくい特性がある。その結果、前記低分子成分は封着部16の内部に取り込まれ易くなる。このように封着部16に残留した低分子成分は、完成後のPDPにおいて、封着部16から不純物(不純ガス)として放出されてしまう。
 そこで、上記温度プロファイル例では、ステップ3の初期に第一降温ステップを設け、仮焼成の最高温度から封着材ペーストのバインダーの消失温度未満且つ室温以上の第一温度まで、両基板を速やかに降温させるように調整している。このような第一降温ステップにより、有機成分が低分子成分となって残留するのを極力避け、完成後のPDPにおいて封着部16から放電空間15に放出される不純物量の低減を図るものとしている。
 なお、第一降温ステップの降温速度は、上記理由によれば、可能な限り速いことが望ましいと考えられる。しかしながら、第一降温ステップの降温速度をあまり速くし過ぎると、PDPのガラス基板が割れてしまう等、基板の損傷を招くおそれがあるので、降温温度の設定についてはこの点も含めて考慮する必要がある。
 なお、バインダーの消失温度未満の温度以下且つ室温までの降温ステップにおいては、その温度範囲ではバインダーの分解は行われない。従って、当該温度範囲での降温ペースは任意に決定すれば良い。
 なお、仮焼成工程は一般的には封着材ペースト中の溶剤やバインダー成分を燃焼させ、炭酸ガス(CO2)を生じさせて除去するが、仮焼成雰囲気中に酸素等の酸化性ガス成分が多く含まれていると、炭酸ガスが急激に発生して封着材のガラス成分が発泡し、封着が不完全になるおそれがある。不完全な封着の発生は、後に放電ガスのリークの原因となるため避けなければならない。
 このようなガラス成分の発泡を防ぐためには、酸化ガス成分を低減させた弱酸化性雰囲気(例えば主成分の窒素と、分圧が1%以下酸素を含む混合雰囲気)や、非酸化性雰囲気(窒素を含む雰囲気)で仮焼成を行うことが望ましい。封着材ペーストの樹脂成分にアクリル樹脂が含まれる場合や、封着材にBi23系ガラスやP25系ガラスが用いられる場合には、N2等を用いた非酸化性雰囲気で仮焼成工程を実施することが好適である。
(重ね合わせ(位置決め)工程)
 上記作製した前面基板2と背面基板9とを、表示電極対6及びデータ電極11が交差するように対向配置させて重ね合わせる。位置ずれをしないように、両基板をスプリング機構を備えるクリップ(不図示)で挟んで保持する。このとき、隔壁13の頂部が保護層8と対向するように配設する。ここで本発明では、大がかりな減圧装置等を用いなくても当該重ね合わせ工程を大気中で実施することができるので、両基板のハンドリングが容易であり、製造上、極めて有用である。また、これにより製造するPDPのサイズを50インチを超える大型とする場合であっても、比較的低コストで製造することが可能になっている。
 なお、図11では封着工程前の封着部16を図示しているが、封着後には封着部16のガラスが溶融して高さが低くなり、隔壁13の頂部が保護層8と当接する。
 上記クリップで固定した両基板を封着・排気用(封排用)加熱炉中に載置する。図13のように、背面基板9に配されたガラス管31に排気装置60、ガス導入装置40からの配管を接続する。
(封着工程、排気工程、放電ガス導入工程)
 図13及び図14を用いて当該各工程を説明する。図13は、封排用加熱炉220と、排気装置160、ガス導入装置140(図13では封着工程中に非酸化性ガス中に還元性ガスを少量混合(添加)したガスを導入し、一方、放電ガスを導入することもできるものとする)がバルブ180、190、200、210、230を介して所定の配管で接続されたガス流通システム例を示す。両基板内部からの排気及びガス流通、ガス導入は、バルブ180、190、200、210、230のいずれかを所定のタイミングで開閉することで調節される。さらにバルブ190は、封排用加熱炉220の内部の露点と圧力を調整することができる。
 なお、例えばバルブ180、210、230はガス導入装置140、バルブ200は排気装置160の各内部にそれぞれ設けることもできる。
 図14は、封着工程、排気工程、並びに放電ガス導入工程の温度プロファイル例を示すグラフである。なお、これらの加熱温度及び温度、維持期間は一例にすぎない。
 封着工程では、まず封排用加熱炉220中の封着雰囲気を調整する。このため、バルブ190、210を開放して、ガス導入装置140から、両基板内部や封排用加熱炉220の内部に、非酸化性ガス(一例としてArガス、または露点が-45℃以下のN2ガス)と還元ガス(一例としてH2ガス)を所定の割合で混合してなる混合雰囲気を流通・充填する。
 封着雰囲気(混合雰囲気)に添加する還元性ガスの量は、当該混合雰囲気全体での割合として、分圧が0.1%以上3%以下の範囲であることが好ましい。分圧が0.1%未満の量でも放電開始電圧を下げることは可能であるが、MgOあるいはAl23をコートしたZn2SiO4:Mn蛍光体を用いた場合は、コートによって、酸素や水の吸着量が増大し、放電開始電圧の低減効果が現れ難い。また、分圧が3%を超える量になると誘電体層に欠陥が見られ、PDPのディスプレイ面に表示むらが出来、好ましくない。
 また、実際の工程では封着雰囲気中に大気由来の酸素等の酸化性ガスが若干混入する場合もあるが、実質的に非酸化性ガス中に還元性ガスを少量混合したガス雰囲気での封着工程が行えるように、酸化性ガスの混入の影響をできるだけ減らすよう調整する。このとき、本発明では封着雰囲気成分として還元性ガスを利用することで、たとえ酸素等の酸化性ガスが多少混入したとしても、その悪影響を還元作用によって極力抑え、有機成分の重合化およびパネル内への残留を抑制することができる。
 前記非酸化性ガス中に還元性ガスを少量混合したガス炉内の露点と圧力は、バルブ190を制御して若干陽圧に設定する。この状態で、さらにバルブ180、190、210を制御して両基板と炉内に非酸化性ガス中に還元性ガスを少量混合したガスを送りながら、ヒーター260を通電し、両基板を加熱する。ヒーター260を調節することにより、両基板の温度を室温から封着材の軟化点温度(410℃~450℃)まで上昇させる。
 両基板の温度が軟化点温度まで上昇したら、封着温度維持ステップとして、当該温度を一定期間(1時間程度)維持する(ここまでステップ1)。なお、軟化点での温度維持は必須ではなく、封着材の流動点までの温度上昇を緩やかにしたい場合等は省略してもよい。
 次に、バルブ180を調整して両基板間への非酸化性ガス中に還元性ガスを少量混合したガスの流量を半分程度に抑えつつ、両基板を封着材の流動点(溶融温度、450℃~500℃)まで加熱する(封着温度上昇ステップ)。この温度は、言い換えると封着材の軟化点より40℃以上高い温度である。この温度を一定期間(1時間程度)維持し(封着温度維持ステップ)、その後、封着温度下降ステップとして、排気温度(400℃~420℃)以下にまで冷却する(ここまでステップ2)。このステップ1、2により、封着材の低融点ガラスは溶けて緻密な構造となり、冷却することで再度固化し、完成状態の封着部16が形成される。
 以上で封着工程が終了する。
 次に排気工程に移る。バルブ180を閉じ、バルブ190、200、210を開いて、両基板間のガスを排気装置160で真空排気し、封排用加熱炉220を真空排気炉状態とする。この状態で、排気温度上昇ステップとして、両基板を所定の排気温度まで温度上昇させる。そして、排気温度維持ステップとして、当該温度で一定時間(4時間)維持する。排気温度としては、封着材の軟化点未満(好ましくは軟化点より10℃~30℃低い温度)に設定するのが好適である。その後は排気温度下降ステップとして、両基板温度を室温まで冷却させる(ステップ3)。
 この排気工程において、本発明では、仮焼成工程で低分子状態に保たれていた封着材ペースト由来の有機成分(CH系成分)が気化し、流通ガスとともに両基板間から除去される。この有機成分は重合されておらず、低分子状態であるため、排気工程中のガス流通によって、比較的容易に両基板内部の表面や封着材中から脱離でき、効率よく両基板内部より除去することができる。
 また、上記と並行して、両基板間で発生したCOやCO2等の炭酸ガスも同時に除去される。この炭酸ガスは排気工程中に両基板間に若干残留している有機成分が燃焼することにより発生するが、排気工程は比較的低温であるため、それほど大量に発生することなく若干の発生量で済む。
 このような排気工程を実施することにより、保護層及び蛍光体層に付着して変質させるおそれのある前記有機成分や前記ガス成分が効率よく除去される。
両基板の温度が室温まで低下すると、排気工程が終了する。
 続いて放電ガス導入工程に移る。バルブ190、200、210を閉じ、バルブ180を開いて、ガス導入装置140から両パネルの間に、Xeを15%以上含む放電ガス、例えばNe-Xe系の放電ガス(一例として70%Ne-30%Xeガス)を所定圧力(例えば66KPa)で導入する。
 放電ガスを導入したのちは、ガラス管31をチップオフして内部封止する(チップオフ工程)。以上でPDPの製造工程が完了する。
 このように本発明の製造方法では、仮焼成工程の温度調整に重点を置く一方、少なくとも封着工程前の工程を密閉雰囲気中で行わなくてもよい。このため、封着工程後に作製中の両基板を一旦大気中に取り出し、その後に当該両基板に排気装置を繋いで排気工程を実施することもできる。また、大気中に取り出した両基板は、排気工程を行う前に一時的に保管することもできる。
 したがって本発明によれば、従来技術のように、PDPを大気より隔離した減圧雰囲気下で各工程にわたり一貫して製造する必要がなく、各工程中又は工程間を減圧雰囲気で保つための大がかりな減圧装置等の製造装置が不要である。また、本発明は上記のように排気工程前の作製中の両基板を保管できるので、製造工程の実施プランを柔軟に調整できるメリットもある。このように本発明は、高い実現性を有する点でも非常に有利である。
 <性能評価実験>
 本発明の製造方法の性能効果を確認するため、実施例のPDP(実施例1~3)と、比較例のPDP(比較例1~2)をそれぞれ作製し、各PDPの放電電圧を測定した。PDPの製造方法は、明示した以外の工程は上記したパネルの製造方法に基づくものとした。
(実施例1)
 セルピッチが0.10mmの微細セル構造のPDPとし、前面基板作製工程において、保護層形成用のMgOペレットを用い、EB蒸着装置内にO2を0.1(sccm)流通することによりMgOのみからなる保護層を形成した。
 蛍光体として、赤色蛍光体は(Y、Gd)BO3:Euを使用し、緑色蛍光体はZn2SiO4:Mnを使用し、青色蛍光体はBaMgAl1017:Euを使用した。
 封着材の組成は、酸化鉛系ガラス(PbO)を主成分とする、後述の表1に示すPbO-B23-RO-MO系ガラスを使用した。この場合、軟化点は430℃、流動点は490℃である。
 仮焼成工程における最高温度(図12の温度プロファイルのステップ2)は、封着材の軟化点よりも30℃低い400℃とし、空気雰囲気で50分にわたり行った。
 封着工程のステップ1(図14の温度プロファイルのステップ1)では、まず、封着排気用加熱炉120に露点温度が-50℃のN2ガスにH2ガスを0.1%混合したガスを充填させた。次に、両基板間にN2ガスにH2ガスを0.1%混合したガスを流速5L/minで吹き込みながら、封排用加熱炉120内のヒーター160を用いて、炉内の温度を封着材の軟化点あたり(420℃)まで上昇させた(この時、排気装置60のバルブ100、90、110は閉じた)。
 次に、封着工程のステップ2(図14のステップ2)では、前記ステップ1に引き続き、封排用加熱炉120に露点温度が-50℃のN2ガスにH2ガスを0.1%の分圧で混合したガスを充填させた。そして、バルブ80を調節することにより、N2ガスにH2ガスを0.1%の分圧で混合したガスの流量を、前記ステップ1の半分以下(2L/min)に設定する。この状態で、封排用加熱炉120の温度を、封着材が十分に軟化する封着温度(流動温度)(490℃)まで上昇させる。この封着温度を約50分維持し、その後、封着材の軟化点以下の温度(300℃)まで炉内温度を降下させた。
 排気工程では、図14のステップ3において、封着工程(ステップ1、2)に引き続き、バルブ80、110を閉じ、バルブ100、90、130を開くことにより、両基板間及び炉内を真空排気した。これとともに、封排用加熱炉120の温度を再び300℃から封着材の軟化点以下(封着材の軟化点よりも20℃低い)の410℃まで上昇させ、その温度で約4時間維持した。その後は真空排気しながら室温まで炉の温度を低下させた。
 放電ガス導入工程では、図14のステップ4に示すように室温状態において、バルブ100、90、130を閉じ、バルブ80を開いて、ガス導入装置40から上記組成の放電ガス(100%Xe)を66KPaの圧力で両基板間に封入した。
 チップオフ工程では、封排用加熱炉120の圧力を常圧に戻した状態で、ガラス管31をチップオフした。これらの工程を経ることで実施例1のPDPを得た。
(実施例2)
 封着工程は表1に示すようにN2ガスにH2ガスを3.0%の分圧で混合した雰囲気下で行った。上記以外の点は基本的に実施例1と同様に設定した。
(実施例3)
 セルピッチが0.15mmのセル構造のPDPとし、前面基板作成工程において、MgOにSiO2を100ppm、Al23を500ppmの濃度でそれぞれ添加したペレットを用い、EB蒸着装置内にO2を0.1(sccm)で流通させることで、上記材料が添加されたMgOからなる保護層を得た。
 封着材の組成は、Bi23を主成分とするガラスと、Al23、SiO2、コージライトからなるフィラーの混合組成とした(表1に示すBi23-B23-RO-MO系ガラスを使用)。この場合、封着材の軟化点は、450℃で、封着温度は、500℃である。
 仮焼成工程における最高温度は封着材の軟化点よりも40℃低い410℃とした。封着工程は表1に示すように露点-55℃のN2ガスにH2ガスを1.5%の分圧で混合した雰囲気下で行った。
 排気工程では、図14のステップ3において、封着工程(ステップ1、2)に引き続き、バルブ80、110を閉じ、バルブ100、90、130を開くことにより、両基板間及び炉内を真空排気した。これとともに、封排用加熱炉120の温度を再び300℃から封着材の軟化点以下(封着材の軟化点よりも30℃低い)の420℃まで上昇させ、その温度で約4時間維持した。その後は真空排気しながら室温まで炉の温度を低下させた。
 放電ガス導入工程では、図14のステップ4に示すように室温状態において、バルブ100、90、130を閉じ、バルブ80を開いて、ガス導入装置40から上記組成の放電ガス(85%Ne-15%Xe)を66KPaの圧力で両基板間に封入した。
 上記以外の点は基本的に実施例1と同様に行った。
 次に比較例のPDPとして、下記及び表1に示すように2つのサンプルを作製した。
(比較例1)
 封着工程中のステップ1及び2を、露点-50℃のN2のみの非酸化雰囲気で実施した。これ以外の条件を実施例1と同様に設定して得たPDPを比較例1とした。
(比較例2)
 封着工程中のステップ1及び2を、露点-55℃のN2のみの非酸化雰囲気で実施した。これ以外の条件を実施例3と同様にして得たPDPを比較例2とした。
 以上のように作製した実施例1~3と、比較例1~2をサンプル1~5とした。各々のサンプル1~5の保護層との種類、封着材の種類と軟化点、流動温度(封着)点、封着材の仮焼成温度、封着排気炉の非酸化性乾燥ガスに還元性ガスを混合したガスの種類と混合量、露点温度、封着時の非酸化性乾燥ガスに還元性ガスを混合したガスの流量、真空排気時の排気温度、等のデータと、放電開始電圧Vfの各値について、表1にまとめて示す。サンプル1~5はすべて、仮焼成工程の最高温度を設定する際において、封着材の軟化点未満の温度に設定した。
Figure JPOXMLDOC01-appb-T000001
 (結果考察)
 まず表1に示されるように、実施例1、2、比較例1は、いずれも封着材に同様のPbO系ガラスを用い、前面基板作成工程の保護層にMgOを用いた構成である。この共通構成を前提とし、非酸化性ガスと還元性ガスを混合してなる封着雰囲気(混合雰囲気)で封着工程を行った実施例1、2のサンプルでは、封着雰囲気に非酸化性N2ガスのみを使用した比較例1のサンプルに比べ、明らかに放電開始電圧Vfの低減効果が発揮されているのが確認できる。
 その理由として、比較例1では封着工程をN2のみの封着雰囲気で行ったことにより、封着材ペースト中の有機成分が封着工程中に微量に残存している酸素と触れて燃焼し、発生した重合物等の不純物がガスとなって保護層に吸着され、当該保護層が変質したことで電圧上昇を招いたものと考えられる。一方、実施例1、2では封着工程をN2に還元性ガスを混合した封着雰囲気で行ったため、このような重合物の発生が抑制され、排気工程で有機成分が低分子状態のままで十分に除去されて保護層の変質が効果的に抑制されたものと考えられる。すなわち実施例1、2では、いずれも封着雰囲気において、N2に還元性ガスを混合したことにより、良好な駆動電圧の低減効果が出現したものと考えられる
 次に実施例1と2を比較すると、封着雰囲気中に還元性ガスを0.1%の分圧だけ添加した実施例1よりも、還元性ガスを3.0%の分圧で添加した実施例2で一層効果的に放電開始電圧Vfの低減効果が得られている。この実施例1、2の結果をみると、還元性ガスを添加することで前記効果はそれなりに得られるが、添加量としては0.1%に比べて3%程度添加すれば一層良好な効果が表れる。よって、封着雰囲気中の還元性ガスの添加量としては、少なくとも分圧が0.1%~3%の範囲は好適であり、当該範囲において還元性ガスの分圧を高く設定するほどより好ましいと言える。
 次に、実施例3と比較例2とを比較すると、いずれも封着材にビスマス(Bi23)系ガラスを用い、前面基板作成工程の保護層の組成はMgOにSiO2を100ppm、Al23を500ppm添加したものを用いている。このように、実施例1、2と封着材の組成や前面基板作成工程の保護層の組成が違っても、封着工程で非酸化性ガスに還元性ガスを混合した封着雰囲気を使用することにより、サンプル(実施例3)では封着雰囲気に非酸化性N2ガスのみを使用したサンプル(比較例2)に比べ、放電開始電圧Vfの良好な低減効果が得られることが分かった。このような結果が得られた理由も実施例1、2と比較例2の考察と同様と思われる。併せて、本発明の要件としては、封着雰囲気を非酸化性ガスと還元性ガスを所定の比率で混合して用いることが重要なポイントであると思われる。
 また、実施例1、2、比較例1は、表1に示されるように、セルピッチが0.10mmの微細セルを有する構成である。上記の結果より、本発明によれば、たとえセルピッチが小さい高精細セル構造を有するPDPであっても、その消費電力を良好に低減することが期待できる。
 以上の結果から、本発明の優位性が確認された。
 なお、本実験では、全サンプル1~5について、封着工程中のステップ1及び2を非酸化性ガスとしてN2ガスを、還元性ガスとしてH2を使った雰囲気で行ったが、非酸化性ガスとしてArやXeガスを、還元性ガスとしてNH3を用いても同様の効果が期待できると思われる。
 <その他の事項>
 上記実施の形態では、本発明の効果が最も奏される、パネルの解像度がFHD以上のパネルを例として説明したが、当然ながら、いわゆる、SD、HD、FHDといった超高精細な解像度を持つパネルに対しても同等の効果が得られるのは言うまでもない。
 また、本発明は上記した高精細または超高精細なパネルに限定されない。たとえば走査線が比較的多く存在する、大型(50インチ以上)のパネルにおいても高速駆動が要求されるため、本発明はこのようなパネルに適用した場合でも良好な効果を奏する。
 また本発明の適用は、このような高精細・超高精細パネルや大画面パネルのいずれにも限定せず、XGA、SXGA規格等で構成された、比較的大きな放電セル構造を備えるPDPに適用することも可能である。
 以上のように本発明は、大画面、高精細のPDP装置を提供する上で有用な発明であり、公共施設や家庭用のテレビジョン等として、極めて利用可能性が高いものであるといえる。
 1、101  プラズマディスプレイパネル(PDP)
 2  前面基板(フロントパネル)
 3  前面基板ガラス
 8  保護層
 9  背面基板(バックパネル)
 10  背面基板ガラス
 13  隔壁
 16  封着部
 31  ガラス管(チップ管)
 111  走査電極駆動回路
 112  維持電極駆動回路
 113  データ(アドレス)電極駆動回路
 140  ガス導入装置
 160  排気装置
 180、190、200、210、230  バルブ
 220  封排用加熱炉
 260  ヒーター
 1000  PDP装置

Claims (17)

  1.  背面基板又は表面にMgOを含む保護層が形成された前面基板のうち、一方の基板の主面の周囲に封着材を含むペーストを配設し、当該ペーストに含まれるバインダーの消失温度以上かつ封着材の軟化点温度未満の温度を仮焼成最高温度として、前記塗布したペーストを焼成する仮焼成工程と、
     前記仮焼成工程後に、前記一方の基板の主面に他方の基板の主面を対向配置させ、前記両基板を重ね合わせる位置決め工程と、
     位置決め工程後に、非酸化性ガスと還元性ガスの混合雰囲気下で、所定の封着温度で焼成して前記両基板を封着させる封着工程と、
     前記封着工程後に、前記両基板間のガスを排気させる排気工程と、
     を備えるプラズマディスプレイパネルの製造方法。
  2.  前記仮焼成工程では、前記最高温度で焼成を行った後、前記両基板の温度をバインダー消失温度未満且つ室温より高い第一温度まで下降させる第一降温ステップと、第一降温ステップ後に、前記両基板の温度を前記第一温度から室温まで温度降下させる第二降温ステップとを含み、
     第一降温ステップは、第二降温ステップよりも短時間で行う
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  3.  前記第一降温ステップにおける前記第一温度を200℃とし、第一降温ステップに係る時間を20分以上30分以下に設定する
     請求項2に記載のプラズマディスプレイパネルの製造方法。
  4.  前記第二降温ステップの時間を、第一降温ステップの時間よりも5倍以上長時間に設定する
     請求項2に記載のプラズマディスプレイパネルの製造方法。
  5.  前記仮焼成最高温度を、前記軟化点よりも10℃以上低い温度とする
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  6.  前記仮焼成最高温度を、前記軟化点よりも10℃から50℃低い温度とする
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  7.  前記仮焼成工程では、前記封着材として低融点ガラスを成分に含む封着材を用い、当該低融点ガラスのガラス転移点以上かつ当該低融点ガラスの軟化点よりも10℃以下の低い温度で焼成を実施する
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  8.  前記封着工程では、前記封着温度として前記軟化点温度より40℃以上の高い温度に設定する
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  9.  封着工程では、非酸化性ガスとしてN2ガスあるいはArガスを用い、還元性ガスとしてH2ガスを用いる
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  10.  前記混合雰囲気中における前記H2ガス分圧が0.1%以上3%以下である
     請求項9に記載のプラズマディスプレイパネルの製造方法。
  11.  前記仮焼成工程は、露点が-45℃以下のN2雰囲気下で行う
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  12.  前記仮焼成工程は、O2を1%以下の分圧で含有するN2雰囲気下で行う
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  13.  前記封着工程では、前記両基板の温度を室温から前記封着温度まで上昇させる封着温度上昇ステップと、
     前記封着温度上昇ステップ後に前記封着温度を一定時間維持する封着温度維持ステップと、
     前記封着温度維持ステップ後に、前記両基板の温度を前記封着温度から前記軟化点未満の温度まで下降させる封着温度下降ステップとを、少なくとも含む
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  14.  前記排気工程では、前記両基板を室温以上、前記軟化点未満の温度で一定時間維持する排気温度維持ステップと、
     前記排気温度維持ステップ後に、前記両基板温度を室温まで下降させる排気温度下降ステップとを、順次、それぞれ減圧雰囲気下で行う
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  15.  前記封着工程前において、背面基板の主面に隣接する隔壁を0.16mm以下のピッチに設定して複数併設するとともに、隣接する前記各隔壁間に蛍光体層を形成し、
     前記排気工程後の前記両基板の間に、Xeを15%以上の分圧で含む放電ガスを封入する
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  16.  前記封着工程前において、パネル画素数が横方向に1920個以上で且つ縦方向に1080個以上となるように、背面基板の主面に隣接する隔壁のピッチを設定して複数の隔壁を併設するとともに、隣接隔壁間に蛍光体層を形成し、
     排気工程後の前記両基板の間に、Xeを15%以上の分圧で含む放電ガスを封入する
     請求項1に記載のプラズマディスプレイパネルの製造方法。
  17.  請求項1に記載のプラズマディスプレイパネルの製造方法によって作製されたプラズマディスプレイパネルの駆動方法であって、
     当該プラズマディスプレイパネルは、走査電極と維持電極とで構成された表示電極対を複数備えるとともに複数のデータ電極を備え、前記表示電極対と前記データ電極とが交差する位置のそれぞれに放電セルを備えており、
     前記複数の表示電極対を複数の表示電極対グループに分け、
     前記表示電極対グループ毎に、放電セルで書込み放電を発生させる書込み期間と前記放電セルで維持放電を発生させる維持期間とを有する複数のサブフィールドを用いて1フィールド期間を分割し、
     前記表示電極対グループの数をN(Nは2以上の整数)、パネル全体の放電セルで1回の書込み動作を行うために必要な時間をTwとするとき、
     各表示電極対グループの各サブフィールドの維持期間の時間を、
     Tw×(N-1)/N以下に設定して駆動する
     プラズマディスプレイパネルの駆動方法。
PCT/JP2010/003336 2009-06-02 2010-05-18 プラズマディスプレイパネルの製造方法 WO2010140307A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/063,174 US8317563B2 (en) 2009-06-02 2010-05-18 Method for producing plasma display panel
JP2011518232A JPWO2010140307A1 (ja) 2009-06-02 2010-05-18 プラズマディスプレイパネルの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-132973 2009-06-02
JP2009132973 2009-06-02

Publications (1)

Publication Number Publication Date
WO2010140307A1 true WO2010140307A1 (ja) 2010-12-09

Family

ID=43297450

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/003336 WO2010140307A1 (ja) 2009-06-02 2010-05-18 プラズマディスプレイパネルの製造方法

Country Status (3)

Country Link
US (1) US8317563B2 (ja)
JP (1) JPWO2010140307A1 (ja)
WO (1) WO2010140307A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013018348A1 (ja) * 2011-08-03 2013-02-07 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
WO2013018336A1 (ja) * 2011-08-02 2013-02-07 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
WO2013018351A1 (ja) * 2011-08-03 2013-02-07 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
WO2013018355A1 (ja) * 2011-08-04 2013-02-07 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
WO2013018335A1 (ja) * 2011-08-02 2013-02-07 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11676632B2 (en) * 2019-12-26 2023-06-13 Resonac Corporation Magnetic recording medium, method of manufacturing magnetic recording medium and magnetic storage device
KR102646793B1 (ko) * 2021-07-23 2024-03-13 삼성전자주식회사 커패시터, 이를 포함하는 전자 소자, 및 이의 제조방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10302635A (ja) * 1997-04-28 1998-11-13 Chugai Ro Co Ltd プラズマディスプレイパネルの塗布封着剤の仮焼成方法
JP2000082401A (ja) * 1998-06-29 2000-03-21 Fujitsu Ltd プラズマディスプレイパネルの製造方法
JP2002008533A (ja) * 2000-04-04 2002-01-11 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの製造方法
JP2003086101A (ja) * 2001-09-14 2003-03-20 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの製造方法
JP2004146231A (ja) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの製造方法
JP2005070381A (ja) * 2003-08-25 2005-03-17 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の駆動方法
JP2007134221A (ja) * 2005-11-11 2007-05-31 Matsushita Electric Ind Co Ltd リン酸系ガラス封着リング、その製造方法、およびディスプレイデバイス
JP2008027862A (ja) * 2006-07-25 2008-02-07 Sony Corp 交流駆動型プラズマディスプレイパネル及び交流駆動型プラズマディスプレイパネルの製造方法
JP2008226516A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの製造方法およびプラズマディスプレイパネル
JP2009009742A (ja) * 2007-06-26 2009-01-15 Nippon Hoso Kyokai <Nhk> プラズマディスプレイパネルの製造方法及びプラズマディスプレイパネル
WO2009133660A1 (ja) * 2008-04-28 2009-11-05 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010102835A (ja) * 2008-10-21 2010-05-06 Panasonic Corp プラズマディスプレイパネルの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654520B2 (ja) 2001-02-06 2011-03-23 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
JP2002157338A (ja) 2001-09-03 2002-05-31 Ricoh Co Ltd 献立データ作成装置及びデータ処理装置
JP2003123647A (ja) 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの製造方法
JP2003131580A (ja) 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
CN1717713A (zh) * 2003-11-04 2006-01-04 松下电器产业株式会社 等离子体显示面板的驱动方法和等离子体显示装置
JP2007119833A (ja) 2005-10-27 2007-05-17 Ulvac Japan Ltd 蒸着膜の形成方法、保護膜の形成方法及びプラズマディスプレイパネル製造装置
JP2007265768A (ja) 2006-03-28 2007-10-11 Ulvac Japan Ltd プラズマディスプレイパネルの製造方法及びその製造装置
JP5083976B2 (ja) 2008-04-24 2012-11-28 パナソニック株式会社 照明器具

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10302635A (ja) * 1997-04-28 1998-11-13 Chugai Ro Co Ltd プラズマディスプレイパネルの塗布封着剤の仮焼成方法
JP2000082401A (ja) * 1998-06-29 2000-03-21 Fujitsu Ltd プラズマディスプレイパネルの製造方法
JP2002008533A (ja) * 2000-04-04 2002-01-11 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの製造方法
JP2003086101A (ja) * 2001-09-14 2003-03-20 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの製造方法
JP2004146231A (ja) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの製造方法
JP2005070381A (ja) * 2003-08-25 2005-03-17 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の駆動方法
JP2007134221A (ja) * 2005-11-11 2007-05-31 Matsushita Electric Ind Co Ltd リン酸系ガラス封着リング、その製造方法、およびディスプレイデバイス
JP2008027862A (ja) * 2006-07-25 2008-02-07 Sony Corp 交流駆動型プラズマディスプレイパネル及び交流駆動型プラズマディスプレイパネルの製造方法
JP2008226516A (ja) * 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの製造方法およびプラズマディスプレイパネル
JP2009009742A (ja) * 2007-06-26 2009-01-15 Nippon Hoso Kyokai <Nhk> プラズマディスプレイパネルの製造方法及びプラズマディスプレイパネル
WO2009133660A1 (ja) * 2008-04-28 2009-11-05 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010102835A (ja) * 2008-10-21 2010-05-06 Panasonic Corp プラズマディスプレイパネルの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013018336A1 (ja) * 2011-08-02 2013-02-07 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
WO2013018335A1 (ja) * 2011-08-02 2013-02-07 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
WO2013018348A1 (ja) * 2011-08-03 2013-02-07 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
WO2013018351A1 (ja) * 2011-08-03 2013-02-07 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
WO2013018355A1 (ja) * 2011-08-04 2013-02-07 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法

Also Published As

Publication number Publication date
JPWO2010140307A1 (ja) 2012-11-15
US20110165818A1 (en) 2011-07-07
US8317563B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
US7816869B2 (en) Plasma display panel and manufacturing method for the same
CN101231928B (zh) 等离子显示板制造方法
WO2010140307A1 (ja) プラズマディスプレイパネルの製造方法
JPWO2007126061A1 (ja) プラズマディスプレイパネルとその製造方法
WO2005098890A1 (ja) ガス放電表示パネル
JP4476334B2 (ja) プラズマディスプレイパネルとその製造方法
JP5158265B2 (ja) プラズマディスプレイパネル
WO2010082269A1 (ja) プラズマディスプレイパネルの製造方法
JP2011023122A (ja) プラズマディスプレイパネル
KR20100133009A (ko) 플라스마 디스플레이 패널
JP2004363079A (ja) プラズマディスプレイパネルとその製造方法
JP4053818B2 (ja) ガス放電パネルおよびその製造方法
WO2011138870A1 (ja) プラズマディスプレイパネル
JP2009301841A (ja) プラズマディスプレイパネル
JP2004146231A (ja) プラズマディスプレイパネルの製造方法
JP2007157485A (ja) プラズマディスプレイパネルとその製造方法
JP2013008508A (ja) プラズマディスプレイパネル
JP2013008507A (ja) プラズマディスプレイパネル
JP2002063846A (ja) プラズマディスプレイパネルの製造方法および製造装置およびそれを用いたプラズマディスプレイパネル
US20070132393A1 (en) Method for forming a dielectric layer in a plasma display panel
JP2009252623A (ja) プラズマディスプレイ装置
WO2010095343A1 (ja) プラズマディスプレイパネル
CN101110181A (zh) 等离子显示器及其制造方法
JP2013030296A (ja) プラズマディスプレイパネルの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10783095

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2011518232

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13063174

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10783095

Country of ref document: EP

Kind code of ref document: A1