KR20100133009A - 플라스마 디스플레이 패널 - Google Patents

Abstract

본 발명은 특히 고 정세 또는 초고 정세의 셀 구조를 갖는 PDP에서 방전전압의 상승을 억제하면서 종래와 동등 이상의 양호한 발광효율을 발휘함으로써 우수한 화상표시성능을 발휘할 수 있는 PDP를 제공하는 것이다. 이를 위해, PDP(1)의 표시 전극(4, 5)을 띠 형상의 투명전극(41, 51)과 버스전극(42, 52)의 조합으로 구성한다. 투명전극(41, 51)끼리의 갭 d를 5㎛ 이상 60㎛ 이하의 범위로 설정하고, 방전 셀 면적 중에서의 투명전극(41, 51)이 점하는 비율을 0.6 이상 0.92 이하의 범위로 설정한다. 방전가스의 전체 압력 P와 전극 갭 d의 곱 Pd는 13.33Pa·㎝ 이상 133.3Pa·㎝ 이하의 범위로 하고, 방전가스를 Xe 100%로 구성하며, 방전가스의 전체 압력 P를 2.0kPa 이상 53.3kPa 이하의 범위로 설정한다. 이에 의해 방전개시길이가 전극 갭 d보다도 길게 되도록 조정한다.

Description

플라스마 디스플레이 패널{PLASMA DISPLAY PANEL}

본 발명은 텔레비전 등에 사용되는 플라스마 디스플레이 패널에 관한 것으로, 특히 표시 전극의 개량기술에 관한 것이다.

최근, 가정용 TV 수상기의 대화면화에 수반하여 종래의 CRT(Cathode Ray Tube) 장치를 대신하는 박형의 표시장치가 급속히 보급되고 있다. 박형 대화면을 실현하는 표시장치로 액정디스플레이와 함께 현재 주류를 이루고 있는 것이 각 화소에 상당하는 미소한 셀 내부에 방전 플라스마를 발생시켜서 거기로부터 발생하는 자외선을 형광체에서 가시광으로 변환함으로써 발광 표시를 실행하는 플라스마 디스플레이 패널(이하 PDP라 한다)이다.

PDP의 대표적인 구성은 면 방전 AC형이라고 불린다. 이 PDP는 일반적으로는 표면에 표시 전극 쌍(주사 전극과 유지 전극)이 복수 쌍에 걸쳐서 배치되고, 이것을 덮도록 유전체 층 및 보호층이 순차 적층된 프런트 패널에 대해서 표면에 복수의 어드레스(데이터) 전극이 배치되며, 이것을 덮는 유전체 층과 복수의 격벽(리브) 및 인접 격벽 간에 RGB 각 색의 형광체 층을 배치한 백 패널을 일정 간격을 두고 대향 배치시켜서, 양 패널의 주위를 밀봉하여 구성된다. 프런트 패널 및 백 패널에는 유리기판이 이용된다. 양 패널 간의 내부공간은 플라스마 방전을 위한 방전공간이며, 당해 공간에 크세논(이하, 「Xe」라 한다) 등의 소정의 희가스 성분을 포함하는 방전가스가 충전된다. 그리고 표시 전극 쌍과 한 개의 어드레스 전극의 교차 상당영역에 대응해서 패널 전체에 복수의 방전 셀이 배치된다.

PDP의 구동시에는 표시 전극 쌍에 전압을 인가하여 방전공간 내의 방전가스 중에서 플라스마 방전을 발생시킨다. 이 방전에 의해서 발생한 전하는 벽 전하로서 방전 셀 내에 축적하며, 각 전극의 전위를 상쇄한다. 방전은 전압 인가시에 펄스형상으로 발생하며, 방전 셀 내에 축적된 벽 전하에 의한 전계는 인가전압의 전위가 반전한 때에 인가전압과 동일 극성으로 중첩되어서, 방전 유지에 필요한 인가전압이 감소된다. 이와 같은 벽 전하를 제어함으로써 방전 셀의 ON/OFF 선택이 가능해진다.

종래의 일반적인 PDP에 대해서는 봉입 가스압을 P, 표시 전극 쌍의 전극 갭을 d로 한 때, 그 Pd 곱과 방전전압과의 사이에 상관관계(파센의 법칙(Paschen's law))가 성립한다는 사실이 알려져 있다(「전자 디스플레이 디바이스」, 오옴사, 소화 59년, P. 113~114). PDP의 설계를 함에 있어서는 이 법칙을 나타낸 함수곡선(최소 치를 갖는 포물선형상의 곡선인 이른바 파센 곡선)을 이용해서 표시 전극의 전극 갭과 방전가스의 전체 압력(total pressure)에 대해서 방전효율 및 방전전압에 최적의 설정을 하고 있다. 파센 곡선의 최소 치(파센 미니멈(Paschen's minimum))를 나타내는 Pd 곱의 값보다 큰 값에서는 발광효율이 증가하고, 반대로 파센 미니멈 근방을 나타내는 Pd에서는 방전개시전압의 감소가 우선된다. 따라서 실제로는 어느 한 특성을 우선하는 트레이드 오프를 고려한 설정이 이루어지며, 일반적으로 방전개시전압의 상승을 허용하면서 효율을 향상시키도록 설정된 PDP가 상품화되어 있다.

그래서 예를 들어 특허문헌 1에는 표시 전극 쌍 사이에 보조전극을 배치하여, 방전 개시시에는 주사 전극과 보조전극의 작은 갭에서 저전압으로 방전을 개시하고, 그 후, 표시 전극 쌍의 전극 갭에서 유지방전시키는 구성이 개시되어 있다. 이에 의해 특허문헌 1의 PDP에서는 저전압구동과 고효율의 양립효과를 노리고 있다.

특허문헌 1 : 일본국 특개2004-214200호 공보 특허문헌 2 : 일본국 특개평11-149873호 공보

비 특허문헌 1 : 「화소 피치 0.3㎜ 초고 정세 AC형 PDP의 개발」 石井啓二(NHK기술연구소) 외 EID2006-62

그러나 특허문헌 1에 기재된 기술에서는 일정한 효과는 얻을 수 있으나, 구동 전압의 감소와 고효율의 어느 효과도 충분히 발휘되고 있다고는 하기 어렵다. 게다가 실제로는 전극의 구성이 복잡화하여 제조비용의 증가나 수율의 문제를 유발하는 등의 다른 문제도 발생할 수 있다.

또, 비 특허문헌 1에 기재된 기술에 의거하여 단지 전극 갭을 크게 한 경우에는 발광효율의 향상과 함께 방전개시전압이 상승해 버려서 PDP(특히 회로부)의 소비전력이 증대하고, 회로부품의 비용이 증가한다고 하는 새로운 문제를 발생시킨다.

또, 근래에는 지상파에서의 디지털 하이비젼 방송 등, 고품위의 텔레비전방송의 보급에 수반하여 PDP를 포함하는 표시장치의 고 정세화, 초고 정세화의 요청이 있다. 여기서 말하는 초고 정세 패널은 셀 사이즈의 단변의 길이가 100㎛ 이하가 된다. 이와 같은 디스플레이의 고 정세화, 초고 정세화는 필연적으로 방전 셀 수의 증대와 방전 셀 사이즈의 소 치수화를 수반하나, PDP의 방전 셀을 단지 소형화하는 것만으로는 방전전압의 상승과 휘도, 발광효율의 저하를 야기할 우려가 있다. 예를 들어 패널 규격을 HD에서 풀 HD로 고 정세화한 경우에 방전전압은 20~40V에 걸쳐서 상승한다.

그 때문에 상기 종래기술에서는 전압감소효과가 불충분하며, PDP의 상품 경쟁력을 높이기 위해서는 더더욱 전압의 감소가 요청된다.

이상과 같이 현재의 PDP에서는 아직 해결해야 할 여지가 존재한다.

본 발명은 상기 과제를 감안하여 이루어진 것으로, 특히 고 정세, 또는 초고 정세 셀 구조를 갖는 PDP에서 방전전압의 상승을 억제하면서, 낮은 방전가스의 전체 압력에서도 종래와 동등 이상의 양호한 발광효율을 발휘함으로써 우수한 화상표시성능을 실현할 수 있는 PDP를 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위해서 본 발명은, 표시 전극 쌍이 복수 쌍에 걸쳐서 배치된 제 1 기판이 방전공간을 사이에 두고 제 2 기판과 대향하여 배치되고, 제 1 기판과 제 2 기판 사이에 방전가스가 봉입되며, 표시 전극의 연장방향에 따라서 복수의 방전 셀이 배치된 플라스마 디스플레이 패널로, 표시 전극은 띠 형상이고, 방전 셀 면적 중의 표시 전극의 점유면적이 0.6 이상 0.92 이하이며, 표시 전극 쌍 중에서의 전극 간극이 5㎛ 이상 60㎛ 이하로 설정되어 있는 구성으로 하였다.

여기서, 하나의 표시 전극 쌍과 이에 인접하는 표시 전극 쌍 사이에서 서로 이웃하는 전극끼리의 전위가 동일 전위로 설정되어 있는 구성으로 할 수도 있다.

또, 상기 방전가스의 전체 압력과 전극 갭의 곱이 13.33Pa·㎝ 이상, 133.3Pa·㎝이하이며, 방전가스의 전체 압력이 2.0kPa 이상 53.3kPa 이하인 구성으로 할 수도 있다.

방전가스는 Xe 분압이 80% 이상인 것으로 할 수도 있다. 혹은 방전가스를 100% Xe로 구성할 수도 있다.

또, 제 1 기판에는 상기 표시 전극을 피복 하도록 막 두께가 20㎛ 이하로 설정된 유전체 층이 더 배치된 구성으로 해도 좋다. 유전체 층의 비 유전율은 2 이상 5 이하가 매우 적합하다.

유전체 층은 SiO₂를 포함하도록 진공 프로세스로 형성할 수도 있다.

방전 셀은 스트라이프 형상의 복수의 격벽에 의해 구획하도록 하고, 서로 대향하여 인접하는 격벽의 피치를 50㎛ 이상 120㎛ 이하로 설정할 수도 있다.

또, 본 발명은, 제 1 기판 표면에 표시 전극 쌍을 복수 쌍에 걸쳐서 형성하는 전극형성스텝과, 제 1 기판 표면에 상기 표시 전극 쌍을 덮도록 유전체 층과 보호층을 순차 형성한 후, 표면에 데이터전극, 격벽 및 형광체 층을 형성한 제 2 기판을 대향 배치하고, 표시 전극 쌍과 데이터전극이 입체 교차하는 영역에 방전 셀을 형성하는 플라스마 디스플레이 패널의 제조방법으로, 상기 전극형성스텝에서는 표시 전극 쌍의 전극 갭을 5㎛ 이상 60㎛ 이하로 설정하는 동시에, 디스플레이 면을 내려다본 때의 방전 셀 면적에 점하는 표시 전극 면적의 비율이 0.6 이상 0.92 이하가 되도록 표시 전극을 형성하는 것으로 하였다.

여기서, 전극형성스텝에서는 제 1 기판 표면에 형성한 투명전극 막을 패터닝 하는 공정을 가지며, 당해 공정에서는 표시 전극 쌍의 적어도 전극 갭에 상당하는 영역의 투명전극 막을 레이저가공에 의해 제거하고, 상기 영역 이외의 영역에서의 패터닝을 습식에칭에 의해 실시할 수도 있다.

또, 본 발명은 표시 전극 쌍이 복수 쌍에 걸쳐서 배치된 제 1 기판이 방전공간을 사이에 두고 제 2 기판과 대향하여 배치되고, 제 1 기판과 제 2 기판 사이에 방전가스가 봉입되며, 표시 전극의 연장방향에 따라서 복수의 방전 셀이 배치된 플라스마 디스플레이 패널로, 표시 전극 쌍에서의 방전개시 점이 당해 한 쌍을 이루는 각 표시 전극의 적어도 어느 하나 상에 중첩되어 있는 구성으로 하였다.

여기서, 구동시에 있어서의 방전개시길이가 표시 전극 쌍의 최소의 전극 갭보다 넓은 구성으로 할 수도 있다.

상기 방전가스의 전체 압력과 전극 갭의 곱은 13.33Pa·㎝ 이상, 133.3Pa·㎝ 이하가 바람직하다. 또, 방전가스의 전체 압력이 2.0kPa 이상 53.3kPa 이하, 전극 갭이 5㎛ 이상 60㎛ 이하인 것이 매우 적합하다.

방전가스는 Xe 분압이 80% 이상인 것이 바람직하고, 또 100%의 Xe로 구성하는 것이 매우 적합하다.

또, 표시 전극 각각은 방전 셀 내에서 상기 연장방향으로 연장된 베이스부와 베이스부의 측면으로부터 상기 전극 갭에 돌출하도록 접속하여 배치된 돌출부를 가지며, 표시 전극 쌍에서의 각 표시 전극은 방전 셀 내에서 서로 돌출부를 대향시켜 배치할 수도 있다. 이 경우, 표시 전극 쌍에서 일방의 표시 전극의 돌출부의 타방의 표시 전극에 대향하는 선단 부분에서의 상기 연장방향에 따른 폭이 당해 돌출부가 베이스부와 접속하는 부분에서의 상기 연장방향에 따른 폭보다 넓은 구성이 바람직하다. 또, 표시 전극 쌍에서 서로 대향하는 돌출부끼리의 갭을 5㎛ 이상 30㎛ 이하로 하는 것이 매우 적합하다. 표시 전극 쌍에서 서로 대향하는 베이스부끼리의 갭은 100㎛ 이상 300㎛ 이하로 설정하는 것이 바람직하다.

방전 셀 내에서의 상기 돌출부의 전극 면적으로는 상기 베이스부의 전극 면적의 1/10 이하로 하는 것이 바람직하다.

또, 제 1 기판에는 상기 표시 전극을 피복 하도록 막 두께가 20㎛ 이하로 설정된 유전체 층을 더 배치할 수도 있다. 이 경우, 상기 유전체 층의 비 유전율을 2 이상 5 이하로 설정할 수가 있다. 이 유전체 층은 SiO₂를 포함하도록, 진공 프로세스로 형성할 수가 있다.

또, 각각의 방전 셀을 스트라이프 형상의 복수의 격벽으로 구획하는 동시에, 서로 대향하여 인접하는 격벽의 피치를 50㎛ 이상 120㎛ 이하로 설정할 수도 있다.

상기 과제를 감안하여 본원 발명자 등이 예의 검토한 결과, PDP에서 소정의 미세한 방전 셀을 형성하고, 비교적 낮은 전압의 방전가스를 이용한 경우, 방전 셀 내의 표시 전극 쌍에 의해서 발생하는 방전은 전극 간의 최소 갭에서가 아니라, 방전개시전압이 최소가 되는 방전개시길이로서 자연적으로 발생한다는 것을 발견하였다.

본 발명은 이와 같은 지견에 의거하여 전극 갭, 방전가스의 전체 압력 및 방전 셀 면적 중의 표시 전극의 점유면적을 설정하는 것이며, 이에 의해 방전개시전압을 감소시키고, 특히 고 정세 셀 또는 초고 정세 셀을 갖는 PDP의 소비전력을 감소시킬 수 있다.

또, 방전 중의 전자에너지(전계 강도/방전가스압의 비에 비례한다)의 감소에 의해 Xe의 여기 효율이 향상되어서 자외선 발생효율이 향상되므로, 결과적으로 발광효율의 향상도 기대할 수 있다. 본 발명에서는 이 2개의 효과에 의해 PDP의 소비전력을 감소시킬 수가 있다.

종래의 PDP에서 단지 전극 갭을 약간 작게 할 뿐인 설계로는 방전패스의 축소에 수반하여 방전 중의 전극 강하부가 점하는 비율이 증가하여 발광효율이 저하하는 문제가 있다. 이 문제는 방전개시전압의 감소효과보다도 심각해진다.

이에 대해 본 발명에서는 전극 갭을 충분히 작게 설정하는 동시에, 표시 전극 상을 방전개시 점으로 하는 방전을 발생시킴으로써, 방전 개시시에 방전패스가 짧아지는 방전이 아니라, 방전패스가 자연스럽게 정해지므로, 방전이 프런트 패널로부터 떨어져서, 프런트 패널에의 하전입자 확산에 의한 방전손실이 감소해서 발광효율의 저하를 효과적으로 방지할 수 있다.

또, 상기 띠 형상의 표시 전극을 갖는 본 발명의 PDP에서는 방전 셀 면적 중의 표시 전극의 점유면적을 충분히 넓게 설정하고 있으므로, 일단 방전을 개시한 후에 형성되는 메인방전의 방전패스는 거의 방전 셀의 장변 피치 전체에 걸치며, 매우 길어진다. 그 결과, 메인방전의 규모를 방전 셀 전체 정도까지 확대시킬 수가 있으므로 종래 구조와 동등 혹은 그 이상의 발광효율을 기대할 수 있다.

이와 같이 본 발명에서는 종래에 비해서 손색이 없는 발광효율을 유지함으로써 소비전력을 감소시킬 수 있고, 방전전압도 감소시킬 수 있으므로, 양 효과의 양립을 기대할 수 있게 되어 있다.

여기서, 본 발명의 PDP를 얻기 위해서는 일반적인 방전 셀 사이즈의 PDP를 이용해서 산출한 파센 곡선(이하, 「가상적인 파센 곡선」이라고 한다)의 최소 치를 나타내는 Pd 곱보다 작은 Pd 치가 되도록 고 정세 셀 또는 초고 정세 셀을 갖는 PDP에서 적절하게 방전가스압과 전극 갭 d를 감소시킨 경우를 들 수 있다. 이 경우에는 방전개시길이가 한 쌍의 표시 전극의 최소 갭과 일치하지 않게 되고, 또한, 그 방전개시길이가 방전개시전압이 최소가 되는 길이(즉, 파센 곡선의 최소 치를 나타내는 Pd 곱의 값에 대응하는 길이)로 설정된다. 이때, 한 쌍의 표시 전극 쌍에서의 방전개시 점은 당해 한 쌍을 이루는 각 표시 전극의 적어도 어느 하나 상과 중첩되므로, 방전개시길이가 표시 전극 쌍의 최소의 전극 갭보다 넓어진다. 이때의 방전개시길이는 방전개시전압이 최소가 되는 길이로서 자동으로 정해진 것이다.

이와 같은 효과를 얻을 수 있는 이유로 다음 이유를 생각할 수 있다.

종래의 일반적인 셀 사이즈를 갖는 PDP에서는 방전특성에서 파센 곡선의 파라미터인 P(방전가스압)와 d(방전 갭)가 지배적이 된다. 이에 대해, 고 정세 셀 또는 초고 정세 셀을 갖는 PDP에서는 그 성질상 방전 셀 중의 벽 전하가 소량밖에 존재하지 않는다. 이 때문에 파센 곡선의 상기 파라미터보다 벽 전하량이 방전특성에서 지배적이 된다고 생각된다. 이러한 고 정세 셀 또는 초고 정세 셀을 갖는 PDP에서는 표시 전극의 전극 갭 d를 작게 하는 동시에 당해 전극의 폭을 가능한 한 넓게 하여 벽 전하를 확보하는 것이 중요해진다.

본 발명에서는 이와 같은 개선에 의해 주로 미세 셀 등을 갖는 PDP에서 벽 전하를 풍부하게 확보함으로써 고효율과 저전압구동의 양립을 실현한 것이다.

또, 본 발명에서 「방전개시길이」란 디스플레이 면에 수직인 방향에서 방전 셀을 내려다본 경우에서의 일방의 표시 전극 상의 방전개시 점과 타방의 표시 전극에서의 방전개시 점 사이의 거리를 가리킨다.

이와 같은 가상적인 파센 곡선의 최소 치를 나타내는 Pd 곱보다 작은 Pd 곱의 범위에서는 방전가스압, 방전가스 종류, 방전 셀 사이즈의 조정을 어느 정도 자유롭게 실시할 수 있으며, 어느 설정치에서도 방전개시전압이 최소가 되는 방전개시길이를 결정할 수 있다. 이 때문에 구동시에 있어서의 PDP의 방전개시전압을 효율적으로 감소시킬 수 있어서 우수한 소비전력의 감소효과가 발휘된다.

또한, 본 발명은 방전의 기점과 종점이 전극 갭의 위치에 의존하지 않으므로, PDP의 방전시에는 방전패스가 프런트 패널 측에서 떨어진 형태가 되어서 하전 입자의 손실이 경감된다. 따라서 방전공간에서는 풍부한 하전 입자가 존재하게 되므로, 이것을 이용하여 종래에 비해서 손색이 없는 정도, 또는 그 이상의 발광효율이 발휘된다. 이와 같이 양호한 발광효율이 유지되는 것에 대해서는 본원 발명자 등이 한 실험에서 확인되고 있다.

또, 본 발명의 PDP에서는 종래에 비해 장수명화도 기대할 수 있다. PDP의 수명은 주로 방전에 의해서 보호층이 스퍼터 되어서 마모하는 것으로 정해지나, 종래의 PDP에서는 방전은 표시 전극 쌍의 전극 간극 측의 측부에서 개시되므로 이 부분에 대응하는 보호층이 비교적 심하게 스퍼터 된다. 한편, 본 발명에서는 방전개시 점은 방전개시전압이 최소가 되는 위치에 선택되는 외에, 방전 경로가 프런트 패널에서 떨어지도록 볼록하게 형성된다. 이 때문에 본 발명에서는 국소적인 스퍼터에 의한 보호층의 손상을 감소시킬 수 있고, 결과적으로 PDP의 수명향상을 기대할 수 있는 것이다.

또, 새로운 본 발명의 효과로서 상품화시의 설정전압을 감소시킬 수 있고, 또 동시에 표시품질의 향상도 기대할 수 있다. 종래의 PDP에서는 방전은 표시 전극 쌍의 대향 간극에서 개시되므로, 전극 갭에서 가공 정밀도의 불 균일이 발생하면 각 방전 셀 간에서의 방전전압이 달라지는 문제가 있다. 이에 대해 본 발명에서는 상기와 같이 방전개시 점이 전극 갭과는 관계없이 설정되므로, 비록 전극 갭에 불 균일이 있어도 방전개시전압이 안정되고 있다. 이 효과는 특히 높은 가공 정밀도가 요구되는 고 정세 셀 또는 초고 정세 셀을 갖는 PDP에서 유효하게 발휘되는 것이다.

또, 본 발명으로 언급하는 「고 정세 셀」, 「초고 정세 셀」이란 셀 사이즈의 단변 길이가 상기 순서로 약 160㎛ 이하, 약 100㎛ 이하 정도의 셀을 가리킨다. 본 발명은 특히 이와 같은 미세한 셀 구조를 갖는 PDP에서 유효하다.

도 1은 본 발명의 실시형태 1의 AC형의 PDP의 구성을 나타내는 모식도이다.
도 2는 각 전극과 드라이버와의 관계를 나타내는 모식도이다.
도 3은 PDP의 구동 파형의 예를 나타내는 도면이다.
도 4는 실시형태 1의 표시 전극의 구성을 나타내는 표면도이다.
도 5는 종래의 표시 전극의 구성을 나타내는 표면도이다.
도 6은 실시 예의 전압감소효과를 나타내는 그래프이다.
도 7은 종래 및 실시형태 1의 각 PDP에서의 방전발생 초기의 모습을 나타내는 모식적인 단면도이다.
도 8은 실시형태 2의 표시 전극의 구성을 나타내는 표면도이다.
도 9는 실시형태 3의 표시 전극의 구성을 나타내는 표면도이다.
도 10은 실시형태 4의 표시 전극의 구성을 나타내는 표면도이다.
도 11은 실시형태 5의 표시 전극의 구성을 나타내는 표면도이다.
도 12는 실시형태 6의 표시 전극의 구성을 나타내는 표면도이다.
도 13은 종래의 표시 전극의 구성을 나타내는 표면도이다.
도 14는 각종 방전가스를 이용한 PDP의 측정결과에 의해 얻은 파센 곡선을 나타내는 그래프이다.
도 15는 방전개시전압, 발광효율 및 전극 갭의 관계를 나타내는 그래프이다.
도 16은 실시 예의 전압감소효과를 나타내는 그래프이다.
도 17은 실시 예와 비교 예의 방전 초기의 표시 전극 부근의 모습을 나타내는 사진이다.
도 18은 파센 곡선의 일례를 나타내는 그래프이다.
도 19는 일반적인 셀 사이즈와 고 정세 셀 사이즈의 비교를 설명하기 위한 도이다.

이하에 본 발명의 각 실시형태를 설명한다. 그러나 본 발명은 이들 실시형식에 한정되는 것은 아니며, 그 기술적 범위를 일탈하지 않는 범위에서 적절하게 변경하여 실시할 수 있다.

<실시형태 1>

도 1은 본 발명의 실시형태 1의 PDP(1)의 구성을 나타내는 부분적인 모식도이다. 당해 PDP(1)는 방전가스 및 표시 전극의 구성에 주된 특징이 있다.

PDP(1)는 여기에서는 고 정세 셀 구조를 가지는 HD(High Definition)패널 규격으로 제작되어 있다. 이 규격을 예시하면, 패널 사이즈가 37, 42, 50인치의 각 사이즈의 경우, 상기 순서로 1024×720(화소 수), 1024×768(화소 수), 1366×768(화소 수)로 설정할 수 있다. 그 외에, 당해 HD패널보다 더 고 정세, 초고 정세의 고해상도 패널을 포함할 수 있다. HD 이상의 해상도를 갖는 패널로는 1920×1080(화소 수)을 구비하는 풀 HD패널을 포함할 수 있다. 한편, 통상의 NTSC 사양의 AC형에 적용하거나 XGA나 SXGA 등의 사양에 적용할 수도 있다.

도 1에 나타내는 것과 같이 PDP(1)의 구성은 서로 주 면을 대향시켜 배치된 제 1 기판(프런트 패널(2)) 및 제 2 기판(백 패널(9))으로 대별된다.

프런트 패널(2)의 기판이 되는 프런트 패널 유리(3)에는 그 일방의 주 면에 소정의 전극 갭을 두고 배치된 표시 전극 쌍(6)(주사 전극(5), 유지 전극(4))이 복수 쌍에 걸쳐서 형성되어 있다. 각 표시 전극 쌍(6)은 산화인듐주석(ITO), 산화아연(ZnO), 산화주석(SnO₂) 등의 투명 도전성 재료로 이루어지는 띠 형상의 투명전극(51, 41)(두께 0.1㎛, 폭 150㎛)에 대해서 Ag 후막(두께 2㎛~10㎛), Al 박막(두께 0.1㎛~1㎛) 또는 Cr/Cu/Cr 적층 박막(두께 0.1㎛~1㎛) 등으로 이루어지는 버스전극(52, 42)(두께 1㎛, 폭 30㎛)이 적층된다. 이 버스전극(52, 42)에 의해 투명전극(51, 41)의 시트저항을 낮출 수 있다.

「후막」이란 도전성 재료를 포함하는 페이스트 등을 도포한 후에 소성하여 형성하는 각종 후막법에 의해서 형성되는 막을 말한다. 또, 「박막」이란 스퍼터링법, 이온도금법, 전자선증착법 등을 포함하는 진공프로세스를 이용한 각종 박막법에 의해서 형성되는 막을 말한다.

여기서, 도 4는 방전 셀(20) 내의 표시 전극(4, 5)의 XY평면을 따른 표면도이다. 도면 중 점선으로 둘러싸인 영역이 방전 셀(20)의 내부에 대응하고 있고, 디스플레이 면을 내려다본 때의 방전 셀 면적을 나타내고 있다. 투명전극(41, 51)은 투명전극의 연장방향(Y방향)으로 평행한 띠 형상체로 구성되어 있다. 투명전극(41, 51)의 대향 갭이 표시 전극(4, 5)의 전극 갭 d(d1)가 되어 있다. d(d1)는 5㎛ 이상 60㎛ 이하의 범위에서 설정된다. 이와 같이 PDP(1)의 전극 갭 d는 종래의 PDP에 비해서 매우 좁게 설정되어 있으나, 이것은 전계 집중에 의한 전압감소효과를 향상시킬 목적에 의한다.

또, 본 실시형태 1의 특징으로 방전 셀 면적 중에 점하는 표시 전극(41, 51)의 면적의 비율이 0.6 이상 0.92 이하로 설정되어 있고, 종래에 비해서 매우 넓은 전극 면적을 확보하는 구성으로 되어 있다. 이것은 바꾸어 말하면 방전 셀(20)의 X방향 셀 피치가 150㎛인 경우에 방전 셀(20) 중의 투명전극(41, 51)의 합계 폭이 90㎛ 이상 138㎛ 이하이며, 방전 셀(20)의 X방향 셀 피치가 360㎛의 경우에 상기 합계 폭이 216㎛ 이상 331.2㎛ 이하라는 것을 가리킨다.

또, 이와 같은 표시 전극(4, 5)의 패터닝은 후술하는 것과 같이 포토 에칭법이나 인쇄법 등의 외에, 레이저가공으로 형성할 수가 있다.

표시 전극 쌍(6)을 배치한 프런트 패널 유리(3)에는 그 주면 전체에 걸쳐서 두께 20㎛ 이하의 산화 규소(SiO₂)로 이루어지는 유전체 층(7)이 CVD법 등의 이른바 박막 형성법으로 형성되어 있다. 유전체 층(7)은 AC형 PDP 특유의 전류제한기능을 가지며, DC형 PDP에 비해 장수명화를 실현하는 요소로 되어 있다. SiO₂로 이루어지는 유전체 층(7)을 이용하면 전극 갭 d를 작게 한 경우에서도 당해 전극 갭 d 간에서의 유전체 층(7)의 절연파괴를 억제할 수 있다. 따라서 높은 신뢰성을 확보하면서 방전전압을 감소시킬 수 있는 메리트가 있다.

유전체 층(7)의 비 유전율로는 2 이상 5 이하로 설정하는 것이 바람직하다. 이에 의해 유전체 층(7)의 두께를 20㎛ 이하로 한 경우에서도 전하 밀도(=비 유전율/유전체 두께)를 감소시킬 수 있어서 발광효율을 양호하게 확보할 수 있다.

또, 유전체 층(7)은 SiO₂ 외에도 산화 납(PbO) 또는 산화 비스무트(Bi₂O₃) 또는 산화 인(PO₄)을 주성분으로 하는 저 융점 유리(두께 35㎛)를 이용해서 슬롯 코터법(slot coater method), 스크린 인쇄법, 콜로이드용액 겔 법 등에 의해서도 형성할 수 있으나, 구동시의 절연파괴 및 투명성의 확보라는 점 및 치밀한 층 구조를 형성하는 목적에서 상기와 같이 박막형성법(진공프로세스)으로 SiO₂로 이루어지는 유전체 층(7)을 소정의 두께로 형성하는 것이 바람직하다. SiO₂로 이루어지는 유전체 층(7)을 이용하면 전극 갭 d를 작게 한 경우에서도 당해 전극 갭 d 간의 절연파괴의 발생을 억제할 수 있다. 따라서 높은 신뢰성을 확보하면서 방전전압을 감소시킬 수 있는 메리트가 있다.

유전체 층(7)의 방전공간(15) 측의 면에는 보호층(8)이 배치된다. 보호층(8)은 방전시의 이온충격으로부터 유전체 층(7)을 보호하고, 방전개시전압을 감소시키기 위한 박막이며, 내 스퍼터성 및 2차 전자 방출계수 γ가 우수한 MgO 재료로 이루어지며, 유전체 층(7) 상에 진공증착법, 이온도금법 등 공지의 박막형성법으로 두께 약 1㎛의 범위에서 형성된다. 또, 보호층(8)의 재료는 MgO에 한정되지 않으며, MgO, CaO, BaO 및 SrO의 군에서 선택된 적어도 하나의 금속산화물을 포함하도록 구성할 수도 있다.

백 패널(9)의 기판이 되는 백 패널 유리(10)에는 그 일방의 주 면에 Ag 후막(두께 2㎛~5㎛), Al 박막(두께 0.1㎛~1㎛) 또는 Cr/Cu/Cr 적층 박막(두께 0.1㎛~1㎛) 등의 어느 하나로 이루어지는 데이터전극(11)이 폭 40㎛로 X방향을 길이방향으로 하여 Y방향으로 일정한 피치(50㎛ 이상 120㎛ 이하)로 스트라이프 형상으로 병설된다. 그리고 각각의 데이터전극(11)을 내포하도록 백 패널 유리(9)의 전면에 걸쳐서 두께 10㎛의 유전체 층(12)이 배치되어 있다.

유전체 층(12) 상에는 인접하는 데이터전극(11)의 갭에 맞춰서 격자형상의 격벽(13)(높이 약 90㎛, 폭 40㎛)이 배치되어서, 방전 셀이 구획됨으로써 오 방전이나 광학적 크로스 토크의 발생을 방지하는 역할을 하고 있다. 이 중 데이터전극(11)과 평행한 격벽(13)의 피치(서로 대향하여 인접하는 피치)는 상기 데이터전극(11)의 피치와 같다.

인접하는 2개의 격벽(13)의 측면과 그 사이의 유전체 층(12)의 면에는 컬러표시를 위한 적색(R), 녹색(G), 청색(B) 중 어느 한 색에 대응하는 형광체 층(14)이 형성되어 있다. 각종 형광체의 조성은 청색형광체(B)에는 기존의 BAM:Eu, 적색형광체(R)에는(Y, Gd) BO₃:Eu나 Y₂O₃:Eu 등, 녹색형광체(G)에는 Zn₂SiO₄:Mn, YBO₃:Tb 및(Y, Gd) BO₃:Tb 등을 이용할 수 있다.

또, 유전체 층(12)은 필수는 아니며, 데이터전극(11)을 직접 형광체 층(14)으로 내포하도록 해도 좋다.

프런트 패널(2)과 백 패널(9)은 데이터전극(11)과 표시 전극 쌍(6)의 상호 길이방향이 직교하도록 대향 배치되고, 양 패널(2, 9)의 외주연부가 유리 플릿으로 봉합되어 있다. 이 양 패널(2, 9) 간에는 높은 발광효율의 발휘를 목적으로 하여 Xe 100%의 방전가스가 소정의 가스압으로 봉입되어 있다. 또, 방전가스로는 그 외에도 He, Xe, Ar, Kr, Ne 중 1종 이상을 포함하는 방전가스를 이용할 수 있으나, 고효율을 얻는다는 관점에서 분압 80% 이상의 Xe를 이용하는 것이 매우 적합하다.

격벽(13)의 사이는 방전공간(15)이며, 서로 이웃하는 한 쌍의 표시 전극 쌍(6)과 1개의 데이터전극(11)이 방전공간(15)을 사이에 두고 교차하는 영역에 대응하여, 도면 중의 점선과 같이 매트릭스형상으로 방전 셀(「서브 픽셀」이라고도 한다)(20)이 다수 설치되어 있다. 방전 셀 피치는 X방향이 150㎛ 이상 360㎛ 이하, Y방향이 50㎛ 이상 120㎛이다. 서로 이웃하는 RGB의 각 색에 대응하는 3개의 방전 셀(20R, 20G, 20B)로 정방형의 1 화소(이 경우, 한 변이 150㎛~360㎛)가 구성된다.

주사 전극(5), 유지 전극(4) 및 데이터전극(11)의 각각에는 도 2에 나타내는 것과 같이 패널 XY방향 단부 부근에서 구동 회로로서 주사 전극 드라이버(111), 유지 전극 드라이버(112), 데이터전극 드라이버(113)가 전기적으로 접속된다. 여기서, 유지 전극(4)은 일괄해서 유지 전극 드라이버(112)에 접속되며, 각 주사 전극(5)과 각 데이터전극(11)은 각각 독립해서 주사 전극 드라이버(111) 혹은 데이터전극 드라이버(113)에 접속된다.

(PDP의 구동 예)

상기 구성의 PDP(1)는 상기 각 드라이버(111~113)를 포함하는 공지의 구동회로(미 도시)에 의해서 각 표시 전극 쌍(6)의 갭에 수십㎑~수백㎑의 AC전압이 인가됨으로써 임의의 방전 셀(20) 내에서 방전을 발생시켜서 여기된 Xe원자로부터의 자외선에 의해 형광체 층(14)을 여기하여 가시광 발광하도록 구동된다.

그 구동방법으로는 이른바 필드 내 시분할 계조 표시 방식이 있다. 당해 방식은 표시하는 필드를 복수의 서브필드(SF)로 나누고, 각 서브필드를 다시 복수의 기간으로 나눈다. 1 서브필드는 (1) 전 표시 셀을 초기화상태로 하는 초기화기간, (2) 각 방전 셀(20)을 어드레스 하여, 각 방전 셀(20)에 입력 데이터에 대응한 표시상태를 선택·입력해 나가는 데이터 기입 기간, (3) 표시상태에 있는 방전 셀(20)을 표시 발광시키는 유지방전기간, (4) 유지방전에 의해 형성된 벽 전하를 소거하는 소거기간이라고 하는 4개의 기간에 더 분할된다.

각 서브필드에서는 초기화기간에 화면 전체의 벽 전하를 초기화(리셋)한 후, 어드레스 기간에 점등해야 할 방전 셀(20)에만 벽 전하를 축적시키는 어드레스 방전을 하고, 그 후의 방전유지기간에 모든 방전 셀(20)에 대해서 일제히 교류전압(유지전압)을 인가하여 일정시간 방전 유지함으로써 발광 표시한다.

여기서, 도 3은 필드 중의 제 m번째의 서브필드에서의 구동 파형의 예이다. 필드 중의 제 m번째의 서브필드의 구동 파형도 3이 나타내는 것과 같이, 각 서브필드에는 초기화기간, 어드레스기간, 방전유지기간, 소거기간을 각각 할당할 수 있다.

초기화기간이란, 그 이전의 셀의 점등에 의한 영향(축적된 벽 전하에 의한 영향)을 방지하기 위해 화면 전체의 벽 전하의 소거(초기화 방전)를 실시하는 기간이다. 도 3에 나타내는 파형 예에서는 주사 전극(5)에 데이터전극(11) 및 유지 전극(4)에 비해서 높은 전압을 인가하여 셀 내의 기체를 방전시킨다. 이에 의해서 발생한 전하는 데이터전극(11), 주사 전극(5) 및 유지 전극(4) 간의 전위차를 없애도록 셀의 벽면에 축적되므로, 주사 전극(5) 부근의 보호층(8) 표면에는 부의 전하가 벽 전하로서 축적된다. 또 데이터전극(11) 부근의 형광체 층(14) 표면 및 유지 전극(4) 부근의 보호층(8) 표면에는 정의 전하가 벽 전하로서 축적된다. 이 벽 전하에 의해 주사 전극(5)―데이터전극(11) 간, 주사 전극(5)―유지 전극(4) 간에 소정의 값의 벽 전하에 의해 형성되는 전위가 발생한다.

어드레스기간은 서브필드로 분할된 화상 신호에 의거하여 선택된 셀의 어드레싱(점등/비 점등의 설정)을 실시하는 기간이다. 당해 기간에서는 셀을 점등시키는 경우에는 주사 전극(5)에 데이터전극(11) 및 유지 전극(4)에 비해서 낮은 전압을 인가시킨다. 즉, 주사 전극(5)―데이터전극(11)에는 상기 벽 전하에 의해 형성되는 전위와 동일 방향으로 전압을 인가시키는 동시에 주사 전극(5)―유지 전극(4) 간에 벽 전하에 의해 형성되는 전위와 동일 방향으로 데이터펄스를 인가시켜서 기입 방전(어드레스 방전)을 발생시키게 한다. 이에 의해 형광체 층(14) 표면, 유지 전극(4) 부근의 보호층(8) 표면에는 부의 전하가 축적되고, 주사 전극(5) 부근의 보호층(8) 표면에는 정의 전하가 벽 전하로서 축적된다. 이상으로 유지 전극(4)―주사 전극(5) 간에는 소정의 값의 전위가 발생한다.

방전유지기간은 계조에 따른 휘도를 확보하기 위해서, 어드레스 방전에 의해 설정된 점등 상태를 확대하여 방전 유지하는 기간이다. 여기에서는 상기 벽 전하가 존재하는 방전 셀(20)에서 한 쌍의 주사 전극(5) 및 유지 전극(4)의 각각에 유지방전 전압펄스(예를 들어 약 200V의 구형파 전압)를 서로 다른 위상으로 인가한다. 이에 의해 표시 상태가 기입된 표시 셀인 방전 셀(20)에 대해 전압 극성의 변화마다 펄스 방전을 발생시키게 한다.

이 유지방전에 의해 방전공간(15)에서의 여기 Xe원자로부터는 147㎚의 공명선이 방사되고, 여기 Xe분자로부터는 173㎚ 주체의 분자선이 방사된다. 이 공명선·분자선이 형광체 층(14) 표면에 조사되어 가시광 발광에 의한 표시발광이 이루어진다. 그리고 RGB 각 색마다 서브필드 단위의 조합에 의해 다색·다계조 표시가 이루어진다. 또, 보호층(8)에 벽 전하가 기입되지 않은 비 표시 셀의 방전 셀(20)에서는 유지 방전이 발생하지 않으며 표시 상태는 흑 표시가 된다.

소거기간에서는 주사 전극(5)에 점감형의 소거펄스를 인가하며, 이에 의해 벽 전하를 소거시킨다.

이상의 구성을 갖는 PDP(1)에서는 구동시에는 이하의 풍부한 효과가 발휘된다.

PDP(1)에서는 구동시에 고 정세 셀인 방전 셀(20) 내에서 발생하는 유지방전이 표시 전극 쌍(6)의 전극 갭 d(d1)가 아니라, 이 중 어느 한 전극 상의 위치를 방전개시 점으로 하여 방전 착화한다. 이와 같은 위치에 의거한 방전개시길이는 PDP(1)의 방전개시전압이 최소가 되는 길이로서 자연스럽게 정해진 것이다.

PDP(1)에서는 방전 갭 d에 면하는 투명전극(41, 51)의 측부로부터 전극 폭 방향(X방향)을 따라서 안쪽에 들어간 영역에서 구동시에 최소의 방전개시전압이 되는 작은 규모의 방전(전극 갭 d보다 긴 방전개시길이의 방전)이 일어난다. 이 작은 방전은 동 방향을 따라서 버스전극(42, 52)을 향해서 진전하며, 최종적으로는 표시 전극 쌍(6)의 전체에서 고효율의 긴 갭의 메인방전으로 성장한다.

이와 같은 방전의 조정에 의해 PDP(1)에서는 방전개시전압을 효율적으로 감소시킬 수 있으므로, 특히 회로부품에서의 소비전력을 감소시킬 수 있어서 우수한 소비전력의 감소효과가 발휘된다.

이를 구체적으로 설명하면, PDP(1)의 표시 전극의 갭 d(d1)는 파센 곡선에서 그 최소 치를 나타내는 Pd 곱보다 작은 Pd 곱(0.1 이상 1 이하의 범위)이 되는 전극 갭 d로 설정되어 있다. 그러나 PDP(1)에서는 파센 곡선의 방전개시전압이 최소 치를 나타내는 Pd 곱보다 작은 Pd 곱의 범위에서 실제의 방전은 전극 갭 d에서는 발생시키지 않고, 어느 하나의 표시 전극(4, 5) 상을 방전개시길이의 시점으로 하여 발생시키는 특징을 갖는다. 이와 같은 방전 발생의 특성은 본원 발명자 등의 검토에 의해 발견된 것이다.

PDP(1)는 고 정세 셀 구조로 되어 있고, 구동시의 방전개시길이는 전극 갭 d가 아니라, 파센 곡선에서 방전개시전압이 최소 치를 나타내는 Pd 값에 대응한 길이로 조절된다. 따라서 PDP(1)는 Pd 값이 작게 설정되어 있기는 하나, 방전개시길이는 최소의 방전개시전압을 얻을 수 있도록 결정되므로, 그만큼 그 소비전력을 효과적으로 감소시킬 수가 있다.

또한, PDP(1)에서는 표시 전극 쌍(6)을 띠 형상으로 형성하고 있고, 그 길이방향(방향 Y방향)에 따라서 방전 개시시의 방전기점이 넓게 확보된다. 그 결과, 방전의 발생확률을 높일 수가 있어서 일층 방전개시전압의 감소효과를 기대할 수 있게 되어 있다.

또, 표시 전극 쌍(6)에서 방전이 개시하면, 후에 도면(도 9 (b))을 이용하여 설명하는 것과 같이, 방전패스가 프런트 패널(2) 측에서 떨어지도록 형성된다. 이에 의해 프런트 패널 표면으로의 확산에 의한 하전 입자의 손실이 경감되어서 방전공간(15)에서 풍부한 하전 입자가 확보되므로, 이것을 이용해서 종래와 동등 이상의 발광효율이 발휘된다. 이에 더하여, PDP(1)에서는 방전 셀 면적의 대부분을 차지하도록 넓은 면적의 투명전극(41, 51)이 배치되어 있고, 이들 투명전극(41, 51)의 면적을 이용하여 양호한 규모의 메인방전이 유지되게 되어 있다. 여기서, 넓은 전극부분을 투명전극 재료로 구성하고 있으므로, 방전 셀(20) 내로부터 외부로의 광의 인출효율이 향상되어서, 그만큼 발광효율을 개선할 수가 있다.

이와 같이 PDP(1)에서는 양호한 소비전력의 감소효과와 종래의 PDP에 비해 손색이 없는 발광효율이 모두 고차원으로 양립해서 발휘된다.

또, PDP(1)에서는 0.1 이상 1 이하의 Pd 곱의 범위에서 방전가스의 전체 압력 P를 2.0kPa 이상 53.3kPa 이하의 범위로 설정할 수 있다. 이 때문에 동 범위에서 비교적 넓은 설계 자유도를 갖는다고 할 수 있다.

게다가, 방전가스 중의 Xe성분을 분압 80% 이상으로까지 증가시키면 발광효율이 크게 개선되며, 전압감소효과도 증대한다는 것이 알려져 있다. Xe를 100% 사용한 단일 조성의 방전가스로 하면 한층 더 발광효율이 개선되는 외에, 전술한 것과 같이 하전 입자의 흐름을 프런트 패널(2)로부터 떨어지게 할 수 있으므로, 구동시에 보호층(8)의 MgO막에서의 방전에 의한 국소적인 스퍼터 레이트를 감소시킬 수 있고, PDP의 장수명화가 도모된다.

또한, PDP(1)에서는 방전가스의 전체 압력이 종래 치(예를 들어 66.5kPa~101kPa)보다 낮게 억제되어 있으므로, 높은 가스압에 견디기 위한 특별한 구성을 사용하지 않고도 실현 가능하다는 메리트가 있다. 따라서 본 발명은 특히 방전 셀(20)의 수가 많고, 미세한 방전 셀 구조(예를 들어 단변 피치가 50㎛ 이상 120㎛ 이하)를 갖는 차세대의 PDP에서도 높은 실현성이 있다.

또, 본 발명을 이와 같은 고 정세 셀을 갖는 PDP에 적용한 경우에는 비교적 방전 셀 사이즈가 큰 종래의 PDP에 비해서 특히 현저한 방전개시전압의 감소효과와 양호한 발광효율의 유지를 기대할 수 있음을 알 수 있다.

또, PDP(1)에서는 띠 형상의 투명전극(41, 51)을 이용하고 있으므로, 제조시에 적어도 Y방향으로 프런트 패널(2) 및 백 패널(9)의 정렬 불균일이 발생해도 전극 갭 d(d1)는 변화하지 않으며, 이와 같은 정렬 불 균일에 의한 악영향을 최소한으로 억제할 수가 있다. 이 메리트는 특히 방전 셀의 단변 사이즈가 약 100㎛ 이하가 되는 고 정세 PDP를 제조하는 경우에 그 제조를 비교적 용이하게 할 수 있어서 우수한 실현성을 발휘할 수 있다는 점에서 유효하다.

또, PDP에서 띠 형상의 투명전극을 소정의 전극 갭을 두고 배치한 표시 전극 구조 자체는 공지이다. 그러나 본 발명은 고 정세 셀이나 초고 정세 셀을 갖는 PDP에서 파센 곡선의 최소 치를 나타내는 Pd 값보다 작은 Pd 값를 적극적으로 이용하는 등의 방법에 의해서 전극 갭 d를 종래보다 비약적으로 작게 하여 방전개시길이를 넓게 조정하는 한편, 방전 셀 면적에 점하는 전극 면적을 넓게 확보함으로써 양호한 규모의 메인방전을 유지할 수 있다는 점에서 큰 특징이 있으며, 이 점에서 종래기술과 명확하게 다른 것이다.

다음에 나타내는 도 6은 전극 폭 105㎛, 전극 갭 d를 30㎛로까지 좁혀서 설정한 실시형태 1(실시 예)의 전압감소효과와 각각의 발광효율의 변화를 나타내는 그래프이다. 종래 예는 도 5의 종래의 표시 전극(전극 폭 60㎛, 전극 갭 d를 80㎛로 하였다)을 이용하였다. 도면 중 사각의 위치는 방전개시전압을 변화시킨 경우의 측정 포인트이며, 좌로 향해서 거의 일정한 발광효율을 얻을 수 있도록 방전개시전압을 내린 경우를 나타내고 있다.

당 도면에 나타내는 것과 같이 종래의 띠 형상 전극에서 발광효율을 유지할 수 있는 방전개시전압의 범위는 어느 정도 높은 수치범위를 나타내고 있다. 이에 대해서 실시 예에서는 발광효율을 유지한 채로 종래 예보다 35V정도나 방전개시전압을 감소시킬 수 있다는 것을 확인할 수 있다.

이와 같이 본 발명에서 방전개시전압의 감소와 방전효율의 유지를 양립할 수 있는 이유는 방전전압의 감소를 위해서 Pd 값를 파센 곡선의 최소 치에 대응하는 Pd 값보다 작게 설계함으로써 방전개시길이를 전극 갭 d보다 길게 하여 방전패스를 확보해서, 방전길이에 점하는 음극 강하부의 길이를 비교적 작게 하여, 발광에 유효하게 기여할 수 있는 방전규모를 얻는다는 점, 이때의 방전이 프런트 패널(2)로부터 떨어짐으로써 프런트 패널(2)에 하전 입자가 확산하는 것을 회피하여, 방전손실을 감소시킬 수 있었던 점, 및 방전개시전압의 감소에 의해 전자에너지가 감소하여 자외선 발생효율이 향상한 것 등이 효과를 발휘한 것으로 생각된다.

덧붙여서, PDP(1)에서는 X방향에서 인접하는 표시 전극 쌍(6)의 배치방법으로 하나의 표시 전극 쌍(6)과 이에 인접하는 표시 전극 쌍(6)의 사이에서 서로 이웃하는 표시 전극끼리가 동일 전위로 설정되는 이른바 ABBA 배열(인접하는 표시 전극 쌍(6)과의 관계에서 유지 전극(4) 또는 주사 전극(5)이 2개 연속해서 배열된다)로 하면 동일 방향에서 인접하는 방전 셀(20) 간에 오 방전이 발생하는 것을 방지할 수 있다. 이 효과는 당해 PDP(1)와 같이 방전 셀 면적에 대해서 매우 큰 면적의 투명전극(41, 51)을 배치하는 경우에 인접하는 방전 셀(20) 끼리의 사이에서 오 방전의 발생을 회피하여, 고 정세 화상표시성능을 발휘시키는데 있어서 매우 유효하다. 이 경우, 각각의 유지 전극(4) 또는 주사 전극(5)에 대한 드라이버(112 또는 111)의 접속관계는 도 2에 나타내는 상태인 채로 좋다. 표시 전극 쌍을 ABBA 배열로 배치하는 구성에 대해서는 예를 들어 일본국 특개 2003-114641호 공보에 기재되어 있다.

다음에, 본 발명에서 얻어지는 발광효율의 개선효과에 대해서 구체적으로 설명한다.

도 7 (a)는 종래의 PDP에서의 방전 초기의 모습을 나타내는 모식적인 단면도이다. 당 도면에 나타내는 종래 구조에서는 파센 곡선의 최소 치에 대응하는 Pd 값보다 약간 작은 Pd 값에 의거한 설계를 하고 있다. 그러므로 당 도면에 나타내는 것과 같이 파센 곡선의 최소 치에 대응하는 Pd의 전극 갭 d에 가장 가까운 장소, 즉 투명전극(41, 51)의 전극 갭 d(d0)에 면하는 측면 부근에서부터 방전이 개시한다. 또, 그때의 방전 경로는 방전공간(15) 내에서 가능한 한 간극 d를 작게 하도록 형성되며, 프런트 패널(2)의 표면에 근접한 형태가 된다.

한편, 도 7 (b)는 실시형태 1의 PDP(1)에서의 방전 초기의 모습을 나타내는 모식적인 단면도이다. 이 PDP(1)에서는 Pd가 파센 곡선의 최소 치를 나타내는 Pd보다 충분히 작은 값으로 설정되어 있으므로, 방전개시길이는 방전개시전압이 최소가 되는 투명전극(41, 51) 상의 위치가 기점이 된다. 또, 이 PDP(1)에서는 종래의 PDP와는 달리 방전개시 후의 방전 경로가 전극 갭 d와 무관계하게 결정되므로 전극 갭 d(d1)에 의한 제약을 받지 않으며, 방전공간(15) 내에서 프런트 패널(2)의 표면으로부터 떨어진 방향으로 볼록하게 형성된다.

이와 같은 방전형태에 의해 본 발명의 PDP에서는 방전시에 프런트 패널(2)에서 발생하는 하전 입자의 손실을 감소시킬 수 있으므로 발광효율이 양호하게 개선되게 된다.

일반적으로 PDP의 효율은 발광효율, 무효전력, 회로손실의 3개의 총합으로 평가된다. 이 중 발광효율은 주로 패널 단체(單體)의 구성에 의해 결정된다. 무효전력과 회로손실의 특성은 각각 패널의 구성과 구동회로의 쌍방의 성능, 특히 전압특성에 의존한다. 이 중 무효전력은 전압 값의 제곱에 비례한다. 여기서 본 실시형태 1에서는 전술한 것과 같이 특히 방전개시전압의 감소효과가 높게 되어 있다. 이 우위성은 전압특성에 의존하는 무효전력과 회로손실을 각각 효과적으로 감소시키도록 작용한다. 따라서 PDP(1)에서는 소정의 방전 갭으로 배치한 띠 형상의 표시 전극 쌍(6)에 의한 발광효율의 향상효과와 함께 무효전력 및 회로손실도 양호하게 감소시킬 수가 있어서 PDP 전체의 효율을 다방면에서 개선할 수 있게 되어 있다.

(방전 셀 사이즈에 수반하는 방전특성에 대해서)

일반적으로 PDP의 저전력 구동화를 생각하는 경우에는 표시 전극 쌍의 전극 갭을 작게 하도록 한다. 또, PDP의 고 효율화를 생각하는 경우에는 표시 전극 쌍의 방전길이를 연장시켜서 전극 갭 부근 이외의 고효율인 방전영역의 비율을 증대할 수 있도록 전극 갭을 크게 하도록 한다. 그래서 설계시에는 이른바 파센 법칙에 따라서, 도 18에 나타내는 것과 같이 파센 곡선을 이용하여, 당해 곡선의 최소 치보다 우측의 영역에서 방전가스압과 전극 갭의 설정을 한다. 이에 의해 일반적인 셀 사이즈를 갖는 PDP에서 저전력 구동과 고효율의 양립 밸런스가 도모된다. 또, 일반적인 셀 사이즈의 PDP에서는 당해 곡선의 최소 치보다 좌측의 영역에서 방전가스와 전극 갭을 설정하면 효율이 현저하게 저하한다는 것이 알려져 있다.

이에 대해, 방전 셀의 단변 길이가 160㎛ 이하의 고 정세 셀, 또는 상기 단변 길이가 100㎛ 이하의 초고 정세 셀 등을 갖는 PDP에서는 방전 셀이 극히 미소한 구조가 되므로, 상기한 파센 법칙보다도 방전 셀 내에 확보된 벽 전하량이 방전특성에서 지배적이 된다. 종래 형의 셀과 마찬가지로 전극 갭 d를 넓히는 한편으로 전극 폭 W를 좁혀버리면 벽 전하의 손실이 무시할 수 없게 된다. 벽 전하가 상실되면 PDP 디바이스의 기본 원리인 벽 전하에 의한 방전 발광을 얻을 수 없으므로 PDP의 화상표시성능이 현저하게 저하할 우려가 있다.

이와 같이 미세 셀을 갖는 PDP에서는 방전효율의 현저한 저하나 구동 불가를 회피하기 위해서 특유의 설계가 필요하다. 그래서 본 발명에서는 구체적으로는 도 19에 나타내는 것과 같이, 종래의 PDP의 방전 셀(도면 중 좌측)에 비해 전극 갭 d를 작게 하는 동시에 전극 폭 W를 넓게 확보한다(도면 중 우측). 이 구성을 얻기 위해서 본 발명에서는 PDP의 방전가스압 P와 전극 갭 d를 가상적인 파센 곡선의 극소치보다도 좌측의 영역에 맞춰서 설계한다. 이에 의해 미소한 방전 셀 내에 충분한 벽 전하가 확보되며, PDP에서 고효율과 저전력 구동을 양립할 수 있다. 본 발명을 고 정세 셀 또는 초고 정세 셀을 갖는 PDP에 적용하는 경우, 방전 셀 중에 점하는 표시 전극의 폭 W는 가능한 한 넓게(전극 갭 d는 가능한 한 작게) 설정하는 것이 바람직하다.

다음에, 본 발명의 다른 실시형태에 대해서 실시형태 1과의 차이를 중심으로 설명한다. 주된 특징부분은 모두 표시 전극 주변의 구성에 있고, PDP의 전체 구성은 실시형태 1과 동일하다.

<실시형태 2>

다음에 설명하는 도 8은 실시형태 2의 PDP에서의 방전 셀(20) 내의 표시 전극(4, 5)의 XY평면을 따른 표면도이다. 도면 중 점선으로 둘러싼 영역이 방전 셀(20)의 내부에 대응하고 있다. 투명전극(41, 51)은 투명전극의 연장방향(Y방향)으로 평행한 띠 형상의 베이스부(401, 501)와 각각의 베이스부(401, 501)의 대향하는 측부로부터 전극 폭 방향(X방향)으로 돌출하여 설치된 I자형의 돌출부(402, 502)로 구성되어 있다. 돌출부(402, 502)의 선단끼리는 X방향을 따라서 서로 대향하도록 조정되고, 그 사이는 표시 전극(4, 5)의 최소 갭 d(d1)가 되어 있다. d(d1)는 5㎛ 이상 30㎛ 이하로 함으로써 전계 집중에 의한 전압감소효과가 커지므로 매우 적합하다. 베이스부(401, 402)끼리의 갭 L은 100㎛ 이상 300㎛ 이하로 설정하여 방전패스를 길게 해서 발광효율의 유지를 도모하고 있다. 돌출부(402, 502)의 Y방향 폭(W1)은 10㎛, 베이스부(401, 501)의 X방향 폭은 50㎛로 설정하고 있다.

또한, 방전 셀(20) 내에서 방전 셀 면적 중에 돌출부(402, 502)의 면적이 점하는 비율은 베이스부(401, 501) 면적의 1/10 이하가 되도록 적절하게 설정되어 있다.

또, 이와 같은 표시 전극(4, 5)의 패터닝은 포토 에칭법이나 인쇄법 등으로 형성할 수가 있다.

표시 전극 쌍(6)을 배치한 프런트 패널 유리(3)에는 PDP(1)와 마찬가지로 그 주면 전체에 걸쳐서 두께 20㎛ 이하의 산화 규소(SnO₂)로 이루어지는 유전체 층(7)이 CVD법 등의 이른바 박막 형성법으로 형성되어 있다. 두께를 20㎛ 이하로 얇게 형성함으로써 표시 전극 쌍(6)의 돌출부(402, 502)에서의 전계 집중효과가 당해 유전체 층(7) 중에서 완화되는 것이 억제되어서, 적절한 전계가 방전공간에 형성되어서, 방전전압의 감소효과를 기대할 수 있으므로 매우 적합하다.

이상의 구성을 갖는 실시형태 2의 PDP에서는 구동시에 방전 셀(20) 내에서 발생하는 유지방전이 표시 전극 쌍(6)의 전극 갭 d(d1)나 베이스부(401, 501) 끼리의 갭 L이 아니라, 이 중 어느 한 전극 상의 위치를 방전개시 점으로 하여 방전 착화한다. 이와 같은 위치에 의거한 방전개시길이는 실시형태 1의 PDP(1)와 마찬가지로 당해 PDP의 방전개시전압이 최소가 되는 길이로서 자연스럽게 정해진 것이다.

당해 PDP에서는 402, 502 중 어느 한 돌출부의 선단에서 전극 폭 방향을 따라서 당해 돌출부의 안쪽으로 들어간 곳에서 구동시에 최소의 방전개시전압이 되는 작은 규모의 방전(전극 갭 d보다 긴 방전개시길이의 방전)이 일어난다. 이 작은 방전은 동 방향을 따라서 베이스부(401, 501)의 각각을 향해 진전하며, 최종적으로는 표시 전극 쌍(6)의 전체에서 고효율인 긴 갭의 메인방전으로서 성장한다.

이와 같은 방전의 조정에 의해서 당해 PDP에서는 방전개시전압을 효율적으로 감소시킬 수 있는 동시에, 실시형태 1에 비해서 한층 우수한 효율의 향상을 기대할 수 있다.

또, 표시 전극 쌍(6)에서 방전이 개시하면, 도 7 (b)에서 나타내는 것과 같이 방전패스가 프런트 패널(2) 측에서 떨어지도록 형성되므로, 프런트 패널로의 확산에 의한 하전 입자의 손실이 경감되어서 방전공간(15)에서 풍부한 하전 입자가 확보된다. 따라서 이것을 이용함으로써 종래와 동등 이상의 발광효율이 발휘된다.

이와 같이 실시형태 2의 PDP에서도 실시형태 1과 마찬가지로 양호한 소비전력의 감소효과와 우수한 효율의 향상효과가 모두 고차원으로 양립해서 발휘된다. 특히, 표시 전극 쌍(6)의 형상으로 띠 형상 전극의 일부를 삭제하여 돌출부(402, 502)를 설치한 형상으로 함으로써 일단 발생한 방전이 서서히 확대할 때에 발광에 그다지 기여하지 않는 전극 상으로의 급전을 억제할 수 있다. 이 때문에 비교적 큰 면적을 갖는 형상의 표시 전극 쌍을 갖는 PDP에 비해서 전력소비량을 감소시켜서 효율의 향상을 한층 양호하게 도모할 수 있다.

또, 당해 PDP에서는 0.1 이상 1 이하의 Pd 곱의 범위에서 방전가스의 전체 압력 P를 2.0kPa 이상 53.3kPa 이하의 범위, 표시 전극 쌍(6)의 전극 갭 d를 5㎛ 이상 60㎛ 이하의 범위에서 각각 설정할 수 있다. 그러므로 동 범위에서 비교적 넓은 설계 자유도를 가진다고 할 수 있다.

게다가, 방전가스 중의 Xe성분을 분압 80% 이상으로까지 늘리면 발광효율이 크게 개선되어서 전압감소효과도 증대하는 것을 알고 있다. Xe를 100% 사용한 단일 조성의 방전가스로 하면 한층 더 발광효율이 개선되는 외에, 구동시에 보호층(8)의 MgO막에서의 방전에 의한 스퍼터 레이트를 감소시킬 수 있으므로 PDP의 장수명화가 도모된다.

또, PDP에서는 방전개시 초기에서의 방전은 발광효율이 그다지 우수하지 않다는 것이 알려져 있다. 그래서 당해 PDP에서는 방전개시 초기의 방전을 가능한 한 작게 하고, 충분한 규모로 성장한 방전을 적극적으로 유지해서 발광효율의 향상을 도모할 수 있게 되어 있다. 구체적으로는 방전 셀 면적에서 돌출부(402, 502)의 점유면적을 베이스부(401, 501)의 점유면적의 1/10 이하로 설정하고 있다. 이에 의해 표시 전극 쌍(6)에서는 방전 개시시에 있어서의 방전(착화 방전)을 비교적 작게 발생시키고, 그 후, 전극 갭 d로부터 멀어지는 방향에 따라서 베이스부(401, 501)로 향해서 진전시키며, 최종적으로 베이스부(401, 501) 끼리에서의 고효율의 긴 갭인 메인방전까지 이행시킬 수가 있다. 이 때문에 방전개시 초기의 방전은 가능한 한 작게 억제하면서, 베이스부(401, 501) 끼리의 사이의 긴 갭을 이용한 큰 규모의 메인방전을 적극적으로 유지함으로써 높은 발광효율을 발휘할 수 있게 하고 있다.

나아가, 돌출부(402, 502)를 투명전극 재료로 구성하고 있으므로, 방전 셀(20) 내에서 외부로의 광의 인출효율이 향상되어서 그만큼 발광효율을 개선할 수가 있다.

한편, PDP에서 전극 갭에 면하도록 돌출부를 구비하는 표시 전극의 구조 자체는 공지이며, 예를 들어 특허문헌 2에 개시되어 있다. 그러나 본 발명은 파센 곡선의 최소 치를 나타내는 Pd 값보다 작은 Pd 값를 적극적으로 이용하여 방전개시길이를 전극 갭 d보다 넓게 확보해서 방전개시전압을 최소로 억제하는 점에 특징이 있으며, 이 점에서 종래기술과 크게 다른 것이다.

<실시형태 3>

도 9는 실시형태 3의 PDP에서의 표시 전극(4, 5)의 형상을 나타내는 XY평면을 따른 표면도이다.

실시형태 3의 PDP에서의 투명전극(41, 51)은 그 연장방향(Y방향)으로 평행한 띠 형상의 베이스부(401, 501)에 대해, 각각의 베이스부(401, 501)가 갭 L를 두고 대향하는 측부로부터 당해 갭 L에 돌출하도록 T자형의 돌출부(본체부(402, 502), 선단부(403, 503))가 설치되어 있다. 이 구성 예에서는 선단부(403, 503)의 선단끼리의 사이가 표시 전극(4, 5)의 최소 갭 d(d1)가 되어 있다. d1은 실시형태 2와 마찬가지로 30㎛이다. 본체부(402, 502)의 X방향 길이는 10㎛, 선단부(403, 503)의 Y방향에 따른 폭(W2)은 30㎛, 본체부(402, 502)의 Y방향 폭과 선단부(403, 503)의 X방향 폭은 모두 10㎛이다. 이와 같은 설정에 의해 표시 전극(4, 5)에서는 표시 전극(4, 5)의 연장방향(Y방향)에 따른 돌출부(403, 503)의 선단 폭(W2)에 대해 베이스부(401, 501)와의 접속부분에서의 본체부(402, 502)의 동 방향에 따른 폭이 넓게 되어 있다.

여기서 당해 PDP에서는 Pd 값는 90.0Pa·㎝가 되도록 설정되어 있다.

이상의 구성을 갖는 실시형태 3의 PDP에서도, 구동시에는 실시형태 2와 마찬가지로 소비전력의 감소효과와 발광효율의 유지 향상의 효과가 양립해서 발휘된다.

나아가, 당해 PDP에서는 선단부(403, 503)에서 전극 면적이 넓게 확보되어 있는 한편, 방전개시 점이 존재하는 본체부(402, 502) 부근의 전극 면적이 적당히 감소되어 있다. 따라서 구동시에는 넓은 전극 면적을 이용해서 방전의 발화를 용이하게 함으로써 방전개시전압의 더더욱 양호한 감소가 도모된다.

또, 전극 면적이 적절히 감소한 부분에서 착화한 방전이 베이스부(401, 502) 부근까지 확대하는 진전과정에서의 방전규모(메인방전에 이를 때까지의 저효율의 방전의 규모)가 효과적으로 억제되어서 발광효율에 그다지 공헌하지 않는 방전의 규모가 작게 억제되고 있다.

이와 같은 개선에 의해 방전개시전압을 큰 폭으로 감소시키면서, 발광에 기여하는 유지방전을 적극적으로 실행할 수가 있어서 우수한 발광효율이 도모되게 되어 있다.

이 구체적인 효과를 표 1에 나타낸다. 비교 대상의 종래 예는 전극 갭 d가 140㎛인 띠 형상 전극으로 하고 있다. 표 중에는 다른 실시형태의 효과도 병기하고 있다.

표 1에 나타내는 것과 같이, T자형 돌출부의 채용에 의해서 실시형태 2의 PDP에 비해 방전개시전압을 20V 정도 더 감소시킬 수 있는 것 외에, 도 13에 나타내는 띠 형상 전극의 표시 전극 구조에 비하면 50V 정도까지 감소시킬 수 있다는 것이 실험에 의해 밝혀지고 있다.

일반적으로는 파센 곡선의 최소 치에 대응하는 Pd 값에 의거하여 방전가스의 전체 압력 P와 전극 갭 d를 설계함으로써 어느 PDP에서도 방전개시전압을 최소화할 수 있다고 생각되고 있다. 그러나 표 1에 나타내는 실험결과에 나타내는 것과 같이 전극 갭이 충분히 작은 PDP에서는 본 발명과 같이 파센 곡선의 최소 치를 나타내는 Pd 값보다 작은 값으로 Pd를 설계함으로써 종래에 비해서 현저하게 전압감소효과를 얻을 수 있다는 것을 확인할 수 있다. 또, Pd 값를 충분히 작게 해도 방전개시전압의 감소효과를 얻을 수 있다는 점으로부터, 반대로 전극 갭 d를 작게 설정한 경우에는 실제의 방전은 전극 갭 d에 의존하지 않고 발생할 가능성을 나타내고 있다고도 할 수 있다.

표시 전극 구조	종래 예에 대한 전압감소효과
종래 예 띠 형상 전극	-
실시 예 1 (실시형태 2) I자형 돌출부	-30V
실시 예 2 (실시형태 3) T자형 돌출부	-50V
실시 예 3 (실시형태 4) T자형 돌출부	-120V
실시 예 4 (실시형태 5) T자형 돌출부	-140V

* 실시형태 2와 3은 돌출부의 형상만 다르다.

* 실시형태 4와 5는 전극 갭 d만 다르다.

또, 표 1에서는 종래 예의 표시 전극으로 띠 형상 전극만을 나타냈다. 여기서, 당해 종래 예와 동일한 방전가스의 전체 압력 P 및 전극 갭 d(140㎛)에서 전극구조만을 I자형 돌출부 또는 T자형 돌출부를 구비하는 구성으로 한 경우(전극의 형상만 실시형태 2 또는 3과 동일하게 한 경우)에는 모두 방전개시전압이 당해 종래 예보다 높아진다.

따라서 종래 예와 동일한 방전가스의 전체 압력 P 및 전극 갭 d로 설정한 경우에는 어느 표시 전극 형상에서도 본 발명과 같은 유효한 방전개시전압의 감소효과는 얻을 수 없다는 것을 알았다.

<실시형태 4>

도 10은 실시형태 4의 PDP의 표시 전극(4, 5)의 구성을 나타내는 XY평면을 따른 표면도이다. 실시형태 3의 PDP는 실시형태 3의 표시 전극구조에 의거하여 Pd를 30.0Pa·㎝, 전극 갭 d를 10㎛가 되도록 설정한 점에 특징이 있다.

이와 같은 개선에 의해 구동시에는 실시형태 3과 동일한 효과에 더하여, 한층 더 높은 전압감소효과를 도모할 수 있도록 개선되어 있다.

즉, 실제의 효과로는 표 1의 실시 예 3에 나타내는 것과 같이 종래의 띠 형상 전극에 비하면 120V 정도나 방전개시전압의 감소가 도모된다. 이 결과는 실시형태 4가 실시형태 2에 비해서 90V, 실시형태 3에 비해서도 70V의 한층 대폭적인 전압감소효과가 발휘된다는 것을 나타내고 있다.

덧붙여서, 표 1에서 실시형태 3과 비교한 경우에 양자의 차이는 전극 갭 d만이라는 점을 감안하면, 실시형태 3과의 효과의 차이는 주로 전극 갭 d를 작게 함으로써 얻어지는 효과라고 생각된다.

다음에 나타내는 도 16은 도 13에 나타내는 종래의 각 표시 전극과 비교한 경우의 실시형태 4의 전압감소효과와 발광효율을 나타내는 그래프이다. 도면 중 삼각의 위치는 전극 갭 d를 변화시킨 측정포인트이며, 좌측을 향해서 측정 포인트만큼 전극 갭 d를 작게 한 경우를 나타낸다.

당 도면과 같이 종래의 띠 형상 전극에서는 전극 갭 d를 작게 하면 방전전압에 대해서 일정한 감소효과는 볼 수 있다. 그러나 한편으로 전극 갭 d를 작게 하면 발광효율도 저하한다는 과제가 있다. 이 원인은 전극 갭 d를 축소하면 표시 전극 쌍 간의 전계 강도가 높아지므로 낮은 전압에서 방전을 개시할 수 있으나, 방전개시길이가 짧아짐으로써 방전에서의 음극 강하부의 비율이 상대적으로 증가하며, 결과적으로 자외선의 발생효율이 저하하기 때문이라고 생각된다.

그에 대해 본 실시형태 4에서는 방전개시전압이 종래 구조보다 매우 감소하고 있다(동일한 전극 갭 d에서 120V 정도의 감소효과를 보인다). 그리고 전극 갭 d를 좁게 해도 발광효율은 전극 갭의 대소에 관계없이 거의 동일한 정도의 고효율이 달성되고 있다는 것을 확인할 수 있다. 이 이유는 방전전압의 감소를 위해서 Pd 값를 파센 곡선의 최소 치에 대응하는 Pd 값보다 작게 설계하면서, 또한, 돌출부의 전극 면적(402, 403, 502, 503의 합계 면적)을 베이스부(401, 501)의 면적에 비해서 작게 설정한 것이 기여한 것으로 생각된다. 즉, 방전개시길이는 방전개시전압이 최소가 되는 개시 점에 의해 결정된다. 또, 방전발생 초기에는 전극 면적이 작은 돌출부끼리에서 소규모의 방전을 하고, 발광효율에 기여하지 않는 방전을 억제하면서, 나중에 베이스부(401, 501) 끼리의 사이에 고효율의 긴 갭의 메인방전을 적극적으로 유지할 수 있으며, 결과적으로 높은 발광효율을 유지할 수 있게 되어 있다.

<실시형태 5 및 6>

도 11은 실시형태 5의 표시 전극(4, 5)의 구성을 나타내는 XY평면을 따른 표면도이다. 실시형태 5는 실시형태 4의 표시 전극 구조에서 선단부(403, 503)의 Y방향 폭 W3를 연장하여, 동 방향으로 인접하는 방전 셀(20)끼리에서 연속시킨 점에 특징이 있다.

이와 같은 개선에 의해 구동시에는 실시형태 4와 동일한 효과에 더하여, 한층 더 우수한 전압감소효과를 도모할 수 있도록 개선되어 있다.

즉, 선단부(403, 503)에서 전극 면적이 넓게 확보되어 있으므로 전압 인가시에는 불필요한 전하의 집중이 억제된다. 이 결과, 표 1의 실시 예 4에 나타내는 것과 같이 종래 구조와 비교해서 방전개시전압을 140V(실시형태 3과 비교해도 20V)나 감소시킬 수가 있다.

또, 표 1에서 실시형태 3과 비교한 경우에 20V의 전압감소효과가 얻어지고 있으나, 이 원인은 주로 선단부(403, 503)의 폭 W3를 확대한 것을 생각할 수 있으며, 선단부 폭을 확대하는 것이 방전개시전압의 감소에 유효하게 작용한다는 것을 나타내고 있다.

또, 일반적으로 돌출부가 전극 갭 d에서 대향하는 표시 전극을 이용하면 적절한 전극 갭을 확보하기 위해서 제조공정에서 프런트 패널(2) 및 백 패널(9)의 정렬 불 균일을 배제할 필요가 있다. 그러나 실시형태 5의 표시 전극(4, 5)을 적용하면 적어도 Y방향으로 프런트 패널(2) 및 백 패널(9)의 정렬의 불 균일이 발생해도 방전 셀(20)의 중심에서의 전극 갭 d(d2)의 위치는 항상 변화하지 않으므로, 이와 같은 정렬 불 균일에 의한 악영향을 최소한으로 억제할 수가 있다. 이 메리트는 특히 방전 셀의 단변 길이가 약 160㎛ 이하가 되는 고 정세 셀, 또는 약 100㎛ 이하가 되는 초고 정세 셀을 구비하는 PDP를 제조하는 경우에 유효하다.

덧붙여서, 실시형태 5에서는 방전 셀(20) 내에서의 본체부의 개수는 402, 502 각 1개로 한정되지는 않는다. 도 12는 실시형태 6에 관한 것이며, 실시형태 5를 기본으로 하여, 각 표시 전극(4, 5)의 방전 셀 내의 본체부를 각각 3개씩(402a, 402b, 402c, 502a, 502b, 502c) 설치한 구성을 나타낸다. 이와 같은 구성에서도 실시형태 4와 동일한 효과가 발휘되는 외에, 본체부의 단선에 의한 통전 불량을 효과적으로 감소시킬 수 있어서 리페어율이나 불량발생률을 개선하는 효과도 기대할 수 있다.

<각종 실험>

(종래 구조의 PDP에 대해서)

PDP는 방전을 이용한 표시장치이며, 방전가스의 전체 압력 P, 표시 전극 갭 d 및 방전개시전압 Vf 사이에는 이른바 파센의 법칙이 성립한다(「전자 디스플레이 디바이스」, 오옴사, 소화 59년, P. 113~114). 횡축에 Pd 곱, 종축에 방전개시전압을 설정하여 묘사되는 파센 곡선은 PDP에서 이들 각 파라미터를 설계할 때의 큰 지침으로 되어 있다.

PDP는 방전가스를 채운 방전공간에서 표시 전극 쌍에서 유지방전을 발생시켜서 자외선을 발생시키며, 그 자외선을 형광체에 조사하여 가시광 발광시키고 있다. 방전가스로는 온도특성이 없고, 지구환경에의 영향을 고려하여 Xe가 적합한 것으로 되어 있다. 그러나 방전가스 중의 Xe 분압을 높이면 고 효율화는 기대할 수 있으나, 동시에 전압도 상승해 버려서 문제가 있다. 따라서 통상은 고 효율화 목적으로 Xe가스를 사용하면서, 전압 감소의 목적으로 Ne, Ar, Kr, He 중 1 이상의 가스를 버퍼가스로서 혼합한 방전가스가 이용되고 있다. 현재 상품화되어 있는 PDP에서는 Ne가스에 Xe분압을 10% 정도로 억제하여 첨가하는 등의 가스설계가 일반적이다.

본원 발명자 등은 실시 예 및 종래 예의 PDP를 제작하여 각종 실험을 하고, 각 PDP에서 얻어진 데이터를 평가하였다. 여기에서는 종래 예의 PDP에서의 특성을 확인하기 위해서 일반적인 Xe-Ne계(Xe 10%, Ne 90%), 또는 고 효율화를 목적으로 하는 Xe 100%를 각각 방전가스로 하는 샘플 PDP를 제작하였다(각각 비교 예 1, 2라고 한다).

먼저, 종래 예 1, 2의 PDP에서는 모두 동일한 셀 사이즈로 하고, 표시 전극의 전극 갭 d를 60㎛로 설정하였다.

종래 예 1, 2 각각의 제조공정에서는 프런트 패널과 백 패널을 클립으로 접합시켜서 진공 챔버 내에 넣었다. 그리고 로터리 펌프, 클라이어 펌프(cryogenic pump)를 이용하여 진공흡입을 하였다. 그 후, 양 패널 내에 소정의 조성의 방전가스를 봉입하였다.

이와 같이 제작한 각 PDP를 에이징 회로를 이용해서 점등시켰다. 그때의 인가 펄스의 주파수는 각각 200㎑로 설정하였다.

그 후, 각 PDP에 대해서 봉입 가스 압력을 변화시키면서 방전 셀을 점등시켜서 그때의 방전전압 및 발광효율을 측정하였다.

또, 여기서 본원에서 말하는 발광효율이란 1W당의 광원에서 나오는 광량을 가리킨다. 광원에서 나오는 가시광선의 양(광속)은 lm으로 나타내고, 발광효율의 단위는 lm/W가 된다. 상기 측정에서는 이하의 산출 식에 의거하여 계산을 하였다.

발광효율={Π×방전면적×(점등시 휘도-소등시 휘도)}/{Vsus×(점등시 전류-소등시 전류)}

방전전압의 측정은 인가전압을 올려서 패널 내의 모든 방전 셀을 점등시키고, 그 후 전압을 내려서 모든 방전 셀이 점등하고 있는 최소의 전압을 측정하였다. 또, 일반적으로 이 최소의 전압은 방전유지전압(Vsus_pd)이라고 불리는 것이다.

도 14에 이때 얻어진 실험데이터(파센 곡선)를 나타낸다. 도면 중 횡축을 Pd로 하고, 종축을 방전개시전압으로 하고 있다.

당 도면에 나타내는 것과 같이 종래 예 1, 2의 PDP에서는 어느 방전가스 조성에서도 Pd 곱이 146.7Pa·㎝ 이상 186.6Pa·㎝이하의 범위에서 파센 곡선이 최소 치가 되며, 이 범위에서 방전개시전압이 최소가 되는 것을 알 수 있었다.

(종래 구조의 PDP의 표시 전극과 방전전압, 발광효율의 관계에 대해서)

종래의 PDP에서는 전극 갭을 크게 하면 발광효율은 향상한다(「화소 피치 0.3㎜ 초고 정세 AC형 PDP의 개발」 石井啓二(NHK기술연구소) 외, EID2006-62). 그러나 전극 갭의 증대에 수반하여 방전전압도 상승해 버린다는 것이 알려져 있다.

그래서 다음 실험에 의해 상기 특성을 검증하였다.

구체적인 방법으로는, 종래의 띠 형상 투명전극을 구비하는 표시 전극을 갖는 PDP를 이용하였다(도 9). 이 PDP를 이용해서 파센 곡선의 최소 치 부근에 대응하는 Pd 값이 180.0Pa·㎝가 되는 P=30kPa, d=60㎛의 조건에서, 방전가스의 전체 압력 P를 고정한 채로, 전극 갭 d를 고효율을 얻기 위해서 160㎛까지 확대하였다.

이때 얻어진 방전전압과 발광효율의 관계를 도 15에 나타낸다.

당 도면에 나타내는 것과 같이 확실히 전극 갭을 확대하면 발광효율은 향상하지만, 동시에 이와 비례하여 방전전압도 상승하는 것을 확인할 수 있었다.

(본 발명에서의 방전개시 점의 검증)

다음에, 본 발명에서 파센 곡선의 최소 치를 나타내는 Pd 값보다 작은 Pd 값에 의거하여 설계를 한 경우, 구동시에 전극 갭 d보다 넓은 방전개시길이에서 방전이 개시한다는 사실의 확인실험을 하였다.

비교 예의 PDP로는 도 13에 나타내는 띠 형상의 투명전극을 이용한 구성으로 하였다. 실시 예의 PDP로는 도 19에 나타내는 실시형태 2의 T자형 돌출부를 갖는 투명전극을 이용한 구성으로 하였다.

방전의 발생시에는 방전 셀 내에서 근 적외선이 방사되므로, 이 근 적외선을 게이트카메라(하마마츠 포토닉스 주식회사 제 「C8484-05G」)를 이용하여 관찰하였다.

또한, 관찰한 근 적외선은 방전시에 발생하는 자외선과 상관이 있다는 것이 알려져 있다. 그래서, 구체적으로는 파장 780㎚~860㎚의 근 적외선 발광을 게이트 폭 10ns에서 측정하였다. 이 관찰에 의해 방전을 시간적·공간적으로 해석하는 것이 가능해진다.

도 17 (a) (b)는 각각 종래 예 및 본 발명의 방전발생 초기의 근 적외선 발생시의 표시 전극의 관찰 상을 나타내는 사진이다.

당 도면이 나타내는 것과 같이, 종래의 띠 형상 전극에서는 전압 인가의 순간(0ns)에서 전극 갭 d(d0)에 면하는 일방의 표시 전극의 측면(여기에서는 투명전극(41)의 측면)에서 방전이 개시하고 있다(도 17 (a)).

이에 대해, 실시 예의 T자형 돌출부를 갖는 표시 전극에서는 동일한 전압의 인가 순간(0ns)에서 표시 전극 쌍 간에 매우 좁은 전극 갭 d(d2)가 존재함에도 불구하고 본체부(402)와 베이스부(401)의 접속부분 부근을 방전개시 점으로 하여 전극 갭 d(d2)보다 넓은 방전개시길이에서 방전이 개시하고 있다는 것을 확인할 수 있다(도 17 (b)).

또한, 도 17 (b) 등의 결과에서는, 본 발명에서는 방전개시길이의 방전개시 점보다 전극 갭 d(d2) 측 전극 부분이 방전에 기여하고 있지 않은 것으로 보이나, Pd 곱을 30.0Pa·㎝이상 90.0Pa·㎝이하의 범위까지 감소시켰을 때에는 전압이 감소한 점으로부터, 이와 같은 전극 부분도 적극적으로 방전전압의 감소에 기여하고 있다고 할 수 있다. 또, 이 사진에서는 애노드 측에 방전개시 점을 명확하게 확인할 수 있고, 타방의 음극 측의 방전개시 점은 돌출부의 첨단에 존재하는 것으로 추측된다.

이상으로부터, 본 발명에서는 전극 갭 d(d2)보다 넓은 갭에서 방전이 개시하여 방전전압을 감소시킬 수 있다는 점, 또, 방전개시 점보다 전극 갭 d(d2) 측의 전극 부분이 방전개시전압의 감소에 크게 공헌하고 있다는 점은 분명하다.

또한, 본 발명의 PDP에서 설정해야 할 Pd 값로는 적어도 30.0Pa·㎝ 이상 90.0Pa·㎝이하의 범위가 매우 적합하다는 사실을 다른 실험으로부터 알 수 있다. 그러나 Pd 값이 13.33Pa·㎝ 이상 133.3Pa·㎝ 이하의 범위이면 이와 거의 동일한 효과를 얻을 수 있다는 것을 알 수 있다.

<실시형태 2 ~ 6에 관한 그 외의 사항>

또, 상기 각 실시형태에서 표시 전극 쌍(6) 간에서의 돌출부(402, 502)끼리의 전극 갭 d는 5~30㎛, 베이스부(401, 501)의 전극 갭 L은 100㎛~300㎛로 각각 설정하면 본 발명의 효과가 특별히 커지므로 바람직하다. 그러나 본 발명은 이 설정범위에 한정하는 것은 아니다.

또, 각 실시형태에서는 표시 전극 쌍(6)을 이루는 각 표시 전극(4, 5)을 전극 갭 d를 사이에 두고 서로 대칭적이면서 동일한 형상으로 한 구성에 대해서 예시하였으나, 이와 같은 표시 전극(4, 5)의 구조는 구동시에 AC형의 동작원리인 벽 전하를 유전체 층(7)에 축적시키고, 또한, 손실을 효과적으로 억제하여, 방전마다 표시 전극 쌍(6) 간에서 이동 가능하므로 고 효율화에 유리하다.

<PDP의 제조방법>

다음에, 본 발명의 PDP의 제조방법을 예시한다. 본 발명의 PDP의 제조방법은 주로 표시 전극의 설계와 방전가스의 가스압·가스성분의 조정에 특징이 있으며, 그 외에는 종래 구성과 대략 공통된다.

(프런트 패널(2)의 제작)

두께 약 1.8㎜의 소다 라임 유리로 이루어지는 프런트 패널 유리(3)의 면상에 표시 전극 쌍(6)을 제작한다. 여기에서는 인쇄법에 의해서 표시 전극 쌍(6)을 형성하는 스텝을 설명한다.

먼저, ITO, SnO₂, ZnO 등의 투명전극 재료를 최종 두께 약 100㎚로 박막 프로세스로 형성하고, 그 후 에칭에 의해 패터닝 함으로써 투명전극(41, 51)이 제작된다.

또, 레이저 패터닝법을 이용해서 전극을 형성하는 스텝도 가능하다. 이 경우에는 먼저 프런트 패널 유리(3) 상에 진공 프로세스 등의 박막형성법을 이용하여 상기 투명전극 재료로 이루어지는 박막(투명전극 막)을 형성한다. 그 후, 레이저 애브레이션(laser ablation)을 실시해서 박막을 부분적으로 제거하여 원하는 패턴의 투명전극(41, 51)을 형성한다.

여기서, 투명전극 재료로 이루어지는 박막을 형성한 후에 적어도 표시 전극 쌍의 전극 갭 d에 상당하는 영역에 대해서는 레이저 애브레이션에 의해 패터닝 하는 공정을 실시하고, 그 외의 영역, 예를 들어 인접하는 표시 전극 쌍의 사이(즉 인접 셀과의 사이)에 상당하는 영역은 습식 에칭법에 의해 패터닝 할 수도 있다. 이와 같은 방법을 채용하면 비교적 넓은 면적의 박막을 효율적으로 습식 에칭법으로 제거하는 동시에, 미세한 전극 갭 d에서의 전극 형상을 레이저로 정밀하게 형성할 수 있어서 제조효율의 면에서 합리적인 개선을 할 수 있다.

투명전극(41, 51)은 상기 방법 이외에도 다이코트법, 블레이드 코트법 등으로 형성할 수 있다. 어느 제작방법에서도 각각의 방전 셀 면적에서 표시 전극이 점하는 비율이 0.6 이상 0.92 이하가 되도록 설정한다. 또, 전극 갭 d를 5㎛ 이상 60㎛ 이하로 설정한다.

한편, Ag분말과 유기 비히클에 감광성 수지(광 분해성 수지)를 혼합해서 이루어지는 감광성 페이스트를 조정하고, 이것을 상기 투명전극(41, 51) 상에 중첩해서 도포한 다음, 형성하는 버스전극의 패턴에 맞춘 개구부를 갖는 마스크로 가린다. 그리고 당해 마스크 상에서 노광하고, 현상공정을 거쳐서, 590~600℃ 정도의 소성온도에서 소성한다. 이에 의해 투명전극(41, 51) 상에 최종 두께가 수 ㎛의 버스전극(42, 52)이 형성된다. 이 포토마스크법에 의하면 종래에는 100㎛의 선 폭이 한계로 되어 있던 스크린 인쇄법에 비해서 30㎛ 정도의 선 폭까지 버스전극(42, 52)을 세선화할 수 있다. 버스전극(42, 52)의 금속재료로는 Ag 외에 Pt, Au, Al, Ni, Cr, 또 산화주석, 산화인듐 등을 이용할 수 있다. 버스전극(42, 52)은 상기 방법 이외에도 증착법, 스퍼터링법 등으로 전극재료를 성막 한 후에 에칭 처리해서 형성하는 것도 가능하다.

다음에, 표시 전극 쌍(6) 상에 CVD, 스퍼터, EB 등의 진공프로세스를 이용하여 SiO₂로 이루어지는 최종 두께가 20㎛ 이하의 유전체 층(7)을 형성한다. 두께를 20㎛ 이하로 얇게 형성함으로써 표시 전극 쌍(6) 간의 전계 집중효과가 당해 유전체 층(7) 중에서 완화되는 것이 억제되어서, 적절한 전계가 방전공간(15)에 형성되어서 방전전압의 감소효과를 기대할 수 있는 것 외에, 신뢰성 확보의 점에서도 매우 적합하다.

또, 유전체 층(7)의 비 유전율로는 2 이상 5 이하로 설정하는 것이 바람직하다. 이에 의해 유전체 층(7)의 두께를 20㎛ 이하로 한 경우에서도 전하 밀도(=비 유전율/유전체 두께)를 감소시킬 수 있어서 발광효율을 양호하게 확보할 수 있다.

또한, 유전체 층(7)은 SiO₂ 외에, 산화 납(PbO) 또는 산화 비스무트(Bi2O3) 또는 산화 인(PO₄)을 주성분으로 하는 저 융점 유리(두께 35㎛)를 이용해서 슬롯 코터법, 스크린인쇄법, 콜로이드용액 겔법 등에 의해서도 형성할 수 있으나, 구동시의 절연파괴 및 경시변화가 작은 양호한 투명성의 확보라는 점, 및 치밀한 층 구조를 형성할 목적에서 상기와 같이 박막형성법(진공프로세스)으로 SiO₂로 이루어지는 유전체 층(7)을 소정의 두께로 형성하는 것이 바람직하다.

다음에 유전체 층의 표면에 소정의 두께의 보호층(8)을 형성한다. 형성방법은 증착법을 이용해서 산소 분위기 중에서 피어스식 전자빔 건(Pierce-type electron beam gun)을 가열 원으로 하여 상기 증착 원을 가열해서 형성한다. 보호층 형성시의 전자빔 전류량, 산소 분압량, 기판 온도 등은 보호층 형성 후의 보호층의 조성에 큰 영향을 미치지 않으므로 임의 설정으로 해도 상관없다. 또한, 보호층의 형성방법은 상기 EB법에 한정하는 것은 아니며, 그 외의 방법, 예를 들어 스퍼터법, 이온도금법 등 각종 박막법을 이용해도 좋다.

이상으로 프런트 패널(2)이 제작된다.

(백 패널의 제작)

두께 약 1.8㎜의 소다 라임 유리로 이루어지는 백 패널 유리(10)의 표면상에 스크린인쇄법에 의해 Ag를 주성분으로 하는 도전체 재료를 일정 간격으로 스트라이프 형상으로 도포하여 두께 수 ㎛(예를 들어 약 2㎛)의 데이터전극(11)을 형성한다. 데이터전극(11)의 전극재료로는 Ag, Al, Ni, Pt, Cr, Cu, Pd 등의 금속이나, 각종 금속의 탄화물이나 질화물 등의 도전성 세라믹스 등의 재료나 이들의 조합, 혹은 그들을 적층해서 형성되는 적층 전극도 필요에 따라서 사용할 수 있다.

여기서, PDP(1)를 제작하는 경우에는 서로 이웃하는 2개의 데이터전극(11)의 간격을 격벽(13)의 피치와 일치시켜서 50㎛ 이상 120㎛ 이하로 설정한다.

이어서, 데이터전극(11)을 형성한 백 패널 유리(10)의 면 전체에 걸쳐서 납 계의 저 융점 유리나 SiO₂ 재료로 이루어지는 유리 페이스트를 두께 약 10㎛로 도포하고 소성하여 유전체 층(12)을 형성한다.

다음에, 유전체 층(12)의 면상에 소정의 패턴으로 격벽(13)을 형성한다. 이 격벽(13)은 저 융점 유리재료 페이스트를 도포하고, 샌드 블레스트법이나 포토리소그래픽법을 이용해서 도 1에 나타내는 것과 같이 격자형상으로 형성한다.

격벽(13)이 형성되면, 격벽(13)의 벽면과 격벽(13) 간에 노출하고 있는 유전체 층(12)의 표면에 적색(R) 형광체, 녹색(G) 형광체, 청색(B) 형광체 중 어느 한 형광체 층(14)을 제작한다.

RGB 각 색 형광체에는 다음의 조성물을 이용할 수 있다.

적색 형광체 ; Y₂O₃;Eu^{3 +}

녹색 형광체 ; Zn₂SiO₄:Mn

청색 형광체 ; BaMgAl₁₀O₁₇:Eu^{2 +}

형광체 층의 형성방법으로는 정전도포법, 스프레이법, 스크린인쇄법 등, 어느 하나의 공지의 방법을 채용할 수 있다.

이 중 정전도포법을 이용하는 경우에는 에틸 셀룰로오스,α-테르피네올(α-terpineol)을 각각 용매, 용제로서 이용하여, 여기에 평균 입경 2.0㎛의 형광체 분체(phosphor powder)를 첨가하여 샌드 밀로 혼합한다. 이에 의해 15×10^-3Pa·s 정도의 점도의 형광체 잉크를 제작한다. 이 형광체 잉크를 서버 내에 투입하고 펌프로 지름 60㎛의 노즐로부터 분사시켜서 인접하는 격벽 사이에 도포한다. 이때 패널을 격벽(13)의 길이방향으로 이동시켜서 스트라이프 형상으로 형광체 잉크를 도포한다. 도포 종료 후에는 형광체 잉크를 500℃에서 10분간 소성하여 용매·용제를 제거한다. 이에 의해 형광체 층(14)이 형성된다.

(PDP의 완성)

제작한 프런트 패널(2)과 백 패널(9)을 봉합용 유리를 이용해서 접합한다. 그 후, 방전공간(15)의 내부를 고 진공(1.0×10-4Pa) 정도로 배기하여 대기나 불순물 가스를 제거한다. 그리고 당해 내부에 소정의 방전가스 전체 압력(여기에서는 2.0kPa 이상 53.3kPa)에서 분압 80% 이상의 Xe를 포함하는 방전가스(Ne-Xe계나 He-Ne-Xe계, Ne-Xe-Ar계 등의 Xe 혼합가스), 혹은 100% Xe로 이루어지는 가스를 방전가스로서 봉입한다.

또, 전술한 것과 같이 방전가스의 전체 압력 P와 표시 전극 쌍(6)의 전극 갭 d에 대해서는 Pd 값이 13.33Pa·㎝ 이상 133.3Pa·㎝ 이하가 되도록 설정하는 것이 매우 적합하다.

이상의 공정을 거침으로써 본 발명의 PDP가 완성한다.

또, 상기 방법의 예에서는 프런트 패널 유리(3) 및 백 패널 유리(10)를 소다 라임 유리로 하는 것으로 하였으나, 이것은 재료의 일례로서 든 것이며, 이외의 재료로 구성해도 좋다.

본 발명의 PDP는 교통기관 및 공공시설의 정보표시 단말, 가정 등에서의 텔레비전장치 및 컴퓨터의 디스플레이에 사용되는 표시장치 등에 이용할 수 있다. 또, 본 발명은 특히 하이비젼, 풀 하이비젼 등의 고 정세 셀 또는 초고 정세 셀을 갖는 텔레비전장치에서 널리 이용할 수 있어서 그 산업상의 이용가능성은 매우 크다.

1 PDP
2 프런트 패널
4 유지 전극
5 주사 전극
6 표시 전극 쌍
7, 12 유전체 층
8 보호층
9 백 패널
11 데이터전극
13 격벽
14 형광체 층
15 방전공간
20 방전 셀
401, 501 베이스부
402, 402a~402c, 502, 502a~502c 본체부
403, 503 선단부

Claims (26)

1. 표시 전극 쌍이 복수 쌍에 걸쳐서 배치된 제 1 기판이 방전공간을 사이에 두고 제 2 기판과 대향하여 배치되고, 제 1 기판과 제 2 기판 사이에 방전가스가 봉입되며, 표시 전극의 연장방향에 따라서 복수의 방전 셀이 배치된 플라스마 디스플레이 패널로,
   표시 전극은 띠 형상이고,
   방전 셀 면적 중의 표시 전극의 점유면적이 0.6 이상 0.92 이하이며,
   표시 전극 쌍 중에서의 전극 간극이 5㎛ 이상 60㎛ 이하로 설정되어 있는 플라스마 디스플레이 패널.
2. 제 1 항에 있어서,
   하나의 표시 전극 쌍과 이에 인접하는 표시 전극 쌍의 사이에서 서로 이웃하는 전극끼리의 전위가 동일 전위로 설정되어 있는 플라스마 디스플레이 패널.
3. 제 1 항에 있어서,
   상기 방전가스의 전체 압력(total pressure)과 전극 갭의 곱이 13.33Pa·㎝이상 133.3Pa·㎝ 이하이며,
   방전가스의 전체 압력이 2.0kPa 이상 53.3kPa 이하인 플라스마 디스플레이 패널.
4. 제 1 항에 있어서,
   방전가스의 Xe 분압이 80% 이상인 플라스마 디스플레이 패널.
5. 제 4 항에 있어서,
   방전가스가 100%의 Xe인 플라스마 디스플레이 패널.
6. 제 1 항에 있어서,
   제 1 기판에는 상기 표시 전극을 피복 하도록 막 두께가 20㎛ 이하로 설정된 유전체 층이 더 배치되어 있는 플라스마 디스플레이 패널.
7. 제 6 항에 있어서,
   유전체 층의 비 유전율이 2 이상 5 이하인 플라스마 디스플레이 패널.
8. 제 6 항에 있어서,
   유전체 층은 SiO₂를 포함하여 이루어지며, 진공프로세스에 의해서 형성된 것인 플라스마 디스플레이 패널.
9. 제 1 항에 있어서,
   방전 셀은 스트라이프 형상의 복수의 격벽에 의해 구획되어 있고,
   서로 대향하여 인접하는 격벽의 피치가 50㎛ 이상 120㎛ 이하인 플라스마 디스플레이 패널.
10. 제 1 기판 표면에 표시 전극 쌍을 복수 쌍에 걸쳐서 형성하는 전극형성스텝과,
    제 1 기판 표면에 상기 표시 전극 쌍을 덮도록 유전체 층과 보호층을 순차 형성한 후에, 표면에 데이터전극, 격벽 및 형광체 층을 형성한 제 2 기판을 대향 배치하고, 표시 전극 쌍과 데이터전극이 입체 교차하는 영역에 방전 셀을 형성하는 플라스마 디스플레이 패널의 제조방법으로,
    상기 전극형성스텝에서는 표시 전극 쌍의 전극 갭을 5㎛ 이상 60㎛ 이하로 설정하는 동시에,
    디스플레이 면을 내려다본 때의 방전 셀 면적에 점하는 표시 전극 면적의 비율이 0.6 이상 0.92 이하가 되도록 표시 전극을 형성하는 플라스마 디스플레이 패널의 제조방법.
11. 제 10 항에 있어서,
    전극형성스텝에서는 제 1 기판 표면에 형성한 투명전극 막을 패터닝하는 공정을 가지며,
    당해 공정에서는 표시 전극 쌍의 적어도 전극 갭에 상당하는 영역의 투명전극 막을 레이저가공으로 제거하고,
    상기 영역 이외의 영역에서의 패터닝을 습식에칭에 의해서 실시하는 플라스마 디스플레이 패널의 제조방법.
12. 표시 전극 쌍이 복수 쌍에 걸쳐서 배치된 제 1 기판이 방전공간을 사이에 두고 제 2 기판과 대향하여 배치되고, 제 1 기판과 제 2 기판 사이에 방전가스가 봉입되며, 표시 전극의 연장방향에 따라서 복수의 방전 셀이 배치된 플라스마 디스플레이 패널로,
    표시 전극 쌍에서의 방전개시 점이 당해 한 쌍을 이루는 각 표시 전극의 적어도 어느 하나 상 중첩되어 있는 플라스마 디스플레이 패널.
13. 제 12 항에 있어서,
    구동시에서의 방전개시길이가 표시 전극 쌍의 최소의 전극 갭보다 넓은 플라스마 디스플레이 패널.
14. 제 12 항에 있어서,
    상기 방전가스의 전체 압력과 전극 갭의 곱이 13.33Pa·㎝이상 133.3Pa·㎝이하인 플라스마 디스플레이 패널.
15. 제 14 항에 있어서,
    방전가스의 전체 압력이 2.0kPa 이상 53.3kPa 이하, 전극 갭이 5㎛ 이상 60㎛ 이하인 플라스마 디스플레이 패널.
16. 제 12 항에 있어서,
    상기 방전가스의 Xe 분압이 80% 이상인 플라스마 디스플레이 패널.
17. 제 16 항에 있어서,
    상기 방전가스가 100%의 Xe인 플라스마 디스플레이 패널.
18. 제 12 항에 있어서,
    표시 전극 각각은 방전 셀 내에서 상기 연장방향으로 연장된 베이스부와 베이스부의 측면에서 상기 전극 갭에 돌출하도록 접속해 배치된 돌출부를 가지며,
    표시 전극 쌍에서의 각 표시 전극은 방전 셀 내에서 서로 돌출부를 대향시켜서 배치되어 있는 플라스마 디스플레이 패널.
19. 제 18 항에 있어서,
    표시 전극 쌍에서 일방의 표시 전극의 돌출부의 타방의 표시 전극에 대향하는 선단부분에서의 상기 연장방향에 따른 폭이 당해 돌출부가 베이스부와 접속하는 부분에서의 상기 연장방향에 따른 폭보다 넓은 플라스마 디스플레이 패널.
20. 제 18 항에 있어서,
    표시 전극 쌍에서 서로 대향하는 돌출부끼리의 갭이 5㎛ 이상 30㎛ 이하인 플라스마 디스플레이 패널.
21. 제 18 항에 있어서,
    표시 전극 쌍에서 서로 대향하는 베이스부끼리의 갭이 100㎛ 이상 300㎛ 이하인 플라스마 디스플레이 패널.
22. 제 18 항에 있어서,
    방전 셀 내에서 상기 돌출부의 전극 면적은 상기 베이스부의 전극 면적의 1/10 이하인 플라스마 디스플레이 패널.
23. 제 12 항에 있어서,
    제 1 기판에는 상기 표시 전극을 피복하도록 막 두께가 20㎛ 이하로 설정된 유전체 층이 더 배치되어 있는 플라스마 디스플레이 패널.
24. 제 23 항에 있어서,
    상기 유전체 층의 비 유전율이 2 이상 5 이하인 플라스마 디스플레이 패널.
25. 제 23 항에 있어서,
    상기 유전체 층은 SiO₂를 포함하여 이루어지며, 진공 프로세스에 의해 형성된 것인 플라스마 디스플레이 패널.
26. 제 12 항에 있어서,
    각각의 방전 셀은 스트라이프 형상의 복수의 격벽에 의해 구획되어 있고,
    서로 대향하여 인접하는 격벽의 피치가 50㎛ 이상 120㎛ 이하인 플라스마 디스플레이 패널.

Images