CN117219623A - 电容器、包括其的电子器件及制备所述电容器的方法 - Google Patents

电容器、包括其的电子器件及制备所述电容器的方法 Download PDF

Info

Publication number
CN117219623A
CN117219623A CN202310685942.7A CN202310685942A CN117219623A CN 117219623 A CN117219623 A CN 117219623A CN 202310685942 A CN202310685942 A CN 202310685942A CN 117219623 A CN117219623 A CN 117219623A
Authority
CN
China
Prior art keywords
thin film
film electrode
layer
capacitor
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310685942.7A
Other languages
English (en)
Inventor
金真弘
李昌洙
金载兴
李周浩
赵龙僖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220163421A external-priority patent/KR102640209B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117219623A publication Critical patent/CN117219623A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及电容器、包括其的电子器件及制备所述电容器的方法。可提供电容器，其包括：第一薄膜电极层、第二薄膜电极层、在第一和第二薄膜电极层之间的电介质层、以及在第一薄膜电极层和电介质层之间和/或在第二薄膜电极层和电介质层之间的第一中间层。第一中间层包括第一金属氧化物，第一和第二薄膜电极层的至少一个包括具有导电性金红石晶体结构的第二金属氧化物，第二金属氧化物包括非贵金属，电介质层包括具有介电性金红石晶体结构的第三金属氧化物，且第一金属氧化物、第二金属氧化物和金属氧化物具有彼此不同的组成，第一金属氧化物包括GeO2，第三金属氧化物包括TiO2，且第一中间层的厚度小于电介质层的厚度。

Description

电容器、包括其的电子器件及制备所述电容器的方法
对相关申请的交叉引用
本申请基于在韩国知识产权局于2022年6月9日提交的韩国专利申请No.10-2022-0070299和于2022年11月29日提交的韩国专利申请No.10-2022-0163421，且要求其优先权，将其公开内容全部通过引用引入本文中。
技术领域
本公开内容涉及电容器、包括其的器件和/或制造所述电容器的方法。
背景技术
半导体器件例如存储器和晶体管被用于多种家用和工业设备中。根据家用和工业设备的高性能，半导体器件的高度集成和小型化正在进展。
根据半导体器件的高度集成和小型化，半导体器件的尺寸正在减小。例如，由于随着电容器的尺寸降低，电容器的电容降低并且漏电流增加，故而已经提出多种方法来解决这些问题。
例如，通过增加电容器的电极区域或减小电介质的厚度以改变电容器的结构，或者通过改进电容器制造方法，保持电容器的电容。
发明内容
然而，结构改进、例如增加电容器的电极区域或减小电介质的厚度、或者在制造方法方面的改进对保持电容器的电容具有限制。
具有更高的介电常数(电介质电容率，dielectric permittivity)的电介质可顺序地用于更高的电容。例如，可使用具有比SiO2高的介电常数的Al2O3，和可使用具有比Al2O3高的介电常数的ZrO2。在二元氧化物中TiO2具有高的介电常数，并且具体地，具有锐钛矿晶体结构的TiO2可具有约40的介电常数，且具有金红石晶体结构的TiO2根据生长方向可具有在80至170范围内的高的介电常数。
当使用贵金属氧化物作为用于沉积电介质层的下部电极时，具有金红石晶体结构的TiO2电介质层可在200℃至300℃范围内的低温下沉积。然而，贵金属氧化物是昂贵的，且在形成电容器后的器件制造过程中可容易地被还原。所述贵金属的还原引起电容器的体积变化，导致在器件中产生缺陷。
当使用非贵金属氧化物作为下部电极时，所述下部电极的功函在电容器制造过程期间降低，使得在所述下部电极和电介质层之间的漏电流增加。
因此，需要新的电容器，其中通过与本领域中的电容器相比具有新的结构，不使用包括贵金属氧化物的电极并且抑制在电极和电介质层之间的漏电流。
一些实例实施方式提供电容器、包括其的器件、和/或制造所述电容器的方法。根据这样的实例实施方式，可抑制在电极和电介质层之间的漏电流，并且在包括所述电容器的器件的制造过程期间可抑制电极的劣化。
根据实例实施方式，电容器可包括：第一薄膜电极层、第二薄膜电极层、在所述第一薄膜电极层和所述第二薄膜电极层之间的电介质层、以及在所述第一薄膜电极层和所述电介质层之间与在所述第二薄膜电极层和所述电介质层之间中的至少一个的第一中间层，所述第一中间层包括第一金属氧化物。所述第一薄膜电极层和所述第二薄膜电极层的至少一个可包括具有金红石晶体结构并包括非贵金属的第二金属氧化物，所述电介质层可包括具有介电性金红石晶体结构的第三金属氧化物，所述第一金属氧化物、所述第二金属氧化物、和所述第三金属氧化物可具有彼此不同的组成，所述第一金属氧化物包括GeO2，且所述第三金属氧化物可包括TiO2，并且所述第一中间层的厚度小于所述电介质层的厚度。
所述电容器可包括间隔开的多个第一薄膜电极层或间隔开的多个第二薄膜电极层。所述电容器可进一步包括将所述多个第一薄膜电极层彼此连接或将所述多个第二薄膜电极层彼此连接的桥，并且所述第一中间层可在所述桥上。
所述第一中间层可通过所述桥从所述多个第一薄膜电极层的至少一个延伸至所述多个第一薄膜电极层的相邻的另一个或通过所述桥从所述多个第二薄膜电极层的至少一个延伸至所述多个第二薄膜电极层的相邻的另一个，并且所述第一中间层可为介电性的。
所述第一中间层的厚度可小于所述第一薄膜电极层的厚度和所述第二薄膜电极层的厚度的至少一个。
所述第一中间层的厚度可为约或更多至约小于/>
所述第一中间层可为具有金红石晶体结构的结晶层或无定形层。
所述第一金属氧化物的化学势可高于所述第二金属氧化物的化学势和所述第三金属氧化物的化学势，并且所述第二金属氧化物的化学势高于所述第三金属氧化物的化学势。
所述第一中间层可具有缺陷，并且所述缺陷可包括氧空位。
所述第一金属氧化物可进一步包括选自如下的至少一种：SnO2、MnO2、GeO2-a(1<a<2)、SnO2-a(1<a<2)、和MnO2-a(1<a<2)。
所述第二金属氧化物可包括选自如下的至少一种：MoO2、SnO2、Sn1-xTaxO2(0.01≤x≤0.1)、Sn1-xNbxO2(0.01≤x≤0.1)、Sn1-xSbxO2(0.01≤x≤0.1)、Sn1-xMnxO2(0.01≤x≤0.1)、和Sn1-xFexO2(0.01≤x≤0.1)。
所述第三金属氧化物可包括选自如下的至少一种：Ti1-yGayO2(0.01≤y≤0.1)、Ti1-yAlyO2(0.01≤y≤0.1)、Ti1-yLayO2(0.01≤y≤0.1)、Ti1-yByO2(0.01≤y≤0.1)、Ti1-yInyO2(0.01≤y≤0.1)、Ti1-yScyO2(0.01≤y≤0.1)、和Ti1-yYyO2(0.01≤y≤0.1)。
所述电介质层的厚度可在约2nm至约100nm的范围内，并且所述第一薄膜电极层和所述第二薄膜电极层各自的厚度可在约10nm至约1,000nm的范围内。
所述第一薄膜电极层和所述第二薄膜电极层的至少一个可具有多层结构，并且所述电容器可进一步包括在构成所述第一薄膜电极层和第二薄膜电极层的至少一个的多个子电极之间的第二中间层。
所述第一薄膜电极层和所述第二薄膜电极层的不与所述第一中间层接触的一个可包括选自如下的至少一种：金属、金属的氧化物、金属的掺杂氧化物、金属的氮化物、和金属的碳化物，所述金属可包括选自如下的至少一种：Ti、W、Ta、Co、Mo、Ni、V、Hf、Al、Cu、Pt、Pd、Ir、Au、和Ru，所述金属的氧化物可包括选自如下的至少一种：MoO2、VO2、RuO2、IrO2、PtO2、MnO2、Sb2O3、和In2O3，所述金属的掺杂氧化物可包括选自如下的至少一种：Ta掺杂的SnO2、Sb掺杂的SnO2、Ni掺杂的SnO2、Ti掺杂的In2O3、和Al掺杂的ZnO，并且所述金属的氮化物可包括选自如下的至少一种：TiN、WN、VN、MoN、TaN、TiAlN、TaSiN、TiSiN、WSiN、TiCN、TiAlCN、RuCN、和RuTiN。
根据实例实施方式，提供电子器件，其包括：晶体管和电连接至所述晶体管的前述电容器。
所述晶体管可包括：半导体基底(基板)，其包括源区域、漏区域、以及在所述源区域和所述漏区域之间的沟道区域；和栅堆叠体，其在所述半导体基底上，面向所述沟道区域，并且包括栅绝缘层和栅电极。
所述晶体管可包括：半导体基底，其包括源区域、漏区域、以及在所述源区域和所述漏区域之间的沟道区域；和栅堆叠体，其在从所述半导体基底的表面以一(一定)深度插入的沟槽中，面向所述沟道区域，并且包括栅绝缘层和栅电极。
所述电子器件可进一步包括：包括所述电容器和所述晶体管的存储单元；以及电连接至所述存储单元并且配置成控制所述存储单元的处理器。
根据实例实施方式，制备电容器的方法可包括：提供第一薄膜电极层和第二薄膜电极层之一；通过外延生长，在所提供的第一薄膜电极层和第二薄膜电极层之一的一个表面上第一设置第一中间层；通过外延生长在所述第一中间层上第二设置电介质层；和在所述电介质层上第三设置所述第一薄膜电极层和第二薄膜电极层的另一个以提供所述电容器，其包括一薄膜电极层、第二薄膜电极层、设置在所述第一薄膜电极层和所述第二薄膜电极层之间的电介质层。所述第一中间层可包括第一金属氧化物，所述第一薄膜电极层和所述第二薄膜电极层的至少一个可包括具有金红石晶体结构并包括非贵金属的第二金属氧化物，所述电介质层可包括具有介电性金红石晶体结构的第三金属氧化物，所述第一金属氧化物、所述第二金属氧化物、和所述第三金属氧化物可具有彼此不同的组成，所述第一金属氧化物可包括GeO2，且所述第三金属氧化物可包括TiO2，并且所述第一中间层的厚度可小于所述电介质层的厚度。
所述提供和所述第一设置可包括：提供间隔开的多个第一薄膜电极层或间隔开的多个第二薄膜电极层；如下至少一个地设置桥：在所述多个第一薄膜电极层之间以将所述多个第一薄膜电极层彼此连接和在所述多个第二薄膜电极层之间以将所述多个第二薄膜电极层彼此连接；和通过外延生长在所述多个第一薄膜电极层或所述多个第二薄膜电极的一个表面上以及在设置在所述多个第一薄膜电极层之间或所述多个第二薄膜电极层之间的所述桥上同时设置所述第一中间层。
附图说明
从结合附图考虑的以下详细描述，本公开内容的一些实例实施方式的以上和其它方面、特征、和优点将更明晰，其中：
图1为显示根据实例实施方式的电容器的结构的示意性横截面图；
图2A为实施例4中制备的电极/中间层/电介质层的层叠体的横截面的HR-TEM图像；
图2B为实施例4中制备的电极/中间层/电介质层的层叠体的横截面的HAADF-STEM图像；
图2C至2F各自为图2B的电极/中间层/电介质层的层叠体的横截面的EDS元素映射(面扫描)图像，证实：
如图2A至2F中所示，GeO2中间层设置在MoO2电极层和Al掺杂的TiO2电介质层之间的界面处；
图3显示包括实施例1-4中制备的电容器的掠入射X射线衍射(GI-XRD)谱图；
图4为显示对于实施例5-8和对比例1-4中制备的电容器的根据等效氧化物厚度(EOT)的漏电流的图；
图5为显示对于实施例7和对比例3中制备的电容器的根据电压变化的电容和耗散因子(DF)的图；
图6为显示对于具有金红石晶体结构的二元氧化物的化学势(μo)计算的结果的图；
图7为显示在其中GeO2层插入在TiO2层之间的情况下的局部态密度(LDOS)计算的结果的图；
图8为显示对于实施例9-14和对比例5中制备的电容器的根据GeO2中间层的厚度的漏电流的图；
图9为显示对于参比例1和2中制备的电容器的根据GeO2中间层的厚度的漏电流的图；
图10A至10D各自为根据实例实施方式的电容器的示意图；
图11为根据另一实例实施方式的电容器的示意图；
图12为说明包括根据实例实施方式的电容器的电子器件的示意性电路配置和操作的电路图；
图13为根据一种实例实施方式的电子器件的示意图；
图14为根据另一实例实施方式的电子器件的示意图；
图15为根据另一实例实施方式的电子器件的平面图；
图16为沿着图15的线A-A'所取的横截面图；
图17为根据另一实例实施方式的电子器件的横截面图；
图18为示意性地显示根据一种实例实施方式的可应用于器件的器件架构的概念图；和
图19为示意性地显示根据另一实例实施方式的可应用于器件的器件架构的概念图。
具体实施方式
现在将对一些实例实施方式详细地进行介绍，其实例示于附图中，其中相同的附图标记始终指的是相同的元件。在这点上，本实例实施方式可具有不同的形式并且不应被解释为限于本文中阐明的描述。因此，下面仅通过参照附图描述实例实施方式以说明方面。如本文中使用的，术语“和/或”包括相关列举项目的一个或多个的任何和全部组合。表述例如“A和B的至少一个(种)(至少之一)(以及“A或B的至少一个(种)(至少之一)”)”当在要素列表之前或之后时，修饰整个要素列表且不修饰所述列表的单独要素。
下文中描述的本发明构思可具有多种变型和多种实例实施方式，所公开的实例实施方式将示于附图中并且被更充分地描述。然而，本发明构思不应被解释为限于本文中阐述的实例实施方式，并且相反，应被理解为覆盖落在本发明构思的范围内的所有变型、等同物、或替代物。
本文中使用的术语仅用于描述具体实例实施方式的目的，并且不意图限制本发明构思。以单数使用的表述包括复数的表述，除非其在上下文中具有明显不同的含义。将进一步理解，术语“包含”或“包括”当用在本说明书中时，表明存在所陈述的特征、区域、整体、步骤、操作、元件和/或组分，但不排除存在或添加一种或多种另外的特征、区域、整体、步骤、操作、元件、组分、和/或其集合。如本文中使用的，取决于上下文，“/”可被解释为“和”或者“或”。
在图中，厚度可被扩大或放大以清楚说明各层和区域。在整个图和后面的描述中，相同的附图标记可指的是相同的元件。将理解，当一个元件、层、膜、部分、片等被称作“在”另外的元件“上”时，其可直接在所述另外的元件上或者其间可存在中间元件。尽管术语“第一”、“第二”等可在本文中用来描述各种元件，但这些元件不应被这些术语限制。这些术语仅用来使一个元件区别于另外的元件。在本说明书和图中，具有基本上相同的功能特征的组件涉及相同的附图标记，并且因此将省略重复的描述。
尽管在实例实施方式的描述中使用术语“相同”、“相等”或“同样”，但应理解可存在一些不精确性。因此，当一个元件被称作与另外的元件相同时，应理解，一个元件或值在期望的制造或操作公差范围(例如，±10％)内与另外的元件或值相同。
当在本说明书中结合数值使用术语“约”或“基本上”时，意图是相关的数值包括在所陈述的数值附近的制造或操作公差(例如，±10％)。而且，当结合几何形状使用词语“约”和“基本上”时，意图是不需要几何形状的精确性，而是对于形状的容度在本公开内容的范围内。进一步地，无论数值或形状是否被修饰为“约”或“基本上”，将理解，这些值和形状将被解释为包括在所陈述的数值或形状附近的制造或操作公差(例如，±10％)。
下文中，将更详细地描述电容器、包括其的器件和/或制备所述电容器的方法的一些实例实施方式。
本公开内容的一个方面提供电容器，其包括：第一薄膜电极层、第二薄膜电极层、和设置在其间的电介质层。所述电容器可进一步包括：设置在所述第一薄膜电极层和所述电介质层之间或在所述第二薄膜电极层和所述电介质层之间的至少一个的第一中间层。所述第一中间层可包括第一金属氧化物，所述第一薄膜电极层和所述第二薄膜电极层的至少一个可包括具有导电性金红石晶体结构并包括非贵金属的第二金属，所述电介质层可包括具有介电性金红石晶体结构的第三金属氧化物，并且所述第一金属氧化物、所述第二金属氧化物、和第三金属氧化物可具有彼此不同的组成。所述第一金属氧化物可包括GeO2，所述第三金属氧化物包括TiO2，并且所述第一中间层的厚度可小于所述电介质层的厚度。参照图1，电介质层设置在第一薄膜电极层和第二薄膜电极层之间，并且中间层设置在所述第一薄膜电极层和所述电介质层之间。
当包括第一金属氧化物的第一中间层设置在包括具有导电性金红石晶体结构并包括非贵金属的第二金属氧化物的所述第一薄膜电极层和所述第二薄膜电极层之一与包括具有介电性金红石晶体结构的第三金属氧化物的电介质层之间时，在电容器制造过程期间可减轻或防止所述第一薄膜电极层和所述第二薄膜电极层之一的劣化。因此，在这样的包括所述电极层和所述电介质层的电容器中，在所述电极层和所述电介质层之间可减少漏电流。
通过在所述薄膜电极层(例如，所述第一薄膜电极层和所述第二薄膜电极层的至少一个)中包括非贵金属氧化物，在包括所述电容器的器件的制造过程期间，由于从包括在所述薄膜电极层中的金属氧化物还原成金属所致的所述薄膜电极层的体积变化可被抑制。因此，在包括所述电容器的器件的制造过程期间，所述电极层的劣化可被减轻或防止。
当所述第一中间层的厚度小于所述电介质层的厚度时，所述薄膜电极层的劣化可被防止，而基本上不影响所述电容器的介电常数。当所述第一中间层的厚度大于所述电介质层的厚度时，所述中间层起到电介质层的作用，使得所述电容器的总介电常数可降低。
所述电容器可包括，例如，间隔开的多个第一薄膜电极或间隔开的多个第二薄膜电极层。所述电容器可进一步包括将间隔开的所述多个第一薄膜电极层彼此连接或将间隔开的所述多个第二薄膜电极层彼此连接的桥。当将间隔开的所述多个第一薄膜电极层彼此物理连接或将间隔开的所述多个第二薄膜电极层彼此物理连接的桥(或支撑物)设置在多个电极层之间时，间隔开的所述多个第一薄膜电极层或间隔开的所述多个第二薄膜电极层的结构稳定性可改善。所述桥可例如减轻或防止间隔开的所述多个第一薄膜电极层或间隔开的所述多个第二薄膜电极层倾斜或倒下。所述桥可例如为介电性的。
所述第一中间层可例如通过所述桥从一个第一薄膜电极层延伸至与所述一个第一薄膜电极层相邻的另一第一薄膜电极层。所述第一中间层可例如通过所述桥从一个第二薄膜电极层延伸至与所述一个第二薄膜电极层相邻的另一第二薄膜电极层。
所述第一中间层可例如为介电性的。例如，在制造包括导电性第一中间层的电容器中，所述第一中间层可设置在下部电极和用于电分离第一结构的下部电极和第二结构的下部电极的桥上。于是，可需要除去设置在所述桥上的所述第一中间层的步骤。同时，在制造包括介电性第一中间层的电容器中，可省略从桥除去第一中间层的步骤。因此，与包括导电性第一中间层的电容器的制造过程相比，包括介电性第一中间层的电容器的制造过程得以简化。
所述第一中间层的厚度可例如小于包括所述第一金属氧化物的所述电极层的厚度。当所述第一中间层的厚度小于所述第一薄膜电极层的厚度和/或所述第二薄膜电极层的厚度时，所述第一薄膜电极层和/或所述第二薄膜电极层的劣化可被减轻或防止，而基本上不影响所述电容器的介电常数。当所述第一中间层的厚度大于所述第一薄膜电极层的厚度和/或所述第二薄膜电极层的厚度时，所述第一中间层可充当电介质层，使得所述电容器的总介电常数可减少。
所述第一中间层的厚度可为例如至/>至/>至/> 至或/>至/>当所述第一中间层的厚度在以上范围内时，可在不充当电介质层的情况下有效地减轻或防止所述第一薄膜电极层和/或所述第二薄膜电极层的劣化。因此，所述电容器的漏电流可进一步减少。
所述第一中间层可为具有金红石晶体结构的结晶层或无定形层。
所述第一中间层可例如通过在具有金红石晶体结构的电极层上外延生长而形成，并因此可为具有金红石晶体结构的结晶层。由于所述第一中间层为具有金红石晶体结构的结晶层，具有金红石晶体结构的电介质层可更容易地形成于所述第一中间层上。另外，所述第一中间层可为例如无定形层。当所述第一中间层为无定形层时，所述第一中间层可在低温条件下形成。
所述第一中间层可包括第一金属氧化物，所述电极层可包括第二金属氧化物，和所述电介质层可包括第三金属氧化物，其中所述第一金属氧化物的化学势可高于所述第二金属氧化物的化学势和所述第三金属氧化物的化学势。当所述第一金属氧化物的化学势高于所述第二金属氧化物的化学势时，与从所述电极层转移至所述电介质层相比，氧离子可更容易地从所述第一中间层转移至所述电介质层。当所述电介质层直接沉积在所述电极层上时，所述第二金属氧化物可通过氧离子从所述电极层的所述第二金属氧化物转移至所述电介质层的所述第三金属氧化物而被容易地还原。同时，当所述第一中间层另外设置在所述电极层上时，所述第一金属氧化物可通过氧离子从所述第一中间层的所述第一金属氧化物转移至所述电介质层而被还原。然而，氧离子从所述电极层的所述第二金属氧化物转移至所述电介质层可被抑制，并且因此，所述第二金属氧化物的还原可被抑制。因此，由于减轻或防止通过所述第二金属氧化物的还原所致的包括所述第二金属氧化物的所述电极层的功函的减少，在所述电极层和所述电介质层之间的漏电流的增加可被抑制。
另外，所述第二金属氧化物的化学势可高于所述第三金属氧化物的化学势。因此，所述第一金属氧化物的化学势可高于所述第二金属氧化物的化学势，且所述第二金属氧化物的化学势可高于所述第三金属氧化物的化学势。
所述第一中间层可包括所述第一金属氧化物，且所述第一金属氧化物可包括第一金属。所述第一金属可为，例如，非贵金属。所述第一金属可为，例如，元素周期表的第3-16族的金属中的除贵金属之外的金属，并且能够形成具有比所述电极层的所述第二金属氧化物的化学势高的化学势的金属氧化物的任何金属可用作所述第一金属。所述第一金属可为，例如，选自如下的至少一种：Ge、Mn、Sn、Cr、Nb、和W。当所述第一中间层包括这样的第一金属时，可进一步有效地减轻或防止在所述电介质层的沉积期间所述电极层的劣化。
所述第一中间层可包括例如缺陷。在将所述电介质层设置在所述第一中间层上的过程中，通过设置在所述第一中间层和所述电介质层之间的界面处和/或在所述第一中间层中的氧离子的转移，可在所述第一中间层中产生缺陷。当在电容器制造过程中包括热处理过程时，由于所述热处理而可在所述第一中间层中产生缺陷。由所述第一中间层所包括的缺陷的实例可为氧空位。所述缺陷的存在可例如通过XRD谱图中主峰附近产生的子峰的存在而证实。例如，与没有缺陷的单晶薄膜相比，具有缺陷的结晶薄膜可另外包括出现在主峰附近的子峰。包括在所述第一中间层中的缺陷数量可例如大于包括在所述电极层中的缺陷的数量。包括在所述第一中间层中的氧空位的数量可例如大于包括在所述电极层中的氧空位的数量。
所述第一中间层可包括所述第一金属氧化物，且所述第一金属氧化物可为例如二元金属氧化物。所述二元金属氧化物可为包括一种类型的金属元素和氧元素的氧化物。所述二元金属氧化物可被掺杂剂掺杂。掺杂的二元金属氧化物可包括至少两种类型的金属元素和氧元素。
所述第一金属氧化物可例如由式1表示：
式1
A1O2-δ1，其中0≤δ1<2，且A1可为选自Ge、Mn、和Sn的至少一种。
在式1中，例如，0.5<δ1<2，1.0<δ1<2，1.5<δ1<2，或1.7<δ1<2。
所述第一金属氧化物可包括，例如，选自如下的至少一种：GeO2、SnO2、MnO2、GeO2-a(0<a<2)、SnO2-a(0<a<2)、MnO2-a(0<a<2)、GeO2-a(1<a<2)、SnO2-a(1<a<2),和MnO2-a(1<a<2)。当所述第一中间层包括这样的第一金属氧化物，可有效地减轻或防止在所述电极层和所述电介质层之间的漏电流。
在所述第一薄膜电极层和所述第二薄膜电极层中，与所述第一中间层接触或与所述第一中间层相邻的那个可包括所述第二金属氧化物，且所述第二金属氧化物可例如由式2表示：
式2
A21-xB2xO2-δ2，其中0≤x≤0.5，0≤δ2<2，A2可为四价原子，B2可为二价原子、三价原子、或四价原子，A2可为非贵金属，且B2可为掺杂剂。
在式2中，例如，0<x≤0.5，0<x≤0.3，0<x≤0.1，0<x≤0.05，或0<x≤0.01.在式2中，例如，0.5<δ2<2，1.0<δ2<2，1.5<δ2<2，或1.7<δ2<2。
在式2中，A2可为，例如，选自如下的至少一种：Mo、Sn、Ge、Cr、W、和V。在式2中，B2可为，例如，选自如下的至少一种：Ta、Nb、Sb、Mn、和Fe。
所述第二金属氧化物可包括，例如，选自如下的至少一种：MoO2、SnO2、Sn1-xTaxO2(0.01≤x≤0.1)、Sn1-xNbxO2(0.01≤x≤0.1)、Sn1-xSbxO2(0.01≤x≤0.1)、Sn1-xMnxO2(0.01≤x≤0.1)、和Sn1-xFexO2(0.01≤x≤0.1)。
所述电介质层可包括所述第三金属氧化物，且所述第三金属氧化物可例如由式3表示：
式3
Ti1-yB3yO2-δ3，其中0≤y≤0.5，和0<δ3<2，并且B3可为二价原子、三价原子、或四价原子。
在式3中，B3可为，例如，选自如下的至少一种：Ga、Al、La、B、In、Sc、和Y。在式3中，例如，0<y≤0.5，0<y≤0.3，0<y≤0.1，0<y≤0.05，或0<y≤0.01，和0.5<δ3<2，1.0<δ3<2，1.5<δ3<2，或1.7<δ3<2。
所述第三金属氧化物可包括，例如，选自如下的至少一种：TiO2、Ti1-yGayO2(0.01≤y≤0.1)、Ti1-yAlyO2(0.01≤y≤0.1)、Ti1-yLayO2(0.01≤y≤0.1)、Ti1-yByO2(0.01≤y≤0.1)、Ti1-yInyO2(0.01≤y≤0.1)、Ti1-yScyO2(0.01≤y≤0.1)、和Ti1-yYyO2(0.01≤y≤0.1)。
所述电容器可包括电介质层，且所述电介质层的厚度可例如在2nm至100nm、5nm至100nm、5nm至50nm、5nm至30nm、或5nm至20nm的范围内。当所述电介质层的厚度过度增加时，所述电容器的每单位体积的容量可减少。当所述电介质层的厚度过小时，在所述电极层和所述电介质层之间的界面中的介电常数减少区域的比例可增加，并且因此，所述电容器的每单位体积的容量可减少。
所述电容器可包括所述第一薄膜电极层和所述第二薄膜电极层，且所述第一薄膜电极层和/或所述第二薄膜电极层的厚度可例如在5nm至1,000nm、10nm至1,000nm、10nm至500nm、或10nm至100nm的范围内。当所述薄膜电极层的厚度过度增加时，所述电容器的每单位体积的容量可减少。当所述薄膜电极层的厚度过小且所述电介质层的厚度过小时，在所述电极层和所述电介质层之间的界面中的介电常数减少区域的比例可增加，并且因此，所述电容器的每单位体积的容量可减少。
所述第一薄膜电极层和所述第二薄膜电极层的一个可不与所述第一中间层接触，并且不与所述第一中间层接触的所述电极层可包括选自如下的至少一种：金属、金属的氧化物、金属的掺杂氧化物、金属的氮化物、和金属的碳化物。
包括在不与所述第一中间层接触的所述电极层中的所述金属可包括选自如下的至少一种：Pt、Ti、W、Ta、Co、Mo、Ni、V、Hf、Al、Cu、Pd、Ir、Au、和Ru。包括在所述第一薄膜电极层和所述第二薄膜电极层的至少一个中的所述金属不限于这些金属，并且可使用本领域中用于电极层的任何金属。
包括在不与所述第一中间层接触的所述电极层中的所述金属的氧化物可包括，例如，选自如下的至少一种：MoO2、VO2、RuO2、IrO2、PtO2、SnO2、MnO2、Sb2O3、和In2O3。包括在所述第一薄膜电极层和所述第二薄膜电极层的至少一个中的所述金属的氧化物不限于这些金属的氧化物，并且可使用本领域中用于电极层的任何金属的氧化物。
包括在不与所述第一中间层接触的所述电极层中的所述金属的掺杂氧化物可包括，例如，选自如下的至少一种：Ta掺杂的SnO2、Sb掺杂的SnO2、Ni掺杂的SnO2、Ti掺杂的In2O3、和Al掺杂的ZnO。也就是说，包括在所述第一薄膜电极层和所述第二薄膜电极层的至少一个中的所述金属的掺杂氧化物不限于这些金属的掺杂氧化物，并且可使用本领域中用于电极层的任何金属的掺杂氧化物。掺杂金属(例如，掺杂剂)的类型没有特别限制，并且可使用改善所述金属的氧化物的导电性的任何掺杂剂。所述掺杂剂可为，例如，金属。
包括在不与所述第一层接触的所述电极层中的所述金属的氮化物可包括，例如，选自如下的至少一种：TiN、WN、TaN、TiAlN、TaSiN、TiSiN、WSiN、TiCN、TiAlCN、RuCN、和RuTiN。包括在所述第一薄膜电极层和所述第二薄膜电极层的至少一个中的所述金属的氮化物不限于这些金属的氮化物，并且可使用本领域中用于电极层的任何金属的氮化物。所述金属的氮化物可包括所述金属的含碳的氮化物。
所述第一薄膜电极层和所述第二薄膜电极层的至少一个可具有多层结构。例如，具有多层结构的至少一个薄膜电极层可由多个子电极层的层叠体构成。构成至少一个薄膜电极层的子电极层的数量可为2至10、2至6、或2至4，但不必限于此并且可在以上范围内适当选择。
所述第一薄膜电极层和所述第二薄膜电极层的至少一个可另外包括设置在构成具有多层结构的薄膜电极层的所述多个子电极层之间的第二中间层。当所述第二中间层另外设置在所述多个子电极层之间时，可进一步有效减轻或防止所述第一薄膜电极层和/或所述第二薄膜电极层的劣化。例如，多个第二中间层可各自设置在所述多个子电极层之间。当所述电容器另外包括所述第二中间层时，漏电流可进一步减少。
所述第二中间层的厚度可为，例如，至小于/>至小于/> 至小于/>至小于/>或/>至小于/>当所述第二中间层的厚度在以上范围内时，可在不充当电介质层的情况下进一步有效减轻或防止所述第一薄膜电极层和/或所述第二薄膜电极层的劣化。因此，所述电容器的漏电流可进一步减少。
所述第二中间层可具有与所述第一中间层相同的组成。所述第二中间层可包括，例如，所述第一金属氧化物。所述第二中间层可包括，例如，选自如下的至少一种：GeO2、SnO2、MnO2、GeO2-a(1<a<2)、SnO2-a(1<a<2)、和MnO2-a(1<a<2)。
所述电容器的类型没有特别限制。所述电容器可为，例如，在存储单元中的电容器器件、在堆叠陶瓷电容器(凝结器)中使用的堆叠电容器等。
图10A至10D各自为根据实例实施方式的电容器20的示意图。
图10A显示包括前述第一中间层(未显示)的电容器20的结构的实例。电容器20可进一步包括绝缘基底100。在该结构中，电容器20包括介电性基底100、电极对(例如，第一薄膜电极11和第二薄膜电极13)、电介质层12、和中间层(未显示)。第一薄膜电极11和第二薄膜电极13分别起到下部薄膜电极和上部薄膜电极的作用。第一薄膜电极11和第二薄膜电极13可不彼此电连接，并且电介质层12可设置在第一薄膜电极11和第二薄膜电极13之间。所述第一中间层(未显示)可设置在第一薄膜电极11和电介质层12之间和/或在第二薄膜电极13和电介质层12之间。
图10B至10D显示电容器20的结构的另外的实例，各自包括前述第一中间层(未显示)。
参照图10B，电介质层12设置成在介电性基底100上包覆第一薄膜电极11，并且第二薄膜电极13设置成包覆电介质层12。所述第一中间层(未显示)设置在第一薄膜电极11和电介质层12之间和/或在第二薄膜电极13和电介质层12之间。所述第一中间层(未显示)的厚度可小于电介质层12的厚度。所述第一中间层(未显示)可包括比所接触的第一薄膜电极11和/或所接触的第二薄膜电极13多的缺陷。
参照图10C，第一薄膜电极11和第二薄膜电极13设置在介电性基底100上，并且电介质层12设置在其间。所述第一中间层(未显示)设置在第一薄膜电极11和电介质层12之间和/或在第二薄膜电极13和电介质层12之间。所述第一中间层(未显示)可包括比所接触的第一薄膜电极11和/或所接触的第二薄膜电极13多的缺陷。
参照图10D，电介质层12设置成在介电性基底100上包覆第一薄膜电极11的部分，并且第二薄膜电极13设置成包覆电介质层12的部分。所述中间层(未显示)设置在第一薄膜电极11和电介质层12之间和/或在第二薄膜电极13和电介质层12之间。所述第一中间层(未显示)可包括比所接触的第一薄膜电极11和/或所接触的第二薄膜电极13多的缺陷。
图11为根据另一实例实施方式的电容器20的示意图。
在图11中，多个第一薄膜电极11(包括11a、11b、和11c)在介电性基底100上彼此间隔开，并且桥15(包括15a和15b)将多个第一薄膜电极11(包括11a、11b、和11c)物理连接。当桥15(包括15a和15b)将多个第一薄膜电极11(包括11a、11b、和11c)彼此连接时，可减轻或防止第一薄膜电极11(包括11a、11b、和11c)倾斜或倒下。第一中间层14设置在第一薄膜电极11(包括11a、11b、和11c)以及桥15(包括15a和15b)上。第一中间层14可例如经由桥15a从一个第一薄膜电极11a延伸至另一相邻的第一薄膜电极11b。电介质层12设置在第一中间层14上。第二薄膜电极13设置成包覆电介质层12。
前述电容器可用于多种电子器件中。前述电容器可与晶体管一起用作动态随机存取存储器(DRAM)器件。另外，与其它电路元件一起，前述电容器可构成组成电子器件的电路。
图12为说明采用根据实例实施方式的电容器的电子器件的示意性电路配置和操作的电路图。
电子器件1000的电路图是用于DRAM器件的单个单元的，并且包括单个晶体管(TR)、单个电容器(CA)、字线(WL)、和位线(BL)。电容器CA可为图1和图10A至10D中描述的电容器。
DRAM的数据写入操作如下。在将栅电压(高)通过字线WL施加至栅电极以“开启”晶体管TR之后，施加电压VDD(高)或0(低)，其为将输入在位线BL上的数据的电压值。当将高电压施加至字线WL和位线BL时，电容器CA被充电并且记录数据“1”。当将高电压施加至字线WL并且将低电压施加至位线BL时，电容器CA被放电并且记录数据“0”。
对于数据读取操作，将高电压施加至字线WL以开启DRAM的晶体管TR，并且然后将VDD/2的电压施加至位线BL。当在DRAM中写入的数据为“1”时(例如，在其中电容器CA的电压为VDD的情况下)，位线BL的电压变得略高于VDD/2，因为电荷从电容器CA转移至位线BL。同时，当在DRAM中写入的数据为“0”时，位线BL的电压变得略低于VDD/2，因为电荷从位线BL转移至电容器CA。然后，当在位线BL中由此产生的电位差被感测放大器感测并且放大时，相应的数据可确定为“0”或“1”。
图13为根据一种实例实施方式的电子器件的示意图。
参照图13，在电子器件1001中，电容器CA1和晶体管TR可通过触头21彼此电连接。电容器CA1包括下部电极201、上部电极401、和设置在其间的电介质薄膜301。电容器CA1可为与图1、图10A至10D和图11之一中描述的相同的电容器，并且因此将省略其描述。
晶体管TR可为场效应晶体管。晶体管TR可包括：半导体基底SU，其包括源区域SR、漏区域DR、和沟道区域CH；以及在半导体基板SU上的设置成面向沟道区域CH的栅堆叠体GS，其包括栅绝缘层GI和栅电极GA。
沟道区域CH为在源区域SR和漏区域DR之间的区域，并且电连接至源区域SR和漏区域DR。源区域SR可电连接至沟道区域CH的一端或与沟道区域CH的一端接触，且漏区域DR可电连接至沟道区域CH的另一端或与沟道区域CH的另一端接触。沟道区域CH可定义为半导体基底SU的在源区域SR和漏区域DR之间的基底区域。
半导体基底SU可包括半导体材料。半导体基底SU可包括，例如，半导体材料例如硅(Si)、锗(Ge)、锗化硅(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)、或磷化铟(InP)。另外，半导体基底SU可包括绝缘体上硅(SOI)基底。
源区域SR、漏区域DR、和沟道区域CH可各自独立地通过如下形成：将杂质注入半导体基底SU的不同区域中。在该情况下，源区域SR、沟道区域CH、和漏区域DR可各自包括基底材料作为基础材料。源区域SR和漏区域DR可各自由导电材料形成。在该情况下，源区域SR和漏区域DR可各自包括，例如，金属、金属化合物、或导电聚合物。
与所述附图不同，沟道区域CH可作为单独的材料层(薄膜)实施。在该情况下，沟道区域CH可包括，例如，如下的至少一种：Si、Ge、SiGe、III-V族半导体、氧化物半导体、氮化物半导体、氧氮化物半导体、二维(2D)材料、量子点、和有机半导体。所述氧化物半导体可包括，例如，InGaZnO。所述2D材料可包括，例如，过渡金属二硫属化物(TMD)或石墨烯。所述量子点可包括，例如，胶体量子点或纳米晶体结构体。
栅电极GA可设置在半导体基底SU上以与半导体基底SU间隔开并且面向沟道区域CH。栅电极GA可包括如下的至少一种：金属、金属氮化物、金属碳化物、和多晶硅。所述金属可包括，例如，如下的至少一种：铝(Al)、钨(W)、钼(Mo)、钛(Ti)、和钽(Ta)。所述金属氮化物膜可包括，例如，如下的至少一种：Ti氮化物(TiN)膜和Ta氮化物(TaN)膜。所述金属碳化物可包括，例如，掺杂有(或包含)Al和/或Si的至少一种金属碳化物。所述金属碳化物可包括，例如，TiAlC、TaAlC、TiSiC、或TaSiC。
栅电极GA可具有其中多种材料堆叠的结构。栅电极GA可具有，例如，金属氮化物层/金属层例如TiN/Al的堆叠结构，或金属氮化物层/金属碳化物层/金属层例如TiN/TiAlC/W的堆叠结构。用于栅电极GA的前述材料仅为实例，且不限于此。
栅绝缘层GI可进一步设置在半导体基底SU和栅电极GA之间。栅绝缘层GI可包括顺电性(paraelectric)材料或高k介电材料。栅绝缘层GI可具有例如20-70的介电常数。
栅绝缘层GI可包括，例如，氧化硅、氮化硅、氧化铝、氧化铪、或氧化锆，或2D绝缘体例如六方氮化硼(h-BN)。栅绝缘层GI可包括，例如，氧化硅(SiO2)、氮化硅(SiNx)、氧化铪(HfO2)、氧化铪硅(HfSiO4)、氧化镧(La2O3)、氧化镧铝(LaAlO3)、氧化锆(ZrO2)、氧化铪锆(HfZrO2)、氧化锆硅(ZrSiO4)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化锶钛(SrTiO3)、氧化钇(Y2O3)、氧化铝(Al2O3)、氧化铅钪钽(PbSc0.5Ta0.5O3)、或铌酸铅锌(PbZnNbO3)。栅绝缘层GI可包括，例如，金属氧氮化物如氧氮化铝(AlON)、氧氮化锆(ZrON)、氧氮化铪(HfON)、氧氮化镧(LaON)、或氧氮化钇(YON)，硅酸盐如ZrSiON、HfSiON、YSiON、或LaSiON，或铝酸盐如ZrAlON和HfAlON。栅绝缘层GI可包括，例如，前述电容器的电介质层。栅绝缘层GI可与栅电极GA一起构成栅堆叠体。
电容器CA1的电极201和401之一可通过触头21电连接至晶体管TR的源区域SR和漏区域DR之一。触头21可包括合适的导电材料，例如钨、铜、铝、多晶硅等。
电容器CA1和晶体管TR的设置可进行不同的改变。例如，电容器CA1可具有设置在半导体基底SU上的结构或嵌入在半导体基底SU中的结构。
图13显示包括一个电容器CA1和一个晶体管TR的电子器件1001，但仅为一种实施方式。电子器件1001可包括多个电容器和多个晶体管。
图14显示根据另一实例实施方式的电子器件。
参照图14，电子器件1002可具有其中电容器CA2和晶体管TR通过触头21彼此电连接的结构。
晶体管TR可包括：半导体基底SU，其包括源区域SR、漏区域DR、和沟道区域CH；以及在半导体基底SU上的设置成面向沟道区域CH的包括栅绝缘层GI和栅电极GA的栅堆叠体GS。
中间绝缘层25可设置在半导体基底SU上以覆盖栅堆叠体GS。中间绝缘层25可包括介电材料(电介质材料)。中间绝缘层25可包括，例如，Si氧化物(例如，SiO2)、Al氧化物(例如，Al2O3)、或高k介电材料(例如，HfO2)。触头21通过中间绝缘层25以将晶体管TR和电容器CA2彼此电连接。
电容器CA2包括下部电极202、上部电极4012和设置在其间的电介质薄膜302。下部电极110和上部电极402可设置成可使与电介质薄膜302的接触区域最大化的形状，并且用于形成电容器CA2的材料可与用于形成前述图1、10A-10D和11的电容器的材料基本上相同。
图15为根据另一实例实施方式的电子器件的平面图。
参照图15，电子器件1003可具有其中多个电容器和多个场效应晶体管重复地设置的结构。电子器件1003可进一步包括场效应晶体管，该场效应晶体管包括：半导体基底11'，其包括源、漏和沟道；栅堆叠体GA 12'；在半导体基底11'上设置成不与栅堆叠体12'重叠的触头结构体20'；设置在触头结构体20'上的电容器CA3；以及将多个场效应晶体管电连接在一起的位线结构体13'。
图15显示其中触头结构体20'和电容器CA3二者沿着X和Y方向重复地设置的形式(例如布置或布局)的实例实施方式，但所述形式不限于此。触头结构体20'可例如沿着X和Y方向设置，且电容器CA3可以六边形形状例如蜂窝结构设置。在一些实例实施方式中，电容器CA3可具有，例如，圆形形状、三角形形状、四角形形状、或五角形形状。在一些实例实施方式中，电容器CA3可具有，例如，圆柱形形状、三棱柱形状、四棱柱形状、或五棱柱形状。所述四棱柱形状可具有，例如，立方体形状或长方体(片)形状。
图16为沿着图15的线A-A'所取的横截面图。
参照图16，半导体基底11'可具有浅沟槽隔离(STI)结构，其包括器件分离膜14'。器件分离膜14'可为由一种类型的电介质膜形成的单个层、或由两个或更多个电介质膜的组合形成的多层。器件分离膜14'可包括在半导体基底11'中的器件分离沟槽14'T，并且器件分离沟槽14'T可填充有介电材料。所述介电材料可包括如下的至少一种：氟硅酸盐玻璃(FSG)、未掺杂的硅酸盐玻璃(USG)、硼-磷-硅酸盐玻璃(BPSG)、磷-硅酸盐玻璃(PSG)、可流动氧化物(FOX)、等离子体增强的正硅酸四乙酯(PE-TEOS)和东燃硅氮烷(tonen silazene)(TOSZ)，但不限于此。
半导体基底11'可进一步包括由器件分离膜14'限定的沟道区域CH、和设置成与半导体基底11'的上表面平行并且在X方向上延伸的栅线沟槽12'T。沟道区域CH可具有拥有短轴和长轴的相对长的岛形状。如图15中所示，沟道区域CH的长轴可沿着平行于半导体基底11'的上表面的方向D3设置。
栅线沟槽12'T可设置成从半导体基底11'的上表面以预定深度横穿沟道区域CH，或可设置在沟道区域CH中。栅线沟槽12'T还可设置在器件分离沟槽14T内，并且在器件分离沟槽14T内的栅线沟槽12'T的底表面可低于沟道区域CH的栅线沟槽12T的底表面。第一源/漏11'ab和第二源/漏11"ab可设置在位于栅线沟槽12'T两侧上的沟道区域CH的上部部分上。
栅堆叠体12'可设置在栅线沟槽12'T内。例如，栅绝缘层12'a、栅电极12'b、和栅封盖层12'c可顺序设置在栅线沟槽12'T内。栅绝缘层12'a和栅电极12'b可通过参照以上描述理解，并且栅封盖层12'c可包括如下的至少一种：氧化硅、氧氮化硅、和氮化硅。栅封盖层12'c可设置在栅电极12'b上以填充栅线沟槽12'T的其余部分。
位线结构体13'可设置在第一源/漏11'ab上。位线结构体13'可设置成与半导体基底11'的上表面平行并且沿着Y方向延伸。位线结构体13'可与第一源/漏11'ab电连接，并且可包括顺序地堆叠的位线触头13'a、位线13'b、和位线封盖层13'c。位线触头13'a可包括，例如，多晶硅。位线13'b可包括，例如，金属材料。位线封盖层13'c可包括，例如，绝缘材料如氮化硅或氧氮化硅。
图16显示其中位线触头13'a的底表面处于与半导体基底11'的上表面相同的水平的情况，但仅为一种实例实施方式并且本发明构思的实例实施方式不限于此。例如，在一种或多种实例实施方式中，可进一步设置形成为距半导体基底11'的上表面预定深度的凹部，并且位线触头13'a可延伸到所述凹部中。因此，位线触头13'a的底表面可形成为低于半导体基底11'的上表面。
位线结构体13'封盖可进一步包括在位线触头13'a和位线13'b之间的位线中间层(未显示)。所述位线中间层可包括，例如，金属硅化物如硅化钨、或金属氮化物如氮化钨。可在位线结构体13'的侧壁上进一步形成位线间隔物(未显示)。所述位线间隔物可具有单层结构或多层结构。所述位线间隔物可包括，例如，绝缘材料如氧化硅、氧氮化硅、或氮化硅。所述位线间隔物可进一步包括，例如，空气空间(空气间隔，air space)(未显示)。
触头结构体20'可设置在第二源/漏11"ab上。触头结构体20'和位线结构体13'可分别设置在基底上的不同源/漏上。触头结构体20'可具有其中下部触头图案(未显示)、金属硅化物层(未显示)、和上部触头图案(未显示)顺序的堆叠在第二源/漏11"ab上的结构。触头结构体20'可进一步包括包围所述上部触头图案的侧表面和底表面的阻挡层(未显示)。所述下部触头图案可包括，例如，多晶硅。所述上部触头图案可包括，例如，金属材料。所述阻挡层可包括，例如，具有导电性的金属氮化物。
电容器CA3可与触头结构体20'电连接以设置在半导体基底11'上。例如，电容器CA3可包括与触头结构体20'电连接的下部电极203、与下部电极203间隔开的上部电极403、和设置在其间的电介质薄膜303。下部电极203可具有圆柱形形状或拥有在底部处封闭的内部空间的杯形状。上部电极403可具有梳形状，其中梳齿延伸到由下部电极203形成的内部空间和在相邻的下部电极203之间的区域中。电介质薄膜303可设置在下部电极203和上部电极403之间以与其表面平行。
用于形成构成电容器CA3的下部电极203、电介质薄膜303、和上部电极403的材料与用于形成图1、10A-10D和11中描述的电容器的材料基本上相同，并且因此将省略其描述。
中间绝缘层15'可进一步设置在电容器CA3和半导体基底11'之间。中间绝缘层15'可设置在电容器CA3和半导体基底11'之间的其中没有设置其它结构体的空间中。例如，中间绝缘层15'可设置成覆盖所述基底上的位线结构体13'、触头结构体20'、栅堆叠体12'等的布线和/或电极结构体。例如，中间绝缘层15'可包围触头结构体20'的壁。中间绝缘层15'可包括包围位线触头13'a的第一中间绝缘层15'a以及覆盖位线13'b和位线封盖层13'c的侧表面和/或上表面的第二中间绝缘层15'b。
电容器CA3的下部电极203可设置在中间绝缘层15'上，更特别地设置在第二中间绝缘层15'b上。当设置多个电容器CA时，多个下部电极203的底表面可通过蚀刻停止层16分离。换言之，蚀刻停止层16可包括开口16T，并且电容器CA3的下部电极203的底表面可设置在开口16T中。如图中所示的，下部电极203可具有圆柱形形状或拥有在底部处封闭的内部空间的杯形状。电容器CA3可进一步包括减轻或防止下部电极203倾斜或倒下的支撑物(未显示)，并且这样的支撑物可设置在下部电极203的侧壁上。
图17为根据另一实例实施方式的电子器件的横截面图。
该实例实施方式的电子器件1004是以与沿着图15的A-A'所取的横截面图对应的横截面图显示的，并且仅在电容器CA4的形状方面与图16的电子器件不同。电容器CA4与触头结构体20'电连接以设置在半导体基底11'上，并且包括与触头结构体20'电连接的下部电极204、与下部电极204间隔开的上部电极404、以及设置在下部电极204和上部电极404之间的电介质薄膜304。用于形成下部电极204、电介质薄膜304、和上部电极404的材料与用于形成图1、10A-10D和11中描述的电容器的那些基本上相同。
下部电极204可具有在竖直方向(Z方向)上延伸的柱形状例如圆柱、四边形柱、或者多边形柱。上部电极404可具有梳形状，其中梳齿延伸到在相邻的下部电极204之间的区域中。电介质薄膜304可设置在下部电极204和上部电极404之间以与其表面平行。
根据以上实例实施方式的电容器和电子器件可应用于多种应用领域。例如，根据实例实施方式的电子器件可用作逻辑器件或存储器件。根据实例实施方式的电子器件可在例如移动设备、计算机、膝上型计算机、传感器、网络设备、神经形态设备等的设备中用于算术操作、程序执行、临时数据保留等。另外，根据实例实施方式的电子元件和电子器件对于其中数据传输量大并且数据传输连续进行的设备可为有用的。
图18和19各自为示意性地显示根据实例实施方式的可应用于器件的器件架构的概念图。
参照图18，电子器件架构1100可包括存储单元1010、算术逻辑单元(ALU)1020、和控制单元1030。存储单元1010、ALU 1020、和控制单元1030可彼此电连接。电子器件架构1100可例如作为包括存储单元1010、ALU 1020、和控制单元1030的单个芯片实施。
存储单元1010、ALU 1020、和控制单元1030可通过片上金属线彼此连接以直接通信。存储单元1010、ALU 1020、和控制单元1030可一体地集成于一个基底上以形成一个芯片。电子器件架构(例如，芯片)1100可与输入/输出设备2000连接。存储单元1010可包括主存储器和缓存(高速缓冲，cache)存储器两者。电子器件架构(例如，芯片)1000可为片上存储器处理单元。存储单元(或存储元件)1010可包括前述电容器和利用其的电子器件。ALU1020或控制单元1030可各自包括前述电容器。控制单元1030可互换地被称作处理器或处理电路系统。
参照图19，缓存存储器1510、ALU 1520、和控制单元1530可构成中央处理单元(CPU)1500，并且缓存存储器1510可包括静态随机存取存储器(SRAM)。因此，控制单元1530可互换地被称作处理器或处理电路系统。与CPU 1500分开地，可提供主存储器1600和次储存器(例如，辅助储存器)1700。主存储器1600可为动态随机存取存储器(DRAM)，并且可包括前述电容器。这样的电子器件架构可以其中计算单元设备和存储单元设备在单个芯片中彼此相邻而不区分子单元的形式实施。
虽然以上已经描述了一些实例实施方式，但是这些仅是实例，并且本领域技术人员将由其进行多种修改。
参照附图中所示的实例实施方式描述了前述电容器和包括其的电子器件，但是这些仅是实例，并且本领域技术人员将理解，可由其进行多种修改和等同的其它实例实施方式。因此，本文中公开的实例实施方式应在描述性的观点上，而不是限制性的观点上考虑。本说明书的范围在权利要求中，而不是以上描述中指示，并且与其等同的范围内的所有差异应被解释为包括在本公开内容中。
本公开内容的另一方面提供制备所述电容器的方法。所述方法可包括：提供第一薄膜电极层或第二薄膜电极层之一；通过外延生长，在所提供的所述第一薄膜电极层和所述第二薄膜电极层之一的一个表面上第一设置中间层；通过外延生长在所述中间层上第二设置电介质层；和在所述电介质层上第三设置第一薄膜电极层和所述第二薄膜电极层的另一个以提供所述电容器，其包括所述第一薄膜电极层、第二薄膜电极层、以及设置在所述第一薄膜电极层和所述第二薄膜电极层之间的电介质层。所述中间层包括第一金属氧化物，所述第一薄膜电极层和所述第二薄膜电极层的至少一个包括具有导电性金红石晶体结构的第二金属氧化物，所述第二金属氧化物包括非贵金属，所述电介质层包括具有介电性金红石晶体结构的第三金属氧化物，所述第一金属氧化物、所述第二金属氧化物、和所述第三金属氧化物具有彼此不同的组成，所述第一金属氧化物包括GeO2，所述第三金属氧化物包括TiO2，并且所述第一中间层的厚度小于所述电介质层的厚度。当通过前述方法制造的电容器包括所述中间层时，所述电容器的漏电流可减少，并且在所述电容器的制造过程期间所述薄膜电极层的劣化可被抑制。
提供所述第一薄膜电极层和所述第二薄膜电极层之一和通过外延生长在所提供的所述第一薄膜电极层和所述第二薄膜电极层之一的一个表面上设置所述第一中间层可包括，例如，提供间隔开的多个第一薄膜电极层或间隔开的多个第二薄膜电极层，如下至少一个地设置桥：在所述多个第一薄膜电极层之间以将所述多个第一薄膜电极层彼此连接和在所述多个第二薄膜电极层之间以将所述多个第二薄膜电极层彼此连接，和通过外延生长在所述多个第一薄膜电极层或所述多个第二薄膜电极的一个表面上以及在设置在所述多个第一薄膜电极层之间或所述多个第二薄膜电极层之间的所述桥上同时设置第一中间层。
参照图10A至10D，可首先提供第一薄膜电极11或第二薄膜电极13。
第一薄膜电极11和/或第二薄膜电极13可包括，例如，选自如下的金属氧化物：氧化钼(MoO2)、氧化锡(SnO2)、Ta掺杂的氧化锡(Sn1-xTaxO2，0.01≤x≤0.1)、Nb掺杂的氧化锡(Sn1-xNbxO2，0.01≤x≤0.1)、Sb掺杂的氧化锡(Sn1-xSbxO2，0.01≤x≤0.1)、Mn掺杂的氧化锡(Sn1-xMnxO2，0.01≤x≤0.1)、和Fe掺杂的氧化锡(Sn1-xFexO2，0.01≤x≤0.1)。第一薄膜电极11和/或第二薄膜电极13可各自包括具有金红石晶体结构的金属氧化物。第一薄膜电极11和/或第二薄膜电极13可为氧化钼(MoO2)。
第一薄膜电极11和/或第二薄膜电极13可通过如下形成：使用电子束外延工艺、液相外延工艺、气相外延工艺、化学气相沉积工艺、溅射工艺、原子层沉积工艺、脉冲激光沉积工艺等沉积金属氧化物。第一薄膜电极11和第二薄膜电极13可各自具有单层结构或多层结构。
当第一薄膜电极11通过使用脉冲激光沉积外延工艺形成时，例如，在将介电性基底100加载到反应室中后，可将介电性基底100保持在约400℃至约800℃的范围内的温度，并且可将所述室中的氧化剂的分压例如氧分压保持在0.01毫巴至1毫巴的范围内的压力。通过由金属前体气化金属和/或金属离子，可供应构成第一薄膜电极11的气态金属和/或气态金属离子。随后，可将气态金属和/或气态金属离子引入到介电性基底100上，并且可供应氧化剂以形成第一薄膜电极11。当第一薄膜电极11包括MoO2层时，所述金属前体可包括如下，由如下组成或基本上由如下组成：钼或包括钼的第一前体化合物，并且所述氧化剂可包括氧气(O2)、臭氧(O3)、二氧化氮(NO2)、或一氧化二氮(N2O)。所述氧化剂可为例如氧气。第二薄膜电极12可以相同的方式形成。
虽然在图中未显示，多个第一薄膜电极11可例如在介电性基底100上彼此间隔开。在介电性基底100上彼此间隔开的多个第一薄膜电极11各自可具有例如从介电性基底100的表面突出的形状，例如圆柱形形状或杯形状。另外，将多个第一薄膜电极11彼此连接的所述桥(未显示)可设置在多个第一薄膜电极11之间。当将多个第一薄膜电极11物理连接的所述桥(未显示)设置在其间时，可减轻或防止多个第一薄膜电极11倾斜或倒下。
所述桥可为电介质层。所述桥可包括，例如，氧化硅、氮化硅、氧化铝、氧化铪、氧化锆、或2D绝缘体例如h-BN。所述桥可包括，例如，用于形成前述栅绝缘层和/或电容器电介质层的材料。
接着，所述第一中间层(未显示)可通过外延生长设置在第一薄膜电极11或第二薄膜电极13的一个表面上。
所述外延生长可例如通过使用分子束外延工艺、脉冲激光外延工艺、气相外延工艺、气态相外延工艺等进行。
当所述第一中间层(未显示)通过使用脉冲激光沉积外延工艺形成时，例如，在将介电性基底100/第一薄膜电极11的层叠体加载到反应室中后，可将第一薄膜电极11保持在约400℃至约800℃范围内的温度，并且可将所述室中的氧化剂的分压例如氧分压保持在0.01毫巴至1毫巴范围内的压力。通过由金属前体气化金属和/或金属离子，可供应构成所述第一中间层(未显示)的气态金属和/或气态金属离子。随后，可将气态金属和/或气态金属离子引入到第一薄膜电极11上，并且可供应氧化剂以形成所述第一中间层(未显示)。当所述第一中间层(未显示)包括GeO2时，所述金属前体可包括如下，由如下组成或基本上由如下组成：锗或包含锗的第一前体化合物，并且所述氧化剂可包括氧气(O2)、臭氧(O3)、二氧化氮(NO2)、或一氧化二氮(N2O)。所述氧化剂可为例如氧气。
当所述第一中间层(未显示)通过使用分子束外延工艺形成时，在将如上所述制造的介电性基底100/第一薄膜电极11的层叠体加载到反应室中后，可将第一薄膜电极11保持在约400℃至约800℃范围内的温度，并且可将所述室中的氧化剂的分压例如氧分压保持在10-8托至10-5托范围内的压力。通过由金属前体气化金属，可供应用于形成所述第一中间层的气态金属。随后，可将气态金属引入到第一薄膜电极11上，并且然后可向其供应氧化剂以在第一薄膜电极11上形成第一中间层(未显示)。当所述第一中间层(未显示)包括GeO2时，所述金属前体可包括如下，由如下组成或基本上由如下组成：锗或包含锗的第一前体化合物，并且所述氧化剂可包括氧气(O2)、臭氧(O3)、二氧化氮(NO2)、或一氧化二氮(N2O)。所述氧化剂可为例如氧气。
虽然在图中未显示，所述第一中间层(未显示)可通过外延生长而同时设置在多个第一电极11的一个表面上以及在多个第一电极11之间的所述桥上。由于所述第一中间层(未显示)为电介质层，将省略除去设置在所述桥(未显示)上的所述第一中间层(未显示)的步骤。因此，可简化电容器制造过程。
接着，电介质层12可通过外延生长而设置在第一中间层(未显示)的一个表面上。
所述外延生长可例如通过使用分子束外延工艺、脉冲激光外延工艺、气相外延工艺、气态相外延工艺等进行。
电介质层12可选自，例如，氧化钛(TiO2)、Ga掺杂的氧化钛(Ti1-xGaxO2，0.01≤x≤0.1)、Al掺杂的氧化钛(Ti1-xAlxO2，0.01≤x≤0.1)、La掺杂的氧化钛(Ti1-xLaxO2，0.01≤x≤0.1)、B掺杂的氧化钛(Ti1-xBxO2，0.01≤x≤0.1)、In掺杂的氧化钛(Ti1-xInxO2，0.01≤x≤0.1)、Sc掺杂的氧化钛(Ti1-xScxO2，0.01≤x≤0.1)、和Y掺杂的氧化钛(Ti1-xYxO2，0.01≤x≤0.1)。
当电介质层12通过使用原子层沉积(ALD)方法形成时，在将根据上述方法制备的介电性基底100/第一薄膜电极11/第一中间层(未显示)的层叠体加载到反应室中后，可将第一中间层保持在约200℃至约400℃范围内的温度，并且可将所述室中的氧化剂的浓度例如臭氧浓度保持在100g/m3至约500g/m3的范围内。通过由金属前体气化金属和/或金属离子，可供应构成电介质层12的气态金属和/或气态金属离子。接着，可将气态金属和/或气态金属离子引入到第一中间层，并且然后可供应氧化剂以形成电介质层12。当电介质层12包括铝(Al)掺杂的氧化钛(Ti1-xAlxO2，0.01≤x≤0.1)时，所述金属前体可包括如下，由如下组成或基本上由如下组成：Ti或包括Ti的第一前体化合物、和Al或包括Al的掺杂剂化合物，并且所述氧化剂可包括氧气(O2)、臭氧(O3)、二氧化氮(NO2)、一氧化二氮(N2O)等。所述氧化剂可为例如臭氧。
电介质层12的沉积可通过如下进行：重复第三循环至少一次，所述第三循环包括供应所述第一前体化合物和臭氧的第一循环以及供应所述掺杂剂化合物和臭氧的第二循环。在所述第二循环进行一次时，所述第一循环可进行多次。例如，在进行多次的所述第一循环之间所述第二循环可进行至少一次。在沉积电介质层12的过程中，所述第一循环可进行2次至100次。在沉积电介质层12的过程中，所述第一循环可例如进行2次至50次、2次至30次、2次至20次、或2次至10次。在沉积电介质层12的过程中，所述第二循环可进行0.5次至10次。在沉积电介质层12的过程中，所述第二循环可进行0.5次、1次、1.5次、2次、2.5次、3次、3.5次、4次、4.5次、或5次。当电介质层12不包括掺杂剂时，不进行所述第二循环。
通过对电介质层12另外进行热处理工艺，构成电介质层12的材料可额外结晶化。例如，可将电介质层12通过在氧气(O2)气体、氮气(N2)气体、氩气(Ar)气体、氨(NH4)气体、或其混合物的气氛下快速热处理工艺(RTP)而热处理。所述RTP可例如在约500℃至约650℃的温度下进行约30秒-约3分钟。
接着，薄膜电极层的另一个可设置在电介质层12上以提供电容器20。
设置不与所述中间层(未显示)接触的第一薄膜电极11或不与所述中间层(未显示)接触的第二薄膜电极12的方法可与设置与所述中间层(未显示)接触的第二薄膜电极12或与所述中间层(未显示)接触的第一薄膜电极11的方法相同。
在一些实例实施方式中，不与所述中间层(未显示)接触的第一薄膜电极11或不与所述中间层(未显示)接触的第二薄膜电极12可通过如下形成：对通过涂覆和干燥包括导电材料的电极糊料而获得的涂层膜进行热处理。
涂覆方法不使用真空过程或高温过程，并且因此可简单地制造电极。
所述电极糊料可包括导电材料颗粒、有机组分和溶剂。
对于所述导电材料，可使用可用于电极的任何通常的材料。所述导电材料的实例包括导电金属氧化物(例如，氧化锡、氧化铟、或氧化铟锡(ITO))，金属例如铂、金、银、铜、铁、锡、锌、铝、铟、铬、锂、钠、钾、铯、钙、镁、钯、钼、或其合金，非晶硅，和多晶硅，无机导电材料(例如，碘化铜或硫化铜)；聚噻吩、聚吡咯、聚苯胺、聚乙烯二氧噻吩等与聚苯乙烯磺酸的复合物，其导电性通过用碘掺杂而改善的导电聚合物和碳材料。虽然导电材料可单独使用，但是多种导电材料可为通过层叠或混合而组合使用。
所述导电材料可为，例如，金属颗粒。通过使用金属颗粒，所述电容器的抗弯曲性可改善，或即使当重复施加电压时，矫顽电场也可不增加。例如，所述金属颗粒可包括选自如下的至少一种：金、银、铜、铂、铅、锡、镍、铝、钨、钼、钌、铬、钛、和铟。
所述有机组分的实例包括单体、低聚物、聚合物、光聚合引发剂、增塑剂、流平剂、表面活性剂、硅烷偶联剂、消泡剂、颜料、和分散剂。考虑到改善所述电容器的抗弯曲性，例如，所述有机组分可为低聚物或聚合物。所述低聚物或聚合物可为，例如，热塑性树脂或热固性树脂。所述低聚物或聚合物的实例包括丙烯酸类树脂、环氧树脂、酚醛清漆树脂、酚树脂、聚酰亚胺前体树脂、聚酰亚胺树脂、聚硅氧烷树脂、基于氟化物的树脂和聚乙烯醇缩醛树脂。
可使用任何溶剂，只要其分散导电颗粒并溶解所述有机组分。所述溶剂的实例包括：有机溶剂，其包括基于酮的溶剂如甲乙酮、丙酮、二乙酮、甲基异丁基酮、甲基异丙基酮、环戊酮和环己酮，基于醇的溶剂如甲醇、乙醇、异丙醇、异丁醇、苯甲醇、甲氧基甲基丁醇、乙二醇、二甘醇和甘油，基于醚的溶剂如二乙醚、二异丙基醚、1,2-二甲氧基乙烷、1,4-二氧六环、四氢呋喃、四氢吡喃、苯甲醚、一缩二乙二醇二甲醚(二甘醇二甲醚)和一缩二乙二醇乙基醚(卡必醇)，基于溶纤剂的溶剂如甲基溶纤剂、乙基溶纤剂和苯基溶纤剂，基于脂族烃的溶剂如己烷、戊烷、庚烷和环己烷，基于芳族烃的溶剂如甲苯、二甲苯和苯，芳族杂环化合物溶剂如吡啶、吡嗪、呋喃、吡咯、噻吩和N-甲基吡咯烷酮，基于酰胺的溶剂如N,N-二甲基甲酰胺和N,N-二甲基乙酰胺，基于卤素化合物的溶剂如三氯乙烯、二氯甲烷、氯仿、1,2-二氯乙烷和氯苯，基于酯的溶剂如乙酸乙酯、乙酸甲酯、甲酸乙酯、乳酸乙酯、碳酸二甲酯、碳酸二乙酯、碳酸亚丙酯和γ-丁内酯，基于硫化合物的溶剂如二甲亚砜和环丁砜，基于腈的溶剂如乙腈、丙腈和丙烯腈，基于有机酸的溶剂如甲酸、乙酸、三氯乙酸和三氟乙酸，或其混合溶剂。
所述涂覆方法的实例包括旋涂、刮涂、狭缝模头涂覆、丝网印刷、棒涂、流延、凹版印刷、柔版印刷、胶印、浸涂、喷墨印刷、和点胶(分配)。在这些涂覆方法中，鉴于图案可加工性和可成膜性，例如，可使用丝网印刷、凹版印刷、柔版印刷、胶印、喷墨印刷、或点胶。
从涂层膜除去溶剂的方法可为例如使用烘箱、热板、或红外光的热干燥或真空干燥，并且，例如，可在约50℃至约140℃的温度下进行约1分钟至约几小时。
接着，为了改善电极特性，可将所述涂层膜固化。在此，固化温度可取决于导电材料的类型、使用的溶剂、和基底的类型来选择。作为固化方法，可使用利用烘箱、热板或红外光的热固化或真空固化，利用氙闪光灯的固化，或利用UV光的光固化。
通过下面的实施例和对比例更详细地描述本公开内容。然而，以下实施例实施方式仅用于说明性目的并且不应被解释为限制本公开内容的范围。
(电容器I的制备)
实施例1：MoO2/GeO2/Al掺杂的TiO2/Pt， 的GeO2厚度
通过使用PLD(脉冲激光沉积)方法，在基底上生长MoO2薄膜以形成第一薄膜电极。在此，所述第一薄膜电极的厚度为MoO2薄膜具有金红石晶体结构。
通过使用相同的方法，在所述第一薄膜电极上生长GeO2薄膜以形成中间层。在此，所述中间层的厚度为
通过使用原子层沉积(ALD)方法，在所述中间层上生长Al掺杂的TiO2薄膜以形成电介质层。所述Al掺杂的TiO2薄膜具有金红石晶体结构。在此，所述电介质层的厚度为
通过使用气相沉积方法，在所述电介质层上生长Pt薄膜以形成第二薄膜电极。在此，所述第二薄膜电极的厚度为
实施例2：MoO2/GeO2/Al掺杂的TiO2/Pt， 厚的GeO2
以与实施例1中相同的方式制备电容器，除了如下之外：所述中间层的厚度改变为
实施例3：MoO2/GeO2/Al掺杂的TiO2/Pt， 厚的GeO2
以与实施例1中相同的方式制备电容器，除了如下之外：所述中间层的厚度改变为
实施例4：MoO2/GeO2/Al掺杂的TiO2/Pt， 厚的GeO2
以与实施例1中相同的方式制备电容器，除了如下之外：所述中间层的厚度改变为
评价实施例1：TEM分析
对于在实施例4中设置Pt薄膜之前的电极/中间层/电介质层的层叠体的横截面，测量HR-TEM、高角度环形暗场(HAADF)-STEM、和能量色散X射线光谱法(EDS)映射图像，并且其结果示于图2A至2F中。
图2A为实施例4中制备的电极/中间层/电介质层的层叠体的横截面的HR-TEM图像。图2B为实施例4中制备的电极/中间层/电介质层的层叠体的横截面的HAADF-STEM图像。图2C至2F各自显示图2B的EDS映射图像。
如图2A至2F中所示，GeO2中间层设置在MoO2电极层和Al掺杂的TiO2电介质层之间的界面处。
评价实施例2：XRD分析
对于在实施例1-4中制备的电极/中间层/电介质层的层叠体，测量掠入射X射线衍射(GI-XRD)谱图，并且其结果示于图3中。对于XRD光谱测量，使用Cu Kα辐射。
如图3中所示，无论所述GeO2层的厚度，均形成具有金红石晶体结构的Al掺杂的TiO2电介质层。
在图3中，圆圈表示得自MoO2的峰的位置，且菱形表示得自具有金红石结构的TiO2的峰的位置。
证实，无论所述GeO2层的厚度的变化，均生长TiO2的金红石晶体结构。
(电容器II的制备)
实施例5：MoO2/GeO2/TiO2/Pt
通过使用PLD方法，在基底上生长MoO2薄膜以形成第一薄膜电极。在此，所述第一薄膜电极的厚度为MoO2薄膜具有金红石晶体结构。
通过使用相同的方法，在所述第一薄膜电极上生长GeO2薄膜以形成中间层。在此，所述中间层的厚度为
通过使用ALD方法，在所述中间层上生长TiO2薄膜以形成电介质层。所述TiO2薄膜具有金红石晶体结构。所述电介质层的厚度已经进行不同的改变。所述电介质层的厚度在图4中由等效氧化物厚度(EOT，Toxeq)表示。
通过使用气相沉积方法，在所述电介质层上生长Pt薄膜以形成第二薄膜电极。在此，所述第二薄膜电极的厚度为
实施例6：MoO2/GeO2/Al掺杂的TiO2/Pt，Al2O3插入1.5次(ATO1.5X)
以与实施例5中相同的方式制备电容器，除了如下之外：使用Al掺杂的TiO2代替TiO2。
在ALD沉积期间，Al2O3的插入次数为1.5次。
实施例7：MoO2/GeO2/Al掺杂的TiO2/Pt，Al2O3插入3次(ATO 3X)
以与实施例5中相同的方式制备电容器，除了如下之外：使用Al掺杂的TiO2代替TiO2并且Al2O3的插入次数改变为3次。
实施例8：MoO2/GeO2/Al掺杂的TiO2/Pt，Al2O3插入4次(ATO 4X)
以与实施例5中相同的方式制备电容器，除了如下之外：使用Al掺杂的TiO2代替TiO2并且Al2O3的插入次数改变为4次。
对比例1：MoO2/TiO2/Pt
以与实施例5中相同的方式制备电容器，除了如下之外：不包括所述GeO2中间层。
对比例2：MoO2/Al掺杂的TiO2/Pt，Al2O3插入1.5次。
以与实施例6中相同的方式制备电容器，除了如下之外：不包括所述GeO2中间层。
对比例3：MoO2/Al掺杂的TiO2/Pt，Al2O3插入3次。
以与实施例7中相同的方式制备电容器，除了如下之外：不包括所述GeO2中间层。
对比例4：MoO2/Al掺杂的TiO2/Pt，Al2O3插入4次。
以与实施例8中相同的方式制备电容器，除了如下之外：不包括所述GeO2中间层。
评价实施例3：漏电流的测量
对于在实施例5-8和对比例1-4中制备的电容器，测量根据所述电介质层的厚度的漏电流。测量结果示于图4中。
在图4中，所述电介质层的厚度由等效氧化物厚度(EOT)Toxeq表示。漏电流是指当将1V的电压施加至电容器时的电流密度。
如图4中所示，与其中不包括所述GeO2中间层的对比例1-4的电容器相比，其中添加所述GeO2中间层的实施例5-8的电容器中的漏电流减少2或3个数量级。
因此，证实，通过引入所述GeO2中间层而使漏电流减少。
评价实施例4：电容和耗散因子的测量
对于在实施例7和对比例3中制备的电容器，测量电压依赖性电容和耗散因子(DF)，并且其结果示于图5中。
如图5中所示，实施例7的电容器在-1.0V至1.0V的电压范围内在电容和耗散因子方面具有很小的变化。
同时，对比例3的电容器在-0.25V或更小且0.5V或更大的电压下具有耗散因子的增加。
因此，证实，与对比例3的电容器相比，实施例7的电容器的电介质损失被抑制。
评价实施例5：化学势的计算结果
对于作为具有金红石晶体结构的二元氧化物的TiO2、MoO2、SnO2、MnO2、GeO2、和RuO2，计算化学势(μo)，并且其结果示于图6中。所述化学势的单位为电子伏特(eV)。
图7显示当GeO2层插入TiO2层之间时的态密度(DOS)的计算结果。
基于使用维也纳从头算模拟软件包(Vienna Ab initio Simulation Package)(VASP)的密度泛函理论(DFT)框架计算化学势和DOS。
如图6中所示，证实，GeO2的化学势高于MoO2的化学势，并且MoO2的化学势高于TiO2的化学势。
因此，当将GeO2中间层设置在MoO2电极层上并且然后将TiO2电介质层沉积在GeO2中间层上时，GeO2的化学势高于MoO2的化学势，并且因此氧离子不从MoO2转移至TiO2，而是从GeO2转移至TiO2，且因而MoO2的还原可被抑制。因此，通过在具有金红石结构的MoO2电极上设置GeO2中间层，可减轻或防止在包括TiO2电介质层的电容器的制造期间由MoO2的还原引起的功函的劣化。因此，可减轻或防止MoO2电极的劣化。
(电容器III的制备)
实施例9：MoO2/GeO2/Al掺杂的TiO2/Pt， 厚的GeO2
通过使用PLD方法，在基底上生长MoO2薄膜以形成第一薄膜电极。在此，所述第一薄膜电极的厚度为MoO2薄膜具有金红石晶体结构。
通过使用相同的方法，在所述第一薄膜电极上生长GeO2薄膜以形成中间层。在此，所述中间层的厚度为
通过使用原子层沉积(ALD)方法，在所述中间层上生长Al掺杂的TiO2薄膜以形成电介质层。所述Al掺杂的TiO2薄膜具有金红石晶体结构。在此，Al2O3的插入次数为5。
通过使用气相沉积方法，在所述电介质层上生长Pt薄膜以形成第二薄膜电极。在此，所述第二薄膜电极的厚度为
实施例10-14：MoO2/GeO2/Al掺杂的TiO2/Pt， 至/> 厚的GeO2
以与实施例9中相同的方式制备电容器，除了如下之外：所述GeO2中间层的厚度从分别改变为/>和/>
对比例5：MoO2/Al掺杂的TiO2/Pt，无GeO2
以与实施例9中相同的方式制备电容器，除了如下之外：不引入所述GeO2中间层。
评价实施例6：漏电流的测量
对于实施例9-14和对比例5中制备的电容器，测量根据所述GeO2中间层的厚度的漏电流。测量结果示于图8中。
在图8中，所述电介质层的厚度由EOT表示。漏电流是指当将1V的电压施加至电容器时的电流密度。
如图8中所示，与其中未引入GeO2中间层的对比例5(ATO)的电容器相比，其中引入GeO2中间层的实施例9-14的电容器中的漏电流减少2或3个数量级。
因此，证实，通过引入GeO2中间层而使漏电流减少。然而，当所述GeO2中间层的厚度过度增加时，所述GeO2中间层可充当电介质层，使得所述电容器的介电常数可劣化。
(电容器IV的制备)
参比例1：MoO2/Al掺杂的TiO2/Pt
通过使用PLD方法，在基底上生长MoO2薄膜以形成第一薄膜电极。在此，所述第一薄膜电极的厚度为MoO2薄膜具有金红石晶体结构。/>
通过使用ALD方法，在所述第一薄膜电极上生长Al掺杂的TiO2薄膜以形成电介质层。所述Al掺杂的TiO2薄膜具有金红石晶体结构。在此，Al2O3的插入次数为1。
所述电介质层的厚度已经进行不同的改变。所述电介质层的厚度在图9中由EOT(Toxeq)表示。
通过使用气相沉积方法，在所述电介质层上生长Pt薄膜以形成第二薄膜电极。在此，所述第二薄膜电极的厚度为
参比例2：RuO2/Al掺杂的TiO2/Pt
以与参比例1中相同的方式制备电容器，除了如下之外：使用RuO2电极代替MoO2电极。
评价实施例7：漏电流的测量
对于参比例1和2中制备的电容器，测量根据所述电介质层的厚度的漏电流。测量结果示于图9中。
在图9中，所述电介质层的厚度由EOT表示。漏电流是指当将1V的电压施加至电容器时的电流密度。
如图9中所示，GeO2中间层未引入至其的电容器中的MoO2电极与RuO2电极相比具有差的泄漏特性。
确定差的泄漏特性的原因是，在MoO2电极上沉积Al掺杂的TiO2电介质层的过程中，MoO2的一些被还原成Mo，使得所述电极的功函减少并且漏电流增加，而在其中Ru为贵金属的RuO2中这样的还原被抑制。同时，所述RuO2电极具有如下的问题：在DRAM制造工艺的后道工序(BEOL)过程中进行退火时被容易地还原成金属，导致所述器件的体积变化。
根据一种或多种实例实施方式，具有新的结构的电容器具有减少的漏电流，并且因此在器件制造过程期间，包括所述电容器的电极的劣化可被抑制。
图中所示以及以上描述的任何功能块可以如下实施：处理电路系统例如包括逻辑电路的硬件；硬件/软件组合例如执行软件的处理器；或其组合。例如，所述处理电路系统可更特别地包括，但不限于，中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
应理解，本文中描述的一些实例实施方式应仅在描述性的意义上考虑并且不用于限制的目的。各实例实施方式中的特征或方面的描述应典型地被认为可用于其它实例实施方式中的其它类似特征或方面。虽然已经参照附图描述了一种或多种实例实施方式，但是本领域普通技术人员将理解，在不背离如由所附权利要求所限定的精神和范围的情况下，可在其中进行形式和细节方面的多种变化。

Claims (20)

1.电容器，其包括：
第一薄膜电极层；
第二薄膜电极层；
在所述第一薄膜电极层和所述第二薄膜电极层之间的电介质层；以及
在所述第一薄膜电极层和所述电介质层之间与在所述第二薄膜电极层和所述电介质层之间中的至少一个的第一中间层，所述第一中间层包括第一金属氧化物，
其中所述第一薄膜电极层和所述第二薄膜电极层的至少一个包括具有金红石晶体结构并包括非贵金属的第二金属氧化物，
所述电介质层包括具有介电性金红石晶体结构的第三金属氧化物，
所述第一金属氧化物、所述第二金属氧化物、和第三金属氧化物具有彼此不同的组成，
所述第一金属氧化物包括GeO2，且所述第三金属氧化物包括TiO2，并且
所述第一中间层的厚度小于所述电介质层的厚度。
2.如权利要求1所述的电容器，其中
所述电容器包括间隔开的多个第一薄膜电极层或间隔开的多个第二薄膜电极层，
所述电容器进一步包括将所述多个第一薄膜电极层彼此连接或将所述多个第二薄膜电极层彼此连接的桥，并且
所述第一中间层在所述桥上。
3.如权利要求2所述的电容器，其中
所述第一中间层通过所述桥从所述多个第一薄膜电极层的至少一个延伸至所述多个第一薄膜电极层的相邻的另一个或通过所述桥从所述多个第二薄膜电极层的至少一个延伸至所述多个第二薄膜电极层的相邻的另一个，并且
所述第一中间层为介电性的。
4.如权利要求1所述的电容器，其中所述第一中间层的厚度小于所述第一薄膜电极层的厚度和所述第二薄膜电极层的厚度的至少一个。
5.如权利要求1所述的电容器，其中所述第一中间层的厚度为约或更多至小于或等于/>
6.如权利要求1所述的电容器，其中所述第一中间层为具有金红石晶体结构的结晶层或无定形层。
7.如权利要求1所述的电容器，其中
所述第一金属氧化物的化学势高于所述第二金属氧化物的化学势和所述第三金属氧化物的化学势，并且
所述第二金属氧化物的化学势高于所述第三金属氧化物的化学势。
8.如权利要求1所述的电容器，其中所述第一中间层具有缺陷，并且所述缺陷包括氧空位。
9.如权利要求1所述的电容器，其中所述第一金属氧化物进一步包括选自如下的至少一种：SnO2、MnO2、其中1<a<2的GeO2-a、其中1<a<2的SnO2-a、和其中1<a<2的MnO2-a。
10.如权利要求1所述的电容器，其中所述第二金属氧化物包括选自如下的至少一种：MoO2、SnO2、其中0.01≤x≤0.1的Sn1-xTaxO2、其中0.01≤x≤0.1的Sn1-xNbxO2、其中0.01≤x≤0.1的Sn1-xSbxO2、其中0.01≤x≤0.1的Sn1-xMnxO2、和其中0.01≤x≤0.1的Sn1-xFexO2。
11.如权利要求1所述的电容器，其中所述第三金属氧化物包括选自如下的至少一种：其中0.01≤y≤0.1的Ti1-yGayO2、其中0.01≤y≤0.1的Ti1-yAlyO2、其中0.01≤y≤0.1的Ti1- yLayO2、其中0.01≤y≤0.1的Ti1-yByO2、其中0.01≤y≤0.1的Ti1-yInyO2、其中0.01≤y≤0.1的Ti1-yScyO2、和其中0.01≤y≤0.1的Ti1-yYyO2。
12.如权利要求1所述的电容器，其中
所述电介质层的厚度在2nm至100nm的范围内，并且
所述第一薄膜电极层和所述第二薄膜电极层各自的厚度在10nm至1,000nm的范围内。
13.如权利要求1所述的电容器，其中
所述第一薄膜电极层和所述第二薄膜电极层的至少一个具有多层结构，并且
所述电容器进一步包括在构成所述第一薄膜电极层和第二薄膜电极层的至少一个的多个子电极之间的第二中间层。
14.如权利要求1所述的电容器，其中
所述第一薄膜电极层和所述第二薄膜电极层的不与所述第一中间层接触的一个包括选自如下的至少一种：金属、金属的氧化物、金属的掺杂氧化物、金属的氮化物、和金属的碳化物，
所述金属包括选自如下的至少一种：Ti、W、Ta、Co、Mo、Ni、V、Hf、Al、Cu、Pt、Pd、Ir、Au、和Ru，
所述金属的氧化物包括选自如下的至少一种：MoO2、VO2、RuO2、IrO2、PtO2、MnO2、Sb2O3、和In2O3，
所述金属的掺杂氧化物包括选自如下的至少一种：Ta掺杂的SnO2、Sb掺杂的SnO2、Ni掺杂的SnO2、Ti掺杂的In2O3、和Al掺杂的ZnO，并且
所述金属的氮化物包括选自如下的至少一种：TiN、WN、VN、MoN、TaN、TiAlN、TaSiN、TiSiN、WSiN、TiCN、TiAlCN、RuCN、和RuTiN。
15.电子器件，其包括：
晶体管；和
电连接至所述晶体管的如权利要求1-14任一项所述的电容器。
16.如权利要求15所述的电子器件，其中所述晶体管包括：
半导体基底，其包括源区域、漏区域、以及在所述源区域和所述漏区域之间的沟道区域；和
栅堆叠体，其在所述半导体基底上，面向所述沟道区域，并且包括栅绝缘层和栅电极。
17.如权利要求15所述的电子器件，其中所述晶体管包括：
半导体基底，其包括源区域、漏区域、以及在所述源区域和所述漏区域之间的沟道区域；和
栅堆叠体，其在从所述半导体基底的表面以一深度插入的沟槽中，面向所述沟道区域，并且包括栅绝缘层和栅电极。
18.如权利要求15所述的电子器件，进一步包括：
包括所述电容器和所述晶体管的存储单元；和
电连接至所述存储单元并且配置成控制所述存储单元的处理器。
19.制备如权利要求1-14任一项所述的电容器的方法，所述方法包括：
提供第一薄膜电极层和第二薄膜电极层之一；
通过外延生长，在所提供的所述第一薄膜电极层和所述第二薄膜电极层之一的一个表面上第一设置第一中间层；
通过外延生长在所述第一中间层上第二设置电介质层；和
在所述电介质层上第三设置所述第一薄膜电极层和所述第二薄膜电极层的另一个以提供所述电容器，其包括第一薄膜电极层、第二薄膜电极层、设置在所述第一薄膜电极层和所述第二薄膜电极层之间的电介质层，
其中所述第一中间层包括第一金属氧化物，
所述第一薄膜电极层和所述第二薄膜电极层的至少一个包括具有金红石晶体结构并包括非贵金属的第二金属氧化物，
所述电介质层包括具有介电性金红石晶体结构的第三金属氧化物，
所述第一金属氧化物、所述第二金属氧化物、和所述第三金属氧化物具有彼此不同的组成，
所述第一金属氧化物包括GeO2，且所述第三金属氧化物包括TiO2，并且
所述第一中间层的厚度小于所述电介质层的厚度。
20.如权利要求19所述的方法，其中
所述提供和所述第一设置包括：
提供间隔开的多个第一薄膜电极层或间隔开的多个第二薄膜电极层；
如下至少一个地设置桥：在所述多个第一薄膜电极层之间以将所述多个第一薄膜电极层彼此连接和在所述多个第二薄膜电极层之间以将所述多个第二薄膜电极层彼此连接；和
通过外延生长在所述多个第一薄膜电极层或所述多个第二薄膜电极层的一个表面上以及在设置在所述多个第一薄膜电极层之间或所述多个第二薄膜电极层之间的所述桥上同时设置所述第一中间层。
CN202310685942.7A 2022-06-09 2023-06-09 电容器、包括其的电子器件及制备所述电容器的方法 Pending CN117219623A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2022-0070299 2022-06-09
KR10-2022-0163421 2022-11-29
KR1020220163421A KR102640209B1 (ko) 2022-06-09 2022-11-29 커패시터, 이를 포함하는 디바이스, 및 이의 제조방법

Publications (1)

Publication Number Publication Date
CN117219623A true CN117219623A (zh) 2023-12-12

Family

ID=89034072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310685942.7A Pending CN117219623A (zh) 2022-06-09 2023-06-09 电容器、包括其的电子器件及制备所述电容器的方法

Country Status (1)

Country Link
CN (1) CN117219623A (zh)

Similar Documents

Publication Publication Date Title
US8969169B1 (en) DRAM MIM capacitor using non-noble electrodes
US8541283B2 (en) High performance dielectric stack for DRAM capacitor
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US8710564B2 (en) Semiconductor device including insulating layer of cubic system or tetragonal system
US9305995B1 (en) Methods of fabricating an F-RAM
CN111785722A (zh) 制造f-ram的方法
JP2008210955A (ja) キャパシタ素子、半導体装置、およびキャパシタ素子の製造方法
US8368176B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8575671B2 (en) Asymmetric MIM capacitor for DRAM devices
US8652927B2 (en) Integration of non-noble DRAM electrode
CN110571218A (zh) 制造铁电随机存取存储器的方法
US11217660B2 (en) Dielectric, capacitor including dielectric, semiconductor device including dielectric, and method of manufacturing dielectric
US10947126B2 (en) Dielectric, capacitor and semiconductor device including the same, and method of preparing the dielectric
US20230402231A1 (en) Capacitor, electronic device including the same, and method of preparing the capacitor
CN117219623A (zh) 电容器、包括其的电子器件及制备所述电容器的方法
KR102640209B1 (ko) 커패시터, 이를 포함하는 디바이스, 및 이의 제조방법
US11527623B2 (en) Integrated assemblies and methods of forming integrated assemblies
US20230035431A1 (en) Capacitor, electronic device including the same, and method of manufacturing the same
US20230063896A1 (en) Capacitor, electronic device including the same, and method of manufacturing the same
US20230402497A1 (en) Capacitor, and device comprising the same, and method of preparing the same
CN117794353A (zh) 电容器和包括该电容器的电子器件
KR20230172377A (ko) 커패시터, 이를 포함하는 디바이스, 및 이의 제조방법
CN117219622A (zh) 电容器和包括其的器件以及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication