JP2008210955A - キャパシタ素子、半導体装置、およびキャパシタ素子の製造方法 - Google Patents
キャパシタ素子、半導体装置、およびキャパシタ素子の製造方法 Download PDFInfo
- Publication number
- JP2008210955A JP2008210955A JP2007045550A JP2007045550A JP2008210955A JP 2008210955 A JP2008210955 A JP 2008210955A JP 2007045550 A JP2007045550 A JP 2007045550A JP 2007045550 A JP2007045550 A JP 2007045550A JP 2008210955 A JP2008210955 A JP 2008210955A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor element
- dielectric layer
- layer
- upper electrode
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】組成が(Ba1−x,Srx)Ti1−zScyO3+δ(但し、0<x<1,0.01<z<0.3,0.005<y<0.02,−0.5<δ<0.5)となるとともに、結晶の面内歪みεが、−0.4<ε<0.4である誘電体層と、前記誘電体層を上下に挟持する上部電極および下部電極と、前記上部電極、下部電極、および誘電体層が設置される基板と、を有することを特徴とするキャパシタ素子。
【選択図】 図7
Description
ペロブスカイト格子に含まれるScの原子価はSc+3であり、そのため、A/B<1である場合、Scはドナー型のドーパントとなり、A/B>1である場合、Scはアクセプタ型のドーパントとなる。
(付記1)
組成が(Ba1−x,Srx)Ti1−zScyO3+δ(但し、0<x<1,0.01<z<0.3,0.005<y<0.02,−0.5<δ<0.5)となるとともに、結晶の面内歪みεが、−0.4<ε<0.4である誘電体層と、
前記誘電体層を上下に挟持する上部電極および下部電極と、
前記上部電極、下部電極、および誘電体層が設置される基板と、を有することを特徴とするキャパシタ素子。
(付記2)
前記上部電極は複数の層よりなり、該複数の層は前記誘電体層に接する金属酸化物層を含むことを特徴とする付記1記載のキャパシタ素子。
(付記3)
前記金属酸化物層を構成する金属酸化物は、IrOx,SrRuOx,PtOx,およびAuOxの少なくともいずれか1つを含むことを特徴とする付記2記載のキャパシタ素子。
(付記4)
前記基板と前記下部電極の間に形成された密着層をさらに有し、前記密着層が、貴金属、貴金属を含む合金、貴金属の導電性酸化物、金属酸化物、および金属窒化物の少なくともいずれか1つを含むことを特徴とする付記1乃至3のいずれか1項記載のキャパシタ素子。
(付記5)
前記密着層が、Pt,Ir,Zr,Ti,TiOx,IrOx,PtOx,TiN,TiAlN,TaN,およびTaSiNの少なくともいずれか1つを含むことを特徴とする付記4記載のキャパシタ素子。
(付記6)
前記下部電極が、Pt,Pd,Ir,Ru,Rh,Re,Os,Au,Ag,Cu,PtOx,IrOx,およびRuOxの少なくともいずれか1つを含むことを特徴とする付記1乃至5のいずれか1項記載のキャパシタ素子。
(付記7)
上部電極が、Pt,Pd,Ir,Ru,Rh,Re,Os,Au,Ag,Cu,PtOx,IrOx,RuOx,SrRuOx,およびLaNiOxの少なくともいずれか1つを含むことを特徴とする付記1乃至6のいずれか1項記載のキャパシタ素子。
(付記8)
前記誘電体層が、Al,Fe,Mn,Ni,Co,Mg,Lu,Er,Y,Ho,Dy,Gd,およびTmのうちの少なくともいずれか1つを、1000ppm以上含むことを特徴とする付記1乃至7のいずれか1項記載のキャパシタ素子。
(付記9)
半導体材料よりなる基板に形成された半導体素子と、
組成が(Ba1−x,Srx)Ti1−zScyO3+δ(但し、0<x<1,0.01<z<0.3,0.005<y<0.02,−0.5<δ<0.5)となるとともに、結晶の面内歪みεが、−0.4<ε<0.4である誘電体層が、上部電極および下部電極に上下に挟持されてなる、前記半導体素子と接続されるキャパシタ素子と、を有することを特徴とする半導体装置。
(付記10)
基板上に下部電極を形成する工程と、
前記下部電極上に、組成が(Ba1−x,Srx)Ti1−zScyO3+δ(但し、0<x<1,0.01<z<0.3,0.005<y<0.02,−0.5<δ<0.5)となるとともに、結晶の面内歪みεが、−0.4<ε<0.4である誘電体層を形成する工程と、
前記誘電体層上に上部電極を形成する工程と、を有することを特徴とするキャパシタ素子の製造方法。
11 基板
12 素子分離絶縁膜
20 半導体素子
100,100A,30 キャパシタ素子
101 基板
102 下部電極
103 誘電体層
104,104A,104a,104b 上部電極
Claims (7)
- 組成が(Ba1−x,Srx)Ti1−zScyO3+δ(但し、0<x<1,0.01<z<0.3,0.005<y<0.02,−0.5<δ<0.5)となるとともに、結晶の面内歪みεが、−0.4<ε<0.4である誘電体層と、
前記誘電体層を上下に挟持する上部電極および下部電極と、
前記上部電極、下部電極、および誘電体層が設置される基板と、を有することを特徴とするキャパシタ素子。 - 前記上部電極は複数の層よりなり、該複数の層は前記誘電体層に接する金属酸化物層を含むことを特徴とする請求項1記載のキャパシタ素子。
- 前記金属酸化物層を構成する金属酸化物は、IrOx,SrRuOx,PtOx,およびAuOxの少なくともいずれか1つを含むことを特徴とする請求項2記載のキャパシタ素子。
- 前記基板と前記下部電極の間に形成された密着層をさらに有し、前記密着層が、貴金属、貴金属を含む合金、貴金属の導電性酸化物、金属酸化物、および金属窒化物の少なくともいずれか1つを含むことを特徴とする請求項1乃至3のいずれか1項記載のキャパシタ素子。
- 前記密着層が、Pt,Ir,Zr,Ti,TiOx,IrOx,PtOx,TiN,TiAlN,TaN,およびTaSiNの少なくともいずれか1つを含むことを特徴とする請求項4記載のキャパシタ素子。
- 半導体材料よりなる基板に形成された半導体素子と、
組成が(Ba1−x,Srx)Ti1−zScyO3+δ(但し、0<x<1,0.01<z<0.3,0.005<y<0.02,−0.5<δ<0.5)となるとともに、結晶の面内歪みεが、−0.4<ε<0.4である誘電体層が、上部電極および下部電極に上下に挟持されてなる、前記半導体素子と接続されるキャパシタ素子と、を有することを特徴とする半導体装置。 - 基板上に下部電極を形成する工程と、
前記下部電極上に、組成が(Ba1−x,Srx)Ti1−zScyO3+δ(但し、0<x<1,0.01<z<0.3,0.005<y<0.02,−0.5<δ<0.5)となるとともに、結晶の面内歪みεが、−0.4<ε<0.4である誘電体層を形成する工程と、
前記誘電体層上に上部電極を形成する工程と、を有することを特徴とするキャパシタ素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045550A JP4382103B2 (ja) | 2007-02-26 | 2007-02-26 | キャパシタ素子、半導体装置、およびキャパシタ素子の製造方法 |
US12/036,691 US8076705B2 (en) | 2007-02-26 | 2008-02-25 | Capacitor device providing sufficient reliability |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045550A JP4382103B2 (ja) | 2007-02-26 | 2007-02-26 | キャパシタ素子、半導体装置、およびキャパシタ素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008210955A true JP2008210955A (ja) | 2008-09-11 |
JP4382103B2 JP4382103B2 (ja) | 2009-12-09 |
Family
ID=39787017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007045550A Active JP4382103B2 (ja) | 2007-02-26 | 2007-02-26 | キャパシタ素子、半導体装置、およびキャパシタ素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8076705B2 (ja) |
JP (1) | JP4382103B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100984075B1 (ko) | 2009-10-09 | 2010-09-28 | 삼성탈레스 주식회사 | 가변 대역통과 능동 여파기 및 구성 방법 |
JP2015158531A (ja) * | 2014-02-21 | 2015-09-03 | 日本電信電話株式会社 | 電気光学素子 |
CN107416940A (zh) * | 2017-05-19 | 2017-12-01 | 福州大学 | 具有非均相光电催化性能的Ir掺杂二氧化钛电极材料 |
JP2022525725A (ja) * | 2019-02-27 | 2022-05-19 | ケプラー コンピューティング インコーポレイテッド | 一方向のプレートライン及びビットライン並びにピラーキャパシタを有する高密度低電圧nvm |
US11659714B1 (en) | 2021-05-07 | 2023-05-23 | Kepler Computing Inc. | Ferroelectric device film stacks with texturing layer, and method of forming such |
US11765908B1 (en) | 2023-02-10 | 2023-09-19 | Kepler Computing Inc. | Memory device fabrication through wafer bonding |
US11810608B1 (en) | 2021-06-04 | 2023-11-07 | Kepler Computing Inc. | Manganese or scandium doped multi-element non-linear polar material gain memory bit-cell |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9773793B2 (en) * | 2009-10-09 | 2017-09-26 | Texas Instuments Incorporated | Transistor performance modification with stressor structures |
FR2985601B1 (fr) * | 2012-01-06 | 2016-06-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat et structure semiconducteur |
KR20180023657A (ko) | 2016-08-26 | 2018-03-07 | 삼성전기주식회사 | 박막 커패시터 및 그 제조방법 |
KR20180027269A (ko) | 2016-09-06 | 2018-03-14 | 삼성전기주식회사 | 박막 커패시터 |
KR20180056030A (ko) | 2016-11-18 | 2018-05-28 | 삼성전기주식회사 | 박막 커패시터 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4990324A (en) * | 1986-12-17 | 1991-02-05 | Nippondenso Co., Ltd. | Method for producing two-component or three-component lead zirconate-titanate |
JPH0818867B2 (ja) | 1986-12-17 | 1996-02-28 | 日本電装株式会社 | ジルコニウムを含むペロブスカイトセラミツクスの製造方法 |
US20050145908A1 (en) * | 2003-12-30 | 2005-07-07 | Moise Theodore S.Iv | High polarization ferroelectric capacitors for integrated circuits |
-
2007
- 2007-02-26 JP JP2007045550A patent/JP4382103B2/ja active Active
-
2008
- 2008-02-25 US US12/036,691 patent/US8076705B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100984075B1 (ko) | 2009-10-09 | 2010-09-28 | 삼성탈레스 주식회사 | 가변 대역통과 능동 여파기 및 구성 방법 |
JP2015158531A (ja) * | 2014-02-21 | 2015-09-03 | 日本電信電話株式会社 | 電気光学素子 |
CN107416940A (zh) * | 2017-05-19 | 2017-12-01 | 福州大学 | 具有非均相光电催化性能的Ir掺杂二氧化钛电极材料 |
CN107416940B (zh) * | 2017-05-19 | 2020-04-10 | 福州大学 | 具有非均相光电催化性能的Ir掺杂二氧化钛电极材料 |
JP2022525725A (ja) * | 2019-02-27 | 2022-05-19 | ケプラー コンピューティング インコーポレイテッド | 一方向のプレートライン及びビットライン並びにピラーキャパシタを有する高密度低電圧nvm |
JP7420822B2 (ja) | 2019-02-27 | 2024-01-23 | ケプラー コンピューティング インコーポレイテッド | 一方向のプレートライン及びビットライン並びにピラーキャパシタを有する高密度低電圧nvm |
US11659714B1 (en) | 2021-05-07 | 2023-05-23 | Kepler Computing Inc. | Ferroelectric device film stacks with texturing layer, and method of forming such |
US11716858B1 (en) | 2021-05-07 | 2023-08-01 | Kepler Computing Inc. | Ferroelectric device film stacks with texturing layer which is part of a bottom electrode and a barrier, and method of forming such |
US11744081B1 (en) | 2021-05-07 | 2023-08-29 | Kepler Computing Inc. | Ferroelectric device film stacks with texturing layer which is part of a bottom electrode, and method of forming such |
US11810608B1 (en) | 2021-06-04 | 2023-11-07 | Kepler Computing Inc. | Manganese or scandium doped multi-element non-linear polar material gain memory bit-cell |
US11765908B1 (en) | 2023-02-10 | 2023-09-19 | Kepler Computing Inc. | Memory device fabrication through wafer bonding |
Also Published As
Publication number | Publication date |
---|---|
US8076705B2 (en) | 2011-12-13 |
JP4382103B2 (ja) | 2009-12-09 |
US20080258191A1 (en) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4382103B2 (ja) | キャパシタ素子、半導体装置、およびキャパシタ素子の製造方法 | |
KR100856661B1 (ko) | 강유전체 캐패시터 및 그 제조 방법 | |
JP4535076B2 (ja) | 強誘電体キャパシタとその製造方法 | |
KR101647384B1 (ko) | 반도체 소자 | |
US20100182730A1 (en) | Ferroelectric varactor with improved tuning range | |
JP4475919B2 (ja) | デカップリングキャパシタ及びその製造方法 | |
JP2006073648A (ja) | 半導体装置及びその製造方法 | |
JP2009027017A (ja) | 絶縁体膜、キャパシタ素子、dram及び半導体装置 | |
JP5010121B2 (ja) | 半導体装置の製造方法 | |
US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
JP4797717B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4928098B2 (ja) | 強誘電体キャパシタの製造方法 | |
KR101529674B1 (ko) | 등축정계 또는 정방정계의 절연층을 가지는 반도체 소자 | |
JP5208349B2 (ja) | 容量素子とその製造方法 | |
JPH10214947A (ja) | 薄膜誘電体素子 | |
JP2009071142A (ja) | 強誘電体メモリ装置の製造方法 | |
JP2010003758A (ja) | 薄膜キャパシタ | |
JP2012028606A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 | |
US20070161126A1 (en) | Ferroelectric capacitor and method for fabricating the same | |
JP2006024748A (ja) | 強誘電体キャパシタをもつ半導体装置及びその製造方法 | |
JP2010165722A (ja) | キャパシタ用絶縁膜、キャパシタ及び半導体装置 | |
KR20220169882A (ko) | 박막 구조체, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법 | |
JP5360161B2 (ja) | 半導体装置及びその製造方法 | |
WO1998006131A1 (fr) | Composant a semi-conducteur et son procede de fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4382103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |