CN112542460B - 具有减少的边缘缺陷的铁电存储器件及其制造方法 - Google Patents

具有减少的边缘缺陷的铁电存储器件及其制造方法 Download PDF

Info

Publication number
CN112542460B
CN112542460B CN201911293015.0A CN201911293015A CN112542460B CN 112542460 B CN112542460 B CN 112542460B CN 201911293015 A CN201911293015 A CN 201911293015A CN 112542460 B CN112542460 B CN 112542460B
Authority
CN
China
Prior art keywords
layer
ferroelectric
electrode
memory cell
ferroelectric memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911293015.0A
Other languages
English (en)
Other versions
CN112542460A (zh
Inventor
胡禺石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Shunming Storage Technology Co ltd
Original Assignee
Wuxi Shunming Storage Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Shunming Storage Technology Co ltd filed Critical Wuxi Shunming Storage Technology Co ltd
Publication of CN112542460A publication Critical patent/CN112542460A/zh
Application granted granted Critical
Publication of CN112542460B publication Critical patent/CN112542460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了铁电存储器件和用于形成铁电存储器件的方法的实施例。在一个示例中，铁电存储单元包括第一电极、第二电极以及布置在第一电极与第二电极之间的铁电层。由第一电极和第二电极露出的边缘区被至少一个恢复层或阻挡层覆盖。

Description

具有减少的边缘缺陷的铁电存储器件及其制造方法
背景技术
本公开的实施例涉及铁电存储器件及其制造方法。
诸如铁电RAM(FeRAM或FRAM)之类的铁电存储器使用铁电材料层来实现非易失性。铁电材料层具有所施加电场与所储存表观电荷之间的非线性关系，并且因此可以在电场下切换极性。铁电存储器的优点包括低功耗、快速写性能和高最大读/写耐久度。
发明内容
在此公开了铁电存储器件及其制造方法的实施例。
在一个示例中，铁电存储单元包括第一电极、第二电极以及布置在第一电极与第二电极之间的铁电层。由第一电极和第二电极露出的边缘区可以被至少一个恢复层或阻挡层覆盖。
在一些实施例中，恢复层包括下列各项至少之一：HfOx、ZrOx、AlOx、HfZrOx、HfSiOx、TiAlOx，并且具有大约至大约/>的厚度。在一些实施例中，阻挡层包括下列各项至少之一：氮化硅、氧氮化硅或氧化铝，并且具有大约/>至大约/>的厚度。
在一些实施例中，恢复层覆盖边缘区，并且阻挡层覆盖恢复层。
在一些实施例中，恢复层被掺杂下列各项至少之一：Hf、Zr、Ti、Al、Si、V、O、H、Nb、Ta、Y、钆(Gd)或La。
在一些实施例中，边缘区包括边缘掺杂部，所述边缘掺杂部被恢复层或阻挡层中的至少一个覆盖。
在一些实施例中，边缘掺杂部包括下列各项至少之一：铪(Hf)、锆(Zr)、钛(Ti)、铝(Al)、硅(Si)、氢(H)、氧(O)、钒(V)、铌(Nb)、钽(Ta)、钇(Y)和/或镧(La)，并且从铁电层的露出表面到铁电层中一定深度的按浓度梯度延伸，所述深度处于大约至大约10nm的范围。
在一些实施例中，铁电层的边缘区还包括凹陷部，所述凹陷部被恢复层覆盖，所述恢复层被阻挡层覆盖。
在一些实施例中，第一电极和第二电极每个都包括下列各项至少之一：氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)或氧化钌(RuOx)。在一些实施例中，铁电层包括下列各项至少之一：铝(Al)、铪(Hf)、锆(Zr)、氧(O)或钛(Ti)。
在一些实施例中，铁电层被掺杂下列各项至少之一：Hf、Zr、Ti、Al、硅(Si)、氢(H)、O、钒(V)、铌(Nb)、钽(Ta)、钇(Y)或镧(La)。
在另一示例中，铁电存储单元包括第一电极、第二电极以及布置在第一电极与第二电极之间的铁电层。铁电层可以包括边缘区，所述边缘区被第一电极和第二电极露出。边缘区可以包括凹陷部，所述凹陷部被恢复层或阻挡层中的至少一个覆盖。
在一些实施例中，恢复层包括下列各项至少之一：HfOx、ZrOx、AlOx、HfZrOx、HfSiOx、TiAlOx，并且具有大约至大约/>的厚度。在一些实施例中，阻挡层包括下列各项至少之一：氮化硅、氧氮化硅或氧化铝，并且具有大约/>至大约/>的厚度。
在一些实施例中，恢复层覆盖边缘区，并且阻挡层覆盖恢复层。
在一些实施例中，恢复层被掺杂下列各项至少之一：Hf、Zr、Ti、Al、Si、V、O、H、Nb、Ta、Y、钆(Gd)或La。
在一些实施例中，第一电极和第二电极每个都包括下列各项至少之一：氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)或氧化钌(RuOx)。在一些实施例中，铁电层包括下列各项至少之一：铝(Al)、铪(Hf)、锆(Zr)、氧(O)或钛(Ti)，并且被掺杂Hf、Zr、Ti、Al、硅(Si)、氢(H)、O、钒(V)、铌(Nb)、钽(Ta)、钇(Y)或镧(La)。
在另一实施例中，一种用于形成铁电存储单元的方法包括：形成第一电极；形成铁电层，所述铁电层与第一电极接触；以及形成第二电极，所述第二电极与铁电层接触。该方法还包括：在铁电层的被第一电极和第二电极露出的边缘区之上形成恢复层或阻挡层中的至少一个。
在一些实施例中，形成恢复层包括执行下列各项至少之一：化学气相沉积(CVD)、原子层沉积(ALD)、溶胶-凝胶工艺、金属-有机化学气相沉积(MOCVD)或化学溶液沉积(CSD)，以在边缘区之上形成HfOx、ZrOx、AlOx、HfZrOx、HfSiOx或TiAlOx至少之一。在一些实施例中，形成阻挡层包括执行下列各项至少之一：CVD、ALD、脉冲激光沉积(PLD)、溶胶-凝胶工艺或CSD以在恢复层之上形成氮化硅、氧氮化硅或氧化铝至少之一。
在一些实施例中，该方法还包括：执行原位掺杂工艺、离子注入工艺、热扩散工艺或等离子体掺杂工艺以将多种掺杂物掺杂到恢复层中。
在一些实施例中，该方法还包括：形成边缘掺杂部，所述边缘掺杂部处于边缘区中且被边缘区露出。
在一些实施例中，形成边缘掺杂部包括对边缘区执行下列各项至少之一：CVD、ALD或等离子体掺杂，以形成富含掺杂物的材料的多个单层，所述多个单层从铁电层的表面延伸到铁电层中。
在一些实施例中，该方法还包括：对富含掺杂物的材料的所述多个单层执行热扩散工艺或热退火工艺中的至少一个。
在一些实施例中，该方法还包括：形成凹陷部，所述凹陷部处于边缘区中且被边缘区露出。凹陷部可以与恢复层或阻挡层中的所述至少一个接触。
附图说明
并入本文并形成说明书一部分的说明书附图图解说明了本公开的实施例，并且与说明书一起进一步用于解释本公开的原理并使得本领域技术人员能够使用本公开。
图1示出了根据本公开一些实施例的具有减少的边缘缺陷的示例性铁电存储单元的横截面图。
图2A-2E和3示出了根据本公开一些实施例的二维(2D)铁电存储单元中具有减少的边缘缺陷的示例性铁电电容器的横截面图。
图4A示出了根据本公开一些实施例的示例性铁电存储器件的平面图。
图4B示出了根据本公开一些实施例的示例性铁电存储器件的横截面图。
图5A-5E和6每个都示出了根据本公开一些实施例的三维(3D)铁电存储单元中具有减少的边缘缺陷的示例性铁电电容器的横截面图。
图7A是根据本公开一些实施例的用于形成铁电存储单元的示例性方法的流程图。
图7B是根据本公开一些实施例的用于形成另一铁电存储单元的示例性方法的流程图。
本公开的实施例将参考附图予以描述。
具体实施方式
尽管讨论了本发明的配置和布置，但是应当理解，此讨论仅仅是为了图解说明目的。本领域技术人员能够理解，可使用其它配置和布置而不偏离本公开的主旨和范围。对本领域技术人员显而易见的是，本发明也可用于其它多种应用。
应当注意，本发明说明书所提到的“一个实施案例”、“一实施方案”、“示例性实施例”、“一些实施例”等等是指，所描述的实施例可能包括特定特征、结构或特性，但不是每个实施例都一定包括该特定特征、结构或特性。此外，这样的表述并不一定指同一个实施例。此外，当特定特征、结构或特性结合某实施案例被描述时，属于本领域技术人员知识范围的是，结合其它实施例来实施这样的特定特征、结构或特性，而不管是否在此明确说明。
一般来说，术语可以至少部分地根据上下文中的使用来理解。例如，在此使用的术语“一个或多个”，至少部分地根据上下文，可用于以单数形式来描述任何特征、结构或特性，或以复数形式来描述特征、结构或特性的组合。类似地，诸如“一个”、“一”、或“该”之类的术语又可以至少部分地根据上下文被理解为表达单数用法或表达复数用法。
能容易地理解的是，“在……上”、“在……之上”、以及“在……上方”在本发明中的含义应该以最宽泛方式来解释，使得“在……上”不仅指直接处于某物上，而且还可以包括在有中间特征或中间层位于二者之间的情况下处于某物上，并且“在……之上”、或“在……上方”不仅指处于某物之上或上方，而且还可以包括在二者之间没有中间特征或中间层的情况下处于在某物之上或上方(即直接处于某物上)。
此外空间相关术语，如“在……下面”、“在……之下”、“下部”、“在……之上”、“上部”等等可以在此用于方便描述一个元素或特征相对于另一元素或特征在附图中示出的关系。空间相关术语旨在除了涵盖器件在附图中描述的取向以外还涵盖该器件在使用或操作时的其它取向。装置可以以其它方式被定向(旋转90°或处于其它取向)，并且这里所用的空间相关描述相应地也可同样地来解释。
这里所用的术语“衬底”是指后续材料层所添加到的材料。衬底本身可以被图案化。添加到衬底之上的材料可以被图案化，或者可保持未经图案化。此外，衬底可包括多种多样的半导体材料、如硅、锗、砷化镓、磷化铟等。可替代地，衬底也可由电学非导电材料、如玻璃、塑料、或蓝宝石晶片制成。
这里所用的术语“层”是指包括具有厚度的某一区域的材料部位。层可以延伸到下方或上方结构的全部之上，或可以具有小于下方或上方结构的伸展。此外，层可以是同质或异质的连续结构的一个区域，该区域的厚度小于该连续结构的厚度。例如，层可位于任何一对水平平面之间，或位于该连续结构的顶面或底面处。层可水平地、垂直地、和/或沿锥形表面延伸。衬底可以是层，可包括一个或多个层在其中，和/或可以具有一个或多个层在其上，和/或一个或多个层在其下。一层可包括多层。例如，互连层可包括一个或多个导体和接触层(其中形成接触部、互连线和/或通孔)和一个或多个介电层。
这里所用的术语“标称的/标称地”指某一部件、工艺在产品或工艺的设计阶段设置的特性或参数的期望或目标值，还包括高于和/或低于所述期望值的值范围。该值范围可能是由于制造工艺的轻微差异或公差引起的。这里所用的“大约”是指如下给定数量的值：所述数量可能基于与所涉及半导体器件相关联的特定技术节点而变化。基于特定技术节点，术语“大约”可以指如下给定数量的值：所述数量在例如该值的10％至30％范围内变化(如该值±10％、±20％、或±30％)。这里所用的术语“三维(3D)存储器件”是指如下半导体器件：所述半导体器件在横向定向的衬底上具有垂直定向的存储单元(此处称为“存储串”)，使得存储串相对于衬底在垂直方向延伸。这里所用的“垂直的/垂直地”是指与衬底的横向表面标称地垂直。
现有铁电存储器件制造的一个局限性是与工艺相关的损伤，所述损伤是由与铁电存储器件的形成有关的各种制造操作造成的。例如，隔离工艺通常包括诸如刻蚀和离子注入工艺之类的操作以形成将铁电存储单元与相邻结构/器件隔离的区域和/或结构。这些操作可能对铁电存储单元中的铁电层的边缘造成损伤、例如晶体缺陷。在另一示例中，由用于形成铁电存储器的各种操作导致的污染、例如由湿法刻蚀工艺造成的化学污染和由干法刻蚀工艺造成的等离子体污染，可能改变铁电层在这些有缺陷区域中的物理属性和/或电气属性，从而导致边缘效应。而且，在形成存储单元以后，存储单元的边缘易于受到由于水分、氢、氧、金属掺杂物等等造成的污染物扩散，从而造成边缘的材料属性降级。铁电存储单元的性能可能受损，例如泄漏电流更高和/或电容降低。
根据本公开的各个实施例提供了一种具有减少的边缘缺陷的铁电存储器件。采用了多种方案来减少铁电存储器件的铁电层中的边缘缺陷。在一些实施例中，在铁电层的有缺陷的边缘区中形成掺杂部以修复铁电层的晶体结构。在一些实施例中，经掺杂或未经掺杂的恢复层通过与有缺陷的边缘区的表面上的悬挂键形成键合来使有缺陷的边缘区钝化。在一些实施例中，阻挡层被形成以防止污染物接触铁电层。在一些实施例中，有缺陷的边缘区被移除并且利用恢复层被钝化。在一些实施例中，使用诸如热退火和/或热扩散之类的其它方法来进一步减少边缘缺陷。在一些实施例中，例如上述方法之类的两种或更多种方法被组合以进一步减少铁电存储器件的边缘缺陷。这些方法和结构可以应用于2D铁电存储单元和3D铁电存储单元二者。在减少的边缘缺陷的情况下，铁电存储器件的性能可以得到改善。
图1示出了根据本公开一些实施例的示例性铁电存储单元100的横截面图。铁电存储单元100是铁电存储器件的存储元件，并且可以包括各种设计和配置。虚线圈出的区域可能包括有缺陷的边缘区，这些边缘区包括受污染的材料和/或由于用于形成铁电存储单元100的制造工艺造成的缺陷。如图1所示，铁电存储单元100是“1T-1C”单元，其包括电容器102、晶体管104、以及电容器102与晶体管104之间的形成在衬底108上的互连106。衬底108可以包括硅(例如单晶硅)、锗硅(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)或任何其它适当材料。
在一些实施例中，电容器102包括下电极110、上电极112、以及在垂直方向上布置在下电极110与上电极112之间的铁电层114。铁电层114的详细结构在图2A-2E和3中予以示出，而未包括在图1中。铁电层114可以在下表面上接触并电连接到下电极110，并且在上表面接触并电连接到上电极112。下电极110可以通过互连106电连接到晶体管104，并且上电极112可以电连接到电源(未示出)，使得电场可以施加到铁电层114。为便于描述，在本公开中示出了1T-1C单元的示例。在各个实施例中，铁电层114可以用在每单元具有一个以上电容器的任何其它类型存储单元中。例如，铁电层114也可以用在“2T-2C”单元中或者“nT-mC”(其中n和m是整数)单元。存储单元的类型(例如单个存储单元中的电容器的数目)不应当受本公开实施例的限制。
下电极110和上电极112的材料可以包括、但不限于下列各项至少之一：氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物(TCO)或氧化铱(IrOx)。在一些实施例中，第一和/或第二电极包括TCO，其包括但不限于：基于掺杂ZnO的TCO、基于掺杂TiO2的TCO、基于掺杂SnO2的TCO、以及钙钛矿结构的TCO。在一些实施例中，第一和/或第二电极包括La1- xSrxCrO3(LSCO)。
在一些实施例中，下电极110和上电极112包括相同材料。在一些实施例中，下电极110和上电极112包括不同材料。下电极110或上电极112的厚度可以为大约2nm至大约50nm、比如2nm至20nm(例如为2nm、3nm、4nm、5nm、8nm、10nm、15nm、18nm、20nm、25nm、30nm、35nm、40nm、45nm、50nm、以这些值中的任何值为下限的任何范围、或者由这些值中的任何两个值定义的任何范围)。在一些实施例中，下电极110和上电极112具有相同厚度。在一些实施例中，下电极110和上电极112具有不同厚度。
在一些实施例中，铁电层114包括掺杂有可改善铁电膜结晶的多种掺杂物的铁电氧化物材料。例如，掺杂物可以在掺杂铁电层结晶期间提供弹性，由此降低铁电膜结晶时形成的缺陷的数目，并且促进高k铁电相形成。能够理解，在一些实施例中，铁电层114可以包括多层结构。
铁电氧化物材料可以包括铁电复合氧化物。在一些实施例中，铁电氧化物材料包括氧和一种或多种铁电金属。铁电金属可以包括但不限于：锆(Zr)、铪(Hf)和钛(Ti)、铝(Al)。在一些实施例中，铁电氧化物材料包括氧和两种或更多种铁电金属。在一些实施例中，铁电氧化物材料包括氧和非金属材料，比如硅(Si)。
铁电层114也可以包括作为晶体结构的一部分形成的多种掺杂物。在一些实施例中，掺杂物可补偿在铁电氧化物材料结晶期间形成的缺陷，改善铁电层114的膜质量。在一些实施例中，掺杂物不同于铁电氧化物材料中的铁电金属，并且包括来自下列各项中的一种或多种掺杂物：Hf、Zr、Ti、Al、Si、氢(H)、氧(O)、钒(V)、铌(Nb)、钽(Ta)、钇和/或镧(La)。
在一些实施例中，晶体管104包括源极/漏极区120、以及具有栅极电介质122和栅极导体124的栅极叠层。源极/漏极区120可以是衬底108中的掺杂部，所述掺杂部具有处于所期望掺杂等级的n型或p型掺杂物。栅极电介质122可以包括介电材料、比如氧化硅(SiOx)、氮化硅(SiNx)或者高k介电材料、包括但不限于：氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)、氧化钛(TiO2)或其任何组合。栅极导体124可以包括导电材料，包括但不限于：钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、硅化物或其任何组合。栅极导体124可以充当铁电存储单元100的字线。互连(未示出)可以与未与互连106相接触的源极/漏极区120中的其中一个接触，并且充当铁电存储单元100的位线。
如上所述，铁电层114的由上电极112和下电极110露出的边缘(可能由于制造工艺造成)是有缺陷的，从而导致铁电存储单元100退化。图2A-2E和图3示出了电容器102的不同示例性结构，所述电容器102是具有减少的边缘缺陷的铁电存储单元100的一部分。在一些实施例中，图2B和2C所示的结构是基于图2A中所示的结构形成的。
图2A示出了包括在有缺陷的边缘区中形成的至少一个掺杂部的电容器102。如图2A所示，铁电层114可以包括有缺陷的边缘区中的至少一个掺杂部。在一些实施例中，所述至少一个掺杂部在沿着z方向且处于上电极和下电极112和110之间的有缺陷的边缘区中覆盖有缺陷和/或受污染的材料。上电极和下电极112和110可以沿着x方向平行，并且有缺陷的边缘区可以是铁电层114的沿着x方向露出的侧壁。在一些实施例中，铁电层114包括一对掺杂部216-1和216-2，它们中的每个处于铁电层114沿着x方向的每侧的相应有缺陷的边缘区(例如侧壁)中。掺杂部216-1和216-2中的掺杂物可以包括下列各项中的一个或多个：Hf、Zr、Ti、Al、Si、H、O、V、Nb、Ta、Y、和La。掺杂物可以从掺杂部216-1和216-2的顶面到铁电层114里按梯度分布。例如，掺杂浓度可以从掺杂部216-1和216-2的顶面到铁电层114逐渐降低。在一些实施例中，掺杂部216-1和216-2中的每个的掺杂浓度的范围是从大约1015cm-3至大约1021cm-3。掺杂部216-1和216-2中的每个的掺杂深度可能足以沿着x方向覆盖有缺陷和/或受污染的材料。在一些实施例中，掺杂部216-1和216-2中的每个的掺杂深度沿着x方向处于大约 至大约10nm的范围。
掺杂物可以通过原位掺杂法方法形成，并且可以改变铁电层114的结晶过程，从而减轻边缘效应。在一些实施例中，掺杂物增强结晶，并且增大铁电层114的晶粒尺寸。掺杂物也可以填入有缺陷的晶格部位，并且使晶格缺陷稳定化，从而提高存储单元的稳定性。
图2B示出了电容器102，其包括覆盖所述至少一个掺杂部的恢复层，从而进一步减少边缘效应在铁电存储单元100中的影响。如图2B所示，恢复层218可以处于掺杂部216-1和216-2中的每个之上，例如覆盖掺杂部216-1和216-2中的每个。在一些实施例中，恢复层218还处于电容器102的其它区域、比如上电极112之上。例如，恢复层218可以覆盖两个掺杂部216-1和216-2二者以及上电极112。恢复层218可以包括下列各项中的一个或多个：HfOx、ZrOx、AlOx、氧化铪锆(HfZrOx)、氧化铪硅(HfSiOx)、氧化钛硅(TiSiOx)以及氧化钛铝(TiAlOx)。在一些实施例中，恢复层218被掺杂一种或多种掺杂物，比如Hf、Zr、O、H、Ti、Si、Al、V、Nb、Ta、Y、钆(Gd)以及La。在一些实施例中，恢复层218可以具有范围为大约至大约的厚度。在一些实施例中，恢复层218的厚度为大约/>至大约/>
恢复层218可以与铁电层114、例如掺杂部216-1和216-2和/或上电极112上的悬挂键和/或受损键形成键合，由此钝化这些区域的在制造工艺期间形成的损伤/缺陷。该钝化可以产生更加稳定化的铁电存储单元100(或铁电层114)。在一些实施例中，恢复层218中的掺杂物占据掺杂部216-1和216-2和/或上电极112中的有缺陷晶格位置的至少一部分，从而进一步修复铁电层114的晶体结构。在一些实施例中，恢复层218在铁电状态下形成，并且充当铁电层114的用于其铁电效应的一部分。恢复层218因此可以调整或优化铁电存储单元100在有缺陷的边缘区中的铁电性能，并且减轻边缘效应。
图2C示出了电容器102，其包括处于所述至少一个掺杂部之上的阻挡层，从而阻挡污染物进入铁电存储单元100。如图2C所示，阻挡层220可以处于掺杂部216-1和216-2中的每个之上、例如覆盖掺杂部216-1和216-2中的每个。在一些实施例中，阻挡层220还处于电容器102的其它区域、比如上电极112之上。例如，阻挡层220可以覆盖两个掺杂部216-1和216-2以及上电极112。阻挡层220可以包括下列各项中的一个或多个：氮化硅、氧氮化硅、氧化铝以及其它合适介电材料。在一些实施例中，阻挡层220包括氧化铝。形成阻挡层220的材料和阻挡层220的厚度可以被配置为使之能阻挡可能扩散到铁电层114和/或上电极和下电极112和110中的污染物、比如水分、氧和/或氢进入铁电层114。在一些实施例中，阻挡层的厚度为大约至大约/>在一些实施例中，阻挡层220可以形成在覆盖掺杂部216-1和216-2的恢复层218之上、例如覆盖所述恢复层218，以进一步使铁电层114的有缺陷的边缘区钝化并在制造工艺期间保护电容器102。
图2D示出了包括恢复层的电容器102，所述恢复层处于铁电层114的有缺陷的边缘区之上、例如覆盖所述有缺陷的边缘区。如图2D所示，恢复层218可以处于铁电层114的每个有缺陷的边缘区之上、例如覆盖每个有缺陷的边缘区。在一些实施例中，恢复层218还处于电容器102的其它区域、比如上电极112之上。恢复层218可以与图2B中所描述的恢复层218类似或相同，并且对恢复层218的详细描述在此不再重复进行。恢复层218可以与铁电层114、例如铁电层114的有缺陷的边缘区和/或上电极112上的悬挂键和/或受损键形成键合，由此在制造工艺期间形成损伤/缺陷的情况下使这些区域钝化。该钝化可以产生更加稳定化的铁电存储单元100(或铁电层114)。在一些实施例中，掺杂物填入有缺陷的边缘区和/或上电极112中的有缺陷晶格部位，从而进一步改善铁电层114的稳定性。在一些实施例中，恢复层218在铁电状态下形成，并且充当铁电层114的用于其铁电效应的一部分。恢复层218因此可以调整或优化铁电存储单元100在有缺陷的边缘区中的铁电性能，并且减轻边缘效应。在一些实施例中，恢复层218包括一种或多种掺杂物，如图2B所述。掺杂物可以占据有缺陷的边缘区和/或上电极112中的有缺陷晶格位置中的至少一部分，从而修复铁电存储单元100的晶体结构。
图2E示出了电容器102，其包括处于有缺陷的边缘区之上、例如覆盖所述有缺陷的边缘区的恢复层、以及处于恢复层之上的阻挡层。恢复层和/或阻挡层也可以处于电容器102的其它部分之上、例如覆盖所述其它部分。如图2E所示，恢复层218可以处于有缺陷的边缘区和上电极112之上，这类似于图2D中所描述的恢复层218。类似于图2C中所描述的阻挡层220，图2E中的阻挡层220可以覆盖掺杂部216-1和216-2二者以及上电极112，并且可以阻挡可能扩散到铁电层114和/或上电极112中的污染物。对恢复层218和阻挡层220的结构和功能的详细描述可以参见图2E和2D的描述，在此不再重复进行。
图3示出了电容器102，其至少包括铁电层114中的凹陷部以及处于凹陷部之上的恢复层218。凹陷部可以通过移除铁电层114的有缺陷的边缘区的一部分来形成。如图3所示，在一些实施例中，电容器102包括一对凹陷部316-1和316-2，它们中的每个都是通过如下方式形成：在铁电层114例如沿着x方向的每侧移除相应有缺陷的边缘区。恢复层218可以形成在凹陷部316-1和316-2之上、例如覆盖凹陷部316-1和316-2。在一些实施例中，恢复层218还处于电容器102的其它区域、比如上电极112之上。凹陷部316-1和316-2可以通过部分或完全移除相应有缺陷的边缘区域来形成，由此减少或消除边缘缺陷。恢复层218可以与图2B和2D中所描述的恢复层218类似或相同，对恢复层218的详细描述在此不再重复进行。
在一些实施例中，恢复层218与铁电层114、例如铁电层114的有缺陷的边缘区和/或上电极112上的任何剩余悬挂键和/或受损键形成键合，由此使这些区域钝化。该钝化可以产生更加稳定化的铁电存储单元100(或铁电层114)。在一些实施例中，掺杂物填入剩余有缺陷的边缘区和/或上电极112中的有缺陷晶格部位，从而进一步修复铁电层114的晶格。在一些实施例中，恢复层218在铁电状态下形成，并且充当铁电层114的用于其铁电效应的一部分。恢复层218因此可以调整或优化铁电存储单元100在有缺陷的边缘区中的铁电性能，并且减轻边缘效应。在一些实施例中，恢复层218包括一种或多个掺杂物，这如图2B中所述。掺杂物可以占据凹陷部316-1和316-2和/或上电极112中的剩余有缺陷晶格部位中的至少一部分，从而改善铁电存储单元100的稳定性。
尽管未在本公开的附图中示出，但是在一些实施例中，阻挡层可以形成在恢复层之上或覆盖凹陷部。例如，阻挡层可以形成在恢复层218之上，或者与凹陷部316-1和316-2接触(例如在不形成恢复层的情况下)。在一些实施例中，至少一个恢复层218和阻挡层形成在凹陷部316-1和316-2之上，所述凹陷部316-1和316-2与恢复层218和阻挡层中的至少一个接触。阻挡层的功能和形成可以类似于图2C和2E中的阻挡层220，其详细描述在此不再重复进行。
在一些实施例中，掺杂部在形成凹陷部以后形成在铁电层114。掺杂部可以在上电极112与下电极110之间露出。掺杂部可以进一步减轻边缘效应。恢复层和/或阻挡层可以覆盖掺杂部。掺杂部的形成可以与图2A所示的掺杂部216-1和216-2的形成类似或相同，并且恢复层和阻挡层的形成可以与图2B-2E所示的恢复层218和阻挡层220的形成类似或相同。其详细描述在此不再重复进行。
图4A示出了根据本公开一些实施例的示例性铁电存储器件400的平面图。图4B示出了根据一些实施例的铁电存储器件400沿着A-A'方向的横截面图。铁电存储单元100是平面铁电存储器件的一部分。类似的结构可以被实施到三维铁电存储器件、比如铁电存储器件400中，以改善铁电属性和存储单元阵列密度。
铁电存储器件400可以包括铁电存储串402的阵列，所述铁电存储串402布置在一个或多个层间介电层(ILD)404中并且垂直地在衬底(未示出)之上延伸。每个铁电存储串402都在平面图中具有圆形形状，并且包括导体层406、第二电极408、铁电层410和第一电极412，它们从铁电存储串402的中心以此顺序在径向上布置。也就是说，铁电层410可以在径向上布置在第二电极408与第一电极412之间。导体层406填充第二电极408内的剩余区域，并且包括导体材料、比如金属。能够理解，铁电存储串402在平面图中的形状不限于圆形，并且可以是任何其它形状，比如矩形、椭圆形等等。
图4B示出了铁电存储器件400沿着A-A方向的横截面图。如图4B所示，铁电存储器件400包括衬底414、以及布置在衬底414之上的所述一个或多个ILD层404。铁电存储器件400也可以包括多个铁电存储串402，所述铁电存储串402垂直地延伸穿过ILD层404并且在衬底414之上延伸。在一些实施例中，铁电存储器件400通过互连电连接到一个或多个晶体管(晶体管和互连在图4B中未示出)。
铁电层410、第二电极408和第一电极412可以类似于上面在图1-3中详细描述的铁电层114、上电极112和下电极110，只是被向右或向左旋转了90°。铁电层410可以在径向上布置在第二电极408与第一电极412之间。在一些实施例中，铁电层410、第二电极408和第一电极412可以每个都具有“U”形，并且铁电层410的有缺陷的边缘区可以被第二电极408和第二电极412暴露在铁电层410的顶面上。图5A-5E和图6示出了具有减少的边缘缺陷的存储串402的结构。具体而言，在不考虑导体层406的情况下，图5A-5E中的结构可以分别类似于图2A-2E中的结构，并且图6中的结构可以分别类似于图3中的结构。
在一些实施例中，如图5A所示，铁电存储串402包括一对掺杂部516-1和516-2，它们分别处于铁电层410的例如被铁电层410的顶面露出的有缺陷的边缘区中。在一些实施例中，如图5B所示，铁电存储串402包括：一对掺杂部516-1和516-2，其分别处于铁电层410的有缺陷的边缘区中；以及恢复层518，其处于掺杂部516-1和516-2、第一电极412和第二电极408之上、例如覆盖它们。在一些实施例中，如图5C所示，铁电存储串402包括：一对掺杂部516-1和516-2，其分别处于铁电层410的有缺陷的边缘区中；以及阻挡层520，其处于掺杂部516-1和516-2、第一电极412和第二电极408之上、例如覆盖它们。在一些实施例中，如图5D所示，铁电存储串402包括恢复层518，所述恢复层518例如处于铁电层410的被铁电层410的顶面露出的有缺陷的边缘区、第一电极412和第二电极408之上、例如覆盖它们。在一些实施例中，如图5E所示，铁电存储串402包括恢复层518，所述恢复层510处于铁电层410的有缺陷的边缘区、第一电极412和第二电极408之上、例如覆盖它们。存储串402还可以包括处于恢复层518之上、例如覆盖恢复层518的阻挡层520。在一些实施例中，如图6所示，铁电存储串402包括：一对凹陷部616-1和616-2，其分别处于铁电层410的有缺陷的边缘区中；以及恢复层518，其处于凹陷部616-1和616-2、第一电极412和第二电极408之上、例如覆盖它们。图5A-5E和图6所示的每个部件的结构和功能可以参考图2A-2E和图3所示相应结构，并且因此在此不再赘述。
图7A和7B每个都示出了根据一些实施例的用于形成电容器的示例性制造方法(例如700和750)，其中所述电容器是具有减少的边缘缺陷的铁电存储器单元的一部分。为了便于图解说明，图7A描述了图2A-2E所示电容器102的制造工艺，图7B示出了图3所示电容器102的制造工艺。为了便于图解说明，图7A和7B是利用图2-6进行描述的。为了便于描述，存储串402的制造与图2-3中的电容器102的制造一起描述。能够理解，方法700和750中所示的操作不是穷尽的，其它操作也可以在所示操作之前、之后或之间执行。另外，所述操作中的一些可以同时执行或者以与图7A和7B中所示不同的顺序执行。
参考图7A，方法700始于操作702，在该操作402中，第一电极被形成。在一些实施例中，下电极(例如下电极110或第一电极412)被形成在例如层间介电(ILD)层中。下电极可以包括使用下列工艺至少之一沉积的导电层：物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积、原子层沉积(ALD)、以及脉冲激光沉积(PLD)。下电极的厚度可以为例如2nm至50nm。用于形成导电层的制造工艺也可以包括光刻、化学机械抛光(CMP)、湿法/干法刻蚀或其任何组合。ILD层可以包括通过一个或多个薄膜沉积工艺沉积的介电材料，所述薄膜沉积工艺沉积包括、但不限于：CVD、PLD、ALD、溶胶-凝胶工艺、MOCVD、CSD或其任何组合。
方法700进行到操作704，这如图7A中所示，其中铁电层(例如铁电层114或410)被形成，其接触第一电极。铁电层可以被形成在下电极之上，并且接触下电极。铁电层可以包括介电材料(例如铁电氧化物材料)。介电材料可以包括但不限于：氧化物和一种或多种铁电金属、比如Zr、Hf、Al和Ti。介电材料可以掺杂下列各项中的一个或多个：Hf、Zr、Ti、Al、Si、H、O、V、Nb、Ta、Y、和La。介电材料可以利用诸如下列工艺之类的任何合适的沉积工艺来掺杂：CVD、ALD、PVD、溶胶-凝胶工艺、MOCVD、CSD工艺或其任何组合。掺杂物可以以诸如下列工艺之类的任何合适工艺来形成：离子注入、原位掺杂、热扩散或其组合。
方法700进行到操作706，这如图7A中所示，其中上电极(例如上电极112或第二电极408)被形成，其接触铁电层。上电极被形成在铁电层(例如铁电层114或410)之上并接触所述铁电层。上电极可以包括导电层，所述导电层是使用下列各种工艺至少之一沉积的：PVD、CVD、电化学沉积、PLD、化学气相沉积和ALD。上电极的厚度可以为例如2nm至50nm。
在一些实施例中，为了制造每个铁电存储串402，垂直开口(例如孔或沟槽)可以在形成第一电极以前使用湿法和/或干法刻蚀被刻蚀穿过一个或多个ILD层404。第一电极412、铁电层410和第二电极408可以使用诸如PVD、CVD、电化学沉积、ALD和其任何组合之类的一种或多种薄膜沉积工艺顺序地沉积到垂直开口中，以覆盖垂直开口的侧壁和底部。导体层406然后可以被沉积以填充垂直开口中的其余空间。在一些实施例中，导体层406部分地填充垂直开口中的空间，并且介电结构(未示出)可以被沉积以充满垂直开口中的剩余空间。
方法700进行到操作708，这如图7A中所示，其中掺杂部、恢复层和阻挡层中的一个或多个被形成。如前面提到的那样，铁电层的露出的边缘区(例如铁电存储单元100中的铁电层114的露出的侧壁或者铁电存储串402中的铁电层410的露出的顶面)可能受到损伤和/或受到污染，从而产生有缺陷的边缘区。
在一些实施例中，一个或多个掺杂部被形成，每个掺杂部都形成在相应有缺陷的边缘区中。回过来参考图2A，掺杂部216-1和216-2可以在形成铁电层(例如114或410)期间或之后使用含有掺杂物或与掺杂物相关的前体通过CVD、ALD和/或等离子体掺杂中的一种或多种来形成。掺杂部216-1和216-2可以包括一种或多种掺杂物，比如Hf、Zr、O、Ti、Si、Al、H、V、Nb、Ta、Y。在一些实施例中，与Hf相关的前体可以包括四(乙基甲基胺基)铪(TEMAH)、四(二甲基胺基)铪(TDMAH)以及其它合适前体。在一些实施例中，与Zr相关的前体包括：四(乙基甲基胺基)锆(TEMAZ)、三(二甲胺基)环戊二烯锆(ZyALD)以及其它合适前体。在一些实施例中，与Al相关的前体包括：三甲基铝(TMA)以及其它合适前体。在一些实施例中，与Ti相关的前体包括：TiCl4、四(乙基甲基胺基)钛(TEMAT)、四(二甲基胺基)钛(TDMAT)以及其它合适前体。在一些实施例中，与Si相关的前体包括：SiH4、Si2H6、二氯硅烷(DCS)以及其它前体。在一些实施例中，富含掺杂物的材料的多个单层在掺杂工艺以后形成。
可选地，可以执行热扩散工艺(例如推进(drive-in)工艺)以改善掺杂物的掺杂谱。热扩散工艺的温度可以处于大约200摄氏度至大约700摄氏度的范围。在一些实施例中，热扩散工艺的温度处于大约250摄氏度至大约450摄氏度的范围。可选地，退火工艺、例如快速热退火可以在掺杂工艺之后执行。退火工艺的环境可以是真空或者包括气体、比如N2、H2、和/或O2。退火工艺的温度可以处于大约300摄氏度至大约800摄氏度的范围。在一些实施例中，对于快速热退火而言，温度处于大约650摄氏度至大约1100摄氏度的范围。退火工艺可以增加掺杂物与有缺陷的晶格部位形成键的可能性，从而修复铁电层的受损晶格并进一步移除缺陷。
在一些实施例中，恢复层形成在有缺陷的边缘区之上。在一些实施例中，恢复层覆盖并接触掺杂部。在一些实施例中，未形成掺杂区，并且恢复层覆盖有缺陷的边缘区。回过来参考图2B，恢复层218形成在掺杂部216-1和216-2以及上电极112之上。回过来参考图2D，恢复层218被形成以覆盖铁电层114的有缺陷的边缘区以及上电极112。可以执行具有阶梯式覆盖的合适沉积工艺以形成恢复层218。沉积工艺可以包括CVD、ALD、溶胶-凝胶工艺、金属-有机化学气相沉积(MOCVD)和/或化学溶液沉积(CSD)。在一些实施例中，恢复层218包括诸如下列各项中的一个或多个之类的铁电氧化物：HfOx、ZrOx、AlOx、HfZrOx、HfSiOx、以及TiAlOx。可以使用合适的金属前体和非金属前体来形成铁电氧化物。用于形成恢复层218的(例如CVD和/或ALD的)反应温度可以处于大约200摄氏度至大约700摄氏度的范围。在一些实施例中，反应温度处于大约250摄氏度至大约450摄氏度的范围。在一些实施例中，执行另一退火工艺来改善对铁电层114(例如或410)的修复。退火温度可以处于大约250摄氏度至大约850摄氏度的范围。
恢复层218可以包括一种或多种掺杂物、比如Hf、Zr、O、H、Ti、Si、Al、V、Nb、Ta、Y、Gd和/或La。掺杂工艺可以在形成恢复层218期间和/或之后进行。在一些实施例中，掺杂工艺在沉积恢复层218以后执行，并且包括离子注入工艺和/或等离子体掺杂工艺。在一些实施例中，掺杂工艺包括原位掺杂工艺，并且与掺杂物相关的前体被用于形成掺杂物。原位掺杂工艺可以包括CVD、ALD、MOCVD、CSD和/或溶胶-凝胶工艺。在一些实施例中，与Hf相关的前体包括四(乙基甲基胺基)铪(TEMAH)、四(二甲基胺基)铪(TDMAH)以及其它合适前体。在一些实施例中，与Zr相关的前体包括：四(乙基甲基胺基)锆(TEMAZ)、三(二甲胺基)环戊二烯锆(ZyALD)以及其它合适前体。在一些实施例中，与Al相关的前体包括：三甲基铝(TMA)以及其它合适前体。在一些实施例中，与Ti相关的前体包括：TiCl4、四(乙基甲基胺基)钛(TEMAT)、四(二甲基胺基)钛(TDMAT)以及其它合适前体。在一些实施例中，与Si相关的前体包括：SiH4、Si2H6、二氯硅烷(DCS)以及其它合适前体。
在一些实施例中，与V相关的前体包括：四(二甲基胺基)钒以及其它合适前体。在一些实施例中，与Nb相关的前体包括三(二乙基胺基)(叔丁基亚氨基)铌(TBTDEN)、五氯化铌(NbCl5)以及其它合适前体。在一些实施例中，与Y相关的前体包括：三(丁基环戊二烯基)钇以及其它合适前体。在一些实施例中，与La相关的前体包括：四甲基庚二酮酸镧以及其它合适前体。在一些实施例中，与Gd相关的前体包括：三(异丙基-环戊二烯基)钆以及其它合适前体。在一些实施例中，执行工艺温度为大约250摄氏度至大约800摄氏度的热处理以改善掺杂物与有缺陷的晶格部位之间的键合。在一些实施例中，工艺温度处于大约450摄氏度至大约700摄氏度的范围。
在一些实施例中，为了形成图2中所示电容器102，掺杂部216-1和216-2在形成恢复层218之前形成。在一些实施例中，在掺杂部216-1和216-2的掺杂工艺以后，沉积恢复层218，并且执行退火工艺(其例如用于掺杂部216-1和216-2中的掺杂物的退火)在掺杂工艺和恢复层218的沉积以后进行。恢复层218可以在退火工艺之前或之后被掺杂。诸如热处理之类的任何合适的后处理可以在退火工艺之后执行。在一些实施例中，在掺杂部216-1和216-2的掺杂工艺以后，对掺杂部216-1和216-2执行退火工艺。恢复层218可以在退火工艺之后被沉积。可选地，可以执行另一退火工艺以便在恢复层218的沉积以后对恢复层218进行退火。
在一些实施例中，阻挡层形成在掺杂部之上。在一些实施例中，阻挡层覆盖边缘掺杂部。在一些实施例中，未形成掺杂区，并且阻挡层覆盖有缺陷的边缘区。在一些实施例中，阻挡层被形成以覆盖恢复层，所述恢复层覆盖有缺陷的边缘区(例如在有或没有边缘掺杂部的情况下)。在一些实施例中，在具有阻挡层220的情况下，恢复层218不被退火。回过来参考图2C，阻挡层220形成在掺杂部216-1和216-2以及上电极112之上。回过来参考图2E，阻挡层220形成在恢复层218之上，所述恢复层218覆盖有缺陷的边缘区和上电极112。阻挡层220可以包括下列各项中的一个或多个：氮化硅、氧氮化硅、可充分地阻挡诸如水分、氢和/或氧之类污染物接触由阻挡层220所覆盖的结构的其它合适介电材料。可以执行具有阶梯式覆盖的合适沉积工艺以形成阻挡层220。沉积工艺可以包括CVD、ALD、溶胶-凝胶工艺和/或化学溶液沉积(CSD)。沉积的工艺温度可以处于大约350摄氏度至大约750摄氏度的范围。
图7B示出了用于形成图3所示结构的方法。参考图7B，操作752-756可以与操作702-706相同或类似。对操作752-756的详细描述在此不再重复进行。方法750进行到操作758，这如图7B中所示，其中凹陷部被形成在铁电层的有缺陷的边缘区中。回过来参考图3，凹陷部316-1和316-2被形成以移除铁电层114的有缺陷的边缘区的至少一部分。可以执行合适的选择性刻蚀工艺、例如湿法和/或干法刻蚀以移除铁电层114的处于上电极和下电极112和110(或第一和第二电极412和408)之上的有缺陷的边缘区。在一些实施例中，刻蚀工艺包括湿法刻蚀。刻蚀溶液可以包括稀释氢氟(HF)酸和/或稀释盐(HCl)酸。在一些实施例中，稀释HF酸具有刻蚀剂与水的比例为大约1:50至大约1:150。在一些实施例中，执行气相刻蚀工艺以形成凹陷部316-1和316-2。气相刻蚀工艺的刻蚀剂可以包括下列各项中的一个或多个：氯气(Cl2)、基于三氯化硼(BCl3)的化学物质、基于四氟甲烷(CF4)的化学物质和/或基于氟气的化学物质。
方法750进行到操作760，这如图7B所示，其中恢复层、阻挡层和边缘掺杂部中的一个或多个被形成。回过来参考图3，恢复层218形成在铁电层114的凹陷部316-1和316-2之上。在一些实施例中，阻挡层220可以在不形成恢复层218的情况下被形成以覆盖凹陷部316-1和316-2。在一些实施例中，阻挡层可以被形成以覆盖恢复层218，所述恢复层218覆盖凹陷部316-1和316-2。在一些实施例中，在具有阻挡层220的情况下，恢复层218不被退火。阻挡层220的形成可以与图2C所示的阻挡层220的形成类似或相同，并且恢复层218的形成可以与图2B所示的恢复层218的形成类似或相同。其详细描述因此在此不再重复进行。
前文对各种具体实施例的详细描述旨在充分公开本发明的概要性质，以使他人可以通过应用领域内的基本常识，在不进行过度实验且不背离本发明的基本概念的情况下，容易地修改/调整这些具体实施例以适应多种应用。因此，上述调整和修改基于本发明的教导和指导，旨在使这些修改和调整保持在本发明所描述的实施例的等同物的含义以及范围之内。能够理解，此处所用的词汇或术语均以描述为目的，从而使得具有专业知识的人在本发明的启示和指导下可以理解这些词汇和术语，而不应该被用来限定本发明的内容。
本发明通过借助功能模块来解释特定功能和特定关系，来实现对本发明中的实施案例的描述。为方便叙述，上述功能模块的界定是任意的。只要能实现所需的特定功能和特定关系，其它替代的界定也可被采用。
发明内容和摘要部分可能阐述了本发明的一个或多个实施方式，但并不包括发明人构思的所有示例性实施例，因此，不旨在以任何方式限定本发明和权利要求书的范围。
本发明的范围不受限于任一上述实施例，而应该依据权利要求书及其等同物来定义。

Claims (20)

1.一种铁电存储单元，包括：
第一电极；
第二电极；
铁电层，其布置在第一电极与第二电极之间，其中铁电层的被第一电极和第二电极露出的边缘区被恢复层或阻挡层中的至少一个覆盖，其中边缘区包括边缘掺杂部，所述边缘掺杂部被恢复层或阻挡层中的至少一个覆盖；以及
恢复层，其中铁电层的所述边缘掺杂部以及第一和第二电极至少之一的在第一方向上延伸的侧壁被恢复层覆盖，其中第一方向垂直于边缘掺杂部的与恢复层接触的露出的表面，并且铁电层在第一方向上延伸的长度小于第一和第二电极中的每个在第一方向上延伸的长度，其中恢复层包括第一材料以及第二材料的多种掺杂物，第二材料不同于第一材料。
2.根据权利要求1所述的铁电存储单元，其中
恢复层包括下列各项至少之一：氧化铪、氧化锆、氧化铝、氧化铪锆、氧化铪硅、氧化钛铝，并且具有至/>的厚度；以及
阻挡层包括下列各项至少之一：氮化硅、氧氮化硅或氧化铝，并且具有至/>的厚度。
3.根据权利要求2所述的铁电存储单元，其中恢复层覆盖边缘区，并且阻挡层覆盖恢复层。
4.根据权利要求2所述的铁电存储单元，其中恢复层被掺杂下列各项至少之一：Hf、Zr、Ti、Al、Si、V、O、H、Nb、Ta、Y、钆(Gd)或La。
5.根据权利要求1所述的铁电存储单元，其中边缘掺杂部包括下列各项至少之一：铪(Hf)、锆(Zr)、钛(Ti)、铝(Al)、硅(Si)、氢(H)、氧(O)、钒(V)、铌(Nb)、钽(Ta)、钇(Y)和/或镧(La)，并且从铁电层的露出表面到铁电层中一定深度的按浓度梯度延伸，所述深度处于至10nm的范围。
6.根据权利要求2所述的铁电存储单元，其中铁电层的边缘区还包括凹陷部，所述凹陷部被恢复层覆盖，所述恢复层被阻挡层覆盖。
7.根据权利要求1所述的铁电存储单元，其中：
第一电极和第二电极每个都包括下列各项至少之一：氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、碳氮化钨、钌或氧化钌；以及
铁电层包括下列各项至少之一：铝(Al)、铪(Hf)、锆(Zr)、氧(O)或钛(Ti)。
8.根据权利要求7所述的铁电存储单元，其中铁电层被掺杂下列各项至少之一：Hf、Zr、Ti、Al、硅(Si)、氢(H)、O、钒(V)、铌(Nb)、钽(Ta)、钇(Y)或镧(La)。
9.一种铁电存储单元，包括：
第一电极；
第二电极；
铁电层，其布置在第一电极与第二电极之间并且包括边缘区，所述边缘区被第一电极和第二电极露出，其中所述边缘区包括凹陷部，所述凹陷部被恢复层或阻挡层中的至少一个覆盖，其中边缘区包括边缘掺杂部，所述边缘掺杂部被恢复层或阻挡层中的至少一个覆盖；以及
恢复层，其中铁电层的所述边缘掺杂部以及第一和第二电极至少之一的在第一方向上延伸的侧壁被恢复层覆盖，其中第一方向垂直于边缘掺杂部的与恢复层接触的露出的表面，并且铁电层在第一方向上延伸的长度小于第一和第二电极中的每个在第一方向上延伸的长度，其中恢复层包括第一材料以及第二材料的多种掺杂物，第二材料不同于第一材料。
10.根据权利要求9所述的铁电存储单元，其中
恢复层包括下列各项至少之一：氧化铪、氧化锆、氧化铝、氧化铪锆、氧化铪硅、氧化钛铝，并且具有至/>的厚度；以及
阻挡层包括下列各项至少之一：氮化硅、氧氮化硅或氧化铝，并且具有至/>的厚度。
11.根据权利要求10所述的铁电存储单元，其中恢复层覆盖边缘区，并且阻挡层覆盖恢复层。
12.根据权利要求10所述的铁电存储单元，其中恢复层被掺杂下列各项至少之一：Hf、Zr、Ti、Al、Si、V、O、H、Nb、Ta、Y、钆(Gd)或La。
13.根据权利要求9所述的铁电存储单元，其中：
第一电极和第二电极每个都包括下列各项至少之一：氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、碳氮化钨、钌或氧化钌；以及
铁电层包括下列各项至少之一：铝(Al)、铪(Hf)、锆(Zr)、氧(O)或钛(Ti)，并且被掺杂Hf、Zr、Ti、Al、硅(Si)、氢(H)、O、钒(V)、铌(Nb)、钽(Ta)、钇(Y)或镧(La)。
14.一种用于形成铁电存储单元的方法，包括：
形成第一电极；
形成铁电层，所述铁电层与第一电极接触；
形成第二电极，所述第二电极与铁电层接触；以及
在铁电层的被第一电极和第二电极露出的边缘区之上形成恢复层或阻挡层中的至少一个，其中边缘区包括边缘掺杂部，所述边缘掺杂部被恢复层或阻挡层中的至少一个覆盖，其中铁电层的所述边缘掺杂部以及第一和第二电极至少之一的在第一方向上延伸的侧壁被恢复层覆盖，其中第一方向垂直于边缘掺杂部的与恢复层接触的露出的表面，并且铁电层在第一方向上延伸的长度小于第一和第二电极中的每个在第一方向上延伸的长度，其中恢复层包括第一材料以及第二材料的多种掺杂物，第二材料不同于第一材料。
15.根据权利要求14所述的方法，其中：
形成恢复层包括执行下列各项至少之一：化学气相沉积(CVD)、原子层沉积(ALD)、溶胶-凝胶工艺、金属-有机化学气相沉积(MOCVD)或化学溶液沉积(CSD)，以在边缘区之上形成氧化铪、氧化锆、氧化铝、氧化铪锆、氧化铪硅、或氧化钛铝至少之一；以及
形成阻挡层包括执行下列各项至少之一：CVD、ALD、脉冲激光沉积(PLD)、溶胶-凝胶工艺或CSD以在恢复层之上形成氮化硅、氧氮化硅或氧化铝至少之一。
16.根据权利要求15所述的方法，还包括：执行原位掺杂工艺、离子注入工艺、热扩散工艺或等离子体掺杂工艺以将多种掺杂物掺杂到恢复层中。
17.根据权利要求14所述的方法，还包括：形成边缘掺杂部，所述边缘掺杂部处于边缘区中且被边缘区露出。
18.根据权利要求17所述的方法，其中形成边缘掺杂部包括对边缘区执行下列各项至少之一：CVD、ALD或等离子体掺杂，以形成富含掺杂物的材料的多个单层，所述多个单层从铁电层的表面延伸到铁电层中。
19.根据权利要求18所述的方法，还包括：对富含掺杂物的材料的所述多个单层执行热扩散工艺或热退火工艺至少一个。
20.根据权利要求14所述的方法，还包括：形成凹陷部，所述凹陷部处于边缘区中并被所述边缘区露出，其中所述凹陷部与恢复层或阻挡层中的所述至少一个接触。
CN201911293015.0A 2019-09-20 2019-12-16 具有减少的边缘缺陷的铁电存储器件及其制造方法 Active CN112542460B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/578,075 US11839087B2 (en) 2019-09-20 2019-09-20 Ferroelectric memory devices with reduced edge defects and methods for forming the same
US16/578,075 2019-09-20

Publications (2)

Publication Number Publication Date
CN112542460A CN112542460A (zh) 2021-03-23
CN112542460B true CN112542460B (zh) 2024-05-14

Family

ID=74882080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911293015.0A Active CN112542460B (zh) 2019-09-20 2019-12-16 具有减少的边缘缺陷的铁电存储器件及其制造方法

Country Status (5)

Country Link
US (1) US11839087B2 (zh)
KR (2) KR20220035966A (zh)
CN (1) CN112542460B (zh)
TW (1) TWI716245B (zh)
WO (1) WO2021051751A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130498A (zh) * 2021-04-09 2021-07-16 无锡拍字节科技有限公司 一种铁电存储器的结构及其制造方法
CN117397386A (zh) * 2021-04-21 2024-01-12 无锡舜铭存储科技有限公司 铁电存储器及其制造方法
CN118139521B (zh) * 2024-05-07 2024-08-16 温州核芯智存科技有限公司 一种铁电电容的制备方法、铁电电容和应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481490A (en) * 1993-10-12 1996-01-02 Olympus Optical Co., Ltd. Ferroelectric memory
CN1841746A (zh) * 2005-03-30 2006-10-04 富士通株式会社 半导体器件及其制造方法
CN1881591A (zh) * 2005-05-31 2006-12-20 冲电气工业株式会社 铁电存储器件及其制造方法
CN101416275A (zh) * 2004-12-17 2009-04-22 德州仪器公司 铁电电容器堆叠蚀刻清洗
KR20100034623A (ko) * 2008-09-24 2010-04-01 주식회사 하이닉스반도체 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법
CN109256387A (zh) * 2017-07-14 2019-01-22 爱思开海力士有限公司 铁电存储器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
US6165802A (en) 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
JP2002110932A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6844583B2 (en) * 2001-06-26 2005-01-18 Samsung Electronics Co., Ltd. Ferroelectric memory devices having expanded plate lines
TW519720B (en) * 2002-03-28 2003-02-01 Macronix Int Co Ltd A ferroelectric capacitor structure having spacer and the method for fabricating the ferroelectric capacitor
US20030224536A1 (en) * 2002-06-04 2003-12-04 Andreas Hilliger Contact formation
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
US7180141B2 (en) * 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
JP4450222B2 (ja) * 2005-09-01 2010-04-14 セイコーエプソン株式会社 強誘電体メモリ及びその製造方法
JP4445446B2 (ja) * 2005-09-13 2010-04-07 株式会社東芝 半導体装置の製造方法
JP5109341B2 (ja) * 2006-11-14 2012-12-26 富士通セミコンダクター株式会社 半導体装置とその製造方法
US9111944B2 (en) * 2013-09-09 2015-08-18 Cypress Semiconductor Corporation Method of fabricating a ferroelectric capacitor
JP2015149354A (ja) * 2014-02-05 2015-08-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481490A (en) * 1993-10-12 1996-01-02 Olympus Optical Co., Ltd. Ferroelectric memory
CN101416275A (zh) * 2004-12-17 2009-04-22 德州仪器公司 铁电电容器堆叠蚀刻清洗
CN1841746A (zh) * 2005-03-30 2006-10-04 富士通株式会社 半导体器件及其制造方法
CN1881591A (zh) * 2005-05-31 2006-12-20 冲电气工业株式会社 铁电存储器件及其制造方法
KR20100034623A (ko) * 2008-09-24 2010-04-01 주식회사 하이닉스반도체 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법
CN109256387A (zh) * 2017-07-14 2019-01-22 爱思开海力士有限公司 铁电存储器件

Also Published As

Publication number Publication date
KR20240029121A (ko) 2024-03-05
KR20220035966A (ko) 2022-03-22
CN112542460A (zh) 2021-03-23
US20210091096A1 (en) 2021-03-25
TW202114163A (zh) 2021-04-01
TWI716245B (zh) 2021-01-11
US11839087B2 (en) 2023-12-05
WO2021051751A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US10892342B2 (en) Semiconductor devices
US20230080939A1 (en) Semiconductor device and method for fabricating the same
CN112542460B (zh) 具有减少的边缘缺陷的铁电存储器件及其制造方法
US10861862B1 (en) Ferroelectric memory devices
US7910967B2 (en) Ferroelectric capacitor having three-dimensional structure, nonvolatile memory device having the same and method of fabricating the same
CN112018170A (zh) 半导体器件和制造半导体器件的方法
US20100123175A1 (en) Semiconductor device
CN113497045A (zh) 具有减少的边缘泄露的铁电存储器及其制造方法
US7573120B2 (en) Semiconductor device and method of manufacturing the same
US20050230725A1 (en) Ferroelectric capacitor having an oxide electrode template and a method of manufacture therefor
US20110062503A1 (en) Semiconductor memory device
WO2023035128A1 (en) Ferroelectric memory device and method for forming the same
JP2020113604A (ja) 半導体装置及びその製造方法
TWI816372B (zh) 鐵電記憶體裝置及其形成方法
US20230320075A1 (en) Integrated circuit device
US20220328396A1 (en) Signal lines in memory devices and methods for forming the same
CN114284361B (zh) 半导体存储器、铁电场效应晶体管和铁电薄膜电容器
US20230231004A1 (en) Capacitor and semiconductor device including the capacitor
CN117500266A (zh) 半导体装置
CN116437794A (zh) 存储器结构及其形成方法
CN117794353A (zh) 电容器和包括该电容器的电子器件
KR20030000655A (ko) 캐패시터 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230512

Address after: Room A302-H36, Feiyu Building, Software Park, No. 111-2 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Applicant after: Wuxi Shunming Storage Technology Co.,Ltd.

Address before: No. 502, Jinbo block, Dongzhuang Power Electronic Science and Technology Park, No. 8, Hongyi Road, Xinwu District, Wuxi City, Jiangsu Province, 214000

Applicant before: Wuxi paibyte Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant