JPH0621391A - 強誘電体コンデンサ及びその形成方法 - Google Patents

強誘電体コンデンサ及びその形成方法

Info

Publication number
JPH0621391A
JPH0621391A JP5099773A JP9977393A JPH0621391A JP H0621391 A JPH0621391 A JP H0621391A JP 5099773 A JP5099773 A JP 5099773A JP 9977393 A JP9977393 A JP 9977393A JP H0621391 A JPH0621391 A JP H0621391A
Authority
JP
Japan
Prior art keywords
layer
platinum
ferroelectric
palladium
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5099773A
Other languages
English (en)
Inventor
Maria Huffman
マリア・ハフマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramtron International Corp
Original Assignee
Ramtron International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramtron International Corp filed Critical Ramtron International Corp
Publication of JPH0621391A publication Critical patent/JPH0621391A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 低コストで、かつ、剥離の生じない強誘電体
コンデンサ。 【構成】 強誘電体メモリ素子用の強誘電体コンデンサ
は、基板と、シリカ層と、パラジウムの接着層と、白
金、金属又は合金から成る下部電極と、強誘電体層と、
白金、金属又は合金から成る上部電極とを備えている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、強誘電体メモリデバイ
スにおけるパラジウム（Ｐｄ）の使用、特に強誘電体コ
ンデンサ及びその形成方法に関する。
【０００２】
【従来技術及び発明が解決しようとする課題】強誘電体
コンデンサ（ferroelectric capacitors) は、今日で
は、強誘電体メモリ及び薄膜離散型コンデンサに使用さ
れるために、興味深いものとなっている。米国特許第４
８７３６６４号、４８０９２２５号、４８５３８９３
号、４９１８６５４号、４９１０７０８号、４９１４６
２７号、４８９３２７２号、４８８８７３３号（いずれ
もラムトロン社（米国、コロラド州、コロラドスプリン
グス）に付与）を参照されたい。
【０００３】強誘電体コンデンサの製造には、白金（Ｐ
ｔ）電極が使用されることが多い。しかしながら、強誘
電体コンデンサへの白金電極の使用は、白金が高価なこ
とをはじめとして、現在多くの問題を包含している。
【０００４】強誘電体コンデンサは、「ＰＺＴ」として
知られる酸化物を使用して製造される。ＰＺＴは、一般
に、鉛、ジルコニウム及びチタンの酸化物から成る混合
物又は化合物であり、ペロブスカイト構造を形成してい
る。このＰＺＴを，下部及び上部電極と称される典型的
には貴金属から成る電極間に挾んでいる。下部電極は、
二酸化ケイ素（シリカ）又は他の適当な誘電体上に直接
配設してもよい。強誘電体コンデンサの製造に白金（又
は別の貴金属）を使用した場合、白金又は他の貴金属と
誘電体との界面における接着性が悪い。この界面の接着
性が悪い場合、電極と誘電体との間に層間剥離が生じる
可能性がある。更に、基板への電極／誘電体／電極の接
着性（adhesion：粘着性、付着性又は密着性ともい
う。）も悪くなる。基板は、典型的には、厚さ５０００
オングストローム（５００ナノメートル）乃至８０００
オングストローム（８００ナノメートル）のシリカ（二
酸化ケイ素）層で被覆したシリコンから成る。
【０００５】この接着性の問題を解決するために現在行
われているアプローチの一つは、接着層（glue layer)
として白金の下にチタン（Ｔｉ）又はクロム（Ｃｒ）を
使用することである。しかしながら、チタンもクロムも
白金中に容易に拡散してしまう。チタン又はクロムが白
金を通って拡散しＰＺＴ界面に到達すると、チタン又は
クロムは酸化してコンデンサの電気特性が劣化する。
【０００６】各電極と誘電体との間の接着性の問題に対
する１つの解決法は、「集積回路における強誘電体コン
デンサの導電性電極層及び方法」と題されたラムトロン
社の同時係属米国特許出願第０７／７１４，６８２号に
開示されている。
【０００７】従って、本発明の主目的は、従来のデバイ
スの欠点を克服した強誘電体コンデンサの構造を提供す
ることである。
【０００８】
【課題を解決するための手段及び作用】本発明は、その
諸態様の一つにおいて、強誘電体メモリデバイス用の強
誘電体コンデンサに関する。特に、本発明は、強誘電体
コンデンサにおけるパラジウムの使用又は白金と他の金
属の合金の使用に関する。
【０００９】本発明の第一の実施例において、パラジウ
ムから成る接着層は、基板上に設けたシリカ層（二酸化
ケイ素層）上に位置する。この接着層上には、下部電
極、強誘電体層及び上部電極を順次設けている。パラジ
ウムの接着層は、二酸化ケイ素層に付着（adhere) する
と共に、下部電極との良好な界面を与える。
【００１０】第二の実施例において、接着層は、基板上
に位置する。二酸化ケイ素層は、基板と接着層との間に
設けている。この接着層上には、白金及び他の金属の合
金から成る下部電極を設けている。下部電極上には、強
誘電体層と、白金及び他の金属の合金から成る上部電極
を順次設けている。
【００１１】第三の実施例において、接着層は、基板上
に位置する。基板と接着層との間には、二酸化ケイ素層
を設けている。接着層上には、パラジウムと白金の多重
層から成る下部電極構造を設けている。下部電極上に
は、強誘電体層と、パラジウムと白金の多重層から成る
上部電極とを順次設けている。上部及び下部電極の両多
重層はそれぞれ、パラジウム層上に設けた２つの別個の
白金層から成る。２つの白金層の間に、別のパラジウム
層を更に設けてもよい。
【００１２】第四の実施例において、接着層は、基板上
に位置する。基板と接着層との間には、二酸化ケイ素層
を設けている。接着層上には、パラジウムと白金の多重
層から成る下部電極を設けている。上部及び下部電極の
両多重層は、いずれも、パラジウム層により離隔された
２つの白金層から成る。
【００１３】本発明は、更に、強誘電体コンデンサを形
成するための方法に関する。この方法は、一般に、基板
上に接着層を設け、この接着層上に下部電極、強誘電体
層及び上部電極を順次設けた後、パターン形成してアニ
ール処理を行う多数の工程から成る。
【００１４】上述した第二実施例乃至第四実施例によれ
ば、下部電極及び上部電極を白金と金属の合金を以って
構成するか白金とそれ以外の金属との多属構造として構
成している。このような金属を適量使用することによ
り、このような金属を用いないで形成した電極と比較し
て、付着性を改善し、酸化を最小限に留め、およびまた
は白金の使用量を低減させることが出来る。このため、
低コストの、電極と誘電体との間に剥離の生じない及び
電気特性の優れたという性質のうちの少なくとも１つの
性質を有する強誘電体コンデンサを提供できる。
【００１５】尚、上述した基板は、強誘電体コンデンサ
が形成されるべき下地であれば、トランジスタの構成要
素が形成されていなくても形成されていても良い。
【００１６】
【実施例】以下、図面を参照してこの発明の実施例につ
き説明する。尚、図は、本発明が理解出来る程度に、各
構成成分の形状、寸法及び配置関係は概略的に示してあ
るにすぎない。又、図１〜図５中に示す各図は、製造工
程中の主要段階で得られた構造体の断面を示していて、
断面を示すハッチング等は一部分省略してある。
【００１７】図１の（Ａ）乃至図２の（Ｃ）は、本発明
の第一実施例に係る、パラジウムから成る接着層を有す
る強誘電体コンデンサの製造方法の各製造工程段階での
構造体の断面を示す。基板１０は、構造体の第一層を構
成する。典型的には、基板１０は単結晶又は多結晶シリ
コンより成るが、ガラス、砒化ガリウム等の他の一般的
な基板であってもよい。基板１０は、ゲート電極１２を
含んでもよい。次に、基板１０上に二酸化ケイ素（Ｓｉ
Ｏ2 ：シリカ）層２０を設ける（図１の（Ａ））。二酸
化ケイ素層２０は、湿式及び乾式酸化法により、或い
は、従来技術で公知の種々の物理的及び又は化学的蒸着
（又は堆積ともいう。）（physical and/or chemical d
eposition ：フィジカル アンド／オア ケミカル デ
ポジション）技術を用いて、設けることができる。二酸
化ケイ素層２０は、一般には、５０００オングストロー
ム（５００ナノメートル）乃至８０００オングストロー
ム（８００ナノメートル）の厚さを有する。尚、ここ
で、一例として、１１は拡散領域又はドープト領域を示
し、１３は絶縁層を示している。
【００１８】次に、図１の（Ｂ）に示したように、二酸
化ケイ素層２０上に、スパッタリング又は他の物理的堆
積法により、接着層３０を設ける。接着層３０は、一般
には、１００オングストローム（１０ナノメートル）乃
至２００オングストローム（２０ナノメートル）の範囲
の厚さを有する。好ましい実施例において、接着層３０
は、スパッタされたパラジウム（Ｐｄ）から成る。パラ
ジウムは、従来のデバイスで接着層として使用されてい
たチタン（Ｔｉ）の代わりである。パラジウムは、チタ
ンほど反応性に富まず、例えば、電極と強誘電性材料と
の間の酸化チタンの形成のようなデバイス作成プロセス
中に観察されるチタンの場合の高反応性を最小限にす
る。接着層３０がパラジウム（Ｐｄ）から成る場合、パ
ラジウムは二酸化ケイ素に付着（又は密着又は接着）す
る酸化物を形成する。またパラジウムの格子構造は、白
金（Ｐｔ）の格子構造と極めてよく整合するので、白金
電極と接着層との間の界面は極めて良好である。
【００１９】図１の（Ｃ）に示したように、下部電極層
４０を接着層３０上に設ける。下部電極層４０は、例え
ば、スパッタリングにより設ける。下部電極層４０は、
一般には、貴金属から成る。好ましくは、電極層４０は
白金（Ｐｔ）から成るが、後述するように、白金と別の
金属との合金から構成してもよい。電極層４０の厚さ
は、１０００オングストローム（１００ナノメートル）
乃至４０００オングストローム（４００ナノメートル）
の範囲である。
【００２０】層４０を堆積（deposition：デポジショ
ン）した後、この層をアニール処理する。アニールを行
う場合、アルゴン等の不活性雰囲気内で２０秒以下の短
時間アニール（ＲＴＡ）法を採用することが望ましい。
しかしながら、コンデンサを十分に機能させるために下
部電極層４０をアニールすることは不要である。
【００２１】次に、図２の（Ａ）に示すように、誘電体
層５０を下部電極層４０上に設ける。誘電体層５０は、
例えばＰＺＴと呼ばれて一般式Ｐｂ（ＴｉX Ｚｒ1-X ）
Ｏ3を有するジルコン酸チタン酸鉛等の組成物である強
誘電性材料から成る。Ｐｂ（ＴｉX Ｚｒ1-X ）Ｏ3 は、
化学量論的にＸ＝１乃至Ｘ＝０．１の範囲の値をとるこ
とができ、種々のドーパントを含んでもよい。誘電体層
５０は、例えばスパッタリング（又はゾルゲル法その他
の技術）により設け、１０００オングストローム（１０
０ナノメートル）乃至４０００オングストローム（４０
０ナノメートル）の範囲の適当な厚さを有する。
【００２２】誘電体層５０の堆積後、そのままでは誘電
体が非結晶質（アモルファス）であるので、この構造体
をアニールして強誘電性ペロブスカイト（灰チタン石）
相（ferroelectric pervoskite phase) を形成する必要
がある。アニール処理は酸素雰囲気内で行う。短時間ア
ニール法の場合、５００℃乃至８５０℃の範囲内の適当
な温度で５秒乃至６０秒の範囲の適当な時間だけ行う。
また、電気炉アニール法の場合、５００℃乃至７５０℃
の範囲内の適当な温度で１５分乃至６０分の範囲の適当
な時間だけ行う。いずれの方法によっても、許容し得る
結果が得られる。
【００２３】次に、例えばスパッタリングにより、誘電
体層５０上に上部電極６０を設ける。上部電極層は、例
えば白金等の貴金属から成ることが好ましいが、他の貴
金属やそうした貴金属の合金を使用してもよい。上部電
極層は、１０００オングストローム（１００ナノメート
ル）乃至４０００オングストローム（４００ナノメート
ル）の範囲の厚さを有する。次に、上部電極層をパター
ニングして上部電極６０を形成する。上部電極層のパタ
ーン形成は、例えばイオンミリング、プラズマエッチン
グ、又は湿式エッチングにより行うことができる。その
結果得られる構造体の横断面を図２の（Ｂ）に示す。
【００２４】上部電極６０を堆積技術およびパターニン
グ技術を用いて形成後、短時間アニール法か電気炉アニ
ール法により構造体全体をアニール処理する。雰囲気
は、酸化作用を有することが要求される。短時間アニー
ル法を用いた場合、温度は５００℃乃至８５０℃の範囲
の適当な温度で５秒乃至６０秒の範囲の適当な時間だけ
行う。電気炉アニール法を用いた場合、温度は５００℃
乃至７５０℃の範囲の適当な温度で１５分乃至６０分の
範囲の適当な時間だけ行う。
【００２５】その後、例えばイオンミリング、プラズマ
エッチング又は湿式エッチングにより、誘電体層５０を
パターンニングする。次に、パターニングされた誘電体
層５０と同様に、下部電極層４０をパターンニングして
下部電極４０を得る。また、接着層をパターニングして
パターン済みの接着層３０を得る。図２の（Ｃ）は、そ
の結果得られる構造体を示す。
【００２６】本発明の第二実施例を形成する方法におい
て、基板１０、ゲート電極１２及びシリカ層２０は、第
一実施例を形成する方法を示した図１の（Ａ）と同様に
形成される。図３の（Ａ）乃至図３の（Ｄ）は、第二実
施例のコンデンサを製造する方法における残りの各工程
を示す。
【００２７】図３の（Ａ）に示したように、二酸化ケイ
素層２０上に接着層３１を設ける。接着層３１は、従来
の素子のように例えばチタンから成るか、或いは本発明
の第一実施例で開示されたようにパラジウムから成る。
層３１は、例えばスパッタリングにより設け、１００オ
ングストローム（１０ナノメートル）乃至２００オング
ストローム（２０ナノメートル）の範囲の適当な厚さを
有する。
【００２８】次に、図３の（Ｂ）に示したように、例え
ばスパッタリングにより、下部電極層４０（ａ）を接着
層３１上に設ける。下部電極層４０（ａ）は、白金と他
の金属との合金から成ることが好ましく、所望の組成を
有する単一の金属ターゲットからスパッタするか、同一
のスパッタリング装置内で２つのターゲットから同時ス
パッタするかのいずれかである。同時スパッタリングを
行う場合、所望の組成が得られるように留意する必要が
ある。下部電極層４０（ａ）は、第一実施例の下部電極
層と同様にアニールすることができる。下部電極層４０
（ａ）において白金との合金として使用可能な金属は、
例えば、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、イリ
ジウム（Ｉｒ）、ニッケル（Ｎｉ）、オスミウム（Ｏ
ｓ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）及びタングステ
ン（Ｗ）等である。しかしながら、これらの金属に限定
されるものではなく、他の金属も白金との合金として十
分に利用できる。好ましい実施例において、合金は、白
金と１０重量％以下のパラジウムから成るが、この組成
により酸化を防止することができる。
【００２９】白金と他の金属の合金を使用することによ
り、電極に必要な白金の量は減少する。白金は高価なの
でコンデンサのコストが低減する。更に、そうした合金
を使用することにより、電極の電気固有抵抗（抵抗率又
は比抵抗ともいう：resistivity ）に影響を及ぼす。例
えば、純粋の白金の抵抗率は２０℃で１０６ｎΩｍ（１
０６×１０-9Ωｍ）であるが、白金とイリジウムの合金
（Ｐｔ−１０重量％Ｉｒ）の場合、２０℃で２５０ｎΩ
ｍ（２５０×１０-9Ωｍ）まで抵抗率が増加する。従っ
て、白金との合金において１０重量％までパラジウム、
ロジウム、イリジウムを使用することができ、許容範囲
の抵抗率を呈する。同様の効果は、白金と４重量％のオ
スミウム又はニッケルとの合金、或いは白金と２重量％
のルテニウム、タングステン、銅との合金により達成す
ることができる。
【００３０】しかしながら、白金と他の金属の合金を使
用する場合の限界の一つは、強誘電体層の処理中に生じ
ることが多い高酸化温度における金属の選択的酸化に起
因する。例えば、酸化パラジウムは４００℃乃至７５０
℃の範囲の適当な温度では安定であるが、７５０℃以上
では分解する。ロジウム含有量が２０重量％以下の白金
−ロジウム合金の場合、酸化状態下でより良好な特性を
呈する。従って、白金と他の金属の合金を用いる場合、
電極の劣化を最小限にするように、アニール温度を適切
に維持することが必要である。
【００３１】次に、下部電極層４０（ａ）上に、好まし
くは第一実施例で説明したような強誘電体層から成る誘
電体層５０を設ける。誘電体層５０は、１０００オング
ストローム（１００ナノメートル）乃至４０００オング
ストローム（４００ナノメートル）の範囲の適当な厚さ
を有することが好ましい。次に、誘電体層５０を、第一
実施例で説明したようにアニール処理する。次に、図３
の（Ｃ）に示したように、誘電体層５０上に上部電極層
６０（ａ）を設ける。上部電極層６０（ａ）は、下部電
極層４０（ａ）で説明したものと同様の材料で構成し、
同様の厚さを有する。しかしながら、上部電極層６０
（ａ）は、下部電極層４０（ａ）と同一の材料で構成す
る必要はない。層６０（ａ）、５０及び４０（ａ）並び
に接着層３１をパターンニングし、上部電極６０
（ａ）、パターン済みの強誘電体層５０及び下部電極４
０（ａ）、並びにパターン済みの接着層３１を得た後、
第一実施例で説明したようにアニールする。その結果得
られる構造体を図３の（Ｄ）に示す。
【００３２】本発明の第三実施例を形成する方法におい
て、図３の（Ａ）に示した如く、第二実施例を形成する
方法で先に説明したように、基板１０、ゲート電極１
２、二酸化ケイ素層２０及び接着層３１を設ける。接着
層３１は、第一実施例の接着層３０と同じ厚さを有する
ようにスパッタされたチタンから成る。
【００３３】次に、層３１上に下部電極構造４０（ｂ）
を形成する。構造４０（ｂ）は、パラジウムから成る第
一層４１を、先ず接着層３１上に設けることにより形成
する。第一層４１は、例えばスパッタリングにより設
け、１００オングストローム（１０ナノメートル）乃至
２００オングストローム（２０ナノメートル）の範囲の
適当な厚さを有する。次に、第一層４１上に、例えばス
パッタリングにより１００オングストローム（１０ナノ
メートル）乃至２００オングストローム（２０ナノメー
トル）の範囲の適当な厚さを有して白金から成る第二層
４２を設ける。次に、第二層４２上に、パラジウムから
成る第三層４３を設けてもよい。第三層４３は任意であ
り、本発明に係るコンデンサをうまく作動させるために
不可欠ではない。第三層４３は、例えばスパッタリング
により、厚さ１００オングストローム（１０ナノメート
ル）乃至２００オングストローム（２０ナノメートル）
の範囲の適当な厚さで設けてもよい。次に、第三層４３
上に（第三層４３が省略されている場合は第二層４２上
に）白金から成る第四層４４を設ける。第四層４４は、
例えばスパッタリングにより厚さ１０００オングストロ
ーム（１００ナノメートル）乃至３０００オングストロ
ーム（３００ナノメートル）の範囲内の適当な厚さに設
けることができる。図４の（Ａ）は、その結果得られる
構造体を示す。
【００３４】下部電極構造の堆積後、第一実施例の下部
電極に対して説明したように、この構造体をアニール処
理してもよい。パラジウムは、下部電極構造において付
着（密着又は接着）性を高めるため及び構造のコストを
低減するために使用される。ロジウム（Ｒｈ）、イリジ
ウム（Ｉｒ）、ニッケル（Ｎｉ）、オスミウム（Ｏ
ｓ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）又はタングステ
ン（Ｗ）等も、下部電極構造においてパラジウム（Ｐ
ｄ）の代わりに用いることができる。
【００３５】次に、下部電極４０（ｂ）上に、強誘電体
層５０を設ける。層５０は、第一実施例を形成する方法
で説明したように設けてアニール処理する。
【００３６】次に、強誘電体層５０上に、上部電極層６
０（ｂ）を設ける。図４の（Ｂ）に示したように、上部
電極層６０（ｂ）は、厚さ１００オングストローム（１
０ナノメートル）乃至２００オングストローム（２０ナ
ノメートル）の範囲の適当な厚さのパラジウムから成る
第五層６１と、厚さ１００オングストローム（１０ナノ
メートル）乃至２００オングストローム（２０ナノメー
トル）の範囲の適当な厚さの白金から成る第六層６２
と、厚さ１００オングストローム（１０ナノメートル）
乃至２００オングストローム（２０ナノメートル）の範
囲の適当な厚さのパラジウムから成る任意の第七層６３
と、厚さ１０００オングストローム（１００ナノメート
ル）乃至３０００オングストローム（３００ナノメート
ル）の範囲の適当な厚さの白金から成る第八層６４とか
ら構成される。
【００３７】上部電極層６０（ｂ）構造の堆積後、第一
実施例で先に説明したように、構造体全体のアニール処
理とパターンの形成を行うことができる。図４の（Ｃ）
は、その結果得られる上部電極６０（ｂ）の構造を示
す。上部電極６０（ｂ）は、それぞれパターニングされ
た第五層６１、第八層６４で構成されている。上部電極
においても、パラジウムの代わりに、ロジウム、イリジ
ウム、ニッケル、オスミウム、ルテニウム、銅又はタン
グステン等を使用してもよい。尚、図４の（Ｃ）には、
パターニング後の強誘電体層５０、パターニング後の下
部電極４０（ｂ）およびパターニング後の接着層３１も
示してある。
【００３８】本実施例において、強誘電体層５０は、非
対称界面を形成する白金（層４４）及びパラジウム（層
６１）の間に直接介在する。非対称強誘電体コンデンサ
は、「集積強誘電体コンデンサの誘電率をインクリージ
ングするための方法（A Method For Increasing The Di
electric Constant of Integrated Ferroelectric Capa
citors) 」と題されたラムトロン社の同時係属米国特許
出願第０７／８５３，９０１号（１９９２年３月１９日
出願）に開示されている。
【００３９】本発明の第四実施例を形成する方法におい
て、第三実施例を形成する方法で先に説明したように、
図３の（Ａ）に示したような基板１０、二酸化ケイ素層
２０及び接着層３１を形成する。
【００４０】次に、接着層３１上に下部電極層４０
（ｃ）を形成する。下部電極層４０（ｃ）の構造は好ま
しくは、１００オングストローム（１０ナノメートル）
乃至２００オングストローム（２０ナノメートル）の範
囲の適当な厚みの白金から成る第一層４５と、１００オ
ングストローム（１０ナノメートル）乃至２００オング
ストローム（２０ナノメートル）の範囲内の適当な厚み
のパラジウムから成る第二層４６と、１０００オングス
トローム（１００ナノメートル）乃至３０００オングス
トローム（３００ナノメートル）の範囲内の適当な厚み
の白金から成る第三層４７とを以って構成する。次に、
第一実施例で先に説明したように、この構造体をアニー
ル処理する。図５の（Ａ）は、その結果得られる構造体
を示す。
【００４１】次に、第一実施例を形成する方法において
先に説明したのと同様の態様と同様の材料で、下部電極
層４０（ｃ）上に強誘電体層５０を設けてアニール処理
する。次に、強誘電体層５０上に上部電極層６０（ｃ）
を設ける。図５の（Ｂ）に示すように、上部電極層６０
（ｃ）は、好ましくは、１００オングストローム（１０
ナノメートル）乃至２００オングストローム（２０ナノ
メートル）の範囲の適当な厚みの白金から成る第四層６
５と、１００オングストローム（１０ナノメートル）乃
至２００オングストローム（２０ナノメートル）の範囲
の適当な厚みのパラジウムから成る第五層６６と、１０
００オングストローム（１００ナノメートル）乃至３０
００オングストローム（３００ナノメートル）の範囲の
適当な厚みの白金から成る第六層とから構成される。次
に、第一実施例で先に説明したように、この構造体をア
ニール処理した後パターンニングする。図５の（Ｃ）
は、この結果得られる構造体を示す。尚、図中、それぞ
れパターニングされた上部電極６０（ｃ）、強誘電体層
５０、下部電極４０（ｂ）および接着層３１を示してあ
る。
【００４２】上述した説明は、本発明の単なる好適例を
示してあるにすぎず、従って上述した実施例にのみ本出
願に係る発明を限定するものではない。
【００４３】
【発明の効果】既に説明した通り、強誘電体材料と半導
体とを一体化するとき、これら材料の化学的性質および
強誘電体メモリを作る際の処理工程に起因して種々の問
題が生じる。そして、強誘電体コンデンサ（メモリエレ
メント）用の電極等の材料として白金を使用することが
一般的であるが、この白金がそのための唯一の材料では
ない。そこで、上述した種々の問題の解決を図りかつ電
極材料として使用できる材料につき研究を行ったとこ
ろ、種々の金属（合金を含む）を使用できることがわか
った。
【００４４】上述した本発明の構成によれば、パラジウ
ムを接着層として使用している。このパラジウムの接着
層は、従来のチタンの場合よりも、二酸化ケイ素（Ｓｉ
Ｏ2）層及び下部電極との接着性（付着性、粘着性又は
密着性ともいう。）が良く、しかも、下部電極との間で
良好な界面を形成する。特に、白金を電極材料として使
用するとその効果が大となる。このため、層間剥離もな
いしかも電気特性の優れた強誘電体コンデンサを得るこ
とができる。
【００４５】また、本発明によれば、電極を白金と他の
金属とで構成する場合には、白金の使用量を従来よりも
少なくすることができ、従って、低コストの強誘電体コ
ンデンサを得ることができる。
【００４６】また、本発明の構成によれば、電極の構成
成分を条件に合わせて定めることができ、又、電極と強
誘電体との界面を制御できる。従って、本発明によれ
ば、強誘電体コンデンサの応答特性を制御することがで
きる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は本発明の第一実施例に係る強
誘電体コンデンサの形成工程図であって、（Ａ）は基板
上にシリカ層を設けた構造体の部分的断面図、（Ｂ）は
（Ａ）の構造体のシリカ層上に、接着層を設けた構造体
を示す断面図、および（Ｃ）は（Ｂ）の構造体の接着層
上に、下部電極を設けた構造体を示す断面図。
【図２】（Ａ）〜（Ｃ）は、図１の後工程を示す強誘電
体コンデンサの形成工程図であって、（Ａ）は図１の
（Ｃ）の構造体の下部電極上に、強誘電体層を設けた構
造体を示す断面図、（Ｂ）は（Ａ）の構造体の強誘電体
層上に、上部電極をパターンニングした構造体を示す断
面図、および（Ｃ）は（Ｂ）の構造体の強誘電体層及び
下部電極をパターンニングした構造体を示す断面図。
【図３】（Ａ）〜（Ｄ）は、本発明の第二実施例に係る
強誘電体コンデンサの形成工程図であって、（Ａ）は基
板上にシリカ層を、更にその上に接着層を設けた構造体
の部分的断面図、（Ｂ）は（Ａ）の構造体の接着層上
に、下部電極を設けた構造体を示す断面図、（Ｃ）は
（Ｂ）の構造体の下部電極上に、強誘電体層と上部電極
を設けた構造体を示す断面図、および（Ｄ）は（Ｃ）の
構造体の各層をパターンニングした後の構造体を示す断
面図。
【図４】（Ａ）〜（Ｃ）は、本発明の第三実施例に係る
強誘電体コンデンサの形成工程図であって、（Ａ）は基
板上にシリカ層を、その上に接着層を，更にその上に下
部電極を設けた構造体の部分的断面図、（Ｂ）は（Ａ）
の構造体の下部電極構造上に強誘電体層を、更にこの強
誘電体層上に上部電極を設けた構造体を示す断面図、お
よび（Ｃ）は（Ｂ）の構造体の各層をパターンニングし
た後の構造体を示す断面図。
【図５】（Ａ）〜（Ｃ）は、本発明の第四実施例に係る
強誘電体コンデンサの形成工程図であって、（Ａ）は基
板上にシリカ層を、その上に接着層を，更にその上に下
部電極を設けた構造体の部分的断面図、（Ｂ）は（Ａ）
の構造体の下部電極上に強誘電体層を、更にこの強誘電
体層上に上部電極を設けた構造体を示す断面図、および
（Ｃ）は（Ｂ）の構造体の各層をパターンニングした後
の構造体を示す断面図。
【符号の説明】
１０：基板 １１：拡散（又はドープト）領域 １２：ゲート電極 １３：絶縁層 ２０：ＳｉＯ2 層 ３０，３１：接着層 ４０，４０（ａ），４０（ｂ），４０（ｃ）：下部電極
層 ５０：誘電体層（強誘電体層） ６０：上部電極 ６０（ａ），６０（ｂ），６０（ｃ）：上部電極層

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 前記基板の上側に位置する二酸化ケイ素層と、 前記二酸化ケイ素層上に位置してパラジウムから成る接
    着層と、 前記接着層上に位置する下部電極と、 前記下部電極上に位置する強誘電体層と、 前記強誘電体層上に位置する上部電極とを備えたことを
    特徴とする強誘電体コンデンサ。
  2. 【請求項２】 前記下部電極が、白金から成ることを特
    徴とする請求項１記載の強誘電体コンデンサ。
  3. 【請求項３】 前記下部電極が、白金と金属の合金から
    成ることを特徴とする請求項１記載の強誘電体コンデン
    サ。
  4. 【請求項４】 前記金属を、パラジウム、ロジウム、イ
    リジウム、ニッケル、オスミウム、ルテニウム、銅及び
    タングステンの金属群から選ばれた少なくとも１種類の
    金属としたことを特徴とする請求項３記載の強誘電体コ
    ンデンサ。
  5. 【請求項５】 前記下部電極が、第一のパラジウム層
    と、前記第一のパラジウム層上の第一の白金層と、前記
    第一の白金層上の第二の白金層から成ることを特徴とす
    る請求項１記載の強誘電体コンデンサ。
  6. 【請求項６】 前記第一の白金層と前記第二の白金層と
    の間に、更に第二のパラジウム層を設けたことを特徴と
    する請求項５記載の強誘電体コンデンサ。
  7. 【請求項７】 前記下部電極が、第一の白金層と、前記
    第一の白金層上の第一のパラジウム層と、前記第一のパ
    ラジウム層上の第二の白金層から成ることを特徴とする
    請求項１記載の強誘電体コンデンサ。
  8. 【請求項８】 前記強誘電体層が、Ｐｂ（ＴｉX Ｚｒ
    1-X ）Ｏ3 の化学組成を有するジルコン酸チタン酸鉛組
    成物から成り、ＸはＸ＝１乃至Ｘ＝０．１の範囲の値で
    あることを特徴とする請求項１記載の強誘電体コンデン
    サ。
  9. 【請求項９】 前記上部電極が、白金から成ることを特
    徴とする請求項１記載の強誘電体コンデンサ。
  10. 【請求項１０】 前記上部電極が、白金と金属の合金か
    ら成ることを特徴とする請求項１記載の強誘電体コンデ
    ンサ。
  11. 【請求項１１】 前記金属を、パラジウム、ロジウム、
    イリジウム、ニッケル、オスミウム、ルテニウム、銅及
    びタングステンの金属群から選ばれた少なくとも１種類
    の金属としたことを特徴とする請求項１０記載の強誘電
    体コンデンサ。
  12. 【請求項１２】 前記上部電極が、第一のパラジウム層
    と、前記第一のパラジウム層上の第一の白金層と、前記
    第一の白金層上の第二の白金層とから成ることを特徴と
    する請求項１記載の強誘電体コンデンサ。
  13. 【請求項１３】 前記第一の白金層と前記第二の白金層
    との間に、第二のパラジウム層を設けたことを特徴とす
    る請求項１２記載の強誘電体コンデンサ。
  14. 【請求項１４】 前記上部電極が、第一の白金層と、前
    記第一の白金層上の第一のパラジウム層と、前記第一の
    パラジウム層上の第二の白金層とから成ることを特徴と
    する請求項１記載の強誘電体コンデンサ。
  15. 【請求項１５】 基板と、 前記基板の上側に位置する二酸化ケイ素層と、 前記二酸化ケイ素層上に位置する接着層と、 前記接着層上に位置して、白金と金属の合金から成る下
    部電極と、 前記下部電極上に位置する強誘電体層と、 前記強誘電体層上に位置して、白金及び金属の第二の合
    金から成る上部電極とを備えたことを特徴とする強誘電
    体コンデンサ。
  16. 【請求項１６】 前記接着層が、パラジウムから成るこ
    とを特徴とする請求項１５記載の強誘電体コンデンサ。
  17. 【請求項１７】 前記接着層が、チタンから成ることを
    特徴とする請求項１５記載の強誘電体コンデンサ。
  18. 【請求項１８】 前記下部電極の前記合金が、白金と、
    パラジウム、ロジウム、イリジウム、ニッケル、オスミ
    ウム、ルテニウム、銅及びタングステンの金属群から選
    ばれた少なくとも１種類の金属とから成ることを特徴と
    する請求項１５記載の強誘電体コンデンサ。
  19. 【請求項１９】 前記強誘電体層が、Ｐｂ（ＴｉX Ｚｒ
    1-X ）Ｏ3 の化学組成を有するジルコン酸チタン酸鉛組
    成物から成り、ＸがＸ＝１乃至Ｘ＝０．１の範囲の値で
    あることを特徴とする請求項１５記載の強誘電体コンデ
    ンサ。
  20. 【請求項２０】 前記上部電極の前記第二の合金が、白
    金と、パラジウム、ロジウム、イリジウム、ニッケル、
    オスミウム、ルテニウム、銅及びタングステンの金属群
    から選ばれた少なくとも１種類の金属とから成ることを
    特徴とする請求項１５記載の強誘電体コンデンサ。
  21. 【請求項２１】 基板と、 前記基板の上側に位置する二酸化ケイ素層と、 前記二酸化ケイ素層上に位置する接着層と、 前記接着層に位置して、第一のパラジウム層、前記第一
    のパラジウム層上の第一の白金層、及び前記第一の白金
    層上の第二の白金層から成る下部電極構造と、 前記下部電極構造上に位置する強誘電体層と、 前記強誘電体層上に位置して、第二のパラジウム層と、
    前記第二のパラジウム層上の第三の白金層と、前記第三
    の白金層上の第四の白金層とから成る上部電極構造とを
    備えたことを特徴とする強誘電体コンデンサ。
  22. 【請求項２２】 前記第一の白金層と前記第二の白金層
    との間に、更に別のパラジウム層を設けたことを特徴と
    する請求項２１記載の強誘電体コンデンサ。
  23. 【請求項２３】 前記第三の白金層と前記第四の白金層
    との間に、更に別のパラジウム層を設けたことを特徴と
    する請求項２１記載の強誘電体コンデンサ。
  24. 【請求項２４】 前記強誘電体が、Ｐｂ（ＴｉX Ｚｒ
    1-X ）Ｏ3 の化学組成を有するジルコン酸チタン酸鉛組
    成物から成り、ＸはＸ＝１乃至Ｘ＝０．１の範囲の値で
    あることを特徴とする請求項２１記載の強誘電体コンデ
    ンサ。
  25. 【請求項２５】 基板と、 前記基板の上側に位置する二酸化ケイ素層と、 前記二酸化ケイ素層上に位置する接着層と、 前記接着層上に位置して、第一の白金層、前記第一の白
    金層上の第一のパラジウム層、及び前記第一のパラジウ
    ム層上の第二の白金層から成る下部電極構造と、 前記下部電極構造上に位置する強誘電体層と、 前記強誘電体層上に位置して、第三の白金層、前記第三
    の白金層上の第二のパラジウム層、及び前記第二のパラ
    ジウム層上の第四の白金層から成る上部電極とを備えた
    ことを特徴とする強誘電体コンデンサ。
  26. 【請求項２６】 前記強誘電体が、Ｐｂ（ＴｉX Ｚｒ
    1-X ）Ｏ3 の化学組成を有するジルコン酸チタン酸鉛組
    成物から成り、ＸはＸ＝１乃至Ｘ＝０．１の範囲の値で
    あることを特徴とする請求項２５記載の強誘電体コンデ
    ンサ。
  27. 【請求項２７】 基板の上側に二酸化ケイ素層を設ける
    工程と、 該二酸化ケイ素層上に接着層を設ける工程と、 該接着層上に下部電極層を設ける工程と、 該下部電極層の上側に強誘電体層を設ける工程と、 該強誘電体層上に上部電極層を設ける工程と、 該上部電極層をパターニングして上部電極を形成する工
    程と、 前記基板上に前記接着層、前記下部電極層、前記強誘電
    体層及び前記上部電極を具えた構造体をアニールする工
    程と、 前記強誘電体層をパターニングすることによってパター
    ン化された強誘電体層を形成する工程と、 前記接着層をパターニングすることによってパターン化
    された接着層を形成する工程とを含み、以上の工程によ
    り前記基板上にパターン化された接着層、下部電極、パ
    ターン化された強誘電体層及び上部電極を有する強誘電
    体コンデンサを得ることを特徴とする強誘電体コンデン
    サの形成方法。
JP5099773A 1992-04-29 1993-04-26 強誘電体コンデンサ及びその形成方法 Withdrawn JPH0621391A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/875,749 US5191510A (en) 1992-04-29 1992-04-29 Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US07/875749 1992-04-29

Publications (1)

Publication Number Publication Date
JPH0621391A true JPH0621391A (ja) 1994-01-28

Family

ID=25366303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5099773A Withdrawn JPH0621391A (ja) 1992-04-29 1993-04-26 強誘電体コンデンサ及びその形成方法

Country Status (3)

Country Link
US (1) US5191510A (ja)
EP (1) EP0567878A1 (ja)
JP (1) JPH0621391A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627391A (en) * 1994-06-28 1997-05-06 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JPH09507342A (ja) * 1994-10-04 1997-07-22 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 酸素障壁が設けられた下部電極を有する強誘電体メモリ素子を具えた半導体デバイス
KR20010050243A (ko) * 1999-11-30 2001-06-15 가나이 쓰토무 반도체 장치와 그 제조 방법
US6495412B1 (en) 1998-09-11 2002-12-17 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP2008034418A (ja) * 2006-07-26 2008-02-14 Tdk Corp キャパシタの製造方法
US8085523B2 (en) 2006-07-26 2011-12-27 Tdk Corporation Method of manufacturing capacitor

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
JP3374216B2 (ja) * 1991-10-26 2003-02-04 ローム株式会社 強誘電体層を有する半導体素子
US5468684A (en) * 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
US5406447A (en) * 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
US5453347A (en) * 1992-11-02 1995-09-26 Radiant Technologies Method for constructing ferroelectric capacitors on integrated circuit substrates
JP3966479B2 (ja) * 1993-04-16 2007-08-29 日本テキサス・インスツルメンツ株式会社 ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5645976A (en) * 1993-10-14 1997-07-08 Matsushita Electronics Corporation Capacitor apparatus and method of manufacture of same
US5453325A (en) * 1993-12-09 1995-09-26 Eastman Kodak Company Nonlinear optical waveguide multilayer structure
US6052271A (en) 1994-01-13 2000-04-18 Rohm Co., Ltd. Ferroelectric capacitor including an iridium oxide layer in the lower electrode
US5608246A (en) * 1994-02-10 1997-03-04 Ramtron International Corporation Integration of high value capacitor with ferroelectric memory
JP3309260B2 (ja) * 1994-02-14 2002-07-29 日本テキサス・インスツルメンツ株式会社 キャパシタ
US5416042A (en) * 1994-06-09 1995-05-16 International Business Machines Corporation Method of fabricating storage capacitors using high dielectric constant materials
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5589284A (en) * 1994-08-01 1996-12-31 Texas Instruments Incorporated Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5728603A (en) * 1994-11-28 1998-03-17 Northern Telecom Limited Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
KR100416733B1 (ko) * 1995-03-20 2004-07-05 삼성전자주식회사 강유전성캐패시터
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
JP3683972B2 (ja) * 1995-03-22 2005-08-17 三菱電機株式会社 半導体装置
JP3526651B2 (ja) * 1995-04-28 2004-05-17 ローム株式会社 半導体装置および配線方法
JP3929513B2 (ja) * 1995-07-07 2007-06-13 ローム株式会社 誘電体キャパシタおよびその製造方法
US5838605A (en) * 1996-03-20 1998-11-17 Ramtron International Corporation Iridium oxide local interconnect
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
US5973342A (en) * 1996-04-25 1999-10-26 Rohm Co., Ltd. Semiconductor device having an iridium electrode
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
KR19980014897A (ko) * 1996-08-17 1998-05-25 구자홍 커패시터 및 그 제조방법
US5790366A (en) * 1996-12-06 1998-08-04 Sharp Kabushiki Kaisha High temperature electrode-barriers for ferroelectric and other capacitor structures
JP3385889B2 (ja) * 1996-12-25 2003-03-10 株式会社日立製作所 強誘電体メモリ素子及びその製造方法
US6025205A (en) * 1997-01-07 2000-02-15 Tong Yang Cement Corporation Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
US6498097B1 (en) * 1997-05-06 2002-12-24 Tong Yang Cement Corporation Apparatus and method of forming preferred orientation-controlled platinum film using oxygen
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US5989402A (en) * 1997-08-29 1999-11-23 Caliper Technologies Corp. Controller/detector interfaces for microfluidic systems
US6297085B1 (en) * 1997-12-11 2001-10-02 Texas Instruments Incorporated Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
US6344413B1 (en) 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
EP0991130B1 (en) 1998-03-04 2007-12-12 Seiko Epson Corporation Piezoelectric device, ink-jet recording head, method for manufacture, and printer
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
KR100290895B1 (ko) 1998-06-30 2001-07-12 김영환 반도체 소자의 커패시터 구조 및 이의 제조 방법
US6218297B1 (en) * 1998-09-03 2001-04-17 Micron Technology, Inc. Patterning conductive metal layers and methods using same
JP3517876B2 (ja) * 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
DE19929306A1 (de) * 1999-06-25 2001-04-05 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Edelmetallschicht
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6411494B1 (en) 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
US6682969B1 (en) 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
JP4428500B2 (ja) * 2001-07-13 2010-03-10 富士通マイクロエレクトロニクス株式会社 容量素子及びその製造方法
WO2005115918A1 (en) * 2004-05-25 2005-12-08 Nanyang Technological University Combustion synthesis of perovskite-type metal oxide compound
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
KR100729231B1 (ko) * 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
MY156737A (en) * 2013-06-25 2016-03-31 Climax Engineered Mat Llc Sodium/molybdenum powder compacts and methods for producing the same
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3184660A (en) * 1961-08-22 1965-05-18 Sprague Electric Co Ceramic capacitor
DE1614605B2 (de) * 1967-09-20 1974-06-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Kondensatordielektrikum mit inneren Sperrschichten und geringerer Temperaturabhängigkeit
FR2004645A1 (ja) * 1968-03-25 1969-11-28 Matsushita Electric Ind Co Ltd
US4707897A (en) * 1976-02-17 1987-11-24 Ramtron Corporation Monolithic semiconductor integrated circuit ferroelectric memory device, and methods of fabricating and utilizing same
US5024964A (en) * 1970-09-28 1991-06-18 Ramtron Corporation Method of making ferroelectric memory devices
JPS4870855A (ja) * 1971-12-29 1973-09-26
US4149301A (en) * 1977-07-25 1979-04-17 Ferrosil Corporation Monolithic semiconductor integrated circuit-ferroelectric memory drive
US4636908A (en) * 1983-01-31 1987-01-13 Nippon Soda Co., Ltd. Thin-film dielectric and process for its production
US4873664A (en) * 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
US4918654A (en) * 1987-07-02 1990-04-17 Ramtron Corporation SRAM with programmable capacitance divider
US4853893A (en) * 1987-07-02 1989-08-01 Ramtron Corporation Data storage device and method of using a ferroelectric capacitance divider
US4914627A (en) * 1987-07-02 1990-04-03 Ramtron Corporation One transistor memory cell with programmable capacitance divider
US4910708A (en) * 1987-07-02 1990-03-20 Ramtron Corporation Dram with programmable capacitance divider
US4809225A (en) * 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US4893272A (en) * 1988-04-22 1990-01-09 Ramtron Corporation Ferroelectric retention method
US4888733A (en) * 1988-09-12 1989-12-19 Ramtron Corporation Non-volatile memory cell and sensing method
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US5003428A (en) * 1989-07-17 1991-03-26 National Semiconductor Corporation Electrodes for ceramic oxide capacitors
US4982309A (en) * 1989-07-17 1991-01-01 National Semiconductor Corporation Electrodes for electrical ceramic oxide devices
EP0415750B1 (en) * 1989-08-30 1994-11-09 Nec Corporation Thin-film capacitors and process for manufacturing the same
EP0415751B1 (en) * 1989-08-30 1995-03-15 Nec Corporation Thin film capacitor and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627391A (en) * 1994-06-28 1997-05-06 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JPH09507342A (ja) * 1994-10-04 1997-07-22 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 酸素障壁が設けられた下部電極を有する強誘電体メモリ素子を具えた半導体デバイス
US6495412B1 (en) 1998-09-11 2002-12-17 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
KR20010050243A (ko) * 1999-11-30 2001-06-15 가나이 쓰토무 반도체 장치와 그 제조 방법
JP2008034418A (ja) * 2006-07-26 2008-02-14 Tdk Corp キャパシタの製造方法
US8085523B2 (en) 2006-07-26 2011-12-27 Tdk Corporation Method of manufacturing capacitor

Also Published As

Publication number Publication date
EP0567878A1 (en) 1993-11-03
US5191510A (en) 1993-03-02

Similar Documents

Publication Publication Date Title
JPH0621391A (ja) 強誘電体コンデンサ及びその形成方法
JP3275335B2 (ja) Ｉｃにおける強誘電性キャパシタおよびその製造方法
US5053917A (en) Thin film capacitor and manufacturing method thereof
JPH05259391A (ja) 強誘電体キャパシタおよびその製造方法
KR20010101386A (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
JPH0563205A (ja) 半導体装置
JP2000260959A (ja) イリジウム導電電極／障壁構造およびその形成方法
US7545625B2 (en) Electrode for thin film capacitor devices
JPH09246490A (ja) 半導体装置及びその製造方法
JP3594787B2 (ja) 半導体装置及びその製造方法
JPH03101260A (ja) 薄膜コンデンサ
JPH03253065A (ja) 薄膜コンデンサ及びその製造方法
JPH04287968A (ja) 集積回路装置およびその製造方法
JP2751864B2 (ja) 酸素拡散バリア性電極とその製造方法
JP4029162B2 (ja) 圧電素子の製造方法
US20040131762A1 (en) Manufacturing of a high-capacitance capacitor
JP3120568B2 (ja) 薄膜キャパシタ
JPH03257857A (ja) 薄膜コンデンサ及びその製造方法
JP2942128B2 (ja) 薄膜コンデンサおよびその製造方法
JP3239852B2 (ja) 高誘電率キャパシタ及びその製造方法
JPH08293581A (ja) 強誘電体薄膜キャパシタ
JP2645811B2 (ja) 拡散バリヤ機能を有する半導体素子の電極形成方法
KR100437071B1 (ko) Ｆｒａｍ 및 ｄｒａｍ용 고온 전극 및 배리어 구조
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPH1174484A (ja) シリコンとの貴金属電極接点のための方法、材料、および構造

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000704