KR20010101386A - 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 - Google Patents

90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 Download PDF

Info

Publication number
KR20010101386A
KR20010101386A KR1020017008536A KR20017008536A KR20010101386A KR 20010101386 A KR20010101386 A KR 20010101386A KR 1020017008536 A KR1020017008536 A KR 1020017008536A KR 20017008536 A KR20017008536 A KR 20017008536A KR 20010101386 A KR20010101386 A KR 20010101386A
Authority
KR
South Korea
Prior art keywords
ferroelectric
thin film
layered superlattice
thickness
memory cell
Prior art date
Application number
KR1020017008536A
Other languages
English (en)
Other versions
KR100417743B1 (ko
Inventor
나라얀 솔라야판
비크램 조시
카를로스 에이. 파즈데아라우조
래리 디. 맥밀란
신이치로 하야시
타추오 오츠키
Original Assignee
시메트릭스 코포레이션
추후제출
마쓰시다 일렉트릭 인더스트리얼 컴패니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시메트릭스 코포레이션, 추후제출, 마쓰시다 일렉트릭 인더스트리얼 컴패니 리미티드 filed Critical 시메트릭스 코포레이션
Publication of KR20010101386A publication Critical patent/KR20010101386A/ko
Application granted granted Critical
Publication of KR100417743B1 publication Critical patent/KR100417743B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

액체 전구물질 함유 금속의 코팅물을 제 1 전극(122)에 도포하여, 300℃를 초과하지 않는 온도에서 5분 동안 산소 분위기(ambient)의 고온 플레이트상에서 구워지며, 그후 RTP는 675℃에서 30초 동안 어닐링(anneal)된다. 상기 코팅물은 그 후 700℃에서 1시간 동안 산소 또는 질소 분위기에서 어닐링되어 90nm를 초과하지 않는 두께를 지닌 초격자 층 자재(124)의 박막을 형성하게 된다. 제 2 전극(126)은 캐패시터(128)를 형성하도록 도포되며, 사후-어닐링은 700℃를 초과하지 않는 온도의 산소 또는 질소 분위기에서 실행된다. 만일 상기 자재가 스트론튬 비스무트 탄탈레이트(strontium bismuth tantalate)라면, 상기 전구물질은 스트론튬의 u 몰-등가물, 비스무트의 v 몰-등가물, 및 탄탈의 w 몰-등가물이며, 0.8≤u≤1.0, 2.0≤v≤2.3, 및 1.9≤w≤2.1이다.

Description

90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌 강유전성 메모리와 그 제조 방법{FERROELECTRIC MEMORY WITH FERROELECTRIC THIN FILM HAVING THICKNESS OF 90 NANOMETERS OR LESS, AND METHOD OF MAKING SAME}
강유전성 화합물은 비휘발성 집적 회로 메모리에 사용하기에 적합한 특성을 갖고 있다. 밀러(Miller)의 미국 특허 제 5,046,043 호 참조. 캐패시터와 같은 강유전성 소자는 고잔류성 분극, 양호한 보자력 필드(coercive field), 고피로 내성, 및 저누설 전류와 같은 소정의 전기적 특성을 가질때 비휘발성 메모리로서 유용하다. 층상 초격자 물질 산화물은 집적 회로에 사용되도록 연구되어왔다. 와타나베(Watanabe)의 미국 특허 제 5,434,102 호 참조. 층상 초격자 물질들은 PZT 및 PLZT와 같은 다른 유형의 강유전성 물질들보다도 뛰어난 강유전성 메모리의 특성을 갖는다. 층상 초격자 물질로서 강유전성 요소를 포함하는 집적 회로 소자는 현재 제조되고 있다. 층상 초격자 물질은 금속 산화물을 포함한다.
강유전성 메모리는 밀집되어야 한다; 즉, 일정한 칩 체적에 매우 많은 메모리 셀이 있는 것이 매우 바람직하다. 최대 밀도를 이루기 위해서, 메모리의 개개 요소는 가능한 작아야 한다. 이것은 강유전성 물질의 필름이 가능한 박막인 것이 요구된다.
그렇지만, 종래기술에 있어서, 강유전성 필름이 더 얇아 짐에 따라, 그 임계 전기적 특성, 특히 강유전체 분극성이 저하되는 것으로 공지되어 있다. 베트라(Betra) 등의 "Phase Transition, Stability, and Depolarization Field in Ferroelectric Thin Films" 표제로, 피지컬 리뷰 제8권 7호 3257-3265페이지(1973년 10월)중, 3261페이지에서 첫번째 컬럼의 하부 및 두번째 컬럼의 상부, 도 4, 그리고 3265페이지에서 섹션 IV. 결론의 마지막 문장 참조. 브레타 등의 이론적 분석은 실험치에 의해 올바른 것으로 제시되었다. 예를 들어, 로버트 더블유. 베스트(Robert W. Vest) 및 지에지에 엑스유(Jiejie XU)의 "PbTiO3Films From Metalloorganic Precursors"로서, 초음파, 강유전성, 및 주파수 제어에 관한 IEEE 보고, 제13권 6호 1998년 11월, 711페이지에서, 컬럼 1, 제 1 문단, 및 714페이지에서 마지막 문단 참조. 또한, 카를로스 에이. 파즈 디 아로조(Carlos A. Paz De Araujo) 등의 1996년 5월 21일에 공고된 미국 특허 제 5,519,234 호에서, 특히 도 25 및 컬럼 34의 라인 28-33의 설명 참조. 강유전성 메모리의 분극성은 적어도 7μC/cm2이어야 실질적인 메모리를 만들 수 있다. 예를 들면, 유럽 특허 출원 제 0 489 519 A2 호에서, 4페이지의 라인 3-7, 그리고 5페이지의 라인 7-10 참조. 상기 베스트(Vest) 논문과 미국 특허 제 5,519,234 호에 지시된 것처럼, 강유전성 물질의 분극성은 일반적으로 140 나노미터에서 200 나노미터 이하의 두께로 제조될 때 상기 레벨 이하로 저하된다. 따라서, 강유전성 물질의 박막을 이용할 때, 일반적으로 강유전성 물질의 몇 개의 코팅층은 약 140 나노미터(1400Å) 또는 이상의 두께로 만들어지므로, 분극성은 충분히 높아 메모리를 만들 수 있다. 1993년 3월 30일 공고된, 스코트 엘. 스와르츠(Scott. L Swartz) 및 피터 제이. 멜링(Peter J. Melling)의 미국 특허 제 5,198,269 호 참조.
밀집 강유전성 메모리를 제조하는데 다른 문제점은 상업적으로 실용적인 기판상에 매우 얇은 필름을 만드는 것이 어려운 것이었다. 일반적으로, 집적 회로 특성 전기 소자들을 생산하는데 필요한 어닐링 온도와 같은 공정 파라미터들은 약 100nm 보다 작은 두께의 필름에 크랙 또는 그밖의 고장을 유발시키는 것으로 알려져왔다.
강유전성 메모리의 밀도를 증가시키기 위해서, 7μC/cm2보다 큰 분극성과 약 100nm 보다 상당히 작은 두께를 지닌 강유전성 박막을 갖는 것이 매우 바람직하며, 상업적으로 실행가능한 공정을 사용하여 제조될 수 있다.
발명의 요약
본 발명은 상업적으로 실용적인 강유전성 메모리 캐패시터를 갖는 비휘발성 강유전성 메모리를 제공하는 것인데, 그 강유전성 물질의 박막은 90 나노미터 이하의 두께를 갖는다. 본 발명은 또한 그러한 박막을 제조하는 방법을 제공하는 것이다. 상기 방법은 기판이 전구물질로 코팅된 후 가열되는 유체 증착 방법이다. 바람직하게, 다양한 가열 단계의 온도는 700℃를 초과하지 않으며, 총 가열 시간은 2시간보다 적다.
본 발명의 특징은 90 나노미터(이하 "nm"라 함) 이하의 두께를 갖는 층상 초격자 물질의 필름으로 이루어진 강유전성 메모리이다. 본 발명의 일 실시예에서, 그 두께는 500 나노미터보다 작다.
본 발명의 일 실시예에서, 층상 초격자 물질은 스트론튬, 비스무스 및 탄탈륨으로 이루어진다. 이 경우에, 상기 물질은 스트론튬의 u 몰-등가물, 비스무스의 v 몰-등가물, 및 탄탈륨의 w 몰-등가물을 바람직하게 포함하며, 0.8≤u≤1.0, 2.0≤v≤2.3, 및 1.9≤w≤2.1이다. 실험치는 u=0.9 그리고 v=2.18일때 양호한 결과를 나타내었다. 본 발명의 다른 실시예에서, 층상 초격자 물질은 스트론튬, 비스무스, 탄탈륨, 및 니오브로 이루어진다. 이 경우에, 상기 물질은 스트론튬의 u 몰-등가물, 비스무스의 v 몰-등가물, 탄탈륨의 w 몰-등가물, 및 니오브의 x 등가물을 포함하며, 0.8≤u≤1.0, 2.0≤v≤2.3, 1.9≤w≤2.1, 1.9≤x≤2.1 및 1.9≤(w+x)≤2.1이다. 이 경우에, u=0.9, v=2.18인것이 바람직하다.
본 발명은 또한 90nm를 초과하지 않는 두께를 갖는 강유전성 물질의 박막을 제조하는 방법을 제공하는 것이다. 상기 방법은: 기판, 및 전구물질을 가열함에 따라 층상 초격자 물질을 자동 형성하기 위해 상당한 양의 금속 부분을 함유하는 전구물질을 제공하는 단계; 코팅물을 형성하도록 상기 전구물질을 기판에 도포하는 단계; 및 상기 기판상의 층상 초격자 물질의 박막을 90 nm 이하의 두께로 형성하도록 700℃를 초과하지 않는 온도에서 2시간을 초과하지 않는 총 시간동안 코팅층을가열하는 단계를 포함한다.
본 발명의 일 양태에서, 가열 단계는 기판상의 코팅층을 300℃를 초과하지 않는 온도에서 베이킹(baking)하는 단계를 포함한다. 다른 특징은 상기 베이킹하는 단계가 15분을 초과하지 않는 시간동안 산소-농축 분위기(ambient)에서 수행된다는 것이다. 일반적으로, 산소-농축 분위기는 산소 가스(이하 "O2가스"라 함)이다.
본 발명의 특징은 가열 단계가 코팅층의 고속 열처리 단계를 포함한다는 것이다. 고속 열처리 단계는 700℃를 초과하지 않는 온도에서 수행된다. 바람직한 실시예에서, 고속 열처리는 초당 100℃의 램핑율(ramping rate)로 30초 동안 수행된다.
본 발명의 중요한 특징은 가열 단계가 700℃를 초과하지 않는 온도에서 1시간 반을 초과하지 않는 시간동안 코팅층을 바람직하게 어닐링하는 단계를 포함한다는 것이다. 본 발명의 일 실시예에서, 상기 어닐링은 산소-농축 분위기, 일반적으로 O2가스에서 수행된다. 본 발명의 다른 실시예에서, 상기 어닐링은 무산소 분위기, 일반적으로 N2가스에서 수행된다.
본 발명의 일 양태에서, 상기 기판은 제 1 전극을 포함하며, 그 방법은 어닐링 단계 이후, 캐패시터를 형성하도록 코팅층 상에 제 2 전극을 형성하는 단계와, 연속하여 사후-어닐링 단계를 실행하는 단계를 포함한다. 바람직한 실시예에서, 제 1 전극과 제 2 전극은 플래티나(platinum)와 티타늄을 함유한다. 상기 사후-어닐링 단계는 700℃를 초과하지 않는 온도에서 30분을 초과하지 않는 시간동안 바람직하게 수행된다. 본 발명의 일 실시예에서, 사후-어닐링은 산소-농축 분위기, 일반적으로 O2가스에서 수행된다. 본 발명의 다른 실시예에서, 사후-어닐링은 무산소 분위기, 일반적으로 N2가스에서 수행된다.
본 발명의 바람직한 실시예에서, 전기적 전도성 배리어층은 전구물질을 코팅하기 이전에 기판상에 형성된다.
본 방법 발명의 바람직한 실시예에서, 가열 단계는 코팅층을 베이킹하는 단계, 코팅층을 고속 열처리 하는 단계, 코팅층을 어닐링하는 단계, 및 코팅층을 사후-어닐링하는 단계로 이루어진다. 이 모든 가열 단계가 수행되는 중 총 소요 시간이 2시간을 초과하지 않는다는 것이 본 발명의 특징이다.
일 실시예에서, 층상 초격자 물질의 박막은 90nm를 초과하지 않는 두께를 갖는다. 다른 실시예에서, 상기 박막은 50nm를 초과하지 않는 두께를 갖는다. 일 실시예에서, 층상 초격자 물질은 스트론튬 비스무스 탄탈레이트로 이루어진다. 바람직하게, 상응하는 전구물질은 스트론튬의 u 몰-등가물, 비스무스의 v 몰-등가물, 및 탄탈륨의 w 몰-등가물을 포함하며, 0.8≤w≤1.0, 2.0≤v≤2.3, 및 1.9≤w≤2.1이다. u=0.9 및 v=2.18인 실험적 전구물질 용액을 사용하여 본 발명의 방법에 따라 만들어진 강유전성 캐패시터는 강유전성 박막이 50nm 또는 90nm의 두께를 가질때 양호한 특성을 나타낸다. 다른 실시예에서, 층상 초격자 물질은 스트론튬 비스무스 탄탈륨 니비오로 이루어진다. 바람직하게, 상응하는 전구물질은 스트론튬의 u 몰-등가물, 비스무스의 v 몰-등가물, 탄탈륨의 w 몰-등가물, 및 니비오의 x 등가물로이루어지며, 0.8≤u≤1.0, 2.0≤v≤2.3, 1.9≤w≤2.1, 1.9≤x≤2.1 alc 1.9≤(w+x)≤2.1이다. u=0.9, v=2.18이 바람직하다.
본 발명의 중요한 특징은 300℃를 초과하지 않는 온도의 산소-농축 분위기, 일반적으로 기판상의 코팅층을 O2가스에서 베이킹하는 것이다.
본 발명의 무수한 다른 특징들, 목적들 그리고 이점들은 첨부된 도면과 관련하여 판독될 때 하기 설명으로부터 명백해질 것이다.
본 발명은 일반적으로 90 나노미터 이하의 두께를 지닌 강유전성 층상 초격자 물질의 박막을 갖는 강유전성 메모리와 그 박막을 제조하는 방법에 관한 것이다.
도 1은 강유전성 캐패시터가 스위치상에 위치하는 본 발명에 따라 비휘발성 강유전성 메모리 셀을 갖는 집적 회로의 부분 단면도.
도 2는 본 발명에 따라 비휘발성 강유전성 메모리 소자를 제조하는 공정의 바람직한 실시예를 나타내는 블럭도.
도 3은 본 발명에 따라 제조된 박막 캐패시터가 확대 도시된 예시 웨이퍼의 상면도.
도 4는 본 발명에 따라 제조된 박막 캐패시터를 나타내는 도 3의 라인 4-4를 따라 취하여진 부분 단면도.
도 5는 1.2 볼트에서 측정된 대표 샘플 캐패시터의 히스테리시스 곡선을 나타내며, kV/cm 단위로, 적용된 필드의 함수에 따라 μC/cm2단위로, 분극 값의 그래프상에 도시고, 층상 초격자 물질의 박막은 90nm의 두께를 갖는다.
도 6은 도 5의 샘플 캐패시터에서 측정된, 적용된 전압의 함수에 따라 도시된, A/cm2단위의 누설 전류의 그래프.
도 7은 도 5 및 도 6의 캐패시터에서 측정된, 280kV/cm의 필드에서 피로 사이클링(fatigue cycling) 이전 그리고 1010구형파 사이클 이후 적용된 필드(kV/cm)의 함수에 따라 도시된 μC/cm2단위의 분극의 그래프.
도 8은 1 볼트에서 측정된 대표 샘플 캐패시터의 히스테리시스 곡선을 나타내며, kV/cm 단위로 적용된 필드의 함수에 따라 μC/cm2단위의 분극 값의 그래프에 따라 도시고, 층상 초격자 물질의 박막은 47.5nm의 두께를 갖는다.
도 9는 3 볼트에서 측정된 캐패시터의 히스테리시스 곡선을 나타내며, kV/cm 단위로 적용된 필드의 함수에 따라 μC/cm2단위의 분극 값의 그래프에 따라 도시된다.
도 10은 적용된 전압의 함수에 따라 도시된 A/cm2단위의 누설 전류의 그래프.
도 11은 피로 사이클링(fatigue cycling) 이전과 280kV/cm의 필드에서 1010구형파 사이클 이후 적용된 필드(kV/cm)의 함수에 따라 도시된 μC/cm2단위의 분극의 그래프.
1. 개요
집적 회로 소자를 나타내는 도 1, 3 및 4는 실제 집적 회로 소자의 특정 부분의 실제 평면도 또는 단면도를 의미하는 것이 아님을 이해하여야 한다. 실제 소자에 있어서, 층(layer)들은 규칙적이지 않으며 그 두께는 다른 비율을 갖는다. 실제 소자에서 다양한 층들은 종종 곡선지며 오버랩핑된 에지를 갖는다. 대신, 상기 도면들은 다른 방법으로 가능한 것보다도 본 발명의 방법을 더 명확하고 완전히 설명하기 위해 사용된 이상적인 도면이다. 또한, 상기 도면들은 본 발명의 방법을 사용하여 제조될 수 있는 강유전성 소자의 무수한 변형예들 중 한 예만을 나타낸다. 도 1은 강유전성 캐패시터와 전기적으로 관련된 전계 효과 트랜지스터 형태의 스위치를 함유하는 강유전성 메모리를 묘사한다. 그러나, 본 발명의 방법은 또한 강유전성 요소가 스위치 요소로 도입된 강유전성 FET 메모리에 사용될 수 있다. 그러한 강유전성 FET는 맥밀란(McMillan)의 미국 특허 제 5,523,964 호에 기술되어 있다. 또한, 본 발명의 방법을 사용하여 제조된 다른 집적 회로들은 다른 요소들과 물질의 혼합물들을 포함할 수 있다.
도 1은 본 발명에 따라 제조될 수 있는 전형적인 비휘발성 집적 회로 강유전성 메모리(100)중 일 부분의 단면도를 나타낸다. MOSFET 및 강유전성 캐패시터 요소들을 포함하는 집적 회로들을 제조하는 일반적인 제조 단계들은 미하라(Mihara)의 미국 특허 제 5,466,629 호 및 요시모리(Yoshimori)의 미국 특허 제 5,468,684 호에 기술되어 있다. 일반적인 제조 방법들 또한 다른 인용참증에 기술되어 있다. 따라서, 도 1의 회로 요소들은 여기서 동일하다는 것이 알기 쉽다.
도 1에서, 필드 산화 영역(104)은 실리콘 기판(102)의 표면 위에 형성된다.소스(source) 영역(106)과 드레인(drain) 영역(108)은 실리콘 기판(102)내에 서로 분리되어 형성된다. 게이트 절연층(110)은 소스 영역(106)과 드레인 영역(108) 사이의 실리콘 기판(104)상에 형성된다. 또한, 게이트 전극(112)은 게이트 절연층(110)위에 형성된다. 이들 소스 영역(106), 드레인 영역(108), 게이트 절연층(110) 및 게이트 전극(112)은 함께 MOSFET(114)를 형성한다.
BPSG(붕소-도핑된 포스포실리케이트 글래스)로 이루어진 제 1 층간 유전층(ILD)(116)은 기판(104)과 필드 산화 영역(102) 위에 형성된다. ILD(116)는 소스 영역(106)과 드레인 영역(108) 각각에 바이어(via)(117, 118)를 형성하도록 패턴진다. 바이어(117, 118)는 플러그(119, 120)를 각각 형성하도록 충전된다. 상기 플러그(119, 120)는 전기적으로 전도성이며 일반적으로 다결정 실리콘으로 이루어진다. 확산 배리어층(121)은 ILD(116) 위에 패턴 및 형성되어 플러그(120)와 전기적 접촉을 하게 된다. 상기 확산 배리어층(121)은, 예를 들면 티타늄 니트로이드로 이루어지며, 일반적으로 10-20nm 두께를 갖는다. 티타늄 니트로이드와 같은 확산 배리어층들은 상기 메모리(100)의 하부층과 상부층 사이에서 화학종의 확산을 금지시킨다.
도 1에 도시된 것처럼, 플래티넘으로 이루어져 90nm 두께를 갖는 하부 전극층(122)이 확산 배리어층(121)위에 증착된다. 그 후 강유전성 박막(124)이 하부 전극층(122) 위에 형성된다. 본 발명에 따르면, 강유전성 박막(124)의 두께는 90nm를 초과하지 않는다. 가장 바람직하게는 50nm 이하이다. 플래티넘으로 이루어져 90nm 두께를 갖는 상부 전극층(126)이 강유전성 박막(124) 위에 형성된다. 하부전극층(122), 강유전성 박막(124) 및 상부 전극층(126)은 함께 강유전성 캐패시터(128)를 형성한다. 강유전성 박막(124)의 혼합물은 아래에 상세히 논의된다.
웨이퍼 기판(102)은 실리콘, 갈륨 비화물 또는 다른 반도체, 또는 실리콘 이산화물, 글래스 또는 산화마그네슘(MgO)과 같은 절연체로 이루어진다. 강유전성 캐패시터의 하부 및 상부 전극들은 통상 플래티넘을 포함한다. 상기 하부 전극은 플래티넘, 팔라듐, 은, 및 금과 같은 비-산화 귀금속을 함유하는 것이 바람직하다. 상기 귀금속에 부가하여, 알루미늄, 알루미늄 합금, 알루미늄 실리콘, 알루미늄 니켈, 니켈 합금, 구리 합금, 및 알루미늄 구리와 같은 금속이 강유전성 메모리의 전극으로 사용될 수 있다. 티타늄과 같은 접착층(도시되지 않음)들은 상기 회로의 하부층 또는 상부층에 인접한 전극들의 접착성을 향상시킨다.
NSG(비도핑된 실리케이트 글래스)로 이루어진 제 2 층간 유전층(ILD)(136)은 ILD(116), 확산 배리어층(121), 및 강유전성 캐패시터(128)를 커버하도록 증착된다. PSG(포스포-실리케이트 글래스) 필름 또는 BPSG(붕소 포스포-실리케이트 글래스) 필름은 층(136)에 또한 사용될 수 있다.
ILD(136)는 플러그(119)에 바이어(137)를 형성하도록 패턴진다. 금속 배선 필름은 ILD(136)를 커버하고 바이어(137)를 충전하도록 증착되며 그 후 플러그(137), 소스 전극 배선(138), 및 상부 전극 배선(139)을 형성하도록 패턴진다. 배선(138, 139)은 약 200-300nm 두께를 지닌 Al-Si-Cu 표준 연결 금속으로 이루어지는 것이 바람직하다.
도 1은 본 발명의 구조체와 방법을 사용하는 강유전성 메모리 셀의 많은 변형예들중 한가지 만을 묘사한 것이다. 예를 들면, 도 1에 도시된 강유전성 요소가 사실상 스위치 요소 위에 있지만, 본 발명은 상기 스위치의 측면에 디스플레이스된 강유전성 캐패시터에 층상 초격자 물질의 필름을 포함한다. 또한, 본 발명의 구조체 및 저온 방법은 전기적 전도성 확산 배리어층이 확산 배리어로서 및 캐패시터의 전극으로서 기능하는 강유전성 메모리에 적용된다. 또는 본 발명의 구조체 및 방법은 강유전성 박막 아래에 확산 배리어층을 함유하지 않은 회로에 사용된다. 또는 상기 메모리는 맥밀란 등의 미국 특허 제 5,523,964 호에 공고된 메모리와 같은 강유전성 FET를 활용한다.
강유전성 박막(124)은 층상 초격자 물질이 바람직하지만, 또한 ABO3형 물질 또는 다른 강유전성 물질일 수 있다. 상기 강유전성 물질(124)은 집적 회로 부분(100)에서 활성 성분으로 포함되어 있다. 집적 회로 메모리의 활성 성분은 활성 성분들을 단지 서로 분리시키는데 알맞은 절연체(136)와 같은 성분과 대조되는 것으로서 메모리 기능에 활동적으로 수반된 성분이다.
1996년 5월 21일 공고된 미국 특허 제 5,519,234 호는 스트론튬 비스무스 탄탈레이트("SBT")와 같은 층상 초격자 화합물은 최고의 종래 기술 물질에 비하여 강유전성 어플리케이션에서 우수한 특성을 가지며, 고 유전 상수 및 저 누설 전류를 갖는다.
층상 초격자 물질은 하기 식으로 요약된다:
(1)
여기서, A1, A2, ...Aj는 스트론튬, 칼슘, 바륨, 비스무스, 납 등과 같은 요소인 페로브스키트(perovskite)-류 구조에서 A-사이트 요소들을 나타낸다; S1, S2,...Sk는 일반적으로 비스무스이지만, 이트륨, 스칸듐, 란탄, 안티몬, 크롬, 탈륨, 및 +3의 원자가를 지닌 다른 요소들과 같은 물질일 수 있는 초격자 제너레이터 요소들을 나타낸다; B1, B2...Bl은 티타늄, 탄탈륨, 하프늄, 텅스텐, 니오브, 지코늄, 및 다른 요소들과 같은 요소인 페로브스키트-류 구조에서 B-사이트 요소들을 나타낸다; 그리고 Q는 음이온을 나타내며, 일반적으로 산소이지만 플루오르, 클로르 와 같은 다른 요소들 및 옥시플루오라이드, 옥시클로라이드 등과 같은 이들 요소들의 하이브리드일 수 있다. 식 (1)에서 위첨자는 각 요소들의 원자가를 가리키며, 아래첨자는 화합물의 몰에서 물질의 몰 수, 또는 단위 셀에 관하여 평균하여 단위 셀에서 요소의 원자수를 가리킨다. 상기 아래첨자는 정수 또는 분수이다. 즉, 식 (1)은 상기 단위 셀이 물질을 통하여, 예를 들면 평균하여 B-사이트의 75%는 탄탈륨 원자에 의해 차지되고 B-사이트의 25%는 니오브 원자에 의해 차지되는 SrBi2(Ta0.75N0.25)O9에서 변동되는 경우를 포함한다. 만일 상기 화합물에 1개의 A-사이트 요소만이 있다면, "A1" 요소로 표시되고 w2...wj는 모두 제로이다. 만일 상기 화합물에 1개의 B-사이트 요소만일 있다면, "B1" 요소로 표시되고, y2...yl은 모두 제로이며, 초격자 제너레이터 요소에 대해서도 유사하다. 식 (1)은 본 발명이 상기 사이트중 어느 한개와 초격자 제너레이터가 다중 요소를 갖는 경우를 포함하도록의도된 까닭에 더 일반적인 형식으로 쓰여질 수 있지만, 1개의 A-사이트 요소, 1개의 초격자 제너레이터 요소, 및 1개 또는 2개의 B-사이트 요소가 있는 것이 일반적인 경우이다. z의 값은 하기 식으로부터 도출된다:
(2)
식 (1)은 1996년 5월 21일 공고된 미국 특허 제 5,519,234 호에 논의된 스몰렌스키(Smolenskii)형 화합물중 3가지를 포함한다. 상기 층상 초격자 물질은, 별개의 교체 층을 지닌 결정 구조체를 자발적으로 만드는 그것들일 뿐, 식 (1)에 적합할 수 있는 일체의 물질을 포함하지 않는다.
단어 "기판(substrate)"은 집적 회로가 형성되는 하부 웨이퍼(102) 이외에 BPSG 층(116)과 같은 박막층이 증착되는 대상을 의미한다. 본문에서, "기판"은 관련된 층이 도포되는 대상을 의미한다; 예를 들어, 본 발명이 122와 같은 하부 전극에 대하여 논할때, 상기 기판은 전극(122)이 형성된 층(121, 116)을 포함한다.
용어 "박막(thin film)")은 집적 회로 기술분야에 사용되는 것처럼 본문에 사용된다. 일반적으로, 미크론보다 적은 두께의 필름을 의미한다. 본문에 기술된 모든 경우에 강유전성 박막은 0.09 미크론, 또는 90 나노미터를 초과하지 않는 두께를 갖는다. 바람직하게, 강유전성 박막(124)은 30nm 내지 90nm 두께이다. 집적 회로 기술의 이 박막들은 집적 회로 기술과 호환될 수 없는 완전히 다른 공정에 의해 형성되는 매크로스코픽(macroscopic) 캐패시터 기술의 층상 캐패시터와 혼동되지 말아야 한다.
본문에서 용어 "화학양론의(stoichiometric)"는 층상 초격자 물질과 같은 물질의 고형 필름, 또는 물질을 형성하는 전구물질에 적용된다. 그것이 고형 박막에 적용될 때, 그것은 최종 고형 박막에서 각 요소의 실질적인 상대량을 나타내는 식과 관련된다. 전구물질에 적용될 때, 그것은 전구물질에서 금속의 질량 비율을 가리킨다. "평형의(balanced)" 화학양론식은, 실질적으로 시행에서 상온의 결정에 어떤 결함들이 항상 존재할 지라도, 점유된 결정격자의 모든 사이트들로 물질의 완전한 결정 구조체를 형성하기에 충분하도록 각 요소가 존재하는 것이다. 예를 들어, SrBi2(TaNb)O9와 SrBi2(Ta1.5Nb0.5)O9는 평형의 화학양론식이다. 대조적으로, 스트론튬, 비스무스, 탄탈륨, 및 니비오의 질량 비율이 각각 0.9, 2.18, 1.5, 및 0.5인 스트론튬 비스무스 탄탈륨 니비오용 전구물질은 평형의 "화학양론"식 Sr0.9Bi2.18(Ta1.5Nb0.5)O9으로 본문에 표시되는데, 그것은 B-사이트 요소 탄탈륨 및 니비오에 비례하여 과다한 비스무스와 미달의 스트론튬을 함유하기 때문이다. 본문에서, 금속 요소의 "과다(excess)"량은, 모든 원자 사이트가 차지되고 금속량이 남겨지지 않은 바람직한 물질의 완전한 결정 구조체를 만드는데 제공된 다른 금속과의 결합에 필요한것보다 더 많은 양을 의미한다. 금속 요소의 "미달(deficient)"량은, 만일 다른 금속들이 화학양론적으로 평형된 양으로 제공된다면, 다른 금속들과 결합하는데 필요한것보다 더 적은 양을 의미한다.
2. 바람직한 제조 방법의 설명
도 2의 블럭도는 도 1에 도시된 것처럼 강유전성 메모리를 만드는데 본 발명의 방법을 포함하는 공정(210)의 제조 단계의 공정도이다. 단계 212에서, 반도체 기판이 제공되며 그 위에 스위치가 단계 214에서 형성된다. 상기 스위치는 전형적으로 MOSFET이다. 단계 216에서, 절연층은 형성된 강유전성 요소로부터 스위칭 요소를 분리시키도록 형성된다. 통상적인 공정을 사용하면, 절연층은 비아를 형성하도록 패턴지어지며, 상기 스위치를 메모리 캐패시터와 집적 회로의 나머지 부분에 전기적 연결을 하도록 전도성 플러그로 충전된다. 단계 218에서, 확산 배리어층은 절연층 위에 증착되어 패턴지어진다. 바람직하게, 상기 확산 배리어층은 티타늄 니트라이드로 이루어지며 약 10-20nm 두께를 갖는다. 바람직하게, 확산 배리어는 티타늄 니트라이드 타깃을 사용하여 통상적인 스퍼터링 방법으로 증착되지만, 질소-함유 스퍼터로서 티타늄 타깃이 또한 사용될 수 있다. 단계 220에서, 하부 전극이 형성된다. 바람직하게, 상기 전극은 플래티넘으로 이루어지며 스퍼터-증착되어 약 90nm 두께를 지닌 층으로 형성된다. 층상 초격자 물질의 강유전성 박막을 형성하는 전구물질은 단계 224에서 하부 전극에 도포된다. 본 발명의 방법에서, 상기 전구물질은 미국 특허 제 5,456,945 호에 기술된 연무 증착 방법, 또는 회전-코팅 방법과 같은 액체 증착 기술을 사용하여 도포된다. 단계 222에서, 바람직한 강유전성 박막을 형성하는 층상 초격자 물질의 화학 전구물질이 준비된다. 일반적으로, 전구물질 용액은 화학 전구물질 화합물을 함유하는 상업적 이용가능한 용액으로부터 제조된다. 그러나, 예를 들어, 본 발명의 장치(device) 및 방법의 바람직한 실시예에서, 액상 전구물질 용액은 대략 식 Sr0.9Bi2.18Ta2O9에 상응하는 스트론튬, 비스무스, 및탄탈륨 요소의 상대적 질량 비율을 함유한다. 따라서, 필요하다면, 상기 상업적 용액에 제공된 다양한 전구물질의 농도는 단계 222에서 조절되어 특정 제조 또는 작용 조건을 조절한다. 본 발명에 따르면, 전구물질 용액의 액상 코팅물은 단계 224에서 기판에 도포된다. 하기 예에서, 상기 기판은 30초 동안 1500-2000rpm으로 회전된다. 굽는 단계 226에서, 액상 전구물질의 코팅물은 300℃를 초과하지 않는 온도에서 구워지고 건조된다. 바람직하게, 굽는 단계는 15분을 초과하지 않는 시간동안 O2가스, 또는 적어도 산소-보강 분위기내의 뜨거운 플레이트 상에서 수행된다. 용어 "산소 보강"은 제공된 산소의 상대적 양이 공기중에 제공된 산소양을 초과함을 의미한다.
그 후, 단계 228에서, 기판 위의 건조 코팅물은 고속 열처리("RTP")에 적용된다. 상기 RTP는 700℃를 초과하지 않는 온도에서 수행된다. 바람직하게, 상기 RTP는 초 당 100℃의 램핑율로 30초 동안 수행된다. 할로겐 램프, 적외선 램프, 또는 자외선 램프에서 나오는 방사선은 RTP 굽는 단계에 대하여 열원을 제공한다. 하기 예에서, 할로겐 소스를 활용하는 에이지 어소시에이트(AG Associates) 모델 410 열 맥동기가 사용되었다. 바람직하게, RTP 공정은 O2가스, 또는 적어도 산소-보강 분위기에서 수행된다. 잔류 유기물은 RTP 공정중 연소 및 증발된다. 동시에, RTP의 빠른 온도 상승은 핵형성, 즉 고형 필름(30)에서 층상 초격자 물질의 다수 결정 그레인의 발생을 증진시킨다. 이 그레인들은 결정화가 발생함에 따라 핵으로서 역할을 한다. 굽는 공정에서 산소의 존재는 이 그레인을 형성시 필수불가결하다.
어닐링 단계 230에서, 코팅물은 700℃를 초과하지 않는 온도에서 어닐링되어 층상 초격자 물질의 박막을 형성한다. 상기 어닐링 시간은 1시간 30분을 초과하지 않는다. 바람직한 어닐링 시간은 약 60분이다. 상기 어닐링은 일반적으로 O2가스 분위기를 함유하는 노(爐)에서 수행되지만, 양호한 실험 결과들은 또한 무산소 N2가스 분위기를 사용하여 획득되었다. 어닐링 단계는 또한 공기, 산소-보강 분위기, 또는 "산호-결핍" 분위기내에서 수행될 수 있는데, 후자의 산소의 상대적인 양은 공기중의 산소의 상대적인 양보다 적다.
단계 224-230의 시퀀스(도 2에서 점선 화살표로 지시됨)는 수 초동안 수행되어 본 발명의 강유전성 박막의 바람직한 품질 및 두께를 이루게 된다. 초기 코팅물의 두께에 따르면, 단계 224-230의 1회 시퀀스 이후의 박막의 두께는 40nm와 90nm 사이의 범위이다. 바람직하게, 단계 224-230의 2회 시퀀스, 40-50nm의 두께를 지닌 층을 형성하는 각 시퀀스는 80-90nm의 총 두께를 지닌 강유전성 박막을 형성하도록 사용된다. 그러나, 공정-경제상의 이유때문에, 단계 224-230의 1회 시퀀스를 사용하여 80-90nm 두께의 박막을 형성시키는 것이 바람직하다. 또는, 예를 들면, 회로 밀도를 증가시키기 위해서, 40-50nm 범위의 두께를 갖는 박막을 형성시키도록 단계 224-230의 시퀀스 1회를 사용하는 것이 바람직하다.
단계 224-230에 뒤따라서, 상부 전극은 단계 232에서 형성된다. 바람직하게, 상기 전극은 플래티나 단일 층의 RF 스퍼터링에 의해 형성되지만, DC 스퍼터링, 이온 빔 스퍼터링, 진공 증착 또는 다른 적절한 증착 공정에 의해 형성된다. 만일 전자 디바이스 설계에 대하여 바람직하다면, 금속 전극 증착 이전에, 강유전성 층상 초격자 물질은 통상적인 포토리소그래피 또는 에칭을 사용하여 패턴지며, 상부 전극은 그 후 증착 이후 두번째 공정에서 패턴진다. 하기되는 예에서, 상부 전극 및 층상 초격자 물질은 통상적인 포토리소그래피 기술 및 이온 빔 밀링(milling)을 함께 사용하여 패턴진다.
단계 234에서, 사후-어닐링은 700℃를 초과하지 않는 온도에서 실행된다. 바람직하게, 사후-어닐링 단계 234는 30분을 초과하지 않는 시간 주기동안 실행된다. 사후-어닐링 단계 234는 O2가스 또는 N2가스, 또는 공기와 같은 2가지 가스 혼합물에서 실행된다. 증착될 때, 층상 초격자 물질에 상부 전극의 접착력은 일반적으로 약하다. 상기 접착력은 사후-어닐링에 의해 개선된다. 사후-어닐링은 500℃와 700℃를 초과하지 않는 첫번째 어닐링 온도사이의 온도로 전기노에서 바람직하게 실행된다. 500℃ 이하에서의 사후-어닐링은 전극의 접착력을 개선시키지 못하고, 결국 캐패시터 소자들이 극히 누설적이며, 최악의 경우에는 단락된다.
사후-어닐링은 상부 전극 및, 상기 전극과 강유전성 박막 사이의 인터페이스에 있는 내부 스트레스(stress)를 자유롭게 한다. 동시에, 사후-어닐링 단계 234는 상부 전극의 스퍼터링으로부터 초래되는 층상 초격자 물질내에 마이크로구조체를 재구성하며, 결국 상기 물질의 특성을 개선시킨다. 그 효과는 사후-어닐링이 아래 단계 236에 관하여 언급된 패터닝 단계 전 또는 후에 실행되건간에 동일하다. 사후-어닐링중 산소 분위기의 효과는 RTP 단계 228과 어닐링 단계 230에서처럼 명확하지 않다, 왜냐하면 층상 초격자 물질이 상부 전극으로 커버되고 분위기 대기에 노출되지 않기 때문이다. 최상의 전기적 특성에 관해서, 헬륨, 아르곤, 및 니트로전과 같은 불활성 가스는 산소에서처럼 대략 동일한 결과를 갖도록 사용된다. 그럼에도 불구하고, 사후-어닐링중 산소 분위기는 상부 전극과 강유전성 박막의 인터페이스에서의 결정학적 차수 뿐만 아니라 히스테리시스 곡선의 대칭성을 개선시키는 것으로 발견되었다.
회로는 일반적으로 많은 서브단계, 예를 들면, ILD의 증착, 패터닝 및 밀링, 그리고 배선층의 증착을 포함하는 단계 236에서 완성된다.
본 발명 방법의 중요 특징은 다양한 가열 단계 226, 228, 230 및 234의 각각의 완전한 시퀀스의 총 시간은 2시간을 초과하지 않는다는 것이다.
도 3은 본 발명에 따라 기판(300)위에 제조된 박막 캐패시터(396,398,400)가 크게 확대된 전형적인 웨이퍼의 상면도이다. 도 4는 라인 4-4를 따라 취하여진 도 3의 부분 단면도로서, 본 발명에 따라 제조된 박막 캐패시터 디바이스를 도시한다. 실리콘 디옥사이드 층(422)은 실리콘 결정 기판(402)위에 형성된다. 그 후 플래티나로 이루어진 하부 전극(422)은 층(404)위에 스퍼터-증착된다. 층(404)는 강유전성 박막이며, 층(426)은 플래티나로 이루어진 상부 전극을 나타낸다.
하기의 실시예들에서, 본 발명에 따라 만들어진 스트론튬 비스무스 탄탈레이트의 강유전성 및 전자 특성들은 히스테리시스 곡선, 분극성, 누설 전류, 포화 전류, 피로 반응 및 퍼센트 임프린트(percentage imprint)에 의해 연구되었다.
실시예 1
캐패시터들은 코준도 케미컬 코포레이션(Kojundo Chemical Corporation)으로부터 상업적으로 입수가능한 스트론튬 비스무스 탄탈레이트(SBT) 유체 전구물질 용액으로 제조되었다. 상기 용액은 화학양론식 Sr0.9Bi2.18Ta2O9에 부합하는 상당한 양의 화학적 전구물질을 함유한다. 0.12mol/l 전구물질 용액은 다음을 함유한다: 비스무스 2-에틸헥사노네이트, 스트론튬 2-에틸헥사노네이트, 및 탄탈륨 2-에틸헥사노네이트. 상기 캐패시터들은 전구물질 어플리케이션과 가열 단계의 시퀀스 1회 사용하여 형성되고, 강유전성 박막은 약 90nm 두께를 갖는다.
일련의 p-형 100 Si 웨이퍼 기판(402)은 산화되어 실리콘 디옥사이드 층(404)을 형성한다. 약 200nm 두께를 지닌 하부 플래티나 전극(422)은 산화층(404)위에 스퍼터-증착된다. 이것들은 650℃의 O2에서 30분 동안 어닐링되고, 180℃의 저진공 상태에서 30분 동안 건조된다. SBT-전구물질 0.12몰 용액의 스핀코트는 30초 동안 1800rpm으로 하부 전극(422)위에 증착된다. 이것은 160℃로 1분 동안 O2가스의 고온 플레이트위에서 구움으로서 건조되고, 뒤이어 260℃로 4분 동안 건조된다. 코팅물은 초당 100℃의 램핑율로 O2가스에서 30초 동안 675℃에서 고속 열처리(RTP)하여 결정화된다. 웨이퍼 및 증착된 코팅물은 O2가스에서 700℃로 60분 동안 어닐링된다. 이 단계들은 약 90nm 두께를 갖는 강유전성 박막(424)을 형성한다. 플래티나는 스퍼터-증착되어 약 200nm 두께를 지닌 상부 전극층(426)을 만든다. 플래티나 및 스트론튬 비스무스 탄탈레이트층들이 밀링되어 캐패시터들을 형성하며, 그 후 애싱이 사후-어닐링에 뒤이어 O2가스에서 700℃로 30분 동안 실행된다. 상기 캐패시터들은 7854㎛2의 표면 영역을 갖는다.
도 5는 1.2 볼트에서 측정된 대표 샘플 캐패시터의 히스테리시스 곡선을 나타내며, kV/cm 단위의 적용된 필드의 함수에 따라 μC/cm2단위의 분극 값의 그래프상에 도시된다. 상기 히스테리시스 곡선은 포화 전압상태에 있으며, 그 이상에서 전압 잔류 분극(Pr)은 전압이 제한없이 증가될 때 조차 약 10퍼센트 이상을 초과하지 않는다. 1.2 볼트의 포화 전압 상태에서, 따라서, 2Pr-값은 약 13μC/cm2이다. 5볼트에서 측정될 때, 2Pr-값은 약 15μC/cm2이다. 도 6은 적용된 전압의 함수에 따라 도시된, 단위 A/cm2의 캐패시터에서 측정된 전류 밀도의 그래프이다. 도 6은, 3볼트에서 누설 전류가 10-8A/cm2보다 적으며, 5볼트에서 10-6A/cm2보다 적음을 나타낸다. 도 7은 샘플 캐패시터의 피로 반응을 나타낸다. 도 7은 피로 사이클링 이전과 280kV/cm 필드에 1010구형파 사이클 이후에, kV/cm로 적용된 필드의 함수에 따라 도시된 μC/cm2단위의 분극의 그래프이다. 이전과 이후 곡선은 구별되기 어려운데, 그 피로가 1010사이클 이후에 1퍼센트보다 적기 때문이다. 85℃에서 109사이클 이후, 85℃에서 측정된 퍼센트 임프린트는 약 20퍼센트이다.
실시예 2
스트론튬 비스무스 탄탈레이트 캐패시터들은 실시예 1에서 처럼 전구물질의 단지 1회 스핀-코팅에 의해 마련되며, 따라서, 스핀-코팅, 베이킹, RTP 및 어닐링 단계들의 1회 시퀀스만을 사용하여 마련된다. 그러나, 두번째 실시예에서, 최종 강유전성 박막은 47.5nm로 측정된 두께를 갖는다. 또한, 고온-플레이트 베이킹은 실시예 1에서 처럼 160℃에서 1분동안 실행되지만, 그 후 4분 대신에 2분 동안만 260℃에서 실행된다. 측정들은 실시예 1의 캐패시터들을 상대로 수행된 것들과 유사하게 실행되었다.
도 8은 1볼트에서 측정된 대표 샘플 캐패시터의 히스테리시스 곡선을 나타내며, kV/cm 단위의 적용된 필드의 함수에 따라 μC/cm2단위의 분극 값의 그래프로 도시된다. 1볼트에서, μC/cm2단위로 표현된 2Pr-값은 약 9μC/cm2이다. 도 9는 3볼트에서 측정된 캐패시터의 히스테리시스 곡선을 나타내며, kV/cm 단위의 적용된 필드의 함수에 따라 μC/cm2단위의 분극 값의 그래프로 도시된다. 3볼트에서, μC/cm2단위로 표현된 2Pr-값은 약 11μC/cm2이다. 도 10은 적용된 전압의 함수에 따라 도시된 A/cm2단위의 누설 전류의 그래프이다. 3볼트에서, 캐패시터의 누설 전류는 약 3x10-7A/cm2이며, 5볼트에서, 약 5x10-6A/cm2이다. 도 11은 샘플 캐패시터의 피로 반응을 나타낸다. 도 11은 피로 사이클링(fatigue cycling) 이전과 280kV/cm의 필드에서 1010구형파 사이클 이후 적용된 필드(kV/cm)의 함수에 따라 도시된μC/cm2단위의 분극의 그래프이다. 이전과 이후 곡선은 구별되기 어려운데, 그 피로가 1010사이클 이후에 1퍼센트보다 적기 때문이다.
실시예 3
스트론튬 비스무스 탄탈레이트 캐패시터들은 층상 초격자 물질의 박막을 형성시키도록 2회 스핀-코팅이 사용되는 것 이외에 실시예 2에서 처럼 제조된다. 스핀-코팅, 베이킹, RTP 및 어닐링 단계들의 시퀀스는 2회 수행되며, 각 시퀀스는 약 40nm 두께의 막을 증착시킨다. 최종 강유전성 박막은 약 85nm의 두께를 갖는데, 실시예 1의 박막 두께와 비교할만 하다. 실시예 1 및 2와 달리, 어닐링 단계 및 사후-어닐링 단계는 (O2가스 대신)N2가스에서 수행되었다. 측정들은 실시예 1의 캐패시터들을 상대로 수행된 것들과 유사하게 실행되었다.
샘플 캐패시터에 대하여 5볼트에서 측정된 2Pr-값은 18μC/cm2이다. 5볼트에서 측정된 보자력 필드(2Ec)는 96kv/cm이다. 300kV/cm의 필드에서 측정된 누설 전류는 7x10-9A/cm2이다. 포화 전압은 약 1볼트이다. 280kV/cm 필드로 1010구형파 사이클이후, 측정된 필로는 약 3퍼센트이다. 85℃에서 109사이클 이후, 85℃에서 측정된 퍼센트 임프린트는 약 20퍼센트이다.
다른 실험들은 90nm를 초과하지 않는 두께를 지닌 강유전성 물질의 집적 회로 품질 박막들이 통상적인 고온 처리; 즉, 800℃ 이상으로 가열 처리하여 상업적으로 경쟁할 수 있는 수율로 이루어질 수 없음을 제시하였다. 고온에서 만들어진그러한 박막들을 갖는 캐패시터들은 단락이될 높은 가능성을 갖는다.
지금까지 90나노미터를 초과하지 않는 두께를 지닌 강유전성 층상 초격자 물질의 박막을 함유하며 양호한 전자 특성과 증가된 밀도를 갖는 강유전성 메모리 디바이스가 기술되었다. 또한, 본 발명의 강유전성 박막을 제조하는 저온 방법을 기술하였다. 종래 기술의 교시와 달리, 본 방법 발명의 처리 가열 온도는 700℃를 결코 초과하지 않으며, 총 가열 시간은 2시간을 초과하지 않는다. 이 저온 처리는 상업적 제조 환경에서 박막들의 매우 높은 산출을 획득하는데 특히 효율적인 것으로 알려졌다. 도면에 도시되고 이 명세서에 기술된 특정 실시예들은 예시적인 목적이지 본 발명을 제한하도록 구성된 것이 아님을 이해하여야 하며, 본 발명은 후술하는 청구범위에 기술된다. 또한, 당 기술분야의 당업자들은 본 발명의 개념으로부터 벗어나지 않고 기술된 특정 실시예들의 다양한 사용 및 변형예들을 만들수 있음이 명백하다. 예를 들면, 강유전성 메모리는 90nm를 초과하지 않는 두께와 양호한 전자 특성들을 지닌 강유전성 박막을 함유하는 것으로 기술되어 있으므로, 상기 박막은 다른 구조체들과 결합되어 기술된 상기 디바이스상에 변형을 가할 수 있다. 유사하게, 층상 초격자 물질들의 박막을 제조하는 저온 방법은 극히 얇은 강유전성 메모리 디바이스를 제조하는 공정의 실행가능한 부분으로서 기술되었으므로, 상기된 방법에 대한 변형예들이 만들어 질 수 있다. 인용된 상기 단계들은 일부의 경우에, 다른 순서로 실행되거나; 또는 등가의 구조체 및 공정들이 상기된 다양한 구조체 및 공정들대신 대용될 수 있음 또한 명백하다. 결국, 본 발명은 모든 신규한 특징 및 상기된 제조 공정들, 전자 디바이스들, 및 전자 디바이스 제조 방법에 제공된 및/또는 그에 의해 처리된 신규한 결합의 특징들을 포함하는 것으로서 구성된다.

Claims (20)

  1. 강유전성 박막(124), 및 전계를 상기 강유전성 박막에 적용하기 위한 전극(126)을 포함하는 강유전성 메모리 요소(128)로 이루어진 강유전성 집적 회로 메모리 셀(100)에 있어서,
    상기 강유전성 박막은 90나노미터 이하의 두께를 갖는 것을 특징으로 하는 강유전성 메모리 셀.
  2. 제 1 항에 있어서, 상기 두께는 500나노미터 이하인 것을 특징으로 하는 강유전성 메모리 셀.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 강유전성 박막은 7μC/cm2보다 큰 분극성을 갖는 것을 특징으로 하는 강유전성 메모리 셀.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 강유전성 박막은 층상 초격자 물질로 이루어지는 것을 특징으로 하는 강유전성 메모리 셀.
  5. 제 4 항에 있어서, 상기 층상 초격자 물질은 스트론튬, 비스무스 및 탄탈륨으로 이루어지는 것을 특징으로 하는 강유전성 메모리 셀.
  6. 제 4 항에 있어서, 상기 층상 초격자 물질은 스트론튬의 u 몰-등가물, 비스무스의 v 몰-등가물, 및 탄탈륨의 w 몰-등가물을 포함하는데, 0.8≤u≤1.0, 2.0≤v≤2.3, 및 1.9≤w≤2.1인 것을 특징으로 하는 강유전성 메모리 셀.
  7. 제 4 항에 있어서, 층상 초격자 물질은 스트론튬, 비스무스, 탄탈륨 및 니오브로 이루어지는 것을 특징으로 하는 강유전성 메모리 셀.
  8. 제 7 항에 있어서, 상기 층상 초격자 물질은 스트론튬의 u 몰-등가물, 비스무스의 v 몰-등가물, 탄탈륨의 w 몰-등가물, 및 니오브의 x 등가물을 포함하는데, 0.8≤u≤1.0, 2.0≤v≤2.3, 1.9≤w≤2.1, 1.9≤x≤2.1 및 1.9≤(w+x)≤2.1인 것을 특징으로 하는 강유전성 메모리 셀.
  9. 강유전성 박막(124), 및 전계를 상기 강유전성 박막에 적용하기 위한 전극(126)을 포함하는 강유전성 메모리 요소(128)로 이루어진 강유전성 집적 회로 메모리 셀(100)에 있어서,
    상기 강유전성 박막은 90나노미터 이하의 두께를 갖는 층상 초격자 물질로 이루어지는 것을 특징으로 하는 강유전성 메모리 셀.
  10. 제 9 항에 있어서, 상기 두께는 500나노미터 이하인 것을 특징으로 하는 강유전성 메모리 셀.
  11. 제 9 항 또는 제 10 항에 있어서, 상기 강유전성 박막은 7μC/cm2보다 큰 분극성을 갖는 것을 특징으로 하는 강유전성 메모리 셀.
  12. 기판(122)을 제공하는 단계(212); 전구물질을 가열함에 따라 층상 초격자 물질을 자동 형성하기 위해 상당한 양의 금속 부분을 함유하는 전구물질을 제공하는 단계(222); 코팅물을 형성시키도록 상기 기판에 전구물질을 도포시키는 단계(224);로 이루어진 강유전성 집적 회로 메모리(100)를 제조하는 방법에 있어서,
    상기 기판 위에 90나노미터 이하의 두께를 갖는 강유전성 물질의 박막(124)을 형성시키도록 700℃를 초과하지 않는 온도로 상기 코팅물을 가열시키는 단계(226,230); 및
    상기 집적 회로 메모리의 활성 구성요소(128)인 박막을 포함하도록 상기 집적 회로를 완성시키는 단계
    를 포함하는 것을 특징으로 하는 방법.
  13. 제 12 항에 있어서, 상기 가열 단계는 2시간을 초과하지 않는 시간동안 실행되는 것을 특징으로 하는 방법.
  14. 제 12 항에 있어서, 상기 가열 단계는 코팅물의 고속 열처리 단계를 포함하며, 상기 고속 열처리 단계는 675℃를 초과하지 않는 온도에서 수행되는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서, 상기 고속 열처리 단계는 초당 100℃의 램핑율로 30초동안 수행되는 것을 특징으로 하는 방법.
  16. 제 12, 13, 14, 또는 15 항에 있어서, 상기 도포 단계는 연무 증착법을 포함하는 것을 특징으로 하는 방법.
  17. 제 12, 13,14, 또는 15 항에 있어서, 상기 박막은 50nm를 초과하지 않는 두께를 갖는 것을 특징으로 하는 방법.
  18. 제 12, 13, 14, 또는 15 항에 있어서, 상기 강유전성 박막은 7μC/cm2보다 큰 분극성을 갖는 것을 특징으로 하는 방법.
  19. 제 12, 13, 14, 또는 15 항에 있어서, 상기 강유전성 물질은 층상 초격자 물질로 이루어지는 것을 특징으로 하는 방법.
  20. 제 19 항에 있어서, 상기 층상 초격자 물질은 스트론튬 비스무스 탄탈레이트 및 스트론튬 비스무스 탄탈륨 니오베이트로 이루어지는 그룹으로부터 선택된 물질로 이루어지는 것을 특징으로 하는 방법.
KR10-2001-7008536A 1999-01-11 2000-01-07 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 KR100417743B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/228,578 1999-01-11
US09/228,578 US6104049A (en) 1997-03-03 1999-01-11 Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same

Publications (2)

Publication Number Publication Date
KR20010101386A true KR20010101386A (ko) 2001-11-14
KR100417743B1 KR100417743B1 (ko) 2004-02-11

Family

ID=22857740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7008536A KR100417743B1 (ko) 1999-01-11 2000-01-07 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법

Country Status (7)

Country Link
US (1) US6104049A (ko)
EP (1) EP1151475A1 (ko)
JP (1) JP3730122B2 (ko)
KR (1) KR100417743B1 (ko)
CN (1) CN1237618C (ko)
TW (1) TW461110B (ko)
WO (1) WO2000042660A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330378A (ja) * 1998-05-19 1999-11-30 Murata Mfg Co Ltd 半導体装置
KR100301371B1 (ko) * 1998-07-03 2001-10-27 윤종용 반도체메모리장치및그의제조방법
US6602796B2 (en) * 1998-09-03 2003-08-05 Micron Technology, Inc. Chemical vapor deposition for smooth metal films
US7030435B2 (en) * 2000-08-24 2006-04-18 Cova Technologies, Inc. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
DE10041699A1 (de) * 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
US6420230B1 (en) 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US7112503B1 (en) 2000-08-31 2006-09-26 Micron Technology, Inc. Enhanced surface area capacitor fabrication methods
US7217615B1 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
WO2002071477A1 (en) * 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6890768B2 (en) * 2001-03-09 2005-05-10 Symetrix Corporation Method of making layered superlattice material with ultra-thin top layer
US6437380B1 (en) 2001-03-28 2002-08-20 Symetrix Corporation Ferroelectric device with bismuth tantalate capping layer and method of making same
US6900487B2 (en) * 2001-06-29 2005-05-31 Oki Electric Industry Co., Ltd. Wiring layer structure for ferroelectric capacitor
US7105065B2 (en) 2002-04-25 2006-09-12 Micron Technology, Inc. Metal layer forming methods and capacitor electrode forming methods
KR100429374B1 (ko) * 2002-07-18 2004-04-29 주식회사 하이닉스반도체 강유전성 캐패시터 형성 방법
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6614642B1 (en) * 2002-09-19 2003-09-02 Infineon Technologies Aktiengesellschaft Capacitor over plug structure
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6621683B1 (en) * 2002-09-19 2003-09-16 Infineon Technologies Aktiengesellschaft Memory cells with improved reliability
FR2849267B1 (fr) * 2002-12-20 2005-03-25 St Microelectronics Sa Fabrication d'un condensateur a capacite elevee
US7440255B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
US7592650B2 (en) * 2005-06-06 2009-09-22 M-Mos Semiconductor Sdn. Bhd. High density hybrid MOSFET device
TW200711126A (en) * 2005-09-11 2007-03-16 Fwu-Iuan Hshieh High density hybrid MOSFET device
KR100718142B1 (ko) * 2005-12-02 2007-05-14 삼성전자주식회사 금속층-절연층-금속층 구조의 스토리지 노드를 구비하는불휘발성 메모리 소자 및 그 동작 방법
US20070190670A1 (en) * 2006-02-10 2007-08-16 Forest Carl A Method of making ferroelectric and dielectric layered superlattice materials and memories utilizing same
KR100778227B1 (ko) * 2006-08-23 2007-11-20 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7813193B2 (en) * 2008-06-19 2010-10-12 Texas Instruments Incorporated Ferroelectric memory brake for screening and repairing bits
US8962350B2 (en) * 2013-02-11 2015-02-24 Texas Instruments Incorporated Multi-step deposition of ferroelectric dielectric material
US9548377B2 (en) * 2013-09-16 2017-01-17 Texas Instruments Incorporated Thermal treatment for reducing transistor performance variation in ferroelectric memories
JP6402528B2 (ja) * 2014-08-07 2018-10-10 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9245925B1 (en) * 2015-01-15 2016-01-26 Macronix International Co., Ltd. RRAM process with metal protection layer
US10818544B2 (en) 2017-09-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method to enhance electrode adhesion stability

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5198269A (en) * 1989-04-24 1993-03-30 Battelle Memorial Institute Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates
EP0489519A3 (en) * 1990-12-04 1993-05-12 Raytheon Company Sol-gel processing of piezoelectric and ferroelectric films
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5508226A (en) * 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
US5382817A (en) * 1992-02-20 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a ferroelectric capacitor with a planarized lower electrode
US5442585A (en) * 1992-09-11 1995-08-15 Kabushiki Kaisha Toshiba Device having dielectric thin film
JP3363301B2 (ja) * 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
US5708302A (en) * 1995-04-26 1998-01-13 Symetrix Corporation Bottom electrode structure for dielectric capacitors
JPH11511293A (ja) * 1995-06-07 1999-09-28 サイメトリックス コーポレイション 基板および配線層を備え、基板と配線層との間にバッファ層を有する集積回路
JP3133922B2 (ja) * 1995-06-09 2001-02-13 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
US5686745A (en) * 1995-06-19 1997-11-11 University Of Houston Three-terminal non-volatile ferroelectric/superconductor thin film field effect transistor
US5833745A (en) * 1995-11-15 1998-11-10 Mitsubishi Materials Corporation Bi-based ferroelectric composition and thin film, method for forming the thin film, and non-volatile memory
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
US6541375B1 (en) * 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
TW419811B (en) * 1998-08-07 2001-01-21 Matsushita Electronics Corp Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
CN1337068A (zh) 2002-02-20
CN1237618C (zh) 2006-01-18
TW461110B (en) 2001-10-21
WO2000042660A1 (en) 2000-07-20
EP1151475A1 (en) 2001-11-07
JP2002535838A (ja) 2002-10-22
KR100417743B1 (ko) 2004-02-11
JP3730122B2 (ja) 2005-12-21
US6104049A (en) 2000-08-15

Similar Documents

Publication Publication Date Title
KR100417743B1 (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
US6867452B2 (en) Interlayer oxide containing thin films for high dielectric constant application of the formula AB2O6 or AB2O7
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
JP3996767B2 (ja) 集積回路及び集積回路の形成方法
JP2001511600A (ja) 層状超格子材料を製造し、かつ酸素に曝さずに層状超格子材料を含む電子装置を作製するための工程
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
JPH11502673A (ja) 積層超格子材料およびそれを含む電子デバイスの低温製造方法
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
JP3803583B2 (ja) 超格子材料を製造する高速ランプアニール法
KR100334354B1 (ko) 강유전체집적회로의 제조방법
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
US6245580B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6607980B2 (en) Rapid-temperature pulsing anneal method at low temperature for fabricating layered superlattice materials and making electronic devices including same
US6582972B1 (en) Low temperature oxidizing method of making a layered superlattice material
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
EP1103070A1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
JP2001326337A (ja) 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer
WO2002073669A2 (en) Method of making layered superlattice material with improved microstructure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee