KR100778227B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100778227B1
KR100778227B1 KR1020060080120A KR20060080120A KR100778227B1 KR 100778227 B1 KR100778227 B1 KR 100778227B1 KR 1020060080120 A KR1020060080120 A KR 1020060080120A KR 20060080120 A KR20060080120 A KR 20060080120A KR 100778227 B1 KR100778227 B1 KR 100778227B1
Authority
KR
South Korea
Prior art keywords
substrate
capacitor cell
electrode
semiconductor device
manufacturing
Prior art date
Application number
KR1020060080120A
Other languages
English (en)
Inventor
한재원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060080120A priority Critical patent/KR100778227B1/ko
Priority to DE102007037894A priority patent/DE102007037894A1/de
Priority to JP2007211318A priority patent/JP2008053712A/ja
Priority to US11/841,082 priority patent/US20080048290A1/en
Priority to CNB200710142788XA priority patent/CN100550376C/zh
Application granted granted Critical
Publication of KR100778227B1 publication Critical patent/KR100778227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 소자는, 캐패시터 셀이 형성된 제 1 기판과, 트랜지스터와 배선을 구비하는 회로부가 형성된 제 2 기판과, 캐패시터 셀과 회로부를 전기적으로 연결시키는 연결전극을 포함한다.
또한 본 발명에 따른 반도체 소자의 제 1 기판은, 반도체 기판 위에 형성된 캐패시터 셀과, 캐패시터 셀과 연결되며 반도체 기판을 관통하여 형성된 관통전극을 포함한다.
또한 본 발명에 따른 반도체 소자의 연결전극은 관통전극을 통하여 캐패시터 셀과 전기적으로 연결된다.
또한 본 발명에 따른 반도체 소자의 제 2 기판은, 반도체 기판에 트랜지스터가 형성된 트랜지스터층과 트랜지스터층 위에 형성된 메탈층을 포함한다.
또한 본 발명에 따른 반도체 소자 제조방법은, 캐패시터 셀이 형성된 제 1 기판과 트랜지스터와 배선을 구비하는 회로부가 형성된 제 2 기판을 제공하는 단계와, 제 2 기판 위에 제 1 기판을 적층 형성하고 캐패시터 셀과 회로부를 전기적으로 연결시키는 단계를 포함한다.

Description

반도체 소자 및 그 제조방법{Semiconductor device and fabricating method thereof}
도 1은 본 발명에 따른 반도체 소자 제조방법에 의하여 캐패시터 셀이 형성된 기판을 개념적으로 나타낸 도면.
도 2는 본 발명에 따른 반도체 소자 제조방법에 의하여 캐패시터 셀이 형성된 기판의 단면을 개념적으로 나타낸 도면.
도 3은 본 발명에 따른 반도체 소자 제조방법에 의하여 회로부가 형성된 기판을 개념적으로 나타낸 도면.
도 4는 본 발명에 따른 반도체 소자 제조방법에 의하여 캐패시터가 형성된 반도체 소자를 개념적으로 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100... 제 1 기판 110... 반도체 기판
111... 캐패시터 셀 111a... 상부전극
111b... 하부전극 113... 관통전극
115... 절연막 117... 보호막
200... 제 2 기판 210... 트랜지스터층
220... 제 1 메탈층 230... 제 2 메탈층
240... 제 3 메탈층 300... 연결전극
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 소자 중 고집적 반도체 소자에 사용되는 캐패시터의 구조로는 폴리실리콘 대 폴리실리콘(Polysilicon to Polysilicon), 폴리실리콘 대 실리콘(Polysilicon to Silicon), 금속층 대 실리콘(Metal to Silicon), 금속층 대 폴리실리콘(Metal to Polysilicon) 및 금속층 대 금속층(Metal to Metal)의 다양한 캐패시터 구조들이 사용되어 왔다.
이들 캐패시터 구조들 중 금속층 대 금속층(Metal to Metal) 또는 금속층/절연막/금속층(MIM:Metal Insulator Metal) 구조는 직렬 저항(Series Resistance)이 낮아 높은 저장 용량을 갖는 캐패시터를 만들 수 있다는 장점으로 인하여 현재 캐패시터의 구조로 널리 이용되고 있다.
상기 MIM 캐패시터는 일반적으로 금속 배선 사이에 위치하게 되는데, 그 형성 공정 단계를 거치면서 MIM 캐패시터의 상부 전극층 또는 하부 전극층에 손상이 가해져셔 불량률이 증가하고 반도체 소자의 제조 수율이 저하된다는 문제가 있다.
또한, 캐패시터를 형성함에 있어 절연막의 두께가 한정되어 있고, 금속 전극의 면적을 조절할 공간이 적은 관계로 요구되는 캐패시턴스의 값을 얻기가 어렵다는 문제가 있다.
본 발명은 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자는, 캐패시터 셀이 형성된 제 1 기판; 트랜지스터와 배선을 구비하는 회로부가 형성된 제 2 기판; 상기 캐패시터 셀과 상기 회로부를 전기적으로 연결시키는 연결전극; 을 포함한다.
또한 본 발명에 따른 반도체 소자의 상기 제 1 기판은, 반도체 기판 위에 형성된 캐패시터 셀; 상기 캐패시터 셀과 연결되며, 상기 반도체 기판을 관통하여 형성된 관통전극; 을 포함한다.
또한 본 발명에 따른 반도체 소자의 연결전극은 상기 관통전극을 통하여 상기 캐패시터 셀과 전기적으로 연결된다.
또한 본 발명에 따른 반도체 소자의 상기 제 2 기판은, 반도체 기판에 트랜지스터가 형성된 트랜지스터층; 상기 트랜지스터층 위에 형성된 메탈층; 을 포함한다.
또한 본 발명에 따른 반도체 소자의 상기 캐패시터 셀을 이루는 전극과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
또한 상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자 제조방법은, 캐패시터 셀이 형성된 제 1 기판과, 트랜지스터와 배선을 구비하는 회로부가 형성된 제 2 기판을 제공하는 단계; 상기 제 2 기판 위에 상기 제 1 기판을 적층 형성 하고, 상기 캐패시터 셀과 상기 회로부를 전기적으로 연결시키는 단계; 를 포함한다.
또한 본 발명에 의하면, 상기 캐패시터 셀과 상기 회로부는 연결전극을 통하여 전기적으로 연결된다.
또한 본 발명에 의하면 상기 제 1 기판을 형성하는 단계는, 반도체 기판에 캐패시터 셀을 형성하는 단계; 상기 캐패시터 셀에 연결되며, 상기 반도체 기판을 관통하는 관통전극을 형성하는 단계; 를 포함한다.
또한 본 발명에 의하면 상기 연결전극은 상기 관통전극을 통하여 상기 캐패시터 셀과 전기적으로 연결된다.
또한 본 발명에 의하면 상기 캐패시터 셀을 이루는 전극과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
이와 같은 본 발명에 의하면, 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공할 수 있는 장점이 있다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 실시 예를 상세히 설명한다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적 으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
본 발명에서는 캐패시터 셀이 형성된 제 1 기판과 회로부가 형성된 제 2 기판을 각각 별도로 제조하고, 상기 제 1 기판과 상기 제 2 기판을 적층 형성함으로써 캐패시터가 구비된 반도체 소자를 효율적으로 제조할 수 있는 방안을 제시하고자 한다. 상기 제 1 기판에 형성된 캐패시터 셀과 상기 제 2 기판에 형성된 회로부는 연결전극에 의하여 전기적으로 연결될 수 있게 된다. 여기서 캐패시터 셀이란 캐패시터를 구성하는 상부전극 및 하부전극이 형성된 영역을 나타낸다. 캐패시터 셀 내에는 상부전극/절연막/하부전극 형태로 적층막이 형성될 수 있다.
도 1은 본 발명에 따른 반도체 소자 제조방법에 의하여 캐패시터 셀이 형성된 기판을 개념적으로 나타낸 도면이고, 도 2는 본 발명에 따른 반도체 소자 제조방법에 의하여 캐패시터 셀이 형성된 기판의 단면을 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 도 1 및 도 2에 나타낸 바와 같이, 캐패시터 셀(111), 관통전극(113)을 포함하는 제 1 기판(100)을 제조한다. 상기 캐패시터 셀(111)은 상부전극(111a) 및 하부전극(111b)을 포함할 수 있다. 상기 관통전극(113)은 상기 캐패시터 셀(111)을 이루는 상부전극(111a) 및 하부전극(111b)과 연결되며, 그 형성 위치는 필요에 따라 다양하게 변형될 수 있다.
상기 제 1 기판(100)을 제조하는 과정을 간략하게 살펴보면 다음과 같다.
먼저, 반도체 기판(110)에 하부전극(111b), 절연막(115), 상부전극(111a)을 형성한다. 상기 반도체 기판(110)과 상기 하부전극(111b) 사이에는 별도의 절연막 이 형성될 수 있다.
그리고, 상기 캐패시터 셀(111)에 연결되며 상기 반도체 기판(110)을 관통하는 관통전극(113)을 형성한다. 상기 관통전극(113)은 상기 반도체 기판(110)에 대한 패턴공정, 식각공정, 메탈형성 공정, CMP 공정 등을 순차적으로 진행함으로써 형성될 수 있다. 이와 같은 공정은 이미 공지된 것으로서 본 발명의 주요 관심사가 아니므로 여기서는 그 상세한 설명은 생략하기로 한다.
이때, 상기 캐패시터 셀(111)을 이루는 상부전극(111a) 및 하부전극(111b)과, 상기 관통전극(113)은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 캐패시터 셀(111) 및 관통전극(113)은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 캐패시터 셀(111) 및 관통전극(113)의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
이어서, 상기 캐패시터 셀(111) 위에 보호막(117)을 형성한다.
한편, 도 3은 본 발명에 따른 반도체 소자 제조방법에 의하여 회로부가 형성된 기판을 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 도 3에 나타낸 바와 같이, 트랜지스터층(210), 제 1 메탈층(220), 제 2 메탈층(230), 제 3 메탈층(240)을 포함하는 제 2 기판(200)을 제조한다.
상기 트랜지스터층(210)과 상기 제 1, 제 2, 제 3 메탈층(220)(230)(240)은 신호처리를 위한 회로부를 형성할 수 있다. 여기서는 상기 제 1, 제 2, 제 3 메탈 층(220)(230)(240)이 형성된 경우를 예로서 도시하였으나, 메탈층의 숫자는 설계에 따라 줄어들 수도 있으며, 더 늘어나게 될 수도 있다.
이와 같이 제조된 상기 제 1 기판(100)과 상기 제 2 기판(200)을 도 4에 나타낸 바와 같이 적층 형성한다. 도 4는 본 발명에 따른 반도체 소자 제조방법에 의하여 캐패시터가 형성된 반도체 소자를 개념적으로 나타낸 도면이다.
본 발명에 따른 캐패시터가 구비된 반도체 소자는, 도 4에 나타낸 바와 같이, 제 1 기판(100), 제 2 기판(200), 연결전극(300)을 포함한다. 상기 연결전극(300)은 상기 제 1 기판(100)에 형성된 캐패시터 셀(111)과 상기 제 2 기판(200)에 형성된 회로부를 연결시킨다. 상기 연결전극(300)은 상기 제 1 기판(100)에 형성된 관통전극(113)을 통하여 상기 캐패시터 셀(111)과 전기적으로 연결된다. 상기 연결전극(300)은 회로부를 구성하는 상기 제 3 메탈층(240)을 이루는 최상부 전극과 연결된다.
이와 같이 SiP(System In a Package)를 이용하여 캐패시터가 구비된 반도체 소자를 제조하는 경우에는 다음과 같은 장점이 발생된다.
캐패시터 셀을 제조하기 위한 제 1 기판 제조공정과 트랜지스터 및 금속배선 형성을 위한 제 2 기판 제조공정이 각각 별도로 진행됨에 따라, 캐패시터 셀 제조를 위한 제 1 기판 제조공정에 오류가 발생되는 경우에도 트랜지스터 및 금속배선이 형성된 제 2 기판이 폐기되는 것을 방지할 수 있게 된다.
또한 캐패시터 셀이 형성된 기판을 별도로 제조함에 따라, 캐패시터의 라이브러리화가 가능하게 된다.
캐패시터 셀 공정을 트랜지스터 및 금속배선 제조 공정과 분리하여 진행할 수 있으므로, 캐패시터 셀 공정으로부터 영향을 받지 않는 회로부를 형성할 수 있게 된다.
이상의 설명에서와 같이 본 발명에 따른 반도체 소자 및 그 제조방법에 의하면, 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 장점이 있다.

Claims (10)

  1. 제1반도체 기판 위에 형성된 캐패시터 셀이 형성된 제 1 기판;
    상기 캐패시터 셀과 연결되며, 상기 제1반도체 기판을 관통하여 형성된 관통전극;
    트랜지스터와 배선을 구비하는 회로부가 형성된 제 2 기판;
    상기 캐패시터 셀과 상기 회로부를 전기적으로 연결시키는 연결전극;
    을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 삭제
  3. 제 1항에 있어서,
    상기 연결전극은 상기 관통전극을 통하여 상기 캐패시터 셀과 전기적으로 연결되는 것을 특징으로 하는 반도체 소자.
  4. 제 1항에 있어서,
    상기 제 2 기판은,
    제2반도체 기판에 트랜지스터가 형성된 트랜지스터층;
    상기 트랜지스터층 위에 형성된 메탈층;
    을 포함하는 것을 특징으로 하는 반도체 소자.
  5. 제 1항에 있어서,
    상기 캐패시터 셀을 이루는 전극과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된 것을 특징으로 하는 반도체 소자.
  6. 캐패시터 셀이 형성된 제 1 기판과, 트랜지스터와 배선을 구비하는 회로부가 형성된 제 2 기판을 제공하는 단계;
    상기 제 2 기판 위에 상기 제 1 기판을 적층 형성하고, 상기 캐패시터 셀과 상기 회로부를 전기적으로 연결시키는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  7. 제 6항에 있어서,
    상기 캐패시터 셀과 상기 회로부는 연결전극을 통하여 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 제조방법.
  8. 제 6항에 있어서,
    상기 제 1 기판을 형성하는 단계는,
    반도체 기판에 캐패시터 셀을 형성하는 단계;
    상기 캐패시터 셀에 연결되며, 상기 반도체 기판을 관통하는 관통전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  9. 제 8항에 있어서,
    상기 연결전극은 상기 관통전극을 통하여 상기 캐패시터 셀과 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 제조방법.
  10. 제 8항에 있어서,
    상기 캐패시터 셀을 이루는 전극과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
KR1020060080120A 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법 KR100778227B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060080120A KR100778227B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법
DE102007037894A DE102007037894A1 (de) 2006-08-23 2007-08-10 Halbleiterbauelement und Herstellungsverfahren
JP2007211318A JP2008053712A (ja) 2006-08-23 2007-08-14 半導体素子及びその製造方法
US11/841,082 US20080048290A1 (en) 2006-08-23 2007-08-20 Semiconductor device and fabricating method
CNB200710142788XA CN100550376C (zh) 2006-08-23 2007-08-23 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080120A KR100778227B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100778227B1 true KR100778227B1 (ko) 2007-11-20

Family

ID=39047096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080120A KR100778227B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법

Country Status (5)

Country Link
US (1) US20080048290A1 (ko)
JP (1) JP2008053712A (ko)
KR (1) KR100778227B1 (ko)
CN (1) CN100550376C (ko)
DE (1) DE102007037894A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414237B1 (ko) 1996-09-30 2004-01-13 지멘스 악티엔게젤샤프트 비통합된 자기 정렬 캐패시터 장치를 가지는 메모리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714876A (ja) * 1993-06-17 1995-01-17 Matsushita Electron Corp 集積回路装置及びその製造方法
JPH08186235A (ja) * 1994-12-16 1996-07-16 Texas Instr Inc <Ti> 半導体装置の製造方法
US6104049A (en) * 1997-03-03 2000-08-15 Symetrix Corporation Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same
US6255899B1 (en) * 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
JP2002329834A (ja) * 2001-05-07 2002-11-15 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP4012411B2 (ja) * 2002-02-14 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4077261B2 (ja) * 2002-07-18 2008-04-16 富士通株式会社 半導体装置
JP2004071700A (ja) * 2002-08-02 2004-03-04 Nec Electronics Corp 半導体記憶装置及びその製造方法
JP3926753B2 (ja) * 2003-03-06 2007-06-06 富士通株式会社 コネクタ基板の製造方法
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP3961994B2 (ja) * 2003-07-28 2007-08-22 株式会社東芝 半導体記憶装置
US7132743B2 (en) * 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414237B1 (ko) 1996-09-30 2004-01-13 지멘스 악티엔게젤샤프트 비통합된 자기 정렬 캐패시터 장치를 가지는 메모리 장치

Also Published As

Publication number Publication date
US20080048290A1 (en) 2008-02-28
DE102007037894A1 (de) 2008-03-13
CN100550376C (zh) 2009-10-14
CN101131995A (zh) 2008-02-27
JP2008053712A (ja) 2008-03-06

Similar Documents

Publication Publication Date Title
CN102456751B (zh) 低成本金属-绝缘体-金属电容器
US8921988B2 (en) Galvanically-isolated device and method for fabricating the same
US7795615B2 (en) Capacitor integrated in a structure surrounding a die
CN101414606B (zh) 半导体器件中的叠层电容器及其制造方法
US11393801B2 (en) Discrete decoupling capacitor and integrated circuit chip package including same
US20080061443A1 (en) Method of manufacturing semiconductor device
US20060017153A1 (en) Interconnections of semiconductor device and method of forming the same
CN1862818B (zh) 半导体器件及其制造方法
US10256183B2 (en) MIMCAP structure in a semiconductor device package
US10847316B2 (en) MIM device with laminated dielectric layers
KR100789571B1 (ko) 반도체 소자 및 그 제조방법
US20120057270A1 (en) Capacitor and method for making same
JP5175059B2 (ja) 半導体装置およびその製造方法
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
US6934143B2 (en) Metal-insulator-metal capacitor structure
US20110101487A1 (en) Crack resistant circuit under pad structure and method of manufacturing the same
KR100778227B1 (ko) 반도체 소자 및 그 제조방법
US7042041B2 (en) Semiconductor device
KR100854925B1 (ko) 반도체 소자 및 그 제조방법
US7598583B2 (en) Image sensor
KR100789570B1 (ko) 반도체 소자 및 그 제조방법
US7341875B2 (en) Semiconductor memory device with a capacitor formed therein and a method for forming the same
US20080054485A1 (en) Semiconductor device and fabricating method thereof
JPH09129834A (ja) 集積可能なコンデンサ及びその製造方法
KR20080018052A (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee