CN102456751B - 低成本金属-绝缘体-金属电容器 - Google Patents
低成本金属-绝缘体-金属电容器 Download PDFInfo
- Publication number
- CN102456751B CN102456751B CN201110325882.5A CN201110325882A CN102456751B CN 102456751 B CN102456751 B CN 102456751B CN 201110325882 A CN201110325882 A CN 201110325882A CN 102456751 B CN102456751 B CN 102456751B
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- bottom electrode
- layer
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种器件包括基板上的顶部金属层;顶部金属层中的含铜金属部件;在顶部金属层上的钝化层;和电容器。电容器包括至少一部分在第一钝化层中的底部电极,其中底部电极包括铝;底部电极上的绝缘体;以及在绝缘体上的顶电极。
Description
技术领域
本发明设计一种装置,具体的说,本发明涉及一种低成本的金属-绝缘体-金属电容器。
背景技术
金属-绝缘体-金属(MIM)电容器已经广泛用于功能电路如混合信号电路、模拟电路、射频(RF)电路、动态随机存取记忆体(DRAM)、嵌入式DRAM和逻辑运算电路。传统的MIM电容器形成在互连结构中。由于互连结构包括由镶嵌工艺形成的铜线和铜通孔,因此可将传统MIM电容器的形成与镶嵌工艺集成。例如,可将MIM电容器的底部电极形成在互连结构的多个金属层之一中,同时可将MIM电容器的顶部电极形成在两个金属层之间。
传统MIM电容器的形成工艺存在缺陷。通常使用的电容器-绝缘体材料如氧化硅和氮化硅与铜反应。由于MIM电容器的绝缘层很薄,因此需要精确地控制其厚度。因此,铜与绝缘体之间的反应会严重影响绝缘体的厚度和质量,从而导致MIM电容器电容量和可靠度的下降。因此需要另外的工艺步骤和层以阻止这种反应。从而增加了制造成本。而且,MIM电容器的形成会导致其他的寄生电容,尤其是对于形成在其中金属线密度高的低层金属层中的MIM电容器。
发明内容
针对现有技术的缺陷,本发明提供了一种装置,包括:基板;在所述基板上方的顶部金属层;在所述顶部金属层中的含铜金属部件;在所述顶部金属层上方的第一钝化层;以及电容器,该电容器包括底部电极,包括至少位于所述第一钝化层中的一部分;其中所述底部电极包括铝;在所述底部电极上方的绝缘体;以及在所述绝缘体上方的顶部电极。
根据本发明所述的器件,其中所述顶部金属层包括k值低于3.8的低k介电层,所述含铜金属部件在低k介电层中,以及其中所述第一钝化层包括k值大于3.9的非低k介电材料。
根据本发明所述的器件,其中所述绝缘体包括位于所述第一钝化层中的部分。
根据本发明所述的器件,其中所述顶部电极包括位于所述第一钝化层中的部分。
根据本发明所述的器件还包括含铝焊盘,所述含铝焊盘包括延伸到所述第一钝化层上的上部和位于所述第一钝化层中且与顶部金属层中的含铜线电连接的下部。
根据本发明所述的器件还包括:第二钝化层,位于所述第一钝化层上,其中所述含铝焊盘直接位于所述第二钝化层中的开口下面;和凸块底部金属(UBM),从所述第二钝化层往下延伸从而接触所述含铝焊盘。
根据本发明所述的器件,其中所述顶部电极包括铝。
根据本发明所述的器件,其中所述底部电极的顶边与所述第一钝化层的顶表面在同一平面。
根据本发明所述的器件,其中所述底部电极的顶边低于所述第一钝化层的顶表面。
根据本发明所述的一种器件,包括:基板;在所述基板上且包括顶部金属层的多个金属层,其中所述顶部金属层还包括:k值低于3.8的低k介电层,和在所述低k介电层中的金属线;在所述顶部金属层上方的钝化层;电容器,该电容器包括:包括至少在所述钝化层中且与所述金属线接触的一部分的底部电极,其中所述底部电极包括铝,在所述底部电极上的绝缘体,和在所述绝缘体上的顶部电极;以及金属焊盘,该金属焊盘包括:下部和上部,所述下部在所述钝化层中并由与所述底部电极相同的材料形成,所述上部在所述下部上并接触所述下部,其中所述上部由与所述顶部电极相同的材料形成。
根据本发明所述的器件,其中所述底部电极包括铝铜,且其中所述金属线包括基本纯的铜。
根据本发明所述的器件,其中所述钝化层包括k值大于3.9的非低k材料。
根据本发明所述的器件,其中所述顶部电极包括铝铜。
根据本发明所述的器件,其中所述底部电极包括与所述钝化层的顶表面在同一平面的顶边。
根据本发明所述的器件,其中所述顶电极包括位于所述钝化层顶表面上方的部分。
根据本发明所述的器件,还包括:再分配线,由与所述顶部电极相同的材料形成;含铝焊盘,在所述钝化层中;和含铜线,在所述顶部金属层中,其中所述顶部电极通过所述再分配线和所述含铝焊盘与所述含铜线电连接。
根据本发明所述的一种器件,包括:顶部金属层,该顶部金属层包括k值低于3.8的低k介电层,和在所述低k介电层中的铜线;在所述顶部金属层上方的钝化层;以及电容器,该电容器包括底部电极,在所述钝化层中且与所述铜线电连接,其中所述底部电极包括低于所述钝化层的顶表面的顶表面,而且其中所述底部电极包括与所述钝化层的顶表面在同一平面的顶边;绝缘体,在所述底部电极上,其中部分绝缘体延伸到直接位于部分钝化层上;和顶部电极,在所述绝缘体上,其中所述底部电极和所述顶部电极包括铝铜,而且其中部分所述绝缘体和部分所述顶部电极从所述钝化层内部延伸到直接位于部分所述钝化层上。
根据本发明所述的器件还包括含铝焊盘,所述含铝焊盘包括:
在所述钝化层中的下部;和在所述下部上且接触所述下部的上部,其中所述上部延伸到所述钝化层上方,且其中所述下部和所述上部由铝铜形成。
根据本发明所述的器件,其中所述底部电极的底面与所述低k介电层中的所述铜线接触。
根据本发明所述的器件,其中所述铜线包括基本纯的铜。
附图说明
为了更好地理解实施例及其优点,现在将结合附图所进行的以下描述作为参考,其中:
图1到图11是根据各个实施例,在金属-绝缘体-金属(MIM)电容器的制造中,中间阶段的横截面视图;以及
图12是示出其中顶部电极和底部电极都与下面的金属层电连接的MIM电容器的横截面视图。
具体实施方式
下面,详细讨论本发明优选实施例的制造和使用。然而,应该理解,本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出制造和使用本发明的具体方式,而不用于限制本公开的范围。
根据实施例提供了一种新颖的金属-绝缘体-金属(MIM)电容器及其形成方法。示出了根据实施例的制造MIM电容器的中间阶段。讨论了实施例的变化。在各个视图和阐述的实施例中,相同的参考数字用于指示相同的元件。
参考图1,提供了包括基板10的晶圆2。在实施例中,基板10为半导体基板如硅基板,尽管基板10可包括其它半导体材料如硅锗、碳化硅、砷化镓等。半导体器件14可在基板10的表面形成。略图示出了晶体管以代表半导体器件14。接触插塞16形成在层间介质(ILD)18中并与晶体管14的栅极、源极和漏极区域电连接。其中包括金属线26和通孔28并与半导体器件14电连接的互连结构12形成在ILD18上。金属线26和通孔28可由基本纯的铜(例如铜的重量百分比大于约90%或大于约95%)或铜合金形成,且可使用公知的镶嵌工艺形成。金属线26和通孔28可能基本不含有铝或可能含有铝。互连结构12包括多个金属层,称为M1、M2......Mtop,其中金属层M 1为直接位于ILD18上的金属层,而金属层Mtop为位于钝化层下的顶部金属层。金属层M1到Mtop形成在金属间介质(IMDs)22中,金属间介质(IMDs)可由k值小于3.8的低k介电层形成。在一些实施例中,低k介电层的k值低于约3.0且可能低于约2.5。
钝化层形成在金属层Mtop上。钝化层30要么接触金属层Mtop,或要么紧密地位于顶部金属层Mtop的上面且在钝化层30和顶部金属层Mtop之间具有蚀刻停止层29。在实施例中,钝化层30由更密的介电材料形成且具有比IMDs22的介电材料更高的k值。例如,钝化层可能包括k值大于3.9的非低k介电材料如氧化硅、氮化硅等。
然后参考图2,光阻32形成在钝化层30上且将光阻32图案化。接着使用光阻32作为掩模图案化钝化层30从而形成开口34(包括开口34A和34B)。通过开口34暴露出顶部金属层Mtop中的金属线(或金属焊盘)26。然后移除光阻32。
图3示出了含铝层36的沉积。在实施例中,含铝层36由基本纯的铝形成,例如铝的重量百分比大于约95%。在可替换的实施例中,含铝层36包括铝和铜,例如铜的重量百分比小于约5%。含铝层36的厚度T2小于钝化层30的厚度T1,尽管厚度T2也可等于或大于厚度T1。含铝层36的形成方法包括物理气相沉积(PVD)或其它合适的沉积方法。含铝层36延伸到开口34中,因此含铝层36与顶部金属层Mtop中的金属线接触和电连接。
图4和5A示出了含铝层36的图案化。在图4中,形成和图案化了光阻38,然后如图5A所示,使用光阻38图案化含铝层36。结果移除了开口34外部的含铝层36部分,而保留了开口34中的含铝层36部分。含铝层36的图案化之后移除光阻38。尽管图5A示出了含铝层36的保留部分被限制在开口34中,但是含铝层36的保留部分也可延伸到开口34之外且延伸到直接位于钝化层30的顶表面上。下文中分别将位于开口34A和34B中的含铝层36部分称为含铝焊盘42A和42B。
在可替换的实施例中,除了使用光阻38图案化含铝层36,也可如图3所示在含铝层36上实施化学机械抛光(CMP)。结果如图5B所示,移除了钝化层30上的含铝层36部分,而开口34中的含铝层36部分保持未被移除且将未被移除的含铝层36部分分别称为含铝焊盘42A和42B。在得到的结构中,含铝焊盘42A和42B的顶边与钝化层30的顶表面30a基本在同一平面。作为对比,在图5A所示的结构中,含铝焊盘42A和42B的顶边可能低于(或高于)钝化层30的顶表面30a。
在图6中,形成了绝缘层44,绝缘层44可能包括氧化硅、氮化硅或其多层。仔细地控制绝缘层44的厚度T3。在示例性的实施例中,厚度T3在约150埃到约300埃之间。而且,绝缘层44可形成为保形层,其在开口34中的侧壁部分的厚度与水平部分的厚度基本相同。
参考图7,形成和图案化光阻46,然后使用光阻46图案化绝缘层44。开口34A中的绝缘层44部分为左边,而移除直接位于钝化层30的顶表面上的绝缘层44部分和延伸到开口34B中的绝缘层44部分。然后移除光阻46。图8示出了得到的绝缘层44。绝缘层44的保留部分可包括开口34A中的部分以及位于一部分钝化层30上面且垂直覆盖一部分钝化层30的部分。接着也如图8所示,例如使用PVD以厚层覆盖形成含铝层50。含铝层50延伸到开口34A和34B中。含铝层50的材料可选自与含铝层36(图3)相同的候选材料。而且,含铝层50的材料和含铝层36的材料可以相同也可以不同。
参考图9和10,将含铝层50图案化。如图9所示,形成了光阻52,然后将光阻52图案化。然后,使用光阻52作为掩模图案化含铝层50,且图10示出了得到的结构。含铝层50的保留部分包括直接位于绝缘层44上面且接触绝缘层44的部分54A(下文中称为含铝焊盘54A)以及直接位于含铝焊盘42B的上面且接触含铝焊盘42B的部分54B(下文中称为含铝焊盘54B)。含铝焊盘54A和54B的每一个都可能包括延伸到一部分钝化层30的上面且垂直覆盖一部分钝化层30的部分(例如54A′和54B′)。在得到的结构中,含铝焊盘42B、绝缘层44和含铝焊盘54A分别形成电容器56的底部电极、绝缘体和顶部电极。换句话说,含铝焊盘54B接触含铝焊盘42B从而形成集成的含铝焊盘54B/42B。
图11示出了其他的层形成在电容器56和含铝焊盘54B/42B上之后的结构。在实施例中,形成了钝化层60。钝化层60可覆盖电容器56,尽管在外部焊盘与顶部电极54A电连接的情况下,也可通过钝化层60中的开口(未示出)暴露出顶部电极54A。钝化层60可由有机材料如聚酰亚胺形成,虽然钝化层也可由非有机材料如硅、氮化硅或其多层形成。可由钛层(未示出)和钛层上的铜层(未示出)形成的凸块底部金属(UBM)62形成在钝化层60的开口中且与含铝焊盘54B/42B电连接。尽管图11示出UBM62直接位于含铝焊盘54B/42B的上面,但是也可将部件54B用作再分配线(类似于图12中的再分配线70)从而为含铝焊盘54B/42B的连接重新设置路由,因此UBM62不是直接位于含铝焊盘54B/42B的上面。然后金属凸块64形成在UBM62上。金属凸块64可为焊料凸块或铜柱凸块。
图12示出了电容器56的顶部电极54A与顶部金属层Mtop中的多个金属线26A之一的连接。可通过含铝线70和含铝焊盘74获得电连接。含铝线70可与顶部电极54A同时形成,而且含铝线70可能为图8所示图案化的含铝层50的一部分。可使用本质上相同的方法形成含铝焊盘74而且含铝焊盘74与含铝焊盘54B/42B同时形成。因此,本文中不再讨论含铝线70和含铝焊盘74的材料和形成工艺。
在实施例中,随着电容器(图11和图12)形成在钝化层30和覆盖层中,可将形成工艺集成到含铝部件形成中。因此,由于不需要另外的部件来防止铜和绝缘体之间的反应所以工艺简单。从而降低了制造成本。
根据实施例,一种器件包括基板上的顶部金属层;顶部金属层中的含铜金属部件;顶部金属层上的钝化层;和电容器。所述电容器包括至少其中一部分在钝化层中的底部电极,其中底部电极包括铝;底部电极上的绝缘体;和绝缘体上的顶部电极。
根据另一个实施例,一种器件包括基板上的多个金属层和顶部金属层。顶部金属层还包括k值低于3.8的低k介电层以及低k介电层中的金属线。所述器件还包括位于顶部金属层上的钝化层和电容器。所述电容器包括至少一部分在钝化层中且与金属线接触的底部电极,其中底部电极包括铝;底部电极上的绝缘体;以及绝缘体上的顶部电极。金属焊盘包括位于钝化层中的且由与底部电极相同的材料形成的下部;在下部上面且接触下部的上部,其中上部由与顶部电极相同的材料形成。
根据又一个实施例,一种器件包括顶部金属层,所述顶部金属层包含k值低于3.8的低k介电层;和位于低k介电层中的铜线。将钝化层置于顶部金属层的上面。电容器包括位于钝化层中的且与铜线电连接的底部电极。底部电极包括低于钝化层的顶表面的顶表面,其中底部电极包括与钝化层的顶表面在同一平面的顶边。电容器还包括底部电极上的绝缘体,其中部分绝缘体延伸到部分钝化层的正上面;和绝缘体上的顶部电极,其中底部电极和顶部电极包括铝铜,而且其中部分绝缘体和部分顶部电极从钝化层内部延伸到直接位于部分钝化层上。
根据又一实施例,方法包括提供包含基板的晶圆;和基板上的顶部金属层,其中顶部金属层包括介电层和介电层中的含铜金属线。方法还包括在顶部金属层上形成钝化层;在钝化层中形成开口,通过开口暴露出含铜金属线;和形成包括底部电极的电容器,其中底部电极的一部分在开口中。
根据又一实施例,形成器件的方法包括提供包含基板的晶圆;和提供位于基板上的顶部金属层,其中顶部金属层包括第一介电层和位于第一介电层中的第一和第二含铜金属线。所述方法还包括在顶部金属层上形成第一钝化层;在第一钝化层中形成第一和第二开口,通过第一和第二开口分别暴露出第一和第二含铜金属线;沉积第一含铝层在第一钝化层上并且延伸到第一和第二开口中;将第一含铝层图案化从而在第一开口中形成电容器的底部电极和在第二开口中形成含铝焊盘的下部;在底部电极、第一钝化层和含铝焊盘的下部上形成绝缘层;将绝缘层图案化从而形成在底部电极上且接触底部电极的电容器的绝缘体,其中从第二开口中移除绝缘层;将第二含铝层沉积在绝缘体、第一钝化层和含铝焊盘的下部上且接触绝缘体、第一钝化层和含铝焊盘的下部;将第二含铝层图案化从而形成位于绝缘体正上方的电容器的顶部电极,和位于含铝焊盘正上方并且接触含铝焊盘的下部的含铝焊盘的上部。
尽管已经详细地描述了本发明及其优势,但应该理解,可以在不背离所附权利要求限定的本发明主旨和范围的情况下,做各种不同的改变,替换和更改。而且,本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解,通过本发明,现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造,材料组分、装置、方法或步骤根据本发明可以被使用。因此,所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外,每条权利要求构成单独的实施例,并且多个权利要求和实施例的组合在本发明的范围内。
Claims (17)
1.一种半导体装置,包括:
基板;
在所述基板上方的顶部金属层;
在所述顶部金属层中的含铜金属部件,所述含铜金属部件包含基本纯的铜;
在所述顶部金属层上方的第一钝化层;以及
电容器,包括:
底部电极,包括位于所述第一钝化层中的至少一部分;其中所述底部电极为基本纯的铝层;
在所述底部电极上方的绝缘体;以及
在所述绝缘体上方的顶部电极,
其中,所述底部电极接触所述含铜金属部件。
2.根据权利要求1所述的半导体装置,其中所述顶部金属层包括k值低于3.8的低k介电层,所述含铜金属部件在低k介电层中,以及其中所述第一钝化层包括k值大于3.9的非低k介电材料。
3.根据权利要求1所述的半导体装置,其中所述绝缘体包括位于所述第一钝化层中的部分。
4.根据权利要求1所述的半导体装置,其中所述顶部电极包括位于所述第一钝化层中的部分。
5.根据权利要求1所述的半导体装置还包括:
含铝焊盘,所述含铝焊盘包括延伸到所述第一钝化层上的上部和位于所述第一钝化层中且与顶部金属层中的含铜线电连接的下部。
6.根据权利要求5所述的半导体装置还包括:
第二钝化层,位于所述第一钝化层上,其中所述含铝焊盘直接位于所述第二钝化层中的开口下面;和
凸块底部金属(UBM),从所述第二钝化层上方往下延伸从而接触所述含铝焊盘。
7.根据权利要求1所述的半导体装置,其中所述顶部电极包含铝。
8.根据权利要求1所述的半导体装置,其中所述底部电极的顶边与所述第一钝化层的顶表面在同一平面。
9.根据权利要求1所述的半导体装置,其中所述底部电极的顶边低于所述第一钝化层的顶表面。
10.一种半导体器件,包括:
基板;
在所述基板上且包括顶部金属层的多个金属层,其中所述顶部金属层还包括:
k值低于3.8的低k介电层;和
在所述低k介电层中的金属线,所述金属线包含基本纯的铜;
在所述顶部金属层上方的钝化层;
电容器,包括:
底部电极,所述底部电极包括在所述钝化层中且与所述金属线接触的至少一部分,其中所述底部电极为基本纯的铝层;
在所述底部电极上的绝缘体;和
在所述绝缘体上的顶部电极;以及
金属焊盘,包括:
下部,所述下部在所述钝化层中并由与所述底部电极相同的材料形成;和
上部,所述上部在所述下部上并接触所述下部,其中所述上部由与所述顶部电极相同的材料形成。
11.根据权利要求10所述的半导体器件,其中所述钝化层包含k值大于3.9的非低k材料。
12.根据权利要求10所述的半导体器件,其中所述顶部电极包含铝铜。
13.根据权利要求10所述的半导体器件,其中所述底部电极包括与所述钝化层的顶表面在同一平面的顶边。
14.根据权利要求10所述的半导体器件,其中所述顶电极包括位于所述钝化层顶表面上方的部分。
15.根据权利要求10所述的半导体器件,还包括:
再分配线,由与所述顶部电极相同的材料形成;
含铝焊盘,在所述钝化层中;和
含铜线,在所述顶部金属层中,其中所述顶部电极通过所述再分配线和所述含铝焊盘与所述含铜线电连接。
16.一种半导体器件,包括:
顶部金属层,包括:
k值低于3.8的低k介电层;和
在所述低k介电层中的铜线,所述铜线包含基本纯的铜;
在所述顶部金属层上方的钝化层;
电容器,包括:
底部电极,在所述钝化层中且与所述铜线电连接,其中所述底部电极包括低于所述钝化层的顶表面的顶表面,而且其中所述底部电极包括与所述钝化层的顶表面在同一平面的顶边,所述底部电极为基本纯的铝层;
绝缘体,在所述底部电极上,其中部分绝缘体延伸到直接位于部分钝化层上;和
顶部电极,在所述绝缘体上,而且其中部分所述绝缘体和部分所述顶部电极从所述钝化层内部延伸到直接位于部分所述钝化层上,
其中,所述底部电极的底面与所述低k介电层中的所述铜线接触。
17.根据权利要求16所述的半导体器件还包括含铝焊盘,所述含铝焊盘包括:
在所述钝化层中的下部;和
在所述下部上且接触所述下部的上部,其中所述上部延伸到所述钝化层上,且其中所述下部和所述上部由铝铜形成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/940,523 US8803286B2 (en) | 2010-11-05 | 2010-11-05 | Low cost metal-insulator-metal capacitors |
US12/940,523 | 2010-11-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102456751A CN102456751A (zh) | 2012-05-16 |
CN102456751B true CN102456751B (zh) | 2015-04-01 |
Family
ID=46018818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110325882.5A Active CN102456751B (zh) | 2010-11-05 | 2011-10-21 | 低成本金属-绝缘体-金属电容器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8803286B2 (zh) |
CN (1) | CN102456751B (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9379059B2 (en) * | 2008-03-21 | 2016-06-28 | Mediatek Inc. | Power and ground routing of integrated circuit devices with improved IR drop and chip performance |
US10283443B2 (en) * | 2009-11-10 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package having integrated capacitor |
US9960106B2 (en) * | 2012-05-18 | 2018-05-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package with metal-insulator-metal capacitor and method of manufacturing the same |
CN103579192A (zh) * | 2012-07-26 | 2014-02-12 | 中芯国际集成电路制造(上海)有限公司 | 一种新型的通孔链测试结构及其测试方法 |
US8957500B2 (en) * | 2012-10-10 | 2015-02-17 | Nxp B.V. | High-voltage integrated metal capacitor and fabrication method |
US8884400B2 (en) | 2012-12-27 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor in Post-Passivation structures and methods of forming the same |
US8890223B1 (en) | 2013-08-06 | 2014-11-18 | Texas Instruments Incorporated | High voltage hybrid polymeric-ceramic dielectric capacitor |
US10515949B2 (en) * | 2013-10-17 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and manufacturing method thereof |
US9324780B2 (en) * | 2013-11-01 | 2016-04-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal (MIM) capacitor structure including redistribution layer |
US9577025B2 (en) * | 2014-01-31 | 2017-02-21 | Qualcomm Incorporated | Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device |
US9954051B2 (en) * | 2015-10-12 | 2018-04-24 | Applied Materials, Inc. | Structure and method of fabricating three-dimensional (3D) metal-insulator-metal (MIM) capacitor and resistor in semi-additive plating metal wiring |
US9780046B2 (en) * | 2015-11-13 | 2017-10-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal rings structures in semiconductor device interconnect layers and methods of forming the same |
US10475735B2 (en) | 2017-06-15 | 2019-11-12 | Applied Materials, Inc. | Methods and apparatus for 3D MIM capacitor package processing |
US10522468B2 (en) * | 2017-07-31 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method |
US10515948B2 (en) * | 2017-11-15 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including vertical routing structure and method for manufacturing the same |
US11049820B2 (en) * | 2018-07-30 | 2021-06-29 | Texas Instruments Incorporated | Crack suppression structure for HV isolation component |
JP7099158B2 (ja) * | 2018-08-09 | 2022-07-12 | 富士電機株式会社 | 模擬素子及び抵抗素子の不良検査方法 |
US10892318B2 (en) | 2018-08-31 | 2021-01-12 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
US11101208B2 (en) * | 2019-08-05 | 2021-08-24 | Microchip Technology Incorporated | Metal-insulator-metal (MIM) capacitor |
CN111128867B (zh) * | 2019-12-20 | 2022-10-28 | 华虹半导体(无锡)有限公司 | Mim电容的制造方法以及包含mim电容的器件 |
US11476248B2 (en) * | 2019-12-26 | 2022-10-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three dimensional integrated circuit and fabrication thereof |
US11545544B2 (en) | 2020-08-26 | 2023-01-03 | Microchip Technology Incorporated | Three-dimensional metal-insulator-metal (MIM) capacitor |
US11817406B2 (en) * | 2021-09-23 | 2023-11-14 | Qualcomm Incorporated | Semiconductor die employing repurposed seed layer for forming additional signal paths to back end-of-line (BEOL) structure, and related integrated circuit (IC) packages and fabrication methods |
CN114267787A (zh) * | 2021-12-22 | 2022-04-01 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1404127A (zh) * | 2001-08-22 | 2003-03-19 | 矽统科技股份有限公司 | 具有电容器的双镶嵌构造及其制造方法 |
CN101136410A (zh) * | 2006-08-31 | 2008-03-05 | 台湾积体电路制造股份有限公司 | 半导体结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10159466A1 (de) * | 2001-12-04 | 2003-06-12 | Koninkl Philips Electronics Nv | Anordnung mit Kondensator |
JP4012411B2 (ja) * | 2002-02-14 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
US20040027783A1 (en) | 2002-08-08 | 2004-02-12 | United Microelectronics Corp. | Structure of metal-metal capacitor |
US7282757B2 (en) * | 2003-10-20 | 2007-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitor structure and method of manufacture |
US8158510B2 (en) * | 2009-11-19 | 2012-04-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD on molded substrate |
-
2010
- 2010-11-05 US US12/940,523 patent/US8803286B2/en active Active
-
2011
- 2011-10-21 CN CN201110325882.5A patent/CN102456751B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1404127A (zh) * | 2001-08-22 | 2003-03-19 | 矽统科技股份有限公司 | 具有电容器的双镶嵌构造及其制造方法 |
CN101136410A (zh) * | 2006-08-31 | 2008-03-05 | 台湾积体电路制造股份有限公司 | 半导体结构 |
Also Published As
Publication number | Publication date |
---|---|
US20120112314A1 (en) | 2012-05-10 |
US8803286B2 (en) | 2014-08-12 |
CN102456751A (zh) | 2012-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102456751B (zh) | 低成本金属-绝缘体-金属电容器 | |
US8552486B2 (en) | Forming metal-insulator-metal capacitors over a top metal layer | |
US7202550B2 (en) | Integrated stress relief pattern and registration structure | |
US9269762B2 (en) | Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers | |
US7635908B2 (en) | Corresponding capacitor arrangement and method for making the same | |
US7843066B2 (en) | Semiconductor device | |
US20140021614A1 (en) | Hybrid interconnect scheme including aluminum metal line in low-k dielectric | |
US9461106B1 (en) | MIM capacitor and method forming the same | |
US20220367605A1 (en) | Method of forming a stress reduction structure for metal-insulator-metal capacitors | |
US20220328398A1 (en) | Increasing Contact Areas of Contacts for MIM Capacitors | |
US10256183B2 (en) | MIMCAP structure in a semiconductor device package | |
CN108183087B (zh) | 用于形成应力降低装置的方法 | |
TW202236526A (zh) | 積體電路結構 | |
US7683489B2 (en) | Semiconductor device and fabricating method thereof | |
KR100881488B1 (ko) | Mim 캐패시터를 갖는 반도체 소자 및 그의 제조방법 | |
US11532695B2 (en) | Stress reduction structure for metal-insulator-metal capacitors | |
JP2006228977A (ja) | 半導体装置及び半導体装置の製造方法 | |
US10734444B1 (en) | Integrated circuits with integrated memory structures and capacitors and methods for fabricating the same | |
US11855230B2 (en) | Metal-insulator-metal capacitor within metallization structure | |
US20230360946A1 (en) | Method for forming semiconductor structure | |
US20230352395A1 (en) | Semiconductor structure and method for forming the same | |
US7659603B2 (en) | Semiconductor and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |