JP2001501374A - 貴金属からなる層を有する半導体装置及びその製造方法 - Google Patents

貴金属からなる層を有する半導体装置及びその製造方法

Info

Publication number
JP2001501374A
JP2001501374A JP10516110A JP51611098A JP2001501374A JP 2001501374 A JP2001501374 A JP 2001501374A JP 10516110 A JP10516110 A JP 10516110A JP 51611098 A JP51611098 A JP 51611098A JP 2001501374 A JP2001501374 A JP 2001501374A
Authority
JP
Japan
Prior art keywords
layer
substrate
silicon nitride
noble metal
platinum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10516110A
Other languages
English (en)
Inventor
ヒンターマイアー フランク
シンドラー ギュンター
ハルトナー ヴァルター
マズレ―エスペヨ カルロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2001501374A publication Critical patent/JP2001501374A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • C23C14/024Deposition of sublayers, e.g. to promote adhesion of the coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 本発明は、固着媒体として貴金属層、とくに白金層(6)と基板との間にシリコン窒化物層(4)を利用する半導体装置に関する。その際、シリコン窒化物層(4)は、それ自体基板として使うことができる。本発明による方法は、次の点において傑出している。すなわちシリコン窒化物層(4)上における貴金属層(6)の固着能力を高めるために、シリコン窒化物層(4)とアノード(5)との間にほぼ250Vの基板バイアス電圧を加える。

Description

【発明の詳細な説明】 貴金属からなる層を有する半導体装置 及びその製造方法 本発明は、請求項1の上位概念に記載の、貴金属、とくに白金族元素からなる 層を有する半導体装置、及びこのような半導体装置の製造方法に関する。 白金層は、半導体装置内において電極としてかつ導体路としても広く使用され る。このことは、最近コンデンサにも当てはまり、これらのコンデンサの誘電体 は強誘電体であるか、又は100又は100よりも大きな程度の高い誘電率を有 する。 しかし今では基板としての二酸化シリコン層上における白金の固着能力が問題 になるとわかった。同じことは、二酸化シリコンに類似の特性を有する別の基板 に対しても当てはまる。 実験は、特殊な二酸化シリコンの選択により、固着能力を改善することができ ないことを示した。熱二酸化シリコンを使用するか、又はTEOS二酸化シリコ ン(TEOS=テトラエチルオルソシリケート)を使用するかは、どちらでもよ く:両方の二酸化シリコン上に、薄い白金層は粗悪にしか固着しない。 さて、これらの困難に打勝つために、従来白金層のために特殊の固着媒体が使 用された。例えば二酸化シ リコン基板と薄い白金層との間に、固着媒体として、チタン、二酸化チタン、酸 化アルミニウム又はクロムからなる膜を設けることが通常である。このような追 加的な固着媒体層は、当然に費用の増加を意味するが、この費用の増加は、薄い 白金層と二酸化シリコンからなる基板との間の確実な固着能力のために必然とみ なされるので、そのまま甘受される。 薄い白金層のために固着媒体層を使用するという一般的な傾向に対して、発明 者等は、固着媒体層の費用増加なしに、薄い白金層と基板との間の固着能力をど のようにして高めることができるかを考えた。 したがって本発明の課題は、簡単な方法で、貴金属、とくに白金族元素からな る薄い層と基板との間の固着能力を改善することができる、半導体装置及びその 製造方法を提供することにある。 本発明によれば、この課題は、請求項1の特徴を有する半導体装置によって、 かつ請求項3の特徴を有する方法によって解決される。 したがって本発明において、貴金属、とくに白金族元素からなる層と基板との 間の固着媒体層としてシリコン窒化物が利用される。その際、基板が、シリコン 窒化物自体からなることもできる。すなわちその際、シリコン窒化物は、基板と して使われ、かつ同時にそれに独自の固着媒体である。白金族元素として、Ru 、Os、Rh、Ir、Pd又はPtが利用される。し かし本発明は、一般に金、銀及びその合金のような貴金属にも適用することがで きる。 したがって本発明による方法は、例えば白金のスパッタリングの間に、カソー ドとしてのシリコン窒化物基板と間隔を置いて配置されたアノードとの間に10 0ないし1000Vの、有利には250Vの基板バイアス電圧が加えられる。こ の条件の下に形成される白金層は、シリコン窒化物基板と白金層との間のどのよ うな固着媒体もなしに、その下にあるシリコン窒化物基板上におけるとくに傑出 した固着能力を示した。固着媒体層のこの節約によって、半導体装置、例えばD RAM又はFeRAM(強誘電体RAM)を製造するプロセスステップは、かな り簡略化することができる。さらに周知のようにシリコン窒化物は、ここ10年 来半導体技術に導入されており、したがってその製造、取扱い及び特性に関して 多くの経験が存在するので、シリコン窒化物基板の利用は有利である。 白金層上になお追加的に誘電体を装着すれば、その下に設けられたシリコン窒 化物基板自体上における白金層の固着能力は、700℃ないし800℃の程度の 高温プロセスの際になお十分である。換言すれば、バイアス電圧をかけてシリコ ン窒化物基板上に装着された白金層は、これらのコンデンサの製造を高い温度で 行なわなければならないときでも、強誘電性の誘電体又は大きな誘電率を有する 誘電体を有するコンデンサ の場合でさえ使用することができる。その際、誘電体として例えば(Ba、Sr )TiO2又はSrBi2Ta29又はSrBi2(Ta、Nb)29、又はペロ ブスカイト状のパラ−又は強誘電体の層が利用できる。 白金層のスパッタリングの際、例えばアルゴン雰囲気中において0.66Pa (5mTorr)の圧力で5分間の間、300Wの高周波電力が適用される。基 板バイアス電圧はその際、250Vである。それによりほぼ550nmの層厚を 有するシリコン窒化物基板上にほぼ40nmの層厚を有する良好に固着する白金 層を形成することができる。 次に本発明を図面により詳細に説明する。ここでは: 図1は、本発明による方法を実施する反応器を概略的に示しており、かつ 図2は、DRAM又はFeRAMにおけるコンデンサの構成を示している。 反応器1内において、土台として使われるカソード2上に、装置のタイプに依 存して1つ又は複数のシリコンウエーハ3があり、これらのシリコンウエーハの 上側に、シリコン窒化物層4が設けられている。カソード2に対向して、スパッ タリングターゲットとしてアノード5が配置されており、それによりアノード5 とカソード2の間にバイアス電圧を加えることによっ て、とくにPtのような貴金属がスパッタリングされる。アノード5の代わりに 、電圧を加えるためにリング8を利用してもよい。 シリコン窒化物層4は、例えばプラズマ−CVD(CVD=化学蒸着法)によ って製造されており、かつほぼ550nmの層厚を有する。 反応器1内において、この時、スパッタリングによりシリコン窒化物層4上に それぞれ1つの白金層6が装着される。その際、スパッタリングは、ほぼ0.6 6Pa(5mTorr)の圧力を有するアルゴンの雰囲気において、300Wの 高周波電力において行なわれる。その際、5分間の期間の間に、白金層6は、ほ ぼ40nmの層厚に達する。これらの値は、単に例であって、かつ装置ごとに変 化する。 この時、カソード2とアノード5との間に、100と1000Vの間、有利に はほほ250Vの電圧が加えられることが重要である。実験は、このように形成 された白金層6が、例えば接着テープ−フィルムを層6上に接着し、かつそれか ら急速な運動で引きはがす接着テープテストにわけなく耐えることを示した。そ の際、白金層6は、このような引きはがし−接着テープテストに複数回耐える。 なお白金層6上に、例えば(Ba、Sr)TiO3又はSrBi2Ta29又は SrBi2(Ta、Nb)29、又はペロブスカイト状のパラ−又は強誘電体の 層のような誘電体が装着される場合、シリコン窒化物層4上におけるその下にあ る白金層6の固着能力は、とくに500℃と800℃の間及びとくに700℃と 800℃の間の範囲における温度の際に、さらに改善される。したがって本発明 による方法は、その誘電体が強誘電体であるか又は50ないし100又はそれ以 上の程度の大きな誘電率を有するコンデンサの製造にも、傑出して適している。 このような誘電体7は、図に破線で概略的に示されている。 図は、個々の層を暗示的にしか再現していないことに注意されたい。実際には これらの層は構造化し、かつ種々の様式に構成することができる。誘電体7も、 反応器1内において装着されない。 このようにして本発明は、その下にあるシリコン窒化物層における高い固着能 力の点で優れた白金層の製造を簡単に可能にする。白金の代わりに、例えばRu 、Os、Rh、Ir又はPdのような白金族元素も利用することができる。しか し一般に貴金属も適用することができる。 図2は、DRAM又はFeRAMにおけるコンデンサ9を示している。コンデ ンサ9は、上側白金層10、例えば(Ba、Sr)TiO3(BST)又はSr Bi2Ta29(SBT)からなる誘電体11、及び下側の白金層12を有する 。BST又はSBTの代わりに、SrBi2(Ta、Nb)29、又はペロブス カイト状のパラ−又は強誘電体の層を利用してもよい。下側の白金層12は、シ リコン窒化物層13上にあり、かつその上に例えば反応器1によって装着されて いる。白金層12は、それ故にきわめて良好にシリコン窒化物層13上に固着し ている。シリコン窒化物層13は、トランジスタ構造15を有するシリコン基板 14上にあり、かつビット線及びワード線16を含んでいる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8242 H01L 27/04 C 27/04 27/10 651 27/10 451 27/108 (72)発明者 カルロス マズレ―エスペヨ ドイツ連邦共和国 D―85604 ツォルネ ディング グリューンラントシュトラーセ 4

Claims (1)

  1. 【特許請求の範囲】 1.基板と貴金属からなる層との間にシリコン窒化物層を設けるか、又は基板 自体をシリコン窒化物によって形成し、その際、貴金属、とくに白金族元素から なる層(6)をスパッタリングにより形成する、基板(3)と貴金属、とくに白 金族元素からなる層(6)とを有する半導体装置の製造方法において、 スパッタリングの間に、カソード(2)としての基板と間隔を置いて配置された アノード(5)との間に100Vないし1000Vの基板バイアス電圧を加える ことを特徴とする、基板(3)と貴金属、とくに白金族元素からなる層(6)と を有する半導体装置の製造方法。 2.ほぼ250Vの基板バイアス電圧を加える、請求項1に記載の方法。 3.スパッタリングの際に、アルゴン雰囲気中においてほぼ0.5ないし1. 0Paの圧力でほぼ300Wの高周波電力を用いる、請求項1又は2に記載の方 法。 4.貴金属からなる層(6)に誘電体(7)を装着する、請求項1ないし3の いずれか1項に記載の方法。 5.誘電体(7)のために、(Ba、Sr)TiO3、SrBi2Ta29又は SrBi2(Ta、Nb)2 層を利用する、請求項4に記載の方法。 6.白金族元素として、Ru、Os、Rh、Ir、Pd又はPtを利用する、 請求項1ないし5のいずれか1項に記載の方法。
JP10516110A 1996-09-30 1997-09-11 貴金属からなる層を有する半導体装置及びその製造方法 Pending JP2001501374A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19640240A DE19640240A1 (de) 1996-09-30 1996-09-30 Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben
DE19640240.9 1996-09-30
PCT/DE1997/002036 WO1998014991A1 (de) 1996-09-30 1997-09-11 Halbleiteranordnung mit einer schicht aus einem edelmetall und verfahren zum herstellen derselben

Publications (1)

Publication Number Publication Date
JP2001501374A true JP2001501374A (ja) 2001-01-30

Family

ID=7807400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10516110A Pending JP2001501374A (ja) 1996-09-30 1997-09-11 貴金属からなる層を有する半導体装置及びその製造方法

Country Status (7)

Country Link
EP (1) EP0931334A1 (ja)
JP (1) JP2001501374A (ja)
KR (1) KR20000029581A (ja)
CN (1) CN1226999A (ja)
DE (1) DE19640240A1 (ja)
TW (1) TW398027B (ja)
WO (1) WO1998014991A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0986095A3 (de) 1998-09-08 2005-08-17 Infineon Technologies AG Schichtanordnung mit einer Materialschicht und einer im Bereich der Korngrenzen der Materialschicht angeordneten Diffusionsbarrierenschicht, und Verfahren zur Herstellung derselben
DE19845033A1 (de) * 1998-09-30 2000-04-20 Siemens Ag Halbleiterbauelement
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
DE102009019524B4 (de) 2009-04-30 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper mit einem reflektierenden Schichtsystem

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129848A (en) * 1975-09-03 1978-12-12 Raytheon Company Platinum film resistor device
US4507851A (en) * 1982-04-30 1985-04-02 Texas Instruments Incorporated Process for forming an electrical interconnection system on a semiconductor
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
JP3407409B2 (ja) * 1994-07-27 2003-05-19 富士通株式会社 高誘電率薄膜の製造方法
US5573979A (en) * 1995-02-13 1996-11-12 Texas Instruments Incorporated Sloped storage node for a 3-D dram cell structure

Also Published As

Publication number Publication date
EP0931334A1 (de) 1999-07-28
KR20000029581A (ko) 2000-05-25
DE19640240A1 (de) 1998-04-02
TW398027B (en) 2000-07-11
CN1226999A (zh) 1999-08-25
WO1998014991A1 (de) 1998-04-09

Similar Documents

Publication Publication Date Title
KR100314489B1 (ko) 강유전체 커패시터의 간단한 제조방법
US5122477A (en) Method of manufacturing a semiconductor device comprising capacitors which form memory elements and comprise a ferroelectric dielectric material having multilayer lower and upper electrodes
US6468875B2 (en) Fabrication method of capacitor for integrated circuit
US5811851A (en) Pre-oxidizing high-dielectric-constant material electrodes
JPS6349907B2 (ja)
JPH03214717A (ja) 電気的セラミック酸化物装置用電極
JPH0936309A (ja) 容量素子の製造方法
JP2000091539A (ja) 半導体装置及びその製造方法
US6908802B2 (en) Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
JP2000208744A (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
JP2820930B2 (ja) 半導体素子のキャパシタ製造方法
US6171941B1 (en) Method for fabricating capacitor of semiconductor memory device using titanium aluminum nitride as diffusion-inhibiting layer
US5645976A (en) Capacitor apparatus and method of manufacture of same
US5849618A (en) Method for fabricating capacitor of semiconductor device
JP2001501374A (ja) 貴金属からなる層を有する半導体装置及びその製造方法
JP3416150B2 (ja) 誘電率εの高い誘電体層または強誘電体層の製造方法
US6365487B2 (en) Method of manufacturing a capacitor in a semiconductor device
JPH0745475A (ja) 薄膜コンデンサ及びその製造方法
EP1504460B1 (en) Improved electrode for thin film capacitor devices
JPH0945877A (ja) 容量素子の製造方法
JPH11224936A (ja) 貴金属酸化物の製法および貴金属酸化物から形成される構造
JP2912776B2 (ja) 半導体装置およびその製造方法
JPH11121711A (ja) キャパシタの製造方法、半導体装置のキャパシタの製造方法および半導体装置のキャパシタ
JPH10214944A (ja) 半導体装置の製造方法
KR100275332B1 (ko) 반도체 소자의 캐패시터 제조방법