EP0931334A1 - Halbleiteranordnung mit einer schicht aus einem edelmetall und verfahren zum herstellen derselben - Google Patents

Halbleiteranordnung mit einer schicht aus einem edelmetall und verfahren zum herstellen derselben

Info

Publication number
EP0931334A1
EP0931334A1 EP97943753A EP97943753A EP0931334A1 EP 0931334 A1 EP0931334 A1 EP 0931334A1 EP 97943753 A EP97943753 A EP 97943753A EP 97943753 A EP97943753 A EP 97943753A EP 0931334 A1 EP0931334 A1 EP 0931334A1
Authority
EP
European Patent Office
Prior art keywords
layer
substrate
silicon nitride
platinum
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP97943753A
Other languages
English (en)
French (fr)
Inventor
Frank Hintermaier
Günther SCHINDLER
Walter Hartner
Carlos Mazure-Espejo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0931334A1 publication Critical patent/EP0931334A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering

Definitions

  • the present invention relates to a semiconductor arrangement with a layer of a noble metal, in particular platinum metal, according to the preamble of claim 1 and a method for producing such a semiconductor arrangement.
  • Platinum layers are widely used as electrodes and also as conductor tracks in semiconductor devices. Recently, this also applies to capacitors whose dielectric is ferroelectric or has a high dielectric constant in the order of 100 or greater than 100.
  • adhesion promoters for thin platinum layers have so far been used.
  • Such an additional adhesion promoter layer naturally means an additional effort, which, however, has so far been accepted without any problems, since it ensures secure adhesion between the thin platinum layer and the silicon dioxide substrate is considered mandatory.
  • silicon nitride is therefore used as an adhesion promoter between a layer of a noble metal, in particular platinum metal, and a substrate.
  • the substrate can consist of the silicon nitride itself. This means that the silicon nitride serves as a substrate and is also its own adhesion promoter. Ru, Os, Rh, Ir, Pd or Pt are used as platinum metals. However, the invention is also generally applicable to precious metals such as gold, silver and alloys thereof.
  • a substrate bias of 100 to 1000 V, preferably 250 V is therefore applied between the silicon nitride substrate as the cathode and an anode arranged at a distance during the sputtering of, for example, platinum.
  • a platinum layer produced under this condition shows a particularly excellent adhesion to the underlying silicon nitride substrate even without any adhesion promoter between the silicon nitride substrate and the platinum layer.
  • This saving of an adhesion promoter Layer the process steps for producing a semiconductor arrangement, for example a DRAM or an FeRAM (ferroelectric RAM), can be considerably simplified.
  • the use of the silicon nitride substrate is advantageous since, as is known, silicon nitride has been introduced in semiconductor technology for decades, so that there is a great deal of experience with its manufacture, handling and properties.
  • a dielectric is additionally applied to the platinum layer, the adherence of the platinum layer to a silicon nitride substrate provided underneath is still sufficient, even in high-temperature processes of the order of 700 ° to 800 ° C.
  • a platinum layer applied under prestress to a silicon nitride substrate can be used even with capacitors with a ferroelectric dielectric or a dielectric with a high dielectric constant, even if these capacitors have to be produced at high temperatures.
  • (Ba, Sr) Ti0 2 or SrBi 2 Ta 2 0 9 or SrBi 2 (Ta, Nb) 2 0 9 or perovskite-like para- or ferroelectric layers can be used as the dielectric.
  • a high frequency power of 300 W is used for 5 minutes in an argon atmosphere at a pressure of 0.66 Pa (5 mTorr).
  • the substrate bias is 250 V. This enables a well-adhering platinum layer with a layer thickness of approximately 40 nm to be produced on a silicon nitride substrate with a layer thickness of approximately 550 nm.
  • Fig. 1 shows schematically a reactor for performing the method according to the invention and Fig. 2 shows the construction of a capacitor in a DRAM or FeRAM.
  • one or more silicon wafers 3 are located on a cathode 2 serving as a base, on the upper sides of which silicon nitride layers 4 are provided.
  • An anode 5 is arranged opposite the cathode 2 as a sputtering target, from which a noble metal, such as Pt in particular, is sputtered by applying a bias voltage between the anode 5 and the cathode 2.
  • a ring 8 can also be used to apply the voltage.
  • a platinum layer 6 is then each applied to the silicon nitride layers 4 by sputtering.
  • the sputtering takes place at a high-frequency power of 300 W in an argon atmosphere with a pressure of about 0.66 Pa (5 mTorr).
  • the platinum layers 6 reach a layer thickness of approximately 40 nm over a period of 5 minutes.
  • a dielectric is also applied to the platinum layer 6, such as (Ba, Sr) Ti0 3 or SrBi 2 Ta 2 0 9 , - or SrBi 2 (Ta, Nb) 2 0 9 or a perovskite-like para- or ferro-electric layer
  • the adhesion of the underlying platinum layer 6 to the silicon nitride layer 4 becomes especially high at temperatures between 500 ° and 800 ° C and in particular between 700 ° and 800 ° C further improved.
  • the method according to the invention is therefore also outstandingly suitable for producing capacitors whose dielectric is ferroelectric or has a high dielectric constant of the order of 50 to 100 or more.
  • Such a dielectric 7 is shown schematically in broken lines in the figure.
  • the invention thus makes it possible in a simple manner to produce platinum layers which are distinguished by a high level of adhesion to underlying silicon nitride layers.
  • a platinum metal e.g. Ru, Os, Rh, Ir or Pd can be used.
  • noble metals can also be used in general.
  • the capacitor 9 has an upper platinum layer 10, a dielectric 11 made of (Ba, Sr) Ti0 3 (BST) or SrBi 2 Ta 2 0 9 (SBT), for example, and a lower platinum layer 12.
  • BST BST
  • SrBi 2 (Ta, Nb) 2 0 9 or a perovskite-like para- or ferroelectric layer can also be used.
  • the lower platinum layer 12 is located on a silicon nitride layer 13 and is applied thereto, for example with the aid of the reactor 1. The platinum layer 12 therefore adheres very well to the silicon nitride layer 13.
  • the silicon nitride layer 13 is located on a silicon substrate 14 with a transistor structure 15 and contains bit and word lines 16.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft eine Halbleiteranordung, bei der als Haftvermittler zwischen einer Edelmetallschicht, insbesondere Platinschicht (6), und einem Substrat eine Siliziumnitridschicht (4) verwendet wird. Die Siliziumnitridschicht (4) kann dabei selbst als Substrat dienen. Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, daß zur Erhöhung des Haftvermögens der Edelmetallschicht (6) auf der Siliziumnitridschicht (4) zwischen die Siliziumnitridschicht (4) und eine Anode (5) eine Substrat-Vorspannung von etwa 250 V angelegt wird.

Description

Beschreibung
Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben
Die vorliegende Erfindung betrifft eine Halbleiteranordnung mit einer Schicht aus einem Edelmetall, insbesondere Platinmetall, nach dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zum Herstellen einer solchen Halbleiteranordnung.
Platinschichten werden als Elektroden und auch als Leiterbahnen in Halbleiteranordnungen verbreitet eingesetzt. Dies gilt in jüngster Zeit auch für Kondensatoren, deren Dielektrikum ferroelektrisch ist oder eine hohe Dielektrizitätskonstante in der Größenordnung von 100 oder größer als 100 hat.
Es hat sich nun aber gezeigt, daß das Haftvermögen von Platin auf einer Siliziumdioxidschicht als Substrat problematisch ist. Gleiches gilt auch für andere Substrate, die ähnliche Eigenschaften wie Siliziumdioxid haben.
Versuche haben gezeigt, daß durch Auswahl eines speziellen Siliziumdioxids das Haftvermögen nicht zu verbessern ist. So ist es gleichgültig, ob thermisches Siliziumdioxid oder TEOS- Siliziumdioxid (TEOS = Tetraethylorthosilikat) verwendet wird: Auf beiden Siliziumdioxid-Arten haftet eine dünne Platinschicht nur schlecht.
Um nun diese Schwierigkeiten zu überwinden, wurden bisher spezielle Haftvermittler für dünne Platinschichten eingesetzt. So ist es beispielsweise üblich, zwischen ein Siliziumdioxid-Substrat und eine dünne Platinschicht einen Film aus Titan, Titandioxid, Aluminiumoxid oder Chrom als Haftvermittler vorzusehen. Eine solche zusätzliche Haftvermittler- Schicht bedeutet selbstverständlich einen Mehraufwand, der aber bisher ohne weiteres in Kauf genommen wird, da er für ein sicheres Haftvermögen zwischen der dünnen Platinschicht und dem Substrat aus Siliziumdioxid als zwingend angesehen wird.
Entgegen der allgemeinen Tendenz, Haftvermittler-Schichten für dünne Platinschichten einzusetzen, haben die Erfinder
Überlegungen angestellt, wie das Haftvermögen zwischen einer dünnen Platinschicht und einem Substrat ohne den Mehraufwand einer Haftvermittler-Schicht gesteigert werden könnte.
Es ist also A u f g a b e der Erfindung, eine Halbleiteranordnung und ein Verfahren zu deren Herstellung anzugeben, bei der auf einfache Weise das Haftvermögen zwischen einer dünnen Schicht aus einem Edelmetall, insbesondere Platinmetall, und einem Substrat verbessert werden kann.
Diese Aufgabe wird erfindungsgemäß durch eine Halbleiteranordnung mit den Merkmalen des Patentanspruchs 1 bzw. durch ein Verfahren mit den Merkmalen des Patentanspruchs 3 gelöst.
Bei der Erfindung wird also Siliziumnitrid als Haftvermittler zwischen einer Schicht aus einem Edelmetall, insbesondere Platinmetall, und einem Substrat verwendet. Das Substrat kann dabei aus dem Siliziumnitrid selbst bestehen. Das heißt, das Siliziumnitrid dient dabei als Substrat und ist gleichzeitig sein eigener Haftvermittler. Als Platinmetalle werden Ru, Os , Rh, Ir, Pd oder Pt verwendet. Die Erfindung ist aber auch allgemein auf Edelmetalle, wie Gold, Silber und Legierungen hiervon anwendbar . Bei dem erfindungsgemäßen Verfahren wird also eine Substrat- Vorspannung von 100 bis 1000 V, vorzugsweise 250 V, zwischen dem Siliziumnitrid-Substrat als Kathode und einer im Abstand angeordneten Anode während des Sputterns von z.B. Platin angelegt . Eine unter dieser Bedingung erzeugte Platinschicht zeigt ein besonders hervorragendes Haftvermögen auf dem dar- unterliegenden Siliziumnitrid-Substrat auch ohne jeglichen Haftvermittler zwischen dem Siliziumnitrid-Substrat und der Platinschicht. Durch diese Einsparung einer Haftvermittler- Schicht können die Prozeßschritte zur Herstellung einer Halbleiteranordnung, beispielsweise eines DRAM oder eines FeRAM (ferroelek-trischer RAM) erheblich vereinfacht werden. Außerdem ist die Verwendung des Siliziumnitrid-Substrates vorteil- haft, da bekanntlich Siliziumnitrid in der Halbleitertechnik seit Jahrzehnten eingeführt ist, so daß über seine Herstellung, Handhabung und Eigenschaften große Erfahrung vorliegt.
Wird auf die Platinschicht noch zusätzlich ein Dielektrikum aufgetragen, so ist das Haftvermögen der Platinschicht auf einem darunter vorgesehenen Siliziumnitrid-Substrat selbst bei Hochtemperaturprozeßen in der Größenordnung von 700° bis 800° C noch ausreichend. Mit anderen Worten, eine unter Vorspannung auf ein Siliziumnitrid-Substrat aufgetragene Platin- schicht kann selbst bei Kondensatoren mit einem ferroelektri- schen Dielektrikum oder einem Dielektrikum einer hohen Dielektrizitätskonstanten eingesetzt werden, auch wenn die Herstellung dieser Kondensatoren bei hohen Temperaturen vorgenommen werden muß. Als Dielektrikum können dabei beispiels- weise (Ba,Sr)Ti02 oder SrBi2Ta209 oder SrBi2 (Ta,Nb) 209 oder perovskitartige para- oder ferroelektrische Schichten verwendet werden.
Beim Sputtern der Platinschicht wird beispielsweise eine Hochfrequenzleistung von 300 W während 5 Minuten in einer Argon-Atmosphäre bei einem Druck von 0,66 Pa (5 mTorr) zur Anwendung gebracht. Die Substrat-Vorspannung beträgt dabei 250 V. Damit kann eine gut haftende Platinschicht mit einer Schichtdicke von etwa 40 nm auf einem Siliziumnitrid-Substrat mit einer Schichtdicke von etwa 550 nm erzeugt werden.
Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 schematisch einen Reaktor zur Durchführung des erfindungsgemäßen Verfahrens und Fig. 2 den Aufbau eines Kondensators in einem DRAM bzw. FeRAM.
In einem Reaktor 1 befinden sich auf einer als Unterlage die- nenden Kathode 2 abhängig vom Anlagentyp, eine oder mehrere Siliziumscheiben 3, auf deren Oberseiten Siliziumnitridschichten 4 vorgesehen sind. Gegenüber zu der Kathode 2 ist eine Anode 5 als Sputtertarget angeordnet, von dem ein Edelmetall, wie insbesondere Pt, abgesputtert wird, indem eine Vorspannung zwischen die Anode 5 und die Kathode 2 angelegt wird. Anstelle der Anode 5 kann auch ein Ring 8 zum Anlegen der Spannung verwendet werden.
Die Siliziumnitridschichten 4 sind beispielsweise durch Plas- ma-CVD (CVD = Chemische Dampfabscheidung) hergestellt und haben eine Schichtdicke von etwa 550 nm.
Im Reaktor 1 wird nun durch Sputtern auf die Siliziumnitridschichten 4 jeweils eine Platinschicht 6 aufgetragen. Das Sputtern erfolgt dabei bei einer Hochfrequenzleistung von 300 W in einer Argon-Atmosphäre mit einem Druck von etwa 0,66 Pa (5 mTorr) . Während einer Zeitdauer von 5 Minuten erreichen dabei die Platinschichten 6 eine Schichtdicke von etwa 40 nm. Diese Werte sind lediglich Beispiele und ändern sich von An- läge zu Anlage.
Wesentlich ist nun, daß zwischen der Kathode 2 und der Anode 5 eine Spannung zwischen 100 und 1000 V, vorzugsweise von etwa 250 V, liegt. Versuche haben gezeigt, daß die so erzeugten Platinschichten 6 ohne weiteres einen Klebebandtest bestehen, bei dem beispielsweise eine Klebeband-Film auf die Schicht 6 aufgeklebt und dann mit schneller Bewegung abgerissen wird. Die Platinschichten 6 widerstehen dabei mehrmals einem solchen Abreiß-Klebebandtest .
Wird noch auf die Platinschicht 6 eine Dielektrikum aufgetragen, wie beispielsweise (Ba,Sr)Ti03 oder SrBi2Ta209,- oder SrBi2 (Ta,Nb) 209 oder eine perovskitartige para- oder ferro- elektrische Schicht, so wird das Haftvermögen der darunterliegenden Platinschicht 6 auf der Siliziumnitridschicht 4 speziell bei hohen Temperaturen im Bereich zwischen 500° und 800° C und insbesondere zwischen 700° und 800° C weiter verbessert. Das erfindungsgemäße Verfahren eignet sich also hervorragend auch zur Herstellung von Kondensatoren, deren Dielektrikum ferroelektrisch ist oder eine hohe Dielektrizitätskonstante in der Größenordnung von 50 bis 100 oder mehr hat. Ein solches Dielektrikum 7 ist schematisch in Strichlinien in der Figur gezeigt.
Es sei angemerkt, daß die Figur die einzelnen Schichten 3, 4, 6 und 7 nur angedeutet wiedergibt. Tatsächlich können diese Schichten strukturiert und auf unterschiedliche Weise gestaltet sein. Auch wird das Dielektrikum 7 nicht im Reaktor 1 aufgetragen.
Die Erfindung ermöglicht so auf einfache Weise die Herstel- lung von Platinschichten, die sich durch ein hohes Haftvermögen auf darunterliegenden Siliziumnitridschichten auszeichnen. Anstelle von Platin kann auch ein Platinmetall, wie z.B. Ru, Os, Rh, Ir oder Pd verwendet werden. Es können aber auch allgemein Edelmetalle zur Anwendung gelangen.
Fig. 2 zeigt einen Kondensator 9 in einem DRAM bzw. FeRAM. Der Kondensator 9 weist eine obere Platinschicht 10, ein Dielektrikum 11 aus beispielsweise (Ba,Sr)Ti03 (BST) oder SrBi2Ta209 (SBT) und eine untere Platinschicht 12 auf. Anstel- le von BST oder SBT kann auch SrBi2 (Ta,Nb) 209 oder eine perovskitartige para- oder ferroelektrische Schicht verwendet werden. Die untere Platinschicht 12 befindet sich auf einer Siliziumnitridschicht 13 und ist auf diese beispielsweise mit Hilfe des Reaktors 1 aufgebracht. Die Platinschicht 12 haftet daher sehr gut auf der Siliziumnitridschicht 13. Die Siliziumnitridschicht 13 befindet sich auf einem Siliziumsubstrat 14 mit einer Transistorstruktur 15 und enthält Bit- und Wortleitungen 16.

Claims

Patentansprüche
1. Verfahren zum Herstellen einer Halbleiteranordnung mit einem Substrat (3) und einer Schicht (6) aus einem Edelmetall, insbesondere Platinmetall, wobei zwischen dem Substrat und der Schicht aus dem Edelmetall eine SilizLumnitridschicht vorgesehen ist oder das Substrat selbst durch die Siliziumnitridschicht gebildet ist, bei dem die Schicht (6) aus dem Edelmetall, insbesondere Pla- tinmetall, durch Sputtern gebildet wird, d a d u r c h g e k e n n z e i c h n e t , daß während des Sputterns eine Substrat-Vorspannung von 100 V bis 1000 V zwischen dem Substrat als Kathode (2) und einer im Abstand angeordneten Anode (5) angelegt wird.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß eine Substrat-Vorspannung von etwa 250 V angelegt wird.
3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß beim Sputtern eine Hochfrequenzleistung von etwa 300 W bei einem Druck von etwa 0,5 bis 1,0 Pa in einer Argon- Atmosphäre einwirkt .
4. Verfahren nach einem der Ansprüche 1 bis 3 , d a d u r c h g e k e n n z e i c h n e t , daß auf die Schicht (6) aus einem Edelmetall ein Dielektrikum (7) aufgetragen wird.
5. Verfahren nach Anspruch 4 , d a d u r c h g e k e n n z e i c h n e t, daß für das Dielektrikum (7) (Ba,Sr)Ti03, SrBi2Ta209 oder SrBi2 (Ta,Nb)209 oder perovskitartige para- oder ferroelektri- sehe Schichten verwendet werden.
6. Verfahren nach einem der Ansprüche 1 bis 5 , d a d u r c h g e k e n n z e i c h n e t , daß als Platinmetall Ru, Os , Rh, Ir, Pd oder Pt verwendet wird.
EP97943753A 1996-09-30 1997-09-11 Halbleiteranordnung mit einer schicht aus einem edelmetall und verfahren zum herstellen derselben Ceased EP0931334A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19640240 1996-09-30
DE19640240A DE19640240A1 (de) 1996-09-30 1996-09-30 Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben
PCT/DE1997/002036 WO1998014991A1 (de) 1996-09-30 1997-09-11 Halbleiteranordnung mit einer schicht aus einem edelmetall und verfahren zum herstellen derselben

Publications (1)

Publication Number Publication Date
EP0931334A1 true EP0931334A1 (de) 1999-07-28

Family

ID=7807400

Family Applications (1)

Application Number Title Priority Date Filing Date
EP97943753A Ceased EP0931334A1 (de) 1996-09-30 1997-09-11 Halbleiteranordnung mit einer schicht aus einem edelmetall und verfahren zum herstellen derselben

Country Status (7)

Country Link
EP (1) EP0931334A1 (de)
JP (1) JP2001501374A (de)
KR (1) KR20000029581A (de)
CN (1) CN1226999A (de)
DE (1) DE19640240A1 (de)
TW (1) TW398027B (de)
WO (1) WO1998014991A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0986095A3 (de) 1998-09-08 2005-08-17 Infineon Technologies AG Schichtanordnung mit einer Materialschicht und einer im Bereich der Korngrenzen der Materialschicht angeordneten Diffusionsbarrierenschicht, und Verfahren zur Herstellung derselben
DE19845033A1 (de) * 1998-09-30 2000-04-20 Siemens Ag Halbleiterbauelement
JP4539844B2 (ja) * 2004-04-15 2010-09-08 セイコーエプソン株式会社 誘電体キャパシタおよびその製造方法ならびに半導体装置
DE102009019524B4 (de) 2009-04-30 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper mit einem reflektierenden Schichtsystem

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129848A (en) * 1975-09-03 1978-12-12 Raytheon Company Platinum film resistor device
US4507851A (en) * 1982-04-30 1985-04-02 Texas Instruments Incorporated Process for forming an electrical interconnection system on a semiconductor
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
JP3407409B2 (ja) * 1994-07-27 2003-05-19 富士通株式会社 高誘電率薄膜の製造方法
US5573979A (en) * 1995-02-13 1996-11-12 Texas Instruments Incorporated Sloped storage node for a 3-D dram cell structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9814991A1 *

Also Published As

Publication number Publication date
KR20000029581A (ko) 2000-05-25
DE19640240A1 (de) 1998-04-02
TW398027B (en) 2000-07-11
JP2001501374A (ja) 2001-01-30
CN1226999A (zh) 1999-08-25
WO1998014991A1 (de) 1998-04-09

Similar Documents

Publication Publication Date Title
DE3535059C2 (de)
DE60216241T2 (de) Rhodium-reiche sauerstoffbarrieren
DE69531070T2 (de) Kondensator für einen integrierten Schaltkreis und sein Herstellungsverfahren
DE4325706C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69633554T2 (de) Festdielektrikumkondensator und verfahren zu seiner herstellung
DE69017802T2 (de) Dünnfilmkondensator und dessen Herstellungsverfahren.
DE19926711B4 (de) Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE19641777C2 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
EP1153424A1 (de) Kondensatorelektrodenanordnung
EP0207486B1 (de) Integrierte MOS-Transistoren enthaltende Schaltung mit einer aus einem Metall oder Metallsilizid der Elemente Tantal oder Niob bestehenden Gatemetallisierung sowie Verfahren zur Herstellung dieser Gatemetallisierung
EP0931334A1 (de) Halbleiteranordnung mit einer schicht aus einem edelmetall und verfahren zum herstellen derselben
DE10041685C2 (de) Verfahren zur Herstellung eines mikroelektronischen Bauelements
EP0931333B1 (de) Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische schicht
DE19926501A1 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelements
EP0856878B1 (de) Verfahren zum Erzeugen einer edelmetallhaltigen Struktur auf einem Halbleiterbauelement
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE19946999B4 (de) Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen
DE19902769A1 (de) Keramisches, passives Bauelement
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
EP1149408A1 (de) Mikroelektronische struktur
DE10324055A1 (de) Integrierter Stapelkondensator und Verfahren zu dessen Herstellung
DE10145960B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem mehrschichtigen WSix-Film mit einer Struktur mit geringer Korngröße und eine Halbleitervorrichtung mit einer Polysiliciumschicht mit einem darauf ausgebildeten mehrschichtigen WSix-Film
DE19929307C1 (de) Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19990319

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

RTI1 Title (correction)

Free format text: PROCESS FOR PRODUCTION OF A SEMICONDUCTOR DEVICE WITH A LAYER OF PRECIOUS METAL

17Q First examination report despatched

Effective date: 20020513

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20021107