DE19946999B4 - Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen - Google Patents

Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen Download PDF

Info

Publication number
DE19946999B4
DE19946999B4 DE19946999A DE19946999A DE19946999B4 DE 19946999 B4 DE19946999 B4 DE 19946999B4 DE 19946999 A DE19946999 A DE 19946999A DE 19946999 A DE19946999 A DE 19946999A DE 19946999 B4 DE19946999 B4 DE 19946999B4
Authority
DE
Germany
Prior art keywords
layer
platinum
titanium
diffusion barrier
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19946999A
Other languages
English (en)
Other versions
DE19946999A1 (de
Inventor
Ho Jung Sun
Soon Yong Kweon
Seung Jin Yeom
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Priority to DE19964494A priority Critical patent/DE19964494B4/de
Publication of DE19946999A1 publication Critical patent/DE19946999A1/de
Application granted granted Critical
Publication of DE19946999B4 publication Critical patent/DE19946999B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung, das die folgenden Schritte umfasst:
aufeinanderfolgend werden eine Titanschicht (13) und eine erste Platinschicht (14) auf einem Halbleitersubstrat (11) ausgebildet, auf dem eine erste Zwischenisolationsschicht (12) ausgebildet ist;
das Substrat wird unter einer Sauerstoff enthaltenden Atmosphäre thermisch behandelt, sodass die Titanschicht (13) und die erste Platinschicht (14) in eine Titanoxidschicht (15), die Platin enthält, umgewandelt wird;
anschließend werden eine zweite Platinschicht (16) für eine untere Elektrode (16a), eine ferroelektrische Dünnschicht (17) und eine dritte Platinschicht (18) für eine obere Elektrode (18a) auf der Titanoxidschicht (15), die Platin enthält, ausgebildet;
die dritte Platinschicht (18) wird geätzt, um die obere Elektrode (18a) auszubilden; und
die ferroelektrische Dünnschicht (17), die zweite Platinschicht (16) und die Titanoxidschicht (15), die Platin enthält, werden geätzt, um einen Kondensator (100) auszubilden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterspeichereinrichtung und insbesondere ein Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung gemäß dem Anspruch 1 unter Verwendung einer ferroelektrischen Dünnschicht als einer dielektrischen Schicht eines Kondensators.
  • Im allgemeinen wird in einer ferroelektrischen Speichereinrichtung von nichtflüchtigen Speichereinrichtungen eine ferroelektrische Dünnschicht, wie etwa eine SrBi2Ta2O9(SBT)-Schicht und eine Pb(ZrTi1-x) O3-Schicht, hauptsächlich als eine dielektrische Schicht eines Kondensators verwendet. Die Eigenschaften der ferroelektrischen Dünnschicht hängen von Materialien für obere und untere Elektroden des Kondensators und insbesondere dem Material der unteren Elektrode ab. Um demgemäß gute Eigenschaften der ferroelektrischen Dünnschicht zu erhalten, wird die untere Elektrode aus einer Platin(Pt)-Schicht, die eine gute Oxidationsresistenz hat, einer leitenden Oxidschicht, wie etwa einer IrO2-Schicht oder einer RuO2-Schicht, oder einer Metallschicht, wie etwa einer Iridium(Ir)- oder einer Ruthenium(Ru)-Schicht, ausgebildet. Von diesen wird hauptsächlich die Pt-Schicht verwendet.
  • In der ferroelektrischen Speichereinrichtung wird, wie oben beschrieben, der Kondensator im allgemeinen durch Ausbildung der unteren Elektrode hergestellt, wobei die ferroelektrische Dünnschicht und die obere Elektrode auf einer Zwischenisolationsschicht, wie etwa einer Oxidschicht, sind. Hier wird die untere Elektrode aus der Pt-Schicht hergestellt. Da ferner die Adhäsion bzw. Haftung zwischen der Pt-Schicht und der Oxidschicht schlecht bzw. schwach ist, wird eine Titan(Ti)-Schicht als eine Haft vermittlungsschicht bzw. Klebeschicht zwischen gesetzt, um die Haftung zu verbessern.
  • Wenn jedoch thermische Prozesse unter einer Sauerstoffatmosphäre nachfolgend nach der Ausbildung der Pt-Schicht als der unteren Schicht durchgeführt werden, diffundiert Ti in die Pt-Schicht, wodurch die Haftung zwischen der Ti-Schicht und der Zwischenisolationsschicht verschlechtert wird. Ferner wird Ti in der Pt-Schicht oxidiert, um eine Titanoxidschicht auszubilden. Deshalb wird das Volumen der Pt-Schicht erhöht, so dass die Oberflächenrauhigkeit der unteren Schicht verschlechtert wird, wodurch die Zuverlässigkeit und die Ausbeute bezüglich der Einrichtung verschlechtert wird.
  • Die US-5,453,347 A beschreibt einen ferroelektrischen Kondensator und ein Verfahren zur Herstellung desselben. Die US-5,723,171 A beschreibt eine integrierte Schaltungselektrodenstruktur und ein Verfahren zur Herstellung derselben, wobei eine Titanschicht und eine Platinschicht aufgebracht werden. Anschließend wird eine thermische Behandlung in einer Sauerstoffatmosphäre durchgeführt, wobei eine Titanoxid-Schicht entsteht, die Platin enthält. Auf die resultierende Schicht werden ein Ferroelektrikum und eine weitere Platinschicht aufgebracht. Anschließend werden die Schichten strukturiert.
  • Die Aufgabe der vorliegenden Erfindung ist es, die oben aufgezeigten Nachteile des Standes der Technik soweit als möglich auszuräumen. Insbesondere wird ein Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung vorgeschlagen, das die Adhäsion bzw. Haftung zwischen einer Zwischenisolationsschicht und einer unteren Elektrode sowie die Oberflächenrauhigkeit der unteren Elektrode verbessern kann.
  • Gemäß der Erfindung wird diese Aufgabe durch ein Verfahren gemäß dem Anspruch 1 gelöst. Zweckmäßige Ausführungsformen gehen aus den Unteransprüchen hervor.
  • Die gemäß der Erfindung zu erzielenden Vorteile beruhen darauf, dass gemäß einer ersten Ausführungsform nach der vorliegenden Erfindung eine Titanschicht und eine erste Platinschicht der Reihe nach auf einem Halbleitersubstrat ausgebildet werden, auf dem eine erste Zwischenisolationsschicht ausgebildet ist. Das Substrat wird dann thermisch unter einer Sauerstoffatmosphäre behandelt, um die Titanschicht und die erste Platinschicht in eine Titanoxidschicht, die Platin enthält, zu wandeln. Als nächstes werden eine zweite Platinschicht für eine untere Elektrode, eine ferroelektrische Dünnschicht und eine dritte Platinschicht für eine obere Elektrode auf der Schicht aus Titanoxid, die Platin enthält, in Folge bzw. der Reihe nach ausgebildet. Die dritte Platinschicht wird dann geätzt, um die obere Elektrode auszubilden. Als nächstes werden die ferroelektrische Dünnschicht, die zweite Platinschicht und die Schicht aus Titanoxid, die Platin enthält, geätzt, um einen Kondensator auszubilden.
  • Gemäß der ersten Ausführungsform kann die Gesamtdicke der Titanschicht und der ersten Platinschicht etwa 10 bis 30 nm (100 bis 300 Å) betragen. Die erste Platinschicht weist ein Viertel der Dicke der Titanschicht bis zu einer Dicke wie die Titanschicht auf. Ferner kann die thermische Behandlung bei einer Temperatur von etwa 650 bis ca. 800°C über eine Minute durch einen schnellen thermischen Prozess durchgeführt werden.
  • Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsformen näher beschrieben, die in den beigefügten Darstellungen näher erkennbar sind, in denen:
  • 1A bis 1H querschnittliche Ansichten sind, die ein Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschreiben.
  • Nachfolgend werden bevorzugte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die begleitenden Darstellungen erläutert.
  • Die 1A bis 1G sind querschnittliche Ansichten, die ein Verfahren zum Herstellen einer ferroelektrischen Speichereinrichtung gemäß einer ersten Ausführungsform nach der vorliegenden Erfindung beschreiben.
  • Bezugnehmend auf 1A wird eine Titan(Ti)-Schicht 13 als eine Haftschicht auf einem Halbleitersubstrat 11 ausgebildet; auf der eine Zwischenisolationsschicht 12 ausgebildet wird. Bevorzugt wird die Ti-Schicht 13 durch Sputtern ausgebildet. Ferner wird die Zwischenisolationsschicht auf einer Oxidschicht ausgebildet. Eine erste Platin(Pt)-Schicht 14 wird dann auf der Zwischenisolationsschicht 12 ausgebildet. Bevorzugt werden die Ti- und die erste Pt-Schichten 13 und 14 so ausgebildet, dass ihre Gesamtdicke etwa 10 nm bis 30 nm (100 bis ca. 300 Å) beträgt. Noch bevorzugter hat die erste Pt-Schicht 14 ein Viertel der Dicke von der Ti-Schicht bis zu einer Dicke, wie die Ti-Schicht. Danach wird ein thermischer Prozess bei der Temperatur von ca. 650 bis ungefähr 800°C über eine Minute unter Sauerstoffatmosphäre mittels eines schnellen thermischen Prozesses (RTP) durchgeführt, so dass die Ti-Schicht 13 oxidiert wird und Pt und Ti zwischen der Ti- und der ersten Pt-Schicht in austauschender Weise diffundieren, wodurch eine Titanoxidschicht 15, die Pt enthält, wie in 1B gezeigt, ausgebildet wird.
  • Bezugnehmend auf 1C wird eine zweite Pt-Schicht 16 als ein Material der unteren Elektrode auf der Titanoxidschicht 15, die Pt enthält, bis zu einer Dicke von 100 bis 300 nm (1000 bis 3000 Å) ausgebildet. Um die zweite Pt-Schicht 16 zu kristallisieren, wird ein thermischer Prozess bei der Temperatur von 850 bis 800°C über 30 Minuten unter einer Sauerstoffatmosphäre in einem Ofen durchgeführt. Zu dieser Zeit wird Ti davon abgehalten, in die zweite Pt-Schicht 16 zu diffundieren, da der thermische Prozess zu der zweiten Pt-Schicht 15 durchgeführt, wird, nachdem die Ti-Schicht 13 in das Titanoxid 15, das Pt enthält, umgewandelt worden ist.
  • Bezugnehmend auf 1D wird ein ferroelektrischer Dünnfilm 17, wie etwa ein SrBi2Ta209(SBT) auf der zweiten Pt-Schicht 16 ausgebildet. Eine dritte Pt-Schicht wird dann als ein Material der oberen Elektrode auf der ferroelektrischen Dünnschicht 17 bis zu einer Dicke von 100 bis 200 nm (1000 bis 2000 Å) ausgebildet und geätzt, um eine obere Elektrode 18 herzustellen. Bezugnehmend auf 1E werden die ferroelektrische Dünnschicht 17, die zweite Pt-Schicht 16 und die Titanoxidschicht 15, die Pt enthält, geätzt, um eine Titanoxidstruktur 15a, die Pt enthält, eine untere Elektrode 15a und eine ferroelektrische Dünnschichtstruktur 17a auszubilden, wodurch ein Kondensator 100 hergestellt wird. Als nächstes wird, um Beschädigungen aufgrund des Ätzpro zesses wieder herzustellen, ein thermischer Prozess bei der Temperatur von 800°C über eine Stunde unter einer Sauerstoffatmosphäre mittels eines Ofens durchgeführt.
  • Bezugnehmend auf 1F wird eine erste Diffusionsstoppschicht bzw. Diffusionsbarriereschicht 19 auf der Oberfläche der Struktur nach 1E ausgebildet, um Bi davon abzuhalten, sich aus der ferroelektrischen Dünnschichtstruktur 16a zu verflüchtigen. Als nächstes wird eine zweite Zwischenisolationsschicht 20 auf der ersten Diffusionsbarriereschicht 19 ausgebildet. Hier wird die erste Diffusionsbarriereschicht 19 bis zu einer Dicke von 100 bis 200 nm (1000 bis 2000 Å) unter Verwendung einer Titanoxidschicht ausgebildet. Die zweite isolierende Zwischenschicht 20 wird aus einer Siliziumoxidschicht ausgebildet.
  • Bezugnehmend auf 1G werden die zweite Zwischenisolationsschicht 20, die erste Diffusionsbarriereschicht 19 und die erste Zwischenisolationsschicht 12 geätzt, um ein erstes Kontaktloch C1 auszubilden, das einen Abschnitt des Substrats 11 freilegt und die zweite Zwischenisolationsschicht 20 und die erste Diffusionsbarriereschicht 19 werden geätzt, um ein zweites Kontaktloch C2 auszubilden, das die obere Elektrode 18 freilegt.
  • Bezugnehmend auf 1H wird eine zweite Diffusionsbarriereschicht 21 auf der Oberfläche des ersten und des zweiten Kontaktloches C1 und C2 und auf der zweiten Zwischenisolationsschicht 20 ausgebildet. Bevorzugt wird die zweite Diffusionsbarriereschicht 21 aus einer Stapelschicht, aus einer Titanschicht und aus einer Titannitridschicht ausgebildet. Hier ist die Dicke der Titanschicht gleich 20 nm (200 Å) und die Dicke der Titannitridschicht beträgt 50 nm (500 Å). Um als nächstes die Eigenschaften der zweiten Diffusionsbarriereschicht 21 zu verbessern, wird ein thermischer Prozess bei der Temperatur von ca. 450°C für 30 Minuten unter einer Stickstoffatmosphäre durchgeführt. Eine Metallschicht 22 zum Verdrahten wird dann auf der zweiten Barrierediffusionsschicht 21 ausgebildet. Die Metallschicht 22 wird aus einer Wolframschicht, einer Aluminiumschicht oder einer Kupferschicht ausgebildet. Danach werden die Metallschicht 22 und die zweite Diffusionsbarriereschicht 21 geätzt, um eine Zwi schenverbindungsleitung 200 auszubilden, die das Substrat 11 mit der oberen Elektrode 18 des Kondensators 100 verbindet.
  • Gemäß der ersten Ausführungsform wird, wie oben beschrieben, die Ti-Schicht 13 als die Haftschicht in die Titanoxidschicht, die Pt 15 enthält, umgewandelt, so dass Ti davor bewahrt wird, in die zweite Pt-Schicht 16 zu diffundieren und darin zu oxidieren, wenn der thermische Prozess unter der Sauerstoffatmosphäre nachfolgend durchgeführt wird, wodurch die Haftung und die Oberflächenrauhigkeit der unteren Elektrode 16a verbessert werden.
  • Die Erfindung betrifft ein Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung, die die Haftung zwischen einer Zwischenisolationsschicht und einer unteren Elektrode sowie die Oberflächenrauhigkeit der unteren Elektrode verbessern kann.

Claims (7)

  1. Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung, das die folgenden Schritte umfasst: aufeinanderfolgend werden eine Titanschicht (13) und eine erste Platinschicht (14) auf einem Halbleitersubstrat (11) ausgebildet, auf dem eine erste Zwischenisolationsschicht (12) ausgebildet ist; das Substrat wird unter einer Sauerstoff enthaltenden Atmosphäre thermisch behandelt, sodass die Titanschicht (13) und die erste Platinschicht (14) in eine Titanoxidschicht (15), die Platin enthält, umgewandelt wird; anschließend werden eine zweite Platinschicht (16) für eine untere Elektrode (16a), eine ferroelektrische Dünnschicht (17) und eine dritte Platinschicht (18) für eine obere Elektrode (18a) auf der Titanoxidschicht (15), die Platin enthält, ausgebildet; die dritte Platinschicht (18) wird geätzt, um die obere Elektrode (18a) auszubilden; und die ferroelektrische Dünnschicht (17), die zweite Platinschicht (16) und die Titanoxidschicht (15), die Platin enthält, werden geätzt, um einen Kondensator (100) auszubilden.
  2. Verfahren nach Anspruch 1, wobei die Gesamtdicke der Titanschicht (13) und der ersten Platinschicht (14) 10 nm bis 30 nm beträgt.
  3. Verfahren nach Anspruch 2, wobei die erste Platinschicht (14) ein Viertel der Dicke der Titanschicht (13) bis zu einer Dicke der Titanschicht (13) aufweist.
  4. Verfahren nach Anspruch 1, wobei die thermische Behandlung bei der Temperatur von 650 bis 800°C über eine Minute mittels eines schnellen thermischen Prozesses durchgeführt wird.
  5. Verfahren nach Anspruch 1, das ferner die folgenden Schritte umfasst: eine erste Diffusionsbarriereschicht (19) wird auf dem gesamten Substrat ausgebildet; eine zweite Zwischenisolationsschicht (20) wird auf der ersten Diffusionsbarriereschicht (19) ausgebildet; die zweite Zwischenisolationsschicht (20), die erste Diffusionsbarriereschicht (19) und die erste Zwischenisolationsschicht (12) werden geätzt, um ein erstes Kontaktloch (C1) auszubilden, das einen Abschnitt des Substrats (11) freigibt, und die zweite Zwischenisolationsschicht (20) und die erste Diffusionsbarriereschicht (19) werden geätzt, um ein zweites Kontaktloch (C2) zu bilden, das die obere Elektrode (18a) freilegt; eine zweite Diffusionsbarriereschicht (21) und eine Metallschicht (22), um die Oberflächen der ersten (C1) und zweiten (C2) Kontaktlöcher zu verdrahten, und auf der zweiten Zwischenisolationsschicht (20) werden aufeinanderfolgend ausgebildet; und die Metallschicht (22) und die zweite Diffusionsbarriereschicht (21) werden geätzt, um eine Zwischenverbindungsleitung (200) auszubilden, die das Substrat (11) mit der oberen Elektrode (18a) des Kondensators (100) verbindet und/oder daran anschließt.
  6. Verfahren nach Anspruch 5, wobei die erste Diffusionsbarriereschicht (19) aus einer Titanoxidschicht ausgebildet wird.
  7. Verfahren nach Anspruch 5, wobei die zweite Diffusionsbarriereschicht (21) aus einer gestapelten Schicht einer Titanschicht und einer Titannitridschicht ausgebildet wird.
DE19946999A 1998-10-01 1999-09-30 Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen Expired - Fee Related DE19946999B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19964494A DE19964494B4 (de) 1998-10-01 1999-09-30 Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980041365A KR100293720B1 (ko) 1998-10-01 1998-10-01 반도체 소자의 캐패시터 형성 방법
KR98-41365 1998-10-01

Publications (2)

Publication Number Publication Date
DE19946999A1 DE19946999A1 (de) 2000-04-06
DE19946999B4 true DE19946999B4 (de) 2007-02-01

Family

ID=19552942

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19964494A Expired - Fee Related DE19964494B4 (de) 1998-10-01 1999-09-30 Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen
DE19946999A Expired - Fee Related DE19946999B4 (de) 1998-10-01 1999-09-30 Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19964494A Expired - Fee Related DE19964494B4 (de) 1998-10-01 1999-09-30 Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen

Country Status (6)

Country Link
US (1) US6379977B1 (de)
JP (1) JP4016545B2 (de)
KR (1) KR100293720B1 (de)
DE (2) DE19964494B4 (de)
GB (1) GB2342227B (de)
TW (1) TW425671B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10001118A1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle
KR100604662B1 (ko) * 2000-06-30 2006-07-25 주식회사 하이닉스반도체 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
KR100432787B1 (ko) * 2002-06-29 2004-05-24 주식회사 하이닉스반도체 강유전체 소자의 제조 방법
JP2006041182A (ja) * 2004-07-27 2006-02-09 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US7304339B2 (en) * 2005-09-22 2007-12-04 Agile Rf, Inc. Passivation structure for ferroelectric thin-film devices
US7534693B2 (en) * 2006-01-04 2009-05-19 Freescale Semiconductor, Inc. Thin-film capacitor with a field modification layer and methods for forming the same
US20070202704A1 (en) * 2006-02-28 2007-08-30 Hynix Semiconductor Inc. Method for etching platinum and method for fabricating capacitor using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453347A (en) * 1992-11-02 1995-09-26 Radiant Technologies Method for constructing ferroelectric capacitors on integrated circuit substrates
US5723171A (en) * 1992-10-23 1998-03-03 Symetrix Corporation Integrated circuit electrode structure and process for fabricating same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319372A (ja) 1989-06-16 1991-01-28 Seiko Epson Corp 半導体装置
NL9000602A (nl) 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
US5431958A (en) 1992-03-09 1995-07-11 Sharp Kabushiki Kaisha Metalorganic chemical vapor deposition of ferroelectric thin films
US5850089A (en) 1992-03-13 1998-12-15 American Research Corporation Of Virginia Modulated-structure of PZT/PT ferroelectric thin films for non-volatile random access memories
DE4208811A1 (de) 1992-03-19 1993-09-23 Merck Patent Gmbh Aufdampfmaterial zur herstellung hochbrechender optischer schichten
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0793969A (ja) * 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
JP3407409B2 (ja) * 1994-07-27 2003-05-19 富士通株式会社 高誘電率薄膜の製造方法
US5589284A (en) 1994-08-01 1996-12-31 Texas Instruments Incorporated Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5554564A (en) 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
CN1075243C (zh) 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US5708302A (en) 1995-04-26 1998-01-13 Symetrix Corporation Bottom electrode structure for dielectric capacitors
JP3113173B2 (ja) * 1995-06-05 2000-11-27 シャープ株式会社 不揮発性ランダムアクセスメモリ及びその製造方法
CN1199506A (zh) 1995-06-07 1998-11-18 松下电子工业株式会社 包含基材和线路层、且在基材和线路层之间带有缓冲层的集成电路
JPH08340084A (ja) 1995-06-09 1996-12-24 Sharp Corp 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
US5593914A (en) 1996-03-19 1997-01-14 Radiant Technologies, Inc. Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
US5742076A (en) 1996-06-05 1998-04-21 North Carolina State University Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance
JPH1012844A (ja) 1996-06-27 1998-01-16 Hitachi Ltd 半導体メモリー装置及びその製造方法
US5683614A (en) 1996-08-16 1997-11-04 Sandia Corporation Sol-gel type synthesis of Bi2 (Sr,Ta2)O9 using an acetate based system
KR100238218B1 (ko) * 1996-11-29 2000-02-01 윤종용 반도체장치의 커패시터 제조방법
US5912044A (en) * 1997-01-10 1999-06-15 International Business Machines Corporation Method for forming thin film capacitors
US5750419A (en) * 1997-02-24 1998-05-12 Motorola, Inc. Process for forming a semiconductor device having a ferroelectric capacitor
JP3215345B2 (ja) * 1997-03-19 2001-10-02 富士通株式会社 半導体装置の製造方法
US6004857A (en) * 1998-09-17 1999-12-21 Taiwan Semiconductor Manufacturing Company Method to increase DRAM capacitor via rough surface storage node plate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723171A (en) * 1992-10-23 1998-03-03 Symetrix Corporation Integrated circuit electrode structure and process for fabricating same
US5453347A (en) * 1992-11-02 1995-09-26 Radiant Technologies Method for constructing ferroelectric capacitors on integrated circuit substrates

Also Published As

Publication number Publication date
GB9923058D0 (en) 1999-12-01
US6379977B1 (en) 2002-04-30
JP4016545B2 (ja) 2007-12-05
GB2342227B (en) 2004-01-07
DE19964494B4 (de) 2008-12-04
GB2342227A (en) 2000-04-05
DE19946999A1 (de) 2000-04-06
JP2000114470A (ja) 2000-04-21
KR20000024713A (ko) 2000-05-06
KR100293720B1 (ko) 2001-07-12
TW425671B (en) 2001-03-11

Similar Documents

Publication Publication Date Title
DE69525827T2 (de) Kondensator für integrierte Schaltung und Verfahren zu seiner Herstellung
DE69028664T2 (de) Elektroden für Oxidkeramik enthaltende elektrische Anordnungen
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE69714659T2 (de) Halbleiterspeicherbauteil mit Kondensator
DE19926711B4 (de) Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements
DE19603288B4 (de) Halbleitervorrichtung
DE19928280B4 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
DE10227346B4 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
WO2000001010A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE10161285A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
WO2000039842A1 (de) Kondensatorelektrodenanordnung
DE19946999B4 (de) Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen
DE19841402B4 (de) Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes
DE10228528A1 (de) Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren
DE10120302B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauteils
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
EP1182698A2 (de) Barriereschicht für einen Speicherkondensator
DE19959711A1 (de) Verfahren zur Herstellung einer strukturierten Metallschicht
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
EP0905786B1 (de) Kondensator mit einer Barriereschicht aus einem Übergangsmetall Phosphid, -Arsenid oder -Sulfid
JPH04287968A (ja) 集積回路装置およびその製造方法
DE19929307C1 (de) Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 218239

8172 Supplementary division/partition in:

Ref document number: 19964494

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 19964494

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140401