KR100432787B1 - 강유전체 소자의 제조 방법 - Google Patents
강유전체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100432787B1 KR100432787B1 KR10-2002-0037322A KR20020037322A KR100432787B1 KR 100432787 B1 KR100432787 B1 KR 100432787B1 KR 20020037322 A KR20020037322 A KR 20020037322A KR 100432787 B1 KR100432787 B1 KR 100432787B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal layer
- ferroelectric
- manufacturing
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 81
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 239000010970 precious metal Substances 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 86
- 238000000034 method Methods 0.000 claims description 32
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 5
- 229910019897 RuOx Inorganic materials 0.000 claims description 4
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000003980 solgel method Methods 0.000 claims description 2
- 238000000231 atomic layer deposition Methods 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에 따른 강유전체 소자의 제조 방법에 관한 것으로, 소정의 구조가 형성된 반도체 기판 상부에 제 1 귀금속층, 강유전체막 및 제 2 귀금속층을 순차적으로 형성하는 단계와, 전체 구조 상부에 산화막을 형성한 후 상기 산화막의 소정 영역을 식각하여 상기 제 2 귀금속층을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 제 1 금속층으로 매립시킨 후 상기 산화막, 제 2 귀금속층, 강유전체막 및 제 1 귀금속층을 패터닝하여 캐패시터를 형성하는 단계와, 전체 구조 상부에 층간 절연막을 형성한 후 평탄화하는 단계와, 전체 구조 상부에 확산 방지막 및 제 2 금속층을 형성한 후 패터닝하여 금속 배선을 형성하는 단계를 포함하여 이루어져, 상부 전극과 금속 배선을 연결하는 콘택홀을 크기에 제한없이 형성할 수 있어 고집적화를 가능하게 하고, 캐패시터의 열화를 방지할 수 있는 강유전체 소자의 제조 방법이 제시된다.
Description
본 발명은 강유전체 소자의 제조 방법에 관한 것으로, 특히 상부 전극과 금속 배선을 연결하는 콘택홀을 먼저 형성하고 이를 매립하여 플러그를 형성한 후 캐패시터를 패터닝함으로써 상부 전극과 금속 배선을 연결하는 콘택홀을 크기에 제한없이 형성할 수 있어 고집적화를 가능하게 하고, 캐패시터의 열화를 방지할 수 있는 강유전체 소자의 제조 방법에 관한 것이다.
강유전체 소자, 특히 FeRAM 소자는 상부 전극에 일정한 전압을 가하지 않고 해당 셀을 읽기/쓰기 할 때만 전압을 인가하기 때문에 각 셀의 상부 전극과 금속 배선을 연결해야 한다. 이러한 상부 전극과 금속 배선을 연결하는 종래의 강유전체 소자의 제조 방법을 도 1(a) 및 도 1(b)를 이용하여 설명하면 다음과 같다.
도 1(a)를 참조하면, 워드라인, 접합 영역 및 비트라인등 소정의 구조가 형성된 반도체 기판(11) 상부에 제 1 층간 절연막(12)을 형성하고, 제 1 층간 절연막(12)의 소정 영역을 식각하여 반도체 기판(11)의 소정 영역을 노출시키는 제 1 콘택홀을 형성한다. 도전층(13) 및 제 1 확산 방지막(14)으로 콘택홀 내부를 매립시켜 콘택 플러그를 형성한다. 전체 구조 상부에 제 1 귀금속층(15), 강유전체막(16) 및 제 2 귀금속층(17)을 순차적으로 형성한 후 패터닝하여 하부 전극, 강유전체막, 상부 전극이 적층된 캐패시터를 형성한다. 이후 제 2 층간절연막(18)을 형성한다. 그런데, 강유전체 소자에 사용되는 제 1 및 제 2 귀금속층(15 및 17)과 강유전체막(16)은 식각 공정에서 경사가 발생하는 것이 일반적이며, 이로 인해 셀간의 간격을 확보하기 위해서는 상부 전극의 크기는 더욱 작아지게 된다.
도 1(b)를 참조하면, 제 2 층간 절연막(18)의 소정 영역을 식각하여 상부 전극을 노출시키는 제 2 콘택홀을 형성한다. 이때, 제 2 콘택홀을 형성하기 위한 식각 공정에서 캐패시터의 열화를 극복하기 위해서는 고온의 열처리 공정을 필요로 하게 되며, 이로 인해 제 1 확산 방지막(14)의 산화 특성을 개선해야 한다. 제 2 콘택홀을 포함한 전체 구조 상부에 제 2 확산 방지막(19) 및 금속층(20)을 형성한 후 패터닝하여 금속 배선을 형성한다. 그런데, 강유전체 소자에서 사용하는 귀금속 상부 전극은 금속층(20)으로 사용되는 알루미늄과 비교적 저온에서 반응하기 때문에 제 2 확산 방지막(19)은 일정 두께 이상으로 형성하여야 하며, 일반적으로 제 2 확산 방지막(19)은 TiN막을 사용하기 때문에 TiN막의 매립 및 배선 물질의 매립 문제로 인해 캐패시터 콘택의 크기가 제한된다. 이로 인해 상부 전극 콘택을 필요로 하는 강유전체 소자는 고집적화가 어렵다.
상기한 바와 같이 강유전체 소자는 귀금속층과 강유전체막이 캐패시터를 형성하기 위한 식각 공정에서 경사가 발생되기 때문에 셀간의 간격을 확보하기 위해서 상부 전극의 크기는 더욱 작아지게 된다. 이로 인해 상부 전극을 노출시키는 제 2 콘택홀의 크기도 작아지게 되고, 상부 전극과 금속 배선의 반응을 방지하기 위한제 2 확산 방지막의 두께 때문에 제 2 콘택홀이 매립되기 어렵게 된다. 이러한 이유들 때문에 강유전체 소자의 고집적화는 상당한 어려움이 있다.
본 발명의 목적은 상부 전극과 금속 배선을 연결하기 위한 콘택홀의 매립이 용이하여 고집적화가 가능한 강유전체 소자의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 열처리 공정을 줄여 확산 방지막의 산화를 방지할 수 있고, 상부 전극과 금속 배선을 연결하기 위한 콘택홀의 식각 공정에 의한 열화를 방지할 수 있는 강유전체 소자의 제조 방법을 제공하는데 있다.
도 1(a) 내지 도 1(c)는 종래의 강유전체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(c)는 본 발명에 따른 강유전체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 제 1 층간 절연막
13 및 23 : 도전층 14 및 24 : 제 1 확산 방지막
15 및 25 : 제 1 귀금속층 16 및 26 : 강유전체막
17 및 27 : 제 2 귀금속층 18 및 30 : 제 2 층간 절연막
19 및 31 : 제 2 확산 방지막 20 : 금속층
28 : 산화막 29 : 제 1 금속층
32 : 제 2 금속층
본 발명에 따른 강유전체 소자의 제조 방법은 소정의 구조가 형성된 반도체 기판 상부에 제 1 귀금속층, 강유전체막 및 제 2 귀금속층을 순차적으로 형성하는 단계와, 전체 구조 상부에 산화막을 형성한 후 상기 산화막의 소정 영역을 식각하여 상기 제 2 귀금속층을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀을 제 1 금속층으로 매립시킨 후 상기 산화막, 제 2 귀금속층, 강유전체막 및 제 1 귀금속층을 패터닝하여 캐패시터를 형성하는 단계와, 전체 구조 상부에 층간 절연막을 형성한 후 평탄화하는 단계와, 전체 구조 상부에 확산 방지막 및 제 2 금속층을 형성한 후 패터닝하여 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 2(a) 내지 도 2(c)는 본 발명에 따른 강유전체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 워드라인, 접합 영역 및 비트라인 등 소정의 구조가 형성된 반도체 기판(21) 상부에 제 1 층간 절연막(22)을 형성한다. 제 1 층간 절연막(22)의 소정 영역을 식각하여 반도체 기판(21)의 소정 영역을 노출시키는 제 1 콘택홀을 형성한다. 도전층(23) 및 제 1 확산 방지막(24)으로 제 1 콘택홀 내부를 매립시켜 제 1 콘택 플러그를 형성한다. 전체 구조 상부에 제 1 귀금속층(25), 강유전체막(26) 및 제 2 귀금속층(27)을 순차적으로 형성한 후 그 상부에 산화막(28)을 형성한다. 제 1 귀금속층(25)은 Pt막, Ir막, Ru막 또는 이들 두가지 이상의 혼합 박막으로 형성하거나, Pt막, Ir막, Ru막 중 두가지 이상을 적층하되, 적층 사이에 TiN막, IrOx막 또는 RuOx막을 확산 방지막으로 사용하여 형성한다. 한편, 제 1 귀금속층(25)은 스퍼터링 방법, CVD 방법, ALD 방법, PEALD 방법을 사용하여 100∼10000Å의 두께로 형성한다. 강유전체막(26)은 PZT막, BLT막, BTO막,SBT막, SBTN막, PLZT막 또는 PTO막으로 형성하거나, 이들을 적층하여 형성하며, MOD 방법, SOL-GEL법, 스퍼터링법, CVD법, ALD법, PEALD법을 이용하여 50∼5000Å의 두께로 형성한다. 제 2 귀금속층(27)은 Pt막, Ir막, Ru막 또는 이들 두가지 이상의 혼합 박막으로 형성하거나, Pt막, Ir막, Ru막 중 두가지 이상을 적층하되, 적층 사이에 TiN막, IrOx막 또는 RuOx막을 확산 방지막으로 사용하여 형성한다. 한편, 제 2 귀금속층(27)은 스퍼터링 방법, CVD 방법, ALD 방법, PEALD 방법을 이용하여 50∼10000Å의 두께로 형성한다. 또한, 산화막(28)은 100∼10000Å의 두께로 형성한다.
도 2(b)를 참조하면, 산화막(28)의 소정 영역을 식각하여 제 2 귀금속층(27)의 소정 영역을 노출시키는 제 2 콘택홀을 형성한다. 그리고, 제 1 금속층(29)으로 제 2 콘택홀을 매립시켜 제 2 콘택 플러그를 형성한다. 제 1 금속층(29)은 제 2 귀금속층(27)을 시드층으로 전기도금법, 예를들어 ECD법으로 형성한다. 이에 따라 제 1 금속층(29)은 제 2 귀금속층(27)과 같은 Pt막, Ir막, Ru막 또는 이들의 혼합 재료를 사용한다. 또한, 제 1 금속층(29)은 스퍼터링법, CVD법, ALD법, PEALD법으로 형성한 후 CMP 또는 에치백함으로써 제 2 콘택 플러그가 형성되도록 한다.
도 2(c)를 참조하면, 셀 단위의 마스크 및 식각 공정으로 산화막(28), 제 2 귀금속층(27), 강유전체막(26) 및 제 1 귀금속층(25)을 패터닝하여 캐패시터를 형성한다. 전체 구조 상부에 제 2 층간 절연막(30)을 형성한 후 평탄화한다. 그리고, 전체 구조 상부에 제 2 확산 방지막(31) 및 제 2 금속층(32)을 형성한 후 패터닝하여 금속 배선을 형성한다.
상술한 바와 같이 본 발명에 의하면 상부 전극과 금속 배선을 연결하는 콘택홀을 먼저 형성하고 이를 매립하여 플러그를 형성한 후 캐패시터를 패터닝함으로써 상부 전극과 금속 배선을 연결하는 콘택홀을 크기에 제한없이 형성할 수 있어 고집적화를 가능하게 하고, 캐패시터의 열화를 방지할 수 있으며, 열처리 공정이 줄어들어 확산 방지막을 용이하게 형성할 수 있어 공정의 용이성 및 소자의 신뢰성을 향상시킬 수 있다.
Claims (12)
- 소정의 구조가 형성된 반도체 기판 상부에 제 1 귀금속층, 강유전체막 및 제 2 귀금속층을 순차적으로 형성하는 단계;전체 구조 상부에 산화막을 형성한 후 상기 산화막의 소정 영역을 식각하여 상기 제 2 귀금속층을 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀을 제 1 금속층으로 매립시킨 후 상기 산화막, 제 2 귀금속층, 강유전체막 및 제 1 귀금속층을 패터닝하여 캐패시터를 형성하는 단계;전체 구조 상부에 층간 절연막을 형성한 후 평탄화하는 단계; 및전체 구조 상부에 확산 방지막 및 제 2 금속층을 형성한 후 패터닝하여 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 강유전체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 귀금속층은 Pt막, Ir막, Ru막 또는 이들의 혼합 박막으로 형성하는 것을 특징으로 하는 강유전체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 귀금속층은 Pt막, Ir막, Ru막 중 두가지 이상을 적층하되, 적층 사이에 TiN막, IrOx막 또는 RuOx막을 확산 방지막으로 사용하여형성하는 것을 특징으로 하는 강유전체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 귀금속층은 스퍼터링 방법, CVD 방법, ALD 방법 또는 PEALD 방법을 이용하여 형성하는 것을 특징으로 하는 강유전체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 강유전체막은 PZT막, BLT막, BTO막, SBT막, SBTN막, PLZT막 또는 PTO막으로 형성하거나, 이들을 적층하여 형성하는 것을 특징으로 하는 강유전체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 강유전체막은 MOD 방법, SOL-GEL법, 스퍼터링법, CVD법, ALD법 또는 PEALD법을 이용하여 형성하는 것을 특징으로 하는 강유전체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 2 귀금속층은 Pt막, Ir막, Ru막 또는 이들의 혼합 박막으로 형성하는 것을 특징으로 하는 강유전체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 2 귀금속층은 Pt막, Ir막, Ru막 중 두가지 이상을 적층하되, 적층 사이에 TiN막, IrOx막 또는 RuOx막을 확산 방지막으로 사용하여 형성하는 것을 특징으로 하는 강유전체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 2 귀금속층은 스퍼터링 방법, CVD 방법, ALD 방법 또는 PEALD 방법을 이용하여 형성하는 것을 특징으로 하는 강유전체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 금속층은 상기 제 2 귀금속층을 시드층으로 ECD법을 이용하여 형성하는 것을 특징으로 하는 강유전체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 금속층은 Pt막, Ir막, Ru막 또는 이들의 혼합 박막으로 형성하는 것을 특징으로 하는 강유전체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 금속층은 스퍼터링법, CVD법, ALD법 또는PEALD법으로 형성한 후 CMP 또는 에치백하여 형성하는 것을 특징으로 하는 강유전체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0037322A KR100432787B1 (ko) | 2002-06-29 | 2002-06-29 | 강유전체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0037322A KR100432787B1 (ko) | 2002-06-29 | 2002-06-29 | 강유전체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040001985A KR20040001985A (ko) | 2004-01-07 |
| KR100432787B1 true KR100432787B1 (ko) | 2004-05-24 |
Family
ID=37313715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0037322A KR100432787B1 (ko) | 2002-06-29 | 2002-06-29 | 강유전체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100432787B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980037162A (ko) * | 1996-11-20 | 1998-08-05 | 김광호 | 강유전체 커패시터 제조방법 |
| JP2000114470A (ja) * | 1998-10-01 | 2000-04-21 | Hyundai Electronics Ind Co Ltd | 強誘電体メモリ素子の製造方法 |
| KR20010016930A (ko) * | 1999-08-05 | 2001-03-05 | 김지영 | 복합 상부전극 구조를 갖는 강유전체 캐패시터 및 그의 제조방법 |
| US6395612B1 (en) * | 1997-10-31 | 2002-05-28 | Symetrix Corporation | Semiconductor device and method of manufacturing the same |
-
2002
- 2002-06-29 KR KR10-2002-0037322A patent/KR100432787B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980037162A (ko) * | 1996-11-20 | 1998-08-05 | 김광호 | 강유전체 커패시터 제조방법 |
| US6395612B1 (en) * | 1997-10-31 | 2002-05-28 | Symetrix Corporation | Semiconductor device and method of manufacturing the same |
| JP2000114470A (ja) * | 1998-10-01 | 2000-04-21 | Hyundai Electronics Ind Co Ltd | 強誘電体メモリ素子の製造方法 |
| KR20010016930A (ko) * | 1999-08-05 | 2001-03-05 | 김지영 | 복합 상부전극 구조를 갖는 강유전체 캐패시터 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040001985A (ko) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4874456B2 (ja) | 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法 | |
| KR100233332B1 (ko) | 비휘발성 반도체메모리소자의 제조방법 | |
| KR100449949B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조방법 | |
| US7465657B2 (en) | Method of manufacturing a semiconductor device having a capacitor | |
| US6713310B2 (en) | Ferroelectric memory device using via etch-stop layer and method for manufacturing the same | |
| US7221015B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6642564B2 (en) | Semiconductor memory and method for fabricating the same | |
| US20020024093A1 (en) | Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same | |
| US20060175642A1 (en) | Semiconductor device and method of manufacturing the same | |
| EP1387405A2 (en) | Semiconductor memory device and method for manufacturing the same | |
| EP1326277B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100442103B1 (ko) | 강유전성 메모리 장치 및 그 형성 방법 | |
| JP2005528788A (ja) | 信頼性が改善された強誘電体メモリ集積回路 | |
| KR20040075554A (ko) | 강유전체 기억 소자 및 그 제조 방법 | |
| US6534810B2 (en) | Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor | |
| JP2004193430A (ja) | 半導体装置及びその製造方法 | |
| KR100432787B1 (ko) | 강유전체 소자의 제조 방법 | |
| US20080230818A1 (en) | Non-volatile memory device | |
| KR100450684B1 (ko) | 비아식각저지막을 이용하는 강유전체 메모리 소자 및 그제조방법 | |
| JP3039425B2 (ja) | 容量素子及びその製造方法 | |
| KR100393965B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR100846384B1 (ko) | 반도체 장치의 제조방법 | |
| JP2004153293A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| KR20040060316A (ko) | 강유전체 메모리 소자의 형성방법 | |
| JP2004153292A (ja) | 容量素子、半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |