KR20040060316A - 강유전체 메모리 소자의 형성방법 - Google Patents

강유전체 메모리 소자의 형성방법 Download PDF

Info

Publication number
KR20040060316A
KR20040060316A KR1020020087086A KR20020087086A KR20040060316A KR 20040060316 A KR20040060316 A KR 20040060316A KR 1020020087086 A KR1020020087086 A KR 1020020087086A KR 20020087086 A KR20020087086 A KR 20020087086A KR 20040060316 A KR20040060316 A KR 20040060316A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
forming
insulating film
capacitor
upper electrode
Prior art date
Application number
KR1020020087086A
Other languages
English (en)
Inventor
이창구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020087086A priority Critical patent/KR20040060316A/ko
Publication of KR20040060316A publication Critical patent/KR20040060316A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 메모리 소자의 형성방법에 관한 것으로,
금속배선 콘택 공정시 캐패시터의 상부전극의 손상을 방지하기 위하여,
캐패시터를 포함한 전체표면상부에 일정두께의 제1층간절연막을 형성하고 그 상부를 평탄화시키는 제2층간절연막을 형성한 다음, 금속배선 콘택마스크를 이용한 사진식각공정으로 상기 제1층간절연막이 노출되도록 제2층간절연막을 식각하고 노출된 제1층간절연막을 식각하여 상기 상부전극을 노출시키는 금속배선 콘택홀을 형성함으로써 반도체소자의 특성 열화를 방지하고 그에 따른 소자의 특성 및 신뢰성을 향상시키고 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

강유전체 메모리 소자의 형성방법{A method for forming a ferro-electric random access memory}
본 발명은 강유전체 메모리 소자의 형성방법에 관한 것으로, 특히 에프램(FRAM)의 캐패시터 형성공정 후 상기 캐패시터의 상부전극에 금속배선을 콘택시키기 위하여 층간절연막을 형성하는 방법에 관한 것이다.
일반적으로, 디램(DRAM)이나 에프램(FRAM)의 캐패시터는 다결정실리콘, 확산방지막, 하부전극, 강유전체막 및 상부전극으로 형성된다.
이때, 상기 상부전극은 라인 형태로 패터닝되어 형성될 수 없으므로 각 셀의 상부전극에 각각 콘택을 형성하여야 한다.
도 1 은 종래기술에 따라 형성된 강유전체 메모리 소자를 도시한 단면도이다.
도 1 을 참조하면, 반도체기판(도시안됨) 상에 활성영역을 정의하는 소자분리막(도시안됨), 워드라인(도시안됨) 및 비트라인(도시안됨)이 형성된 하부절연층(13)을 형성한다.
상기 하부절연층(13)을 통하여 상기 반도체기판(11)의 활성영역을 노출시키는 저장전극 콘택홀(15)을 형성하고 이를 매립하는 저장전극 콘택플러그(17)를 형성한다.
상기 저장전극 콘택플러그(17)에 접속되는 확산방지막(21)을 형성하고 그 상부에 하부전극(23), 강유전체막(25) 및 상부전극(27)의 적층구조를 의 적층구조로 형성된 캐패시터를 형성한다.
전체표면상부를 평탄화시키는 층간절연막(29)을 형성한다.
금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 층간절연막(29)을 식각하여 상기 상부전극(27)을 노출시키는 금속배선 콘택홀(31)을 형성한다.
상기 층간절연막(29)의 식각공정은 과도식각이 수반되며 상기 과도식각공정시 상기 상부전극(27)이 식각되어 플라즈마에 의한 손상이 유발되고 상기 콘택홀(31)의 측벽에 상부전극(27) 물질이 남을 수 있다. 이는 콘택 저항을 증가시켜 후속 공정으로 형성된 소자의 특성을 열화시킨다.
상기 금속배선 콘택홀(31)의 표면에 확산방지막(33)을 형성하고 상기 콘택홀(31)을 매립하며 패터닝된 금속배선(33)을 형성한다.
전체표면상부에 IMD 층(37)을 형성하고 그 상부에 금속배선(도시안됨)을 형성한 다음, 그 상부에 보호막(39)을 형성한다.
여기서, 상기 금속배선은 다층 구조로 형성할 수 있다.
상기한 바와 같이 종래기술에 따른 강유전체 메모리 소자의 형성방법은, 상부전극에 콘택되는 금속배선의 형성공정시 과도식각에 의한 상부전극의 손상을 유발하거나 콘택홀의 측벽에 상부전극 물질이 남는 현상이 유발되어 소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여,
캐패시터의 형성공정후 층간절연막을 습식식각에 대한 식각선택비가 낮은 층과 높은 층의 적층구조로 형성하고 후속공정으로 상기 캐패시터를 노출시키는 금속배선 콘택 공정을 실시하여 상기 캐패시터의 손상을 최소화시킬 수 있는 강유전체 메모리 소자의 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 강유전체 메모리 소자의 형성방법을 도시한 단면도.
도 2a 내지 도 2e 는 본 발명의 실시예에 따른 강유전체 메모리 소자의 형성방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11,41 : 반도체기판 13,43 : 하부절연층
15,45 : 저장전극 콘택홀 17,47 : 저장전극 콘택플러그
21,33,51,65 : 확산방지막 23,53 : 하부전극
25,55 : 강유전체막 27,57 : 상부전극
29 : 층간절연막 31,63 : 금속배선 콘택홀
35,67,71 : 금속배선
37,69 : IMD 층 ( inter metal dielectric layer )
39,73 : 보호막 59 : 제1층간절연막
61 : 제2층간절연막
이상의 목적을 달성하기 위해 본 발명에 따른 강유전체 메모리 소자의 형성방법은,
강유전체 메모리 소자의 캐패시터를 형성하는 공정과,
전체표면상부에 제1층간절연막을 일정두께 형성하는 공정과,
상기 제1층간절연막 상부를 평탄화시키는 제2층간절연막을 형성하되, 상기 제1층간절연막보다 식각선택비가 높은 제2층간절연막으로 형성하는 공정과,
금속배선 콘택마스크를 이용한 사진식각공정으로 상기 제2층간절연막 및 제1층간절연막을 순차적으로 식각하되, 식각선택비 차이를 이용하여 실시하여 상기 캐패시터의 상부전극을 노출시키는 금속배선 콘택홀을 형성하는 공정과,
후속공정으로 상기 상부전극에 접속되는 금속배선을 형성하는 공정을 포함하는 것과,
상기 제1층간절연막은 실리콘질화막이나 실리콘산화질화막으로 형성하는 것과,
상기 제2층간절연막은 BPSG ( boro phospho silicate glass ), PSG ( phospho silicate glass ) 또는 BSG ( boro silicate glass ) 산화막으로 형성하는 것과,
상기 캐패시터의 측벽에 알루미나를 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2e 는 본 발명의 실시예에 따른 강유전체 메모리 소자의 형성방법을 도시한 단면도이다.
도 2a를 참조하면, 반도체기판(41) 상에 활성영역을 정의하는 소자분리막(도시안됨), 워드라인(도시안됨) 및 비트라인(도시안됨)이 형성된 하부절연층(43)을 형성한다.
상기 하부절연층(43)을 통하여 상기 반도체기판(41)을 노출시키는 저장전극 콘택홀(45)을 형성하고 이를 매립하는 저장전극 콘택플러그(47)를 형성한다.
상기 저장전극 콘택플러그(47)에 접속되는 확산방지막(51), 저장전극인 하부전극(53), 강유전체막(55) 및 상부전극(57)의 적층구조를 형성한다.
이때, 상기 하부전극(53) 및 상부전극(57)은 Pt, Ir, IrOx, Ru, Re, Rh 및 이들의 조합으로 형성되는 복합구조 중에서 한가지로 형성한다. 상기 강유전체막은 SBT ( SrBi2Ta2O9 ), BLT ( (Bi,La)4Ti3O12 ), PZT ((Pb,Zr)TiO3 ) 로 형성하거나, 페로브스카이트 ( perovskite ) 또는 층을 갖는 페로브스카이트 ( layered perovskite ) 구조의 박막으로 형성한다.
그 다음, 상기 적층구조를 캐패시터 마스크(도시안됨)를 이용한 사진식각공정으로 패터닝하여 캐패시터를 형성한다.
도 2b 및 도 2c 를 참조하면, 상기 캐패시터의 측벽에 알루미나(도시안됨)를 형성하고 전체표면상부에 일정두께의 제1층간절연막(59)을 형성한다. 이때,상기 제1층간절연막(59)은 실리콘질화막이나 실리콘산화질화막으로 형성한다.
전체표면상부를 평탄화시키는 제2층간절연막(61)을 형성하되, BPSG, PSG 또는 BSG 절연막으로 형성한다.
여기서, 상기 제1층간절연막(59)은 상기 제2층간절연막(61)의 습식 식각공정시 잘 식각되지 않도록 상기 제2층간절연막보다 습식 식각에 대한 식각선택비가 낮은 물질로 형성한 것이다.
도 2d를 참조하면, 금속배선 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 제2층간절연막(61)을 습식식각한다. 이때, 상기 제2층간절연막(61)의 식각공정은 상기 제1층간절연막(59)과의 식각선택비 차이를 이용하여 실시한다.
상기 제2층간절연막(61)의 식각공정시 노출된 제1층간절연막(59)을 식각하여 상기 상부전극(57)을 노출시키는 금속배선 콘택홀(63)을 형성한다.
도 2e를 참조하면, 상기 금속배선 콘택홀(63)을 포함한 전체표면상부에 확산방지막(65)을 형성하고 상기 콘택홀(63)을 매립하는 금속배선 물질층을 형성한 다음, 금속배선 마스크(도시안됨)를 이용한 사진식각공정으로 패터닝하여 금속배선(67)을 형성한다.
전체표면상부에 IMD 층을 형성하고 그 상부에 금속배선(71)을 형성한 다음, 그 상부에 보호막(73)을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 강유전체 메모리 소자의 형성방법은, 강유전체의 캐패시터를 형성하고 전체표면상부에 일정두께로 증착되는 제1층간절연막과 그 상부를 평탄화시키는 제2층간절연막을 형성한 다음, 금속배선 콘택 공정으로 상기 캐패시터의 상부전극에 접속되는 금속배선을 패터닝하되, 상기 상부전극의 손상을 방지하고 그에 따른 소자의 특성 열화를 방지할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (4)

  1. 강유전체 메모리 소자의 캐패시터를 형성하는 공정과,
    전체표면상부에 제1층간절연막을 일정두께 형성하는 공정과,
    상기 제1층간절연막 상부를 평탄화시키는 제2층간절연막을 형성하되, 상기 제1층간절연막보다 식각선택비가 높은 제2층간절연막으로 형성하는 공정과,
    금속배선 콘택마스크를 이용한 사진식각공정으로 상기 제2층간절연막 및 제1층간절연막을 순차적으로 식각하되, 식각선택비 차이를 이용하여 실시하여 상기 캐패시터의 상부전극을 노출시키는 금속배선 콘택홀을 형성하는 공정과,
    후속공정으로 상기 상부전극에 접속되는 금속배선을 형성하는 공정을 포함하는 강유전체 메모리 소자의 형성방법.
  2. 제 1 항에 있어서,
    상기 제1층간절연막은 실리콘질화막이나 실리콘산화질화막으로 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 형성방법.
  3. 제 1 항에 있어서,
    상기 제2층간절연막은 BPSG, PSG 또는 BSG 산화막으로 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 형성방법.
  4. 제 1 항에 있어서,
    상기 캐패시터의 측벽에 알루미나를 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 형성방법.
KR1020020087086A 2002-12-30 2002-12-30 강유전체 메모리 소자의 형성방법 KR20040060316A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087086A KR20040060316A (ko) 2002-12-30 2002-12-30 강유전체 메모리 소자의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087086A KR20040060316A (ko) 2002-12-30 2002-12-30 강유전체 메모리 소자의 형성방법

Publications (1)

Publication Number Publication Date
KR20040060316A true KR20040060316A (ko) 2004-07-06

Family

ID=37352234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087086A KR20040060316A (ko) 2002-12-30 2002-12-30 강유전체 메모리 소자의 형성방법

Country Status (1)

Country Link
KR (1) KR20040060316A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724249B1 (ko) * 2005-09-15 2007-05-31 매그나칩 반도체 유한회사 반도체 소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724249B1 (ko) * 2005-09-15 2007-05-31 매그나칩 반도체 유한회사 반도체 소자 제조 방법

Similar Documents

Publication Publication Date Title
US6713310B2 (en) Ferroelectric memory device using via etch-stop layer and method for manufacturing the same
JP4572020B2 (ja) Ｃｍｐ阻止膜を使用する集積回路素子のキャパシタ製造方法
KR100219507B1 (ko) 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법
JP2914359B2 (ja) 半導体素子のキャパシタ形成方法
JP2004349474A (ja) 半導体装置とその製造方法
JP2004071700A (ja) 半導体記憶装置及びその製造方法
KR100442103B1 (ko) 강유전성 메모리 장치 및 그 형성 방법
JP4766924B2 (ja) 半導体記憶装置及びその製造方法
JPH09232542A (ja) 半導体装置およびその製造方法
US6534810B2 (en) Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor
KR100624696B1 (ko) 반도체 장치의 캐패시터 제조방법
KR20040060316A (ko) 강유전체 메모리 소자의 형성방법
JP4001707B2 (ja) 半導体装置の製造方法
KR100744038B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100612941B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100400327B1 (ko) 반도체소자의 캐패시터 형성방법
KR100393965B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100866709B1 (ko) 반도체소자의 캐패시터 형성방법
KR100432787B1 (ko) 강유전체 소자의 제조 방법
JP2002190581A (ja) 半導体装置及びその製造方法
KR100847040B1 (ko) 반도체 장치와 그 제조 방법
KR100968428B1 (ko) 강유전체 캐패시터의 면적감소를 방지한 캐패시터 제조방법
KR20040001948A (ko) 반도체 장치의 캐패시터 제조방법
KR20040008708A (ko) 반도체 장치의 제조방법
KR20050041185A (ko) 하부전극이 절연막에 의해 분리된 구조를 갖는강유전체메모리소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid