DE19964494B4 - Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen - Google Patents
Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen Download PDFInfo
- Publication number
- DE19964494B4 DE19964494B4 DE19964494A DE19964494A DE19964494B4 DE 19964494 B4 DE19964494 B4 DE 19964494B4 DE 19964494 A DE19964494 A DE 19964494A DE 19964494 A DE19964494 A DE 19964494A DE 19964494 B4 DE19964494 B4 DE 19964494B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- platinum
- titanium
- thin film
- ferroelectric thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims abstract description 128
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 69
- 239000010936 titanium Substances 0.000 claims abstract description 33
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000012298 atmosphere Substances 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- UUWCBFKLGFQDME-UHFFFAOYSA-N platinum titanium Chemical compound [Ti].[Pt] UUWCBFKLGFQDME-UHFFFAOYSA-N 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 230000003746 surface roughness Effects 0.000 abstract description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 abstract description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 abstract description 4
- 239000010408 film Substances 0.000 abstract description 2
- 238000011065 in-situ storage Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 241000282461 Canis lupus Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung, die die Haftung zwischen einer Zwischenisolationsschicht und einer unteren Elektrode sowie die Oberflächenrauigkeit der unteren Elektrode verbessern kann. Gemäß der vorliegenden Erfindung werden eine Titanschicht und eine erste Platinschicht aufeinanderfolgend auf einem Halbleitersubstrat ausgebildet, auf dem eine erste Zwischenisolationsschicht ausgebildet ist. Das Substrat wird dann thermisch unter Sauerstoffatmosphäre behandelt, um die Titanschicht und die erste Platinschicht in eine Titanoxidschicht, die Platin enthält, umzuwandeln. Als nächstes werden eine zweite Platinschicht für eine untere Elektrode, eine ferroelektrische Dünnschicht und eine dritte Platinschicht für eine obere Elektrode auf der Titanoxidschicht, die Platin enthält, aufeinanderfolgend ausgebildet. Die dritte Platinschicht wird dann geätzt, um die obere Elektrode und die ferroelektrische Dünnschicht zu bilden, wobei die zweite Platinschicht und die Titanoxidschicht, die Platin enthält, geätzt werden, um einen Kondensator herzustellen.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterspeichereinrichtung und insbesondere ein Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung gemäß Anspruch 1 unter Verwendung einer ferroelektrischen Dünnschicht als einer dielektrischen Schicht eines Kondensators.
- Im allgemeinen wird in einer ferroelektrischen Speichereinrichtung von nichtflüchtigen Speichereinrichtungen eine ferroelektrische Dünnschicht, wie etwa eine SrBi2Ta2O9(SBT)-Schicht und eine Pb(ZrTi1-x) O3-Schicht, hauptsächlich als eine dielektrische Schicht eines Kondensators verwendet. Die Eigenschaften der ferroelektrischen Dünnschicht hängen von Materialien für obere und untere Elektroden des Kondensators und insbesondere dem Material der unteren Elektrode ab. Um demgemäß gute Eigenschaften der ferroelektrischen Dünnschicht zu erhalten, wird die untere Elektrode aus einer Platin(Pt)-Schicht, die eine gute Oxidationsresistenz hat, einer leitenden Oxidschicht, wie etwa einer IrO2-Schicht oder einer RuO2-Schicht, oder einer Metallschicht, wie etwa einer Iridium(Ir)- oder einer Ruthenium(Ru)-Schicht, ausgebildet. Von diesen wird hauptsächlich die Pt-Schicht verwendet.
- In der ferroelektrischen Speichereinrichtung wird, wie oben beschrieben, der Kondensator im allgemeinen durch Ausbildung der unteren Elektrode hergestellt, wobei die ferroelektrische Dünnschicht und die obere Elektrode auf einer Zwischenisolationsschicht, wie etwa einer Oxidschicht, sind. Hier wird die untere Elektrode aus der Pt-Schicht hergestellt. Da ferner die Adhäsion bzw. Haftung zwischen der Pt-Schicht und der Oxidschicht schlecht bzw. schwach ist, wird eine Titan(Ti)-Schicht als eine Haftvermittlungsschicht bzw. Klebeschicht zwischengesetzt, um die Haftung zu verbessern.
- Wenn jedoch thermische Prozesse unter einer Sauerstoffatmosphäre nachfolgend nach der Ausbildung der Pt-Schicht als der unteren Schicht durchgeführt werden, diffundiert Ti in die Pt-Schicht, wodurch die Haftung zwischen der Ti-Schicht und der Zwischenisolationsschicht verschlechtert wird. Ferner wird Ti in der Pt-Schicht oxidiert, um eine Titanoxidschicht auszubilden. Deshalb wird das Volumen der Pt-Schicht erhöht, so daß die Oberflächenrauhigkeit der unteren Schicht verschlechtert wird, wodurch die Zuverlässigkeit und die Ausbeute bezüglich der Einrichtung verschlechtert wird.
- Das US-Patent
US 5,567,964 A beschreibt ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei aufeinanderfolgend eine Titanschicht und eine Platinschicht aufgebracht werden. Danach wird eine Wärmebehandlung in Stickstoff- oder Argonatmosphäre durchgeführt, bei der aus den betreffenden Schichten eine Legierung gebildet wird. Das Substrat wird einer Sauerstoff-Wärmebehandlung unterzogen, auf die Legierungsschicht aus Titan und Platin der unteren Elektrode wird eine ferroelektrische Schicht und darüber eine Abdeckschicht aufgebracht. Die ferroelektrische Schicht wird freigelegt und der Kondensator mit einer oberen Elektrode fertig gestellt. - Die Publikation J. O. Olowolave u. a., „Effects of anneal ambients and Pt thickness an Pt/Ti and Pt/Ti/TiN interfacial reactions" in J. Appl. Phys., 1993, Band 73, Seiten 1767–1772 zeigt, dass es bei einer entsprechenden Wärmebehandlung nicht nur bei Platinschichten mit einer geringen Dicke unter 100 nm zu einer Reaktion mit einer darunter liegenden Titanschicht kommen kann, sondern auch bei einer dickeren Platinschicht.
- Die
EP 0 766 319 A2 zeigt eine Verdrahtungsvariante, die Diffusionsstoppschichten verwendet. - Es ist deshalb eine Aufgabe gemäß der vorliegenden Erfindung, die oben aufgezeigten Nachteile des Standes der Technik soweit als möglich auszuräumen. Insbesondere soll ein Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung vorgeschlagen werden, das die Adhäsion bzw. Haftung zwischen einer Zwischenisolationsschicht und einer unteren Elektrode sowie die Oberflächenrauhigkeit der unteren Elektrode verbessern kann.
- Gemäß der Erfindung wird diese Aufgabe durch ein Verfahren gemäß Anspruch 1 gelöst. Zweckmäßige Ausführungsformen gehen aus den Unteransprüchen hervor.
- Gemäß einer vorteilhaften Ausführungsform der vorliegenden Erfindung werden eine Titanschicht und eine erste Platinschicht aufeinanderfolgend auf einem Halbleitersubstrat ausgebildet, auf dem eine erste Zwischenisolierschicht ausgebildet ist bzw. wird. Das Substrat wird dann thermisch unter der Stickstoffatmosphäre oder einem inerten Gas mittels eines ersten thermischen Prozesses behandelt, um die Titanschicht mit der ersten Platinschicht reagieren zu lassen, wodurch eine Platin-Titan(PtxTiy)-Legierungsschicht ausgebildet wird. Als nächstes wird das Substrat thermisch unter einer Oxidatmosphäre durch einen zweiten thermischen Prozeß behandelt, um Titan, das während des ersten thermischen Prozesses nicht reagiert hat, vor dem Diffundieren zu bewahren. Eine ferroelektrische Dünnschicht wird dann auf der Platin-Titan-Legierungsschicht ausgebildet. Die ferroelektrische Dünnschicht und die Platin-Titan-Legierungsschicht werden dann geätzt, um ein ferroelektrisches Dünnschichtmuster und eine untere Elektrode auszubilden. Danach wird eine Abdeckschicht auf dem Gesamtsubstrat ausgebildet, um so das ferroelektrische Dünnschichtmuster bzw. die ferroelektrische Dünnschichtstruktur. freizulegen bzw. dementsprechend, insbesondere auch abzudecken. Eine obere Elektrode wird dann auf dem freigelegten bzw. abgedeckten ferroelektrischen Dünnschichtmuster bzw. ferroelektrischen Dünnschichtstruktur ausgebildet, wodurch der Kondensator ausgebildet wird.
- Bei der vorteilhaften Ausführungsform wird die erste Platinschicht in situ ausgebildet, nachdem die Titanschicht ausgebildet ist. Die Titanschicht wird bis zu einer Dicke von ca. 5 bis etwa 50 nm, ausgebildet und die erste Platinschicht wird bis zu einer Dicke von ca. 100 bis ungefähr 300 nm, ausgebildet. Ferner wird der erste thermische Prozeß bei der Temperatur von ungefähr 400 bis ca. 600°C über ca. 10 Minuten bis etwa 2 Stunden mittels eines Ofens durchgeführt und der zweite thermische Prozeß wird bei einer Temperatur von etwa 600°C bis ca. 800°C für ungefähr 10 Minuten bis ca. 2 Stunden durchgeführt. Darüber hinaus wird die Abdeckschicht aus einer Siliziumoxidschicht gebildet.
- Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsformen näher beschrieben, die in den beigefügten Darstellungen näher erkennbar sind, in denen:
-
1A bis1G querschnittliche Ansichten sind, die ein Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung beschreiben. - Nachfolgend werden bevorzugte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die begleitenden Darstellungen erläutert.
- Die
1A bis1G sind querschnittliche Ansichten, die ein Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung gemäß einer Ausführungsform nach der vorliegenden Erfindung beschreiben. - Bezugnehmend auf
1A werden eine Borphosphorsilikatglas(BPSG)-Schicht32 und eine bei mittlerer Temperatur hergestellte Oxidschicht(MTO)-Schicht33 als eine Zwischenisolationsschicht300 auf dem Halbleitersubstrat31 in Folge hergestellt. Eine Ti-Schicht34 wird als eine Haftschicht auf der MTO-Schicht33 dann ausgebildet und eine erste Pt-Schicht35 wird darauf in situ ausgebildet. Die Ti-Schicht34 wird bevorzugt bis zu einer Dicke von etwa 5 bis 50 nm, ausgebildet und die erste Pt-Schicht35 wird bis zu der Dicke von ca. 100 bis ungefähr 300 nm, ausgebildet. - Danach wird ein erster thermischer Prozeß bei der Temperatur von ungefähr 400 bis 600°C über ca. 10 Minuten bis ungefähr 2 Stunden unter einer N2-Gasatmosphäre oder einem inerten Gas, wie etwa He, Ar, Kr, Xe oder Rn mittels eines Ofens durchgeführt, um Pt mit Ti reagieren zu lassen, wodurch eine Schicht
36 aus einer Platin-Titan(PtxTiy)-Legierung, wie in1B gezeigt, auszubilden. Nachfolgend wird ein zweiter thermischer Prozeß bei der Temperatur von ca. 600 bis ungefähr 800°C über etwa 10 Minuten bis ungefähr 2 Stunden unter einer Sauerstoffatmosphäre durchgeführt, um die Diffusion von Ti zu vermeiden. - Bezugnehmend auf
1C wird eine ferroelektrische Dünnschicht, wie etwa eine SBT-Schicht, auf der PtxTiy-Legierungsschicht36 ausgebildet. Die ferroelektrische Dünnschicht und die PtxTiy-Legierungsschicht36 werden dann geätzt, um ein ferroelektrisches Dünnschichtmuster bzw. eine ferroelektrische Dünnschichtstruktur37 und eine untere Elektrode36a auszubilden. Bezugnehmend auf1D wird eine Abdeckschicht38 , die auf einer Siliziumoxidschicht ausgebildet ist, auf der Oberfläche der Struktur nach1C hergestellt und geätzt, um so die ferroelektrische Dünnschichtstruktur37 freizulegen. - Als nächstes wird, um die Haftung zwischen der freigelegten ferroelektrischen Dünnschichtstruktur
37 und einer oberen Elektrode, die danach ausgebildet werden wird, zu verbessern, ein thermischer Prozeß bei der niedrigen Temperatur durchgeführt, bevorzugt der Temperatur von ca. 100 bis ungefähr 300°C über 10 Minuten bis etwa 2 Stunden, unter Vakuum. Nachfolgend wird eine zweite Pt-Schicht39 als ein Material der oberen Elektrode auf dem freigelegten ferroelektrischen Dünnschichtmuster bzw. der freigelegten ferroelektrischen Dünnschichtstruktur37 und der Abdeckschicht38 in situ, wie in1E gezeigt, ausgebildet. - Bezugnehmend auf
1F wird die zweite Pt-Schicht39 so geätzt, um die Oberfläche der Abdeckschicht38 freizulegen, um eine obere Elektrode39a herzustellen, wodurch ein Kondensator400 hergestellt wird. Bezugnehmend auf1G wird eine zweite Zwischenisolationsschicht40 auf der Struktur nach1F ausgebildet. Die zweite Zwischenisolationsschicht40 , die Abdeckschicht38 und die erste Zwischenisolationsschicht300 werden dann geätzt, um ein erstes Kontaktloch C1 auszubilden, das einen Abschnitt des Substrats31 freigibt, und die zweite Zwischenisolationsschicht40 wird geätzt, um ein zweites Kontaktloch C2 auszubilden, das die obere Elektrode39a freilegt. Danach wird eine Diffusionsstoppschicht41 auf der Oberfläche der ersten und zweiten Kontaktlöcher C1 und C2 ausgebildet und auf der zweiten Zwischenisolationsschicht40 , und eine Metallschicht42 zur Verdrahtung wird darauf hergestellt. Die Metallschicht42 wird aus einer Wolframschicht, einer Aluminiumschicht oder einer Kupferschicht ausgebildet. Als nächstes werden die Metallschicht42 und die zweite Diffusionsstoppschicht41 geätzt, um eine Zwischenkontaktleitung500 auszubilden, die das Substrat31 mit der oberen Elektrode39a des Kondensators400 verbindet. - Gemäß der oben beschriebenen Ausführungsform wird nach der Ausbildung der ersten Pt-Schicht
35 des unteren Elektrodenmaterials ein thermischer Prozeß unter der Atmosphäre eines N2-Gases oder eines inerten Gases durchgeführt, anstatt die erste Pt-Schicht35 unter Sauerstoffatmosphäre kristallisieren zu lassen. Deshalb wird Ti davor bewahrt, zu oxidieren, wenn der thermische Prozeß unter Sauerstoffatmosphäre nachfolgend durchgeführt wird, wodurch die Haftung bzw. Adhäsion und die Oberflächenrauhigkeit der unteren Elektrode36a verbessert werden. Ferner wird die zweite Pt-Schicht39 in situ nach der thermischen Behandlung des ferroelektrischen Dünnschichtmusters bzw. der ferroelektrischen Dünnschichtstruktur bei der niedrigen Temperatur ausgebildet, wodurch die Haftung zwischen der ferroelektrischen Dünnschichtstruktur37 und der oberen Elektrode39a verbessert wird. - Gemäß der vorliegenden Erfindung wird Ti davor bewahrt, in einer Pt-Schicht eines unteren Elektrodenmaterials zu oxidieren, wenn der thermische Prozeß unter Sauerstoffatmosphäre nachfolgend durchgeführt wird, wodurch die Adhäsion und die Oberflächenrauhigkeit der unteren Elektrode verbessert werden.
- Die Erfindung betrifft ein Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung, die die Haftung zwischen einer Zwischenisolationsschicht und einer unteren Elektrode sowie die Oberflächenrauhigkeit der unteren Elektrode verbessern kann.
Claims (7)
- Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung mit den folgenden Schritten: aufeinanderfolgend werden eine Titanschicht (
34 ) und eine erste Platinschicht (35 ) auf einem Halbleitersubstrat (31 ) ausgebildet, auf dem eine erste Zwischenisolationsschicht (300 ) ausgebildet ist; das Substrat wird thermisch unter einer Atmosphäre von N2-Gas oder einem inerten Gas durch einen ersten thermischen Prozeß thermisch behandelt, um die Titanschicht (34 ) mit der ersten Platinschicht (35 ) reagieren zu lassen, wodurch sich eine Platin-Titan(PtxTiy)-Legierungsschicht (36 ) bildet; das Substrat wird unter einer Sauerstoffatmosphäre durch einen zweiten thermischen Prozeß thermisch behandelt, um Titan, das während des ersten thermischen Prozesses nicht reagiert hat, davon abzuhalten, zu diffundieren, wobei der zweite thermische Prozess bei einer Temperatur von 600°C bis 800°C für 10 Minuten bis 2 Stunden durchgeführt wird; eine ferroelektrische Dünnschicht (37 ) wird auf der Platin-Titan-Legierungsschicht (36 ) ausgebildet; die ferroelektrische Dünnschicht (37 ) und die Platin-Titan-Legierungsschicht (36 ) werden geätzt, um eine ferroelektrische Dünnschichtstruktur (37 ) und eine untere Elektrode (36a ) auszubilden; eine Abdeckschicht (38 ) wird auf dem gesamten Substrat ausgebildet und anschließend geätzt, um so die ferroelektrische Dünnschichtstruktur (37 ) freizulegen; und eine obere Elektrode (39a ) wird auf der freigelegten ferroelektrischen Dünnschichtstruktur (37 ) ausgebildet, wodurch der Kondensator (400 ) hergestellt wird; zwischen dem Schritt zur Ausbildung der Abdeckschicht (38 ) und dem Schritt zur Ausbildung der oberen Elektrode (39a ) wird eine thermische Behandlung durchgeführt, wobei die thermische Behandlung, die zwischen dem Schritt zur Ausbildung der Abdeckschicht (38 ) und dem Schritt zur Ausbildung der oberen Elektrode (39 ) durchgeführt wird, bei einer Temperatur von 100 bis 300°C über 10 Minuten bis 2 Stunden unter Vakuum durchgeführt wird. - Verfahren nach Anspruch 1, wobei die erste Platinschicht (
35 ) nach Ausbildung der Titanschicht (34 ) hergestellt wird. - Verfahren nach Anspruch 1 oder 2, wobei die Titanschicht (
34 ) bis zu einer Dicke von 5 bis 50 nm ausgebildet wird. - Verfahren nach einem der Ansprüche 1 bis 3, wobei die erste Platinschicht (
35 ) bis zu einer Dicke von 100 bis 300 nm ausgebildet wird. - Verfahren nach einem der Ansprüche 1 bis 4, wobei der erste thermische Prozess bei einer Temperatur von 400 bis 600°C über 10 Minuten bis 2 Stunden in einem Ofen durchgeführt wird.
- Verfahren nach einem der Ansprüche 1 bis 5, wobei die Abdeckschicht (
38 ) aus einer Siliziumoxidschicht ausgebildet wird. - Verfahren nach einem der Ansprüche 1 bis 6, wobei ferner folgende Schritte vorgesehen sind: eine zweite Zwischenisolationsschicht (
40 ) wird auf dem gesamten Substrat ausgebildet; die zweite Zwischenisolationsschicht (40 ), die Abdeckschicht (38 ) und die erste Zwischenisolationsschicht (300 ) werden geätzt, um ein erstes Kontaktloch (C1) auszubilden, um einen Abschnitt des Halbleitersubstrates (31 ) freizulegen, und die zweite Zwischenisolationsschicht (40 ) wird geätzt, um ein zweites Kontaktloch (C2) auszubilden, um die obere Elektrode (39a ) freizulegen; eine Diffusionsstoppschicht (41 ) und eine Metallschicht (42 ), um die Oberflächen der Kontaktlöcher (C1, C2) zu verdrahten, und die zweite Zwischenisolationsschicht (40 ) werden ausgebildet; und die Metallschicht (42 ) und die Diffusionsstoppschicht (41 ) werden geätzt, um eine Zwischenverbindungsleitung auszubilden, die das Halbleitersubstrat (31 ) an die obere Elektrode (39a ) des Kondensators (400 ) anschließt.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980041365A KR100293720B1 (ko) | 1998-10-01 | 1998-10-01 | 반도체 소자의 캐패시터 형성 방법 |
| KR98-41365 | 1998-10-01 | ||
| DE19946999A DE19946999B4 (de) | 1998-10-01 | 1999-09-30 | Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19964494B4 true DE19964494B4 (de) | 2008-12-04 |
Family
ID=19552942
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19946999A Expired - Fee Related DE19946999B4 (de) | 1998-10-01 | 1999-09-30 | Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen |
| DE19964494A Expired - Fee Related DE19964494B4 (de) | 1998-10-01 | 1999-09-30 | Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19946999A Expired - Fee Related DE19946999B4 (de) | 1998-10-01 | 1999-09-30 | Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6379977B1 (de) |
| JP (1) | JP4016545B2 (de) |
| KR (1) | KR100293720B1 (de) |
| DE (2) | DE19946999B4 (de) |
| GB (1) | GB2342227B (de) |
| TW (1) | TW425671B (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10001118A1 (de) * | 2000-01-13 | 2001-07-26 | Infineon Technologies Ag | Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle |
| KR100604662B1 (ko) * | 2000-06-30 | 2006-07-25 | 주식회사 하이닉스반도체 | 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법 |
| KR100432787B1 (ko) * | 2002-06-29 | 2004-05-24 | 주식회사 하이닉스반도체 | 강유전체 소자의 제조 방법 |
| JP2006041182A (ja) * | 2004-07-27 | 2006-02-09 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| US7304339B2 (en) * | 2005-09-22 | 2007-12-04 | Agile Rf, Inc. | Passivation structure for ferroelectric thin-film devices |
| US7534693B2 (en) * | 2006-01-04 | 2009-05-19 | Freescale Semiconductor, Inc. | Thin-film capacitor with a field modification layer and methods for forming the same |
| US20070202704A1 (en) * | 2006-02-28 | 2007-08-30 | Hynix Semiconductor Inc. | Method for etching platinum and method for fabricating capacitor using the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567964A (en) * | 1993-06-29 | 1996-10-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| EP0766292A2 (de) * | 1995-09-26 | 1997-04-02 | Sharp Kabushiki Kaisha | Verfahren zum Fertigen eines ferroelektrischen Schichtelements und das ferroelektrische Schichtelement sowie das ferroelektrische Speicherelement, die mit Hilfe dieses Verfahrens gefertigt werden |
| EP0766319A2 (de) * | 1995-09-29 | 1997-04-02 | Sony Corporation | Kondensator mit einer ferroelektrischen Schicht für nichtflüchtige Speicherzelle und Verfahren zum Herstellen desselben |
| US5638319A (en) * | 1995-06-05 | 1997-06-10 | Sharp Kabushiki Kaisha | Non-volatile random access memory and fabrication method thereof |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319372A (ja) | 1989-06-16 | 1991-01-28 | Seiko Epson Corp | 半導体装置 |
| NL9000602A (nl) | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| US5431958A (en) | 1992-03-09 | 1995-07-11 | Sharp Kabushiki Kaisha | Metalorganic chemical vapor deposition of ferroelectric thin films |
| US5850089A (en) | 1992-03-13 | 1998-12-15 | American Research Corporation Of Virginia | Modulated-structure of PZT/PT ferroelectric thin films for non-volatile random access memories |
| DE4208811A1 (de) | 1992-03-19 | 1993-09-23 | Merck Patent Gmbh | Aufdampfmaterial zur herstellung hochbrechender optischer schichten |
| US5723171A (en) * | 1992-10-23 | 1998-03-03 | Symetrix Corporation | Integrated circuit electrode structure and process for fabricating same |
| US5453347A (en) * | 1992-11-02 | 1995-09-26 | Radiant Technologies | Method for constructing ferroelectric capacitors on integrated circuit substrates |
| JPH0793969A (ja) * | 1993-09-22 | 1995-04-07 | Olympus Optical Co Ltd | 強誘電体容量素子 |
| JP3407409B2 (ja) * | 1994-07-27 | 2003-05-19 | 富士通株式会社 | 高誘電率薄膜の製造方法 |
| US5554564A (en) | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| US5589284A (en) | 1994-08-01 | 1996-12-31 | Texas Instruments Incorporated | Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics |
| CN1075243C (zh) | 1994-12-28 | 2001-11-21 | 松下电器产业株式会社 | 集成电路用电容元件及其制造方法 |
| US5708302A (en) | 1995-04-26 | 1998-01-13 | Symetrix Corporation | Bottom electrode structure for dielectric capacitors |
| CN1199506A (zh) | 1995-06-07 | 1998-11-18 | 松下电子工业株式会社 | 包含基材和线路层、且在基材和线路层之间带有缓冲层的集成电路 |
| JPH08340084A (ja) | 1995-06-09 | 1996-12-24 | Sharp Corp | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 |
| JPH09260600A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | 半導体メモリ素子の製造方法 |
| US5593914A (en) | 1996-03-19 | 1997-01-14 | Radiant Technologies, Inc. | Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces |
| US5742076A (en) | 1996-06-05 | 1998-04-21 | North Carolina State University | Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance |
| JPH1012844A (ja) | 1996-06-27 | 1998-01-16 | Hitachi Ltd | 半導体メモリー装置及びその製造方法 |
| US5683614A (en) | 1996-08-16 | 1997-11-04 | Sandia Corporation | Sol-gel type synthesis of Bi2 (Sr,Ta2)O9 using an acetate based system |
| KR100238218B1 (ko) * | 1996-11-29 | 2000-02-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US5912044A (en) * | 1997-01-10 | 1999-06-15 | International Business Machines Corporation | Method for forming thin film capacitors |
| US5750419A (en) * | 1997-02-24 | 1998-05-12 | Motorola, Inc. | Process for forming a semiconductor device having a ferroelectric capacitor |
| JP3215345B2 (ja) * | 1997-03-19 | 2001-10-02 | 富士通株式会社 | 半導体装置の製造方法 |
| US6004857A (en) * | 1998-09-17 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company | Method to increase DRAM capacitor via rough surface storage node plate |
-
1998
- 1998-10-01 KR KR1019980041365A patent/KR100293720B1/ko not_active IP Right Cessation
-
1999
- 1999-09-23 TW TW088116362A patent/TW425671B/zh not_active IP Right Cessation
- 1999-09-24 US US09/405,809 patent/US6379977B1/en not_active Expired - Fee Related
- 1999-09-29 GB GB9923058A patent/GB2342227B/en not_active Expired - Fee Related
- 1999-09-30 DE DE19946999A patent/DE19946999B4/de not_active Expired - Fee Related
- 1999-09-30 DE DE19964494A patent/DE19964494B4/de not_active Expired - Fee Related
- 1999-10-01 JP JP28153099A patent/JP4016545B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567964A (en) * | 1993-06-29 | 1996-10-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US5638319A (en) * | 1995-06-05 | 1997-06-10 | Sharp Kabushiki Kaisha | Non-volatile random access memory and fabrication method thereof |
| EP0766292A2 (de) * | 1995-09-26 | 1997-04-02 | Sharp Kabushiki Kaisha | Verfahren zum Fertigen eines ferroelektrischen Schichtelements und das ferroelektrische Schichtelement sowie das ferroelektrische Speicherelement, die mit Hilfe dieses Verfahrens gefertigt werden |
| EP0766319A2 (de) * | 1995-09-29 | 1997-04-02 | Sony Corporation | Kondensator mit einer ferroelektrischen Schicht für nichtflüchtige Speicherzelle und Verfahren zum Herstellen desselben |
Non-Patent Citations (2)
| Title |
|---|
| J.O. Olowolafe u.a.: "Effects of anneal ambients and Pt thickness on Pt/Ti and Pt/Ti/TiN inter- facial reactions". In: J. Appl. Phys., 1993, Bd. 73, S. 1764-1772 |
| J.O. Olowolafe u.a.: "Effects of anneal ambients and Pt thickness on Pt/Ti and Pt/Ti/TiN interfacial reactions". In: J. Appl. Phys., 1993, Bd. 73, S. 1764-1772 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2342227B (en) | 2004-01-07 |
| DE19946999B4 (de) | 2007-02-01 |
| JP2000114470A (ja) | 2000-04-21 |
| GB2342227A (en) | 2000-04-05 |
| US6379977B1 (en) | 2002-04-30 |
| KR20000024713A (ko) | 2000-05-06 |
| TW425671B (en) | 2001-03-11 |
| GB9923058D0 (en) | 1999-12-01 |
| JP4016545B2 (ja) | 2007-12-05 |
| DE19946999A1 (de) | 2000-04-06 |
| KR100293720B1 (ko) | 2001-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69531070T2 (de) | Kondensator für einen integrierten Schaltkreis und sein Herstellungsverfahren | |
| DE19926711B4 (de) | Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements | |
| DE19630310C2 (de) | Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung | |
| DE10163345B4 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement | |
| DE19603288A1 (de) | Halbleitervorrichtung | |
| DE10227346A1 (de) | Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren | |
| DE10131716B4 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung | |
| EP1099251A2 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| JPH11220095A (ja) | 誘電体キャパシタの製造方法 | |
| EP1153424A1 (de) | Kondensatorelektrodenanordnung | |
| DE10100695A1 (de) | Halbleitervorrichtung | |
| DE19964494B4 (de) | Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen | |
| DE19841402B4 (de) | Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes | |
| DE19608208A1 (de) | Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen | |
| DE10228528B4 (de) | Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren | |
| EP1182698A2 (de) | Barriereschicht für einen Speicherkondensator | |
| EP1111083B1 (de) | Verfahren zur Herstellung einer strukturierten Metallschicht | |
| DE10207130A1 (de) | Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Metallschicht und einer Isolationsschicht | |
| DE19958200B4 (de) | Mikroelektronische Struktur und Verfahren zu deren Herstellung | |
| DE10121657B4 (de) | Mikroelektronische Struktur mit Wasserstoffbarrierenschicht | |
| DE19929307C1 (de) | Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode | |
| DE10009762B4 (de) | Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat | |
| EP0905786B1 (de) | Kondensator mit einer Barriereschicht aus einem Übergangsmetall Phosphid, -Arsenid oder -Sulfid | |
| DE19902769A1 (de) | Keramisches, passives Bauelement | |
| JPH04287968A (ja) | 集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| Q172 | Divided out of (supplement): |
Ref document number: 19946999 Country of ref document: DE Kind code of ref document: P |
|
| 8110 | Request for examination paragraph 44 | ||
| AC | Divided out of |
Ref document number: 19946999 Country of ref document: DE Kind code of ref document: P |
|
| AC | Divided out of |
Ref document number: 19946999 Country of ref document: DE Kind code of ref document: P |
|
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140401 |