DE19640240A1 - Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben - Google Patents
Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselbenInfo
- Publication number
- DE19640240A1 DE19640240A1 DE19640240A DE19640240A DE19640240A1 DE 19640240 A1 DE19640240 A1 DE 19640240A1 DE 19640240 A DE19640240 A DE 19640240A DE 19640240 A DE19640240 A DE 19640240A DE 19640240 A1 DE19640240 A1 DE 19640240A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- substrate
- silicon nitride
- platinum
- noble metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910000510 noble metal Inorganic materials 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000002318 adhesion promoter Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910010252 TiO3 Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 239000012300 argon atmosphere Substances 0.000 claims description 2
- 229910052762 osmium Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 239000010970 precious metal Substances 0.000 abstract description 6
- 239000007767 bonding agent Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- UUWCBFKLGFQDME-UHFFFAOYSA-N platinum titanium Chemical compound [Ti].[Pt] UUWCBFKLGFQDME-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
- C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/18—Metallic material, boron or silicon on other inorganic substrates
- C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft eine Halbleiteranordnung
mit einer Schicht aus einem Edelmetall, insbesondere Platin
metall, nach dem Oberbegriff des Anspruchs 1 sowie ein Ver
fahren zum Herstellen einer solchen Halbleiteranordnung.
Platinschichten werden als Elektroden und auch als Leiterbah
nen in Halbleiteranordnungen verbreitet eingesetzt. Dies gilt
in jüngster Zeit auch für Kondensatoren, deren Dielektrikum
ferroelektrisch ist oder eine hohe Dielektrizitätskonstante
in der Größenordnung von 100 oder größer als 100 hat.
Es hat sich nun aber gezeigt, daß das Haftvermögen von Platin
auf einer Siliziumdioxidschicht als Substrat problematisch
ist. Gleiches gilt auch für andere Substrate, die ähnliche
Eigenschaften wie Siliziumdioxid haben.
Versuche haben gezeigt, daß durch Auswahl eines speziellen
Siliziumdioxids das Haftvermögen nicht zu verbessern ist. So
ist es gleichgültig, ob thermisches Siliziumdioxid oder TEOS-
Siliziumdioxid (TEOS = Tetraethylorthosilikat) verwendet
wird: Auf beiden Siliziumdioxid-Arten haftet eine dünne Pla
tinschicht nur schlecht.
Um nun diese Schwierigkeiten zu überwinden, wurden bisher
spezielle Haftvermittler für dünne Platinschichten einge
setzt. So ist es beispielsweise üblich, zwischen ein Silizi
umdioxid-Substrat und eine dünne Platinschicht einen Film aus
Titan, Titandioxid, Aluminiumoxid oder Chrom als Haftvermitt
ler vorzusehen. Eine solche zusätzliche Haftvermittler-
Schicht bedeutet selbstverständlich einen Mehraufwand, der
aber bisher ohne weiteres in Kauf genommen wird, da er für
ein sicheres Haftvermögen zwischen der dünnen Platinschicht
und dem Substrat aus Siliziumdioxid als zwingend angesehen
wird.
Entgegen der allgemeinen Tendenz, Haftvermittler-Schichten
für dünne Platinschichten einzusetzen, haben die Erfinder
Überlegungen angestellt, wie das Haftvermögen zwischen einer
dünnen Platinschicht und einem Substrat ohne den Mehraufwand
einer Haftvermittler-Schicht gesteigert werden könnte.
Es ist also Aufgabe der Erfindung, eine Halbleiteran
ordnung und ein Verfahren zu deren Herstellung anzugeben, bei
der auf einfache Weise das Haftvermögen zwischen einer dünnen
Schicht aus einem Edelmetall, insbesondere Platinmetall, und
einem Substrat verbessert werden kann.
Diese Aufgabe wird erfindungsgemäß durch eine Halbleiteran
ordnung mit den Merkmalen des Patentanspruchs 1 bzw. durch
ein Verfahren mit den Merkmalen des Patentanspruchs 3 gelöst.
Bei der Erfindung wird also Siliziumnitrid als Haftvermittler
zwischen einer Schicht aus einem Edelmetall, insbesondere
Platinmetall, und einem Substrat verwendet. Das Substrat kann
dabei aus dem Siliziumnitrid selbst bestehen. Das heißt, das
Siliziumnitrid dient dabei als Substrat und ist gleichzeitig
sein eigener Haftvermittler. Als Platinmetalle werden Ru, Os,
Rh, Ir, Pd oder Pt verwendet. Die Erfindung ist aber auch
allgemein auf Edelmetalle, wie Gold, Silber und Legierungen
hiervon anwendbar.
Bei dem erfindungsgemäßen Verfahren wird also eine Substrat-
Vorspannung von 100 bis 1000 V, vorzugsweise 250 V, zwischen
dem Siliziumnitrid-Substrat als Kathode und einer im Abstand
angeordneten Anode während des Sputterns von z. B. Platin an
gelegt. Eine unter dieser Bedingung erzeugte Platinschicht
zeigt ein besonders hervorragendes Haftvermögen auf dem dar
unterliegenden Siliziumnitrid-Substrat auch ohne jeglichen
Haftvermittler zwischen dem Siliziumnitrid-Substrat und der
Platinschicht. Durch diese Einsparung einer Haftvermittler-
Schicht können die Prozeßschritte zur Herstellung einer Halb
leiteranordnung, beispielsweise eines DRAM oder eines FeRAM
(ferroelek-trischer RAM) erheblich vereinfacht werden. Außer
dem ist die Verwendung des Siliziumnitrid-Substrates vorteil
haft, da bekanntlich Siliziumnitrid in der Halbleitertechnik
seit Jahrzehnten eingeführt ist, so daß über seine Herstel
lung, Handhabung und Eigenschaften große Erfahrung vorliegt.
Wird auf die Platinschicht noch zusätzlich ein Dielektrikum
aufgetragen, so ist das Haftvermögen der Platinschicht auf
einem darunter vorgesehenen Siliziumnitrid-Substrat selbst
bei Hochtemperaturprozessen in der Größenordnung von 700° bis
800°C noch ausreichend. Mit anderen Worten, eine unter Vor
spannung auf ein Siliziumnitrid-Substrat aufgetragene Platin
schicht kann selbst bei Kondensatoren mit einem ferroelektri
schen Dielektrikum oder einem Dielektrikum einer hohen Die
lektrizitätskonstanten eingesetzt werden, auch wenn die Her
stellung dieser Kondensatoren bei hohen Temperaturen vorge
nommen werden muß. Als Dielektrikum können dabei beispiels
weise (Ba,Sr)TiO₂ oder SrBi₂Ta₂O₉ oder SrBi₂(Ta,Nb)₂O₉ oder
perovskitartige para- oder ferroelektrische Schichten verwen
det werden.
Beim Sputtern der Platinschicht wird beispielsweise eine
Hochfrequenzleistung von 300 W während 5 Minuten in einer Ar
gon-Atmosphäre bei einem Druck von 0,66 Pa (5 mTorr) zur An
wendung gebracht. Die Substrat-Vorspannung beträgt dabei 250
V. Damit kann eine gut haftende Platinschicht mit einer
Schichtdicke von etwa 40 nm auf einem Siliziumnitrid-Substrat
mit einer Schichtdicke von etwa 550 nm erzeugt werden.
Nachfolgend wird die Erfindung anhand der Zeichnung näher er
läutert. Es zeigen:
Fig. 1 schematisch einen Reaktor zur Durchführung des
erfindungsgemäßen Verfahrens und
Fig. 2 den Aufbau eines Kondensators in einem DRAM
bzw. FeRAM.
In einem Reaktor 1 befinden sich auf einer als Unterlage die
nenden Kathode 2 abhängig vom Anlagentyp, eine oder mehrere
Siliziumscheiben 3, auf deren Oberseiten Siliziumnitrid
schichten 4 vorgesehen sind. Gegenüber zu der Kathode 2 ist
eine Anode 5 als Sputtertarget angeordnet, von dem ein Edel
metall, wie insbesondere Pt, abgesputtert wird, indem eine
Vorspannung zwischen die Anode 5 und die Kathode 2 angelegt
wird. Anstelle der Anode 5 kann auch ein Ring 8 zum Anlegen
der Spannung verwendet werden.
Die Siliziumnitridschichten 4 sind beispielsweise durch Plas
ma-CVD (CVD = Chemische Dampfabscheidung) hergestellt und ha
ben eine Schichtdicke von etwa 550 nm.
Im Reaktor 1 wird nun durch Sputtern auf die Siliziumnitrid
schichten 4 jeweils eine Platinschicht 6 aufgetragen. Das
Sputtern erfolgt dabei bei einer Hochfrequenzleistung von 300
W in einer Argon-Atmosphäre mit einem Druck von etwa 0,66 Pa
(5 mTorr). Während einer Zeitdauer von 5 Minuten erreichen
dabei die Platinschichten 6 eine Schichtdicke von etwa 40 nm.
Diese Werte sind lediglich Beispiele und ändern sich von An
lage zu Anlage.
Wesentlich ist nun, daß zwischen der Kathode 2 und der Anode
5 eine Spannung zwischen 100 und 1000 V, vorzugsweise von et
wa 250 V, liegt. Versuche haben gezeigt, daß die so erzeugten
Platinschichten 6 ohne weiteres einen Klebebandtest bestehen,
bei dem beispielsweise eine Klebeband-Film auf die Schicht 6
aufgeklebt und dann mit schneller Bewegung abgerissen wird.
Die Platinschichten 6 widerstehen dabei mehrmals einem sol
chen Abreiß-Klebebandtest.
Wird noch auf die Platinschicht 6 eine Dielektrikum aufgetra
gen, wie beispielsweise (Ba,Sr)TiO₃ oder SrBi₂Ta₂O₉, oder
SrBi₂(Ta,Nb)₂O₉ oder eine perovskitartige para- oder ferro
elektrische Schicht, so wird das Haftvermögen der darunter
liegenden Platinschicht 6 auf der Siliziumnitridschicht 4
speziell bei hohen Temperaturen im Bereich zwischen 500° und
800°C und insbesondere zwischen 700° und 800°C weiter ver
bessert. Das erfindungsgemäße Verfahren eignet sich also her
vorragend auch zur Herstellung von Kondensatoren, deren Die
lektrikum ferroelektrisch ist oder eine hohe Dielektrizitäts
konstante in der Größenordnung von 50 bis 100 oder mehr hat.
Ein solches Dielektrikum 7 ist schematisch in Strichlinien in
der Figur gezeigt.
Es sei angemerkt, daß die Figur die einzelnen Schichten 3, 4,
6 und 7 nur angedeutet wiedergibt. Tatsächlich können diese
Schichten strukturiert und auf unterschiedliche Weise gestal
tet sein. Auch wird das Dielektrikum 7 nicht im Reaktor 1
aufgetragen.
Die Erfindung ermöglicht so auf einfache Weise die Herstel
lung von Platinschichten, die sich durch ein hohes Haftvermö
gen auf darunterliegenden Siliziumnitridschichten auszeich
nen. Anstelle von Platin kann auch ein Platinmetall, wie z. B.
Ru, Os, Rh, Ir oder Pd verwendet werden. Es können aber auch
allgemein Edelmetalle zur Anwendung gelangen.
Fig. 2 zeigt einen Kondensator 9 in einem DRAM bzw. FeRAM.
Der Kondensator 9 weist eine obere Platinschicht 10, ein Die
lektrikum 11 aus beispielsweise (Ba,Sr)TiO₃ (BST) oder
SrBi₂Ta₂O₉ (SBT) und eine untere Platinschicht 12 auf. Anstel
le von BST oder SBT kann auch SrBi₂(Ta,Nb)₂O₉ oder eine
perovskitartige para- oder ferroelektrische Schicht verwendet
werden. Die untere Platinschicht 12 befindet sich auf einer
Siliziumnitridschicht 13 und ist auf diese beispielsweise mit
Hilfe des Reaktors 1 aufgebracht. Die Platinschicht 12 haftet
daher sehr gut auf der Siliziumnitridschicht 13. Die Silizi
umnitridschicht 13 befindet sich auf einem Siliziumsubstrat
14 mit einer Transistorstruktur 15 und enthält Bit- und Wort
leitungen 16.
Claims (8)
1. Halbleiteranordnung mit einem Substrat (3) und einer
Schicht (6) aus einem Edelmetall, insbesondere Platinmetall,
dadurch gekennzeichnet ,
daß zwischen dem Substrat und der Schicht (6) aus dem Edelme
tall eine Siliziumnitridschicht (4) als Haftvermittler vorge
sehen ist.
2. Halbleiteranordnung nach Anspruch 1,
dadurch gekennzeichnet,
daß das Substrat (3) durch die Siliziumnitridschicht (4)
selbst gebildet ist.
3. Verfahren zum Herstellen einer Halbleiteranordnung nach
Anspruch 1 oder 2,
bei dem die Schicht (6) aus dem Edelmetall, insbesondere Pla
tinmetall, durch Sputtern gebildet ist,
dadurch gekennzeichnet,
daß während des Sputterns eine Substrat-Vorspannung von 100
bis 1000 V zwischen dem Substrat als Kathode (2) und einer im
Abstand angeordneten Anode (5) angelegt wird.
4. Verfahren nach Anspruch 3,
dadurch gekennzeichnet,
daß eine Substrat-Vorspannung von etwa 250 V angelegt wird.
5. Verfahren nach Anspruch 3 oder 4,
dadurch gekennzeichnete,
daß beim Sputtern eine Hochfrequenzleistung von etwa 300 W
bei einem Druck von etwa 0,5 bis 1,0 Pa in einer Argon-
Atmosphäre einwirkt.
6. Verfahren nach einem der Ansprüche 3 bis 5,
dadurch gekennzeichnet,
daß auf die Schicht (6) aus einem Edelmetall ein Dielektrikum
(7) aufgetragen wird.
7. Verfahren nach Anspruch 6,
dadurch gekennzeichnet,
daß für das Dielektrikum (7) (Ba,Sr)TiO₃, SrBi₂Ta₂O₉ oder
SrBi₂(Ta,Nb)₂O₉ oder perovskitartige para- oder ferroelektri
sche Schichten verwendet werden.
8. Verfahren nach einem der Ansprüche 3 bis 7,
dadurch gekennzeichnet,
daß als Platinmetall Ru, Os, Rh, Ir, Pd oder Pt verwendet
wird.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19640240A DE19640240A1 (de) | 1996-09-30 | 1996-09-30 | Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben |
| CN97196961A CN1226999A (zh) | 1996-09-30 | 1997-09-11 | 具有一种贵金属层的半导体装置及其制造方法 |
| TW086113182A TW398027B (en) | 1996-09-30 | 1997-09-11 | Process for producing a semiconductor arrangement |
| KR1019997000642A KR20000029581A (ko) | 1996-09-30 | 1997-09-11 | 귀금속층을가진반도체소자와그제조방법 |
| PCT/DE1997/002036 WO1998014991A1 (de) | 1996-09-30 | 1997-09-11 | Halbleiteranordnung mit einer schicht aus einem edelmetall und verfahren zum herstellen derselben |
| JP10516110A JP2001501374A (ja) | 1996-09-30 | 1997-09-11 | 貴金属からなる層を有する半導体装置及びその製造方法 |
| EP97943753A EP0931334A1 (de) | 1996-09-30 | 1997-09-11 | Halbleiteranordnung mit einer schicht aus einem edelmetall und verfahren zum herstellen derselben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19640240A DE19640240A1 (de) | 1996-09-30 | 1996-09-30 | Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19640240A1 true DE19640240A1 (de) | 1998-04-02 |
Family
ID=7807400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19640240A Ceased DE19640240A1 (de) | 1996-09-30 | 1996-09-30 | Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0931334A1 (de) |
| JP (1) | JP2001501374A (de) |
| KR (1) | KR20000029581A (de) |
| CN (1) | CN1226999A (de) |
| DE (1) | DE19640240A1 (de) |
| TW (1) | TW398027B (de) |
| WO (1) | WO1998014991A1 (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19845033A1 (de) * | 1998-09-30 | 2000-04-20 | Siemens Ag | Halbleiterbauelement |
| US6337239B1 (en) | 1998-09-08 | 2002-01-08 | Siemens Aktiengesellschaft | Layer configuration with a material layer and a diffusion barrier which blocks diffusing material components and process for producing a diffusion barrier |
| EP1587146A2 (de) * | 2004-04-15 | 2005-10-19 | Seiko Epson Corporation | Dünne Metallschicht und Verfahren zu ihrer Herstellung, dielektrischer Kondensator und dessen Herstellungsverfahren, und Halbleiterspeicheranordung |
| WO2010125028A2 (de) * | 2009-04-30 | 2010-11-04 | Osram Opto Semiconductors Gmbh | Optoelektronischer halbleiterkörper mit einem reflektierenden schichtsystem |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5122477A (en) * | 1990-03-16 | 1992-06-16 | U.S. Philips Corporation | Method of manufacturing a semiconductor device comprising capacitors which form memory elements and comprise a ferroelectric dielectric material having multilayer lower and upper electrodes |
| JPH0845925A (ja) * | 1994-07-27 | 1996-02-16 | Fujitsu Ltd | 高誘電率薄膜と半導体装置及びそれぞれの製造方法 |
| US5523595A (en) * | 1990-08-21 | 1996-06-04 | Ramtron International Corporation | Semiconductor device having a transistor, a ferroelectric capacitor and a hydrogen barrier film |
| EP0726600A2 (de) * | 1995-02-13 | 1996-08-14 | Texas Instruments Incorporated | Verfahren zur Herstellung einer DRAM-Struktur und dadurch hergestellte DRAM-Struktur |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4129848A (en) * | 1975-09-03 | 1978-12-12 | Raytheon Company | Platinum film resistor device |
| US4507851A (en) * | 1982-04-30 | 1985-04-02 | Texas Instruments Incorporated | Process for forming an electrical interconnection system on a semiconductor |
| US4756810A (en) * | 1986-12-04 | 1988-07-12 | Machine Technology, Inc. | Deposition and planarizing methods and apparatus |
-
1996
- 1996-09-30 DE DE19640240A patent/DE19640240A1/de not_active Ceased
-
1997
- 1997-09-11 CN CN97196961A patent/CN1226999A/zh active Pending
- 1997-09-11 WO PCT/DE1997/002036 patent/WO1998014991A1/de not_active Application Discontinuation
- 1997-09-11 EP EP97943753A patent/EP0931334A1/de not_active Ceased
- 1997-09-11 JP JP10516110A patent/JP2001501374A/ja active Pending
- 1997-09-11 KR KR1019997000642A patent/KR20000029581A/ko not_active Application Discontinuation
- 1997-09-11 TW TW086113182A patent/TW398027B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5122477A (en) * | 1990-03-16 | 1992-06-16 | U.S. Philips Corporation | Method of manufacturing a semiconductor device comprising capacitors which form memory elements and comprise a ferroelectric dielectric material having multilayer lower and upper electrodes |
| US5523595A (en) * | 1990-08-21 | 1996-06-04 | Ramtron International Corporation | Semiconductor device having a transistor, a ferroelectric capacitor and a hydrogen barrier film |
| JPH0845925A (ja) * | 1994-07-27 | 1996-02-16 | Fujitsu Ltd | 高誘電率薄膜と半導体装置及びそれぞれの製造方法 |
| EP0726600A2 (de) * | 1995-02-13 | 1996-08-14 | Texas Instruments Incorporated | Verfahren zur Herstellung einer DRAM-Struktur und dadurch hergestellte DRAM-Struktur |
Non-Patent Citations (1)
| Title |
|---|
| Appl.Phys.Lett., Bd. 68, No. 4, 4.3.1996, S. 1344-1346 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337239B1 (en) | 1998-09-08 | 2002-01-08 | Siemens Aktiengesellschaft | Layer configuration with a material layer and a diffusion barrier which blocks diffusing material components and process for producing a diffusion barrier |
| DE19845033A1 (de) * | 1998-09-30 | 2000-04-20 | Siemens Ag | Halbleiterbauelement |
| EP1587146A2 (de) * | 2004-04-15 | 2005-10-19 | Seiko Epson Corporation | Dünne Metallschicht und Verfahren zu ihrer Herstellung, dielektrischer Kondensator und dessen Herstellungsverfahren, und Halbleiterspeicheranordung |
| WO2010125028A2 (de) * | 2009-04-30 | 2010-11-04 | Osram Opto Semiconductors Gmbh | Optoelektronischer halbleiterkörper mit einem reflektierenden schichtsystem |
| WO2010125028A3 (de) * | 2009-04-30 | 2011-04-07 | Osram Opto Semiconductors Gmbh | Optoelektronischer halbleiterkörper mit einem reflektierenden schichtsystem |
| US9012940B2 (en) | 2009-04-30 | 2015-04-21 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor bodies having a reflective layer system |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1226999A (zh) | 1999-08-25 |
| WO1998014991A1 (de) | 1998-04-09 |
| KR20000029581A (ko) | 2000-05-25 |
| EP0931334A1 (de) | 1999-07-28 |
| JP2001501374A (ja) | 2001-01-30 |
| TW398027B (en) | 2000-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4325706C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE60216241T2 (de) | Rhodium-reiche sauerstoffbarrieren | |
| DE69531070T2 (de) | Kondensator für einen integrierten Schaltkreis und sein Herstellungsverfahren | |
| DE2402709C3 (de) | Festkörperbauelement mit einem dünnen Film aus Vanadinoxyd | |
| DE1907740A1 (de) | Halbleiteranordnung mit einem wenigstens zwei Halbleiterbereiche entgegengesetzten Leitungstype aufweisenden Halbleiterkoerper | |
| DE3107943C2 (de) | ||
| DE2817258A1 (de) | Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur | |
| EP0841561A2 (de) | Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung | |
| DE2217737B2 (de) | Verfahren zum Herstellen eines elektrischen Leitungssystems | |
| EP0207486B1 (de) | Integrierte MOS-Transistoren enthaltende Schaltung mit einer aus einem Metall oder Metallsilizid der Elemente Tantal oder Niob bestehenden Gatemetallisierung sowie Verfahren zur Herstellung dieser Gatemetallisierung | |
| DE19640240A1 (de) | Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben | |
| DE2150695A1 (de) | Verfahren zum isolierten aufbau von halbleiterelementen, gedruckten und/oder monolithisch und/oder hybrid integrierten schaltungen | |
| EP1182698A2 (de) | Barriereschicht für einen Speicherkondensator | |
| EP0856878B1 (de) | Verfahren zum Erzeugen einer edelmetallhaltigen Struktur auf einem Halbleiterbauelement | |
| DE19902769A1 (de) | Keramisches, passives Bauelement | |
| DE10145960B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem mehrschichtigen WSix-Film mit einer Struktur mit geringer Korngröße und eine Halbleitervorrichtung mit einer Polysiliciumschicht mit einem darauf ausgebildeten mehrschichtigen WSix-Film | |
| DE3029277C2 (de) | Aufbau von Metallschichten | |
| DE19626386A1 (de) | Verfahren zur Herstellung eines Halbleiterelements | |
| WO2000034988A1 (de) | Mikroelektronische struktur | |
| DE1764937C3 (de) | Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung | |
| EP0240070B1 (de) | Verfahren zum Herstellen von Halbleiter-Bauelementen | |
| DE2155056C3 (de) | Verfahren zur Herstellung einer Tantalnitrid-Dünnschicht-Widerstandsschaltung | |
| DE1942455C3 (de) | Verfahren zum Herstellen mehrschichtiger Leiterbahnen | |
| CH631214A5 (en) | Process for producing local anodic oxide layers | |
| DE2834221C3 (de) | Verfahren zur Herstellung von Dünnschichtleiterbahnen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |