DE19626386A1 - Verfahren zur Herstellung eines Halbleiterelements - Google Patents

Verfahren zur Herstellung eines Halbleiterelements

Info

Publication number
DE19626386A1
DE19626386A1 DE19626386A DE19626386A DE19626386A1 DE 19626386 A1 DE19626386 A1 DE 19626386A1 DE 19626386 A DE19626386 A DE 19626386A DE 19626386 A DE19626386 A DE 19626386A DE 19626386 A1 DE19626386 A1 DE 19626386A1
Authority
DE
Germany
Prior art keywords
tungsten silicide
silicide film
film
semiconductor element
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19626386A
Other languages
English (en)
Inventor
Jae Eun Lim
Jong Choul Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19626386A1 publication Critical patent/DE19626386A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung eines Halbleiterelements, und insbesondere ein Verfahren zur Herstellung eines Halbleiterelements, bei dem doppelte Wolframsilicidfilme mit unterschiedlichen Konstruktionen beim Bilden einer Gate-Elektrode verwendet werden, und das insbe­ sondere zur Herstellung eines hochintegrierten Halbleiterele­ ments geeignet ist.
Wenn eine Gate-Elektrode mittels lediglich einem Polysilicium im Halbleiterelement gebildet wird, gilt, je höher integriert das Halbleiterelement ist, umso größer ist der Widerstand der Wortleitung und dadurch, umso niedriger die Arbeitsgeschwin­ digkeit des Halbleiterelements.
Es ist ein Verfahren zum Herstellen eines Halbleiterelements bekannt, das die vorstehend angeführte Zunahme des Wider­ stands und die Abnahme der Arbeitsgeschwindigkeit verhindern kann. Bei diesem Verfahren wird ein Metallsilicid, wie bei­ spielsweise Wolfram(-silicid) mit niedrigem Widerstand auf die Gate-Elektrode laminiert.
Nachfolgend wird dieses herkömmliche Herstellungsverfahren mehr im einzelnen erläutert.
Fig. 1 zeigt eine Querschnittsansicht eines Halbleiterele­ ments zur Darstellung des herkömmlichen Herstellungsverfah­ rens für ein Halbleiterelement mit einer Gate-Elektrode unter Ausbildung mittels eines Wolframsilicidfilms.
Bei dem herkömmlichen Verfahren wird zunächst ein (nicht gezeigter) Elementisolieroxidfilm auf einem Siliciumsubstrat 1 durch das LOCOS-Verfahren gebildet.
Daraufhin wird ein Gate-Oxidfilm 2 auf dem Siliciumsubstrat l gebildet und ein Polysiliciumfilm 3 wird auf dem Gate-Oxid­ film 2 abgeschieden, wie in Fig. 1 gezeigt. Daraufhin wird ein Wolframsilicidfilm 4 niedrigen Widerstands auf dem Poly­ siliciumfilm 3 abgeschieden.
Im folgenden werden die Probleme dieses vorstehend angeführ­ ten herkömmlichen Verfahrens zur Herstellung einer Halblei­ tervorrichtung diskutiert.
Da der Widerstand des Gate niedrig sein muß, um eine hohe Integration und einen Hochgeschwindigkeitsbetrieb des Halb­ leiterelements zu erzielen, muß zunächst die Dicke des Wolf­ ramsilicidfilms relativ groß sein im Vergleich zu derjenigen des Polysiliciumfilms bei dem herkömmlichen Verfahren zur Herstellung eines Halbleiterelements.
Darüber hinaus muß die Dicke des Wolframsilicidfilms erhöht werden, während die Dicke des Polysiliciumfilms verringert werden muß, um seine Topologie bei dem herkömmlichen Verfah­ ren zur Herstellung eines Halbleiterelements zu verbessern.
Fluoratome, die in dem Wolframsilicidfilm enthalten sind, werden in den nachfolgenden Prozessen unter hoher Temperatur in den Gate-Oxidfilm hinein difundiert, wodurch die Ver­ schlechterung des Gate-Oxidfilms beschleunigt wird und die Herstellungsausbeute und die Zuverlässigkeit des Halbleiter­ elements verringert werden.
Die vorliegende Erfindung wurde gemacht, um die vorstehend genannten Probleme beim Stand der Technik zu überwinden. Eine Aufgabe der vorliegenden Erfindung besteht demnach darin, ein Verfahren zum Herstellen eines Halbleiterelements zu schaf­ fen, durch welches der Widerstand der Gate-Elektrode des Ele­ ments verringert und ihre Topologie verbessert wird. Außerdem sollen durch das erfindungsgemäße Verfahren die Zuverlässig­ keit und die Herstellungsausbeute des Elements verbessert werden, um eine hohe Integration des Elements zu ermöglichen.
Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unter­ ansprüchen angegeben.
Demnach schafft die vorliegende Erfindung ein Verfahren zur Herstellung eines Halbleiterelements, umfassend die Schritte: Bereitstellen eines Halbleitersubstrats, Bilden eines Gate- Oxidfilms auf dem Halbleitersubstrat und eines Polysilicium­ films auf dem Gate-Oxidfilm, Bilden eines unteren Wolfram­ silicidfilms amorphen Aufbaus auf dem Polysiliciumfilm, und Bilden eines oberen Wolframsilicidfilms amorphen Aufbaus und mit einer Mehrzahl von kleinen Körnern, zwischen denen Spalte festgelegt sind, wobei der obere Wolframsilicidfilm auf dem unteren Wolframsilicidfilm seriell gebildet wird, wobei der untere Wolframsilicidfilm und der obere Wolframsilicidfilm durch ein chemisches Niederdruck-Dampfabscheidungsverfahren gebildet werden, und Kristallisieren des jeweiligen amorphen Aufbaus des unteren Wolframsilicidfilms und des oberen Wolf­ ramsilicidfilms gleichzeitig, wobei Oxidfilme auf den Ober­ flächen der Mehrzahl von kleinen Körnern gebildet werden, die im oberen Wolframsilicidfilm kristallisiert sind, indem der untere Wolframsilicidfilm und der obere Wolframsilicidfilm einer Wärmebehandlung unterworfen werden.
Nachfolgend wird die Erfindung anhand der Zeichnung bei spiel­ haft näher erläutert; es zeigen:
Fig. 1 einen Querschnitt eines Halbleiterelements zur Ver­ deutlichung eines herkömmlichen Verfahrens zur Her­ stellung des Halbleiterelements mit einer Gate-Elek­ trode, die durch einen Wolframsilicidfilm gebildet ist, und
Fig. 2A bis 2G Querschnittsansichten eines Halbleiterelements zur Verdeutlichung eines Verfahrens zur Herstellung einer Gate-Elektrode durch das erfindungsgemäße Ver­ fahren zur Herstellung eines Halbleiterelements.
Die Fig. 2A bis 2C zeigen ein Verfahren zur Bildung einer Gate-Elektrode mittels eines erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterelements.
Bei dem erfindungsgemäßen Verfahren zur Herstellung eines Halbleiterelements wird zunächst ein (nicht gezeigter) Ele­ mentisolieroxidfilm auf einem Siliciumsubstrat 11 durch das LOCOS-Verfahren gebildet.
Daraufhin wird ein Gate-Oxidfilm 12 auf dem Siliciumsubstrat 11 gebildet, und ein Polysiliciumfilm 13 wird auf dem Gate- Oxidfilm 12 abgeschieden, wie in Fig. 2A gezeigt.
Daraufhin werden WF₆- und SiH₄-Gase auf dem Polysiliciumfilm 13 bei einer Temperatur zwischen etwa 440°C und 480°C durch das chemische Niederdruckdampfabscheidungsverfahren (LPCVD) abgeschieden, um Filme mit einer Gesamtdicke zwischen etwa 1300 Å und 1500 Å zu bilden. Zwischen den beiden Filmen wird ein unterer Wolframsilicidfilm 14 amorphen Aufbaus mit einer Dicke zwischen etwa 700 Å und 800 Å auf dem Polysiliciumfilm 13 gebildet. Außerdem wird ein oberer Wolframsilicidfilm 15 amorphen Aufbaus mit einer Dicke zwischen etwa 500 Å und 800 Å auf dem unteren Wolframsilicidfilm 14 gebildet, wobei der obere Wolframsilicidfilm 15 eine Mehrzahl von Körnern aufweist, wie in Fig. 2B gezeigt.
Wie in Fig. 2C gezeigt, werden daraufhin der untere Wolfram­ silicidfilm 14 und der obere Wolframsilicidfilm 15 einer Wär­ mebehandlung unter Sauerstoffatmosphäre mit einer Temperatur zwischen etwa 700°C und 900°C unterworfen, um kristallisiert zu werden.
In diesem Fall wird Sauerstoff in die Spalte zwischen den amorphen Siliciumschichten aus den kleinen Körnern im oberen Wolframsilicidfilm 15 im Laufe der vorstehend genannten Kri­ stallisation implantiert, während die Oberflächen des kri­ stallisierten Kornsystems dünn oxidiert werden, wodurch auf den Oberflächen dünne Oxidfilme 16 gebildet werden.
Die Oxidfilme 16 fangen Fluoratome im oberen Wolframsilicid­ film 15 ein, wodurch verhindert wird, daß die Fluoratome aus dem oberen Wolframsilicidfilm 15 in nachfolgenden Prozessen in den Gate-Oxidfilm 12 difundiert werden.
Der Widerstandswert Rs der Gate-Elektrode in bezug auf die Dicke des Polysiliciumfilms und die doppelt gebildeten Wolf­ ramsilicidfilme ergibt sich wie folgt.
Zunächst wurde der Widerstand Rs mit etwa 9 Ω/ gemessen, wenn die Dicke des Polysiliciumfilms 13 etwa 700 Å beträgt, und wenn die Gesamtdicke der oberen und unteren Wolfram­ silicidfilme etwa 1300 Å beträgt.
Ferner wurde der Widerstand Rs mit etwa 13 Ω/ gemessen, wenn die Dicke des Polysiliciumfilms 13 etwa 1000 Å beträgt, und die Gesamtdicke der oberen und unteren Wolframsilicid­ filme etwa 1000 Å beträgt.
Der Widerstand Rs wurde mit etwa 11 Ω/ gemessen, wenn die Dicke des Polysiliciumfilms 13 etwa 700 Å und die Gesamtdicke der oberen und unteren Wolframsilicidfilme etwa 1300 Å beträgt.
Der Durchbruch des Gate-Oxidfilms als Funktion der Zeit in dem Halbleiterelement unter Verwendung der erläuterten dop­ pelten Siliciumfilme wurde als nahezu derselbe gemessen wie beim Stand der Technik.
Das heißt, in einem durch das erfindungsgemäße Verfahren her­ gestellten Halbleiterelement ist der Widerstand der Gate- Elektrode deutlich verringert, ohne die Durchbrucheigenschaft des Gate-Oxidfilms im Vergleich zu derjenigen gemäß dem Stand der Technik zu verschlechtern.
Aus dem vorstehend erläuterten geht hervor, daß das erfin­ dungsgemäße Verfahren zur Herstellung eines Halbleiterele­ ments die folgenden Vorteile aufweist.
Bei dem Verfahren zur Herstellung eines Halbleiterelements gemäß der vorliegenden Erfindung wird das Fluor aus der Umge­ bung in die Oxidfilme implantiert und durch diese eingefan­ gen, wenn die doppelten Wolframsilicidfilme unter Sauerstoff­ atmosphäre einer Wärmebehandlung unterworfen werden, wodurch dünne Oxidfilme auf den Oberflächen der kleinen Körner in dem oberen Wolframsilicidfilm derart gebildet werden, daß die Fluoratome, die in dem oberen Wolframsilicidfilm derart ent­ halten sind, daran gehindert werden, während der nach folgen­ den Prozesse unter hoher Temperatur in den unteren Gate-Oxid­ film difundiert zu werden.
Demnach ist in Übereinstimmung mit dem Verfahren zur Herstel­ lung eines Halbleiterelements gemäß der vorliegenden Erfin­ dung nicht nur der Widerstand der Gate-Elektrode verringert, sondern darüber hinaus die Topologie verbessert, weil die Wolframsilicidfilme die Verschlechterung des Gate-Oxidfilms selbst dann verhindern, wenn ihre Dicke erhöht wird.
Das Verfahren zur Herstellung eines Halbleiterelements gemäß der vorliegenden Erfindung ist demnach zur Herstellung eines hochintegrierten Halbleiterelements aufgrund der Verringerung des Widerstands der Gate-Elektrode und eine Verbesserung der Topologie geeignet.
Obwohl bevorzugte Ausführungsformen der vorliegenden Erfin­ dung zu Darstellungszwecken erläutert wurden, erschließen sich dem Fachmann verschiedene Modifikationen, Zusätze und Ersätze, ohne vom Schutzumfang der beiliegenden Zeichnungen abzuweichen.

Claims (8)

1. Verfahren zur Herstellung eines Halbleiterelements, umfassend die Schritte:
Bereitstellen eines Halbleitersubstrats,
Bilden eines Gate-Oxidfilms auf dem Halbleitersubstrat und eines Polysiliciumfilms auf dem Gate-Oxidfilm,
Bilden eines unteren Wolframsilicidfilms amorphen Auf­ baus auf dem Polysiliciumfilm, und Bilden eines oberen Wolframsilicidfilms amorphen Aufbaus und mit einer Mehrzahl von kleinen Körnern, zwischen denen Spalte festgelegt sind, wobei der obere Wolframsilicidfilm auf dem unteren Wolframsilicidfilm seriell gebildet wird, wobei der untere Wolframsilicidfilm und der obere Wolf­ ramsilicidfilm durch ein chemisches Abscheidungsverfah­ ren gebildet werden, und
Kristallisieren des jeweiligen amorphen Aufbaus des unteren Wolframsilicidfilms und des oberen Wolfram­ silicidfilms gleichzeitig, wobei Oxidfilme auf den Oberflächen der Mehrzahl von kleinen Körnern gebildet werden, die im oberen Wolframsilicidfilm kristallisiert sind, indem der untere Wolframsilicidfilm und der obere Wolframsilicidfilm einer Wärmebehandlung unterworfen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das chemische Dampfabscheidungsverfahren ein chemisches Niederdruckdampfabscheidungsverfahren verwendet.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die bei der Bildung des unteren Wolframsilicidfilms und des oberen Wolframsilicidfilms verwendeten Gase WF₆ und SiH₄ umfassen.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die bei der Bildung des unteren Wolframsilicidfilms und des oberen Wolframsilicidfilms verwendeten Gase WF₆ und SiH₂Cl₂ umfassen.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der untere Wolframsilicidfilm und der obere Wolfram­ silicidfilm unter einer Temperatur zwischen 400°C und 500°C gebildet werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oxidfilme im oberen Wolframsilicidfilm Fluor umfas­ sen.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Wärmebehandlung bei einer Temperatur zwischen 700°C und 900°C ausgeführt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Wärmebehandlung unter einer Sauerstoffatmosphäre ausgeführt wird.
DE19626386A 1995-06-30 1996-07-01 Verfahren zur Herstellung eines Halbleiterelements Ceased DE19626386A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018866A KR0161735B1 (ko) 1995-06-30 1995-06-30 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
DE19626386A1 true DE19626386A1 (de) 1997-01-02

Family

ID=19419288

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19626386A Ceased DE19626386A1 (de) 1995-06-30 1996-07-01 Verfahren zur Herstellung eines Halbleiterelements

Country Status (6)

Country Link
US (1) US5837600A (de)
JP (1) JPH0922884A (de)
KR (1) KR0161735B1 (de)
CN (1) CN1050222C (de)
DE (1) DE19626386A1 (de)
TW (1) TW314642B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150416A (ja) * 1998-09-01 2000-05-30 Tokyo Electron Ltd タングステンシリサイド膜及びその成膜方法
KR100500935B1 (ko) * 1998-10-01 2005-10-14 주식회사 하이닉스반도체 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법
KR100505409B1 (ko) * 1999-11-04 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
US6642119B1 (en) 2002-08-08 2003-11-04 Advanced Micro Devices, Inc. Silicide MOSFET architecture and method of manufacture
KR100745604B1 (ko) * 2006-07-03 2007-08-02 삼성전자주식회사 반도체 소자 및 그 형성 방법
CN111593325A (zh) * 2020-07-01 2020-08-28 西安微电子技术研究所 一种低压化学气相淀积法淀积两层钨硅的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256337A1 (de) * 1986-08-11 1988-02-24 International Business Machines Corporation Verfahren zum Abscheiden von Wolframsilicid durch Abscheidung aus der Gasphase bei vermindertem Druck (LPCVD)
EP0549168A2 (de) * 1991-12-23 1993-06-30 AT&T Corp. Verfahren zur Herstellung eines Transistors
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
JPH05267300A (ja) * 1992-03-19 1993-10-15 Sony Corp 半導体装置
EP0591086A2 (de) * 1992-09-30 1994-04-06 International Business Machines Corporation Niedrigtemperatur-CVD-Verfahren, zur Abscheidung einer Wolframsilizid-Schicht mit einer verbesserten Uniformität und einer reduzierten Fluorin-Konzentration
DE4440857A1 (de) * 1993-11-16 1995-05-18 Hyundai Electronics Ind Verfahren zur Herstellung einer Gateelektrode einer Halbleitervorrichtung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292448A (ja) * 1985-10-18 1987-04-27 Nec Corp 半導体集積回路装置の製造方法
JPH0616556B2 (ja) * 1987-04-14 1994-03-02 株式会社東芝 半導体装置
US4935380A (en) * 1987-08-04 1990-06-19 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US4833099A (en) * 1988-01-07 1989-05-23 Intel Corporation Tungsten-silicide reoxidation process including annealing in pure nitrogen and subsequent oxidation in oxygen
JPH02113532A (ja) * 1988-10-21 1990-04-25 Matsushita Electron Corp 半導体装置
US5541131A (en) * 1991-02-01 1996-07-30 Taiwan Semiconductor Manufacturing Co. Peeling free metal silicide films using ion implantation
JP3248222B2 (ja) * 1991-06-18 2002-01-21 ソニー株式会社 ドライエッチング方法
JP2723396B2 (ja) * 1991-09-19 1998-03-09 シャープ株式会社 不揮発性メモリ装置の製造方法
JPH06232391A (ja) * 1992-12-11 1994-08-19 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH06283612A (ja) * 1993-03-26 1994-10-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US5350698A (en) * 1993-05-03 1994-09-27 United Microelectronics Corporation Multilayer polysilicon gate self-align process for VLSI CMOS device
JPH07312353A (ja) * 1994-05-17 1995-11-28 Fuji Electric Co Ltd 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256337A1 (de) * 1986-08-11 1988-02-24 International Business Machines Corporation Verfahren zum Abscheiden von Wolframsilicid durch Abscheidung aus der Gasphase bei vermindertem Druck (LPCVD)
EP0549168A2 (de) * 1991-12-23 1993-06-30 AT&T Corp. Verfahren zur Herstellung eines Transistors
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
JPH05267300A (ja) * 1992-03-19 1993-10-15 Sony Corp 半導体装置
EP0591086A2 (de) * 1992-09-30 1994-04-06 International Business Machines Corporation Niedrigtemperatur-CVD-Verfahren, zur Abscheidung einer Wolframsilizid-Schicht mit einer verbesserten Uniformität und einer reduzierten Fluorin-Konzentration
DE4440857A1 (de) * 1993-11-16 1995-05-18 Hyundai Electronics Ind Verfahren zur Herstellung einer Gateelektrode einer Halbleitervorrichtung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BROMLEY,E.I., HARSHBARGER,W.R.: Composition of Tungsten Silicide Films Deposited by Dichlorosilane Reduction of Tungsten Hexafluoride. In: J. Electrochem. Soc., Vol.137, No.9, Sep. 1990, S.2955-2959 *

Also Published As

Publication number Publication date
CN1148261A (zh) 1997-04-23
KR970003719A (ko) 1997-01-28
CN1050222C (zh) 2000-03-08
JPH0922884A (ja) 1997-01-21
US5837600A (en) 1998-11-17
KR0161735B1 (ko) 1999-02-01
TW314642B (de) 1997-09-01

Similar Documents

Publication Publication Date Title
DE69531070T2 (de) Kondensator für einen integrierten Schaltkreis und sein Herstellungsverfahren
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE3311635C2 (de)
DE4440857C2 (de) Verfahren zur Herstellung einer Gateelektrode einer Halbleitervorrichtung
DE60220230T2 (de) Herstellungsverfahren eines halbleiterbauelements
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE69102851T2 (de) Verfahren zur Herstellung eines Ti/TiN/Al Kontaktes unter Benutzung eines reaktiven Zerstäubungsprozesses.
DE60118817T2 (de) Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren
EP1089945B1 (de) Thermochrome beschichtung
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE69005129T2 (de) Verfahren zur Herstellung von integrierten Schaltungen mit EPROM-Speicher-Transistoren und logischen Transistoren.
DE3132905C2 (de)
DE3524274A1 (de) Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat
DE19727397A1 (de) Verfahren zur Herstellung eines Flashspeicherelementes
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
DE3785699T2 (de) Halbleiteranordnung mit zwei durch eine isolationsschicht getrennten elektroden.
DE19626386A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE3027954A1 (de) Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE10327618B4 (de) Verfahren zur Ausbildung von Aluminiummetallverdrahtungen
DE3131875A1 (de) "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"
DE3301457A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE2514139A1 (de) Verfahren zum herstellen eines kondensators

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8125 Change of the main classification

Ipc: H01L 21/336

8110 Request for examination paragraph 44
8131 Rejection